專利名稱：隨機(jī)數(shù)據(jù)發(fā)生器及利用該發(fā)生器的擾碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)隨機(jī)化領(lǐng)域，更具體地講，涉及適合高密度光盤系統(tǒng)的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器。
背景技術(shù)：
變換特定輸入值數(shù)據(jù)為一個隨機(jī)數(shù)的隨機(jī)數(shù)據(jù)發(fā)生器正在被應(yīng)用于利用諸如緊湊光盤只讀存儲器(CD-ROM)或數(shù)字通用光盤(DVD)之類光盤的光盤系統(tǒng)的擾碼器之中。
一般，數(shù)據(jù)加擾被用于用戶無密鑰的安全數(shù)據(jù)，和是一種正在被廣泛用于安全通信的隨機(jī)化類型。
對于光盤系統(tǒng)加擾接收數(shù)據(jù)的第一個基本原因是利用差分相位檢測(DPD)平穩(wěn)地執(zhí)行跟蹤控制。如果接收相同數(shù)據(jù)和因此將相同已調(diào)碼記錄在光盤的相鄰記錄點(diǎn)上，這樣當(dāng)再生時不進(jìn)行檢測DPD信號，就會使得伺服系統(tǒng)不能執(zhí)行跟蹤控制。例如，在不加擾的音頻CD情況下，DPD的控制在各調(diào)諧(即，每個數(shù)據(jù)是“00h”的扇區(qū))扇區(qū)之間是困難的。
第二個原因是減少由調(diào)制器執(zhí)行的DC抑制控制的負(fù)擔(dān)。在連續(xù)接收相同數(shù)據(jù)的情況下，相對于一些特定數(shù)據(jù)，數(shù)字和值(DSV)控制本身可能是不現(xiàn)實的。因此，需要數(shù)據(jù)隨機(jī)化，以防止這樣的最壞情況出現(xiàn)。這里，DSV是一個預(yù)測碼字流DC方向的參數(shù)和最好具有碼字被變換為DC的碼特征的已調(diào)碼字。
第三個原因是保護(hù)特定數(shù)據(jù)。在CD-ROM的情況下，只對同步以外的數(shù)據(jù)加擾，以保護(hù)數(shù)據(jù)中的同步圖形(00h，F(xiàn)Fh，F(xiàn)Fh，…，F(xiàn)Fh，00h)。
圖1是用于一般DVD系統(tǒng)擾碼器的隨機(jī)數(shù)據(jù)發(fā)生器的電路圖，其中用于提供隨機(jī)數(shù)的異或門10和寄存器r0到r14被稱為隨機(jī)數(shù)據(jù)發(fā)生器，隨機(jī)數(shù)據(jù)發(fā)生器和異或門11到18被稱為擾碼器。
在圖1中，雖然沒有表示出，在與待進(jìn)行擾碼的時鐘信號的輸入同步過程中，15比特寄存器r0到r14是向左移位。最低有效位寄存器r0的輸入是通過相對于最高有效位值寄存器r14和第11最低有效位寄存器r10的輸出執(zhí)行異或操作獲得的值，上述輸出是從異或門(XOR)10提供的。
表示在圖1的隨機(jī)數(shù)據(jù)發(fā)生器中隨機(jī)數(shù)據(jù)發(fā)生周期是32K(千字節(jié))，是與DVD的一個糾錯碼(ECC)塊(32K)的大小一致。也就是說，在ECC塊中，產(chǎn)生一個具有非周期性的隨機(jī)值，寄存器進(jìn)行左移8次，然后異或門11到18相對于8個低位寄存器r0到r7的輸出和輸入數(shù)據(jù)D0到D7執(zhí)行異或操作，從而獲得加擾的結(jié)果。這里，雖然沒有表示出，數(shù)據(jù)時鐘信號被輸入到異或門11到18的數(shù)據(jù)時鐘速度是輸入到寄存器r0到r14的擾碼時鐘信號的擾碼時鐘速度的1/8。
圖2是當(dāng)如圖1所示的寄存器r0到r14的初始值被設(shè)置為“0001h”和輸入數(shù)據(jù)D0到D7被設(shè)置為“00h”的16進(jìn)制數(shù)時，用于表示寄存器r0到r14的隨機(jī)數(shù)結(jié)果和輸入數(shù)據(jù)Do0到Do7的擾碼結(jié)果的表。從圖2可以看出，隨機(jī)數(shù)的周期是32K(32768)。
這里，寄存器r0到r14的值被左移8次，和因此被執(zhí)行加擾。因此，參照分配給一個扇區(qū)標(biāo)題的4字節(jié)識別碼(ID)中的最后字節(jié)內(nèi)4個高位比特ID(7:4)，寄存器r0到r14被初始化為初始值，該扇區(qū)是一個基本訪問單元。此時，必須對選擇各初始值予以關(guān)注。也就是說，即使接收了相同的數(shù)據(jù)，隨機(jī)數(shù)也要從一個扇區(qū)中的初始化值產(chǎn)生，和對于一個ECC塊(16個扇區(qū))的持續(xù)期，該扇區(qū)內(nèi)的各值進(jìn)行均衡地重復(fù)。
如圖3所示，寄存器r0到r14的初始化值包括第一初始化值“000h”和通過左移值“0001h”7次獲得的值“0002h”，“0004h”，“0008h”，“0010h”，“0020h”，“0040h”和“0080h”，在要求至少16K(＝2K×8)容量后寄存器r0到r14的值“5500h”返回到被7次移位的值，和通過左移“5500h”值多達(dá)到7次獲得值“2A00h”，“5400h”，“2800h”，“5000h”，“2001h”，“4002h”和“0005h”。
但是，常規(guī)的隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器不能解決要求具有大于32K周期隨機(jī)數(shù)據(jù)的產(chǎn)生和加擾。

發(fā)明內(nèi)容
為了克服上述問題，本發(fā)明的一個目的是提供一種具有串行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器，它可以產(chǎn)生大量的數(shù)據(jù)作為隨機(jī)數(shù)據(jù)。
本發(fā)明的另一個目的是提供一種使用具有串行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器的高密度光盤系統(tǒng)的擾碼器。
本發(fā)明的再一個目的是提供一種具有并行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器，它可以產(chǎn)生大量的數(shù)據(jù)作為隨機(jī)數(shù)據(jù)。
本發(fā)明還一個目的是提供一種使用具有并行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器的高密度光盤系統(tǒng)的擾碼器。
為了實現(xiàn)第一個目的，本發(fā)明提供一種隨機(jī)數(shù)據(jù)發(fā)生器，包括m×n ROM表格，用于接收m個比特和輸出n個比特；串行安排的各個寄存器，用于移位和存儲n比特；選擇輸出電路，用于接收從m×n ROM表格輸出的n比特作為選擇信號，和從m×n ROM表格輸出的n比特中提供相對于各有效比特的“0”和相對于各無效比特提供各寄存器輸出；和邏輯電路，用于相對于來自選擇輸出電路的n個比特和來自各寄存器的n個比特執(zhí)行異或操作，和僅在從m×n ROM表格輸出的n比特中有效比特情況下饋送異或操作結(jié)果返回最低有效寄存器，其中隨機(jī)數(shù)據(jù)的n比特是從各寄存器產(chǎn)生的，其中其中m×n ROM表格相對于m輸入比特，輸出n個比特的2m類型，從而擴(kuò)展隨機(jī)數(shù)據(jù)的周期2m倍。
具有串行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器應(yīng)用于高密度光盤系統(tǒng)的擾碼器，和該擾碼器包括一個隨機(jī)數(shù)據(jù)發(fā)生器和預(yù)定數(shù)目的邏輯門，這些邏輯門用于相對于輸入數(shù)據(jù)和與預(yù)定數(shù)量邏輯門一樣多的低位寄存器輸出執(zhí)行異或操作，以提供擾碼結(jié)構(gòu)。
為了實現(xiàn)第三個目的，本發(fā)明提供一種隨機(jī)數(shù)據(jù)發(fā)生器，包括并行安排的p個邏輯電路，用于接收并行的n個寄存器的輸出，并相對于對應(yīng)n個左移操作結(jié)果的n個寄存器的輸出執(zhí)行異或操作，該n個左移操作具有按照預(yù)定分支值的有效分支數(shù)的對應(yīng)性，并提供2m輸出；多個選擇輸出電路，每個電路按照m比特選擇信號，用于從每個邏輯電路提供的2m輸出中選一個輸出，并提供p個輸出；和并行安排的n個寄存器，用于產(chǎn)生隨機(jī)數(shù)據(jù)，其中(n-p)個高位寄存器接收p個低位寄存器的輸出和p個低位寄存器接收選擇輸出電路的p個輸出。這里，對應(yīng)于具有預(yù)定分支值的有效分支數(shù)的寄存器的輸出被反饋到邏輯電路。
具有并行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器被應(yīng)用到高密度光盤系統(tǒng)的擾碼器，和該擾碼器包括一個隨機(jī)數(shù)據(jù)發(fā)生器和預(yù)定數(shù)量的邏輯門，該邏輯門相對于輸入數(shù)據(jù)和與預(yù)定數(shù)量邏輯門一樣多的低位寄存器的輸出執(zhí)行異或操作，提供擾碼結(jié)果。


通過參照附圖對各優(yōu)選實施例的詳細(xì)描述，本發(fā)明的上述目的和優(yōu)點(diǎn)將變得更清楚，其中各附圖是圖1是用于一般數(shù)字通用光盤(DVD)系統(tǒng)的擾碼器中的隨機(jī)數(shù)據(jù)發(fā)生器的電路圖；圖2是表示如圖1所示的隨機(jī)數(shù)據(jù)發(fā)生器產(chǎn)生的隨機(jī)數(shù)據(jù)結(jié)果的表，和當(dāng)輸入數(shù)據(jù)是“0”時的擾碼結(jié)果；圖3表示使用在如圖1所示的寄存器中各初始值；圖4是按照本發(fā)明的具有串行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器電路圖；圖5是利用如圖4所示的隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器的電路圖；圖6是如圖5所示的3×8 ROM表格的輸入/輸出的表；圖7是如圖5所示的3×8 ROM表格的輸出例如是“CA00h”時隨機(jī)數(shù)據(jù)發(fā)生器和利用該發(fā)生器的擾碼器的電路圖；圖8是表示由如圖7所示的隨機(jī)數(shù)據(jù)發(fā)生器產(chǎn)生的隨機(jī)數(shù)據(jù)的結(jié)果，和輸入數(shù)據(jù)為“00h”擾碼結(jié)果的表；圖9是表示當(dāng)在如圖5所示的隨機(jī)數(shù)據(jù)發(fā)生器中隨機(jī)數(shù)據(jù)為64K周期和有效分支為4時，所有可能情況下3×8 ROM表格輸出的表；圖10是表示當(dāng)在如圖5所示的隨機(jī)數(shù)據(jù)發(fā)生器中隨機(jī)數(shù)據(jù)為64K的周期和有效分支為6時，所有可能情況下3×8 ROM表格輸出的表；圖11是如圖4所示隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器的另一個實施例的電路圖；
圖12是表示如圖11所示的1×2 ROM表格例子的表；圖13是表示當(dāng)如圖11所示的1×2 ROM表格的輸出為“B400h”和輸入數(shù)據(jù)“00h”的擾碼結(jié)果時，隨機(jī)數(shù)據(jù)結(jié)果的表；圖14是表示當(dāng)“B400h”和“CA00h”被用作如圖11所示的1×2 ROM表格的輸出，和輸入數(shù)據(jù)“00h”的擾碼結(jié)果時，隨機(jī)數(shù)據(jù)結(jié)果的表；圖15是按照本發(fā)明的具有并行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器的電路圖；圖16是利用如圖15所示的隨機(jī)數(shù)據(jù)發(fā)生器和利用該發(fā)生器的擾碼器的電路圖。
具體實施例方式
圖4是按照本發(fā)明的具有串行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器的電路圖。這里，隨機(jī)數(shù)據(jù)發(fā)生器包括m×n ROM表格100，n個復(fù)用器m0到mn-1，n個XOR門G0到Gn-1，和n個寄存器r0到r0-1和擾碼器，該擾碼器包括具有這樣一種結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器和用于相對于輸入數(shù)據(jù)D0到D7和寄存器r0到r7的輸出執(zhí)行異或操作并輸出擾碼結(jié)果的XOR門101到108。該n個復(fù)用器可以被稱為選擇輸出電路，用于選擇和輸出或“0”或響應(yīng)于m×n ROM表格100的n比特輸出的每個寄存器的輸出，和該nXOR門可以被稱為邏輯電路，用于提供XOR操作的n比特結(jié)果。
在圖4中，m×n ROM表格100接收m比特和輸出n比特。該m0到mn-1n個復(fù)用器接收來自m×n ROM表格100的Do0到Don-1的n個輸出比特，和當(dāng)m×n ROM表格100的Do0到Don-1的n個比特輸出值是“1”時，作為輸出信號Mo0到Mon-1提供經(jīng)第一輸入口A接收的“0”到XOR門G0到Gn-1每個的一側(cè)。此時，如果沒變化，XOR門G0到Gn-1輸出經(jīng)其另一側(cè)接收的寄存器r0到rn-1輸出的S0到Sn-1，和最后累加的XOR門G0的輸出被反饋到最低有效位寄存器r0。
另外，當(dāng)m×n ROM表格100的n個輸出比特Do0到Don-1值是“0”時，n個復(fù)用器m0到mn-1提供經(jīng)第二輸入端B接收的寄存器r0到rn-1的輸出S0到Sn-1，作為輸出信號Mo0到Mon-1送到XOR門G0到Gn-1。XOR門G0到Gn-1相對于n個復(fù)用器m0到mn-1的輸出Mo0到Mon-1和寄存器r0到rn-1的輸出S0到Sn-1執(zhí)行異或操作。最后，每個XOR門G0到Gn-1的輸出變?yōu)椤?”，使得沒有值將被反饋回最低有效位寄存器r0。
n個寄存器r0到rn-1產(chǎn)生n比特隨機(jī)數(shù)據(jù)，和XOR門101到108提供對輸入數(shù)據(jù)D0到D7和8個低位寄存器r0到r7的輸出執(zhí)行異或操作的擾碼結(jié)果。
圖5是利用如圖4所示的隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器的電路圖。這里，到3×8 ROM表格110的輸入被設(shè)置為3比特，其輸出被設(shè)置為16比特Do0到Do15，該數(shù)據(jù)被分類為8種類型。圖6示出了圖5的3×8 ROM表格110的輸出的例子。預(yù)先選擇該表格的每個輸出值，以便在將其移位216次時不會有重復(fù)。
如果接收到具有值“100b”的3比特，則3×8 ROM表格110的輸出值是“CA00h”，如圖6所示。因此，僅3×8 ROM表格110的輸出Do9，Do11，Do14和Do15是“1”，這樣復(fù)用器m9，m11，m14和m15的輸出Mo9，Mo11，Mo14和Mo15變?yōu)椤?”。因此，XOR門G9，G11，G14，G15提供對應(yīng)于寄存器r9，r11，r14和r15經(jīng)XOR門G9，G11，G14，G15每個的另外一側(cè)接收的S9，S11，S14，S15，作為其輸出信號，使得高位XOR門G9，G11，G14，G15每個的輸出值是有效的。其余復(fù)用器m0，…，m8，m10，m12，m13的輸出是寄存器r0，…r8，r10，r12和r13的輸出S0，…，S8，S10，S12和S13，使得對應(yīng)的XOR門G0，…，G8，G10，G12，和G13執(zhí)行相對于復(fù)用器m0，…，m8，m10，m12和m13的輸出M0，…，M8，M10，M12，和M13的輸出(該輸出的每個是經(jīng)對應(yīng)的各XOR門的每個的一側(cè)接收的)和寄存器r0，…，r8，r10，r12和r13的輸出S0，…，S8，S10，S12和S13(該輸出的每個是經(jīng)XOR門G0，…，G8，G10，G12，和G13的每一個的另一側(cè)接收的)執(zhí)行XOR操作。XOR門G0，…，G8，G10，G12，和G13的各輸出值都變?yōu)椤?”。
例如，在復(fù)用器m13情況下，3×8 ROM表格110的輸出Do13是“0”，使得經(jīng)第二端口B接收的寄存器r13的輸出S13被提供作為其輸出Mo13。最后，XOR門G13相對于兩個數(shù)據(jù)Mo13和S13執(zhí)行XOR操作并輸出“0”，這意味著XOR門G13的分支S13和Mo13變?yōu)闊o效。因此，如果相對于3×8 ROM表格110的“CA00h”的輸出值，如圖5所示的隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器被按照簡單的結(jié)構(gòu)實現(xiàn)的話，它們可以具有如圖7所示的結(jié)構(gòu)。
如圖7所示，當(dāng)如圖5所示的3×8 ROM表格110的輸出值是“CA00h”時，寄存器r0到r15被左移8次，然后隨機(jī)數(shù)據(jù)被提取。在這種情況下，寄存器r0到r15的隨機(jī)數(shù)據(jù)如圖8所示周期是64K(65536)是顯然的。
在隨機(jī)數(shù)據(jù)發(fā)生器中XOR門G0到G15的各有效分支隨著如圖5所示的3×8 ROM表格110的輸出而變化，這樣就改變了隨機(jī)數(shù)據(jù)發(fā)生器的結(jié)構(gòu)。因此，具有8×64K周期的隨機(jī)數(shù)據(jù)的產(chǎn)生被啟動。這意味著對于長周期的隨機(jī)數(shù)據(jù)發(fā)生器可以利用如圖5所示的結(jié)構(gòu)無限制地予以實現(xiàn)。如果能夠產(chǎn)生具有64K周期的隨機(jī)數(shù)據(jù)的3×8 ROM表格110各值按照如圖5所示的結(jié)構(gòu)安排，則獲得圖9和圖10的表。
圖9是表示在所有可能情況的各分支的值，也就是說，當(dāng)在如圖5所示的隨機(jī)數(shù)據(jù)發(fā)生器中具有XOR門G0到G15的有效分支的XOR門的數(shù)量是4時，3×8 ROM表格110的輸出Do0到Do15。圖10是表示在所有可能情況的各分支的值，也就是說，當(dāng)在如圖5所示的隨機(jī)數(shù)據(jù)發(fā)生器中具有XOR門G0到G15的有效分支的XOR門的數(shù)量是6時，3×8 ROM表格110的輸出Do0到Do15?？赡艽嬖谟行Х种?shù)是8，10或12的各種情況。
因此，按照本發(fā)明的一個實施例，隨機(jī)數(shù)據(jù)周期被設(shè)置為64K，能夠?qū)崿F(xiàn)這個實施例的分支值可以進(jìn)行建議，和m×n ROM表格提供如圖4所示，以便擴(kuò)展隨機(jī)數(shù)據(jù)周期到2m×64。
如圖4所示的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器另一個實施例的電路圖被表示在圖11。圖11試圖提出一種用于產(chǎn)生具有長周期隨機(jī)數(shù)據(jù)的裝置，該裝置具有盡可能簡單的硬件結(jié)構(gòu)。
在圖11中，能有64K隨機(jī)數(shù)據(jù)周期的各分支結(jié)構(gòu)中，選擇具有盡可能多公共部分的“B400h”和“CA00h”，和1×2 ROM表格140的內(nèi)容表示在圖12。1×2 ROM表格140的對應(yīng)于有公共0的Do0到Do8的各分去都被支掉。
如果一比特“0b”被加到1×2 ROM表格140，則1×2 ROM表格140的輸出變?yōu)椤癇400h”，和因此分支Do14，Do11和Do9變?yōu)闊o效。當(dāng)輸入數(shù)據(jù)Do0到Do7的8比特為“00h”時，從寄存器r0到r15提供的隨機(jī)數(shù)據(jù)結(jié)果和從XOR門151到158提供的加擾結(jié)果被安排在如圖13所示的表中。
因此，圖13的表中具有每當(dāng)寄存器從r0到r15被左移8次并指示一個周期是64K(65536)時被提取的隨機(jī)數(shù)據(jù)。因此，通過加擾輸入數(shù)據(jù)D0到D7而得到的結(jié)果數(shù)據(jù)Do0到Do7變?yōu)樽詈笠褂玫臄?shù)據(jù)。
另一方面，如果一比特“1b”被加到如圖11所示1×2 ROM表格140，1×2 ROM表格140的輸出變?yōu)椤癈A00h”。當(dāng)輸入數(shù)據(jù)D0到D7的8比特是“00h”時，從寄存器r0到r15提供的隨機(jī)數(shù)據(jù)結(jié)果和從XOR門151到158提供的加擾結(jié)果是與圖8的內(nèi)容相同的。
因此，可以通過如圖11所示結(jié)構(gòu)獲得的隨機(jī)數(shù)據(jù)結(jié)果和輸入數(shù)據(jù)“00h”的加擾結(jié)果被安排在如圖14所示的表中。這里，周期可以被簡單地擴(kuò)展到2×64K。
圖15表示按照本發(fā)明的具有并行結(jié)構(gòu)的隨機(jī)數(shù)據(jù)發(fā)生器和利用該隨機(jī)數(shù)據(jù)發(fā)生器的擾碼器。隨機(jī)數(shù)據(jù)發(fā)生器和擾碼器的結(jié)構(gòu)最好是要求高速信號處理的系統(tǒng)。
在圖15的結(jié)構(gòu)中，左移8次的結(jié)果被直接按并行加到寄存器r0到rn-1，使得寄存器r0到rn-1-8的輸出S0到Sn-1-8被加到高位寄存器r8到rn-1。低位寄存器r0到r7的輸入取決于如圖9和10所示的各個分支結(jié)構(gòu)中哪個分支結(jié)構(gòu)被選擇。另外，低位寄存器r0到r7的數(shù)表示為8，但是隨著輸入數(shù)據(jù)比特(p)可以改變。
復(fù)用器m0到m7每個按照m比特選擇信號在經(jīng)XOR門201到208提供的2m輸入之中選擇一個輸入，和提供所選擇的輸入到對應(yīng)的寄存器r0到r7。這里，XOR 201到208是若干XOR門的組合。串行隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器的另一個實施例的電路圖表示在圖11，也就是說，串行形式隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器到并行形式的轉(zhuǎn)換被表示在圖16。
在圖16中，當(dāng)對應(yīng)于如圖11所示的1×2 ROM表格140的輸出“CA00h”的復(fù)用器m0到m7每個的選擇信號SEL為“1”時，與在圖11中曾被左移8次的寄存器r0到r15的內(nèi)容相同的內(nèi)容按照如下方式并行施加。
也就是說，寄存器r0到r7的輸出S0到S7被分別輸入到按并行安排的寄存器r8到r15，和結(jié)果(S8_S7_S4_S2)，(S9_S8_S5_S3)，(S10_S9_S6_S4)，(S11_S10_S7_S5)，(S12_S11_S8_S6)，(S13_S12_S9_S7)，(S14_S13_S10_S8)和(S15_S14_S11_S9)分別經(jīng)復(fù)用器m0到m7每個的第一輸入端口A被施加到寄存器r0到r7。
另外，當(dāng)對應(yīng)于如圖11所示的1×2 ROM表格140的輸出“B400h”的復(fù)用器m0到m7每個的選擇信號SEL為“0”時，寄存器r0到r7的輸出S0到S7被分別輸入到寄存器r8到r15，結(jié)果(S8_S6_S5_S3)，(S9_S7_S6_S4)，(S10_S8_S7_S5)，(S11_S9_S8_S6)，(S12_S10_S9_S7)，(S13_S11_S10_S8)，(S14_S12_S11_S9)和(S15_S13_S12_S10)分別經(jīng)復(fù)用器m0到m7每個的第二輸入端口B被施加到寄存器r0到r7。
當(dāng)從XOR門241到248提供的輸入數(shù)據(jù)D0到D7為“00b”時，從寄存器r0到r7提供的隨機(jī)數(shù)據(jù)結(jié)果和加擾結(jié)果Do0到Do7是與表示在圖14的表中的內(nèi)容是一樣的。
在如圖11所示的串行結(jié)構(gòu)中，在左移寄存器r0到r15的每一個8次后，獲得隨機(jī)數(shù)據(jù)結(jié)果和擾碼結(jié)果，并且提供給寄存器r0到r15的每一個的擾碼時鐘信號必須是提供給XOR門151到158的8倍那樣快。然而，在圖16的并行結(jié)構(gòu)中，與圖11相同的結(jié)果甚至僅一次移位就可以獲得，并且提供給移寄存器r0到r15每個的擾碼時鐘與提供給XOR門241到248的數(shù)據(jù)時鐘信號一樣快，和可以使用具有與串行結(jié)構(gòu)的數(shù)據(jù)時鐘信號相同速度的擾碼時鐘信號。
因此，如圖11所示的串行結(jié)構(gòu)比并行結(jié)構(gòu)簡單，但是可能具有必須工作得快的缺點(diǎn)。如圖16所示的并行結(jié)構(gòu)工作在串行結(jié)構(gòu)的1/8速度上，但是可能具有電路有點(diǎn)復(fù)雜的缺點(diǎn)。因此，它們可以按照具體情況進(jìn)行選擇。
按照本發(fā)明，可以產(chǎn)生具有64K或更長些周期的隨機(jī)數(shù)據(jù)，和可以利用m×n ROM表格實現(xiàn)2m×64K的隨機(jī)數(shù)據(jù)發(fā)生器。另外，本發(fā)明可以被用作諸如預(yù)期的高密度(HD)-DVD之類的容量度光盤系統(tǒng)的擾碼器的隨機(jī)數(shù)據(jù)發(fā)生器。
權(quán)利要求
1.一種隨機(jī)數(shù)據(jù)發(fā)生器，包括按并行安排的p個邏輯電路，用于提供2m輸出；多個選擇輸出電路，每個選擇輸出電路用于按照m比特選擇信號從各邏輯電路的每個提供的2m輸出中選擇一個輸出，并提供p個輸出；和并行安排用于產(chǎn)生隨機(jī)數(shù)據(jù)的n個寄存器，其中n-p個高位寄存器接收p個低位寄存器的輸出和p個低位寄存器接收p個選擇輸出電路的輸出。
2.按照權(quán)利要求1的隨機(jī)數(shù)據(jù)發(fā)生器，其中從各寄存器提供的隨機(jī)數(shù)據(jù)的周期被擴(kuò)展2m倍。
3.按照權(quán)利要求1的隨機(jī)數(shù)據(jù)發(fā)生器，其中當(dāng)接收到m比特選擇信號和n被設(shè)置為16時，從各寄存器提供的隨機(jī)數(shù)據(jù)的周期變?yōu)?m×64K。
4.按照權(quán)利要求1的隨機(jī)數(shù)據(jù)發(fā)生器，其中p個低位寄存器的輸入是由如表1和表2。表1
表2
所示分支值確定的。
5.按照權(quán)利要求1的隨機(jī)數(shù)據(jù)發(fā)生器，其中邏輯電路是8×23個XOR門，和選擇輸出電路利用3比特選擇信號選擇從邏輯電路提供的8個輸出和提供所選擇的數(shù)據(jù)到8個低位寄存器，而剩余的各高位寄存器接收該8個低位寄存器的輸出。
6.一種光盤系統(tǒng)的擾碼器，包括一個隨機(jī)數(shù)據(jù)發(fā)生器和預(yù)定數(shù)量的邏輯門，其中，該隨機(jī)數(shù)據(jù)發(fā)生器包括按并行安排的p個邏輯電路，用于提供2m輸出；多個選擇輸出電路，每個選擇輸出電路用于按照m比特選擇信號從各邏輯電路的每個提供的2m輸出中選擇一個輸出，并提供p個輸出；和并行安排用于產(chǎn)生隨機(jī)數(shù)據(jù)的n個寄存器，其中n-p個高位寄存器接收p個低位寄存器的輸出和p個低位寄存器接收p個選擇輸出電路的輸出；并且其中，該邏輯門用于相對于輸入數(shù)據(jù)和與邏輯門的預(yù)定數(shù)量一樣多的低位寄存器的輸出執(zhí)行XOR操作，并提供擾碼結(jié)果。
全文摘要
一種隨機(jī)數(shù)據(jù)發(fā)生器和利用其的擾碼器，包括m×n ROM表格；用于移位和存儲n個比特的串行各寄存器；選擇輸出電路，從m×n ROM表格接收N個比特輸出作為選擇信號，并相對于從m×n ROM表格輸出的n個比特中的有效比特提供“0”和相對于無效比特提供各寄存器的輸出。邏輯電路，相對于選擇輸出電路輸出的n個比特和從各寄存器輸出的n個比特執(zhí)行XOR操作，僅在從m×n ROM表格輸出的n個比特中的有效比特情況下，將XOR操作的結(jié)果反饋到最低有效位寄存器。
文檔編號G11B20/10GK1755611SQ200510092759
公開日2006年4月5日 申請日期2000年7月10日 優(yōu)先權(quán)日1999年7月10日
發(fā)明者沈載晟 申請人:三星電子株式會社