專利名稱：非易失性半導體存儲器件及其讀取方法
技術領域：
本發(fā)明涉及非易失性半導體存儲器件。更特別地，本發(fā)明涉及讀取該非易失性半導體存儲器件的方法、設置參考單元狀態(tài)的方法、以及用于讀取該非易失性半導體存儲器件的電路。
背景技術：
非易失性半導體存儲器件在關閉電源之后能夠保持數(shù)據(jù)，并且因此，在信息系統(tǒng)、通信系統(tǒng)等系統(tǒng)中廣泛地使用。Flash EEPROM是一種類型的非易失性半導體存儲器件，從該器件可以對整個芯片擦除數(shù)據(jù)，或者僅僅基于逐塊地方式來擦除數(shù)據(jù)，其中塊具有預定尺寸。Flash EEPROM具有小的存儲單元尺寸和低的制造成本，從而對它的需求迅速增長。
二進制(binary)flash EEPROM控制存儲單元晶體管的閾值，以便在每個存儲單元中儲存一位的數(shù)據(jù)。更具體而言，控制存儲單元晶體管的閾值處于不同的狀態(tài)，使得存儲數(shù)據(jù)“0”時的存儲單元電流區(qū)別于存儲數(shù)據(jù)“1”時的存儲單元電流。預先設置存儲數(shù)據(jù)“0”時的存儲單元電流和存儲數(shù)據(jù)“1”時的存儲單元電流之間的中間電流值作為讀取參考。通過將讀取操作期間的存儲單元電流與所述預先設置的讀取參考進行比較，確定讀取數(shù)據(jù)是“0”還是“1”。
圖28是示出二進制Flash EEPROM中存儲單元電流分布的圖。在二進制Flash EEPROM中，將每個存儲單元設置為處于兩種狀態(tài)之一(下文稱為第一狀態(tài)和第二狀態(tài))。處于第一狀態(tài)的存儲單元電流和處于第二狀態(tài)的存儲單元電流各自具有圍繞預定值作為中心的分布。將讀取參考IR設置在其中這兩個存儲單元電流分布不交疊的范圍(在圖28中，范圍IW；下文稱為讀取窗口)中的某處，例如，讀取窗口的中心。在讀取操作期間，將存儲單元電流與讀取參考IR進行比較。當存儲單元電流小于讀取參考IR時，數(shù)據(jù)被確定為“1”。否則，讀取數(shù)據(jù)被確定為“0”。
當在上述方法中執(zhí)行讀取操作時，理想的是以高精度將讀取參考設置在讀取窗口的中央。然而，該讀取參考不同于第一狀態(tài)的存儲單元電流和第二狀態(tài)的存儲單元電流，并且因此，需要利用某種方法來產(chǎn)生該讀取參考。為了產(chǎn)生讀取參考，已經(jīng)使用了各種方法基于參考電壓產(chǎn)生電路產(chǎn)生的電壓的方法；采用尺寸或者結構不同于普通存儲單元的尺寸和結構的晶體管的方法；以不同于普通存儲單元的方式來對由與普通存儲單元的晶體管相同的晶體管構成的存儲單元執(zhí)行寫操作的方法；以及類似的方法。然而，使用這些方法中的任何一種，難以以高精度將讀取參考IR設置為理想的值。因此，為了擴寬讀取窗口的寬度，采用了例如將寫存儲單元的閾值設置得高等等措施。
在上述利用讀取參考的常規(guī)讀取方法中，考慮到制造工藝期間存儲單元特性的變化、存儲單元和讀取參考產(chǎn)生電路之間特性的差異(電壓特性或者溫度特性的差異)、存儲單元特性的完全改變(changeover)時間(取決于寫操作次數(shù)或者累積的操作時間的特性改變)等等，需要在每個狀態(tài)的存儲單元電流和讀取參考之間設置足夠的余量。因此，為了實現(xiàn)低電壓操作，需要一個電荷泵電路，該電路在讀取操作期間將高于電源電壓的電壓提供給存儲單元的控制柵極。然而，當提供電荷泵電路時，操作電流增加。
本發(fā)明人的日本專利特開公報No.2001-67887公開了解決上述問題的方法。根據(jù)這種方法，如圖29所示，第一狀態(tài)中的存儲單元電流的平均值用作第一讀取參考REF1，而第二狀態(tài)中的存儲單元電流的平均值用作第二讀取參考REF2。在讀取操作期間，計算存儲單元電流與第一讀取參考REF1之間的匹配度和存儲單元電流與第二讀取參考REF2之間的匹配度。根據(jù)這兩個匹配度中哪一個比另一個更高來確定讀取數(shù)據(jù)是“0”還是“1”。
因此，通過使用每個狀態(tài)中的存儲單元電流的平均值作為讀取參考，即使在制造工藝期間存儲單元特性變化或者操作環(huán)境中的特性改變時，讀取參考也可以隨著存儲單元的特性而改變。因此，可以高精度讀出數(shù)據(jù)，并且可以減小讀取參考的設置余量和特性的波動余量。
上述公報還公開了一種半導體存儲器件，其中，當針對一個存儲單元執(zhí)行重寫操作時，也針對產(chǎn)生讀取參考的存儲單元執(zhí)行重寫操作。在這種半導體存儲器件中，當由于重寫操作而改變了存儲單元的特性時，也與此相關聯(lián)地改變了讀取參考。因此，即使在制造工藝期間存儲單元特性存在變化、在普通存儲單元和用于產(chǎn)生讀取參考的存儲單元之間的特性中存在差異、以及在存儲單元的特性中存在完全改變時間等情況下也可以穩(wěn)定地讀取數(shù)據(jù)。
由于擦除和寫操作而改變了Flash EEPROM中包含的存儲單元的狀態(tài)。由于制造工藝期間存儲單元中的變化、存儲單元陣列中電源電壓的變化等而在Flash EEPROM中包含的存儲單元的擦除特性和寫特性中發(fā)生變化。而且，存儲單元晶體管的互導變化，從而即使當存儲單元晶體管的閾值相同時，存儲單元電流也變化。
在Flash EEPROM中，對于整個存儲單元陣列或者在存儲單元陣列劃分成多個塊時按照逐塊的方式來執(zhí)行擦除操作。在后面一種情況下，在要擦除的塊中對所有的存儲單元同等地執(zhí)行擦除操作，直到它們都通過擦除驗證。因此，如果在該塊中、在存儲單元的擦除特性中存在變化，則在擦除操作之后在存儲單元晶體管的閾值中也發(fā)生變化。
相反，在Flash EEPROM中，以稱為字或頁的幾位到幾K位為單位來執(zhí)行寫操作。在這種情況下，以逐存儲單元(memorycell-by-memory cell)的方式執(zhí)行寫驗證，并且以逐位的方式控制針對存儲單元的寫操作。因此，擦除操作之后存儲單元電流分布在比寫操作之后存儲單元電流更寬的范圍內(參見圖30)。因此，當寫操作之后存儲單元電流的平均值由第一讀取參考REF1表示，且擦除操作之后存儲單元電流的平均值由第二讀取參考REF2表示時，平均值(REF1+REF2)/2不位于讀取窗口的中心。因此，當這些狀態(tài)中存儲單元電流的平均值用作讀取參考時不需要獲得最佳讀取條件。

發(fā)明內容
因此，本發(fā)明的目的是能夠以比常規(guī)非易失性半導體存儲器件更高的精度設置讀取參考并且以更高的精度讀出數(shù)據(jù)的非易失性半導體存儲器件。
本發(fā)明的第一方面針對于在包括多個存儲單元的非易失性半導體存儲器件中從設置在至少兩種狀態(tài)中之一的存儲單元讀取數(shù)據(jù)的方法，該方法包括以下步驟獲得將要讀取的存儲單元的讀取電流作為第一電流；基于用于存儲單元的擦除驗證的第一驗證參考電流和用于存儲單元的寫驗證的第二驗證參考電流來獲得第二電流；并且根據(jù)第一電流是大于、小于或等于第二電流來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)。
在這種情況下，獲得第二電流的步驟可以包括獲得第一驗證參考電流和第二驗證參考電流的和電流作為第二電流，并且計算數(shù)據(jù)的步驟可以包括將第一電流與第二電流的一半進行比較(或者是將第一電流的兩倍與第二電流進行比較)。
本發(fā)明的第二方面針對于在包括多個存儲單元的非易失性半導體存儲器件中的一個讀取電路，該讀取電路包括產(chǎn)生用于存儲單元的擦除驗證的第一驗證參考電流的第一電流產(chǎn)生電路；產(chǎn)生用于存儲單元的寫驗證的第二驗證參考電流的第二電流產(chǎn)生電路；將讀取電流作為第一電流供給到將要讀取的存儲單元的第一電流供給電路；基于第一驗證參考電流和第二驗證參考電流來供給第二電流的第二電流供給電路；以及根據(jù)第一電流是大于、小于或等于第二電流來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)的比較部分。
在這種情況下，第二電流供給電路可以供給第一驗證參考電流和第二驗證參考電流的和電流作為第二電流。比較部分可以包括供給相應于第一電流的第三電流的第三電流供給電路、供給相應于第二電流的第四電流的第四電流供給電路、以及將第三電流與第四電流進行比較的比較電路。更優(yōu)選地，第三電流可以具有與第一電流相同的量，而第四電流可以是第二電流的一半?；蛘?，第三電流可以是第一電流的兩倍，而第四電流可以具有與第二電流相同的量。
本發(fā)明的第三方面針對于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從設置在至少兩種狀態(tài)中之一的存儲單元讀取數(shù)據(jù)的方法。設置第一參考單元，使得其讀取電流與設置在第一狀態(tài)的存儲單元的讀取電流的最大或最小值一致，并且設置第二參考單元，使得其讀取電流與設置在第二狀態(tài)的存儲單元的讀取電流的最大或最小值一致。該方法包括以下步驟獲得將要讀取的存儲單元的讀取電流作為第一電流；基于第一參考單元的讀取電流和第二參考單元的讀取電流來獲得第二電流；并且根據(jù)第一電流是大于、小于或等于第二電流來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)。
在這種情況下，獲得第二電流的步驟可以包括獲得第一參考單元的讀取電流和第二參考單元的讀取電流的和電流作為第二電流，并且計算數(shù)據(jù)的步驟可以包括將第一電流與第二電流的一半進行比較(或者是將第一電流的兩倍與第二電流進行比較)。
本發(fā)明的第四方面針對于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從設置在至少三種狀態(tài)中之一的存儲單元讀取數(shù)據(jù)的方法。設置所述參考單元中的第一個，使得其讀取電流與設置在第一狀態(tài)的存儲單元的讀取電流的最大或最小值一致。設置所述參考單元中的第二個，使得其讀取電流與設置在第二狀態(tài)的存儲單元的讀取電流的最大或最小值一致。設置其余的參考單元或多個單元，使得其讀取電流與預定值一致。該方法包括以下步驟獲得將要讀取的存儲單元的讀取電流作為第一電流；基于第一參考單元的讀取電流和第二參考單元的讀取電流來獲得第二電流；基于所述參考單元中除第一參考單元之外的兩個單元的讀取電流來獲得第三電流；根據(jù)第一電流是大于、小于或等于第二電流來計算第一比較結果；根據(jù)第一電流是大于、小于或等于第三電流來計算第二比較結果；并且基于第一比較結果和第二比較結果來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)。
在這種情況下，該非易失性半導體存儲器件可以包括至少四個參考單元?？梢栽O置所述參考單元中的第三個，使得其讀取電流與設置在第二狀態(tài)的存儲單元的讀取電流的最大值或最小值(或者典型值)一致?？梢栽O置所述參考單元中的第四個，使得其讀取電流與設置在第三狀態(tài)的存儲單元的讀取電流的最大值或最小值(或者典型值)一致。獲得第二電流的步驟可以包括獲得第一參考單元的讀取電流和第二參考單元的讀取電流的和電流作為第二電流。獲得第三電流的步驟可以包括獲得第三參考單元的讀取電流和第四參考單元的讀取電流的和電流作為第三電流。
或者，該非易失性半導體存儲器件可以包括至少三個參考單元?？梢栽O置所述參考單元中的第三個，使得其讀取電流與設置在第三狀態(tài)的存儲單元的讀取電流的最大或最小值一致。獲得第二電流的步驟可以包括獲得第一參考單元的讀取電流和第二參考單元的讀取電流的和電流作為第二電流。獲得第三電流的步驟可以包括獲得第二參考單元的讀取電流和第三參考單元的讀取電流的和電流作為第三電流。
或者，計算第一比較結果的步驟可以包括將第一電流與第二電流的一半進行比較，并且計算第二比較結果的步驟可以包括將第一電流與第三電流的一半進行比較?；蛘撸嬎愕谝槐容^結果的步驟可以包括將第一電流的兩倍與第二電流進行比較，并且計算第二比較結果的步驟可以包括將第一電流的兩倍與第三電流進行比較。
本發(fā)明的第五方面針對于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中設置參考單元狀態(tài)的方法，該方法包括以下步驟從所述多個參考單元中選擇一個單元；將所述多個存儲單元中的所有的單元或者一部分單元設置為預定狀態(tài)；確定設置在預定狀態(tài)的存儲單元的讀取電流是大于、小于或是等于所選擇的參考單元的讀取電流；并且改變所選擇的參考單元的狀態(tài)，直到確定的結果滿足預定條件。
在這種情況下，該方法可以進一步包括將參考單元的初始狀態(tài)設置為擦除的狀態(tài)。改變參考單元狀態(tài)的步驟可以包括對所選擇的參考單元執(zhí)行寫操作，直到確定的結果滿足預定條件。
或者，改變參考單元狀態(tài)的步驟可以包括改變所選擇的參考單元的狀態(tài)，直到設置在預定狀態(tài)的所有(或一半數(shù)量)的存儲單元的讀取電流都大于或小于所選擇的參考單元的讀取電流。
或者，該非易失性半導體存儲器件可以包括設置在多條字線和多條位線的各個相交處的多個存儲單元，以及具有與存儲單元相同的結構并且連接到字線的多個參考單元。將存儲單元設置在預定狀態(tài)的步驟可以包括對連接到與所選擇的參考單元相同的字線的所有的或者一部分存儲單元進行設置。
本發(fā)明的第六方面針對于在包括多個存儲單元的非易失性半導體存儲器件中的一個讀取電路，該讀取電路包括設置成使得其讀取電流與設置在第一狀態(tài)的存儲單元的讀取電流的最大或最小值一致的第一參考單元；設置成使得其讀取電流與設置在第二狀態(tài)的存儲單元的讀取電流的最大或最小值一致的第二參考單元；將讀取電流作為第一電流供給到將要讀取的存儲單元的第一電流供給電路；基于第一參考單元的讀取電流和第二參考單元的讀取電流來供給第二電流的第二電流供給電路；以及根據(jù)第一電流是大于、小于或等于第二電流來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)的比較部分。
在這種情況下，第二電流供給電路可以供給第一參考單元的讀取電流和第二參考單元的讀取電流的和電流作為第二電流。比較部分可以包括供給相應于第一電流的第三電流的第三電流供給電路、供給相應于第二電流的第四電流的第四電流供給電路、以及將第三電流與第四電流進行比較的比較電路。更優(yōu)選地，第三電流可以具有與第一電流相同的量，而第四電流可以是第二電流的一半?；蛘撸谌娏骺梢允堑谝浑娏鞯膬杀?，而第四電流可以具有與第二電流相同的量。
本發(fā)明的第七方面針對一種非易失性半導體存儲器件，該半導體存儲器件包括設置在多條字線和多條位線的各個相交處的多個存儲單元，以及具有與存儲單元相同的結構并且連接到字線的多個參考單元。在設置了存儲單元的狀態(tài)之后，基于關于連接到相同字線的存儲單元的讀取操作的結果來設置參考單元的狀態(tài)。
在這種情況下，該非易失性半導體存儲器件可以進一步包括獨立于位線操作的多個參考單元位線。參考單元可以由MOS晶體管構成，并且參考單元可以具有連接到字線的柵極以及連接到參考單元位線的漏極。
本發(fā)明的第八方面針對于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從存儲單元讀取數(shù)據(jù)的方法。將存儲單元劃分為第一類型和第二類型，其中該第一類型使得按照逐塊的方式將存儲單元設置為至少四種狀態(tài)之一，該第二類型使得將存儲單元設置為至少兩種狀態(tài)之一。每個存儲單元塊都與至少四個參考單元相關聯(lián)。設置第一類型存儲單元的第一至第四參考單元，使得各個讀取電流與設置為四種狀態(tài)之一的存儲單元的讀取電流的最大或最小值一致。設置第二類型存儲單元的第一和第三參考單元，使得各個讀取電流與設置為兩種狀態(tài)之一的存儲單元的讀取電流的最大或最小值一致。設置第二類型存儲單元的第二和第四參考單元，使得各個讀取電流與設置為這兩種狀態(tài)中的另一種狀態(tài)的存儲單元的讀取電流的最大或最小值一致。該方法包括以下步驟獲得將要讀取的存儲單元的讀取電流作為第一電流；基于第一參考單元的讀取電流和第二參考單元的讀取電流來獲得第二電流；基于第二參考單元的讀取電流和第三參考單元的讀取電流來獲得第三電流；基于第三參考單元的讀取電流和第四參考單元的讀取電流來獲得第四電流；并且根據(jù)第一電流是大于、小于或等于第二至第四電流來計算儲存在將要讀取的存儲單元中的數(shù)據(jù)。
根據(jù)本發(fā)明，可以以高精度設置讀取參考，并且可以以高精度讀出數(shù)據(jù)。具體而言，通過將讀取參考設置為優(yōu)選值，即使在嚴格的條件下，在讀取操作期間也不會發(fā)生誤差，由此可以穩(wěn)定地讀出數(shù)據(jù)。此外，在讀取電流和讀取參考之間得到顯著的差異，導致了高速讀取操作和低壓讀取操作。而且，可以放松制造工藝中的測試條件，由此使得能夠提高非易失性半導體存儲器件的產(chǎn)量并且降低成本。
根據(jù)本發(fā)明的第一和第二方面，通過利用用于擦除驗證和寫驗證的參考電流可以以高精度設置讀取參考，而不用在出貨之前的測試期間設置讀取參考，并且可以以高精度讀出數(shù)據(jù)。根據(jù)本發(fā)明的第三至第六方面，根據(jù)存儲單元電流來設置參考單元的狀態(tài)。因此，即使當制造工藝期間存在變化或者操作期間特性改變時，也可以以高精度設置讀取參考，并且可以以高精度讀出數(shù)據(jù)。尤其是，根據(jù)本發(fā)明的第四方面，對于多值的非易失性半導體存儲器件可以獲得類似的效果。根據(jù)本發(fā)明的第七方面，按照逐塊的方式來設置讀取參考，其中塊很小，由此使得能夠進一步提高設置讀取參考的精度。根據(jù)本發(fā)明的第八方面，切換設置讀取參考的方法，從而非易失性半導體存儲器件的一部分可以用作二進制或更多值的存儲器，而其余的部分可以用作四值或更多值的存儲器。
通過以下結合附圖對本發(fā)明的詳細說明，本發(fā)明的這些和其它目的、特征、方面和優(yōu)點將變得更加顯而易見。
附圖簡述

圖1是示出根據(jù)本發(fā)明第一實施例的Flash EEPROM的結構的圖；圖2是示出圖1的Flash EEPROM中包含的存儲單元陣列的細節(jié)的圖；圖3是示出圖1的Flash EEPROM中的讀取電路的細節(jié)的圖；圖4是示出圖1的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖5是示出根據(jù)本發(fā)明第一實施例的變化的Flash EEPROM的讀取電路的細節(jié)的圖；圖6A和6B是示出根據(jù)本發(fā)明第一實施例的變化的Flash EEPROM的讀取電路的細節(jié)的圖；圖7是示出根據(jù)本發(fā)明第二實施例的Flash EEPROM的結構的圖；圖8是示出圖7的Flash EEPROM的讀取電路的細節(jié)的圖；圖9是示出圖7的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖10是示出設置圖7的Flash EEPROM中參考單元的狀態(tài)的過程的流程圖；圖11是示出根據(jù)本發(fā)明第三實施例的Flash EEPROM的結構的圖；圖12是示出圖11的Flash EEPROM中存儲單元陣列和參考單元的細節(jié)的圖；圖13是示出圖11的Flash EEPROM的讀取電路的細節(jié)的圖；
圖14是示出根據(jù)本發(fā)明第四實施例的Flash EEPROM的結構的圖；圖15是示出圖14的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖16是示出圖14的Flash EEPROM中的多值讀取部分的細節(jié)的圖；圖17是示出圖15的多值讀取部分中包含的電流分布電路的細節(jié)的圖；圖18是示出用于設置圖14的Flash EEPROM中參考單元的狀態(tài)的過程的流程圖；圖19是示出根據(jù)本發(fā)明第四實施例的第一變化的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖20是示出根據(jù)本發(fā)明第四實施例的第一變化的Flash EEPROM中的多值讀取部分的圖；圖21是示出圖20的多值讀取部分中包含的電流分布電路的細節(jié)的圖；圖22是示出根據(jù)本發(fā)明第四實施例的第二變化的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖23是示出根據(jù)本發(fā)明第四實施例的第二變化的Flash EEPROM中的多值讀取部分的圖；圖24是示出根據(jù)本發(fā)明第四實施例的第三變化的Flash EEPROM中的多值讀取部分的圖；圖25是示出根據(jù)本發(fā)明第五實施例的Flash EEPROM中的參考單元的圖；圖26A和26B是示出根據(jù)本發(fā)明第五實施例的Flash EEPROM中的存儲單元電流分布和讀取參考的圖；圖27是示出在本發(fā)明第五實施例的Flash EEPROM中設置參考單元的狀態(tài)的方法的流程圖；圖28是示出常規(guī)Flash EEPROM中的存儲單元電流分布和讀取參考(第一實例)的圖；圖29是示出常規(guī)Flash EEPROM中的存儲單元電流分布和讀取參考(第二實例)的圖；以及圖30是示出Flash EEPROM中的存儲單元電流分布的圖。
優(yōu)選實施例下文中，將參照附圖介紹本發(fā)明的第一至第五實施例。注意到相同的部分由相同的附圖標記來表示，并且不再重復說明。
第一實施例圖1是示出根據(jù)本發(fā)明第一實施例的Flash EEPROM的結構的圖。圖2是示出圖1的Flash EEPROM中包含的存儲單元陣列的細節(jié)的圖。在這個實施例及其他實施例中，假設在下面介紹的Flash EEPROM中，輸入/輸出數(shù)據(jù)的位寬為8位。
圖1的Flash EEPROM 100包括用于儲存數(shù)據(jù)的存儲單元陣列102。在存儲單元陣列102中，在字線WL(0)到WL(n)和位線BL(0)到BL(m)的相應的交叉處設置具有雙柵結構的存儲單元晶體管M(0，0)到M(n，m)(參見圖2)。設置在同一行上的存儲單元的控制柵極公共地連接到字線WL(0)到WL(n)中的相應一條字線。設置在同一列上的存儲單元的漏極公共地連接到位線BL(0)到BL(m)中的相應一條位線。通過公共的源極擴散形成設置在同一列上的一對存儲單元的兩個相對的源極，并且這兩個相對源極公共地連接到源極線SL(0)到SL(j)中的相應一條源極線。每個存儲單元晶體管構成一個存儲單元。
行解碼器104、擦除電路108和源極開關122根據(jù)Flash EEPROM100的操作模式向字線WL(0)到WL(n)以及源極線SL(0)到SL(j)供給所需的電壓。行解碼器104在經(jīng)由地址輸入端子Ain(i0)輸入的地址輸入信號中接收行地址RA。行解碼器104對行地址RA進行解碼，從而激活一條指定的字線。
位線BL(0)到BL(m)各自連接到一個列開關110。列解碼器106在經(jīng)由地址輸入端子Ain(i0)輸入的地址輸入信號中接收列地址CA。列解碼器106對列地址CA進行解碼，并且將解碼結果作為選擇信號輸出到列開關110?；趶牧薪獯a器106輸出的選擇信號，列開關110將位線BL(0)到BL(m)中的八條位線連接到數(shù)據(jù)通路DB(70)。結果，這八條指定的位線連接到數(shù)據(jù)通路DB(70)。
寫電路118和讀取電路112連接到數(shù)據(jù)通路DB(70)(參見圖1)。為了圖1的簡明性，僅僅示出了一個寫電路118和一個讀取電路112。實際上，相應于數(shù)據(jù)通路DB(70)的各個位設置了八個寫電路118和八個讀取電路112。
在寫操作期間，經(jīng)由數(shù)據(jù)通路DB(70)將寫電勢施加到八條選擇的位線，以便寫入經(jīng)由數(shù)據(jù)輸入端子Di(70)和輸入緩沖器120輸入的數(shù)據(jù)。更具體而言，在這八條選擇的位線中，連接到將要被寫入的存儲單元的位線接收大約+5V的電壓，而連接到不被寫入的存儲單元的位線接收地電壓。結果，外部輸入數(shù)據(jù)可以寫入到存儲單元陣列102中的八個選擇的存儲單元中。
(1)當讀取操作期間從選擇的存儲單元讀取數(shù)據(jù)時；(2)當寫操作期間讀出數(shù)據(jù)用于寫驗證時；以及(3)當擦除操作期間讀出數(shù)據(jù)用于擦除驗證時，該讀取電路112工作。當讀出數(shù)據(jù)時，經(jīng)由八條位線、數(shù)據(jù)通路DB(70)、輸出緩沖器114和數(shù)據(jù)輸出端子Do(70)從選自存儲單元陣列102的八個存儲單元讀出8位數(shù)據(jù)。在這種情況下，讀取電路112將例如大約+1V的電壓施加到存儲單元陣列102中的八條選擇的位線。
該Flash EEPROM 100還包括控制電路124和電壓產(chǎn)生電路126?？刂齐娐?24產(chǎn)生用于基于外部輸入的控制信號NCE、NOE、NWE和NE控制Flash EEPROM 100中的每個電路的內部控制信號。電壓產(chǎn)生電路126基于電源電壓VCC產(chǎn)生每個操作模式所需的內部電壓。
圖3是示出對應于一位的讀取電路112的細節(jié)的圖。讀取電路112包括讀取偏置電路10、Pch晶體管12、14、20、22和24、Nch晶體管16和18、單元電流輸入端子28、參考電流輸入端子30，以及輸出端子32。
存儲單元陣列102的存儲單元經(jīng)由列開關110連接到單元電流輸入端子28。讀取偏置電路10在讀取操作期間將大約+1V的電壓(下文稱為讀取偏置)施加到選擇的位線。當讀取偏置施加于選擇的存儲單元時，對應于儲存在選擇的存儲單元中的數(shù)據(jù)的存儲單元電流流過連接到選擇的存儲單元的位線。從Pch晶體管12供給該存儲單元電流。
Pch晶體管12和14各自由具有相同尺寸的晶體管構成，并且形成第一電流鏡電路。Nch晶體管16和18各自由具有相同尺寸的晶體管構成，并且形成第二電流鏡電路。Pch晶體管20、22和24各自由具有相同尺寸的晶體管構成。Pch晶體管20直接連接到Pch晶體管22，而Pch晶體管24經(jīng)由開關26連接到Pch晶體管22。當開關26處于打開狀態(tài)時，Pch晶體管20和Pch晶體管22形成第三電流鏡電路。當開關26處于導通狀態(tài)時，Pch晶體管20和Pch晶體管22及24形成第四電流鏡電路。Pch晶體管14和Nch晶體管16串聯(lián)連接在一起，而Nch晶體管18和Pch晶體管20串聯(lián)連接在一起。
從Pch晶體管12供給的存儲單元電流在下文中由Icell表示。由于第一電流鏡電路的作用，從Pch晶體管14供給的電流具有與存儲單元電流Icell相同的量。從Pch晶體管20供給的電流在下文中由Iref表示。由于第二電流鏡電路的作用，流過Nch晶體管16的電流具有與電流Iref相同的量。
電流源34經(jīng)由開關38連接到參考電流輸入端子30。而且，電流源36經(jīng)由開關40連接到參考電流輸入端子30。用于寫驗證的寫驗證參考電流IPV流過電流源34。用于擦除驗證的擦除驗證參考電流IEV流過電流源36。
在寫驗證期間，將開關26和40設置為打開狀態(tài)，而將開關38設置為導通狀態(tài)。在這種情況下，從Pch晶體管22供給寫驗證參考電流IPV，并且由于第二和第三電流鏡電路的作用，流過Pch晶體管20和Nch晶體管16及18的電流Iref具有與寫驗證參考電流IPV相同的量。因此，Pch晶體管14和Nch晶體管16用于將具有與存儲單元電流Icell相同的量的電流與電流Iref進行比較，其中Iref具有與寫驗證參考電流IPV相同的量。結果，當存儲單元電流Icell較大時，輸出端子32輸出邏輯值“H”，否則輸出邏輯值“L”。
當存儲單元電流Icell變得小于寫驗證中的寫驗證參考電流IPV時，關于存儲單元的寫操作結束。
在擦除驗證期間，將開關26和38設置為打開狀態(tài)，而將開關40設置為導通狀態(tài)。在這種情況下，從Pch晶體管22供給擦除驗證參考電流IEV，并且由于第二和第三電流鏡電路的作用，流過Pch晶體管20和Nch晶體管16及18的電流Iref具有與擦除驗證參考電流IEV相同的量。因此，Pch晶體管14和Nch晶體管16用于將具有與存儲單元電流Icell相同的量的電流與電流Iref進行比較，其中Iref具有與擦除驗證參考電流IEV相同的量。
當每個存儲單元電流Icell變得大于擦除驗證中的擦除驗證參考電流IEV時，關于存儲單元的擦除操作結束。
在讀取操作期間，所有的開關26、38和40都設置為導通狀態(tài)。在這種情況下，Pch晶體管22和24供給一個電流(IPV+IEV)，該電流是寫驗證參考電流IPV和擦除驗證參考電流IEV的和。對于電流(IPV+IEV)，從Pch晶體管22供給的電流占所述和電流的一半，即，(IPV+IEV)/2。而且，由于第二和第四電流鏡電路的作用，流過Pch晶體管20和Nch晶體管16及18的電流Iref具有與和電流的一半相同的量，即，(IPV+IEV)/2。因此，Pch晶體管14和Nch晶體管16用于將具有存儲單元電流Icell相同的量的電流與電流Iref進行比較，該電流Iref具有與和電流的一半相同的量，即，(IPV+IEV)/2。
如上所述，擦除操作之后存儲單元電流的最小值與擦除驗證參考電流IEV一致，而寫操作之后存儲單元電流的最大值與寫驗證參考電流IPV一致。在讀取操作期間，將存儲單元電流與(IEV+IPV)/2進行比較，該(IEV+IPV)/2是擦除操作之后存儲單元電流的最小值和寫操作之后存儲單元電流的最大值的平均值(參見圖4)。
因此，根據(jù)Flash EEPROM 100，將讀取參考以高精度設置在讀取窗口的中心變得可能，由此使得能夠以高精度讀出數(shù)據(jù)。
注意到第一實施例的Flash EEPROM可以包括圖5的讀取電路113來代替讀取電路112。圖5的讀取電路113與讀取電路112(圖3)的不同之處在于，在讀取電路113中Pch晶體管25經(jīng)由開關27連接到Pch晶體管14，而Pch晶體管24經(jīng)由開關26連接到Pch晶體管22。
圖5中，Pch晶體管25由尺寸與Pch晶體管12和14的尺寸相同的晶體管構成。當開關27處于打開狀態(tài)時，Pch晶體管12和Pch晶體管14形成第一電流鏡電路。當開關27處于導通狀態(tài)時，Pch晶體管12和Pch晶體管14及25形成第二電流鏡電路。Nch晶體管16和18形成第三電流鏡電路。Pch晶體管20和22形成第四電流鏡電路。
在寫驗證期間，將開關27和40設置為打開狀態(tài)，而開關38設置為導通狀態(tài)。在擦除驗證期間，將開關27和38設置為打開狀態(tài)，而開關40設置為導通狀態(tài)。因此，即使當用讀取電路113來代替讀取電路112時，在寫驗證和擦除驗證期間，F(xiàn)lash EEPROM 100也都以相同的方式來操作。
在讀取操作期間，所有的開關27、38和40都設置為導通狀態(tài)。在這種情況下，Pch晶體管22供給作為寫驗證參考電流IPV和擦除驗證參考電流IEV的和的電流(IPV+IEV)。由于第三和第四電流鏡電路的作用，流過Pch晶體管20和Nch晶體管16及18的電流Iref具有與所述和電流(IPV+IEV)相同的量。由于開關27處于導通狀態(tài)，因此Pch晶體管25供給具有與從Pch晶體管12供給的電流(具有與存儲單元電流Icell相同的量)相同的量的電流。因此，Pch晶體管14和25以及Nch晶體管16用于將具有兩倍于存儲單元電流的量(2×Icell)的電流與電流Iref進行比較，該電流Iref具有與和電流(IPV+IEV)相同的量。
如上所述，擦除操作之后存儲單元電流的最小值與擦除驗證參考電流IEV一致，而寫操作之后存儲單元電流的最大值與寫驗證參考電流IPV一致(參見圖6A)。在讀取操作期間，將兩倍于存儲單元電流的量與擦除操作之后存儲單元電流的最小值和寫操作之后存儲單元電流的最大值的和進行比較(參見圖6B)。
因此，即使當讀取電路112用讀取電路113來替換，也可以將讀取參考以高精度設置在讀取窗口的中央，由此使得可以以高精度讀出數(shù)據(jù)。
第二實施例在第二實施例中，將介紹能夠以更高的精度設置讀取參考的Flash EEPROM。在第一實施例中，將介紹利用兩個電流源來設置讀取參考的方法。通常，第一實施例使用的電流源由不同于用于存儲單元晶體管的雙柵結構晶體管的晶體管、和二極管、電阻器等構成。原因如下。如果使用雙柵結構晶體管來構造電流源，需要對該電流源中包含的晶體管進行寫操作，以便將流過該電流源的電流設置為預定值。然而，需要預先已經(jīng)正確設置的讀取參考來確定是否正確進行了寫操作。因此，存在著矛盾。
為了避免這種情況，根據(jù)參考電壓產(chǎn)生電路利用MOS晶體管、二極管、電阻器等來產(chǎn)生寫驗證參考電流IPV和擦除驗證參考電流IEV。將讀取電流與基于上述兩個電流的電流進行比較。然而，在存儲單元晶體管、MOS晶體管、二極管、電阻器等之間電壓特性或者溫度特性不同。因此，由于寫特性和擦除特性之間的差異可能減小讀取參考的精度。而且，在制造工藝期間引起特性變化的圖案形成尺寸、膜厚、雜質濃度等在存儲單元晶體管、MOS晶體管、二極管、電阻器等之間不同。由于制造工藝期間的變化可能減小讀取參考的精度。根據(jù)第二實施例的Flash EEPROM，可以防止讀取參考精度的減小。
圖7是示出本發(fā)明第二實施例的Flash EEPROM結構的圖。圖7的Flash EEPROM 200與第一實施例的Flash EEPROM 100(圖1)的不同之處在于用讀取電路206來代替讀取電路112，并且額外設置參考單元202和參考開關204。
圖8是示出參考單元202、參考開關204和讀取電路206的細節(jié)的圖。如圖8所示，讀取電路206經(jīng)由參考電流輸入端子46和48以及參考開關204連接到參考單元202。參考單元202包括第一單元50和第二單元52。第一和第二單元50和52各自由與存儲單元陣列102中的存儲單元相似的雙柵結構晶體管構成。在讀取電路206中，Pch晶體管12和14形成第一電流鏡電路，并且Nch晶體管16和18形成第二電流鏡電路。此外，Pch晶體管20和Pch晶體管22及24形成第三電流鏡電路。
在Flash EEPROM 200中，擦除操作之后的存儲單元電流和寫操作之后的存儲單元電流分布成如圖9所示。在Flash EEPROM 200中，根據(jù)圖10所示的過程，在第一單元50中將存儲單元電流設置成與擦除操作之后存儲單元電流的最小值一致，而在第二單元52中將存儲單元電流設置成與寫操作之后存儲單元電流的最大值一致。下文中，第一單元50的存儲單元電流由IREF1表示，并且第二單元52的存儲單元電流由IREF2表示。
圖10是示出在Flash EEPROM 200中設置參考單元狀態(tài)的過程的流程圖。在這個過程中，對參考單元202，即，第一和第二單元50和52最初進行擦除操作(步驟S101)。注意，在步驟S101中，可以比普通擦除操作中更大的程度來擦除第一和第二單元50和52(即，以便產(chǎn)生比普通擦除操作中更大的存儲單元電流)，并且對于擦除程度不需要高精度。
接著，對存儲單元進行擦除操作(步驟S102)。擦除操作之后的存儲單元電流分布成如圖9的右部所示。接著，對第一單元50進行寫操作(步驟S103)，并且電流IREF1用作在擦除操作之后對存儲單元進行讀取驗證的讀取參考(步驟S104)。在步驟S104中，當存在存儲單元電流小于電流IREF1的存儲單元時，確定讀取驗證失敗。當讀取驗證失敗時(步驟S104中NG)，在步驟S103中對第一單元50再次進行寫操作。重復執(zhí)行步驟S103和S 104，直到不存在存儲單元電流小于電流IREF1的其余存儲單元為止。因此，當在步驟S104確定讀取驗證成功時(步驟S104中通過)，電流IREF1與擦除操作之后存儲單元電流的最小值一致。
接著，對存儲單元進行寫操作(步驟S105)。寫操作之后存儲單元電流分布成如圖9的左部所示。接著，對第二單元52進行寫操作(步驟S106)，并且電流IREF2用作在寫操作之后對存儲單元進行讀取驗證的讀取參考(步驟S107)。在步驟S107中，當不存在存儲單元電流大于電流IREF2的存儲單元時，確定讀取驗證失敗。當讀取驗證失敗時(步驟S107中NG)，在步驟S106中對第二單元52再次進行寫操作。重復執(zhí)行步驟S106和S107，直到遇到存儲單元電流大于電流IREF2的存儲單元。因此，當在步驟S107確定讀取驗證成功時(步驟S107中通過)，電流IREF2與寫操作之后存儲單元電流的最大值一致。
注意到，在步驟S102和S105中，可以對存儲單元陣列102中的所有存儲單元進行擦除和寫操作，或者可選擇地，可以對存儲單元陣列102中的一部分存儲單元進行擦除和寫操作。此外，當在出貨之前測試Flash EEPROM時，典型地進行圖10的過程?；蛘撸梢栽趯懖僮髦皩lash EEPROM進行圖10的過程。
通過圖10的過程，促使第一單元50的存儲單元電流IREF1與擦除操作之后存儲單元電流的最小值一致，并且促使第二單元52的存儲單元電流IREF2與寫操作之后存儲單元電流的最大值一致。在讀取操作期間，電流IREF1和IREF2用作進行下面的過程的讀取參考。
如圖8所示，第一和第二單元50和52的控制柵極連接到公共信號線。與存儲單元陣列102中的選擇的存儲單元相同的柵電壓施加到這些控制柵極。偏置電路42和44將與存儲單元陣列102中的選擇的存儲單元相同的讀取偏置分別施加到第一和第二單元50和52。具體而言，偏置電路42和44將大約+1V的電壓分別施加到第一和第二單元50和52。
當讀取偏置施加到第一和第二單元50和52時，Pch晶體管22和24供給作為第一單元50的存儲單元電流IREF1和第二單元52的存儲單元電流IREF2的和的電流(IREF1+IREF2)。對于電流(IREF1+IREF2)，Pch晶體管22供給作為所述和電流一半的電流，即，(IREF1+IREF2)/2。因此，與讀取電路112(圖3)類似，Pch晶體管14和Nch晶體管16用于將具有與存儲單元電流Icell相同的量的電流與電流Iref進行比較，該電流Iref具有與所述和電流的一半相同的量，即，(IREF1+IREF2)/2。結果，當存儲單元電流Icell較大時，輸出端子32輸出邏輯值“H”，否則，輸出邏輯值“L”。
如上所述，第一單元50的存儲單元電流IREF1與擦除操作之后存儲單元電流的最小值一致，而第二單元52的存儲單元電流IREF2與寫操作之后存儲單元電流的最大值一致。在讀取操作期間，將存儲單元電流與擦除操作之后存儲單元電流的最小值和寫操作之后存儲單元電流的最大值的平均值(IREF1+IREF2)/2進行比較(參見圖9)。
因此，根據(jù)Flash EEPROM 200，可以以高精度將讀取參考設置在讀取窗口的中央，由此使得可以以高精度讀出數(shù)據(jù)。
此外，可以基于擦除操作之后的存儲單元電流和寫操作之后的存儲單元電流來設置讀取參考，由此使得可以以比第一實施例的FlashEEPROM更高的精度來設置讀取參考，從而可以以更高的精度來讀取數(shù)據(jù)。
而且，參考單元由結構與普通存儲單元的晶體管相同的晶體管構成，從而在普通存儲單元和參考單元之間存儲單元電流的電壓特性和溫度特性相同。因此，在普通存儲單元和參考單元之間制造工藝期間的變化(例如，各種膜中圖案形成尺寸或厚度的變化)相同，由此使得可以實現(xiàn)相當高的數(shù)據(jù)讀取精度。
第三實施例在第三實施例中，將介紹其中并排設置參考單元和存儲單元陣列的Flash EEPROM。在第二實施例中，介紹了包括參考單元的FlashEEPROM，該參考單元由結構與存儲單元的晶體管的結構相同的晶體管構成。這種Flash EEPROM需要用于將擦除和寫電源供給到參考單元的電路。然而，當提供專門用于參考單元的電源供給電路時，電路面積增加。而且，優(yōu)選以逐塊的方式提供讀取參考，其中每個塊較小，以便進一步提高讀取參考的精度。根據(jù)第三實施例的Flash EEPROM，可以解決這種問題。
圖11是示出根據(jù)本發(fā)明第三實施例的Flash EEPROM結構的圖。圖11的Flash EEPROM 300與第二實施例的Flash EEPROM 200(圖7)的不同之處在于參考單元和參考開關的結構。圖12是示出FlashEEPROM 300中含有的存儲單元陣列和參考單元細節(jié)的圖。
如圖11所示，參考單元302和存儲單元陣列102并排設置。更具體而言，獨立于存儲單元陣列102的位線BL(0)到BL(m)操作參考位線RBL(0)和RBL(1)。在字線WL(0)到WL(n)和參考位線RBL(0)和RBL(1)的相應的相交處設置雙柵結構參考單元晶體管RM(0，0)到RM(n，1)(參見圖12)。設置在同一列上的存儲單元晶體管的漏極公共地連接到相應的參考位線RBL(0)和RBL(1)。參考位線RBL(0)和RBL(1)經(jīng)由參考開關304連接到讀取電路206。
設置參考單元302的每個參考單元，使得通過第二實施例中所介紹的設置參考單元狀態(tài)的過程(圖10)來促使存儲單元電流與預定值相一致。更具體而言，設置連接到參考位線RBL(0)的參考單元，使得其存儲單元電流與設置在同一行上的存儲單元中擦除操作之后存儲單元電流的最小值一致。設置連接到參考位線RBL(1)的參考單元，使得其存儲單元電流與設置在同一行上的存儲單元中寫操作之后存儲單元電流的最大值一致。注意到，當設置每個參考單元的存儲單元電流時，可以參考設置在同一行上的所有存儲單元的存儲單元電流，或者可選擇地，可以參考設置在同一行上的一部分存儲單元的存儲單元電流。
在讀取操作期間，當激活某條字線WL(i)時，使連接到字線WL(i)并且指定了列地址CA的八個存儲單元和連接到字線WL(i)的兩個參考單元進入被選擇的狀態(tài)。對應于這八個選擇的存儲單元中的每一個單元存儲的數(shù)據(jù)的存儲單元電流流過連接到該存儲單元的位線。具有與連接到字線WL(i)的存儲單元中擦除操作之后的存儲單元電流的最小值相同的量的存儲單元電流流過參考位線RBL(0)。具有與連接到字線WL(i)的存儲單元中寫操作之后的存儲單元電流的最大值相同的量的存儲單元電流流過參考位線RBL(1)。
圖13是示出參考單元302、參考開關304和讀取電路206的細節(jié)的圖。如圖13所示，讀取電路206經(jīng)由參考電流輸入端子46和48以及參考開關304連接到參考單元302。更具體而言，讀取電路206連接到參考單元302中利用字線選擇的兩個參考單元。讀取電路206以與第二實施例相似的方式操作。
如上所述，流過參考位線RBL(0)的電流IREF1與設置在某行的存儲單元的擦除操作之后存儲單元電流的最小值一致。流過參考位線RBL(1)的電流IREF2與設置在某行的存儲單元的寫操作之后存儲單元電流的最大值一致。在讀取操作期間，將存儲單元電流與其上設置了將要讀取的存儲單元的同一行上的存儲單元的擦除操作之后的存儲單元電流的最小值和寫操作之后存儲單元電流的最大值的平均值(IREF1+IREF2)/2進行比較。因此，在Flash EEPROM 300中，為存儲單元陣列的每條字線提供參考單元，并且為連接在相同字線上的存儲單元設置讀取參考。
因此，根據(jù)Flash EEPROM 300，可以以逐塊的方式來設置讀取參考，其中每個塊較小，并且在不顯著增加電路面積的情況下可以進一步提高讀取參考的設置精度。
第四實施例在第四實施例中，作為多值Flash EEPROM的例子，將介紹四值的Flash EEPROM。在該四值Flash EEPROM中，每個存儲單元被設置為四種狀態(tài)之一。下文中，其中存儲數(shù)據(jù)“11”的狀態(tài)被稱為擦除狀態(tài)；其中存儲數(shù)據(jù)“10”的狀態(tài)被稱為第一寫入狀態(tài)；其中存儲數(shù)據(jù)“01”的狀態(tài)被稱為第二寫入狀態(tài)；并且其中存儲數(shù)據(jù)“00”的狀態(tài)被稱為第三寫入狀態(tài)。
圖14是示出根據(jù)本發(fā)明第四實施例的Flash EEPROM的結構的圖。圖14的Flash EEPROM 400與第二實施例的Flash EEPROM 200(圖7)的不同之處在于參考單元202、參考開關204和讀取電路206用參考單元402和多值讀取部分406來代替。參考單元402包括第一到第六單元(未示出)，每個單元由雙柵結構晶體管構成，類似于存儲單元陣列102中的存儲單元。下文中，第一到第六單元的存儲單元電流分別由IREF1到IREF6表示。
圖15是示出Flash EEPROM 400中的存儲單元電流分布的圖。在Flash EEPROM 400中，對應于擦除狀態(tài)和第一到第三寫入狀態(tài)，存儲單元電流分布在四個范圍內，這四個范圍中的每一個都圍繞預定值作為中心。由于與二進制Flash EEPROM相似的原因，擦除狀態(tài)中的存儲單元電流的范圍比第一到第三寫入狀態(tài)中的存儲單元電流的范圍更寬。
在Flash EEPROM 400中，為了正確地讀取四值數(shù)據(jù)，需要在這四個存儲單元電流分布之間存在的三個讀取窗口中的每一個窗口中的某處設置讀取參考。由于增加了存儲單元可能的狀態(tài)數(shù)，因此每個讀取窗口的寬度變窄。因此，多值Flash EEPROM需要以比二進制FlashEEPROM更高的精度來設置讀取參考。
在Flash EEPROM 400中，通過下面介紹的設置參考單元狀態(tài)的過程(圖18)，將第一到第六單元設置成與處于如圖15所示的上述狀態(tài)中的每一種狀態(tài)的存儲單元電流的最大或最小值一致。具體而言，將電流IREF1設置為擦除狀態(tài)中存儲單元電流的最小值。將電流IREF2設置為第一寫入狀態(tài)中存儲單元電流的最大值。將電流IREF3設置為第一寫入狀態(tài)中存儲單元電流的最小值。將電流IREF4設置為第二寫入狀態(tài)中存儲單元電流的最大值。將電流IREF5設置為第二寫入狀態(tài)中存儲單元電流的最小值。將電流IREF6設置為第三寫入狀態(tài)中存儲單元電流的最大值。
圖16是示出多值讀取部分406的細節(jié)的圖。如圖16所示，多值讀取部分406包括電流分布電路54、讀取電路56到58、以及編碼器59。電流分布電路54具有使與存儲單元電流Icell相同量的電流流動到三個端子IC1至IC3的功能。讀取電路56到58中的每一個都是與圖8的讀取電路206相同的電路。讀取電路56連接到第一和第二單元以及電流分布電路54的端子IC1。讀取電路57和58也是如此。
圖17是示出電流分布電路54的細節(jié)的圖。電流分布電路54的端子IC0經(jīng)由列開關110連接到存儲單元陣列102中的選擇的位線。偏置電路60在讀取操作期間將大約+1V的電壓施加到選擇的位線。當讀取偏置施加到存儲單元陣列102中的選擇的存儲單元時，存儲單元電流相應于所選擇的存儲單元中存儲的數(shù)據(jù)而流動。從Pch晶體管62供給該存儲單元電流。
Pch晶體管62和64各自由具有相同尺寸的晶體管構成，并且形成第一電流鏡電路。Pch晶體管64將具有與從Pch晶體管62供給的電流(存儲單元電流)相同的量的電流供給到Nch晶體管66。Nch晶體管66、68、70和72各自由具有相同尺寸的晶體管構成。Nch晶體管66和Nch晶體管68、70和72形成第二電流鏡電路。Nch晶體管68、70和72通過端子IC1到IC3各自獨立地抽出具有與流過Nch晶體管66的電流相同的量的電流(即，具有與存儲單元電流相同的量的電流)。
由于電流分布電路54的作用，具有與存儲單元電流相同量的電流流過讀取電路56到58中的每一個電路的單元電流輸入端子ICEL。讀取電路56將具有與存儲單元電流相同的量的電流與電流(IREF1+IREF2)/2進行比較。讀取電路57將具有與存儲單元電流相同的量的電流與電流(IREF3+IREF4)/2進行比較。讀取電路58將具有與存儲單元電流相同的量的電流與電流(IREF5+IREF6)/2進行比較。
編碼器59對讀取電路56到58進行的比較的結果進行編碼。更具體而言，編碼器59按照如下方式根據(jù)讀取電路56到58的比較結果d1到d3輸出編碼結果D1和D0。
{D1，D0}＝{1，1}，當{d1，d2，d3}＝{H，H，H}時{D1，D0}＝{1，0}，當{d1，d2，d3}＝{L，H，H}時{D1，D0}＝{0，1}，當{d1，d2，d3}＝{L，L，H}時{D1，D0}＝{0，0}，當{d1，d2，d3}＝{L，L，L}時圖18是示出在Flash EEPROM 400中設置參考單元狀態(tài)的過程的流程圖。在該過程中，首先，對參考單元402進行擦除操作，即，對第一到第六單元進行擦除操作(步驟S201)。注意到擦除操作不需要高精度，如第二實施例中的情況一樣。接著，對存儲單元進行擦除操作(步驟S202)。擦除操作之后的存儲單元電流分布成如圖15的右側部分所示。
接著，對第一單元進行寫操作(步驟S203)，并且使用電流IREF1作為讀取參考，從而在擦除操作之后對存儲單元進行讀取驗證(步驟S204)。在步驟S204中，當存在存儲單元電流小于電流IREF1的存儲單元時，確定讀取驗證失敗。當讀取驗證失敗時(步驟S204中NG)，在步驟S203中再次對第一單元進行寫操作。重復執(zhí)行步驟S203和S204，直到不存在其余的存儲單元電流小于電流IREF1的存儲單元。因此，當在步驟S204中確定讀取驗證成功時(步驟S204中通過)，電流IREF1與擦除操作之后存儲單元電流的最小值一致。
接著，對存儲單元進行寫操作(步驟S205)。在步驟S205中，執(zhí)行將存儲單元設置為第一寫入狀態(tài)(其中存儲數(shù)據(jù)“10”)的寫操作。寫操作之后的存儲單元電流分布成如圖15所示(從右側起的第二分布)。
接著，對第二單元進行寫操作(步驟S206)，并且使用電流IREF2作為讀取參考來對擦除的存儲單元進行讀取驗證(步驟S207)。在步驟S207中，當不存在存儲單元電流大于電流IREF2的存儲單元時，確定讀取驗證失敗。當讀取驗證失敗時(步驟S207中NG)，在步驟S206中再次對第二單元進行寫操作。重復執(zhí)行步驟S206和S207，直到遇到存儲單元電流大于電流IREF2的存儲單元。因此，當在步驟S207中確定讀取驗證成功時(步驟S207中通過)，電流IREF2與第一寫入狀態(tài)中存儲單元電流的最大值一致。
接著，在步驟S208到S212中，對第三和第四單元進行與步驟S203到S207相同的處理，不同之處在于在步驟S210中，執(zhí)行寫入操作，以將一個存儲單元設置為第二寫入狀態(tài)(其中存儲數(shù)據(jù)“01”的狀態(tài))。結果，當在步驟S212中確定讀取驗證成功時(步驟S212中通過)，電流IREF3與第一寫入狀態(tài)中存儲單元電流的最小值一致，并且電流IREF4與第二寫入狀態(tài)中存儲單元電流的最大值一致。
接著，在步驟S213到S217中，對第五和第六單元進行與步驟S203到S207中相同的處理，不同之處在于在步驟S215中，執(zhí)行寫入操作，以將一個存儲單元設置為第三寫入狀態(tài)(其中存儲數(shù)據(jù)“00”的狀態(tài))。結果，當在步驟S217中確定讀取驗證成功時(步驟S217中通過)，電流IREF5與第二寫入狀態(tài)中存儲單元電流的最小值一致，并且電流IREF6與第三寫入狀態(tài)中存儲單元電流的最大值一致。
如上所述，通過圖18中所示的過程，第一到第六單元中的存儲單元電流IREF1到IREF6與各個狀態(tài)中的存儲單元電流的最大或最小值一致(參見圖15)。在讀取操作期間，將存儲單元電流與三個電流(IREF1+IREF2)/2、(IREF3+IREF4)/2和(IREF5+IREF6)/2進行比較，并且基于三個比較結果，計算讀取數(shù)據(jù)。
因此，對于具有讀取窗口并且需要高精度地設置各個讀取參考的多值Flash EEPROM來說，其中每個讀取窗口的寬度窄，可以將讀取參考設置在各個讀取窗口的中心，從而可以以高精度讀出數(shù)據(jù)。
注意到可以構造Flash EEPROM 400的各種變化。作為第一變化，考慮一種方法，在該方法中將第一到第五單元的存儲單元電流IREF1到IREF5設置為如圖19所示。根據(jù)圖19的設置方法，將電流IREF1設置為具有擦除操作之后存儲單元電流的最小值，并且將電流IREF2設置為具有第一寫入狀態(tài)中的存儲單元電流的最大值。將電流IREF3到IREF5分別設置為具有第一到第三寫入狀態(tài)中存儲單元電流的中心值。
為了以上述方式設置讀取參考，以下述方式改變圖18的過程(1)該過程從步驟S212進行到步驟S215；(2)在步驟S216和S217中為第五單元執(zhí)行該過程；(3)在步驟S209、S212和S217中，如果驗證的存儲單元的半數(shù)通過測試，則確定驗證成功。
在第一變化的Flash EEPROM中，采用圖20所示的多值讀取部分407來代替多值讀取部分406。多值讀取部分407包括電流分布電路54和74、讀取電路56到58、以及編碼器59。除了如圖21所示除去Nch晶體管72和端子IC3之外，電流分布電路74與電流分布電路54(圖16)相同。基于與電流分布電路54類似的原理，電流分布電路74具有使與電流IREF4相同量的電流流到兩個端子IC1和IC2的功能。讀取電路56將具有與存儲單元電流相同的量的電流與電流(IREF1+IREF2)/2進行比較。讀取電路57將具有與存儲單元電流相同的量的電流與電流(IREF3+IREF4)/2進行比較。讀取電路58將具有與存儲單元電流相同的量的電流與電流(IREF4+IREF5)/2進行比較。
如圖19所示，存儲單元電流的分布的形狀在擦除狀態(tài)和第一寫入狀態(tài)中是不同的。然而，存儲單元電流的分布的形狀在第一寫入狀態(tài)和第二寫入狀態(tài)中是相同的。因此，電流(IREF3+IREF4)/2位于讀取窗口IW2(位于第一寫入狀態(tài)的分布和第二寫入狀態(tài)的分布之間的窗口)的中央。類似地，電流(IREF4+IREF5)/2位于讀取窗口IW3(位于第二寫入狀態(tài)的分布和第三寫入狀態(tài)的分布之間的窗口)的中央。
因此，根據(jù)第一變化的Flash EEPROM，即使當參考單元的數(shù)目減小到五個，也可以以高精度將讀取參考設置在每個讀取窗口的中央，并且以高精度讀出數(shù)據(jù)。
注意到，在第一變化的Flash EEPROM中，可以將電流IREF3到IREF5分別設置為第一到第三寫入狀態(tài)中存儲單元電流的平均值或最頻繁的值。
接著，作為第二變化，考慮一種方法，在該方法中將第一到第四單元的存儲單元電流IREF1到IREF4設置為如圖22所示。根據(jù)圖22的設置方法，將電流IREF1設置為擦除操作之后存儲單元電流的最小值。將電流IREF2設置為第一寫入狀態(tài)中存儲單元電流的最大值。將電流IREF3設置為第二寫入狀態(tài)中存儲單元電流的最小值。將電流IREF4設置為第三寫入狀態(tài)中存儲單元電流的最大值。
為了以上述方式設置參考單元的狀態(tài)，可以以下述方式改變圖18的過程(1)該過程從步驟S207進行到步驟S210；(2)該過程從步驟S210進行到步驟S213；(3)在步驟S213和S214中對第三單元進行處理；并且(d)在步驟S216和S217中對第四單元進行處理。
在第二變化的Flash EEPROM中，采用圖23所示的多值讀取部分408來代替多值讀取部分406。多值讀取部分408包括電流分布電路54、76和78、讀取電路56到58、以及編碼器59。電流分布電路76和78各自都是與電流分布電路74相同的電路。讀取電路56將具有與存儲單元電流相同的量的電流與電流(IREF1+IREF2)/2進行比較。讀取電路57將具有與存儲單元電流相同的量的電流與電流(IREF2+IREF3)/2進行比較。讀取電路58將具有與存儲單元電流相同的量的電流與電流(IREF3+IREF4)/2進行比較。
由于與第一變化相似的原因，電流(IREF2+IREF3)/2位于讀取窗口IW2的中央，并且電流(IREF3+IREF4)/2位于讀取窗口IW3的中央。這即使在每個寫入狀態(tài)中的存儲單元電流不具有正常分布的情況下也可以實現(xiàn)(參見圖22)。
因此，根據(jù)第二變化的Flash EEPROM，即使當參考單元的數(shù)目減小到四個，也可以以高精度將讀取參考設置在每個讀取窗口的中央，并且以高精度讀出數(shù)據(jù)。設置參考單元狀態(tài)的上述方法對于其中每個寫入狀態(tài)中的存儲單元電流不具有正常分布的Flash EEPROM特別有效。
此外，作為第三變化，可以考慮其中使用單個讀取部分來連續(xù)地比較電流的Flash EEPROM。例如，在其中在參考單元402中含有四個單元的Flash EEPROM中，可以采用多值讀取部分409來代替多值讀取部分408。多值讀取部分409包括開關80和82、讀取電路84、鎖存器86、NAND門88和90、以及反相器92。開關80輸出電流IREF2和IREF4其中之一，并且開關82輸出電流IREF1和IREF3其中之一。讀取電路84是與圖8的讀取電路206相同的電路，并且開關信號E/O是用于切換比較級別(level)的信號。
在第一級別，開關信號E/O為“L”，并且開關80輸出電流IREF2，且開關82輸出電流IREF3。在這種情況下，讀取電路84將存儲單元電流與電流(IREF2+IREF3)/2進行比較。第一級別的比較結果被鎖存在鎖存器86中。在第二級別，開關信號E/O為“H”。當?shù)谝患墑e的比較結果為“H”時，開關80繼續(xù)輸出電流IREF2，而開關82將輸出從電流IREF3切換到電流IREF1。因此，讀取電路84將存儲單元電流與電流(IREF1+IREF2)/2進行比較。相反，當?shù)谝患墑e的比較結果為“L”時，開關82繼續(xù)輸出電流IREF3，而開關80將輸出從電流IREF2切換到電流IREF4。因此，讀取電路84將存儲單元電流與電流(IREF3+IREF4)/2進行比較。多值讀取部分409輸出第一級別和第二級別的比較結果作為編碼結果D1和D0。
如上所述，多值讀取部分409在兩個級別對存儲單元電流進行比較，并且輸出所述結果作為編碼結果D1和D0。因此，即使當多值讀取部分408用多值讀取部分409來代替，F(xiàn)lash EEPROM也執(zhí)行相同的操作。
在包括參考單元的Flash EEPROM出貨之前，需要設置參考單元的狀態(tài)。因此，通過象第一到第三變化中那樣減小參考單元的數(shù)量，可以減小出貨之前測試所需的時間。
第五實施例在第五實施例中，將介紹一種方法，其中Flash EEPROM的一部分由二進制存儲器構成，而其剩余部分由四值存儲器構成。本發(fā)明第五實施例的Flash EEPROM與第四實施例的Flash EEPROM(圖14)的不同之處在于參考單元402用參考單元502(圖25)來代替。
在第五實施例的Flash EEPROM中，存儲單元陣列102中的存儲單元被劃分成多個塊(下文中假定塊的數(shù)量為s)。每個塊用作二進制存儲器或者四值存儲器。下文中，用作四值存儲器的塊稱為四值存儲器塊，而用作二進制存儲器的塊稱為二進制存儲器塊。在參考單元502中，s個塊中的每一個塊包括四個參考單元。當針對每個塊中含有的存儲單元進行讀取操作時使用這四個參考單元。
在四值存儲器塊中，存儲單元電流分布在圍繞各個預定值作為中心的四個范圍內。通過類似于第四實施例的第二變化的過程來設置第一到第四單元的存儲單元電流IREF1到IREF4，如圖26A所示。相反，在二進制存儲器塊中，存儲單元電流分布在圍繞各個預定值作為中心的兩個范圍內。通過下面介紹的過程(圖27)來設置第一到第四單元的存儲單元電流IREF1到IREF4，如圖26B所示。更具體而言，存儲單元電流IREF1和IREF3各自設置為擦除操作之后存儲單元電流的最小值，而存儲單元電流IREF2和IREF4各自設置為寫操作之后存儲單元電流的最大值。
圖27是示出設置與第五實施例的Flash EEPROM中的二進制存儲器塊相關的參考單元的狀態(tài)的方法的流程圖。除了在步驟S303中對第一和第三單元進行寫操作并且在步驟S306中對第二和第四單元進行寫操作之外，圖27的方法與第一實施例的參考單元狀態(tài)設置方法(圖10)相同。從第一實施例的說明中可以清楚地理解，通過圖27的方法可以將讀取參考設置成如圖26B所示。
在第五實施例的Flash EEPROM中，對四值存儲器塊中存儲單元的讀取操作以及對二進制存儲器塊中存儲單元的讀取操作都是利用多值讀取部分408(圖23)進行的。如上所述，在多值讀取部分408中，讀取電路56將具有與存儲單元電流相同的量的電流與電流(IREF1+IREF2)/2進行比較；讀取電路57將具有與存儲單元電流相同的量的電流與電流(IREF2+IREF3)/2進行比較；并且讀取電路58將具有與存儲單元電流相同的量的電流與電流(IREF3+IREF4)/2進行比較。如上所述，多值讀取部分408可以用于正確地讀取四值數(shù)據(jù)。
當二進制存儲器塊中的存儲單元被讀出時，電流IREF1與電流IREF3一致，而電流IREF2與電流IREF4一致。因此，讀取電路56到58各自將具有與存儲單元電流相同的量的電流與電流(IREF1+IREF2)/2進行比較，并且輸出相同的比較結果。因此，從編碼器59輸出的編碼結果D1和D0或者全為0或者全為1。因此，當二進制存儲器塊中的存儲單元被讀出時，多值讀取部分408可以用于正確地讀取二進制數(shù)據(jù)。
如上所述，根據(jù)第五實施例的Flash EEPROM，通過在二進制存儲器塊和四值存儲器塊之間切換讀取參考單元設置方法，F(xiàn)lashEEPROM的一部分可以用作二進制存儲器，而剩余部分可以用作四值存儲器，而不需添加特定電路。
到現(xiàn)在為止已經(jīng)介紹了本發(fā)明的第一到第五實施例。此外，可以想到具有本發(fā)明特征的各種半導體存儲器件。例如，在第二到第五實施例的Flash EEPROM中，可以采用將兩倍于存儲單元電流的量的電流與兩個參考單元的存儲單元電流的和進行比較的讀取電路，來代替將存儲單元電流的一半與兩個參考單元的存儲單元電流進行比較的讀取電路，如第一實施例中那樣。
在第二到第五實施例的Flash EEPROM中，當設置參考單元的狀態(tài)時，參考單元的存儲單元電流不必與每個狀態(tài)中存儲單元的最大值、最小值或典型值(中等的、平均的、最頻繁的值)完全一致，即，允許它們之間一定程度的誤差。
在第一到第五實施例中，作為例子說明了Flash EEPROM。根據(jù)相似的原理，可以構造除Flash EEPROM之外的非易失性半導體存儲器件。
盡管詳細介紹了本發(fā)明，但是前面的說明在所有方面都是示意性而非限制性的。應該理解在不脫離本發(fā)明范圍的情況下可以設計出大量其他的修改和變化。
權利要求
1.一種用于在包括多個存儲單元的非易失性半導體存儲器件中從設置在至少兩種狀態(tài)之一的所述存儲單元讀取數(shù)據(jù)的方法，該方法包括以下步驟獲得將要讀取的所述存儲單元的讀取電流作為第一電流；基于用于所述存儲單元的擦除驗證的第一驗證參考電流和用于所述存儲單元的寫驗證的第二驗證參考電流來獲得第二電流；并且根據(jù)所述第一電流是大于、小于或等于所述第二電流來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
2.根據(jù)權利要求1所述的方法，其中獲得所述第二電流的步驟包括獲得所述第一驗證參考電流和所述第二驗證參考電流的和電流作為所述第二電流，并且計算所述數(shù)據(jù)的步驟包括將所述第一電流與所述第二電流的一半進行比較。
3.根據(jù)權利要求1所述的方法，其中獲得所述第二電流的步驟包括獲得所述第一驗證參考電流和所述第二驗證參考電流的和電流作為所述第二電流，并且計算所述數(shù)據(jù)的步驟包括將所述第一電流的兩倍與所述第二電流進行比較。
4.用于從包括多個存儲單元的非易失性半導體存儲器件讀取數(shù)據(jù)的電路，該電路包括第一電流產(chǎn)生電路，產(chǎn)生用于所述存儲單元的擦除驗證的第一驗證參考電流；第二電流產(chǎn)生電路，產(chǎn)生用于所述存儲單元的寫驗證的第二驗證參考電流；第一電流供給電路，將作為第一電流的讀取電流供給到將要讀取的所述存儲單元；第二電流供給電路，基于所述第一驗證參考電流和所述第二驗證參考電流來供給第二電流；以及比較部分，根據(jù)所述第一電流是大于、小于或等于所述第二電流來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
5.根據(jù)權利要求4所述的電路，其中所述第二電流供給電路供給所述第一驗證參考電流和所述第二驗證參考電流的和電流作為所述第二電流，并且所述比較部分包括第三電流供給電路，供給相應于所述第一電流的第三電流；第四電流供給電路，供給相應于所述第二電流的第四電流；以及比較電路，將所述第三電流與所述第四電流進行比較。
6.根據(jù)權利要求5所述的讀取電路，其中所述第三電流具有與所述第一電流相同的量，并且所述第四電流為所述第二電流的一半。
7.根據(jù)權利要求5所述的讀取電路，其中所述第三電流是所述第一電流的兩倍，并且所述第四電流具有與所述第二電流相同的量。
8.用于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從設置為至少兩種狀態(tài)之一的所述存儲單元讀取數(shù)據(jù)的方法，其中設置第一參考單元，使得其讀取電流與設置為第一狀態(tài)的存儲單元的讀取電流的最大或最小值一致，并且設置第二參考單元，使得其讀取電流與設置為第二狀態(tài)的存儲單元的讀取電流的最大或最小值一致，該方法包括以下步驟獲得將要讀取的所述存儲單元的讀取電流作為第一電流；基于所述第一參考單元的讀取電流和所述第二參考單元的讀取電流來獲得第二電流；以及根據(jù)所述第一電流是大于、小于或等于所述第二電流來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
9.根據(jù)權利要求8所述的方法，其中獲得所述第二電流的步驟包括獲得所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且計算所述數(shù)據(jù)的步驟包括將所述第一電流與所述第二電流的一半進行比較。
10.根據(jù)權利要求8所述的方法，其中獲得所述第二電流的步驟包括獲得所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且計算所述數(shù)據(jù)的步驟包括將所述第一電流的兩倍與所述第二電流進行比較。
11.用于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從設置為至少三種狀態(tài)之一的所述存儲單元讀取數(shù)據(jù)的方法，其中設置所述參考單元中的第一參考單元，使得其讀取電流與設置為第一狀態(tài)的存儲單元的讀取電流的最大或最小值一致，設置所述參考單元中的第二參考單元，使得其讀取電流與設置為第二狀態(tài)的存儲單元的讀取電流的最大或最小值一致，并且設置剩余的參考單元或多個單元，使得其讀取電流與預定值一致，該方法包括以下步驟獲得將要讀取的所述存儲單元的讀取電流作為第一電流；基于所述第一參考單元的讀取電流和所述第二參考單元的讀取電流來獲得第二電流；基于所述參考單元中除所述第一參考單元之外的兩個單元的讀取電流來獲得第三電流；根據(jù)所述第一電流是大于、小于或等于所述第二電流來計算第一比較結果；根據(jù)所述第一電流是大于、小于或等于所述第三電流來計算第二比較結果；并且基于所述第一比較結果和所述第二比較結果來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
12.根據(jù)權利要求11所述的方法，其中該非易失性半導體存儲器件包括至少四個參考單元，設置所述參考單元中的第三個，使得其讀取電流與設置在第二狀態(tài)的所述存儲單元的讀取電流的最大或最小值一致，設置所述參考單元中的第四個，使得其讀取電流與設置在第三狀態(tài)的所述存儲單元的讀取電流的最大或最小值一致，獲得所述第二電流的步驟包括獲得所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且獲得所述第三電流的步驟包括獲得所述第三參考單元的讀取電流和所述第四參考單元的讀取電流的和電流作為所述第三電流。
13.根據(jù)權利要求11所述的方法，其中該非易失性半導體存儲器件包括至少四個參考單元，設置所述參考單元中的第三個，使得其讀取電流與設置在第二狀態(tài)的所述存儲單元的讀取電流的典型值一致，設置所述參考單元中的第四個，使得其讀取電流與設置在第三狀態(tài)的所述存儲單元的讀取電流的典型值一致，獲得所述第二電流的步驟包括獲得所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且獲得所述第三電流的步驟包括獲得所述第三參考單元的讀取電流和所述第四參考單元的讀取電流的和電流作為所述第三電流。
14.根據(jù)權利要求11所述的方法，其中該非易失性半導體存儲器件包括至少三個參考單元，設置所述參考單元中的第三個，使得其讀取電流與設置在第三狀態(tài)的所述存儲單元的讀取電流的最大或最小值一致，獲得所述第二電流的步驟包括獲得所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且獲得所述第三電流的步驟包括獲得所述第二參考單元的讀取電流和所述第三參考單元的讀取電流的和電流作為所述第三電流。
15.根據(jù)權利要求11所述的方法，其中計算所述第一比較結果的步驟包括將所述第一電流與所述第二電流的一半進行比較，并且計算所述第二比較結果的步驟包括將所述第一電流與所述第三電流的一半進行比較。
16.根據(jù)權利要求11所述的方法，其中計算所述第一比較結果的步驟包括將所述第一電流的兩倍與所述第二電流進行比較，并且計算所述第二比較結果的步驟包括將所述第一電流的兩倍與所述第三電流進行比較。
17.用于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中設置所述參考單元狀態(tài)的方法，該方法包括以下步驟從所述多個參考單元中選擇一個單元；將所述多個存儲單元中的所有的單元或者一部分單元設置為預定狀態(tài)；并且確定設置在所述預定狀態(tài)的所述存儲單元的讀取電流是大于、小于或是等于所選擇的參考單元的讀取電流，并且改變所選擇的參考單元的狀態(tài)，直到所述確定結果滿足預定條件。
18.根據(jù)權利要求17所述的方法，進一步包括將所述參考單元的初始狀態(tài)設置為擦除狀態(tài)，其中改變所述參考單元狀態(tài)的步驟包括對所選擇的參考單元執(zhí)行寫操作，直到所述確定結果滿足所述預定條件。
19.根據(jù)權利要求17所述的方法，其中改變所述參考單元狀態(tài)的步驟包括改變所選擇的參考單元的狀態(tài)，直到設置在所述預定狀態(tài)的所有的存儲單元的讀取電流大于或小于所選擇的參考單元的讀取電流。
20.根據(jù)權利要求17所述的方法，其中改變所述參考單元狀態(tài)的步驟包括改變所選擇的參考單元的狀態(tài)，直到設置在所述預定狀態(tài)的一半數(shù)量的存儲單元的讀取電流大于或小于所選擇的參考單元的讀取電流。
21.根據(jù)權利要求17所述的方法，其中該非易失性半導體存儲器件包括多個存儲單元和多個參考單元，其中所述多個存儲單元設置在多條字線和多條位線的各個相交處，所述多個參考單元具有與所述存儲單元相同的結構并且連接到所述字線，并且將所述存儲單元設置在所述預定狀態(tài)的步驟包括對連接到與所選擇的參考單元相同的字線的所有的或者一部分所述存儲單元進行設置。
22.用于從包括多個存儲單元的非易失性半導體存儲器件讀取數(shù)據(jù)的電路，該電路包括第一參考單元，設置成使得其讀取電流與設置在第一狀態(tài)的所述存儲單元的讀取電流的最大或最小值一致；第二參考單元，設置成使得其讀取電流與設置在第二狀態(tài)的所述存儲單元的讀取電流的最大或最小值一致；第一電流供給電路，將讀取電流作為第一電流供給到將要讀取的所述存儲單元；第二電流供給電路，基于所述第一參考單元的讀取電流和所述第二參考單元的讀取電流來供給第二電流；以及比較部分，根據(jù)所述第一電流是大于、小于或等于所述第二電流來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
23.根據(jù)權利要求22所述的電路，其中所述第二電流供給電路供給所述第一參考單元的讀取電流和所述第二參考單元的讀取電流的和電流作為所述第二電流，并且所述比較部分包括第三電流供給電路，供給相應于所述第一電流的第三電流；第四電流供給電路，供給相應于所述第二電流的第四電流；以及比較電路，將所述第三電流與所述第四電流進行比較。
24.根據(jù)權利要求23所述的電路，其中所述第三電流具有與所述第一電流相同的量，而所述第四電流是所述第二電流的一半。
25.根據(jù)權利要求23所述的電路，其中所述第三電流是所述第一電流的兩倍，而所述第四電流具有與所述第二電流相同的量。
26.一種非易失性半導體存儲器件，包括設置在多條字線和多條位線的各個相交處的多個存儲單元；以及具有與所述存儲單元相同的結構并且連接到所述字線的多個參考單元，其中，在設置了所述存儲單元的狀態(tài)之后，根據(jù)關于連接到相同字線的所述存儲單元的讀取操作的結果來設置所述參考單元的狀態(tài)。
27.根據(jù)權利要求26所述的非易失性半導體存儲器件，進一步包括獨立于所述位線操作的多個參考單元位線，其中所述參考單元由MOS晶體管構成，并且所述參考單元具有連接到所述字線的柵極以及連接到所述參考單元位線的漏極。
28.用于在包括多個存儲單元和多個參考單元的非易失性半導體存儲器件中從所述存儲單元讀取數(shù)據(jù)的方法，將所述存儲單元劃分為第一類型和第二類型，其中該第一類型使得按照逐塊的方式將所述存儲單元設置為至少四種狀態(tài)之一，該第二類型使得將所述存儲單元設置為至少兩種狀態(tài)之一，每個存儲單元塊都與至少四個參考單元相關聯(lián)，設置所述第一類型存儲單元的第一至第四參考單元，使得各個讀取電流與設置為所述四種狀態(tài)之一的存儲單元的讀取電流的最大或最小值一致，設置所述第二類型存儲單元的第一和第三參考單元，使得各個讀取電流與設置為所述兩種狀態(tài)之一的存儲單元的讀取電流的最大或最小值一致，并且設置所述第二類型存儲單元的第二和第四參考單元，使得各個讀取電流與設置為所述兩種狀態(tài)中的另一種狀態(tài)的存儲單元的讀取電流的最大或最小值一致，該方法包括以下步驟獲得將要讀取的所述存儲單元的讀取電流作為第一電流；基于所述第一參考單元的讀取電流和所述第二參考單元的讀取電流來獲得第二電流；基于所述第二參考單元的讀取電流和所述第三參考單元的讀取電流來獲得第三電流；基于所述第三參考單元的讀取電流和所述第四參考單元的讀取電流來獲得第四電流；并且根據(jù)所述第一電流是大于、小于或等于所述第二至第四電流來計算儲存在將要讀取的所述存儲單元中的數(shù)據(jù)。
全文摘要
在參考單元202中，設置具有與存儲單元相同的結構的第一和第二單元50和52。將第一單元50的存儲單元電流IREF1設置為擦除操作之后存儲單元電流的最小值。將第二單元52的存儲單元電流IREF2設置為寫操作之后存儲單元電流的最大值。讀取電路206將存儲單元電流Icell與電流(IREF1+IREF2)/2進行比較，并且輸出比較結果?？梢允褂糜诓脸炞C和寫驗證的電流源來代替第一和第二單元50和52。
文檔編號G11C16/06GK1779857SQ20051010847
公開日2006年5月31日 申請日期2005年9月30日 優(yōu)先權日2004年11月9日
發(fā)明者森俊樹 申請人:松下電器產(chǎn)業(yè)株式會社