專利名稱：修復(fù)和運行存儲器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及修復(fù)和運行存儲器件的方法，還涉及能延長修復(fù)時間的存儲器件。
背景技術(shù)：
存儲器件、尤其是DRAM器件(DRAM＝動態(tài)隨機(jī)存取存儲器＝自由選擇存取的動態(tài)存儲器)的線性尺寸的減小達(dá)到了物理和經(jīng)濟(jì)上的極限。繼續(xù)減小存儲單元尺寸及其特征需要進(jìn)一步提高的極高技術(shù)費用。一個例子是引入具有比存儲電容器的電介質(zhì)要高很多的介電常數(shù)的電介質(zhì)。
極大的技術(shù)費用已經(jīng)抵消了由減小線性尺寸(縮小)所帶來的成本優(yōu)點的一大部分。通常，引入DRAM縮小將會帶來技術(shù)費用提高10％至15％，而縮小所帶來的費用優(yōu)點典型地為20％-30％的范圍。
迄今為止，從一代代的DRAM單元上的電容器的電容基本保持不變，其中在單個DRAM器件上必須修復(fù)不多于約50至100個單獨存儲單元。這種修復(fù)以如下方式進(jìn)行，即通過冗余存儲單元代替故障的常規(guī)存儲單元。但必須研制也來越難的、成本低廉的DRAM技術(shù)，它需要每個芯片修復(fù)僅50-100個隨機(jī)分配的存儲單元。
在此首先替代掉故障的存儲單元。故障是指以下的存儲單元其存在短路，或者其數(shù)據(jù)保存時間低于第一預(yù)定極限值并從而短得讓人不能接受。
沒有故障但數(shù)據(jù)保存時間低于第二預(yù)定極限值的存儲單元在下文被稱作弱單元。在此，弱單元的數(shù)量取決于對存儲單元的要求或所述的預(yù)定極限值，同樣還取決于技術(shù)。如上所述，每次縮小都增加了弱單元的數(shù)量。
對于一個DRAM器件，或?qū)τ谝粋€DRAM器件上的單個存儲塊，其存儲單元總數(shù)中的弱單元占的份額越多，修復(fù)的費用就越高。尤其是，在冗余字線上的弱單元數(shù)量也增加。因此提高了以下危險性或概率在修復(fù)或替代常規(guī)字線上的故障或弱存儲單元時，同時用冗余字線上的弱存儲單元替代了需要替代的常規(guī)字線上的好存儲單元。結(jié)果是，所需要的冗余字線數(shù)量和由此需要的芯片面積以及制造費用會過度地上升。
US6,272,054B1講述過一種具有由雙存儲單元組成的陣列的存儲器結(jié)構(gòu)，其中兩個存儲單元總是同時通過各一個位線與讀放大器相連接。
US6,714,476B2講述過一種DRAM陣列，該陣列可以在單單元工作模式下工作為由單單元組成的陣列，在雙單元工作模式下工作為由雙單元組成的陣列。雖然在單單元工作模式下存在高的存儲器容量，但具有上述的缺點。在雙單元工作模式下，該缺點雖然被減小，但為達(dá)到同樣的存儲器容量需要雙倍的芯片面積。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于創(chuàng)造一種修復(fù)和運行存儲器件的方法以及一種存儲器件，其在需要低芯片面積的情況下實現(xiàn)了長修復(fù)時間。
該任務(wù)通過權(quán)利要求1和3所述的方法以及權(quán)利要求8所述的存儲器件來解決。
優(yōu)選改進(jìn)方案由從屬權(quán)利要求定義。
本發(fā)明基于以下思想，盡可能在單單元工作模式下和只在雙單元工作模式中的所需要的一個范圍運行存儲器件，由此具有低于預(yù)定極限值的數(shù)據(jù)保存時間的弱存儲單元和其它存儲單元一起讀出和寫入。對此，根據(jù)本發(fā)明通過以下方式來修復(fù)存儲器件，即首先確定每個存儲單元的數(shù)據(jù)保存時間。在最簡單的情形下只確定數(shù)據(jù)保存時間是否達(dá)到或超過預(yù)定極限值。接下來編程裝置，使得對所述被識別為弱的存儲單元的寫或讀訪問同時也施行于其它存儲單元，以便共同地讀出或?qū)懭肴醮鎯卧推渌鎯卧?。?yōu)選地通過以下方式來編程裝置關(guān)于弱存儲單元身份的信息、尤其是該弱存儲單元的地址被存放在存儲器或地址存儲器中。優(yōu)選地，所述的其它存儲單元是冗余存儲單元。
本發(fā)明可以毫無問題地和優(yōu)選地與通過冗余存儲單元替代故障存儲單元的修復(fù)進(jìn)行結(jié)合，其中對故障存儲單元的寫和讀訪問轉(zhuǎn)換為對冗余存儲單元的訪問，以便讀出或?qū)懭胨龅娜哂啻鎯卧皇撬龅墓收洗鎯卧?br> 為了通過替代來修復(fù)故障存儲單元和按照本發(fā)明通過同時訪問其它存儲單元來修復(fù)弱存儲單元，可以設(shè)立兩個不同的冗余存儲單元組，或也可以設(shè)立單個的冗余存儲單元組。第二種情況實現(xiàn)了特殊的靈活性，因為可以優(yōu)化選擇那些為通過替代實現(xiàn)的傳統(tǒng)修復(fù)而設(shè)的存儲單元和那些為通過同時訪問其它存儲單元實現(xiàn)的本發(fā)明修復(fù)而設(shè)的存儲單元。在該情形下，可編程裝置優(yōu)選地包括一存儲器或地址存儲器，其中為每個存儲單元存儲了以下信息該存儲單元被分配給了哪些其它存儲單元，以及該存儲單元是否應(yīng)該根據(jù)傳統(tǒng)修復(fù)而被該其它存儲單元替代，或者根據(jù)本發(fā)明同時與該其它存儲單元一起被讀出。作為替代方案，為替代而設(shè)的存儲單元的身份或地址被存放在存儲器的一部分中，而為共同讀出而設(shè)的那些存儲單元的身份或地址被存放在該存儲器的另一部分中。
在運行存儲器件時，根據(jù)本發(fā)明，在對存儲單元進(jìn)行寫或讀訪問時，首先確定所述的存儲單元是否為弱存儲單元，然后在需要時與所分配的存儲單元一起讀出或?qū)懭朐撊醮鎯卧?。通過以下方式來確定存儲單元是否為弱存儲單元，即讀出在上述修復(fù)方法或該修復(fù)方法的變型方案中已被寫過的存儲器或地址存儲器。
為了存儲弱存儲單元的身份或地址，需要例如用于熔絲的芯片面積。在本發(fā)明的修復(fù)中，優(yōu)選地替代掉比傳統(tǒng)修復(fù)要更多的被修復(fù)弱存儲單元。因此，出于位置原因，在字線地址解碼器中的傳統(tǒng)存儲器位置可能不適合。在該情形下，優(yōu)選地在其它位置存儲需要被修復(fù)的存儲單元的地址，冗余存儲單元的地址通過另外的地址總線被傳輸給一個只被分配給冗余存儲單元的地址解碼器。由于冗余存儲單元的數(shù)量優(yōu)選地遠(yuǎn)遠(yuǎn)小于常規(guī)存儲單元的數(shù)量，所以，為尋址冗余存儲單元可以使用更短的地址，為傳輸?shù)刂房梢允褂酶牡刂房偩€，以及為解碼地址可以使用更小的解碼器，該解碼器可以毫無問題地直接布置于冗余存儲單元處。
優(yōu)選地，存儲器件具有多數(shù)字線和與該字線交叉的多數(shù)位線。每個存儲單元被布置在字線和位線的交叉處，并且可以通過激活字線經(jīng)位線被讀出或?qū)懭?。在位線或每個位線對的末端分別布置一個寫/讀裝置或讀放大器(傳感放大器)。在該情形下，優(yōu)選地通過激活兩根字線來同時地對兩個存儲單元進(jìn)行寫或讀訪問，其中兩個存儲單元與相同的一根或多根位線相連接，而該位線又被連接到相同的寫/讀裝置上。
在所述的結(jié)構(gòu)中，通過激活字線把多數(shù)存儲單元經(jīng)各一個位線與各一個寫/讀裝置相連。在該情形下，存儲單元的地址是所分配的字線的地址，然后，如果字線被分配了至少一個弱存儲單元，則存儲單元共同地與其它(冗余)存儲單元一起被讀出或?qū)懭?。只有?dāng)常規(guī)存儲單元的地址沒有被分配弱存儲單元時，該常規(guī)存儲單元才單獨地與所分配的寫/讀裝置相連和單獨地被讀出或?qū)懭搿?br> 本發(fā)明的一個優(yōu)點在于，可以在存儲器件修復(fù)時問的最大化和所需要的芯片面積之間實現(xiàn)隨意的、與相應(yīng)的應(yīng)用及其要求自由匹配的折衷。設(shè)立的冗余存儲單元越多，修復(fù)就可能越好，或越多的弱存儲單元可以通過雙倍構(gòu)成而被增強(qiáng)，或數(shù)據(jù)保存時間的預(yù)定極限值可以被設(shè)置得更高，其中存儲單元在該預(yù)定極限值下被視為弱的。
在此，本發(fā)明的一個特別優(yōu)點在于，通過字線的每次修復(fù)，分配給該字線地址的所有存儲單元的數(shù)據(jù)保存時間可以被有效地延長。在通過替代進(jìn)行的傳統(tǒng)修復(fù)中發(fā)生以下情況通過同時替代所有的位于字線上的存儲單元，用弱存儲單元替代了良好的存儲單元。弱存儲單元的數(shù)量越高，或所述的預(yù)定極限值被設(shè)得越高，則越難避免該事件。
根據(jù)本發(fā)明，在最不利的情況下，良好的存儲單元與弱存儲單元一起被選出和寫入或讀出。由此雖然沒有延長有效數(shù)據(jù)保存時間，但也沒有縮短該時間。
在該情形下，另外還可能再也不能在例如因為短路而具有數(shù)據(jù)保存時間0的故障存儲單元和具有有限但太短數(shù)據(jù)保存時間的弱存儲單元之間進(jìn)行區(qū)分。于是，不再進(jìn)行故障存儲單元的傳統(tǒng)替換，而是通過雙倍構(gòu)成來增強(qiáng)故障或弱的所有存儲單元。
在每種情況下，優(yōu)選地優(yōu)化冗余字線和常規(guī)字線的分配關(guān)系，以便在存儲器件內(nèi)實現(xiàn)最大的最小數(shù)據(jù)保存時間，該時間又表示了該存儲器件的修復(fù)時間。
最簡單的是，可以通過結(jié)合常規(guī)存儲單元或字線和冗余存儲單元或字線之間的常規(guī)區(qū)分來實現(xiàn)本發(fā)明。但以字線控制的更高復(fù)雜性為代價，也可以在一個陣列內(nèi)自由地成對地構(gòu)成，其中通過該結(jié)構(gòu)不在常規(guī)和冗余區(qū)域之間進(jìn)行區(qū)分。
作為數(shù)字舉例，這里講到了塊大小是具有512根常規(guī)字線、8-10根用于傳統(tǒng)修復(fù)的冗余字線、和40-50根用于根據(jù)本發(fā)明修復(fù)的字線。清楚的是，在通過構(gòu)造約50-60對任意字線進(jìn)行修復(fù)時，比已經(jīng)分別確定每個可能字線對中的一方能遠(yuǎn)遠(yuǎn)更好地優(yōu)化最小數(shù)據(jù)保存時間。
本發(fā)明不僅可應(yīng)用于DRAM器件，而且可以應(yīng)用于任意的存儲器件。在易失的存儲器件的情況下，尤其可以優(yōu)化數(shù)據(jù)保存時間和修復(fù)周期。


下面借助于附圖來詳細(xì)講述本發(fā)明的優(yōu)選實施例。
圖1示出了根據(jù)本發(fā)明第一實施例的存儲器件的簡圖；圖2示出了根據(jù)本發(fā)明第二實施例的存儲器件的簡圖；圖3示出了例如在第二實施例中被使用的選擇裝置的實施例簡圖；圖4示出了根據(jù)本發(fā)明第三實施例的字線控制器的實施例簡圖；圖5示出了根據(jù)本發(fā)明另一實施例的方法簡要流程圖；以及圖6示出了根據(jù)本發(fā)明又一實施例的方法簡要流程圖。
具體實施例方式
圖1是根據(jù)本發(fā)明的存儲器件的簡圖。存儲器件具有按照陣列14排列的多個存儲單元10、12。為明了起見，盡管陣列14一共可以包含幾乎任意多數(shù)量的存儲單元，但只示出了兩個存儲單元10、12。陣列14被劃分為多個塊16。每個塊16包括多個字線22、24，這些字線優(yōu)選地基本平行或稍有交叉地相互布置。為明了起見，在第一塊16中又只示出了例如總共幾百根字線中的2根。
多個位線28與字線22、24相切，其中又只示出了一根位線28。每個存儲單元10、12被布置在字線22、24與位線28的交叉處。通過激活字線22、24或通過給這些字線施加相應(yīng)的電位，字線22、24上的每個存儲單元10、12被連接到所分配的位線28上，并通過該位線28與寫/讀裝置30相連接。每個寫/讀裝置30與一根或多根位線28相連接。在此，圖1所示的位線28是單芯位線，還是實際為一對位線-其中一根與第一字線22上的第一存儲單元10相連接而另一根與第二字線24上的第二存儲單元12相連接-，這并不重要。
給決16分配一第一字線地址解碼器32和一第二字線地址解碼器34。第一字線地址解碼器32與常規(guī)字線22相連，第二字線地址解碼器34與冗余字線24相連。兩個字線地址解碼器32、34通過地址總線36接收字線地址。每根常規(guī)字線22被唯一地分配一個字線地址。地址總線36優(yōu)選地是并行地址總線，其例如在塊16中有512根常規(guī)字線22的情況下，由9根并行的單線組成。通過去活線38，第二字線地址解碼器34可以去活第一字線地址解碼器。
為了訪問存儲在塊16的存儲單元10、12中的信息或者讀出這種信息，或者為了把信息寫入塊16的存儲單元10、12中，在地址總線36上施加一個地址，字線地址解碼器32、34根據(jù)該地址激活一根或多根字線22、24。由此，與被激活的字線22、24相連接的所有存儲單元10、12通過所分配的位線28與寫/讀裝置30相連。于是，每個寫/讀裝置30通過與其相連的一根或多根位線28接收信息，該信息被存儲在與所述一根或多根位線相連接的存儲單元10、12中。接下來或者同時，寫/讀裝置30把新信息寫入與所述一根或多根位線28相連接的存儲單元10、12中。
在地址總線36上提供的地址通常識別所述的常規(guī)字線22，在該字線上布置了應(yīng)該被讀出或?qū)懭氲拇鎯卧?0。第一字線地址解碼器32解碼通過地址總線36接收的地址，并激活相應(yīng)的字線22。第二字線地址解碼器34同樣通過地址總線36接收地址。第二字線地址解碼器34包括一個地址存儲器，其中存儲有故障的常規(guī)字線22的地址。當(dāng)與字線22相連的存儲單元10故障時，字線22被認(rèn)為是故障的。
當(dāng)?shù)诙志€地址解碼器34通過地址總線36接收到故障字線22的地址時，它便通過去活線38去活第一字線地址解碼器32，使得后者不再激活故障的常規(guī)字線22。同時，第二字線地址解碼器34激活給該故障的常規(guī)字線22的地址所分配的冗余字線24。由此，替代故障的常規(guī)字線22上的存儲單元，把所分配的冗余字線24上的存儲單元12通過位線28與寫/讀裝置30相連接。
根據(jù)本發(fā)明，第二字線地址解碼器34還含有以下信息哪個常規(guī)字線22被分配了弱存儲單元10。該關(guān)于具有弱存儲單元的常規(guī)字線22的地址的信息可以被存放在第二字線地址解碼器34中，使得在單獨的地址存儲器內(nèi)存放該具有弱存儲單元的常規(guī)字線22的地址。作為替代方案，故障的常規(guī)字線22的地址和具有弱存儲單元的常規(guī)字線22的地址被存放在同一地址存儲器中，其中針對每個地址還存儲了該地址是屬于兩個類型中的哪一類的信息。
當(dāng)?shù)诙志€地址解碼器34通過地址總線36接收到常規(guī)字線22的地址時，該常規(guī)字線22雖然不是故障字線但被分配了一個或多個弱存儲單元，第二字線地址解碼器34也激活該地址被分配的冗余字線24。但與上述在故障的常規(guī)字線22的地址情況下的方案不同，第二字線地址解碼器34在這里并不去活第一字線地址解碼器32。因此，在每個寫/讀裝置30上，通過一根位線28或一個位線對28同時連接被激活的常規(guī)字線22上的常規(guī)存儲單元10和被激活的冗余字線24上的冗余存儲單元12。因此每個寫/讀裝置30同時寫入兩個存儲單元10、12，使得該兩個存儲單元包含有同樣的信息，或者從該兩個存儲單元10、12同時讀出。
當(dāng)存儲單元10、12通過同一單芯位線28與寫/讀裝置30相連時，包含在存儲單元10、12中的電荷在讀取時刻保持平衡。當(dāng)例如弱存儲單元10在讀取時刻(幾乎)不再包含電荷時，而冗余存儲單元12基本上還包含有完全的原有電荷，則該電荷分布到兩個存儲單元10、12和位線28上。由于位線28的容量遠(yuǎn)遠(yuǎn)大于存儲單元的容量，所以寫/讀裝置30通過位線28接收一個近似地對應(yīng)于一個全充電存儲單元的信號。與在單獨讀出弱的常規(guī)存儲單元10所產(chǎn)生的信號相比，在共同讀取弱的常規(guī)存儲單元10和冗余存儲單元12時所產(chǎn)生的信號要大得多，并且能非常容易被檢測。
當(dāng)常規(guī)存儲單元10和冗余存儲單元12通過兩根單獨的位線28與相同的寫/讀裝置30連接時，它們在存儲信息時是并協(xié)地被寫的，而且寫/讀裝置在讀取時形成由常規(guī)存儲單元10和冗余存儲單元12產(chǎn)生的信號之差。在該情形下，由兩個存儲單元10、12產(chǎn)生的信號或各種情況中的單個信號的差信號，具有比通過弱的常規(guī)存儲單元10單獨產(chǎn)生的信號要更大的幅值。
根據(jù)另一種變型方案，存儲器件被如此構(gòu)造，使得能同時激活兩根冗余字線，而不是一根常規(guī)字線。這可以通過第二字線地址解碼器34的相應(yīng)結(jié)構(gòu)毫無問題地實現(xiàn)。如果常規(guī)字線和冗余字線之間的差別被給出，而且任意的字線對能被同時激活，則可以實現(xiàn)不同字線的組合的最大靈活性，并由此實現(xiàn)可達(dá)到的最小數(shù)據(jù)保存時間的最佳值。
圖2是根據(jù)本發(fā)明第二實施例的存儲器件的簡圖。該實施例與上面借助于圖1所講述的實施例的區(qū)別在于，只有第一字線地址解碼器32與第一地址總線36相連，它通過該總線獲得常規(guī)字線22的地址。第二字線地址解碼器34與第二地址總線44相連。一個控制裝置46與第一地址總線36、第二地址總線44和第三地址總線相連接。
在該第二實施例中，第二字線地址解碼器34類似于第一字線地址解碼器32，并且類似于圖1所示的第一實施例中的第一字線地址解碼器32，是個簡單的解碼器，在很大程度上不具有控制功能。在第一字線地址解碼器32接收常規(guī)字線22的地址和激活各個相應(yīng)的常規(guī)字線22時，第二字線地址解碼器34通過第二地址總線44接收冗余字線24的地址，并分別根據(jù)經(jīng)第二地址總線44接收的地址來激活相應(yīng)的冗余字線24。
控制裝置46包含有地址存儲器，其中存儲了被分配有故障和/或弱存儲單元10的所有常規(guī)字線22的地址。另外，控制裝置46可以類似于上面借助于圖1所述的第一實施例的第二字線地址解碼器34而包含有信息，以便把只被分配了弱存儲單元但未被分配故障存儲單元10的常規(guī)字線22與被分配了故障存儲單元10的那些常規(guī)字線區(qū)分開來。該信息象在第一實施例中那樣例如在地址存儲器位置中(兩個子地址存儲器中的一個)被編碼，或者相應(yīng)地址處的附加寄存器中被存放。
當(dāng)控制裝置46通過第三地址總線48接收到未被分配故障或弱存儲單元10的常規(guī)字線22的地址時，它便通過第一地址總線36將該地址傳送給第一字線地址解碼器32，由此讓該解碼器32激活字線22。在該情形下，控制裝置46不向第二字線地址解碼器34輸出地址。因此只有與該地址相對應(yīng)的常規(guī)字線22被激活。
當(dāng)控制裝置46通過第三地址總線48接收到被分配了至少一個故障存儲單元10的常規(guī)字線22的地址時，它便通過第二地址總線44向第二字線地址解碼器34傳送一個冗余字線24的、通過地址存儲器給該常規(guī)字線分配的地址。通過第一地址總線36，控制裝置46在該情形下不輸出地址。因此只有具有故障存儲單元10的常規(guī)字線被分配的冗余字線24通過第二字線地址解碼器34被激活。
當(dāng)控制裝置46通過第三地址總線48接收到被分配了至少一個弱存儲單元但未被分配故障存儲單元10的常規(guī)字線22的地址時，該控制裝置便通過第一地址總線36向第一字線地址解碼器32傳送該地址，并通過第二地址總線44向第二字線地址解碼器34傳送冗余字線24的被分配給該地址的地址。因此，被分配了弱存儲單元10的常規(guī)字線22和該常規(guī)字線被分配的冗余字線24同時被激活。
如果象上述第一實施例的變型方案中那樣在故障和弱存儲單元之間沒有區(qū)分，那么控制裝置46總是直接地通過第一地址總線36把通過第三地址總線48接收到的地址傳送給第一字線地址解碼器32。換句話說，在該情形下，第三地址總線48直接被接通到第一地址總線36的回路中。另外在該情形下，控制裝置46中的地址存儲器不必包含關(guān)于被分配了故障存儲單元10的常規(guī)字線22和被分配了弱存儲單元但未被分配故障存儲單元10的那些常規(guī)字線22之間的差別的信息。
借助于數(shù)字舉例可以看出第二實施例相對于第一實施例的優(yōu)點。當(dāng)決16包括512個常規(guī)字線22時，在塊16中典型地設(shè)立8-10根冗余字線24，以便替代常規(guī)字線22。為此，第二字線地址解碼器34具有一個地址存儲器，其可以存儲相應(yīng)數(shù)量(8-10)的常規(guī)字線22的地址。根據(jù)本發(fā)明，優(yōu)選地附加設(shè)立了40-50根冗余字線，以便與具有弱存儲單元10的常規(guī)字線22一起被激活。于是，第二字線地址解碼器中的地址存儲器必須具有約50-60個地址的總?cè)萘俊?br> 該地址存儲器需要有芯片面積，尤其是它典型地由不能任意小型化的熔絲構(gòu)成。該芯片面積不能或不能毫無問題地被提供在第二字線地址解碼器34的位置處。在上面借助于圖2所示的第二實施例中，控制裝置46與地址存儲器可以被安排在芯片上的幾乎任意位置。因此大大簡化了布局的、尤其是芯片面積的優(yōu)化。
圖3是圖2所示的第二實施例的控制裝置46的結(jié)構(gòu)實施例的簡圖。地址總線36、44和48在這里與圖2不同，它們被分別表示為多數(shù)的并行導(dǎo)線?？梢钥闯觯谝缓偷谌刂房偩€36、48具有相同的數(shù)量，第二地址總線44具有更少數(shù)量的并行導(dǎo)線。在上述的數(shù)字舉例中，第一和第三地址總線36、38分別具有9比特或9根導(dǎo)線的寬度，而第二地址總線44具有5比特的寬度(29＝512，25＝64)。為簡單和明了起見，地址總線在圖3中分別只用4或3根并行導(dǎo)線表示。
圖3所示的實施例涉及上述的變型方案，其中具有故障存儲單元的字線不象常規(guī)那樣被替代，而是同時與冗余字線被激活。因此在第三地址總線48和第一地址總線36之間沒有設(shè)立開關(guān)，而是只有一個分別由兩個前后連接的倒相器52組成的放大器。因此控制裝置46通過第一地址總線36輸出經(jīng)第三地址總線48接收的每一個地址。
控制裝置46另外還包括多數(shù)的NAND門54，只示出了其中一個。第三地址總線48的每根單線通過熔絲56與每個NAND門54的所屬輸入端相連。NAND門54的數(shù)量對應(yīng)于塊16中冗余字線的總數(shù)。通過熔絲56能夠編程常規(guī)字線的任意地址。所有熔絲56一同構(gòu)成上述的地址存儲器。
NAND門54的輸出控制著場效應(yīng)晶體管或其它的開關(guān)58。通過開關(guān)58，冗余字線的可通過其它熔絲60編程的地址被施加到第二地址總線44上。所示的由NAND門54、熔絲56、開關(guān)58和熔絲60組成的電路多倍地存在于所述數(shù)量的冗余字線24中。與圖3不同的是，冗余字線24的地址也可以通過固定的錯接而不是熔絲60被設(shè)置。
圖4是根據(jù)圖2所示第二實施例的一種變型方案的、第二字線地址解碼器的被分配給單個冗余字線24的部分的簡圖。根據(jù)該變型方案，所述的子電路62既與第一地址總線36相連，也與第二地址總線44相連。地址總線36、44的單線與場效應(yīng)晶體管或其它開關(guān)64的控制輸入端相連，這些開關(guān)64分別被串聯(lián)在地與輸出放大器66之間，該輸出放大器控制冗余字線24中的一根。輸出放大器66的輸入端另外還通過由預(yù)充電輸入端68控制的開關(guān)70與參考電位相連接。
根據(jù)該變型方案，冗余字線24既通過經(jīng)第一地址總線36接收的地址，也通過經(jīng)第二地址總線44接收的地址被激活。在這里沒有示出用于編程觸發(fā)激活的地址的熔絲或其它類型的地址存儲器。
圖4示出了一個實施例如何能選擇性地和可編程地激活冗余字線24而不是具有故障存儲單元的常規(guī)字線，或者與具有弱存儲單元但沒有故障存儲單元的常規(guī)字線一起地和同時地激活冗余字線24。
圖5示出了一個簡要流程圖，其描述了本發(fā)明的用于修復(fù)存儲器件的方法。在第一步驟82中，確定存儲器件的、或存儲器件內(nèi)的塊16的所有常規(guī)存儲單元以及優(yōu)選地還有所有冗余存儲單元的數(shù)據(jù)保存時間。根據(jù)該數(shù)據(jù)保存時間，在第二步驟84中以及在第三步驟86中確定和識別弱的和故障的常規(guī)存儲單元。然后在第四步驟88中如此地對裝置進(jìn)行編程，使得對弱的常規(guī)存儲單元的寫或讀訪問同時也施行于冗余存儲單元，以便對弱的常規(guī)存儲單元和冗余存儲單元同時實行讀出和寫入。另外對該裝置如此地編程，使得對故障的常規(guī)存儲單元的寫或讀訪問被轉(zhuǎn)變?yōu)閷θ哂啻鎯卧脑L問，使得讀出或?qū)懭肴哂啻鎯卧皇枪收系拇鎯卧?br> 圖6示出了根據(jù)本發(fā)明的用于運行存儲器件的方法簡要流程圖。在第一步驟92中讀出地址存儲器，在該地址存儲器中存儲有弱存儲單元的地址和/或故障存儲單元的地址。由此識別或確定弱的和/或故障的存儲單元。在第二步驟94中通過地址總線傳輸給所述弱的和/或故障的存儲單元分配的冗余存儲單元的地址，并在第三步驟96中對其進(jìn)行解碼。在第四步驟98中，根據(jù)是否修復(fù)故障的或弱的存儲單元來讀出或?qū)懭肴哂啻鎯卧皇窃摴收系幕蛉醯拇鎯卧?，或者同時與該故障的或弱的存儲單元一起進(jìn)行讀出或?qū)懭搿?br> 附圖標(biāo)記清單10 存儲單元12 存儲單元14 存儲單元陣列16 塊22 字線24 字線28 位線30 寫/讀裝置32 第一字線地址解碼器34 第二字線地址解碼器36 地址總線38 去活線44 第二地址總線46 控制裝置48 第三地址總線52 反相器
54 NAND門56 熔絲58 開關(guān)60 熔絲62 字線地址解碼器的子電路64 開關(guān)66 輸出放大器68 預(yù)充電輸入端70 開關(guān)82 第一步驟84 第二步驟86 第三步驟88 第四步驟92 第一步驟94 第二步驟96 第三步驟98 第四步驟
權(quán)利要求
1.用于修復(fù)存儲器件的方法，具有以下步驟確定存儲單元(10)的數(shù)據(jù)保存時間(82)；確定具有低于預(yù)定極限值的數(shù)據(jù)保存時間的弱存儲單元(10)(84)；以及編程裝置(34；46)(88)，使得對所述弱存儲單元(10)的寫或讀訪問同時也施行于其它存儲單元(12)，以便共同地讀出或?qū)懭胨龅娜醮鎯卧?10)和所述的其它存儲單元(12)。
2.如權(quán)利要求1所述的方法，另外還具有以下步驟確定弱存儲單元(86)；以及編程所述存儲器件的裝置(34；46)(88)，使得對故障存儲單元(10)的寫或讀訪問轉(zhuǎn)換為對其它存儲單元(12)的訪問，以便讀出或?qū)懭胨龅钠渌鎯卧?12)而不是所述的故障存儲單元(10)。
3.用于運行存儲器件的方法，具有以下步驟在對存儲單元(10)進(jìn)行寫或讀訪問時，確定所述的存儲單元(10)是否為具有低于預(yù)定極限值的數(shù)據(jù)保存時間的弱存儲單元(92)；若所述的存儲單元(10)是弱存儲單元，則共同地讀出或?qū)懭胨龅拇鎯卧?10)和所分配的其它存儲單元(12)(98)。
4.如權(quán)利要求3所述的方法，還具有以下步驟在對存儲單元(10)進(jìn)行寫或讀訪問時，確定所述的存儲單元(10)是否為故障存儲單元(92)；以及若所述的存儲單元(10)是故障存儲單元，則讀出或?qū)懭胨峙涞钠渌鎯卧?12)而不是所述的存儲單元(10)(98)。
5.如權(quán)利要求3或4所述的方法，其中每個確定步驟包括一個讀出地址存儲器(56)的步驟(92)，該地址存儲器中存儲了弱存儲單元(10)的地址和/或故障存儲單元(10)的地址。
6.如權(quán)利要求3-5之一所述的方法，其中讀出或?qū)懭胨龅钠渌鎯卧ㄒ韵虏襟E通過地址總線傳輸所述其它存儲單元(12)的地址(94)；以及解碼所述其它存儲單元(12)的地址(96)，其中所述其它存儲單元(12)的地址短于所述存儲單元(10)的地址。
7.如權(quán)利要求1-6之一所述的方法，其中每個存儲單元(10，12)被分配給一根字線(22，24)和一根位線(28)，其中所述的存儲單元(10)和所述的其它存儲單元(12)被分配給相同的位線(28)，而且每個存儲單元(10，12)通過激活所分配的字線(22，24)而經(jīng)所分配的位線(28)被讀出或?qū)懭搿?br> 8.如權(quán)利要求1-7之一所述的方法，其中所述的存儲單元是常規(guī)存儲單元，所述的其它存儲單元是冗余存儲單元。
9.存儲器件，具有第一存儲單元(10)；第二存儲單元(12)；寫/讀裝置(30)，用于將數(shù)據(jù)寫入一或兩個存儲單元(10，12)和用于從1或2個存儲單元(10，12)讀取數(shù)據(jù)；選擇裝置(32，34，36，44，46)，用于選擇和連接一或兩個存儲單元(10，12)到所述的寫/讀裝置(30)上；其特征在于所述的選擇裝置具有一確定裝置，用于在對所述第一存儲單元(10)中的一個進(jìn)行寫或讀訪問時確定該第一存儲單元(10)是否為具有低于預(yù)定極限值的數(shù)據(jù)保存時間的弱存儲單元；以及用于在所述第一存儲單元(10)是弱存儲單元時把所述的第一存儲單元(10)與一第二存儲單元(12)一起連接到所述的寫/讀裝置(30)上。
10.如權(quán)利要求9所述的存儲器件，其中所述的選擇裝置包括一地址存儲器(56)，其中存儲弱存儲單元的地址。
11.如權(quán)利要求9或10所述的存儲器件，其中所述的選擇裝置另外還包括一確定裝置，用于在對所述第一存儲單元(10)進(jìn)行寫或讀訪問時確定該第一存儲單元(10)是否為故障存儲單元；以及在所述第一存儲單元(10)是故障存儲單元時把所述的第二存儲單元(12)中的一個而不是第一存儲單元(10)連接到所述的寫/讀裝置(30)上。
12.如權(quán)利要求11所述的存儲器件，其中所述的選擇裝置被構(gòu)造使得在所述第一存儲單元(10)的地址既未被分配弱存儲單元也未被分配故障存儲單元時僅僅把所述的第一存儲單元(10)連接到所述的寫/讀裝置(30)上。
13.如權(quán)利要求9-12之一所述的存儲器件，其中所述的第一存儲單元是常規(guī)存儲單元，第二存儲單元是冗余存儲單元；以及所述的第一存儲單元(10)和所述的第二存儲單元(12)以陣列方式被排列，其中分別有多個第一存儲單元(10)被分配給一根常規(guī)字線(22)，分別有多個第二存儲單元(12)被分配給一根冗余字線(24)，存儲單元(10，12)的地址是所分配的字線(22，24)的地址，以及所述的寫/讀裝置(30)是讀放大器，通過激活所分配的字線(22，24)在該讀放大器上可以連接一個存儲單元(10，12)。
14.如權(quán)利要求9-13之一所述的存儲器件，還具有地址解碼器(34)，用于解碼第二存儲單元(12)的地址；以及地址總線(44)，用于把第二存儲單元(12)的地址從所述的選擇裝置(46)傳輸給所述的地址解碼器(34)，其中由所述地址總線(44)傳輸并由所述地址解碼器(34)解碼的第二存儲單元(12)的地址短于所述第一存儲單元(10)的地址。
全文摘要
在用于修復(fù)存儲器件的方法中，確定常規(guī)存儲單元(10)的數(shù)據(jù)保存時間。確定具有低于預(yù)定極限值的數(shù)據(jù)保存時間的弱的常規(guī)存儲單元(10)。如此地編程裝置(34)，使得對所述弱的常規(guī)存儲單元(10)的寫或讀訪問同時也施行于冗余存儲單元(12)，以便共同地讀出或?qū)懭胨龅娜醯某Ｒ?guī)存儲單元(10)和所述的冗余存儲單元(12)。
文檔編號G11C29/00GK1801395SQ20051011947
公開日2006年7月12日 申請日期2005年11月11日 優(yōu)先權(quán)日2004年11月13日
發(fā)明者P·佩赫米勒 申請人:因芬尼昂技術(shù)股份公司