專利名稱：用于利用寄存器組來(lái)測(cè)試半導(dǎo)體芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的制造的技術(shù)領(lǐng)域，并且涉及一種用于測(cè)試半導(dǎo)體芯片的方法，其中在要測(cè)試的芯片中設(shè)置多個(gè)測(cè)試模式，執(zhí)行該測(cè)試模式并且隨后輸出測(cè)試結(jié)果或者測(cè)試模式的狀態(tài)(或者調(diào)整測(cè)試模式的值)。
背景技術(shù)：
半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的制造的一個(gè)基本部分是測(cè)試已制造的芯片的質(zhì)量。作為質(zhì)量保證的一部分，為了能夠盡可能早地丟棄有缺陷的芯片或引進(jìn)適當(dāng)?shù)难a(bǔ)揪措施，通常早在晶圓級(jí)時(shí)就在大量芯片上同時(shí)執(zhí)行測(cè)試。
在現(xiàn)代芯片制造時(shí)，在通常的測(cè)試方法中，大量測(cè)試模式利用測(cè)試單元被設(shè)置(裝載)到要測(cè)試的芯片中，這些測(cè)試模式被執(zhí)行，并且檢測(cè)結(jié)果被輸出到測(cè)試單元。在這種情況下，測(cè)試模式可以被存儲(chǔ)在相應(yīng)的測(cè)試單元中；芯片通常也配備有相應(yīng)的測(cè)試邏輯，其中在所述測(cè)試邏輯中尤其也可以存儲(chǔ)各種測(cè)試模式。
現(xiàn)今，通常經(jīng)由串行接口利用位串在要測(cè)試的芯片中設(shè)置測(cè)試模式，其中在所述位串中各個(gè)位序分別與特定的測(cè)試模式相關(guān)。例如，利用位串來(lái)激活/去激活測(cè)試模式，或者在各個(gè)測(cè)試模式中設(shè)置特定參數(shù)，由此使得能夠改變測(cè)試模式或者例如激活/去激活測(cè)試模式的特定的子功能。在這種情況下，即使只有一個(gè)特定的測(cè)試模式必須被執(zhí)行或改變，完整的位串也總是被串行地傳輸，其中所述完整的位串包含所有測(cè)試模式的位序。
由于芯片的與漸進(jìn)的小型化相關(guān)的總是更加復(fù)雜的結(jié)構(gòu)，所以為必需的質(zhì)量保證而執(zhí)行總是更廣泛的測(cè)試是必要的。但是，這導(dǎo)致連續(xù)提供的位串通常變得非常長(zhǎng)，并且因此設(shè)置或改變單個(gè)或者多個(gè)測(cè)試模式占用很長(zhǎng)的時(shí)間，這在某些情況下甚至可能變得時(shí)間緊迫。主要當(dāng)在測(cè)試過(guò)程中多次改變一個(gè)或者多個(gè)測(cè)試模式時(shí)出現(xiàn)該問(wèn)題，在實(shí)踐中肯定會(huì)每個(gè)測(cè)試有幾千次情況是如此。這在實(shí)踐中意味著，因?yàn)闀r(shí)間問(wèn)題，可能經(jīng)常只是不充分地執(zhí)行測(cè)試，或者根本不能執(zhí)行測(cè)試，其結(jié)果是可以預(yù)料已經(jīng)上市的有缺陷的芯片的增長(zhǎng)率。另外，因?yàn)闇y(cè)試系統(tǒng)中所有寄存器的位寬受硬件的限制，所以復(fù)雜芯片結(jié)構(gòu)所需的非常長(zhǎng)的位串不能被所有測(cè)試系統(tǒng)處理。這可能導(dǎo)致在生產(chǎn)期間花費(fèi)相當(dāng)多的管理時(shí)間。

發(fā)明內(nèi)容
相對(duì)于該背景，本發(fā)明的目的在于，說(shuō)明一種用于測(cè)試半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的方法，與在傳統(tǒng)方法中相比，該方法使得能夠利用串行接口更快地或者在更短的時(shí)間周期內(nèi)設(shè)置或者改變測(cè)試模式或者控制測(cè)試模式功能并且讀出測(cè)試結(jié)果或者測(cè)試模式的狀態(tài)(或調(diào)整測(cè)試模式的值)。
如本發(fā)明所建議的那樣，該目的借助于一種按照獨(dú)立權(quán)利要求所述的用于測(cè)試半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的方法來(lái)實(shí)現(xiàn)。本發(fā)明的有利的改進(jìn)方案由從屬權(quán)利要求的特征來(lái)說(shuō)明。
本發(fā)明說(shuō)明了一種用于測(cè)試半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的方法，其中在配備有測(cè)試邏輯單元并且要進(jìn)行測(cè)試的芯片中利用串行接口來(lái)設(shè)置至少一個(gè)測(cè)試模式，一般設(shè)置多個(gè)測(cè)試模式，在所述芯片中執(zhí)行所述測(cè)試模式，并且利用串行接口從所述芯片中輸出測(cè)試結(jié)果或測(cè)試模式的狀態(tài)(或調(diào)整測(cè)試模式的值)。
在執(zhí)行本發(fā)明方法時(shí)，首先提供要測(cè)試的芯片，所述芯片不僅設(shè)置有測(cè)試邏輯單元，而且還設(shè)置有n個(gè)不同的寄存器組，該n個(gè)不同的寄存器組中的每個(gè)都具有m個(gè)不同的寄存器，其中n和m是大于或者等于1的自然數(shù)。通?？赡馨鄠€(gè)位的寄存器例如可以是、但不局限于傳統(tǒng)的鎖存器(latch memory)，在所述鎖存器中分別可以只存儲(chǔ)一個(gè)位。
此外，寄存器被分成m個(gè)寄存器群，其中每個(gè)寄存器群具有n個(gè)寄存器。在這種情況下，一個(gè)寄存器群中的n個(gè)寄存器源自于寄存器組中的寄存器，其中每個(gè)寄存器群分別只具有來(lái)自一個(gè)寄存器組的一個(gè)單個(gè)寄存器，因此每個(gè)寄存器群只具有來(lái)自每個(gè)寄存器組的一個(gè)寄存器?？梢岳脠?bào)頭或者位序來(lái)唯一地標(biāo)識(shí)或者尋址每個(gè)寄存器群。
然后，通過(guò)利用串行接口用m個(gè)第一(串行)位串來(lái)填充m個(gè)不同的寄存器群來(lái)對(duì)其進(jìn)行編程。換句話說(shuō)，寄存器群中的n個(gè)寄存器填充有第一串行位串中的位的邏輯值。在此情況下，n個(gè)測(cè)試模式的狀態(tài)(或者參數(shù)或者信號(hào)值)分別可以被分配給每個(gè)位串，即每個(gè)位串用n個(gè)測(cè)試模式的狀態(tài)填充寄存器群中的寄存器，其中一個(gè)狀態(tài)屬于每個(gè)測(cè)試模式。每個(gè)位串(即邏輯信息單元的串)包括多個(gè)分別具有標(biāo)識(shí)測(cè)試模式的狀態(tài)的邏輯值。因此，該位串能夠被標(biāo)識(shí)為分別具有屬于不同測(cè)試模式的特定狀態(tài)的邏輯值的邏輯值序列。因此，具有n位的位串可以被用于對(duì)n個(gè)不同測(cè)試模式的n個(gè)狀態(tài)、也就是說(shuō)存儲(chǔ)在單個(gè)寄存器群中的n個(gè)測(cè)試模式(總體上看)的特定狀態(tài)進(jìn)行編程。
隨后，至少一個(gè)報(bào)頭(或者位序)被傳輸用于選擇寄存器群和(在該寄存器群中所存儲(chǔ)的)n個(gè)測(cè)試模式的狀態(tài)，以便執(zhí)行存儲(chǔ)在所選擇的寄存器群中的n個(gè)測(cè)試模式的狀態(tài)。
最后，串行第二位串被用于利用串行接口向測(cè)試單元傳輸測(cè)試結(jié)果或者測(cè)試模式的狀態(tài)(或者調(diào)整測(cè)試模式的值)，以便對(duì)其進(jìn)行評(píng)價(jià)。
在此情況下，不僅m個(gè)第一位串而且該第二位串由二進(jìn)制位序組成，其中位串中的位序可以被分配給至少一個(gè)測(cè)試模式或者至少一個(gè)測(cè)試模式功能。
因此，本發(fā)明方法有利地使得能夠?qū)y(cè)試模式的不同狀態(tài)(其可以通過(guò)傳輸相應(yīng)的報(bào)頭來(lái)選擇)存儲(chǔ)在不同的寄存器群中的寄存器中。與傳統(tǒng)方法大不相同的是，在選擇測(cè)試模式的不同狀態(tài)時(shí)，不需要為所有測(cè)試模式傳輸完整的位串，而是只需傳輸對(duì)應(yīng)于寄存器群的適當(dāng)?shù)膱?bào)頭，其中在所述寄存器群中最初存儲(chǔ)了所期望的測(cè)試模式的狀態(tài)。因?yàn)閳?bào)頭的位長(zhǎng)(例如4位)一般比傳統(tǒng)的完整位串的位長(zhǎng)(例如250至300位)短得多，其中該傳統(tǒng)的完整位串通常包括所有測(cè)試模式，所以本發(fā)明方法使得能夠節(jié)省用于選擇測(cè)試模式的狀態(tài)的時(shí)間。本發(fā)明方法僅僅預(yù)先假定，最初在存儲(chǔ)器群中存儲(chǔ)了測(cè)試模式的特定的或者可確定的狀態(tài)。因此，為了選擇測(cè)試模式的不同狀態(tài)，利用報(bào)頭的傳輸而僅僅在存儲(chǔ)器群之間切換。本發(fā)明方法尤其有利地可被用于測(cè)試模式的狀態(tài)，其中在測(cè)試方法的過(guò)程中在所述測(cè)試模式的狀態(tài)之間存在頻繁的改變。
在本發(fā)明的一個(gè)有利的改進(jìn)方案中，m個(gè)第一位串至少在測(cè)試模式的狀態(tài)方面有所區(qū)別，即在寄存器群已被適當(dāng)?shù)靥畛淞薽個(gè)第一位串時(shí)，不存在在測(cè)試模式的所有狀態(tài)中都彼此相同的寄存器群，因此可以利用每次選擇另一存儲(chǔ)器群通過(guò)傳輸報(bào)頭來(lái)選出測(cè)試模式的其他狀態(tài)。
能夠在任何時(shí)候、也就是說(shuō)甚至在執(zhí)行測(cè)試方法時(shí)對(duì)寄存器群進(jìn)行重新編程、即用測(cè)試模式的其他狀態(tài)來(lái)填充寄存器群。同樣地，能夠使寄存器群進(jìn)入可定義的初始狀態(tài)(默認(rèn)狀態(tài))。
根據(jù)本發(fā)明方法的另一有利的改進(jìn)方案，m個(gè)第一位串和/或該第二位串中的至少一個(gè)可以設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位。如果該二進(jìn)制校驗(yàn)位處于其兩個(gè)邏輯狀態(tài)的第一邏輯狀態(tài)(校驗(yàn)位還沒(méi)有被“設(shè)置”，所述第一邏輯狀態(tài)例如用邏輯值“0”來(lái)表示)，則該校驗(yàn)位使得測(cè)試邏輯單元跳過(guò)相關(guān)位串中跟隨該校驗(yàn)位的那些位，直到測(cè)試邏輯單元檢測(cè)到相關(guān)位串中的另一校驗(yàn)位為止，該校驗(yàn)位處于例如用邏輯值“1”表示的另一、即第二邏輯狀態(tài)。另一方面，如果該二進(jìn)制校驗(yàn)位處于其兩個(gè)邏輯狀態(tài)的第二邏輯狀態(tài)(校驗(yàn)位已被“設(shè)置”)，該校驗(yàn)位使得測(cè)試邏輯單元不跳過(guò)相關(guān)位串中的跟隨該校驗(yàn)位的那些位，而是讀入那些位，直到測(cè)試邏輯單元檢測(cè)到該位串中的另一校驗(yàn)位為止，其中該校驗(yàn)位處于另一、即第一邏輯狀態(tài)。
因此，本發(fā)明方法有利地使得能夠利用校驗(yàn)位將整個(gè)位串細(xì)分成多個(gè)位序，其中各個(gè)位序中的位根據(jù)置于所述位序前面的校驗(yàn)位的邏輯狀態(tài)由測(cè)試邏輯單元跳過(guò)、或者由測(cè)試邏輯單元讀入并作為測(cè)試結(jié)果或者作為測(cè)試模式的狀態(tài)(或者調(diào)整測(cè)試模式的值)輸出。換句話說(shuō)，只有具有已被設(shè)置的校驗(yàn)位的位序中的位才被讀入到測(cè)試邏輯中，而具有還未被設(shè)置的校驗(yàn)位的位序中的位不被讀入到測(cè)試邏輯中，因此不必將完整的位串中的所有位讀入到測(cè)試邏輯單元中，就能夠僅僅控制特定的或者可確定的測(cè)試模式或者測(cè)試模式功能。同樣地，在輸出測(cè)試結(jié)果時(shí)，能夠僅僅設(shè)置那些屬于測(cè)試模式或者測(cè)試模式功能的那些位序的校驗(yàn)位，其中應(yīng)針對(duì)所述的那些位序輸出測(cè)試結(jié)果。
由于具有還未被設(shè)置的校驗(yàn)位的位序中的位可以在輸入和輸出位串時(shí)由測(cè)試邏輯單元跳過(guò)，所以能夠在對(duì)寄存器群進(jìn)行編程時(shí)或者在輸出測(cè)試結(jié)果時(shí)極其有利地節(jié)省時(shí)間。
在本發(fā)明方法中，具有前置的校驗(yàn)位的位序可以與一個(gè)或者多個(gè)測(cè)試模式相關(guān)，在這種情況下可能有利的是，具有前置的校驗(yàn)位的位序中的位只與單個(gè)測(cè)試模式相關(guān)。測(cè)試模式能夠利用與所述測(cè)試模式相關(guān)的位序中的位來(lái)激活/去激活。同樣地，測(cè)試模式的參數(shù)能夠利用與該測(cè)試模式相關(guān)的位序中的位來(lái)改變，其結(jié)果是特定功能能夠被改變或者特定的子功能能夠被激活/去激活。
另外，在本發(fā)明方法中，具有前置的校驗(yàn)位的位序可以與一個(gè)或者多個(gè)測(cè)試模式功能相關(guān)，在這種情況下可能有利的是，具有前置的校驗(yàn)位的位序中的位只與單個(gè)測(cè)試模式功能相關(guān)。測(cè)試模式功能能夠利用與所述測(cè)試模式功能相關(guān)的位序中的位來(lái)激活/去激活。同樣地，測(cè)試模式功能能夠因此被改變。
在本發(fā)明方法中此外可能有利的是，校驗(yàn)位被置于第一和/或第二位串之前，因此使得能夠?qū)е?，根?jù)校驗(yàn)位是否已被設(shè)置，完整位串中的位由測(cè)試邏輯單元讀入或者由測(cè)試邏輯單元跳過(guò)。例如如果多個(gè)不同的位串同時(shí)被串行地傳輸?shù)揭獪y(cè)試的芯片或者多個(gè)不同的位串同時(shí)從芯片被輸出，但是只應(yīng)考慮這些位串中的單個(gè)位串，則這可以證明是有利的。在這種情況下，校驗(yàn)位可以被置于表征該位串的位串報(bào)頭之前。
因此，在本發(fā)明方法中，校驗(yàn)位可被置于完整的位串之前，因此導(dǎo)致根據(jù)校驗(yàn)位是否已被設(shè)置，位串中的位被讀入到測(cè)試邏輯單元中/從測(cè)試邏輯單元中讀出，或者由測(cè)試邏輯單元跳過(guò)。另外，校驗(yàn)位可以被置于可被分配給至少一個(gè)測(cè)試模式或者單個(gè)測(cè)試模式的一個(gè)位序、多個(gè)位序、或者所有位序之前，因此導(dǎo)致根據(jù)校驗(yàn)位是否已被設(shè)置，位序中的位被讀入到測(cè)試邏輯單元中/從測(cè)試邏輯單元中讀出或者由測(cè)試邏輯單元跳過(guò)。校驗(yàn)位也可以被置于可被分配給至少一個(gè)測(cè)試模式功能或者僅僅一個(gè)單個(gè)測(cè)試模式功能的一個(gè)位序、多個(gè)位序或者所有位序，因此導(dǎo)致根據(jù)校驗(yàn)位是否已被設(shè)置，位序中的位被讀入到測(cè)試邏輯單元中/從測(cè)試邏輯單元中讀出或者由測(cè)試邏輯單元跳過(guò)。在最后提及的措施的情況下，表述“測(cè)試模式功能”也應(yīng)包括測(cè)試模式子功能、即測(cè)試模式功能之間的其它變異，其中所述其它變異實(shí)際上也是測(cè)試模式功能。
因此，上述將完整的位串細(xì)分成總是更小的每個(gè)都具有前置的校驗(yàn)位的位序使得能夠通過(guò)只設(shè)置相關(guān)位序中的校驗(yàn)位有針對(duì)性地控制測(cè)試模式或者測(cè)試模式功能。然而，從在測(cè)試設(shè)備和要測(cè)試的芯片之間串行地傳輸位串時(shí)節(jié)省時(shí)間的觀點(diǎn)看，將位串細(xì)分成總是更小的位序是受限制的，以便位序中的至少一位可由測(cè)試邏輯單元跳過(guò)。在這方面，將(已被設(shè)置的)校驗(yàn)位置于位串中的每一位之前是沒(méi)有意義的，因?yàn)榕c位串的傳統(tǒng)串行傳輸相比這不會(huì)節(jié)省任何時(shí)間。換句話說(shuō)，與測(cè)試模式或者測(cè)試模式功能相關(guān)的位序應(yīng)該包含至少兩位。
本發(fā)明方法的應(yīng)用不局限于任何方面。例如只應(yīng)該提及的是，本發(fā)明方法使得能夠調(diào)整電壓或者電流。


現(xiàn)在參考附圖利用可仿效的實(shí)施例更詳細(xì)地解釋本發(fā)明。
圖1A示意性地示出要測(cè)試的芯片中的寄存器組和寄存器群；圖1B示意性地示出填充要測(cè)試的芯片中的寄存器組和寄存器群的一個(gè)可仿效的實(shí)施例；圖2A示意性地示出用于3個(gè)不同電壓的位串；圖2B示意性地示出用于對(duì)寄存器群進(jìn)行編程的第一位串；圖2C示意性地示出用于在寄存器群之間轉(zhuǎn)換的報(bào)頭；以及圖2D示意性地示出用于使寄存器復(fù)位到可定義的初始值的位串。
具體實(shí)施例方式
首先應(yīng)參考圖1A，其示意性地示出了要測(cè)試的芯片中的寄存器組和寄存器群。因此，設(shè)置有n個(gè)寄存器組RS1，RS2，...，RSn，所述寄存器組分別具有m個(gè)寄存器#1，#2，...，#m。在這種情況下，每個(gè)寄存器組與測(cè)試模式TM相關(guān)。所述寄存器被組合成m個(gè)寄存器群RG1，RG2，...，RGm，所述寄存器群可以利用報(bào)頭(沒(méi)有示出)唯一地被標(biāo)識(shí)或者尋址。在這種情況下，每個(gè)寄存器群分別只包含來(lái)自一個(gè)寄存器組的一個(gè)單個(gè)寄存器?？梢詫⒃摷拇嫫鞑贾门c矩陣結(jié)構(gòu)進(jìn)行比較，其中寄存器組對(duì)應(yīng)于矩陣的列，而寄存器群對(duì)應(yīng)于矩陣的行。
圖1B示意性地示出填充要測(cè)試的芯片中的寄存器組和寄存器群的一個(gè)可仿效的實(shí)施例。在該可仿效的實(shí)施例中，設(shè)置有兩個(gè)與電壓V2和電壓V3相關(guān)的寄存器組RS2和RS3。此外，設(shè)置有一個(gè)寄存器群RG1，其中存儲(chǔ)有電壓V2的狀態(tài)#2和電壓V3的狀態(tài)#7，以及設(shè)置有另一寄存器群RG2，其中存儲(chǔ)有電壓V2的狀態(tài)#4和電壓V3的狀態(tài)#3。
圖2A示意性地示出用于3個(gè)不同電壓V1、V2、V3的第一位串，這3個(gè)不同電壓中的每一個(gè)與相應(yīng)的位序相關(guān)。在這種情況下，將校驗(yàn)位L置于每個(gè)位序之前。另外，該位串設(shè)置有用于對(duì)寄存器群進(jìn)行尋址的報(bào)頭H。
圖2B示意性地示出用于對(duì)寄存器群進(jìn)行編程的兩個(gè)第一位串，在這種情況下應(yīng)該控制三個(gè)電壓，其中電壓V1應(yīng)該保持恒定，而電壓V2和V3被改變。位串的串行傳輸導(dǎo)致圖1B中所示的寄存器內(nèi)容。
圖2C示意性地示出用于在寄存器群之間轉(zhuǎn)換的報(bào)頭。該報(bào)頭由測(cè)試邏輯單元如此來(lái)解釋，使得分別周期性地交換寄存器群2和3。換句話說(shuō)，通過(guò)施加如圖2C中所示的報(bào)頭，寄存器群2與寄存器群1交換，并且寄存器1與寄存器群2交換，并且交替地使用電壓V2和V3的(存儲(chǔ)在所述寄存器群中的)狀態(tài)值(專業(yè)術(shù)語(yǔ)“緩沖(bump)”)。
最后，圖2D示意性地示出了用于將寄存器復(fù)位到可定義的初始值的位串，其中使用x來(lái)象征性地表示初始值。
因此，在本發(fā)明方法中，可以通過(guò)只將報(bào)頭的4位傳輸給測(cè)試邏輯單元來(lái)交換兩個(gè)電壓V2和V3的狀態(tài)。如在圖2B中顯而易見的是，在該例子中按照慣例將需要傳輸具有19位的位長(zhǎng)的位串(實(shí)際上250-300位)。
在讀取寄存器時(shí)，將向芯片發(fā)送為此目的而設(shè)置的報(bào)頭(起始代碼)，并且從寄存器中讀取信息。
權(quán)利要求
1.用于測(cè)試半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的方法，其中在要測(cè)試的并且具有測(cè)試邏輯單元的芯片中設(shè)置至少一個(gè)測(cè)試模式，在所述芯片中執(zhí)行所述測(cè)試模式，并且從所述芯片中輸出測(cè)試結(jié)果或者所述測(cè)試模式的狀態(tài)，其特征在于，所述方法包括以下步驟提供具有n個(gè)不同寄存器組的芯片，所述n個(gè)不同寄存器組中的每一個(gè)都具有m個(gè)不同寄存器，并且所述n個(gè)不同寄存器組的寄存器被分成分別具有n個(gè)寄存器的m個(gè)寄存器群，其中每個(gè)寄存器群分別只具有來(lái)自一個(gè)寄存器組的一個(gè)單個(gè)寄存器，并且能夠利用m個(gè)報(bào)頭唯一地標(biāo)識(shí)所述m個(gè)寄存器群，其中n和m是大于或者等于1的自然數(shù)；通過(guò)用m個(gè)第一位串填充所述m個(gè)不同寄存器群來(lái)對(duì)所述m個(gè)不同寄存器群進(jìn)行編程，其中能夠?qū)⒚總€(gè)位串分別分配給n個(gè)測(cè)試模式的狀態(tài)；為了選擇寄存器群和所述n個(gè)測(cè)試模式的存儲(chǔ)在所述寄存器群中的狀態(tài)并且執(zhí)行n個(gè)測(cè)試模式的存儲(chǔ)在所選擇的寄存器群中的狀態(tài)，傳輸至少一個(gè)報(bào)頭；利用串行第二位串讀出測(cè)試結(jié)果或者所述測(cè)試模式的狀態(tài)。
2.按照權(quán)利要求1所述的方法，其特征在于，所述m個(gè)第一位串在至少一個(gè)測(cè)試模式的狀態(tài)方面是不同的。
3.按照權(quán)利要求1或者2所述的方法，其特征在于，通過(guò)用m個(gè)第一位串來(lái)填充所述m個(gè)寄存器群而使所述m個(gè)寄存器群進(jìn)入可定義的初始狀態(tài)。
4.按照上述權(quán)利要求之一所述的方法，其特征在于，所述m個(gè)第一位串中的至少一個(gè)設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位，利用處于第一邏輯狀態(tài)的校驗(yàn)位這樣來(lái)控制所述測(cè)試邏輯單元，使得跳過(guò)所述位串中的跟隨所述校驗(yàn)位的那些位，直到所述測(cè)試邏輯單元檢測(cè)到處于第二邏輯狀態(tài)的校驗(yàn)位為止，并且利用處于所述第二邏輯狀態(tài)的校驗(yàn)位這樣來(lái)控制所述測(cè)試邏輯單元，使得不跳過(guò)所述位串中的跟隨所述校驗(yàn)位的那些位，直到所述測(cè)試邏輯單元檢測(cè)到處于所述第一邏輯狀態(tài)的校驗(yàn)位為止。
5.按照上述權(quán)利要求之一所述的方法，其特征在于，所述第二位串設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位，利用處于第一邏輯狀態(tài)的校驗(yàn)位這樣來(lái)控制所述測(cè)試邏輯單元，使得跳過(guò)所述位串中的跟隨所述校驗(yàn)位的那些位，直到所述測(cè)試邏輯單元檢測(cè)到處于第二邏輯狀態(tài)的校驗(yàn)位為止，并且利用處于所述第二邏輯狀態(tài)的校驗(yàn)位這樣來(lái)控制所述測(cè)試邏輯單元，使得不跳過(guò)所述位串中的跟隨所述校驗(yàn)位的那些位，直到所述測(cè)試邏輯單元檢測(cè)到處于所述第一邏輯狀態(tài)的校驗(yàn)位為止。
6.按照權(quán)利要求4或者5所述的方法，其特征在于，校驗(yàn)位被置于所述位串中的與至少一個(gè)測(cè)試模式相關(guān)的位序之前。
7.按照權(quán)利要求4或者5所述的方法，其特征在于，校驗(yàn)位被置于所述位串中的與單個(gè)測(cè)試模式相關(guān)的位序之前。
8.按照權(quán)利要求4或者5所述的方法，其特征在于，校驗(yàn)位被置于所述位串中的與至少一個(gè)測(cè)試模式功能相關(guān)的位序之前。
9.按照權(quán)利要求4或者5所述的方法，其特征在于，校驗(yàn)位被置于所述位串中的與單個(gè)測(cè)試模式功能相關(guān)的位序之前。
10.按照上述權(quán)利要求4至9之一所述的方法，其特征在于，校驗(yàn)位被置于至少一個(gè)位串之前。
11.按照上述權(quán)利要求4至10之一所述的方法，其特征在于，校驗(yàn)位被置于所有的與至少一個(gè)測(cè)試模式相關(guān)的位序之前。
12.按照上述權(quán)利要求4至10之一所述的方法，其特征在于，校驗(yàn)位被置于所有的與單個(gè)測(cè)試模式相關(guān)的位序之前。
13.按照上述權(quán)利要求4至12之一所述的方法，其特征在于，與測(cè)試模式相關(guān)的位序被用于激活和去激活該測(cè)試模式。
14.按照上述權(quán)利要求4至12之一所述的方法，其特征在于，與測(cè)試模式或者測(cè)試模式功能相關(guān)的位序被用于調(diào)整該測(cè)試模式的參數(shù)。
全文摘要
本發(fā)明涉及用于測(cè)試半導(dǎo)體芯片、尤其是存儲(chǔ)器芯片的方法，其中在要測(cè)試的具有測(cè)試邏輯單元的芯片中設(shè)置至少一個(gè)測(cè)試模式，在芯片中執(zhí)行測(cè)試模式并從芯片中輸出測(cè)試結(jié)果或測(cè)試模式的狀態(tài)，該方法包括提供具有n個(gè)不同寄存器組的芯片，每個(gè)寄存器組具有m個(gè)不同寄存器，且寄存器被分成各具有n個(gè)寄存器的m個(gè)寄存器群，每個(gè)寄存器群分別只具有一個(gè)寄存器組的單個(gè)寄存器，且能用m個(gè)報(bào)頭唯一地標(biāo)識(shí)m個(gè)寄存器群，n和m是大于或等于1的自然數(shù)；通過(guò)用m個(gè)第一位串填充m個(gè)寄存器群來(lái)對(duì)其編程，可將每個(gè)位串分別分配給n個(gè)測(cè)試模式的狀態(tài)；為選擇寄存器群和n個(gè)測(cè)試模式的狀態(tài)，傳輸至少一個(gè)報(bào)頭；利用串行第二位串讀出測(cè)試結(jié)果或測(cè)試模式的狀態(tài)。
文檔編號(hào)G11C29/12GK1805054SQ200510128579
公開日2006年7月19日 申請(qǐng)日期2005年11月29日 優(yōu)先權(quán)日2004年11月29日
發(fā)明者U·哈特曼, J·卡爾朔伊爾, P·施特拉克 申請(qǐng)人:因芬尼昂技術(shù)股份公司