專利名稱：借助于位掩碼來測試半導(dǎo)體芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體芯片、尤其是存儲器芯片的制造的技術(shù)領(lǐng)域，并且涉及一種用于測試半導(dǎo)體芯片的方法，其中在要測試的芯片中設(shè)置多個(gè)測試模式，執(zhí)行該測試模式并且隨后輸出測試結(jié)果或者測試模式的狀態(tài)。
背景技術(shù)：
半導(dǎo)體芯片、尤其是存儲器芯片的制造的一個(gè)基本部分是測試所制造的芯片的質(zhì)量。在質(zhì)量保證的范圍中，為了分離有缺陷的芯片或?yàn)榱四軌虮M可能早地引進(jìn)相應(yīng)的補(bǔ)救措施，通常早在晶圓級時(shí)就在大量芯片上同時(shí)進(jìn)行測試。
在現(xiàn)代芯片制造時(shí)，在傳統(tǒng)的測試方法中，大量測試模式由測試裝置設(shè)置(裝載)到要測試的芯片中，并且被執(zhí)行，而檢測結(jié)果被輸出到測試裝置。在這種情況下，測試模式可以被存儲在相應(yīng)的測試裝置中；芯片通常也配備有相應(yīng)的測試邏輯，在所述測試邏輯中尤其也可以存儲各種測試模式。
現(xiàn)今，通常經(jīng)由串行接口借助于位串在要測試的芯片中設(shè)置測試模式，在該位串中各個(gè)位序分別被分配給特定的測試模式。例如，通過位串來激活/去激活測試模式，或者在各個(gè)檢測模式中設(shè)置特定的參數(shù)，由此可以改變測試模式，或者例如可以激活/去激活測試模式的特定的子功能。在這種情況下，即使只應(yīng)執(zhí)行或改變一個(gè)特定的測試模式，完整的位串也總是串行地被傳輸，其中所述位串包含所有測試模式的位序。
由于芯片結(jié)構(gòu)隨著不斷進(jìn)步的小型化而總是更加復(fù)雜，所以必須根據(jù)所要求的質(zhì)量保證執(zhí)行更廣泛的測試。但是，這導(dǎo)致連續(xù)提供的位串通常變得非常長，并且因此設(shè)置或改變單個(gè)或者多個(gè)測試模式占用很多時(shí)間，并且在某些情況下甚至可能變得時(shí)間緊迫。主要當(dāng)在測試過程中多次改變一個(gè)或者多個(gè)測試模式時(shí)出現(xiàn)這個(gè)問題，在實(shí)踐中甚至可能每個(gè)測試有幾千次情況是如此。這在實(shí)踐中意味著，因?yàn)闀r(shí)間問題，可能經(jīng)常只是不充分地執(zhí)行測試或者根本不執(zhí)行測試，這就導(dǎo)致必須估計(jì)已經(jīng)上市的有缺陷的芯片的增長率。另外，因?yàn)闇y試系統(tǒng)中所有寄存器的位寬在硬件方面是有限的，所以復(fù)雜芯片結(jié)構(gòu)所需的非常長的位串不能被所有測試系統(tǒng)處理。這可能導(dǎo)致在生產(chǎn)中花費(fèi)相當(dāng)多的額外時(shí)間。

發(fā)明內(nèi)容
相對于該背景技術(shù)，本發(fā)明的目的在于，說明一種用于測試半導(dǎo)體芯片、尤其是存儲器芯片的方法，其中與在傳統(tǒng)方法的情況下相比，該方法使得能夠利用串行接口更快地或者在更短的時(shí)間周期內(nèi)實(shí)現(xiàn)設(shè)置或者改變測試模式或者控制測試模式功能并且讀出測試結(jié)果或測試模式的狀態(tài)(或調(diào)整測試模式的值)。
根據(jù)本發(fā)明的建議，該目的通過一種按照獨(dú)立權(quán)利要求所述的用于測試半導(dǎo)體芯片、尤其是存儲器芯片的方法來實(shí)現(xiàn)。本發(fā)明的有利的改進(jìn)方案通過從屬權(quán)利要求的特征來說明。
本發(fā)明說明了一種用于測試半導(dǎo)體芯片、尤其是存儲器芯片的方法，其中在配備有測試邏輯并且要進(jìn)行測試的芯片中，借助于串行接口設(shè)置至少一個(gè)測試模式，一般設(shè)置多個(gè)測試模式，在所述芯片中執(zhí)行該測試模式，并且借助于串行接口從所述芯片中輸出測試結(jié)果或測試模式的狀態(tài)(或調(diào)整測試模式的值)。
當(dāng)執(zhí)行本發(fā)明方法時(shí)，首先提供要測試的芯片，該芯片除了測試邏輯之外還包含至少一個(gè)具有多個(gè)寄存器的第一寄存器組和至少一個(gè)具有多個(gè)寄存器的第二寄存器組，所述第一寄存器組中的寄存器的數(shù)量和所述第二寄存器組中的寄存器的數(shù)量通常是相同的。在這種情況下絕對必要的是，所述第一寄存器組的至少一個(gè)寄存器和所述第二寄存器組的至少一個(gè)寄存器1∶1地彼此邏輯地組合，其中考慮諸如與、或、異或、非、與非、或非等所有邏輯組合可能性。如果使所述第一和第二寄存器組的所有寄存器彼此邏輯地組合，則這可能是有利的。由于這種情況頻繁發(fā)生，所以根據(jù)本發(fā)明優(yōu)選邏輯狀態(tài)的轉(zhuǎn)換，但并不局限于此。
因此，根據(jù)本發(fā)明，能夠使一個(gè)第一寄存器組與一個(gè)第二寄存器組、即所述兩個(gè)寄存器組的至少分別一個(gè)寄存器彼此邏輯地組合。同樣地，能夠使一個(gè)第一寄存器組與多個(gè)第二寄存器組、即與該多個(gè)第二寄存器組的至少一個(gè)寄存器彼此邏輯地組合。同樣地，可能存在多個(gè)第一寄存器組，其分別固有地與一個(gè)或者多個(gè)第二寄存器組或者至少與該一個(gè)或者多個(gè)第二寄存器組的一個(gè)寄存器邏輯地組合。
在本發(fā)明的一個(gè)特別有利的改進(jìn)方案中，所述第二寄存器組可被自由地編程，也就是說，能夠根據(jù)相關(guān)位的邏輯狀態(tài)激活或者去激活所述第一與第二寄存器組的寄存器之間的邏輯組合。
所述寄存器例如是常規(guī)的鎖存裝置，在其中分別可以存儲位。
根據(jù)本發(fā)明方法，第一串行位串被存儲在所述第一寄存器組中，其中所述第一串行位串的位序可以被分配給至少一個(gè)測試模式。在這種情況下，所述第一串行位串可以通過串行接口從所述芯片外部被傳輸。作為替代方案，所述第一串行位串也可以在芯片內(nèi)部被產(chǎn)生并被存儲在所述第一寄存器組中。如果存在多個(gè)第一寄存器組，則第一串行位串可以被存儲在上述寄存器組中的每一個(gè)中。
隨后，例如通過測試裝置從所述芯片外部傳輸測試模式改變位序(或報(bào)頭或者起始代碼)，以便將所述第一寄存器組和所述第二寄存器組之間的邏輯組合應(yīng)用于存儲在第一寄存器組中的第一位串。測試模式改變位序的傳輸導(dǎo)致，對存儲于第一寄存器組中的第一位串、更確切的說是對所述兩個(gè)寄存器組的那些寄存器執(zhí)行由第二寄存器組和第一寄存器組之間的邏輯組合所產(chǎn)生的邏輯操作，其中在所述的那些寄存器之間存在邏輯組合并且必要時(shí)激活該邏輯組合。
在改變了第一位串的至少一位的邏輯狀態(tài)之后，執(zhí)行改變了的測試模式或改變了的測試模式功能，并且借助于串行第二位串經(jīng)由串行接口輸出測試結(jié)果或測試模式的狀態(tài)(或調(diào)整測試模式的值)。
在本發(fā)明方法中，所述第二寄存器組提供位掩碼，所述位掩碼有利地是可編程的，并且借助于所述位掩碼對第一寄存器組的一個(gè)或者多個(gè)寄存器進(jìn)行邏輯操作，以便改變一個(gè)或多個(gè)測試模式或一個(gè)或多個(gè)測試模式功能，其中在所述第一寄存器組中存儲有第一位串的位序。代替將完整的第一位串存儲在所述第一寄存器組中，其中在所述完整的第一位串中實(shí)現(xiàn)測試模式/測試模式功能的預(yù)期改變，只要僅僅激活相應(yīng)的位掩碼(第二寄存器組)，就足以實(shí)現(xiàn)上述改變，由此對第一位串執(zhí)行對應(yīng)于測試模式/測試模式功能的預(yù)期改變的邏輯操作?？梢越柚谙鄳?yīng)的短位序(例如4位報(bào)頭)來實(shí)現(xiàn)對相應(yīng)的第二寄存器組的尋址，因此與傳統(tǒng)方法相比能夠節(jié)省時(shí)間，其中在所述傳統(tǒng)方法中將必須傳輸完整的位串(例如250-300位)。尤其是以這種方式能夠如期望的那樣經(jīng)常接通和關(guān)斷單個(gè)測試模式。如果這種程序?qū)τ诹硪粶y試模式來說是值得期望的，那么可以簡單地對第二寄存器組進(jìn)行重新編程。借助于相應(yīng)的地址可以明確地存取每個(gè)第一或第二寄存器組。
第二寄存器組可以在任何時(shí)間被重新編程，包括當(dāng)正在執(zhí)行測試方法的時(shí)候。同樣地，也可以使第二寄存器組處于可定義的初始狀態(tài)(默認(rèn)狀態(tài))。
根據(jù)本發(fā)明方法的另一有利的改進(jìn)方案，m個(gè)第一位串和/或所述第二位串中的至少一個(gè)可以設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位。對于該二進(jìn)制校驗(yàn)位處于其兩個(gè)邏輯狀態(tài)的第一邏輯狀態(tài)(校驗(yàn)位沒有被“設(shè)置”，所述第一邏輯狀態(tài)例如用邏輯值“0”表示)的情況，該校驗(yàn)位導(dǎo)致測試邏輯跳過相關(guān)位串的跟隨所述校驗(yàn)位的位，直到測試邏輯檢測到處于例如用例如邏輯值“1”表示的另一、即第二邏輯狀態(tài)的相關(guān)位串的另一校驗(yàn)位為止。另一方面，對于該二進(jìn)制校驗(yàn)位處于其兩個(gè)邏輯狀態(tài)的第二邏輯狀態(tài)(校驗(yàn)位被“設(shè)置”)的情況，該校驗(yàn)位導(dǎo)致測試邏輯不跳過相關(guān)位串的跟隨所述校驗(yàn)位的位，而是讀入所述相關(guān)位串的位，直到測試邏輯檢測到處于另一、即第一邏輯狀態(tài)的位串的另一校驗(yàn)位為止。
因此，借助于本發(fā)明方法，能夠有利地借助于校驗(yàn)位將整個(gè)位串細(xì)分成多個(gè)位序，其中各個(gè)位序的位根據(jù)其在前的校驗(yàn)位的邏輯狀態(tài)由測試邏輯跳過，或者由測試邏輯讀入并作為測試結(jié)果或者作為測試模式的狀態(tài)(或者調(diào)整測試模式的值)輸出。換句話說，只有具有被設(shè)置的校驗(yàn)位的位序的位才被讀入到測試邏輯中，而具有未設(shè)置的校驗(yàn)位的位序的位不被讀入到測試邏輯中，因此在完整的位串的所有位不必被讀入到測試邏輯中的情況下，能夠僅僅控制確定的或者可確定的測試模式或者測試模式功能。同樣地，當(dāng)輸出測試結(jié)果時(shí)，能夠僅僅設(shè)置那些與測試模式或者測試模式功能的那些位序相關(guān)的校驗(yàn)位，其中應(yīng)針對所述測試模式或者測試模式功能的那些位序輸出測試結(jié)果。
由于具有未設(shè)置的校驗(yàn)位的位序的位可以在輸入和輸出位串的過程中由測試邏輯跳過，所以能夠在對寄存器組進(jìn)行編程時(shí)或者在輸出測試結(jié)果時(shí)極其有利地節(jié)省時(shí)間。
在本發(fā)明方法中，具有前置的校驗(yàn)位的位序可以被分配給一個(gè)或者多個(gè)測試模式，在這種情況下可能有利的是，具有前置的校驗(yàn)位的位序的位只被分配給單個(gè)測試模式。該測試模式可以通過分配給它們的位序的位來激活/去激活。同樣地，測試模式的參數(shù)能夠通過分配給測試模式的位序的位來改變，由此特定功能可被改變或者特定子功能可被激活/去激活。
另外，在本發(fā)明方法中，具有前置的校驗(yàn)位的位序可被分配給一個(gè)或者多個(gè)測試模式功能，在這種情況下可能有利的是，具有前置的校驗(yàn)位的位序的位只被分配給單個(gè)測試模式功能。該測試模式功能可以通過分配給它們的位序的位來激活/去激活。同樣地，由此測試模式功能可被改變。
在本發(fā)明方法中，此外可能有利的是，校驗(yàn)位位于第一和/或第二位串之前，這可能導(dǎo)致，根據(jù)校驗(yàn)位是否被設(shè)置，完整的位串的位由測試邏輯讀入或者由測試邏輯跳過。例如如果多個(gè)不同的位串突然被串行地傳輸?shù)揭獪y試的芯片，或者多個(gè)不同的位串突然由芯片輸出，但是應(yīng)只考慮其中的單個(gè)位串，則這可以證明是有利的。在這種情況下，校驗(yàn)位可以位于標(biāo)識該位串的位串報(bào)頭之前。
因此，在本發(fā)明方法中，校驗(yàn)位可以位于完整的位串之前，這導(dǎo)致根據(jù)校驗(yàn)位是否被設(shè)置，位串的位被讀入到測試邏輯中/從測試邏輯中讀出或者由測試邏輯跳過。另外，校驗(yàn)位可以位于可被分配給至少一個(gè)或者單個(gè)測試模式的一個(gè)、多個(gè)、或者所有位序之前，這導(dǎo)致根據(jù)校驗(yàn)位是否被設(shè)置，位序的位被讀入到測試邏輯中/從測試邏輯中讀出或者由測試邏輯跳過。另外，校驗(yàn)位可以位于可被分配給至少一個(gè)或者僅僅一個(gè)單個(gè)測試模式功能的一個(gè)、多個(gè)或者所有位序之前，這導(dǎo)致根據(jù)校驗(yàn)位是否被設(shè)置，位序的位被讀入到測試邏輯中/從測試邏輯中讀出或者由測試邏輯跳過。在最后提及的措施情況下，表述“測試模式功能”也應(yīng)包括測試模式子功能、即測試功能的其他變異，這些變異在實(shí)際意義上也是測試模式功能。
因此，上述將完整的位串細(xì)分成總是更小的每個(gè)都具有前置的校驗(yàn)位的位序能夠通過只設(shè)置相關(guān)位序的校驗(yàn)位來有針對性地控制測試模式或者測試模式功能。然而，從在測試設(shè)備和要測試的芯片之間串行傳輸位串時(shí)節(jié)省時(shí)間的觀點(diǎn)看，將位串細(xì)分成總是更小的位序是受限制的，以便位序的至少一位能由測試邏輯跳過。在這方面，校驗(yàn)位位于位串的每一位之前是沒有意義的，因?yàn)榕c位串的傳統(tǒng)傳輸相比這不會引起時(shí)間節(jié)省。換句話說，被分配給測試模式或者測試模式功能的位序應(yīng)該包含至少兩位。
本發(fā)明方法就其應(yīng)用而言不局限于任何方面。應(yīng)該僅作為例子提及的是，借助于本發(fā)明方法能夠調(diào)整電壓或者電流。


現(xiàn)在，將參考附圖基于可仿效的實(shí)施例更詳細(xì)地說明本發(fā)明。
圖1示意性地示出本發(fā)明方法的第一可仿效的實(shí)施例；圖2示意性地示出本發(fā)明方法的第二可仿效的實(shí)施例；圖3示意性地示出本發(fā)明方法的第三可仿效的實(shí)施例。
具體實(shí)施例方式
首先應(yīng)參考圖1，圖1示意性地示出本發(fā)明方法的第一可仿效的實(shí)施例。在這種情況下，假設(shè)芯片包括第一寄存器組和第二寄存器組，其寄存器借助于轉(zhuǎn)換操作1∶1地彼此邏輯地組合。在這種情況下，第二寄存器組是可自由編程的。
在本發(fā)明方法中，首先以第二寄存器組的位序RS2的形式對位掩碼進(jìn)行編程。該位序RS2包含報(bào)頭H和80個(gè)掩碼位MB1，MB2，...，MB80，其中只有兩位被設(shè)置、即具有邏輯值1，也就是MB13和MB71。這表示只針對掩碼位MB13和MB71在第一寄存器組的相應(yīng)位處、即與其邏輯地組合的位處發(fā)生轉(zhuǎn)換。
在改變(重新編程)之前，第一位串RS1位于第一寄存器組中。該第一位串RS1包含80個(gè)位，其中這80個(gè)位各自都分配有測試模式，即TM1，TM2，...，TM80。測試模式隨后通過被傳輸?shù)叫酒奈恍騊R進(jìn)行編程。位序PR導(dǎo)致位掩碼、即第二寄存器組的邏輯操作被應(yīng)用于第一寄存器組。這最終在第一寄存器組中導(dǎo)致第一位串RS1′，在這種情況下，測試模式TM13和TM71的位13和17相對于第一位串RS1被轉(zhuǎn)換。通過應(yīng)用位掩碼(第二寄存器組)，因此能夠以簡單的方式執(zhí)行對測試模式TM13和TM71的那些改變，其中這些改變對應(yīng)于相關(guān)位的轉(zhuǎn)換。例如，這可能包括這些測試模式的激活/去激活。矩形框標(biāo)識執(zhí)行轉(zhuǎn)換的位。
圖2示意性地示出本發(fā)明方法的第二可仿效的實(shí)施例，為了避免不必要的重復(fù)，只說明與圖1的可仿效的實(shí)施例的區(qū)別。在圖2的例子中，提供了兩個(gè)位掩碼(即兩個(gè)寄存器組)。首先利用兩個(gè)位序RS21和RS22對這兩個(gè)位掩碼進(jìn)行編程。借助于編程，在第一位掩碼中，通過RS21來設(shè)置掩碼位MB13和掩碼位MB 71(邏輯狀態(tài)“1”)，也就是說只對這些掩碼位進(jìn)行轉(zhuǎn)換。另一方面，借助于編程，在第二位掩碼中，通過RS22來設(shè)置掩碼位MB3(邏輯狀態(tài)“1”)，也就是說只對該掩碼位進(jìn)行轉(zhuǎn)換。RS1說明在激活位掩碼之前位于第一寄存器組中的第一位串。該第一位掩碼通過位序PR1來激活，該位序PR1導(dǎo)致測試模式TM13和TM71的位被轉(zhuǎn)換。作為結(jié)果產(chǎn)生改變了的第一位串RS1′。另一方面，通過位序PR2激活第二位掩碼，該位序PR2導(dǎo)致測試模式TM3的位被轉(zhuǎn)換。作為結(jié)果產(chǎn)生改變了的第一位串RS1″。
圖3示意性地示出本發(fā)明方法的第三可仿效的實(shí)施例，為了避免不必要的重復(fù)，只說明與圖1的可仿效的實(shí)施例的區(qū)別。在圖3的可仿效的實(shí)施例中，只提供一個(gè)位掩碼(即一個(gè)第二寄存器組)。與圖1的可仿效的實(shí)施例相比，在芯片內(nèi)基于測試模式產(chǎn)生該位掩碼(即第二寄存器組中的寄存器的邏輯狀態(tài))。因此，設(shè)置大量掩碼位，其中有掩碼位MB1和MB3。
RS1說明在激活位掩碼之前位于第一寄存器組中的第一位串。第一位掩碼通過位序PR1來激活，該位序PR1導(dǎo)致測試模式TM2和TM80的位被轉(zhuǎn)化。作為結(jié)果產(chǎn)生改變了的位串RS1′。該第一位掩碼重新通過位序PR2來激活，該位序PR2導(dǎo)致測試模式TM0和TM80的位重新被轉(zhuǎn)換。作為結(jié)果產(chǎn)生與第一位串RS1相同的第一位串RS″。這樣，能夠以一種非常簡單的方式在測試模式的不同狀態(tài)之間來回切換。
權(quán)利要求
1.一種用于測試半導(dǎo)體芯片、尤其是存儲器芯片的方法，其中在具有測試邏輯的要測試的芯片中設(shè)置至少一個(gè)測試模式，在所述芯片中執(zhí)行所述測試模式，并且從所述芯片中輸出測試結(jié)果或者所述測試模式的狀態(tài)，其特征在于，該方法包括以下步驟提供芯片，該芯片包括至少一個(gè)具有多個(gè)寄存器的第一寄存器組和至少一個(gè)具有多個(gè)寄存器的第二寄存器組，所述第一寄存器組的至少一個(gè)寄存器和所述第二寄存器組的至少一個(gè)寄存器1∶1地彼此邏輯地組合；在所述第一寄存器組中存儲第一串行位串，該第一串行位串的位序可被分配給至少一個(gè)測試模式；傳輸位序，以便將所述第一寄存器組和所述第二寄存器組之間的邏輯組合應(yīng)用于存儲在所述第一寄存器組中的第一位串；借助于串行第二位串讀出測試結(jié)果或者測試模式的狀態(tài)。
2.按照權(quán)利要求1所述的方法，其特征在于，在所述第一和第二位串的所有寄存器之間存在1∶1的邏輯組合。
3.按照權(quán)利要求1或者2所述的方法，其特征在于，所述第二寄存器組的寄存器能夠被編程用于激活/去激活其邏輯組合。
4.按照上述權(quán)利要求之一所述的方法，其特征在于，從所述芯片的外部傳輸存儲在所述第一寄存器組中的第一串行位串。
5.按照上述權(quán)利要求1至3之一所述的方法，其特征在于，在所述芯片的內(nèi)部產(chǎn)生存儲在所述第一寄存器組中的第一串行位串。
6.按照上述權(quán)利要求之一所述的方法，其特征在于，所述寄存器1∶1的邏輯組合是一種轉(zhuǎn)換。
7.按照上述權(quán)利要求之一所述的方法，其特征在于，所述第一位串設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位，所述測試邏輯通過處于第一邏輯狀態(tài)的校驗(yàn)位這樣來控制，使得跳過所述位串的跟隨所述校驗(yàn)位的位，直到所述測試邏輯檢測到處于第二邏輯狀態(tài)的校驗(yàn)位為止，并且所述測試邏輯通過處于所述第二邏輯狀態(tài)的校驗(yàn)位這樣來控制，使得不跳過所述第一位串的跟隨所述校驗(yàn)位的位，直到所述測試邏輯檢測到處于所述第一邏輯狀態(tài)的校驗(yàn)位為止。
8.按照上述權(quán)利要求之一所述的方法，其特征在于，所述第二位串設(shè)置有至少一個(gè)二進(jìn)制校驗(yàn)位，所述測試邏輯通過處于第一邏輯狀態(tài)的校驗(yàn)位這樣來控制，使得跳過所述位串的跟隨所述校驗(yàn)位的位，直到所述測試邏輯檢測到處于第二邏輯狀態(tài)的校驗(yàn)位為止，并且所述測試邏輯通過處于所述第二邏輯狀態(tài)的校驗(yàn)位這樣來控制，使得不跳過所述位串的跟隨所述校驗(yàn)位的位，直到所述測試邏輯檢測到處于所述第一邏輯狀態(tài)的校驗(yàn)位為止。
9.按照權(quán)利要求7或者8所述的方法，其特征在于，校驗(yàn)位處于所述位串的被分配給至少一個(gè)測試模式的位序之前。
10.按照權(quán)利要求7或者8所述的方法，其特征在于，校驗(yàn)位處于所述位串的被分配給單個(gè)測試模式的位序之前。
11.按照權(quán)利要求7或者8所述的方法，其特征在于，校驗(yàn)位處于所述位串的被分配給至少一個(gè)測試模式功能的位序之前。
12.按照權(quán)利要求7或者8所述的方法，其特征在于，校驗(yàn)位處于所述位串的被分配給單個(gè)測試模式功能的位序之前。
13.按照上述權(quán)利要求7至12之一所述的方法，其特征在于，校驗(yàn)位處于至少一個(gè)位串之前。
14.按照上述權(quán)利要求7至13之一所述的方法，其特征在于，校驗(yàn)位處于所有的被分配給至少一個(gè)測試模式的位序之前。
15.按照上述權(quán)利要求7至13之一所述的方法，其特征在于，校驗(yàn)位處于所有的被分配給單個(gè)測試模式的位序之前。
16.按照上述權(quán)利要求7至15之一所述的方法，其特征在于，分配給測試模式的位序被用于激活或者去激活該測試模式。
17.按照上述權(quán)利要求7至15之一所述的方法，其特征在于，分配給測試模式或者測試模式功能的位序被用于設(shè)置該測試模式的參數(shù)。
全文摘要
本發(fā)明涉及一種用于測試半導(dǎo)體芯片、尤其是存儲器芯片的方法，其中在具有測試邏輯的要測試的芯片中設(shè)置至少一個(gè)測試模式，在所述芯片中執(zhí)行所述模式，并且從所述芯片中輸出測試結(jié)果或者所述測試模式的狀態(tài)，該方法包括以下步驟提供芯片，該芯片包括至少一個(gè)具有多個(gè)寄存器的第一寄存器組和至少一個(gè)具有多個(gè)寄存器的第二寄存器組，第一寄存器組的至少一個(gè)寄存器和第二寄存器組的至少一個(gè)寄存器1∶1地彼此邏輯地組合；在第一寄存器組中存儲第一串行位串，該第一串行位串的位序可被分配給至少一個(gè)測試模式；傳輸位序，以便將第一寄存器組和第二寄存器組之間的邏輯組合應(yīng)用于存儲在第一寄存器組中的第一位串；借助于串行第二位串讀出測試結(jié)果。
文檔編號G11C29/48GK1805053SQ20051012858
公開日2006年7月19日 申請日期2005年11月29日 優(yōu)先權(quán)日2004年11月29日
發(fā)明者J·卡爾朔伊爾, U·哈特曼, P·施特拉克 申請人:因芬尼昂技術(shù)股份公司