專利名稱：存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器。
背景技術(shù)：
以往，作為非易失性存儲器的一種，公知強(qiáng)電介質(zhì)存儲器。這種強(qiáng)電介質(zhì)存儲器例如被公開于特開2001-210795號公報中。該現(xiàn)有的強(qiáng)電介質(zhì)存儲器是將基于強(qiáng)電介質(zhì)的極化方向的偽電容變換利用為存儲器元件的存儲器。再有，強(qiáng)電介質(zhì)存儲器在原理上作為兼?zhèn)淠芨咚偾乙缘碗妷哼M(jìn)行數(shù)據(jù)改寫的優(yōu)點與非易失性的優(yōu)點的理想存儲器備受矚目。
圖33是表示現(xiàn)有的一例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的存儲器單元陣列的等效電路圖。圖34是用于說明現(xiàn)有的一例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的動作的磁滯曲線圖(hysteresis graph)。參照圖33，現(xiàn)有的一例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的存儲器單元501由單一的強(qiáng)電介質(zhì)電容器501a構(gòu)成，該強(qiáng)電介質(zhì)電容器由形成為沿互相交叉的方向延伸的字線WL與位線BL；和配置于字線WL與位線BL之間的強(qiáng)電介質(zhì)膜(未圖示)構(gòu)成。
在此，參照圖33及圖34說明現(xiàn)有的一例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的動作。另外，在以下的表1中示出讀出動作時及寫入動作時施加在字線WL與位線BL上的電壓。


作為寫入動作，在待機(jī)狀態(tài)下強(qiáng)電介質(zhì)電容501a的兩端為同一電位。在寫入數(shù)據(jù)“0”時，向選出的字線WL(選擇WL)施加Vcc的電壓，同時向選出的位線BL(選擇BL)施加0V的電壓。此時，強(qiáng)電介質(zhì)電容器501a被施加了Vcc的電位差。由此，選出的存儲器單元501的強(qiáng)電介質(zhì)電容器501a的極化狀態(tài)移向圖34所示的A點。然后，若使強(qiáng)電介質(zhì)電容器501a的兩端為同一電位，則強(qiáng)電介質(zhì)電容器501a的極化狀態(tài)轉(zhuǎn)移到圖34所示的“0”。在寫入數(shù)據(jù)“1”時，在選擇WL上施加0V的電壓，同時在選擇BL上施加Vcc的電壓。此時，強(qiáng)電介質(zhì)電容器501a被施加了-Vcc的電位差。由此，選出的存儲器單元501的強(qiáng)電介質(zhì)電容器501a的極化狀態(tài)移向圖34的B點。然后，若使強(qiáng)電介質(zhì)電容器501a的兩端為同一電位，則強(qiáng)電介質(zhì)電容器501a(參照圖33)的極化狀態(tài)轉(zhuǎn)移到圖34所示的“1”。
再有，作為讀出動作，首先在將選擇BL預(yù)充電到0V電壓后，成為浮地狀態(tài)。接著，使選擇WL上升到Vcc的電壓。若將強(qiáng)電介質(zhì)電容器501a(參照圖33)的電容設(shè)為CFE、將選出的位線BL的寄生電容設(shè)為CBL，則此時的選擇WL與選擇BL的電位差Vcc被CFE和CBL電容分割。還有，強(qiáng)電介質(zhì)電容器501a的電容CFE根據(jù)所保持的數(shù)據(jù)“0”或“1”，可以近似為C0或C1。因此，通過以下的式(1)和式(2)來表示選出的位線BL的電位。
V0＝{C0/(C0+CBL)}×Vcc (1)V1＝{C1/(C1+CBL)}×Vcc (2)上式(1)表示保持有數(shù)據(jù)“0”時的選擇BL的電位V0，上式(2)表示保持有數(shù)據(jù)“1”時的選擇BL的電位V1。
通過由讀出放大器判斷上式(1)的位線電位V0與上式(2)的位線電位V1的電位差，從而進(jìn)行數(shù)據(jù)的讀出。在該數(shù)據(jù)的讀出時，由于存儲器電源501的數(shù)據(jù)被破壞，故在數(shù)據(jù)的讀出后進(jìn)行與讀出數(shù)據(jù)對應(yīng)的重新寫入動作(復(fù)原，restore)。
然而，在圖33所示的現(xiàn)有一例的簡單矩陣方式強(qiáng)電介質(zhì)存儲器中，由于在寫入動作及讀出動作時向所有的非選擇存儲器單元501施加1/3Vcc的電位差，故如圖35所示，由于強(qiáng)電介質(zhì)膜具有的磁滯特性，存在強(qiáng)電介質(zhì)電容器501a的極化量減少的缺陷。其結(jié)果是，存在產(chǎn)生干擾(disturb)現(xiàn)象、即非選擇存儲器單元501的數(shù)據(jù)消失的現(xiàn)象的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而進(jìn)行的，本發(fā)明的一個目的在于，提供一種能夠抑制非選擇存儲器單元的數(shù)據(jù)消失的干擾現(xiàn)象的存儲器。
為了實現(xiàn)上述目的，本發(fā)明的第一方面的存儲器，具備存儲器單元陣列，其包括位線；配置為與位線交叉的字線；和連接在位線與字線之間的存儲器單元；通過對所選擇的存儲器單元進(jìn)行的存取動作，向存儲器單元施加第一電壓脈沖和第二電壓脈沖，其中存取動作包括讀出動作、重新寫入動作以及寫入動作的至少一種，第一電壓脈沖提供使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的電場，第二電壓脈沖提供不使存儲數(shù)據(jù)反轉(zhuǎn)的與第一方向反向的電場；并且對存儲器單元進(jìn)行用于使殘留極化量恢復(fù)的恢復(fù)動作。
在該第一方面的存儲器中，如上所述，通過對所選擇的存儲器單元進(jìn)行的存取動作，向非選擇的存儲器單元施加方向相反的第一電壓脈沖和第二電壓脈沖，其中存取動作包括讀出動作、重新寫入動作以及寫入動作的至少一種，從而在非選擇的存儲器單元中進(jìn)行殘留極化量的劣化與劣化與消除(恢復(fù))，因此可以抑制非選擇的存儲器單元的殘留極化量單方面地劣化。由此，可以抑制非選擇存儲器單元的干擾現(xiàn)象。再有，即使在由于存取動作而在任意存儲器單元中產(chǎn)生殘留極化量的劣化的情況下，通過對存儲器單元進(jìn)行用于使殘留極化量恢復(fù)的恢復(fù)動作，也可以使得產(chǎn)生了殘留極化量劣化的存儲器單元的殘留極化量恢復(fù)。由此，即使在由于存取動作而在任意存儲器單元中產(chǎn)生殘留極化量的劣化的情況下，也可以可靠地抑制因為殘留極化量的劣化產(chǎn)生而導(dǎo)致存儲器單元的干擾現(xiàn)象發(fā)生的情況。
在上述第一方面的存儲器中，優(yōu)選通過進(jìn)行恢復(fù)動作，從而進(jìn)行恢復(fù)動作的存儲器單元以外的存儲器單元維持能判別存儲數(shù)據(jù)的殘留極化量。根據(jù)該構(gòu)成，可以一邊通過恢復(fù)動作而使進(jìn)行恢復(fù)動作的存儲器單元的殘留極化量的劣化恢復(fù)，一邊抑制進(jìn)行恢復(fù)動作以外的存儲器單元以外的存儲器單元中產(chǎn)生殘留極化量劣化所引起的干擾現(xiàn)象發(fā)生。
在上述第一方面的存儲器中，優(yōu)選恢復(fù)動作在由于存取動作而使任意的存儲器單元發(fā)生了規(guī)定量以上的殘留極化量的劣化后進(jìn)行。根據(jù)該構(gòu)成，與按每個存取動作每次進(jìn)行恢復(fù)動作的情況相比，可以大幅度減少恢復(fù)動作的動作時間。由此，即使在進(jìn)行了恢復(fù)動作的情況下，也可以抑制存儲器的動作數(shù)增大。
在上述第一方面的存儲器中，優(yōu)選存儲器單元包括與所選擇的位線和所選擇的字線相連的選擇存儲器單元；選擇存儲器單元以外的非選擇存儲器單元；恢復(fù)動作通過以下方式進(jìn)行根據(jù)對選擇存儲器單元進(jìn)行的讀出及重新寫入動作，對存儲器單元施加提供第一方向的電場的第一電壓脈沖、和提供與第一方向反向的電場的第二電壓脈沖，在通過讀出動作讀出的數(shù)據(jù)為第一數(shù)據(jù)時和為第二數(shù)據(jù)時，變更用于對存儲器單元施加第一電壓脈沖和第二電壓脈沖的方法。根據(jù)該構(gòu)成，恢復(fù)動作時可以一邊通過對選擇存儲器單元進(jìn)行的讀出及重新寫入動作而使選擇存儲器單元的殘留極化量劣化恢復(fù)，一邊通過施加給非選擇存儲器單元的方向相反的第一電壓脈沖和第二電壓脈沖，抑制非選擇存儲器單元中產(chǎn)生的殘留極化量單方面的劣化。由此，可以一邊使選擇存儲器單元的殘留極化量的劣化恢復(fù)，一邊抑制非選擇存儲器單元中殘留極化量劣化產(chǎn)生，因此在全部存儲器單元中可以抑制殘留極化量的劣化所引起的干擾現(xiàn)象發(fā)生。再有，在恢復(fù)動作之際通過讀出動作讀出的數(shù)據(jù)為第一數(shù)據(jù)時和為第二數(shù)據(jù)時，通過變更用于向存儲器單元施加第一電壓脈沖和第二電壓脈沖的方法，從而在數(shù)據(jù)為第一數(shù)據(jù)時和為第二數(shù)據(jù)時可以分別向非選擇存儲器單元施加方向相反的電壓僅需要的次數(shù)。
該情況下，優(yōu)選恢復(fù)動作是通過對選擇存儲器單元進(jìn)行的讀出及重新寫入動作，分別向存儲器單元施加第一電壓脈沖和第二電壓脈沖相同次數(shù)而進(jìn)行的。根據(jù)該構(gòu)成，可以可靠地消除非選擇存儲器單元中產(chǎn)生的殘留極化量的劣化。
在上述第一方面的存儲器中，優(yōu)選對與所選擇的字線相連的全部存儲器單元一個一個地進(jìn)行恢復(fù)動作。根據(jù)該構(gòu)成，可以容易地使與所選擇的字線相連的全部存儲器單元的殘留極化量的劣化恢復(fù)。由此，若依次選擇存儲器單元陣列所包含的全部字線，并且對與所選擇的字線相連的全部存儲器單元一個一個地進(jìn)行恢復(fù)動作，則可以容易地使存儲器單元陣列所包含的全部存儲器單元的殘留極化量的劣化恢復(fù)。
在上述第一方面的存儲器中，對與所選擇的字線相連的全部存儲器單元一并進(jìn)行恢復(fù)動作。根據(jù)該構(gòu)成，可以容易地使與所選擇的字線相連的全部存儲器單元的殘留極化量的劣化恢復(fù)。由此，若依次選擇存儲器單元陣列所包含的全部字線，并且對與所選擇的字線相連的全部存儲器單元一并進(jìn)行恢復(fù)動作，則可以容易地使存儲器單元陣列所包含的全部存儲器單元的殘留極化量的劣化恢復(fù)。
在上述第一方面的存儲器中，還具備恢復(fù)動作控制電路，其根據(jù)由于存取動作而使存儲器單元發(fā)生了規(guī)定量以上的殘留極化量劣化，使針對存儲器單元的恢復(fù)動作開始。根據(jù)該構(gòu)成，可以容易地通過恢復(fù)動作控制電路在存儲器單元中產(chǎn)生了規(guī)定量以上的殘留極化量的劣化后進(jìn)行針對存儲器單元的恢復(fù)動作。
該情況下，優(yōu)選還包括偽單元，其對應(yīng)于通過存取動作而向存儲器單元施加第一電壓脈沖和第二電壓脈沖，施加第三電壓脈沖與第四電壓脈沖，其中第三電壓脈沖提供第一方向的電場，并且具有與第一電壓脈沖實質(zhì)相同的電壓，第四電壓脈沖提供與第一方向反向的電場，并且具有與第二電壓脈沖實質(zhì)相同的電壓，恢復(fù)動作控制電路響應(yīng)于偽單元中發(fā)生了規(guī)定量以上的殘留極化量劣化的事實，開始針對存儲器單元的恢復(fù)動作。根據(jù)該構(gòu)成，可以容易地通過存取動作，響應(yīng)于具有與存儲器單元相同的極化特性的偽單元中產(chǎn)生了規(guī)定量以上的殘留極化量劣化的事實，由恢復(fù)動作控制電路開始針對存儲器單元的恢復(fù)動作。
在上述第一方面的存儲器中，優(yōu)選存儲器單元包括強(qiáng)電介質(zhì)電容器，在存取動作時及恢復(fù)動作時的至少任一方時，向所選出的存儲器單元施加具有規(guī)定脈沖寬度的高電壓的電壓脈沖，并且向非選擇的存儲器單元施加具有規(guī)定脈沖寬度的低電壓的電壓脈沖，規(guī)定的脈沖寬度被設(shè)定為以下脈沖寬度在向強(qiáng)電介質(zhì)電容器施加高電壓的電壓脈沖時，產(chǎn)生極化反轉(zhuǎn)，在向強(qiáng)電介質(zhì)電容器施加低電壓的電壓脈沖時實質(zhì)上不產(chǎn)生極化反轉(zhuǎn)。根據(jù)該構(gòu)成，在存取動作時及恢復(fù)動作時的至少任一方時，可以對所選擇的存儲器單元進(jìn)行伴隨極化反轉(zhuǎn)的寫入或讀出，并且對非選擇存儲器單元可以幾乎不使極化反轉(zhuǎn)發(fā)生。其結(jié)果時，在存取動作時及恢復(fù)動作時的至少任一方時，可以更有效地避免非選擇存儲器單元中的干擾現(xiàn)象。
本發(fā)明第二方面的存儲器，具備存儲器單元陣列，其包含多個分別具有多個非易失性存儲器單元的存儲器單元塊；刷新機(jī)構(gòu)，其用于對存儲器單元進(jìn)行寫入；第一次數(shù)檢測機(jī)構(gòu)，其檢測針對存儲器單元陣列內(nèi)的全部存儲器單元的存取次數(shù)；和存取動作檢測機(jī)構(gòu)，其檢測規(guī)定數(shù)的存儲器單元每一個的存取動作，刷新機(jī)構(gòu)根據(jù)第一次數(shù)檢測機(jī)構(gòu)檢測出針對全部存儲器單元的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，和存取動作檢測機(jī)構(gòu)的檢測結(jié)果，對規(guī)定數(shù)的存儲器單元所屬的至少一個存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。
在上述第二方面的存儲器中，如上所述，通過構(gòu)成為設(shè)置檢測所定數(shù)的每個存儲器的存取動作的存取動作檢測機(jī)構(gòu)，并且刷新機(jī)構(gòu)根據(jù)存取動作檢測機(jī)構(gòu)的檢測結(jié)果，對規(guī)定數(shù)的存儲器單元所屬的至少一個存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入，從而可以僅對規(guī)定數(shù)的存儲器單元所屬的存儲器單元塊內(nèi)的存儲器單元進(jìn)行重新寫入，因此與在刷新動作時對存儲器單元陣列所包含的全部存儲器單元依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行了重新寫入(刷新)的存儲器單元受到其他存儲器單元的刷新動作所引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元受到干擾的次數(shù)。再有，通過構(gòu)成為刷新機(jī)構(gòu)根據(jù)第一次數(shù)檢測機(jī)構(gòu)檢測出針對全部存儲器單元的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實進(jìn)行重新寫入，從而與檢測針對各存儲器單元塊的存取次數(shù)，按針對各存儲器單元塊的規(guī)定存取次數(shù)進(jìn)行刷新動作的情況不同，可以按一定的存取次數(shù)定期地進(jìn)行刷新動作。由此，因為在刷新動作時可以按一定的存取次數(shù)定期地進(jìn)行使通常的存取動作暫時待機(jī)等的控制，故可以簡化存儲器的控制。
在上述第二方面的存儲器中，優(yōu)選存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)，其保持每個存儲器單元塊的存取動作的有無，刷新機(jī)構(gòu)根據(jù)第一次數(shù)檢測機(jī)構(gòu)檢測出針對全部存儲器單元的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，和第一保持機(jī)構(gòu)保持有針對對應(yīng)的存儲器單元塊的存取動作存在的事實，對至少一個存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，可以容易地只對存在存取動作的存儲器單元塊內(nèi)的存儲器單元進(jìn)行重新寫入，因此可以容易地減少刷新時存儲器單元受到干擾的次數(shù)。
在上述第二方面的存儲器中，優(yōu)選存取動作檢測機(jī)構(gòu)包括第二次數(shù)檢測機(jī)構(gòu)，其檢測每個存儲器單元塊的存取次數(shù)，刷新機(jī)構(gòu)根據(jù)第一次數(shù)檢測機(jī)構(gòu)檢測出針對全部存儲器單元的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，和第二次數(shù)檢測機(jī)構(gòu)檢測出針對對應(yīng)的存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，對至少一個存儲器單元塊所包含的全部存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，可以容易地根據(jù)存取次數(shù)達(dá)到規(guī)定次數(shù)，選擇需要進(jìn)行刷新動作的存儲器單元塊，進(jìn)行刷新動作。
在上述第二方面的存儲器中，優(yōu)選還包括分別連接規(guī)定數(shù)的存儲器單元的多條字線，存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)，其保持每條字線的存取動作的有無，刷新機(jī)構(gòu)根據(jù)第一次數(shù)檢測機(jī)構(gòu)檢測出針對全部存儲器單元的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，和第一保持機(jī)構(gòu)保持有針對對應(yīng)的字線的存取動作存在的事實，對與至少一條字線對應(yīng)的存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，可以容易地僅對存在存取動作的字線所對應(yīng)的存儲器單元塊內(nèi)的存儲器單元進(jìn)行重新寫入，因此可以容易地減少刷新時存儲器單元受到干擾的次數(shù)。
該情況下，優(yōu)選第一保持機(jī)構(gòu)按照每條字線設(shè)置。根據(jù)該構(gòu)成，可以容易地根據(jù)第一保持機(jī)構(gòu)，選擇與存在存取動作的字線對應(yīng)的存儲器單元塊。
在上述包含保持每條字線的存取動作的有無的第一保持機(jī)構(gòu)的構(gòu)成中，優(yōu)選還包括第二次數(shù)檢測機(jī)構(gòu)，其檢測每個存儲器單元塊的存取次數(shù)，在由第二次數(shù)檢測機(jī)構(gòu)檢測出針對至少一個存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)時，在至少一個存儲器單元塊所對應(yīng)的全部第一保持機(jī)構(gòu)保持有存取動作存在的事實的情況下，與至少一個存儲器單元塊對應(yīng)的全部第一保持機(jī)構(gòu)變化為保持無存取動作的狀態(tài)，刷新機(jī)構(gòu)在由至少一個存儲器單元塊所對應(yīng)的全部第一保持機(jī)構(gòu)保持有存取動作不存在的情況下，對至少一個存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，在被認(rèn)為通過經(jīng)由對應(yīng)的全部字線進(jìn)行存取動作而可以比較均等地進(jìn)行針對存儲器單元的存取動作，從而干擾的影響小的存儲器單元塊中，可以不進(jìn)行重新寫入。由此，因為可以減少進(jìn)行基于刷新動作的重新寫入動作的次數(shù)，故可以由此減少刷新時存儲器單元受到干擾的次數(shù)。
該情況下，優(yōu)選第二次數(shù)檢測機(jī)構(gòu)按照每個存儲器單元塊設(shè)置。根據(jù)該構(gòu)成，可以容易地由第二次數(shù)檢測機(jī)構(gòu)檢測每個存儲器單元塊的存取次數(shù)。
在上述第二方面的存儲器中，優(yōu)選在電源接通時，刷新機(jī)構(gòu)對存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，可以在每次電源接通時對存儲器單元進(jìn)行刷新動作。由此，即使在針對存儲器單元的存取次數(shù)達(dá)到用于進(jìn)行刷新動作的規(guī)定次數(shù)之前，由于斷開電源，而使進(jìn)行刷新動作前計數(shù)器檢測出的存取次數(shù)的數(shù)據(jù)消失的情況下，也可以在之后的電源接通之際刷新存儲器單元。其結(jié)果是，即使在重復(fù)電源的接通與斷開的情況下，由于可以抑制干擾累積于存儲器單元內(nèi)，故可以可靠地抑制干擾所導(dǎo)致的數(shù)據(jù)的消失。
該情況下，優(yōu)選還包括檢測電源的接通的電源接通檢測機(jī)構(gòu)，刷新機(jī)構(gòu)根據(jù)電源接通檢測機(jī)構(gòu)的檢測結(jié)果，對存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，可以容易地在電源接通是對存儲器單元進(jìn)行重新寫入。
本發(fā)明第三方面的存儲器，具備非易失性存儲器單元；刷新機(jī)構(gòu)，其用于對存儲器單元進(jìn)行重新寫入；刷新機(jī)構(gòu)在電源接通時對存儲器單元進(jìn)行讀出及重新寫入。
在該第三方面的存儲器中，如上所述，在電源接通時通過由刷新機(jī)構(gòu)對存儲器單元進(jìn)行讀出及重新寫入，從而可以在每次接通電源時對存儲器單元進(jìn)行刷新動作。由此，即使在達(dá)到規(guī)定次數(shù)前斷開電源之后，重復(fù)接通電源的動作的情況下，也可以抑制由于到斷開電源為止的存取動作而產(chǎn)生的干擾在存儲器單元中累積的現(xiàn)象。其結(jié)果是，可以抑制因所累積的干擾而導(dǎo)致存儲器單元的數(shù)據(jù)消失的現(xiàn)象。
在上述第三方面的存儲器中，優(yōu)選還包括第一次數(shù)檢測機(jī)構(gòu)，其檢測針對存儲器單元的存取次數(shù)，刷新機(jī)構(gòu)除了在電源接通時以外，至少根據(jù)由第一次數(shù)檢測機(jī)構(gòu)檢測出針對存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，對存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，除了在電源接通時之外，即使在由第一次數(shù)檢測機(jī)構(gòu)檢測出針對存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的情況下，也可以對存儲器單元進(jìn)行讀出及重新寫入。由此，可以更可靠的抑制干擾所導(dǎo)致的數(shù)據(jù)的消失。
在上述第三方面的存儲器中，優(yōu)選存儲器單元設(shè)置多個，該存儲器還包括存儲器單元陣列，其包含多個分別具有多個非易失性存儲器單元的存儲器單元塊；和存取動作檢測機(jī)構(gòu)，其檢測規(guī)定數(shù)的存儲器單元每一個的存取動作，刷新機(jī)構(gòu)除了在電源接通時以外，至少根據(jù)存取動作檢測機(jī)構(gòu)的檢測結(jié)果，對規(guī)定數(shù)的存儲器單元所屬的至少一個存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，由于可以僅對規(guī)定數(shù)的存儲器單元所屬的存儲器單元塊內(nèi)的存儲器單元進(jìn)行讀出及重新寫入，故與在刷新動作時對存儲器單元陣列所包含的全部存儲器單元依次進(jìn)行讀出及重新寫入的情況相比，可以減少已經(jīng)進(jìn)行了重新寫入(刷新)的存儲器單元受到其他存儲器單元的刷新動作所引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元受到干擾的次數(shù)。
該情況下，優(yōu)選存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)，其保持每個存儲器單元塊的存取動作的有無，刷新機(jī)構(gòu)除了在電源接通時以外，至少根據(jù)第一保持機(jī)構(gòu)保持有針對對應(yīng)的存儲器單元塊的存取動作存在的事實，對至少一個存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，可以容易地只對存在存取動作的存儲器單元塊內(nèi)的存儲器單元進(jìn)行重新寫入，因此可以容易地減少刷新時存儲器單元受到干擾的次數(shù)。
在上述包含存取動作檢測機(jī)構(gòu)的構(gòu)成中，優(yōu)選存取動作檢測機(jī)構(gòu)包括第二次數(shù)檢測機(jī)構(gòu)，其檢測每個存儲器單元塊的存取次數(shù)，刷新機(jī)構(gòu)除了在電源接通時以外，至少根據(jù)第二次數(shù)檢測機(jī)構(gòu)檢測出針對對應(yīng)的所述存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，對至少一個存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，可以容易地根據(jù)存取次數(shù)達(dá)到規(guī)定次數(shù)，選擇需要進(jìn)行刷新動作的存儲器單元塊，進(jìn)行刷新動作。
在上述包含存取動作檢測機(jī)構(gòu)的構(gòu)成中，優(yōu)選還包括分別連接規(guī)定數(shù)的存儲器單元的多條字線，存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)，其保持每條字線的存取動作的有無，刷新機(jī)構(gòu)除了在電源接通時以外，至少根據(jù)第一保持機(jī)構(gòu)保持有針對對應(yīng)的字線的存取動作存在的事實，對與至少一條字線對應(yīng)的存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，可以容易地僅對存在存取動作的字線所對應(yīng)的存儲器單元塊內(nèi)的存儲器單元進(jìn)行重新寫入，因此可以容易地減少刷新時存儲器單元受到干擾的次數(shù)。
另外，在本發(fā)明中，也可以考慮以下構(gòu)成。即，在上述第一方面的存儲器中，優(yōu)選存儲器包括與所選擇的字線相連的選擇存儲器單元；和作為選擇存儲器單元以外的存儲器單元的非選擇存儲器單元，恢復(fù)動作通過根據(jù)對選擇存儲器單元進(jìn)行的讀出及重新寫入動作，向存儲器單元施加提供第一方向電場的第一電壓脈沖、和提供與第一方向反向的電場的第二電壓脈沖或者實質(zhì)上不施加電壓脈沖而進(jìn)行。根據(jù)該構(gòu)成，在恢復(fù)動作時通過對選擇存儲器單元進(jìn)行的讀出及重新寫入動作而使選擇存儲器單元的殘留極化量劣化恢復(fù)。再有，在向非選擇存儲器單元施加方向相反的第一電壓脈沖與第二電壓脈沖的情況下，可以抑制殘留極化量單方面的劣化，在實質(zhì)上不施加電壓脈沖的情況下，可以抑制殘留極化量產(chǎn)生。由此，在所有的存儲器單元中可以抑制殘留極化量的劣化所引起的干擾現(xiàn)象發(fā)生。
在該情況下，優(yōu)選恢復(fù)動作通過根據(jù)對選擇存儲器單元進(jìn)行的讀出及重新寫入動作，向存儲器單元分別相同次數(shù)地施加第一電壓脈沖和第二電壓脈沖而進(jìn)行。根據(jù)該構(gòu)成，由于分別以相同次數(shù)進(jìn)行非選擇存儲器單元中產(chǎn)生的殘留極化量的劣化與劣化的消除(恢復(fù))，故可以可靠地抑制殘留極化量的劣化。
還有，在上述第一方面的存儲器中，優(yōu)選還包括用于計數(shù)針對存儲器單元的存取次數(shù)的計數(shù)機(jī)構(gòu)，恢復(fù)動作按照計數(shù)機(jī)構(gòu)計數(shù)的針對存儲器單元的存取次數(shù)來進(jìn)行。根據(jù)該構(gòu)成，通過調(diào)節(jié)進(jìn)行恢復(fù)動作的存取次數(shù)，從而即使在通常的存取動作以外還進(jìn)行了恢復(fù)動作的情況下，也可以抑制存儲器的動作數(shù)大幅度增大。
進(jìn)而，在上述第一方面的存儲器中，優(yōu)選還包括用于計測針對存儲器單元的存取時間的計測機(jī)構(gòu)，每當(dāng)經(jīng)過計測機(jī)構(gòu)計測到的針對存儲器單元的規(guī)定存取時間就進(jìn)行刷新動作。根據(jù)該構(gòu)成，通過調(diào)節(jié)進(jìn)行恢復(fù)動作的存取時間，從而即使在通常的存取動作以外還進(jìn)行了恢復(fù)動作的情況下，也可以抑制存儲器的動作數(shù)大幅度增大。
再有，在上述第三方面的存儲器中，優(yōu)選還具備檢測電源的接通的電源接通檢測機(jī)構(gòu)，刷新機(jī)構(gòu)響應(yīng)于電源接通檢測機(jī)構(gòu)檢測出電源接通的事實，對存儲器單元進(jìn)行讀出及重新寫入。根據(jù)該構(gòu)成，可以容易地在電源接通時對存儲器單元進(jìn)行讀出及重新寫入(再存儲)。
還有，在上述存取動作檢測機(jī)構(gòu)包含保持每條字線的存取動作的有無的第一保持機(jī)構(gòu)的構(gòu)成中，優(yōu)選第一保持機(jī)構(gòu)按照每條字線設(shè)置。根據(jù)該構(gòu)成，可以容易地根據(jù)第一保持機(jī)構(gòu)來選擇與存在存取動作的字線對應(yīng)的存儲器單元塊。
再有，在上述存取動作檢測機(jī)構(gòu)包含保持每條字線的存取動作的有無的第一保持機(jī)構(gòu)的構(gòu)成中，優(yōu)選還包括檢測每個存儲器單元塊的存取次數(shù)的第二次數(shù)檢測機(jī)構(gòu)，在由第二次數(shù)檢測機(jī)構(gòu)檢測出針對至少一個存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)時，在至少一個存儲器單元塊所對應(yīng)的全部第一保持機(jī)構(gòu)保持有存取動作存在的情況下，與至少一個存儲器單元塊對應(yīng)的全部第一保持機(jī)構(gòu)變化為保持無存取動作的狀態(tài)，刷新機(jī)構(gòu)在由至少一個存儲器單元塊所對應(yīng)的全部第一保持機(jī)構(gòu)保持有存取動作不存在的情況下，對至少一個存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。根據(jù)該構(gòu)成，在被認(rèn)為通過經(jīng)由對應(yīng)的全部字線進(jìn)行存取動作而可以比較均等地進(jìn)行針對存儲器單元的存取動作，從而干擾的影響小的存儲器單元塊中，可以不進(jìn)行重新寫入。由此，因為可以減少進(jìn)行基于刷新動作的重新寫入動作的次數(shù)，故可以由此減少刷新時存儲器單元受到干擾的次數(shù)。
該情況下，優(yōu)選第二次數(shù)檢測機(jī)構(gòu)按照每個存儲器單元塊設(shè)置。根據(jù)該構(gòu)成，可以容易地由第二次數(shù)檢測機(jī)構(gòu)檢測每個存儲器單元塊的存取次數(shù)。


圖1是表示本發(fā)明第一實施方式的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的框圖。
圖2是圖1所示的第一實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元陣列的等效電路圖。
圖3是表示圖1所示的第一實施方式的強(qiáng)電介質(zhì)存儲器的刷新控制電路的構(gòu)成的框圖。
圖4是用于說明本發(fā)明第一實施方式的存儲器單元陣列的選擇單元與非選擇單元的概略圖。
圖5是用于說明本發(fā)明第一實施方式的讀出及重新寫入動作(通常存取動作)以及刷新動作的電壓波形圖。
圖6是用于說明本發(fā)明第一實施方式的強(qiáng)電介質(zhì)存儲器的動作的磁滯曲線圖。
圖7是用于說明本發(fā)明第一實施方式的寫入動作(通常存取動作)的電壓波形圖。
圖8是用于說明本發(fā)明第一實施方式的寫入動作(通常存取動作)的電壓波形圖。
圖9是對本發(fā)明第一實施方式的強(qiáng)電介質(zhì)存儲器的殘留極化量的劣化的蓄積進(jìn)行說明的磁滯曲線圖。
圖10是表示本發(fā)明第一實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元的殘留極化量與雙極性脈沖(bipolar pulse)的施加次數(shù)之關(guān)系的相關(guān)圖。
圖11是表示本發(fā)明第一實施方式的強(qiáng)電介質(zhì)存儲器的讀出電位差與雙極性脈沖的施加次數(shù)之關(guān)系的相關(guān)圖。
圖12是表示本發(fā)明第二實施方式的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的框圖。
圖13是用于說明本發(fā)明第二實施方式的存儲器單元陣列中、連接于選擇字線上的存儲器單元所保持的數(shù)據(jù)的概略圖。
圖14是用于說明本發(fā)明第二實施方式的存儲器單元陣列的單元區(qū)域的定義的圖。
圖15是用于說明本發(fā)明第二實施方式的通常存取動作及刷新動作的讀出及重新寫入動作的電壓波形圖。
圖16是用于說明本發(fā)明第二實施方式的通常存取動作的寫入動作的電壓波形圖。
圖17是用于說明本發(fā)明第三實施方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的示意圖。
圖18是用于說明圖17所示的第三實施方式的強(qiáng)電介質(zhì)存儲器的詳細(xì)構(gòu)成的示意圖。
圖19是用于說明圖17所示的第三實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元陣列的構(gòu)成的示意圖。
圖20是用于說明本發(fā)明第四實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成的示意圖。
圖21是用于說明本發(fā)明第五實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成的示意圖。
圖22是用于說明圖21所示的第五實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元塊及行譯碼器的構(gòu)成的示意圖。
圖23是用于說明本發(fā)明第六實施方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的示意圖。
圖24是用于說明圖23所示的第六實施方式的強(qiáng)電介質(zhì)存儲器的詳細(xì)構(gòu)成的示意圖。
圖25是用于說明圖23所示的第六實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元陣列的構(gòu)成的示意圖。
圖26是用于說明圖23所示的第六實施方式的強(qiáng)電介質(zhì)存儲器的電源接通檢測部的構(gòu)成的電路圖。
圖27是對本發(fā)明第六實施方式的強(qiáng)電介質(zhì)存儲器的電源接通檢測部的動作進(jìn)行說明的電壓波形圖。
圖28是用于說明本發(fā)明第七實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成的示意圖。
圖29是用于說明本發(fā)明第八實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成的示意圖。
圖30是用于說明圖29所示的第八實施方式的強(qiáng)電介質(zhì)存儲器的存儲器單元塊及行譯碼器的構(gòu)成的示意圖。
圖31是表示本發(fā)明第一實施方式的第一變形例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的框圖。
圖32是表示本發(fā)明第一實施方式的第二變形例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的整體構(gòu)成的框圖。
圖33是表示現(xiàn)有例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的存儲器單元陣列的等效電路圖。
圖34是用于說明現(xiàn)有例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的動作的磁滯曲線圖。
圖35是用于說明現(xiàn)有例的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器中的干擾現(xiàn)象的磁滯曲線圖。
具體實施例方式
以下，根據(jù)附圖對本發(fā)明的實施方式進(jìn)行說明。
(第一實施方式)首先，參照圖1～圖3，對第一實施方式的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。第一實施方式的強(qiáng)電介質(zhì)存儲器具備存儲器單元陣列1、行譯碼器2、列譯碼器3、行地址緩沖器4、列地址緩沖器5、寫入放大器6、輸入緩沖器7、刷新控制電路8、電壓感測放大器(senseamplifier)構(gòu)成的讀出放大器9、輸出緩沖器10、1/3Vcc·2/3Vcc生成電路11。另外，刷新控制電路8為本發(fā)明的“恢復(fù)動作控制電路”的一例。
如圖2所示，存儲器單元陣列1包括多個僅由強(qiáng)電介質(zhì)電容器12a構(gòu)成的簡單矩陣方式的存儲器單元12。即，第一實施方式的簡單矩陣方式的存儲器單元12與圖34所示的現(xiàn)有的簡單矩陣方式的存儲器單元501同樣，由形成為沿互相交叉方向延伸的字線WL及位線BL、配置于字線WL及位線BL之間的強(qiáng)電介質(zhì)膜(未圖示)構(gòu)成的強(qiáng)電介質(zhì)電容器12a構(gòu)成。再有，如圖1所示，存儲器單元陣列1的字線WL上連接有行譯碼器2，位線BL上連接有列譯碼器3。行譯碼器2及列譯碼器3連接著1/3Vcc·2/3Vcc生成電路11。由此，能在非選擇字線WL(非選擇WL)及非選擇位線BL(非選擇BL)上施加1/3Vcc及2/3Vcc的電壓。再有，行譯碼器2及列譯碼器3構(gòu)成為能將Vcc(電源電壓或基于電源電壓二生成的電壓)及0V的電壓施加在選擇字線WL(選擇WL)及選擇位線BL(選擇BL)上。
在此，在第一實施方式中，刷新控制電路8是為了在存儲器單元12(參照圖2)中從寫入動作之后的殘留極化量產(chǎn)生了約10％以上的殘留極化量的劣化時使針對所有的存儲器12的刷新動作開始而設(shè)置的。另外，該刷新動作是本發(fā)明的“恢復(fù)動作”的一例，是用于使存儲器單元12的殘留極化量恢復(fù)到寫入動作之后的殘留計劃量的動作。如圖3所示，該刷新控制電路8由脈沖發(fā)生器8a、偽單元8b、基準(zhǔn)電壓生成電路8c與運算放大器8d構(gòu)成。脈沖發(fā)生器8a具有接收來自寫入放大器6(參照圖1)的輸出信號，生成雙極性脈沖的功能。該雙極性脈沖由向偽單元8b提供方向相反的電場并具有相同電壓的一對電壓脈沖構(gòu)成。具體是，雙極性脈沖由+1/3Vcc的電壓脈沖和-1/3Vcc的電壓脈沖構(gòu)成。此外，該±1/3Vcc的電壓脈沖的脈沖寬度被設(shè)定為在讀出及重新寫入動作以及寫入動作中與施加在存儲器單元12(參照圖2)上的電壓脈沖的脈沖寬度相同。再有，偽單元8b由與存儲器單元12的強(qiáng)電介質(zhì)電容器12a(參照圖2)同樣的單一強(qiáng)電介質(zhì)電容器構(gòu)成。構(gòu)成為在該偽單元8b中，在讀出及重新寫入動作和寫入動作中每次向非選擇的存儲器12(參照圖2)1/3Vcc的電壓脈沖時，從脈沖發(fā)生器8a施加一次由±1/3Vcc的電壓脈沖構(gòu)成的雙極性脈沖。
再有，基準(zhǔn)電壓生成電路8c是為了生成基準(zhǔn)電壓Vref而設(shè)置的。該基準(zhǔn)電壓Vref設(shè)定為存儲器單元12及偽單元8b的寫入動作之后的殘留極化量所對應(yīng)的讀出電壓的約90％的電壓。運算放大器8d是為了放大來自偽單元8b的讀出電壓和基準(zhǔn)電壓Vref之差后輸出到輸入緩沖器7(參照圖1)而設(shè)置的。從偽單元8b向該運算放大器8d的正輸入端子(+)供給偽單元8b的殘留極化量所對應(yīng)的讀出電壓，而從基準(zhǔn)電壓生成電路8c向負(fù)輸入端子(-)供給基準(zhǔn)電壓Vref還有，在來自偽單元8b的讀出電壓比基準(zhǔn)電壓Vref還大時，運算放大器8d輸出正電壓(H電平)的電壓脈沖，而在來自偽單元8b的讀出電壓比基準(zhǔn)電壓Vref還小時，輸出負(fù)電壓(L電平)的電壓脈沖。由此，在偽單元8b的殘留極化量從寫入動作之后的殘留極化量劣化約10％以上，從而偽單元8b的讀出電壓比寫入動作之后的讀出電壓的約90％的電壓還小的情況下，從運算放大器8d輸出負(fù)電壓(L電平)的電壓脈沖。而且，輸出緩沖器7(參照圖1)接收來自運算放大器8d的負(fù)電壓(L電平)的電壓脈沖，向?qū)懭敕糯笃?(參照圖1)輸出用于使刷新動作開始的信號。由此，構(gòu)成為開始存儲器單元陣列1的所有存儲器單元12所對應(yīng)的刷新動作。
接著，對第一實施方式的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器中的通常存取時的讀出及重新寫入動作、通常存取時的寫入動作進(jìn)行說明。另外，在該動作說明中，將圖4所示的位于字線WL2與位線BL2的交點的第四單元作為選出的存儲器單元(以下稱為選擇單元)進(jìn)行說明。
(讀出及重新寫入動作通常存取動作)接下來，參照圖1～圖6，對第一實施方式的讀出及重新寫入動作進(jìn)行說明。此外，在圖5所示的T1～T4的各期間內(nèi)，設(shè)向存儲器單元施加±1/3Vcc及±Vcc的電位差(電壓脈沖)的時間分別為相同的時間(T秒)。再有，在T1～T4期間內(nèi)進(jìn)行的各動作可以連續(xù)進(jìn)行，也可以分別獨立進(jìn)行。
(1)讀出動作(T1)在圖5所示的T1的期間內(nèi)，進(jìn)行讀出動作。首先，使選擇BL從待機(jī)狀態(tài)(0V)變?yōu)楦〉貭顟B(tài)。另外，將選擇BL為浮地狀態(tài)的時間設(shè)為t1秒。在相同的定時內(nèi)使選擇WL、非選擇WL及非選擇BL分別上升到Vcc、1/3Vcc及2/3Vcc的電位。在該狀態(tài)下，通過檢測選擇BL的電位(讀出電位)，從而進(jìn)行數(shù)據(jù)“0”或數(shù)據(jù)“1”的判定。該數(shù)據(jù)“0”或“1”的判定是通過由作為電壓感測放大器的讀出放大器9(參照圖1)比較并放大選擇BL的電位(讀出電位)和另外生成的參照電位而進(jìn)行的。進(jìn)而，數(shù)據(jù)“0”或“1”的判定結(jié)束后，使選擇BL再恢復(fù)到0V的電位。然后，通過使選擇BL保持0V的電位，并且使選擇WL、非選擇WL及非選擇BL全部恢復(fù)到0V的電位，從而暫且恢復(fù)到待機(jī)狀態(tài)。
該情況下，位于選擇WL與非選擇BL的交點并作為非選擇單元的第一單元(參照圖4)上被施加T秒1/3Vcc的電位差。再有，位于非選擇WL與選擇BL的交點并作為非選擇單元的第二單元上被施加t1秒1/3Vcc-選擇BL的電位(浮地電位)，并且施加T-t1秒1/3Vcc的電位差。還有，位于非選擇WL與非選擇BL的交點并作為非選擇單元的第三單元上被施加T秒-1/3Vcc的電位差。另外，位于選擇WL與選擇BL的交點并作為選擇單元的第四單元上被施加t1秒Vcc-選擇BL的電位(浮地電位)的電位差后，施加T-t1秒Vcc的電位差。
另外，上述的t1秒被設(shè)為非常短的時間t1，以便在位于非選擇WL與選擇BL的交點的作為非選擇單元的第二單元中，在t1秒內(nèi)接收的1/3Vcc-選擇BL的電位所產(chǎn)生的極化量的變化，與在T1-t1秒內(nèi)接收的1/3Vcc所產(chǎn)生的極化量的變化相比非常小，且通過施加T-t1秒1/3Vcc，從而T1期間的極化量的變化成為與在T1期間后的T2～T4期間內(nèi)產(chǎn)生的極化量的變化幾乎相同的量。這樣，在該T1期間的讀出動作中，可以使殘留極化量如下這樣變化。即，在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的恢復(fù)。再有，在作為非選擇單元的第二單元中，在保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的恢復(fù)(劣化的消除)。還有，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的劣化。進(jìn)而，在作為選擇單元的第四單元中，在保持有數(shù)據(jù)“1”的情況下，數(shù)據(jù)“1”被破壞，寫入數(shù)據(jù)“0”，在保持有數(shù)據(jù)“0”的情況下，保持?jǐn)?shù)據(jù)“0”的殘留極化量。另外，上述殘留極化量的劣化是指蓄積于強(qiáng)電介質(zhì)電容器12a(參照圖2)的電荷量減少，殘留極化量的恢復(fù)(消除)是指減少的電荷量的增加。
(2)數(shù)據(jù)“1”重新寫入動作(T2)接著，在T2期間內(nèi)，使選擇WL保持0V的電位，并且使選擇BL、非選擇WL及非選擇BL分別上升到Vcc、2/3Vcc及1/3Vcc的電位。而且，通過在使選擇WL保持0V的同時，使非選擇WL、選擇BL及非選擇BL全部恢復(fù)到0V，從而暫且恢復(fù)到待機(jī)狀態(tài)。在該T2期間內(nèi)，在第一單元～第四單元上施加如下的電位差。即，作為非選擇單元的第一單元、第二單元及第三單元上分別施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的電位差。由此，在作為非選擇單元的第一單元中保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的劣化。在作為非選擇單元的第二單元中保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的劣化。在作為非選擇單元的第三單元中保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下，產(chǎn)生殘留極化量的恢復(fù)。
再有，在作為選擇單元的第四單元中，由于施加T秒-Vcc的電位差，故在T1期間的讀出動作中，在讀出了數(shù)據(jù)“1”的情況下，在該T2期間的動作中數(shù)據(jù)“1”的重新寫入動作結(jié)束。即，在作為選擇單元的第四單元中，在保持有數(shù)據(jù)“1”的情況下，如圖6所示，第四單元的極化狀態(tài)在T1期間從“1”經(jīng)由A點移到“0”，在T2期間從“0”經(jīng)由B點移到“1”。因此，在T1期間內(nèi)，在選擇單元讀出數(shù)據(jù)“1”的情況下，在該T2期間的結(jié)束時刻使讀出及重新寫入動作結(jié)束。
(3)數(shù)據(jù)“0”重新寫入用的補(bǔ)償動作(T3)接著，在T3期間內(nèi)，將選擇WL保持在0V的電位，并且使選擇BL、非選擇WL及非選擇BL分別上升到Vcc、2/3Vcc及1/3Vcc的電位。而且，通過在將選擇WL保持在0V的電位的同時，使選擇BL、非選擇WL及非選擇BL全部恢復(fù)到0V的電位，從而暫時恢復(fù)到待機(jī)狀態(tài)。在該T3的期間內(nèi)，向第一單元～第四單元施加T秒如下的電位差。具體是，向作為非選擇單元的第一單元、第二單元及第三單元分別施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒-Vcc的電位差。通過該電位差的施加，從而在作為非選擇單元的第一單元中保持有數(shù)據(jù)“1”的情況下，產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。還有，在作為非選擇單元的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。進(jìn)而，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。再有，在作為選擇單元的第四單元中，雖然通過上述T2期間的動作而使保持的數(shù)據(jù)變?yōu)椤?”，但再次成為寫入數(shù)據(jù)“1”的狀態(tài)。
(4)數(shù)據(jù)“0”的重新寫入動作(T4)接下來，在T4期間內(nèi)，將選擇BL保持在0V，并且使選擇WL、非選擇WL及非選擇BL分別上升到Vcc、1/3Vcc及2/3Vcc的電位。而且，通過在將選擇BL保持為0V的電位的同時，使選擇WL、非選擇WL及非選擇BL全部恢復(fù)到0V的電位，從而恢復(fù)到待機(jī)狀態(tài)。在該T4期間內(nèi)，向作為非選擇單元的第一單元、第二單元及第三單元施加T秒1/3Vcc、1/3Vcc、-1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒Vcc的電位差。由此，在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。再有，在作為非選擇單元的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。進(jìn)而，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。還有，由于在作為選擇單元的第四單元中施加Vcc的電位差，故變?yōu)橹匦聦懭肓藬?shù)據(jù)“0”的狀態(tài)。通過該T4期間的動作，一系列的讀出及重新寫入動作結(jié)束。
另外，在T1期間的讀出動作中，在讀出了數(shù)據(jù)“0”的情況下，由于極化狀態(tài)如下所述地變化，從而數(shù)據(jù)“0”被重新寫入。即，在作為選擇單元的第四單元中保持有數(shù)據(jù)“0”的情況下，如圖6所示，第四單元的極化狀態(tài)在T1期間從“0”過渡到A點后返回到“0”。然后，在T2期間內(nèi)從“0”經(jīng)由B點過渡到“1”。而且，在T3期間內(nèi)從“1”過渡到B點后，返回到“1”。還有，在T4期間內(nèi)從“1”經(jīng)由A點過渡到“0”。由此，數(shù)據(jù)“0”被重新寫入選擇單元。
在該第一實施方式中，在通常存取的讀出及重新寫入動作中，在讀出了數(shù)據(jù)“1”的情況下進(jìn)行到T2期間的動作為止，在讀出了數(shù)據(jù)“0”的情況下進(jìn)行到T4期間的動作為止。然后，分別移到下一次的讀出及重新寫入動作。在該第一實施方式所述的通常存取的讀出及重新寫入動作中，在讀出了數(shù)據(jù)“1”和讀出了數(shù)據(jù)“0”的兩種情況下，殘留極化量劣化的次數(shù)和殘留極化量恢復(fù)的次數(shù)相等。因此，即使反復(fù)進(jìn)行讀出及重新寫入動作，在非選擇單元中也難以蓄積殘留極化量的劣化。
即，在第一實施方式所述的通常存取的讀出及寫入動作中，通過讀出及重新寫入動作，在消除非選擇單元的殘留極化量劣化的方向上，交替地向非選擇單元中的第一單元和第三單元施加±1/3Vcc的電壓(電壓脈沖)，并且向非選擇單元中的第二單元交替地施加1/3Vcc-選擇位線的電壓(電壓脈沖)及1/3Vcc的電壓(電壓脈沖)、和-1/3Vcc的電壓(電壓脈沖)，從而與在非選擇單元上反復(fù)施加1/3Vcc的電壓(電壓脈沖)的情況不同，可以有效地抑制殘留極化量劣化而導(dǎo)致的非選擇單元的數(shù)據(jù)的消失(干擾現(xiàn)象)。另外，此時交替地施加的電壓脈沖分別為本發(fā)明的“使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的第一電壓脈沖”和“使存儲數(shù)據(jù)不反轉(zhuǎn)的與第一方向逆向的第二電壓脈沖”的一例。
(寫入動作通常存取動作)接著，參照圖4及圖6～圖8，對本發(fā)明第一實施方式的寫入動作進(jìn)行說明。
首先，在寫入數(shù)據(jù)“0”的情況下，如圖7所示，在T1期間內(nèi)寫入與數(shù)據(jù)“0”相反的數(shù)據(jù)“1”。然后，在T2期間內(nèi)寫入數(shù)據(jù)“0”。具體是，在T1期間內(nèi)從待機(jī)狀態(tài)(0V)開始使選擇WL保持0V的電位，并且使選擇BL、非選擇WL及非選擇BL分別上升到Vcc、2/3Vcc及1/3Vcc的電位。而且，通過使選擇WL保持0V的電位，并且使選擇BL、非選擇WL及非選擇BL全部恢復(fù)到0V的電位，從而暫且恢復(fù)到待機(jī)狀態(tài)。在該T1期間內(nèi)，向第一單元～第四單元施加T秒如下的電位差。具體是，向作為非選擇單元的第一單元、第二單元及第三單元分別施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒-Vcc的電位差。通過該電位差的施加，從而在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。進(jìn)而，在作為非選擇單元的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。還有，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。再有，在作為選擇單元的第四單元中寫入相反的數(shù)據(jù)“1”。
在T1期間內(nèi)寫入相反的數(shù)據(jù)“1”后，在T2期間內(nèi)寫入本來應(yīng)該寫入的數(shù)據(jù)“0”。具體是，在T2期間內(nèi)，從待機(jī)狀態(tài)(0V)開始使選擇BL保持0V電位，并且使選擇WL、非選擇WL及非選擇BL分別上升到Vcc、1/3Vcc及2/3Vcc的電位。然后，通過使選擇BL保持在0V的電位，并且使選擇WL、非選擇WL及非選擇BL全部恢復(fù)到0V的電位，從而恢復(fù)到待機(jī)狀態(tài)。在該T2期間內(nèi)向第一單元～第四單元施加T秒如下的電位差。具體是，向作為非選擇單元的第一單元、第二單元及第三單元分別施加T秒1/3Vcc、1/3Vcc及-1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒Vcc的電位差。通過該電位差的施加，從而在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。進(jìn)而，在作為非選擇單元的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。還有，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。再有，在作為選擇單元的第四單元中寫入數(shù)據(jù)“0”。
另外，在上述數(shù)據(jù)“0”的寫入動作中，極化狀態(tài)如下所述地變化，從而數(shù)據(jù)“0”被寫入選擇單元中。即，作為選擇單元的第四單元的極化狀態(tài)如圖6所示在T1期間內(nèi)過渡到B點后，移向“1”。然后，在T2期間內(nèi)從“1”經(jīng)由A點過渡到“0”。由此，數(shù)據(jù)“0”被寫入選擇單元中。
接下來，在寫入數(shù)據(jù)“1”的情況下，如圖8所示，在T1期間內(nèi)寫入與數(shù)據(jù)“1”相反的數(shù)據(jù)“0”。然后在T2期間內(nèi)寫入數(shù)據(jù)“1”。在該數(shù)據(jù)“1”的寫入動作中，進(jìn)行調(diào)換了上述數(shù)據(jù)“0”的寫入動作(參照圖7)的T1期間與T2期間的動作。由此，在數(shù)據(jù)“1”的寫入動作中，如圖8所示，在T1期間內(nèi)向作為非選擇單元的第一單元、第二單元及第三單元分別施加T秒1/3Vcc、1/3Vcc及-1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒Vcc的電位差。通過該電位差的施加，從而在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。進(jìn)而，在作為非選擇的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。再有，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。還有，在作為選擇單元的第四單元中，寫入相反的數(shù)據(jù)“0”。
接著，在T2期間內(nèi)，向作為非選擇單元的第一單元、第二單元及第三單元分別施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的電位差。再有，向作為選擇單元的第四單元施加T秒-Vcc的電位差。通過該電位差的施加，從而在作為非選擇單元的第一單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。進(jìn)而，在作為非選擇的第二單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化。再有，在作為非選擇單元的第三單元中，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)。還有，在作為選擇單元的第四單元中，寫入數(shù)據(jù)“1”。
另外，在該數(shù)據(jù)“1”的寫入動作中，極化狀態(tài)如下所述地變化，從而數(shù)據(jù)“1”被寫入選擇單元中。即，作為選擇單元的第四單元的極化狀態(tài)如圖6所示，在T1期間內(nèi)過渡到A點后，移至“0”。然后在T2期間內(nèi)從“0”經(jīng)由B點過渡到“1”。由此數(shù)據(jù)“1”被寫入選擇單元中。
在第一實施方式所述的通常存取的寫入動作中，分別各向全部非選擇單元(第一單元～第三單元)施加±1/3Vcc的電壓(電壓脈沖)一次。此時的±1/3Vcc的電壓脈沖是本發(fā)明的“使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的第一電壓脈沖”和“不使存儲數(shù)據(jù)反轉(zhuǎn)的、方向與第一方向相反的第二電壓脈沖”的一例。即，在該第一實施方式所述的通常存取的寫入動作中，在寫入數(shù)據(jù)“0”和寫入數(shù)據(jù)“1”的兩種情況下，殘留極化量的劣化和殘留極化量的恢復(fù)各產(chǎn)生一次。因此，即使反復(fù)進(jìn)行寫入動作，也與向非選擇單元僅反復(fù)施加1/3Vcc的電壓(電壓脈沖)的情況不同，非選擇單元中難以蓄積殘留極化量的劣化。其結(jié)果是，在寫入動作中可以有效地抑制殘留極化量所導(dǎo)致的非選擇單元的數(shù)據(jù)消失(干擾現(xiàn)象)產(chǎn)生。
此外，在上述的通常存取動作的讀出及重新寫入動作和寫入動作中，即使在分別向非選擇單元各施加相同次數(shù)的±1/3Vcc的電位差的情況下，有時也會在非選擇單元中蓄積殘留極化量的劣化。具體是，如圖9的磁滯曲線圖所示，例如在非選擇單元中保持有數(shù)據(jù)“0”的情況下，通過施加-1/3Vcc的電位差而產(chǎn)生的殘留極化量的劣化，即使之后施加了1/3Vcc的電位差，在強(qiáng)電介質(zhì)膜的磁滯曲線的斜率大時也不能完全恢復(fù)。由此，伴隨于反復(fù)施加±1/3Vcc的電位差的動作，有時無法恢復(fù)的少量的殘留極化量的劣化在非選擇單元中蓄積。
在圖10中示出由±1/3Vcc的電壓脈沖構(gòu)成的雙極性脈沖的施加次數(shù)和存儲器單元的殘留極化量的關(guān)系。另外，在圖10中示出用一次也沒施加±1/3Vcc的雙極性脈沖的狀態(tài)(施加次數(shù)0次)下的存儲器的殘留極化量對存儲器單元的殘留極化量進(jìn)行標(biāo)準(zhǔn)化后的值。由該圖10可知，隨著±1/3Vcc的雙極性脈沖的施加次數(shù)的增加，存儲器單元的殘留極化量逐漸減少(劣化)。再有，可知若±1/3Vcc的雙極性脈沖的施加次數(shù)超過約1000萬次(1E+07次)，則存儲器單元的殘留極化量變得比0.8還小。即，可以判斷為若±1/3Vcc的雙極性脈沖的施加次數(shù)超過約1000萬次(1E+07次)，則存儲器單元的殘留極化量劣化約20％以上。
在此，在第一實施方式中，在存儲器單元12(參照圖2)的殘留極化量自寫入動作之后的殘留極化量劣化約10％以上時，對全部存儲器單元12進(jìn)行恢復(fù)到寫入動作之后的殘留極化量的刷新動作。具體是，在針對存儲器單元12的通常存取動作(讀出及重新寫入動作、寫入動作)中，向非選擇單元施加一次±1/3Vcc的電位差，與此相對應(yīng)從刷新控制電路8(參照圖3)的脈沖發(fā)生器8a向偽單元8b施加一次由±1/3Vcc的電壓脈沖構(gòu)成的雙極性脈沖。另外，此時向偽單元8b施加的±1/3Vcc的電壓脈沖是本發(fā)明的“第三電壓脈沖”和“第四電壓脈沖”的一例。由此，偽單元8b中蓄積了與通常存取動作中通過向非選擇單元施加±1/3Vcc的電位差而蓄積的殘留極化量的劣化相同量的殘留極化量的劣化。而且，隨著殘留極化量的劣化在偽單元8b中蓄積，從偽單元8b讀出到運算放大器8d的讀出電壓下降。
在此，從基準(zhǔn)電壓生成電路8c提供給運算放大器8d的基準(zhǔn)電壓Vref被設(shè)定為存儲器單元12及偽單元8b的寫入動作之后的殘留極化量所對應(yīng)的讀出電壓的約90％的電壓。由此，在偽單元8b的讀出電壓比存儲器單元12及偽單元8b的寫入動作之后的殘留極化量所對應(yīng)的讀出電壓的約90％的電壓還大的期間內(nèi)，從運算放大器8d輸出正電壓(H電平)的電壓脈沖。另一方面，若偽單元8b的讀出電壓比存儲器單元12及偽單元8b的寫入動作之后的殘留極化量所對應(yīng)的讀出電壓的約90％的電壓還小，則從運算放大器8d輸出負(fù)電壓(L電平)的電壓脈沖。而且，通過將從運算放大器8d輸出的負(fù)電壓(L電平)的電壓脈沖輸入到輸入緩沖器7(參照圖1)，從而從輸入緩沖器7向讀出放大器6輸出用于使刷新動作開始的信號。接著，參照圖1、圖2及圖5，對第一實施方式的刷新動作進(jìn)行說明。
(刷新動作)第一實施方式的刷新動作對存儲器單元陣列1(參照圖1)的全部存儲器單元12(參照圖2)進(jìn)行。具體是，首先選擇位于字線WL1與位線BL1的交點處的存儲器單元12進(jìn)行了刷新動作后，按照順序一個一個選擇沿字線WL1鄰接的存儲器單元進(jìn)行刷新動作。而且，對與字線WL1連接的全部存儲器單元12進(jìn)行了刷新動作后，選擇字線WL2，與字線WL1的情況相同地，對與字線WL1相連的全部存儲器單元12一個一個地進(jìn)行刷新動作。然后，同樣地對與字線WL3以后的各字線WL相連的全部存儲器單元12一個一個地進(jìn)行刷新動作。由此，對存儲器單元陣列1(參照圖1)的全部存儲器單元12(參照圖2)進(jìn)行刷新動作。此外，第一實施方式的刷新動作的具體方法與上述通常存取動作的讀出及重新寫入動作完全相同。
即，在第一實施方式的刷新動作中，如圖5所示，在讀出及重新寫入動作的T1期間內(nèi)，在從選擇單元讀出了數(shù)據(jù)“1”的情況下進(jìn)行到T2期間的動作為止，從而數(shù)據(jù)“1”被重新寫入選擇單元中。另一方面，在T1期間內(nèi)，在從選擇單元讀出了數(shù)據(jù)“0”的情況下，通過進(jìn)行到T4期間的動作為止，從而數(shù)據(jù)“0”被重新寫入選擇單元中。再有，在第一實施方式的刷新動作的讀出及重新寫入動作中，在讀出數(shù)據(jù)“1”和讀出數(shù)據(jù)“0”的兩種情況下，殘留極化量劣化的此處和殘留極化量恢復(fù)的次數(shù)相等。因此，即使對全部存儲器單元12(參照圖2)一個一個地進(jìn)行刷新動作，非選擇單元中也難以蓄積殘留極化量的劣化。
即，在第一實施方式的刷新動作中，通過讀出及重新寫入動作，在消除非選擇單元的干擾所導(dǎo)致的殘留極化量劣化的方向上，通過向非選擇單元中的第一單元及第三單元交替施加±1/3Vcc的電壓，并且向非選擇單元中的第二單元交替地施加1/3Vcc-選擇位線的電位、1/3Vcc的電壓和-1/3Vcc的電壓，從而與向非選擇單元僅反復(fù)施加1/3Vcc的電壓的情況不同，可以有效地抑制殘留極化量劣化所導(dǎo)致的非選擇單元的數(shù)據(jù)消失(干擾)。由此，在第一實施方式的刷新動作中，可以一邊使選擇單元的殘留極化量劣化恢復(fù)，一邊抑制非選擇單元中殘留極化量的劣化所引起的干擾現(xiàn)象發(fā)生。
再有，在第一實施方式中，不是每次在通常存取動作時進(jìn)行刷新動作，而使根據(jù)存儲器單元12中產(chǎn)生約10％以上的殘留極化量的劣化來進(jìn)行刷新動作，因此與每次在通常存取動作時進(jìn)行刷新動作的情況相比，可以大幅度減少刷新動作的動作時間。由此，即使在進(jìn)行了刷新動作的情況，也可以抑制強(qiáng)電介質(zhì)存儲器的動作數(shù)增大。
接著，說明為了對在通常存取動作及刷新動作的讀出及重新寫入動作、和通常存取動作的寫入動作中，在非選擇單元上施加±1/3Vcc的時間(T秒)對讀出電位差的影響進(jìn)行研究而進(jìn)行的實驗。在該實驗中，首先選擇存儲器單元陣列1中的一個存儲器單元，進(jìn)行了數(shù)據(jù)“0”的寫入動作(寫入電壓±Vcc＝±3.0V)后，施加由±1/3Vcc(＝±1.0V)的電壓脈沖構(gòu)成的雙極性脈沖，然后進(jìn)行讀出動作。而且，測量與選擇單元相連的位線BL的讀出電位(數(shù)據(jù)“0”讀出電位)。另外，施加雙極性脈沖時，使分別施加-1/3Vcc(＝-1.0V)的電壓脈沖及1/3Vcc(＝1.0V)的電壓脈沖的時間變化為25nsec～200nsec，并且使雙極性脈沖的施加次數(shù)從1次變化到109次為止，進(jìn)行測量。此外，在該情況下，向存儲器單元寫入數(shù)據(jù)“0”(“1”)的動作中的寫入電壓±Vcc＝±3.0V是在存儲器單元中能使極化反轉(zhuǎn)產(chǎn)生的電壓。
接下來，選擇存儲器單元陣列1中的一個存儲器單元，進(jìn)行過數(shù)據(jù)“1”的寫入動作后，施加由±1/3Vcc(＝±1.0V)的電壓所構(gòu)成的雙極性脈沖，然后進(jìn)行讀出動作。而且，測量與選擇單元相連的位線BL的讀出電位(數(shù)據(jù)“1”讀出電位)。另外，與上述測量數(shù)據(jù)“0”讀出電位時同樣地施加雙極性脈沖。并且，通過從數(shù)據(jù)“1”讀出電位中減去數(shù)據(jù)“0”讀出電位，從而算出讀出電位差。圖11中示出±1/3Vcc(＝±1.0V)的電壓脈沖的每個施加時間(25nsec～200nsec)算出的讀出電位差與雙極性脈沖的施加次數(shù)的關(guān)系。此外，該圖11中示出用施加了一次雙極性脈沖時的讀出電位差對所算出的讀出電位差進(jìn)行標(biāo)準(zhǔn)化后的值。
由圖11可知，隨著±1/3Vcc(＝±1.0V)的雙極性脈沖的施加次數(shù)從1次增加到109次，讀出電位差逐漸減少的趨勢。這是因為隨著±1/3Vcc(＝±1.0V)的雙極性脈沖的施加次數(shù)的增加，蓄積于存儲器單元中的殘留極化量的劣化增大。再有，由圖11可知，隨著雙極性脈沖的±1/3Vcc(＝±1.0V)的電壓脈沖的脈沖寬度(施加時間)從200nsec減少到25nsec，伴隨于雙極性脈沖施加次數(shù)的增加的讀出電位差減少的程度變小。進(jìn)而，可知在具有75nsec以下脈沖寬度的電壓脈沖中，到施加次數(shù)達(dá)到108次為止，劣化量不會低于20％。這是因為隨著施加在存儲器單元上的±1/3Vcc(＝±1.0V)的電壓脈沖的脈沖寬度(施加時間)減少，蓄積于存儲器單元中的殘留極化量的劣化降低。由該結(jié)果可知在通常存取動作及刷新動作的讀出及重新寫入動作、通常存取動作的寫入動作中，為了抑制在非選擇單元中蓄積殘留極化量的劣化，優(yōu)選向非選擇單元施加±1/3Vcc的時間短。
再有，在讀出、重新寫入及寫入動作中，為了在選擇單元中進(jìn)行數(shù)據(jù)寫入的同時，不使非選擇單元的數(shù)據(jù)變化，需要將施加±Vcc及±1/3Vcc的電壓(電壓脈沖)的時間(T秒)設(shè)定為在施加了±Vcc的電壓(電壓脈沖)時存儲器單元的強(qiáng)電介質(zhì)電容器12a(參照圖2)可靠地極化反轉(zhuǎn)，并且在施加了±1/3Vcc的電壓(電壓脈沖)時非選擇單元的強(qiáng)電介質(zhì)電容器12a(參照圖2)不會極化反轉(zhuǎn)的時間。此時，為了一邊抑制殘留極化量的劣化在非選擇單元中蓄積，一邊利用±Vcc的電壓脈沖使強(qiáng)電介質(zhì)電容器12a可靠地極化反轉(zhuǎn)，并且利用±1/3Vcc不是強(qiáng)電介質(zhì)電容器12a極化反轉(zhuǎn)，優(yōu)選將向存儲器單元12施加±1/3Vcc及±Vcc的電壓脈沖的時間(T秒)設(shè)定為75nsec以下。這樣，通過將電壓脈沖的施加時間設(shè)定為75nsec以下，從而可以利用高的電壓(±Vcc)的電壓脈沖使選擇單元的強(qiáng)電介質(zhì)電容器12a中可靠地產(chǎn)生極化反轉(zhuǎn)，而利用低的電壓(±1/3Vcc)的電壓脈沖使非選擇單元的強(qiáng)電介質(zhì)電容器12a實質(zhì)上不產(chǎn)生極化反轉(zhuǎn)，能夠抑制殘留極化量劣化的蓄積所引起的非選擇單元的干擾。
其結(jié)果是，通過將電壓脈沖的施加時間(電壓脈沖的脈沖寬度)設(shè)定為75nsec以下，從而可以在存取動作達(dá)到108次為止劣化量不會達(dá)到最為數(shù)據(jù)劣化下限的20％。由此，通過在最大108次的存取動作的每一個中進(jìn)行刷新動作，從而可以抑制非選擇單元中殘留極化量劣化所引起的干擾現(xiàn)象產(chǎn)生。
(第二實施方式)在該第二實施方式中，與上述第一實施方式不同，針對在對與強(qiáng)電介質(zhì)存儲器的任意字線WL相連的全部存儲器單元一并進(jìn)行存取的情況下采用本發(fā)明的例子進(jìn)行說明。
參照圖12，在第二實施方式的強(qiáng)電介質(zhì)存儲器中，讀出放大器19直接連接著存儲器單元陣列1。除此以外的第二實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成與上述第一實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成相同。
以下，參照圖12～圖16，對第二實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。另外，在第二實施方式的說明中，如圖13所示，將選擇字線WL設(shè)為字線WL5。再有，設(shè)為與該選擇WL(WL5)相連的存儲器單元中、連接于位線BL4及位線BL6的存儲器單元中存儲有數(shù)據(jù)“1”，與除此以外的位線(BL1～3、5、7、8)連接的存儲器單元中存儲有數(shù)據(jù)“0”。進(jìn)而，如圖14所示，將與選擇WL相連的存儲器單元中存儲有數(shù)據(jù)“0”的存儲器單元群設(shè)為第一單元區(qū)域，將與選擇WL相連的存儲器單元中存儲有數(shù)據(jù)“1”的存儲器單元群設(shè)為第二單元區(qū)域。還有，將與非選擇WL相連的存儲器單元中、與位線BL4及位線BL6連接的存儲器單元群設(shè)為第三單元區(qū)域，將與非選擇字線WL相連的存儲器單元中、與位線BL4及位線BL6以外的位線連接的存儲器單元群設(shè)為第四單元區(qū)域。即，與選擇WL(WL5)相連的第一單元區(qū)域及第二單元區(qū)域的存儲器單元為選擇單元，與非選擇WL(WL1～4、6～8)相連的第三單元區(qū)域及第四單元區(qū)域的存儲器單元為非選擇單元。以下，對第二實施方式的簡單矩陣方式的強(qiáng)電介質(zhì)存儲器中的通常存取時的讀出及重新寫入動作、通常存取時的寫入動作、和刷新動作進(jìn)行說明。
(讀出及重新寫入動作通常存取動作)如圖15所示，第二實施方式的讀出及重新寫入動作(通常存取動作)在T1、T2及T3期間內(nèi)進(jìn)行。在T1～T3的各期間內(nèi)，將向存儲器單元施加±1/3Vcc、±Vcc及0V電位差(電壓脈沖)的時間分別設(shè)為相同的T秒。再有，T1～T3期間內(nèi)進(jìn)行的各動作可以連續(xù)進(jìn)行，也可以分別獨立地進(jìn)行。以下，對T1～T3期間內(nèi)的各動作進(jìn)行說明。另外，在待機(jī)狀態(tài)下字線WL及位線BL為0V。
(1)讀出動作(T1)在圖15所示的T1期間內(nèi)進(jìn)行數(shù)據(jù)的讀出。首先，使全部位線BL由待機(jī)狀態(tài)(0V)變?yōu)楦〉貭顟B(tài)，延遲相同時間或幾nsec～幾十nsec后使選擇WL(WL5)上升到Vcc的電位。在該狀態(tài)下通過檢測全部位線BL的電位，從而可以數(shù)據(jù)“0”或數(shù)據(jù)“1”的判定。該數(shù)據(jù)“0”或“1”的判定與上述第一實施方式的通常存取動作的讀出動作同樣地進(jìn)行。此外，將全部位線BL變?yōu)楦〉貭顟B(tài)的時間設(shè)為t1秒。該t1期間與上述第一實施方式的讀出及重新寫入動作同樣，設(shè)定為非常短的時間。進(jìn)而，在該t1期間內(nèi)向第一單元區(qū)域～第四單元區(qū)域(參照圖14)的存儲器單元施加以下的電位差。
即，向第一單元區(qū)域的存儲器單元施加t1期間Vcc-Vr0(“0”數(shù)據(jù)讀出電位)的電位差。進(jìn)而，向第二單元區(qū)域的存儲器單元施加t1期間Vcc-Vrl(“0”數(shù)據(jù)讀出電位)的電位差。再有，向第三單元區(qū)域的存儲器單元施加t1期間-Vr1的電位差。還有，向第四單元區(qū)域的存儲器單元施加t1期間-Vr0的電位差。另外，如上所述，由于t1期間被設(shè)定得非常短，故t1期間內(nèi)與非選擇WL相連的全部存儲器單元(第三及第四單元區(qū)域的存儲器單元)中產(chǎn)生的殘留極化量的劣化及恢復(fù)，與由之后的T2及T3期間內(nèi)進(jìn)行的動作所產(chǎn)生的殘留極化量的劣化及恢復(fù)相比，實際上可以忽略。
經(jīng)過t1期間后，將全部位線BL設(shè)為0V電位。該期間相當(dāng)于t1以外的T1期間，各單元區(qū)域的存儲器單元中的電位差變?yōu)槿缦逻@樣。即，第一及第二單元區(qū)域的存儲器單元(選擇單元)被施加Vcc的電位差，第三及第四單元區(qū)域的存儲器單元(非選擇單元)中不產(chǎn)生電位差。
然后，通過將作為選擇WL的字線WL5的電壓設(shè)為0V，恢復(fù)到待機(jī)狀態(tài)，從而完成讀出動作。在T1期間內(nèi)，第一單元區(qū)域及第二單元區(qū)域的存儲器單元(選擇單元)的極化變化分別如下所述。即，通過讀出動作，存儲有數(shù)據(jù)“0”的第一單元區(qū)域的存儲器單元的數(shù)據(jù)“1”未被破壞。另一方面，存儲有數(shù)據(jù)“1”的第二單元區(qū)域的存儲器單元的數(shù)據(jù)“1”被破壞而成為寫入了數(shù)據(jù)“0”的狀態(tài)。因此，需要向第二單元區(qū)域的存儲器單元重新寫入數(shù)據(jù)“1”。在第二實施方式中，在T2、T3期間內(nèi)進(jìn)行該重新寫入動作。
接著，在圖15所示的T2期間內(nèi)，由待機(jī)狀態(tài)(0V)開始，使“1”讀出BL(BL4及BL6)保持0V的電位，并且使選擇WL(WL5)、非選擇WL(WL1-4、6-8)及“0”讀出BL(BL1-3、5、7、8)分別上升到Vcc、1/3Vcc、2/3Vcc的電位。然后，通過使“1”讀出BL(BL4及BL6)保持0V的電位，并且使選擇WL(WL5)、非選擇WL(WL1-4、6-8)及“0”讀出BL(BL1-3、5、7、8)全部恢復(fù)到0V的電位，從而暫且恢復(fù)到待機(jī)狀態(tài)。在該T2期間內(nèi)，向第一～第四單元區(qū)域的存儲器單元時間T秒如下的電位差。即，向第一單元區(qū)域及第三單元區(qū)域的存儲器單元施加T秒1/3Vcc的電位差。再有，向第二單元區(qū)域的存儲器單元施加T秒Vcc的電位差，并且向第四單元區(qū)域的存儲器單元施加T秒-1/3Vcc的電位差。
另外，在T2期間內(nèi)，第一～第四單元區(qū)域的存儲器單元的極化變化分別如下所述。第一單元區(qū)域的存儲器單元在T2期間被施加1/3Vcc的電位差，因此殘留極化量恢復(fù)。再有，由于在T2期間內(nèi)向T1期間內(nèi)被寫入了數(shù)據(jù)“0”的第二單元區(qū)域施加Vcc的電位差，故數(shù)據(jù)“0”被再次寫入。第三及第四單元區(qū)域的存儲器單元(非選擇單元)由于所存儲的數(shù)據(jù)而產(chǎn)生殘留極化量的恢復(fù)或劣化。具體是，由于向第三單元區(qū)域的存儲器單元施加1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化。還有，由于向第四單元區(qū)域的存儲器單元施加-1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)。
接下來，在圖15所示的T3期間內(nèi)，由待機(jī)狀態(tài)(0V)開始，使選擇WL(WL5)保持0V的電位，并且使“1”讀出BL(BL4及BL6)、非選擇WL(WL1-4、6-8)及“0”讀出BL(BL1-3、5、7、8)分別上升到Vcc、2/3Vcc、1/3Vcc的電位。然后，通過使選擇WL(WL5)保持0V的電位，并且使“1”讀出BL(BL4及BL6)、非選擇WL(WL1-4、6-8)及“0”讀出BL(BL1-3、5、7、8)全部恢復(fù)到0V的電位，從而暫且恢復(fù)到待機(jī)狀態(tài)。在該T3期間內(nèi)，向第一～第四單元區(qū)域的存儲器單元時間T秒如下的電位差。即，向第一單元區(qū)域及第三單元區(qū)域的存儲器單元施加T秒-1/3Vcc的電位差。再有，向第二單元區(qū)域的存儲器單元施加T秒-Vcc的電位差，并且向第四單元區(qū)域的存儲器單元施加T秒1/3Vcc的電位差。
另外，在T3期間內(nèi)，第一～第四單元區(qū)域的存儲器單元的極化變化分別如下所述。第一單元區(qū)域的存儲器單元在T3期間被施加-1/3Vcc的電位差，因此殘留極化量劣化。再有，由于在T3期間內(nèi)第二單元區(qū)域施加-Vcc的電位差，故數(shù)據(jù)“1”被寫入。由此，由于讀出動作而被破壞的數(shù)據(jù)“1”的重新寫入結(jié)束。第三及第四單元區(qū)域的存儲器單元(非選擇單元)與T2期間同樣，由于所存儲的數(shù)據(jù)而產(chǎn)生殘留極化量的恢復(fù)或劣化。具體是，由于向第三單元區(qū)域的存儲器單元施加-1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)。還有，由于向第四單元區(qū)域的存儲器單元施加1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化。而且，經(jīng)過T3期間，一系列的讀出及重新寫入動作結(jié)束。
在第二實施方式的通常存取動作的讀出及重新寫入動作中，在與選擇WL(WL5)相連的存儲器單元中、保持有數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)中殘留極化量的恢復(fù)與劣化一定各產(chǎn)生一次。因此，在這些存儲器單元中，即使反復(fù)進(jìn)行讀出及重新寫入動作，也難以蓄積殘留極化量的劣化。
即，在第二實施方式的通常存取動作的讀出及重新寫入動作中，通過讀出及重新寫入動作，向與選擇WL(WL5)相連的存儲器單元中、保持有數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)各施加一次方向相反的±1/3Vcc的電壓(電壓脈沖)，因此與僅反復(fù)施加1/3Vcc的電壓(電壓脈沖)的情況不同，可以抑制殘留極化量的劣化。由此，可以抑制全部非選擇單元(第三及第四單元區(qū)域的存儲器單元)及選擇單元中保持有數(shù)據(jù)“0”的第一單元區(qū)域的存儲器單元的數(shù)據(jù)消失的干擾現(xiàn)象。另外，該情況下交替地施加的電壓脈沖分別為本發(fā)明的“使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的第一電壓脈沖”和“使存儲數(shù)據(jù)不反轉(zhuǎn)的與第一方向逆向的第二電壓脈沖”的一例。
(寫入動作通常存取動作)接著，參照圖14-圖16，對本發(fā)明第二實施方式的寫入動作(通常存取動作)進(jìn)行說明。該第二實施方式的通常存取動作的寫入動作如圖16所示，取代“1”讀出BL(參照圖15)及“0”讀出BL，而采用“1”寫入BL及“0”寫入BL。再有，在T1期間內(nèi)不使“1”寫入BL及“0”寫入BL變?yōu)楦〉貭顟B(tài)，而使保持0V的電位。該第二實施方式的通常存取動作的寫入動作的上述以外的動作方法與上述第二實施方式的通常存取動作的讀出及寫入動作同樣。因此，在第二實施方式的通常存取動作的寫入動作中，如圖16所示，在T1期間向第一及第二單元區(qū)域的存儲器單元(選擇單元)施加T秒Vcc的電位差，并且第三及第四單元區(qū)域的存儲器單元(非選擇單元)不產(chǎn)生電位差。由此，在T1期間內(nèi)數(shù)據(jù)“0”被寫入第一及第二單元區(qū)域的存儲器單元(選擇單元)中。再有，在第三及第四單元區(qū)域的存儲器單元中極化狀態(tài)不變。
接著，在圖16所示的T2期間內(nèi)向第一單元區(qū)域及第三單元區(qū)域的存儲器單元施加T秒1/3Vcc的電位差。再有，向第二單元區(qū)域的存儲器單元施加T秒Vcc的電位差，并且向第四單元區(qū)域的存儲器單元施加T秒-1/3Vcc的電位差。在該T2期間內(nèi)，第一～第四單元區(qū)域的存儲器單元的極化變化分別如下所述。由于第一單元區(qū)域的存儲器單元被施加1/3Vcc的電位差，因此殘留極化量恢復(fù)。再有，由于向第二單元區(qū)域施加Vcc的電位差，故數(shù)據(jù)“0”被再次寫入。第三及第四單元區(qū)域的存儲器單元(非選擇單元)由于所存儲的數(shù)據(jù)而產(chǎn)生殘留極化量的恢復(fù)或劣化。具體是，由于向第三單元區(qū)域的存儲器單元施加1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化。還有，由于向第四單元區(qū)域的存儲器單元施加-1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)。
接下來，在圖16所示的T3期間內(nèi)，向第一單元區(qū)域及第三單元區(qū)域的存儲器單元施加T秒-1/3Vcc的電位差。再有，向第二單元區(qū)域的存儲器單元施加T秒-Vcc的電位差，并且向第四單元區(qū)域的存儲器單元施加T秒1/3Vcc的電位差。在該T3期間內(nèi)，第一～第四單元區(qū)域的存儲器單元的極化變化分別如下所述。第一單元區(qū)域的存儲器單元在T3期間被施加-1/3Vcc的電位差，因此殘留極化量劣化。再有，由于向第二單元區(qū)域施加-Vcc的電位差，故數(shù)據(jù)“1”被寫入。第三及第四單元區(qū)域的存儲器單元(非選擇單元)與T2期間同樣，由于所存儲的數(shù)據(jù)而產(chǎn)生殘留極化量的恢復(fù)或劣化。具體是，由于向第三單元區(qū)域的存儲器單元施加-1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的劣化，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的恢復(fù)。還有，由于向第四單元區(qū)域的存儲器單元施加1/3Vcc的電位差，故在保持有數(shù)據(jù)“0”的情況下產(chǎn)生殘留極化量的恢復(fù)，在保持有數(shù)據(jù)“1”的情況下產(chǎn)生殘留極化量的劣化。而且，經(jīng)過T3期間，一系列的讀出及重新寫入動作結(jié)束。
在第二實施方式的通常存取動作的寫入動作中，在與選擇WL(WL5)相連的存儲器單元中、寫入數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)中殘留極化量的恢復(fù)與劣化一定各產(chǎn)生一次。因此，在這些存儲器單元中，即使反復(fù)進(jìn)行讀出及重新寫入動作，也難以蓄積殘留極化量的劣化。
即，在第二實施方式的通常存取動作的寫入動作中，向與選擇WL(WL5)相連的存儲器單元中、寫入數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)各施加一次方向相反的±1/3Vcc的電壓(電壓脈沖)，因此與僅反復(fù)施加1/3Vcc的電壓(電壓脈沖)的情況不同，可以抑制殘留極化量的劣化。由此，可以抑制全部非選擇單元(第三及第四單元區(qū)域的存儲器單元)及選擇單元中寫入數(shù)據(jù)“0”的第一單元區(qū)域的存儲器單元的數(shù)據(jù)消失的干擾現(xiàn)象。另外，該情況下±1/3Vcc的電壓脈沖分別為本發(fā)明的“使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的第一電壓脈沖”和“使存儲數(shù)據(jù)不反轉(zhuǎn)的與第一方向逆向的第二電壓脈沖”的一例。
另外，即使在第二實施方式的通常存取動作的讀出及重新寫入動作、以及寫入動作中，也與上述第一實施方式同樣，隨著反復(fù)施加±1/3Vcc的電位差，有時非選擇單元(第三及第四單元區(qū)域的存儲器單元)中蓄積了無法恢復(fù)的少量的殘留極化量的劣化。由此，即使在第二實施方式中，也與上述第一實施方式相同，利用刷新控制電路8(參照圖12)，對應(yīng)于存儲器單元的殘留極化量由寫入動作之后的殘留極化量劣化了約10％以上的情況，開始針對全部存儲器單元的刷新動作。接著，參照圖12、圖14及圖15，對第二實施方式的刷新動作進(jìn)行說明。
(刷新動作)第二實施方式的刷新動作與上述第一實施方式的刷新動作不同，對與所選擇的字線相連的全部存儲器單元一并進(jìn)行。具體是，首先選擇字線WL1(參照圖14)，并且對與字線WL1相連的全部存儲器單元一并進(jìn)行刷新動作。然后，選擇字線WL2，并且對與字線WL2相連的全部存儲器單元一并進(jìn)行刷新動作。之后，同樣地依次選擇字線WL3以后的各字線WL，并且對與所選擇的字線WL相連的全部存儲器單元一并進(jìn)行刷新動作。由此，對存儲器單元陣列1(參照圖12)的全部存儲器單元進(jìn)行刷新動作。另外，第二實施方式的刷新動作的具體方法與上述第二實施方式的通常存取動作的讀出及重新寫入動作完全相同。
由此，在第二實施方式的刷新動作的讀出及重新寫入動作中，在與選擇WL相連的存儲器單元中、保持有數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)中，殘留極化量的恢復(fù)與劣化一定各產(chǎn)生一次。因此，在這些存儲器單元中即使反復(fù)進(jìn)行刷新動作，也難以蓄積殘留極化量的劣化。
即，在第二實施方式的刷新動作的讀出及重新寫入動作中，由于向與選擇WL相連的存儲器單元中、保持有數(shù)據(jù)“1”的存儲器單元以外的全部存儲器單元(第一、第三及第四單元區(qū)域的存儲器單元)各施加一次方向相反的±1/3Vcc的電壓，因此與僅反復(fù)施加1/3Vcc的電壓的情況不同，可以抑制殘留極化量的劣化。由此，在第二實施方式的刷新動作中，可以一邊使選擇單元的殘留極化量劣化恢復(fù)，一邊抑制全部非選擇單元(第三及第四單元區(qū)域的存儲器單元)及選擇單元中的保持有數(shù)據(jù)“0”的第一單元區(qū)域的存儲器單元的數(shù)據(jù)消失的干擾現(xiàn)象。
第二實施方式的上述以外的效果和上述第一實施方式的效果相同。
(第三實施方式)接著，參照圖17-圖18，對本發(fā)明第三實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
如圖17所示，第三實施方式的強(qiáng)電介質(zhì)存儲器備有存儲器單元陣列21；行譯碼器22；刷新控制電路23；計數(shù)器24；包括存取檢測部25及狀態(tài)機(jī)電路26的時鐘生成電路27；行地址緩沖器28；列地址緩沖器29；寫入放大器30；讀出放大器31；輸入緩沖器32；輸出緩沖器33；列譯碼器34；字線源驅(qū)動器35；電壓生成電路36；感測放大器37；位線源驅(qū)動器38。另外，刷新控制電路23是本發(fā)明的“刷新機(jī)構(gòu)”的一例，計數(shù)器24是本發(fā)明的“第一次數(shù)檢測機(jī)構(gòu)”的一例。
存儲器單元陣列21中配置為多條字線WL與多條位線BL交叉，并且在各交叉位置上配置有強(qiáng)電介質(zhì)電容器39。再有，強(qiáng)電介質(zhì)電容器39由字線WL、位線BL、配置于字線WL與位線BL之間的強(qiáng)電介質(zhì)膜(未圖示)構(gòu)成。而且，由兩個強(qiáng)電介質(zhì)電容器39構(gòu)成一個存儲器單元40。進(jìn)而，如圖18所示，存儲器單元陣列21由四個存儲器單元塊21a構(gòu)成。如圖19所示，各存儲器單元塊21a包含8條字線WL、連接于各字線WL的多個存儲器單元40(參照圖17)。
再有，向各存儲器單元塊21a及各字線WL分別分配規(guī)定的行地址。具體是，向各存儲器單元塊21a分配以(X4，X3)表示的行地址，并且向各字線WL分配以(X2，X1，X0)表示的行地址。由此，各存儲器單元塊21a所包含的各字線WL的行地址用(X4，X3，X2，X1，X0)表示。另外，如圖19所示，四個存儲器單元塊21a的(X4，X3)的行地址分別由(0，0)、(0，1)、(1，0)及(1，1)的行地址來表示。再有，8條字線WL的(X2，X1，X0)的行地址分別由(0，0，0)、(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)及(1，1，1)的行地址來表示。
進(jìn)而，如圖17所示，字線WL上連接有行譯碼器22。如圖18所示，該行譯碼器22由連接于字線WL(參照圖17)的行譯碼電路部22a與4個鎖存電路部22b構(gòu)成。另外，該鎖存電路部22b是本發(fā)明的“第一保持機(jī)構(gòu)”的一例。
在此，在第三實施方式中，鎖存電路部22b分別設(shè)置為與各存儲器單元塊21a對應(yīng)。再有，鎖存電路部22b具有保持每個存儲器單元塊21a的讀出動作或?qū)懭雱幼?以下稱為存取動作)的有無。具體是，鎖存電路部22b構(gòu)成為在針對所對應(yīng)的存儲器單元塊21a的存取動作存在的情況下，保持H電平的數(shù)據(jù)，而在沒有針對所對應(yīng)的存儲器單元塊21a的存取動作的情況下保持L電平的數(shù)據(jù)。進(jìn)而，行譯碼器22上連接著刷新控制電路23，并且刷新控制電路23上連接著時鐘生成電路27的計數(shù)器24。該計數(shù)器24構(gòu)成為檢測存儲器單元陣列21所包含的全部存儲器單元40(參照圖17)所對應(yīng)的存取次數(shù)(讀出動作及寫入動作的次數(shù))，并且在存取次數(shù)達(dá)到規(guī)定次數(shù)時向刷新控制電路23輸出規(guī)定的信號。
再有，刷新控制電路23是為了控制存儲器單元40所對應(yīng)的刷新動作而設(shè)置的。該刷新控制電路23構(gòu)成為在針對全部存儲器單元40的存取次數(shù)達(dá)到規(guī)定次數(shù)時接收從計數(shù)器24輸出的信號，向行譯碼器22輸出用于使刷新動作開始的控制信號。還有，時鐘生成電路27(參照圖17)的存取檢測部25是為了檢測針對存儲器單元40的存取動作而設(shè)置的。再有，計數(shù)器24構(gòu)成為接收由存取檢測部25檢測出針對存儲器單元40的存取動作的情況，將存取次數(shù)的計數(shù)值加+1。
進(jìn)而，如圖17所示，計數(shù)器24與行地址緩沖器28、列地址緩沖器29、寫入放大器30及讀出放大器31連接。寫入放大器30及讀出放大器31分別連接著輸入緩沖器32及輸出緩沖器33。再有，行地址緩沖器28及列地址緩沖器29分別連接著行譯碼器22及列譯碼器34。還有，行譯碼器22連接著字線源驅(qū)動器35，并且字線源驅(qū)動器35連接著電壓生成電路36及時鐘生成電路27的狀態(tài)機(jī)電路26。再有，存儲器單元陣列21的位線BL上，經(jīng)由感測放大器37而連接有列譯碼器34。進(jìn)而，感測放大器37上連接寫入放大器30、讀出放大器31及位線源驅(qū)動器38，并且位線源驅(qū)動器38連接著電壓生成電路36及狀態(tài)機(jī)電路26。
接下來，參照圖17-圖19，對本發(fā)明第三實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。
在第三實施方式的強(qiáng)電介質(zhì)存儲器中，首先在電源接通時通過復(fù)位計數(shù)器24(參照圖18)，從而計數(shù)器24的計數(shù)值變?yōu)椤?”。進(jìn)而，通過使與各存儲器單元塊21a對應(yīng)的鎖存電路部22b也全部復(fù)位，從而使全部鎖存電路部22b成為保持L電平數(shù)據(jù)的狀態(tài)(復(fù)位狀態(tài))。接著，開始針對存儲器單元40(參照圖17)的存取動作。此時，針對全部存儲器單元40的存取動作由存取檢測部25進(jìn)行檢測。而且，每當(dāng)存取檢測部25檢測一次存取動作，計數(shù)器24的計數(shù)值就加+1。由此，由計數(shù)器24檢測針對存儲器單元陣列21內(nèi)的全部存儲器單元40的存取次數(shù)。
在針對存儲器單元40的存取動作為讀出動作時，由行譯碼器22選擇與從強(qiáng)電介質(zhì)存儲器外部輸入的行地址對應(yīng)的字線WL(參照圖17)。由此，與所選擇的字線WL(以下稱為選擇字線WL)相連的多個存儲器單元40的數(shù)據(jù)經(jīng)由位線WL而被感測放大器37一并讀出，并且該數(shù)據(jù)由感測放大器37放大。而且，由感測放大器37放大的數(shù)據(jù)經(jīng)由讀出放大器31及輸出緩沖器33而被讀出到強(qiáng)電介質(zhì)存儲器的外部。而且，之后針對被讀出了數(shù)據(jù)的存儲器單元40重新寫入由感測放大器37讀出的數(shù)據(jù)。另一方面，在針對存儲器單元40的存取動作為寫入動作時，與上述讀出動作時同樣，在與選擇字線WL相連的多個存儲器單元40的數(shù)據(jù)被感測放大器37讀出后，將該讀出的數(shù)據(jù)改寫為從強(qiáng)電介質(zhì)存儲器外部輸入的數(shù)據(jù)。然后，將該改寫后的數(shù)據(jù)從感測放大器37寫入存儲器單元40。
另外，在上述讀出動作后的重新寫入動作、以及寫入動作中，向與選擇字線WL對應(yīng)的存儲器單元塊21a內(nèi)的選擇字線WL以外的字線WL(以下稱為非選擇字線WL)所連接的存儲器單元40施加規(guī)定的電壓(1/2Vcc或1/3Vcc等)。由此，在與選擇字線WL對應(yīng)的存儲器單元塊21a內(nèi)的非選擇字線WL所連接的存儲器單元40中，由于強(qiáng)電介質(zhì)電容器39的極化量減少，因此產(chǎn)生干擾。在上述存取動作中，與存在存取動作的存儲器單元塊21a對應(yīng)的鎖存電路部22b為保持H電平數(shù)據(jù)的狀態(tài)，而與沒有存取動作的存儲器單元塊21a對應(yīng)的鎖存電路部22b保持L電平的數(shù)據(jù)。
接著，在第三實施方式中，計數(shù)器24若檢測出針對全部存儲器單元40的存取次數(shù)已達(dá)到規(guī)定次數(shù)，則向刷新控制電路23輸出規(guī)定的信號。刷新控制電路23接收來自該計數(shù)器24的信號，向行譯碼器22輸出用于使刷新動作開始的控制信號。此時，在第三實施方式中，刷新控制電路23將根據(jù)鎖存電路部22b所保持的數(shù)據(jù)選擇進(jìn)行刷新動作的字線WL的行地址輸出到行譯碼電路部22a。即，刷新控制電路23在鎖存電路部22b保持有H電平數(shù)據(jù)的情況下，向行譯碼電路部22a輸出與該鎖存電路部22b對應(yīng)的存儲器單元塊21a所包含的字線WL的行地址，而在鎖存電路部22b保持有L電平數(shù)據(jù)的情況下，不向行譯碼電路部22a輸出與該鎖存電路部22b對應(yīng)的存儲器單元塊21a所包含的字線WL的行地址。
例如，在圖19所示的存儲器單元陣列21中，設(shè)為有針對(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊21a的存取動作，而沒有針對(0，1)的行地址的存儲器單元塊21a的存取動作。此時，(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊21a所對應(yīng)的鎖存電路部22b(參照圖18)中保持H電平的數(shù)據(jù)，而在(0，1)的行地址的存儲器單元塊21a所對應(yīng)的鎖存電路部22b(參照圖18)中保持L電平的數(shù)據(jù)。該情況下，刷新控制電路23(參照圖18)向行譯碼電路部22a依次輸出與(0，0)的行地址的存儲器單元塊21a所包含的字線WL對應(yīng)的(0，0，0，0，0)～(0，0，1，1，1)的行地址后，不輸出與(0，1)的行地址的存儲器單元塊21a所包含的字線WL對應(yīng)的(0，1，0，0，0)～(0，1，1，1，1)的行地址。因此，刷新控制電路23輸出(0，0，1，1，1)的行地址后，依次輸出與(1，0)及(1，1)的行地址的存儲器單元塊21a所包含的字線WL對應(yīng)的(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址。
而且，如上所述，按照輸出到行譯碼電路部22a的行地址的順序，由行譯碼電路部22a選擇字線WL，并且由感測放大器37讀出并放大與所選擇的各字線WL連接的存儲器單元40的數(shù)據(jù)。然后，將與由感測放大器37讀出的數(shù)據(jù)相同的數(shù)據(jù)重新寫入原來的存儲器單元40。因此，在與從刷新控制電路23向行譯碼電路部22a輸出的(0，0，0，0，0)～(0，0，1，1，1)、(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址的字線WL相連的存儲器單元40中進(jìn)行重新寫入，而在與從刷新控制電路23未向行譯碼電路部22a輸出的(0，1，0，0，0)～(0，1，1，1，1)的8個行地址的字線WL相連的存儲器單元40中不進(jìn)行重新寫入。由此，在有存取動作的(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊21a所包含的全部存儲器單元40中進(jìn)行重新寫入，而在沒有存取動作的(0，1)的行地址的存儲器單元塊21a所包含的全部存儲器單元40中不進(jìn)行重新寫入。如上所述進(jìn)行針對存儲器單元40的刷新動作。
另外，在刷新動作的重新寫入之際，由于向與選擇字線WL對應(yīng)的存儲器單元塊21a內(nèi)的非選擇字線WL所連接的存儲器單元40施加規(guī)定的電壓(1/2Vcc或1/3Vcc等)，故由于強(qiáng)電介質(zhì)電容器19的極化量減少而產(chǎn)生干擾。而且，刷新動作結(jié)束后與電源接通時同樣，通過復(fù)位計數(shù)器24而使計數(shù)值變?yōu)椤?”，通過使各鎖存電路部22b全部復(fù)位而使全部鎖存電路部22b成為保持L電平數(shù)據(jù)的狀態(tài)。然后反復(fù)進(jìn)行上述動作。
在第三實施方式中，如上所述，通過構(gòu)成為設(shè)置保持每個存儲器單元塊21a的存取動作的有無，并且刷新控制電路23根據(jù)鎖存電路部22b保持針對所對應(yīng)的存儲器單元塊21a的存取動作存在的情況(H電平的數(shù)據(jù))，對與該鎖存電路部22b對應(yīng)的存儲器單元塊21a所包含的存儲器單元40進(jìn)行重新寫入，從而可以僅對有存取動作的存儲器單元塊21a內(nèi)的存儲器單元40進(jìn)行重新寫入。由此，與在刷新動作時對存儲器單元陣列21所包含的全部存儲器單元40依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行過重新寫入(刷新)的存儲器單元40受到其他存儲器單元40的刷新動作引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元40受到的干擾的次數(shù)。
再有，在第三實施方式中，通過構(gòu)成為刷新控制電路23根據(jù)計數(shù)器24檢測出針對存儲器單元陣列21所包含的全部存儲器單元40的存取次數(shù)的總計達(dá)到規(guī)定次數(shù)的情況，進(jìn)行重新寫入，從而與檢測針對各存儲器單元塊21a的存取次數(shù)，按照針對各存儲器單元塊21a的規(guī)定存取次數(shù)進(jìn)行刷新動作的情況不同，可以按照一定的存取次數(shù)定期地進(jìn)行刷新動作。由此，可以在刷新動作時按照一定的存取次數(shù)定期地進(jìn)行使通常存取動作暫時待機(jī)等控制，因此可以簡化強(qiáng)電介質(zhì)存儲器的控制。
(第四實施方式)
接下來，參照圖20，對本發(fā)明第四實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
如圖20所示，在第四實施方式的強(qiáng)電介質(zhì)存儲器中，與上述第三實施方式的強(qiáng)電介質(zhì)存儲器不同，，設(shè)有計數(shù)器電路部42c，以便和各存儲器單元塊21a對應(yīng)，另外，該計數(shù)器電路部42c是本發(fā)明的“第二次數(shù)檢測機(jī)構(gòu)”的一例。該計數(shù)器電路部42c是為了檢測每個存儲器單元塊21a的存取次數(shù)而設(shè)置的。再有，計數(shù)器電路部42c構(gòu)成為每當(dāng)針對所對應(yīng)的存儲器單元塊21a的存取動作進(jìn)行一次，就加+1。還有，在第四實施方式中，沒有設(shè)置鎖存電路部22b(參照圖18)，并且行譯碼器42由一個行譯碼電路部22a和4個計數(shù)器電路部42c構(gòu)成。第四實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的構(gòu)成，與上述第三實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成相同。
接著，參照圖20，對第四實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。在第四實施方式的強(qiáng)電介質(zhì)存儲器中，由計數(shù)器24檢測針對全部存儲器單元40(參照圖17)的存取次數(shù)，并且由計數(shù)器電路部42c檢測每個存儲器單元塊21a的存取次數(shù)。而且，在計數(shù)器電路部42c中，每當(dāng)針對所對應(yīng)的存儲器單元塊21a的存取動作進(jìn)行一次，存取次數(shù)的計數(shù)值就加+1。
而且，根據(jù)計數(shù)器24檢測出針對全部存儲器單元40的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)的情況，計數(shù)器24向刷新控制電路23輸出信號。并且，刷新控制電路23根據(jù)來自計數(shù)器24的信號，向行譯碼器42輸出用于使刷新動作開始的控制信號。此時，在第四實施方式中，刷新控制電路23根據(jù)由計數(shù)器電路部42c檢測出的每個存儲器單元塊21a的存取次數(shù)，向行譯碼電路部22a輸出用于選擇進(jìn)行刷新動作的字線WL的行地址。即，刷新控制電路23在由計數(shù)器電路部42c檢測出的存取次數(shù)小于規(guī)定次數(shù)(Nb)的情況下，不向行譯碼電路部22a輸出與該計數(shù)器電路部42c對應(yīng)的存儲器單元塊21a所包含的字線WL的行地址。另一方面，刷新控制電路23在由計數(shù)器電路部42c檢測出的存取次數(shù)為規(guī)定次數(shù)(Nb)以上的情況下，向行譯碼電路部22a輸出與該計數(shù)器電路部42c對應(yīng)的存儲器單元塊21a所包含的字線WL的行地址。由此，對存取次數(shù)小于規(guī)定次數(shù)(Nb)的存儲器單元塊21a的存儲器單元40不進(jìn)行刷新動作，并且對存取次數(shù)在規(guī)定次數(shù)(Nb)以上的存儲器單元塊21a的存儲器單元40可以進(jìn)行刷新動作。第四實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的動作與上述第三實施方式的強(qiáng)電介質(zhì)存儲器的動作相同。
在第四實施方式中，如上所述，通過構(gòu)成為設(shè)置檢測每個存儲器單元塊21a的存取次數(shù)的計數(shù)器電路部42c，并且刷新控制電路23根據(jù)由計數(shù)器電路部42c檢測出針對所對應(yīng)的存儲器單元塊21a的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)(Nb)的情況，對與該計數(shù)器電路部42c對應(yīng)的存儲器單元塊21a所包含的全部存儲器單元40進(jìn)行重新寫入，從而可以僅對存取次數(shù)達(dá)到規(guī)定次數(shù)(Nb)而需要進(jìn)行刷新動作的存儲器單元塊21a內(nèi)的存儲器單元40進(jìn)行重新寫入。由此，與在刷新動作時對存儲器單元陣列21的全部存儲器單元40依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行過重新寫入(刷新)的存儲器單元40受到其他存儲器單元40的刷新動作引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元40受到的干擾的次數(shù)。
再有，在第四實施方式中，通過構(gòu)成為刷新控制電路23根據(jù)計數(shù)器24檢測出針對存儲器單元陣列21所包含的全部存儲器單元40的存取次數(shù)的總計達(dá)到規(guī)定次數(shù)的情況，進(jìn)行重新寫入，從而與檢測針對各存儲器單元塊21a的存取次數(shù)，按照針對各存儲器單元塊21a的規(guī)定存取次數(shù)進(jìn)行刷新動作的情況不同，可以按照一定的存取次數(shù)定期地進(jìn)行刷新動作。由此，可以在刷新動作時按照一定的存取次數(shù)定期地進(jìn)行使通常存取動作暫時待機(jī)等控制，因此可以簡化強(qiáng)電介質(zhì)存儲器的控制。
(第五實施方式)接著，參照圖21及圖22，對本發(fā)明第五實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
如圖21及圖22所示，本發(fā)明第五實施方式的強(qiáng)電介質(zhì)存儲器與上述第三實施方式的強(qiáng)電介質(zhì)存儲器不同，鎖存電路部52b按照每條字線WL設(shè)置。因此，因為各存儲器單元塊21a包含8條字線WL，故每個存儲器單元塊21a設(shè)有8個鎖存電路部52b。另外，該鎖存電路部52b是本發(fā)明的“第一保持機(jī)構(gòu)”的一例。再有，鎖存電路部52b具有保持每條字線WL的存取動作的有無的功能。具體是，該鎖存電路部52b構(gòu)成為在有經(jīng)由所對應(yīng)的字線WL的存取動作的情況下保持H電平的數(shù)據(jù)，在沒有經(jīng)由所對應(yīng)的字線WL的存取動作的情況下保持L電平的數(shù)據(jù)。
再有，第五實施方式的強(qiáng)電介質(zhì)存儲器具有用于檢測每個存儲器單元塊21a的存取次數(shù)的計數(shù)器電路部52d。另外，該計數(shù)器電路部52d是本發(fā)明的“第二次數(shù)檢測機(jī)構(gòu)”的一例。該計數(shù)器電路部52d按每個存儲器單元塊21a設(shè)置。進(jìn)而，計數(shù)器電路部52d構(gòu)成為每當(dāng)針對所對應(yīng)的存儲器單元塊21a的存取動作進(jìn)行一次，就加+1。還有，在第五實施方式中，行譯碼器52由一個行譯碼電路部22a、32個鎖存電路部52b和4個計數(shù)器電路部52d構(gòu)成。第五實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的構(gòu)成，與上述第三實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成相同。
接著，參照圖21及圖22，對本發(fā)明第五實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。在第五實施方式的強(qiáng)電介質(zhì)存儲器中，若經(jīng)由各字線WL(參照圖22)進(jìn)行針對存儲器單元40的存取動作，則與該字線WL對應(yīng)的鎖存電路部52b保持的數(shù)據(jù)變?yōu)镠電平。再有，每當(dāng)經(jīng)由各字線WL，針對存儲器單元40的存取動作進(jìn)行一次，在該字線WL所屬的存儲器單元塊21a所對應(yīng)的計數(shù)器電路部52d中存取次數(shù)的計數(shù)值就加+1。
而且，在第五實施方式中，在由計數(shù)器電路部52d檢測出針對存儲器單元塊21a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊21a對應(yīng)的8個鎖存電路部52b保持H電平數(shù)據(jù)的情況下，使該8個鎖存電路部52b保持的數(shù)據(jù)變化為L電平后固定。再有，在由計數(shù)器電路部52d檢測出針對存儲器單元塊21a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊21a對應(yīng)的8個鎖存電路部52b中存在保持L電平數(shù)據(jù)的鎖存電路部52b和保持H電平數(shù)據(jù)的鎖存電路部52b的情況下，使該8個鎖存電路部52b保持的數(shù)據(jù)變化為H電平后固定。
并且，根據(jù)計數(shù)器24檢測出針對全部存儲器單元40的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)的情況，計數(shù)器24向刷新控制電路23輸出信號。并且，刷新控制電路23根據(jù)來自計數(shù)器24的信號，向行譯碼器42輸出用于使刷新動作開始的控制信號。此時，在第五實施方式中，刷新控制電路23根據(jù)鎖存電路部52b所保持的數(shù)據(jù)，向行譯碼電路部22a輸出用于選擇進(jìn)行刷新動作的字線WL的行地址。即，刷新控制電路23在與規(guī)定的存儲器單元塊21a對應(yīng)的8個鎖存電路部52b所保持的數(shù)據(jù)為H電平的情況下，向行譯碼電路部22a輸出該存儲器單元塊21a所包含的全部字線WL的行地址。另一方面，刷新控制電路23在與規(guī)定的存儲器單元塊21a對應(yīng)的8個鎖存電路部52b所保持的數(shù)據(jù)全部為L電平的情況下，不向行譯碼電路部22a輸出該存儲器單元塊21a所包含的全部字線WL的行地址。由此，在經(jīng)由存儲器單元塊21a所包含的8條字線WL有存取動作的情況下、和經(jīng)由8條字線WL完全沒有存取動作的情況下對該存儲器單元塊21a所包含的全部存儲器單元40不進(jìn)行刷新動作。
另一方面，在存儲器單元塊21a所包含的8條字線WL內(nèi)存在有存取動作的字線WL和沒有存取動作的字線WL的情況下，對該存儲器單元塊21a所包含的全部存儲器單元40進(jìn)行刷新動作。另外，在經(jīng)由存儲器單元塊21a所包含的8條字線WL有存取動作的情況下對該存儲器單元塊21a所包含的全部存儲器單元40不進(jìn)行刷新動作的理由如下。即，由于考慮在經(jīng)由8條字線WL有存取動作的存儲器單元塊21a中可以比較均等地進(jìn)行存取動作，故認(rèn)為干擾所引起的影響比較小。第五實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的動作與上述第三實施方式的強(qiáng)電介質(zhì)存儲器的動作相同。
在第五實施方式中，如上所述，通過構(gòu)成為設(shè)置保持每條字線WL的存取動作的有無的鎖存電路部52b，并且刷新控制電路23根據(jù)由鎖存電路部52b保持著有針對所對應(yīng)的存儲器單元塊21a的存取動作的情況，對與該鎖存電路部52b對應(yīng)的存儲器單元塊21a所包含的存儲器單元40進(jìn)行重新寫入，從而可以僅對有存取動作的存儲器單元塊21a內(nèi)的存儲器單元40進(jìn)行重新寫入。由此，與在刷新動作時對存儲器單元陣列21的全部存儲器單元40依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行過重新寫入(刷新)的存儲器單眼40受到其他存儲器單元40的刷新動作引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元40受到的干擾的次數(shù)。
再有，在第五實施方式中，通過構(gòu)成為刷新控制電路23根據(jù)計數(shù)器24檢測出針對存儲器單元陣列21所包含的全部存儲器單元40的存取次數(shù)的總計達(dá)到規(guī)定次數(shù)的情況，進(jìn)行重新寫入，從而與檢測針對各存儲器單元塊21a的存取次數(shù)，按照針對各存儲器單元塊21a的規(guī)定存取次數(shù)進(jìn)行刷新動作的情況不同，可以按照一定的存取次數(shù)定期地進(jìn)行刷新動作。由此，可以在刷新動作時按照一定的存取次數(shù)定期地進(jìn)行使通常存取動作暫時待機(jī)等控制，因此可以簡化強(qiáng)電介質(zhì)存儲器的控制。
還有，在第五實施方式中，在由計數(shù)器電路部52d檢測出針對所對應(yīng)的存儲器單元塊21a的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊21a對應(yīng)的8個鎖存電路部52b保持H電平數(shù)據(jù)的情況下，使該8個鎖存電路部52b保持的數(shù)據(jù)變化為L電平后固定，從而可以不從刷新控制電路23向行譯碼電路部22a輸出該存儲器單元塊21a所包含的全部字線WL的行地址。由此，在經(jīng)由8條字線WL有存取動作而比較均等地對存儲器單元40進(jìn)行存取動作的存儲器單元塊21a中，可以不進(jìn)行重新寫入(刷新)。因此，在刷新動作時，在通過對存儲器單元40比較均等地進(jìn)行存取動作而認(rèn)為干擾的影響小的存儲器單元塊21a的存儲器單元40中，可以不進(jìn)行重新寫入。由此，由于可以減少進(jìn)行刷新動作引起的重新寫入的次數(shù)，故可以減少刷新動作時存儲器單元40受到的干擾的次數(shù)。
(第六實施方式)接著，參照圖23-圖26，對本發(fā)明第六實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
如圖23所示，第六實施方式的強(qiáng)電介質(zhì)存儲器備有存儲器單元陣列71；行譯碼器72；刷新控制電路73；電源接通檢測部74；計數(shù)器75；包括存取檢測部76及狀態(tài)機(jī)電路77的時鐘生成電路78；行地址緩沖器79；列地址緩沖器80；寫入放大器81；讀出放大器82；輸入緩沖器83；輸出緩沖器84；列譯碼器85；字線源驅(qū)動器86；電壓生成電路87；感測放大器88；位線源驅(qū)動器89。另外，刷新控制電路73是本發(fā)明的“刷新機(jī)構(gòu)”的一例，電源接通檢測部74是本發(fā)明的“電源接通檢測機(jī)構(gòu)”的一例。再有，計數(shù)器75是本發(fā)明的“第一次數(shù)檢測機(jī)構(gòu)”的一例。
存儲器單元陣列71中配置為多條字線WL與多條位線BL交叉，并且在各交叉位置上配置有強(qiáng)電介質(zhì)電容器90。再有，強(qiáng)電介質(zhì)電容器90包括配置于字線WL與位線BL之間的強(qiáng)電介質(zhì)膜(未圖示)。而且，由兩個強(qiáng)電介質(zhì)電容器90構(gòu)成一個存儲器單元91。進(jìn)而，如圖24所示，存儲器單元陣列71由四個存儲器單元塊71a構(gòu)成。如圖25所示，各存儲器單元塊71a包含8條字線WL、連接于各字線WL的多個存儲器單元91(參照圖23)。
再有，向各存儲器單元塊71a及各字線WL分別分配規(guī)定的行地址。具體是，如圖25所示，向各存儲器單元塊71a分配以(X4，X3)表示的行地址，并且向各字線WL分配以(X2，X1，X0)表示的行地址。由此，各存儲器單元塊71a所包含的各字線WL的行地址用(X4，X3，X2，X1，X0)表示。另外，四個存儲器單元塊21a的(X4，X3)的行地址分別由(0，0)、(0，1)、(1，0)及(1，1)的行地址來表示。再有，8條字線WL的(X2，X1，X0)的行地址分別由(0，0，0)、(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)及(1，1，1)的行地址來表示。
進(jìn)而，如圖23所示，字線WL上連接有行譯碼器72。如圖24所示，該行譯碼器72由連接于字線WL(參照圖23)的行譯碼電路部72a與4個鎖存電路部72b構(gòu)成。另外，該鎖存電路部72b是本發(fā)明的“第一保持機(jī)構(gòu)”的一例。
在此，在第六實施方式中，鎖存電路部72b分別設(shè)置為與各存儲器單元塊71a對應(yīng)。再有，鎖存電路部72b具有保持每個存儲器單元塊71a的讀出動作或?qū)懭雱幼?以下稱為存取動作)的有無。具體是，鎖存電路部72b構(gòu)成為在針對所對應(yīng)的存儲器單元塊71a的存取動作存在的情況下，保持H電平的數(shù)據(jù)，而在沒有針對所對應(yīng)的存儲器單元塊71a的存取動作的情況下保持L電平的數(shù)據(jù)。進(jìn)而，行譯碼器72上連接著用于控制針對存儲器單元91的刷新動作的刷新控制電路73，并且刷新控制電路73上連接著電源接通檢測部74和時鐘生成電路78的計數(shù)器75。
再有，第六實施方式的電源接通檢測部74構(gòu)成為通過檢測電源的接通，從而向刷新控制電路73輸出用于驅(qū)動刷新控制電路73的觸發(fā)信號TRG。具體是，如圖26所示，電源接通檢測部74由4個p溝道晶體管92-95、4個n溝道晶體管96-99、電容器100、反相電路101、延遲電路102和NAND電路103構(gòu)成。向p溝道晶體管92的源極供給電源電壓Vcc，并且漏極連接n溝道晶體管96的漏極。p溝道晶體管92的漏極與n溝道晶體管96的漏極之間的節(jié)點N1上連接著電容器100的一個電極。該電容器100的另一個電極接地。再有，節(jié)點N1上連接著p溝道晶體管93的漏極和n溝道晶體管97的柵極。進(jìn)而，向p溝道晶體管93的源極供給電源電壓Vcc。還有，n溝道晶體管97的源極接地。
并且，p溝道晶體管92的柵極與漏極連接，該p溝道晶體管92的柵極和漏極上連接著p溝道晶體管94的柵極。再有，向p溝道晶體管94的源極供給電源電壓Vcc，并且漏極連接p溝道晶體管95的源極。該p溝道晶體管94的漏極與p溝道晶體管95的源極之間的節(jié)點N2上連接著p溝道晶體管93的柵極、n溝道晶體管97的漏極及反相電路101的輸入側(cè)。進(jìn)而，p溝道晶體管95的漏極上連接著n溝道晶體管98及99的漏極。還有，n溝道晶體管98的柵極與漏極連接。進(jìn)一步，n溝道晶體管96、98及99的源極分別接地。
再有，構(gòu)成為作為H電平側(cè)的電壓，向反相電路101供給電源電壓Vcc。該反相電路101在電源接通時，在所供給的電源電壓Vcc上升到規(guī)定的電壓后驅(qū)動。因此，在電源接通之后所供給的電源電壓Vcc比規(guī)定電壓還小的期間內(nèi)由于反相電路101未被驅(qū)動，故不輸出對輸入信號進(jìn)行過反相的信號。進(jìn)而，反相電路101的輸出側(cè)連接著延遲電路102。該延遲電路102構(gòu)成為使輸入信號延遲規(guī)定期間，且輸出反相后的信號。還有，延遲電路102與上述反相電路101同樣，構(gòu)成為將電源電壓Vcc作為H電平側(cè)的電壓供給。由此，延遲電路102由于在電源接通之后所供給的電源電壓Vcc比規(guī)定電壓還小的期間內(nèi)未被驅(qū)動，故不輸出對輸入信號進(jìn)行過反相的信號。再有，反相電路101與延遲電路102之間的節(jié)點N3上連接著p溝道晶體管95的柵極、n溝道晶體管99的柵極和NAND電路103的一個輸入端子。進(jìn)一步，向NAND電路103的另一個輸入端子供給延遲電路102的輸出。還有，構(gòu)成為從NAND電路103輸出用于驅(qū)動刷新控制電路73(參照圖23)的觸發(fā)信號TRG。進(jìn)而，NAND電路103與上述反相電路101同樣，構(gòu)成為將電源電壓Vcc作為H電平側(cè)的電壓供給。由此，NAND電路103在電源接通之后所供給的電源電壓Vcc比規(guī)定電壓還小的期間內(nèi)未被驅(qū)動，故在此期間輸出L電平的信號。
還有，計數(shù)器75(參照圖24)構(gòu)成為檢測針對存儲器單元陣列71所包含的全部存儲器單元91(參照圖23)的存取次數(shù)(讀出、重新寫入動作及寫入動作的次數(shù))，并且在存取次數(shù)達(dá)到規(guī)定次數(shù)的情況下，向刷新控制電路73輸出規(guī)定的信號。進(jìn)而，刷新控制電路73構(gòu)成為在電源接通時從電源接通檢測部74輸入了觸發(fā)信號TRG的情況，及針對全部存儲器單元91的存取次數(shù)達(dá)到規(guī)定次數(shù)時從計數(shù)器75輸入了規(guī)定信號的情況下，向行譯碼器72輸出用于使刷新動作開始的控制信號。再有，時鐘生成電路78(參照圖23)的存取檢測部76是為了檢測針對存儲器單元91的存取動作而設(shè)置的。進(jìn)一步，計數(shù)器75構(gòu)成為接收由存取檢測部76檢測出針對存儲器單元91的存取動作的情況，將存取次數(shù)的計數(shù)值加1。
進(jìn)而，如圖23所示，計數(shù)器75與行地址緩沖器79、列地址緩沖器80、寫入放大器81及讀出放大器82連接。寫入放大器81及讀出放大器82分別連接有輸入緩沖器83及輸出緩沖器84。進(jìn)一步，行地址緩沖器79及列地址緩沖器80分別連接行譯碼器72及列譯碼器84。再有，行譯碼器72上連接著字線源驅(qū)動器86，并且字線源驅(qū)動器86上連接著電壓生成電路87及時鐘生成電路78的狀態(tài)機(jī)電路77。還有，存儲器單元陣列71的位線BL上經(jīng)由感測放大器88而連接著列譯碼器85。再有，感測放大器88連接讀出放大器82及位線源驅(qū)動器89，并且位線源驅(qū)動器89上連接著電壓生成電路87及狀態(tài)機(jī)電路77。
接著，參照圖23-圖27，對本發(fā)明第六實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。
在使用第六實施方式的強(qiáng)電介質(zhì)存儲器時，首先通過接通電源而使電源上升。在該第六實施方式中，進(jìn)行針對全部存儲器單元91(參照圖23)的刷新動作。具體是，如圖27所示，電源接通檢測部74(參照圖26)的電源電壓Vcc、節(jié)點N1-N3的電壓及觸發(fā)信號TRG的電壓在開始接通電源之前的初始狀態(tài)下，變?yōu)?V。而且，在電源接通時，電源電壓Vcc的電位從0V逐漸上升到設(shè)定電位。由此，節(jié)點N1(參照圖26)的電位經(jīng)由p溝道晶體管92，從0V開始逐漸上升，節(jié)點N2的電位經(jīng)由p溝道晶體管而逐漸上升。此時，此時，通過使與節(jié)點N1相連的電容器100充電，，從而節(jié)點N1的電位與節(jié)點N2的電位相比上升得比較緩慢。再有，此時在所供給的電源電壓Vcc達(dá)到規(guī)定的電壓之前反相電路101、延遲電路102及NAND電路103全部未被驅(qū)動，因此節(jié)點N3的電位及觸發(fā)信號TRG保持Vss(0V:L電平)，直到電源電壓Vcc達(dá)到規(guī)定電壓為止。
接下來，通過使提供給反相電路101、延遲電路102及NAND電路103的電源電壓Vcc達(dá)到規(guī)定的電壓，從而驅(qū)動反相電路101、延遲電路102及NAND電路103。此時，節(jié)點N2的電位比反相電路101的邏輯閾值電壓還高。由此，由于不從反相電路101輸出將輸入信號反轉(zhuǎn)后的Vss(0V:L電平)，故節(jié)點N3電位保持Vss(0V:L電平)。因此，從節(jié)點N3直接輸入NAND電路103的一方輸入信號的電壓保持Vss(0V:L電平)。再有，經(jīng)由延遲電路102而從節(jié)點N3輸入NAND電路103的另一輸入信號的電壓上升到Vcc的設(shè)定電壓(H電平)。由此，從NAND電路103輸出的觸發(fā)信號TRG上升到Vcc的設(shè)定電壓(H電平)。
接著，若節(jié)點N1的電位上升到n溝道晶體管97的閾值電壓，則n溝道晶體管97為導(dǎo)通狀態(tài)。由此，經(jīng)由n溝道晶體管97，節(jié)點N2的電位下降到Vss(0V:L電平)。因此，通過反轉(zhuǎn)反相電路101的輸出，從而反相電路101的輸出上升到Vcc的設(shè)定電位(H電平)。由此，節(jié)點N3的電位上升到Vcc的設(shè)定電壓(H電平)，因此從節(jié)點N3直接輸入NAND電路103的一方輸入信號的電壓從Vss(0V:L電平)上升到Vcc的設(shè)定電壓(H電平)。再有，經(jīng)由延遲電路102而從節(jié)點N3輸入到NAND電路103的另一輸入信號的電壓從節(jié)點N3的電位向Vcc的設(shè)定電壓(H電平)上升的時刻開始延遲規(guī)定的期間，然后從Vcc的設(shè)定電壓(H電平)向Vss(0V:L電平)下降。因此，經(jīng)由延遲電路102而從節(jié)點N3輸入到NAND電路103的輸入信號的電壓從節(jié)點N3的電位向Vcc的設(shè)定電壓(H電平)上升的時刻開始，在規(guī)定期間內(nèi)保持Vcc的設(shè)定電壓(H電平)。由此，從NAND電路103輸出的觸發(fā)信號TRG伴隨于節(jié)點N3的電位向Vcc的設(shè)定電位(H電平)上升而降低到Vss(0V:L電平)后，在規(guī)定期間內(nèi)保持Vss(0V:L電平)。而且，之后觸發(fā)信號TRG上升到Vcc的設(shè)定電壓(H電平)。
若從NAND電路103向刷新控制電路73(參照圖24)輸入Vss(0V:L電平)的觸發(fā)信號TRG，則刷新控制電路73向行譯碼器72輸出用于使針對全部存儲器單元91(參照圖23)的刷新動作開始的控制信號。此時，刷新控制電路73依次向行譯碼電路部72a輸出全部的行地址(0，0，0，0)～(1，1，1，1)。由此，對存儲器單元陣列71內(nèi)的全部存儲器單元91依次進(jìn)行刷新動作。
刷新動作通過對存儲器單元91進(jìn)行讀出及重新寫入而進(jìn)行。具體是，選擇輸入到行譯碼電路部72a的行地址所對應(yīng)的字線WL。而且，所選擇的字線WL(以下稱為選擇字線WL)相連的多個存吹求單元91的數(shù)據(jù)經(jīng)由位線BL，而被感測放大器81一并讀出，并且該數(shù)據(jù)由感測放大器81放大。然后對數(shù)據(jù)被讀出的存儲器單元91重新寫入由感測放大器81讀出的數(shù)據(jù)。如上所述，在電源接通時，存吹求單元陣列71內(nèi)的全部存儲器單元91被依次刷新。
再有，在第六實施方式中，電源接通時通過復(fù)位計數(shù)器75(參照圖24)，從而將計數(shù)器75的計數(shù)值設(shè)為“0”。還有，通過將與各存儲器單元塊71a對應(yīng)的鎖存電路部72b也全部復(fù)位，從而使全部鎖存電路部71a為保持L電平數(shù)據(jù)的狀態(tài)(復(fù)位狀態(tài))。接著，開始針對存儲器單元91(參照圖23)的存取動作。此時，針對全部存儲器單元91的存取動作由存取檢測部76來檢測。而且，每當(dāng)存取檢測部76檢測出一次存取動作，計數(shù)器75的計數(shù)值就加+1。由此，由計數(shù)器75來檢測針對存儲器單元陣列71內(nèi)的全部存儲器單元91的存取次數(shù)。
在針對存儲器單元91的存取動作為讀出及重新寫入動作時，由行譯碼器72來選擇從強(qiáng)電介質(zhì)存儲器外部輸入的行地址所對應(yīng)的字線WL(參照圖23)。由此，與選擇字線WL相連的多個存儲器單元91的數(shù)據(jù)經(jīng)由位線BL而被感測放大器88一并讀出，并且該數(shù)據(jù)被感測放大器8放大。而且，被感測放大器88放大的數(shù)據(jù)經(jīng)由讀出放大器82及輸出緩沖器84而被讀出到強(qiáng)電介質(zhì)存儲器的外部。容納后，對被讀出了數(shù)據(jù)的存儲器單元91重新寫入由感測放大器88讀出的數(shù)據(jù)。另一方面，在針對存儲器單元91的存取動作為寫入動作的情況下，與上述讀出動作時同樣，由感測放大器88讀出與選擇字線WL相連的多個存儲器單元91的數(shù)據(jù)后，將該讀出的數(shù)據(jù)改寫為從強(qiáng)電介質(zhì)存儲器外部輸入的數(shù)據(jù)。然后從感測放大器88將該改寫后的數(shù)據(jù)寫入存儲器單元91。
另外，在上述讀出動作后的重新寫入動作、寫入動作中，對與選擇字線WL對應(yīng)的存儲器單元塊71a內(nèi)的選擇字線WL以外的字線WL(以下稱為非選擇WL)連接的存儲器單元91施加規(guī)定的電壓(1/2Vcc或1/3Vcc等)。由此，在與選擇字線WL所對應(yīng)的存儲器單元塊71a內(nèi)的非選擇字線WL相連的存儲器單元91中，由于強(qiáng)電介質(zhì)電容器90的極化量減少，故產(chǎn)生干擾。在上述的存取動作中，與存在存取動作的存儲器單元塊71a對應(yīng)的鎖存電路部72b為保持H電平數(shù)據(jù)的狀態(tài)，而與無存取動作的存儲器單元塊71a對應(yīng)的鎖存電路部72b中保持L電平數(shù)據(jù)。
接著，在第六實施方式中，計數(shù)器75若檢測出針對全部存儲器單元91的存取次數(shù)達(dá)到規(guī)定次數(shù)，則將規(guī)定的信號輸出到刷新控制電路73。接受該來自計數(shù)器75的信號，刷新控制電路73向行譯碼器72輸出使刷新動作開始用的控制信號。此時，在第六實施方式中，刷新控制電路73將用于根據(jù)鎖存電路部72b所保持的數(shù)據(jù)而選擇進(jìn)行刷新動作的字線WL的行地址輸出到行譯碼電路部72a。即，刷新控制電路73在鎖存電路部72b保持有H電平數(shù)據(jù)的情況下，將與該鎖存電路部72b對應(yīng)的存儲器單元塊71a所含的字線WL的行地址輸出到行譯碼電路部72a，另一方面在鎖存電路部72b保持有L電平數(shù)據(jù)的情況下，不將與該鎖存電路部72b對應(yīng)的存儲器單元塊71a所含的字線WL的行地址輸出到行譯碼電路部72a。
例如，在圖25所示的存儲器單元陣列71中，設(shè)為有針對(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊71a的存取動作，而沒有針對(0，1)的行地址的存儲器單元塊71a的存取動作。此時，(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊71a所對應(yīng)的鎖存電路部72b(參照圖24)中保持H電平的數(shù)據(jù)，而在(0，1)的行地址的存儲器單元塊71a所對應(yīng)的鎖存電路部72b(參照圖24)中保持L電平的數(shù)據(jù)。該情況下，刷新控制電路73(參照圖24)向行譯碼電路部72a依次輸出與(0，0)的行地址的存儲器單元塊71a所包含的字線WL對應(yīng)的(0，0，0，0，0)～(0，0，1，1，1)的行地址后，不輸出與(0，1)的行地址的存儲器單元塊71a所包含的字線WL對應(yīng)的(0，1，0，0，0)～(0，1，1，1，1)的行地址。因此，刷新控制電路73輸出(0，0，1，1，1)的行地址后，依次輸出與(1，0)及(1，1)的行地址的存儲器單元塊71a所包含的字線WL對應(yīng)的(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址。
而且，如上所述，按照輸出到行譯碼電路部72a(參照圖24)的行地址的順序，由行譯碼電路部72a選擇字線WL，并且由感測放大器88讀出并放大與所選擇的各字線WL連接的存儲器單元91的數(shù)據(jù)。然后，將與由感測放大器88讀出的數(shù)據(jù)相同的數(shù)據(jù)重新寫入原來的存儲器單元91。因此，在與從刷新控制電路73向行譯碼電路部72a輸出的(0，0，0，0，0)～(0，0，1，1，1)、(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址的字線WL相連的存儲器單元91中進(jìn)行重新寫入，而在與從刷新控制電路73未向行譯碼電路部72a輸出的(0，1，0，0，0)～(0，1，1，1，1)的8個行地址的字線WL相連的存儲器單元91中不進(jìn)行重新寫入。由此，在有存取動作的(0，0)、(1，0)及(1，1)的行地址的存儲器單元塊71a所包含的全部存儲器單元91中進(jìn)行讀出及重新寫入，而在沒有存取動作的(0，1)的行地址的存儲器單元塊71a所包含的全部存儲器單元91中不進(jìn)行讀出及重新寫入。如上所述，進(jìn)行針對規(guī)定次數(shù)的存取動作后的存儲器單元91的刷新動作。
另外，在刷新動作的讀出及重新寫入之際，由于向與選擇字線WL對應(yīng)的存儲器單元塊71a內(nèi)的非選擇字線WL所連接的存儲器單元91施加規(guī)定的電壓(1/2Vcc或1/3Vcc等)，故由于強(qiáng)電介質(zhì)電容器90的極化量減少而產(chǎn)生干擾。而且，規(guī)定次數(shù)的存取動作后的刷新動作結(jié)束后與電源接通時同樣，通過復(fù)位計數(shù)器75而使計數(shù)值變?yōu)椤?”，通過使各鎖存電路部72b全部復(fù)位而使全部鎖存電路部72b成為保持L電平數(shù)據(jù)的狀態(tài)。然后反復(fù)進(jìn)行上述動作。
在第六實施方式中，如上所述，在電源接通時由刷新控制電路73對全部存儲器單元91進(jìn)行讀出及重新寫入，從而在每次接通電源時可以對全部存儲器單元91進(jìn)行刷新動作。由此，即使在達(dá)到規(guī)定次數(shù)之前斷開電源后，重復(fù)接通電源的動作的情況下也可以抑制由于斷開電源為止的存取動作而產(chǎn)生的干擾在存儲器單元91中累積的現(xiàn)象。其結(jié)果是可以抑制由于累積的干擾所導(dǎo)致的存儲器單元91的數(shù)據(jù)消失的現(xiàn)象。
再有，在第六實施方式中，除了接通電源時，根據(jù)由計數(shù)器75檢測出針對存儲器單元陣列71所包含的全部存儲器單元91的存取次數(shù)的總計達(dá)到規(guī)定次數(shù)，對存儲器單元91進(jìn)行讀出及重新寫入，從而可以更可靠地抑制干擾所導(dǎo)致的存儲器單元91的數(shù)據(jù)消失。
還有，在第六實施方式中，通過構(gòu)成為設(shè)置保持每個存儲器單元塊71a的存取動作的有無之鎖存電路電路部72b，并且刷新控制電路根據(jù)鎖存電路部72b保持針對所對應(yīng)的存儲器單元塊71a的存取動作存在的情況(H電平的數(shù)據(jù))，對與該鎖存電路部72b對應(yīng)的存儲器單元塊71a所包含的存儲器單元91進(jìn)行重新寫入，從而可以僅對有存取動作的存儲器單元塊71a內(nèi)的存儲器單元91進(jìn)行重新寫入。由此，與在刷新動作時對存儲器單元陣列71所包含的全部存儲器單元91依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行過重新寫入(刷新)的存儲器單元91受到其他存儲器單元91的刷新動作引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元91受到的干擾的次數(shù)。
再有，在第六實施方式中，通過構(gòu)成為刷新控制電路73根據(jù)計數(shù)器75檢測出針對存儲器單元陣列71所包含的全部存儲器單元91的存取次數(shù)的總計達(dá)到規(guī)定次數(shù)而進(jìn)行讀出及重新寫入，從而與檢測針對各存儲器單元塊71a的存取次數(shù)，按照針對各存儲器單元塊71a的規(guī)定存取次數(shù)進(jìn)行刷新動作的情況不同，可以按照一定的存取次數(shù)定期地進(jìn)行刷新動作。由此，可以在刷新動作時按照一定的存取次數(shù)定期地進(jìn)行使通常存取動作暫時待機(jī)等控制，因此可以簡化強(qiáng)電介質(zhì)存儲器的控制。
(第七實施方式)接著，參照圖28，對本發(fā)明第七實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
在第七實施方式的強(qiáng)電介質(zhì)存儲器中，如圖28所示，與上述第六實施方式不同，以與各存儲器單元塊71a對應(yīng)的方式設(shè)置計數(shù)器電路部112c。另外，該計數(shù)器電路部112c是本發(fā)明的“第二次數(shù)檢測機(jī)構(gòu)”的一例。該計數(shù)器電路部112c是為了檢測每個存儲器單元塊71a的存取次數(shù)而設(shè)置的。再有，計數(shù)器電路部112c構(gòu)成為每當(dāng)針對所對應(yīng)的存儲器單元塊71a的存取動作進(jìn)行一次，就加+1。還有，在第七實施方式中，沒有設(shè)置鎖存電路部72b(參照圖24)，并且行譯碼器112由一個行譯碼電路部72a和4個計數(shù)器電路部112c構(gòu)成。第七實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的構(gòu)成，與上述第六實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成相同。
接著，參照圖28，對第七實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。在第七實施方式的強(qiáng)電介質(zhì)存儲器中，與上述第六實施方式的強(qiáng)電介質(zhì)存儲器同樣，在電源接通時對全部存儲器單元91(參照圖23)進(jìn)行刷新動作(讀出及重新寫入)。再有，在第七實施方式的強(qiáng)電介質(zhì)存儲器中，由計數(shù)器75檢測針對全部存儲器單元91的存取次數(shù)，并且由計數(shù)器電路部112c檢測每個存儲器單元塊71a的存取次數(shù)。而且，在計數(shù)器電路部112c中，每當(dāng)針對所對應(yīng)的存儲器單元塊71a的存取動作進(jìn)行一次，存取次數(shù)的計數(shù)值就加+1。
而且，根據(jù)計數(shù)器75檢測出針對全部存儲器單元91的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)的情況，計數(shù)器75向刷新控制電路73輸出規(guī)定的信號。并且，刷新控制電路73根據(jù)來自計數(shù)器75的信號，向行譯碼器112輸出用于使刷新動作開始的控制信號。此時，在第七實施方式中，刷新控制電路73根據(jù)由計數(shù)器電路部112c檢測出的每個存儲器單元塊71a的存取次數(shù)，向行譯碼電路部72a輸出用于選擇進(jìn)行刷新動作的字線WL的行地址。即，刷新控制電路73在由計數(shù)器電路部112c檢測出的存取次數(shù)小于規(guī)定次數(shù)(Nb)的情況下，不向行譯碼電路部72a輸出與該計數(shù)器電路部112c對應(yīng)的存儲器單元塊71a所包含的字線WL的行地址。另一方面，刷新控制電路73在由計數(shù)器電路部112c檢測出的存取次數(shù)為規(guī)定次數(shù)(Nb)以上的情況下，向行譯碼電路部72a輸出與該計數(shù)器電路部112c對應(yīng)的存儲器單元塊71a所包含的字線WL的行地址。由此，對存取次數(shù)小于規(guī)定次數(shù)(Nb)的存儲器單元塊71a的存儲器單元91不進(jìn)行刷新動作，并且對存取次數(shù)在規(guī)定次數(shù)(Nb)以上的存儲器單元塊71a的存儲器單元91可以進(jìn)行刷新動作。第七實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的動作與上述第六實施方式的強(qiáng)電介質(zhì)存儲器的動作相同。
在第七實施方式中，如上所述，在電源的接通時通過由刷新控制電路73對全部存儲器單元91進(jìn)行讀出及重新寫入，從而每當(dāng)接通電源就可以對全部存儲器單元91進(jìn)行刷新動作。由此，即使在反復(fù)進(jìn)行電源的接通與切斷的情況下，也可以抑制由于斷開電源為止的存取動作而產(chǎn)生的干擾在存儲器單元91中累積的現(xiàn)象，因此可以抑制由于累積的干擾所導(dǎo)致的存儲器單元91的數(shù)據(jù)消失的現(xiàn)象。
再有，在第七實施方式中，通過構(gòu)成為設(shè)置檢測每個存儲器單元塊71a的存取次數(shù)的計數(shù)器電路部112c，并且刷新控制電路73根據(jù)由計數(shù)器電路部112c檢測出針對所對應(yīng)的存儲器單元塊71a的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)(Nb)的情況，對與該計數(shù)器電路部112c對應(yīng)的存儲器單元塊71a所包含的全部存儲器單元91進(jìn)行重新寫入，從而可以僅對存取次數(shù)達(dá)到規(guī)定次數(shù)(Nb)而需要進(jìn)行刷新動作的存儲器單元塊71a內(nèi)的存儲器單元91進(jìn)行重新寫入。由此，與在刷新動作時對存儲器單元陣列71的全部存儲器單元91依次進(jìn)行重新寫入的情況相比，可以減少已經(jīng)進(jìn)行過重新寫入(刷新)的存儲器單元91受到其他存儲器單元91的刷新動作引起的干擾的次數(shù)。由此，可以減少刷新時存儲器單元91受到的干擾的次數(shù)。
第七實施方式的上述以外的效果與上述第六實施方式相同。
(第八實施方式)接著，參照圖29及圖30，對本發(fā)明第八實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成進(jìn)行說明。
如圖29及圖30所示，本發(fā)明第八實施方式的強(qiáng)電介質(zhì)存儲器與上述第六實施方式的強(qiáng)電介質(zhì)存儲器不同，鎖存電路部122b按照每條字線WL設(shè)置。因此，因為各存儲器單元塊71a包含8條字線WL，故每個存儲器單元塊71a設(shè)有8個鎖存電路部122b。另外，該鎖存電路部122b是本發(fā)明的“第一保持機(jī)構(gòu)”的一例。再有，鎖存電路部122b具有保持每條字線WL的存取動作的有無的功能。具體是，該鎖存電路部122b構(gòu)成為在有經(jīng)由所對應(yīng)的字線WL的存取動作的情況下保持H電平的數(shù)據(jù)，在沒有經(jīng)由所對應(yīng)的字線WL的存取動作的情況下保持L電平的數(shù)據(jù)。
再有，第八實施方式的強(qiáng)電介質(zhì)存儲器具有用于檢測每個存儲器單元塊71a的存取次數(shù)的計數(shù)器電路部122d。另外，該計數(shù)器電路部122d是本發(fā)明的“第二次數(shù)檢測機(jī)構(gòu)”的一例。該計數(shù)器電路部122d按每個存儲器單元塊71a設(shè)置。進(jìn)而，計數(shù)器電路部122d構(gòu)成為每當(dāng)針對所對應(yīng)的存儲器單元塊71a的存取動作進(jìn)行一次，就加+1。還有，行譯碼器52由一個行譯碼電路部72a、32個鎖存電路部122b和4個計數(shù)器電路部122d構(gòu)成。第八實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的構(gòu)成，與上述第六實施方式的強(qiáng)電介質(zhì)存儲器的構(gòu)成相同。
接著，參照圖29及圖30，對本發(fā)明第八實施方式的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。在第八實施方式的強(qiáng)電介質(zhì)存儲器中，與上述第六實施方式的強(qiáng)電介質(zhì)存儲器同樣，在電源接通時對全部存儲器單元91(參照圖30)進(jìn)行刷新動作(讀出及重新寫入)。再有，在第八實施方式中，若經(jīng)由各字線WL進(jìn)行針對存儲器單元91的存取動作，則與該字線WL對應(yīng)的鎖存電路部122b保持的數(shù)據(jù)變?yōu)镠電平。再有，每當(dāng)經(jīng)由各字線WL，針對存儲器單元91的存取動作進(jìn)行一次，在該字線WL所屬的存儲器單元塊71a所對應(yīng)的計數(shù)器電路部122d中存取次數(shù)的計數(shù)值就加+1。
而且，在第八實施方式中，在由計數(shù)器電路部122d檢測出針對存儲器單元塊71a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊71a對應(yīng)的8個鎖存電路部122b保持H電平數(shù)據(jù)的情況下，使該8個鎖存電路部122b保持的數(shù)據(jù)變化為L電平后固定。再有，在由計數(shù)器電路部122d檢測出針對存儲器單元塊71a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊71a對應(yīng)的8個鎖存電路部122b中存在保持L電平數(shù)據(jù)的鎖存電路部122b和保持H電平數(shù)據(jù)的鎖存電路部122b的情況下，使該8個鎖存電路部122b保持的數(shù)據(jù)變化為H電平后固定。
并且，根據(jù)計數(shù)器75檢測出針對全部存儲器單元91的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)的情況，計數(shù)器75向刷新控制電路73輸出信號。并且，刷新控制電路73根據(jù)來自計數(shù)器75的信號，向行譯碼器122輸出用于使刷新動作開始的控制信號。此時，在第八實施方式中，刷新控制電路73根據(jù)鎖存電路部122b所保持的數(shù)據(jù)，向行譯碼電路部72a輸出用于選擇進(jìn)行刷新動作的字線WL的行地址。即，刷新控制電路73在與規(guī)定的存儲器單元塊71a對應(yīng)的8個鎖存電路部122b所保持的數(shù)據(jù)為H電平的情況下，向行譯碼電路部72a輸出該存儲器單元塊71a所包含的全部字線WL的行地址。另一方面，刷新控制電路73在與規(guī)定的存儲器單元塊71a對應(yīng)的8個鎖存電路部122b所保持的數(shù)據(jù)全部為L電平的情況下，不向行譯碼電路部72a輸出該存儲器單元塊71a所包含的全部字線WL的行地址。由此，在經(jīng)由存儲器單元塊71a所包含的8條字線WL有存取動作的情況下、和經(jīng)由8條字線WL完全沒有存取動作的情況下對該存儲器單元塊71a所包含的全部存儲器單元91不進(jìn)行刷新動作。
另一方面，在存儲器單元塊71a所包含的8條字線WL內(nèi)存在有存取動作的字線WL和沒有存取動作的字線WL的情況下，對該存儲器單元塊71a所包含的全部存儲器單元91進(jìn)行刷新動作。另外，在經(jīng)由存儲器單元塊71a所包含的8條字線WL有存取動作的情況下對該存儲器單元塊71a所包含的全部存儲器單元91不進(jìn)行刷新動作的理由如下。即，由于考慮在經(jīng)由8條字線WL有存取動作的存儲器單元塊71a中可以比較均等地進(jìn)行存取動作，故認(rèn)為干擾所引起的影響比較小。第八實施方式的強(qiáng)電介質(zhì)存儲器的上述以外的動作與上述第六實施方式的強(qiáng)電介質(zhì)存儲器的動作相同。
在第八實施方式中，如上所述，在電源的接通時通過由刷新控制電路73對全部存儲器單元91進(jìn)行讀出及重新寫入，從而每當(dāng)接通電源就可以對全部存儲器單元91進(jìn)行刷新動作。由此，即使在達(dá)到規(guī)定次數(shù)之前斷開電源后又反復(fù)進(jìn)行接通電源的動作的情況下，也可以抑制由于斷開電源為止的存取動作而產(chǎn)生的干擾在存儲器單元91中累積的現(xiàn)象。其結(jié)果是可以抑制由于累積的干擾所導(dǎo)致的存儲器單元91的數(shù)據(jù)消失的現(xiàn)象。
再有，在第八實施方式中，在由計數(shù)器電路部122d檢測出針對所對應(yīng)的存儲器單元塊71a的存取次數(shù)已經(jīng)達(dá)到規(guī)定次數(shù)(Nc)時，在由與該存儲器單元塊71a對應(yīng)的8個鎖存電路部122b保持H電平數(shù)據(jù)的情況下，使該8個鎖存電路部122b保持的數(shù)據(jù)變化為L電平后固定，從而可以不從刷新控制電路73向行譯碼電路部72a輸出該存儲器單元塊21a所包含的全部字線WL的行地址。由此，在經(jīng)由8條字線WL有存取動作而比較均等地對存儲器單元91進(jìn)行存取動作的存儲器單元塊71a中，可以不進(jìn)行重新寫入(刷新)。因此，在刷新動作時，在通過對存儲器單元91比較均等地進(jìn)行存取動作而認(rèn)為干擾的影響小的存儲器單元塊71a的存儲器單元91中，可以不進(jìn)行重新寫入。由此，由于可以減少進(jìn)行刷新動作引起的重新寫入的次數(shù)，故可以減少刷新動作時存儲器單元91受到的干擾的次數(shù)。
第八實施方式的上述以外的效果，和上述第六實施方式的效果同樣。
另外，本次所公開的實施方式全部都是例示，不應(yīng)認(rèn)為是對本發(fā)明進(jìn)行限定的內(nèi)容。本發(fā)明的范圍不是由上述實施方式的說明表示，而是由技術(shù)方案的范圍來表示，進(jìn)而還包括與技術(shù)方案的范圍均等的含義以及范圍內(nèi)的全部變更。
例如，在上述第一～第八實施方式中，對作為本發(fā)明的存儲器一例的強(qiáng)電介質(zhì)存儲器進(jìn)行了說明，但本發(fā)明不限于此，也可以適用于強(qiáng)電介質(zhì)存儲器以外的存儲器。
再有，在上述第一實施方式中，由刷新控制電路來開始針對存儲器單元的刷新動作，但本發(fā)明不限于此，也可以利用刷新控制電路以外的控制機(jī)構(gòu)來開始針對存儲器單元的刷新動作。例如，如圖31所示，也可以取代刷新控制電路，由設(shè)置的計數(shù)器128計數(shù)針對存儲器單元陣列1的存取次數(shù)，并且按照規(guī)定的存取次數(shù)開始針對存儲器單元的刷新動作。另外，該計數(shù)器128是本發(fā)明的“計數(shù)機(jī)構(gòu)”的一例。此時，使刷新動作開始的規(guī)定存取次數(shù)通過預(yù)先進(jìn)行模擬，從而設(shè)定為不能由讀出放大器9判斷數(shù)據(jù)“0”或“1”那樣的殘留極化良的劣化被蓄積于存儲器單元為止的存取次數(shù)。再有，如圖32所示，也可以取代刷新控制電路，由設(shè)置的定時器138計測針對存儲器單元陣列1的存取時間，并且每當(dāng)經(jīng)過由定時器138計測的規(guī)定存取時間，就開始刷新動作。另外，該定時器138是本發(fā)明的“計測機(jī)構(gòu)”的一例。此時，使刷新動作開始的規(guī)定存取時間預(yù)先通過進(jìn)行模擬，而設(shè)定為不能由讀出放大器9判斷數(shù)據(jù)“0”或“1”那樣的殘留極化良的劣化被蓄積于存儲器單元為止的存取次數(shù)。還有，在存儲器的電源接通或電源斷開之際，必須進(jìn)行針對全部存儲器單元的刷新動作。
進(jìn)而，在上述第一及第二實施方式中，在刷新控制電路內(nèi)部設(shè)置偽單元，但本發(fā)明不限于此，例如也可以將偽單元設(shè)置于存儲器單元陣列內(nèi)等的刷新控制電路的外部。
再有，在上述第一及第二實施方式中，將開始刷新動作的定時設(shè)定為非選擇單元的殘留極化量劣化了寫入動作之后的殘留極化量的約10％以上的時刻，但本發(fā)明不限于此，也可以將開始刷新動作的定時設(shè)定為非選擇單元的殘留極化量劣化了寫入動作之后的殘留極化量的約10％以外的時刻。
進(jìn)一步，在上述第三～第八實施方式中，對應(yīng)于一個存儲器單元塊，設(shè)置8條字線，但本發(fā)明不限于此，對應(yīng)于一個存儲器單元塊，也可以設(shè)置8以外的規(guī)定數(shù)的字線。
還有，在上述第五實施方式中，由計數(shù)器電路部52d檢測出針對存儲器單元塊21a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，根據(jù)與該存儲器單元塊21a對應(yīng)的鎖存電路部52b保持的H電平或L電平的數(shù)據(jù)，使鎖存電路部52b保持的數(shù)據(jù)變化為H電平或L電平后進(jìn)行固定，但本發(fā)明不限于此，也可以按照每個存儲器單元塊21a而另外鎖存電路，并且根據(jù)上述鎖存電路部52b保持的H電平或L電平的數(shù)據(jù)，使該鎖存電路保持的數(shù)據(jù)變化為H電平或L電平后進(jìn)行固定。而且，在刷新控制電路23將行地址輸出到行譯碼電路部22a之際，也可以根據(jù)上述另外設(shè)置的鎖存電路保持的數(shù)據(jù)，決定輸出到行譯碼電路部22a的行地址和不輸出的行地址。
再有，在上述第六～第八實施方式中，構(gòu)成為通過由設(shè)置于存儲器內(nèi)部的電源接通檢測部來檢測電源的接通，并且從該電源接通檢測部向刷新控制電路輸入觸發(fā)信號，從而開始刷新動作，但本發(fā)明不限于此，也可以通過上述以外的各種結(jié)構(gòu)來開始電源接通時的刷新動作。例如，也可以構(gòu)成為由設(shè)置于存儲器外部的電源接通檢測部來檢測電源的接通，并且從該存儲器外部的電源接通檢測部向刷新控制電路輸入規(guī)定信號，從而開始刷新動作。
進(jìn)而，在上述第八實施方式中，由計數(shù)器電路部122d檢測出針對存儲器單元塊71a的存取次數(shù)達(dá)到規(guī)定次數(shù)(Nc)時，根據(jù)與該存儲器單元塊71a對應(yīng)的鎖存電路部122b保持的H電平或L電平的數(shù)據(jù)，使鎖存電路部122b保持的數(shù)據(jù)變化為H電平或L電平后進(jìn)行固定，但本發(fā)明不限于此，也可以按照每個存儲器單元塊71a而另外鎖存電路，并且根據(jù)上述鎖存電路部122b保持的H電平或L電平的數(shù)據(jù)，使該鎖存電路保持的數(shù)據(jù)變化為H電平或L電平后進(jìn)行固定。而且，在刷新控制電路73將行地址輸出到行譯碼電路部72a之際，也可以根據(jù)上述另外設(shè)置的鎖存電路保持的數(shù)據(jù)，決定輸出到行譯碼電路部72a的行地址和不輸出的行地址。
權(quán)利要求
1.一種存儲器，具備存儲器單元陣列(1)，其包括位線；配置為與所述位線交叉的字線；和連接在所述位線與所述字線之間的存儲器單元(12)，通過對所選擇的所述存儲器單元進(jìn)行的存取動作，向所述存儲器單元施加第一電壓脈沖和第二電壓脈沖，其中存取動作包括讀出動作、重新寫入動作以及寫入動作的至少一種，所述第一電壓脈沖提供使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的電場，所述第二電壓脈沖提供不使存儲數(shù)據(jù)反轉(zhuǎn)的與所述第一方向反向的電場，并且對所述存儲器單元進(jìn)行用于使殘留極化量恢復(fù)的恢復(fù)動作。
2.根據(jù)權(quán)利要求1所述的存儲器，其中，通過進(jìn)行所述恢復(fù)動作，從而進(jìn)行所述恢復(fù)動作的存儲器單元以外的所述存儲器單元維持能判別存儲數(shù)據(jù)的殘留極化量。
3.根據(jù)權(quán)利要求1或2所述的存儲器，其中，所述恢復(fù)動作在由于所述存取動作而使任意的所述存儲器單元發(fā)生了規(guī)定量以上的殘留極化量的劣化后進(jìn)行。
4.根據(jù)權(quán)利要求1-3中任一項所述的存儲器，其中，所述存儲器單元包括與所選擇的所述位線和所選擇的所述字線相連的選擇存儲器單元；所述選擇存儲器單元以外的非選擇存儲器單元，所述恢復(fù)動作通過以下方法進(jìn)行根據(jù)對所述選擇存儲器單元進(jìn)行的讀出及重新寫入動作，對所述存儲器單元施加提供了所述第一方向的電場的所述第一電壓脈沖、和提供與所述第一方向反向的電場的所述第二電壓脈沖，在通過所述讀出動作讀出的數(shù)據(jù)為第一數(shù)據(jù)時和為第二數(shù)據(jù)時，變更用于對所述存儲器單元施加所述第一電壓脈沖和所述第二電壓脈沖的方法。
5.根據(jù)權(quán)利要求4所述的存儲器，其中，所述恢復(fù)動作是通過對所述選擇存儲器單元進(jìn)行的讀出及重新寫入動作，分別向所述存儲器單元施加所述第一電壓脈沖和所述第二電壓脈沖相同次數(shù)而進(jìn)行的。
6.根據(jù)權(quán)利要求1-5中任一項所述的存儲器，其中，對與所選擇的所述字線相連的全部所述存儲器單元一個一個地進(jìn)行所述恢復(fù)動作。
7.根據(jù)權(quán)利要求1-3中任一項所述的存儲器，其中，對與所選擇的所述字線相連的全部所述存儲器單元一并進(jìn)行所述恢復(fù)動作。
8.根據(jù)權(quán)利要求1-7中任一項所述的存儲器，其中，還具備恢復(fù)動作控制電路(8)，其根據(jù)由所述存取動作而使所述存儲器單元發(fā)生了規(guī)定量以上的殘留極化量的劣化，使針對所述存儲器單元的所述恢復(fù)動作開始。
9.根據(jù)權(quán)利要求8所述的存儲器，其中，還包括偽單元(8b)，其對應(yīng)于通過所述存取動作而向所述存儲器單元施加所述第一電壓脈沖和所述第二電壓脈沖，與提供所述第一方向的電場的一起，施加具有與所述第一電壓脈沖實質(zhì)相同的電壓的第三電壓脈沖，與提供與所述第一方向反向的電場的一起，施加具有與所述第二電壓脈沖實質(zhì)相同的電壓的第四電壓脈沖，所述恢復(fù)動作控制電路響應(yīng)于所述偽單元中發(fā)生了規(guī)定量以上的殘留極化量劣化的事實，開始針對所述存儲器單元的所述恢復(fù)動作。
10.根據(jù)權(quán)利要求1-9中任一項所述的存儲器，其中，所述存儲器單元包括強(qiáng)電介質(zhì)電容器(12a)，在所述存取動作時及所述恢復(fù)動作時的至少任一方時，向所述選出的存儲器單元施加具有規(guī)定脈沖寬度的高電壓的電壓脈沖，并且向非選擇的存儲器單元施加具有所述規(guī)定脈沖寬度的低電壓的電壓脈沖，所述規(guī)定的脈沖寬度被設(shè)定為以下脈沖寬度在向所述強(qiáng)電介質(zhì)電容器施加所述高電壓的電壓脈沖時，產(chǎn)生極化反轉(zhuǎn)，在向所述強(qiáng)電介質(zhì)電容器施加所述低電壓的電壓脈沖時實質(zhì)上不產(chǎn)生極化反轉(zhuǎn)。
11.一種存儲器，具備存儲器單元陣列(21)，其包含多個分別具有多個非易失性存儲器單元(40)的存儲器單元塊(21a)；刷新機(jī)構(gòu)(23)，其用于對所述存儲器單元進(jìn)行寫入；第一次數(shù)檢測機(jī)構(gòu)(24)，其檢測針對所述存儲器單元陣列內(nèi)的全部所述存儲器單元的存取次數(shù)；和存取動作檢測機(jī)構(gòu)(25)，其檢測規(guī)定數(shù)的所述存儲器單元每一個的存取動作，所述刷新機(jī)構(gòu)根據(jù)所述第一次數(shù)檢測機(jī)構(gòu)檢測出針對所述全部存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，和所述存取動作檢測機(jī)構(gòu)的檢測結(jié)果，對所述規(guī)定數(shù)的存儲器單元所屬的至少一個所述存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。
12.根據(jù)權(quán)利要求11所述的存儲器，其中，所述存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)(22b)，其保持每個所述存儲器單元塊的存取動作的有無，所述刷新機(jī)構(gòu)根據(jù)所述第一次數(shù)檢測機(jī)構(gòu)檢測出針對所述全部存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，和所述第一保持機(jī)構(gòu)保持有針對對應(yīng)的所述存儲器單元塊的存取動作存在的事實，對至少一個所述存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。
13.根據(jù)權(quán)利要求11所述的存儲器，其中，所述存取動作檢測機(jī)構(gòu)包括第二次數(shù)檢測機(jī)構(gòu)(42c)，其檢測每個所述存儲器單元塊的存取次數(shù)，所述刷新機(jī)構(gòu)根據(jù)所述第一次數(shù)檢測機(jī)構(gòu)檢測出針對所述全部存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，和所述第二次數(shù)檢測機(jī)構(gòu)檢測出針對對應(yīng)的所述存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，對至少一個所述存儲器單元塊所包含的全部存儲器單元進(jìn)行重新寫入。
14.根據(jù)權(quán)利要求11所述的存儲器，其中，還包括分別連接所述規(guī)定數(shù)的存儲器單元的多條字線，所述存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)(52b)，其保持每條所述字線的存取動作的有無，所述刷新機(jī)構(gòu)根據(jù)所述第一次數(shù)檢測機(jī)構(gòu)檢測出針對所述全部存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，和所述第一保持機(jī)構(gòu)保持有針對對應(yīng)的所述字線的存取動作存在的事實，對與至少一條所述字線對立的所述存儲器單元塊所包含的存儲器單元進(jìn)行重新寫入。
15.根據(jù)權(quán)利要求14所述的存儲器，其中，所述第一保持機(jī)構(gòu)按照每條所述字線設(shè)置。
16.根據(jù)權(quán)利要求14或15所述的存儲器，其中，還包括第二次數(shù)檢測機(jī)構(gòu)(42c)，其檢測每個所述存儲器單元塊的存取次數(shù)，在由所述第二次數(shù)檢測機(jī)構(gòu)檢測出針對至少一個所述存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)時，在所述至少一個存儲器單元塊所對應(yīng)的全部所述第一保持機(jī)構(gòu)保持有存取動作存在的事實的情況下，與所述至少一個存儲器單元塊對應(yīng)的全部第一保持機(jī)構(gòu)變化為保持無存取動作的狀態(tài)，所述刷新機(jī)構(gòu)在由所述至少一個存儲器單元塊所對應(yīng)的全部所述第一保持機(jī)構(gòu)保持有存取動作不存在的情況下，對所述至少一個存儲器單元塊所包含的所述存儲器單元進(jìn)行重新寫入。
17.根據(jù)權(quán)利要求16所述的存儲器，其中，所述第二次數(shù)檢測機(jī)構(gòu)按照每個存儲器單元塊設(shè)置。
18.根據(jù)權(quán)利要求11-17中任一項所述的存儲器，其中，在電源接通時，所述刷新機(jī)構(gòu)對所述存儲器單元進(jìn)行重新寫入。
19.根據(jù)權(quán)利要求18所述的存儲器，其中，還包括檢測電源的接通的電源接通檢測機(jī)構(gòu)(61)，所述刷新機(jī)構(gòu)根據(jù)所述電源接通檢測機(jī)構(gòu)的檢測結(jié)果，對所述存儲器單元進(jìn)行重新寫入。
20.一種存儲器，具備非易失性存儲器單元(91)；刷新機(jī)構(gòu)(73)，其用于對所述存儲器單元進(jìn)行重新寫入，所述刷新機(jī)構(gòu)在電源接通時對所述存儲器單元進(jìn)行讀出及重新寫入。
21.根據(jù)權(quán)利要求20所述的存儲器，其中，還包括第一次數(shù)檢測機(jī)構(gòu)(75)，其檢測針對所述存儲器單元的存取次數(shù)，所述刷新機(jī)構(gòu)除了在所述電源接通時以外，至少根據(jù)由所述第一次數(shù)檢測機(jī)構(gòu)檢測出針對所述存儲器單元的存取次數(shù)的合計達(dá)到規(guī)定次數(shù)的事實，對所述存儲器單元進(jìn)行讀出及重新寫入。
22.根據(jù)權(quán)利要求20或21所述的存儲器，其中，所述存儲器單元設(shè)置多個，該存儲器還包括存儲器單元陣列(71)，其包含多個分別具有多個非易失性存儲器單元的存儲器單元塊(71a)；和存取動作檢測機(jī)構(gòu)(76)，其檢測規(guī)定數(shù)的所述存儲器單元每一個的存取動作，所述刷新機(jī)構(gòu)除了在所述電源接通時以外，至少根據(jù)所述存取動作檢測機(jī)構(gòu)的檢測結(jié)果，對所述規(guī)定數(shù)的存儲器單元所屬的至少一個所述存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。
23.根據(jù)權(quán)利要求22所述的存儲器，其中，所述存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)(72b)，其保持每個所述存儲器單元塊的存取動作的有無，所述刷新機(jī)構(gòu)除了在所述電源接通時以外，至少根據(jù)所述第一保持機(jī)構(gòu)保持有針對對應(yīng)的所述存儲器單元塊的存取動作存在的事實，對至少一個所述存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。
24.根據(jù)權(quán)利要求22所述的存儲器，其中，所述存取動作檢測機(jī)構(gòu)包括檢測每個所述存儲器單元塊的存取次數(shù)的第二次數(shù)檢測機(jī)構(gòu)(112c)，所述刷新機(jī)構(gòu)除了在所述電源接通時以外，至少根據(jù)所述第二次數(shù)檢測機(jī)構(gòu)檢測出針對對應(yīng)的所述存儲器單元塊的存取次數(shù)達(dá)到規(guī)定次數(shù)的事實，對至少一個所述存儲器單元塊所包含的存儲器單元進(jìn)行讀出及重新寫入。
25.根據(jù)權(quán)利要求22所述的存儲器，其中，還包括分別連接所述規(guī)定數(shù)的存儲器單元的多條字線，所述存取動作檢測機(jī)構(gòu)包括第一保持機(jī)構(gòu)(122b)，其保持每條所述字線的存取動作的有無，所述刷新機(jī)構(gòu)除了在所述電源接通時以外，至少根據(jù)所述第一保持機(jī)構(gòu)保持有針對對應(yīng)的所述字線的存取動作存在的事實，對與至少一條所述字線對應(yīng)的所述存儲器單元塊所包含的所述存儲器單元進(jìn)行讀出及重新寫入。
全文摘要
提供一種能抑制非選擇存儲器單元的數(shù)據(jù)消失的干擾現(xiàn)象。該存儲器具備存儲器單元陣列(1)，其包括位線；配置為與位線交叉的字線；連接在位線與字線之間的存儲器單元(12)。而且，在該存儲器中，通過對所選擇的存儲器單元(12)進(jìn)行的包括讀出動作、重新寫入動作及寫入動作的至少一個的存取動作，向存儲器單元(12)施加第一電壓脈沖和第二電壓脈沖，其中第一電壓脈沖提供使存儲數(shù)據(jù)反轉(zhuǎn)的第一方向的電場，第二電壓脈沖提供不使存儲數(shù)據(jù)反轉(zhuǎn)的與所述第一方向反向的電場，并且對存儲器單元(12)進(jìn)行用于使殘留極化量恢復(fù)的恢復(fù)動作。
文檔編號G11C11/22GK1969338SQ200580019279
公開日2007年5月23日 申請日期2005年6月16日 優(yōu)先權(quán)日2004年6月23日
發(fā)明者宮本英明, 境直史, 山田光一, 松下重治 申請人:三洋電機(jī)株式會社