專利名稱：通過測試存儲器元件在第一和第二方向上的導電性對非易失性存儲器進行擦除檢驗的制作方法
技術領域：
本發(fā)明一般來說涉及用于編程非易失性存儲器裝置的技術。
背景技術：
半導體存儲器裝置已變得更普遍地用于各種電子裝置中。舉例來說，非易失性半導體存儲器用于蜂窩式電話、數(shù)碼相機、個人數(shù)字助理、移動計算裝置、非移動計算裝置和其它裝置中。電可擦除可編程只讀存儲器(EEPROM)和快閃存儲器是最普遍的非易失性半導體存儲器之一。
快閃存儲器系統(tǒng)的一個實例使用NAND結構，其包括串聯(lián)排列多個晶體管，將所述晶體管夾在兩個選擇柵極之間。串聯(lián)的晶體管和選擇柵極被稱為NAND串。圖1是展示一個NAND串的俯視圖。圖2是其等效電路。圖1和圖2中描繪的NAND串包括串聯(lián)并夾在第一選擇柵極120與第二選擇柵極122之間的四個晶體管100、102、104和106。選擇柵極120將NAND串連接到位線126。選擇柵極122將NAND串連接到源極線128。通過將適當電壓施加到選擇柵極120的控制柵極120CG來控制選擇柵極120。通過將適當電壓施加到選擇柵極122的控制柵極122CG來控制選擇柵極122。晶體管100、102、104和106的每一者包括一控制柵極和一浮柵。舉例來說，晶體管100具有控制柵極100CG和浮柵100FG。晶體管102包括控制柵極102CG和浮柵102FG。晶體管104包括控制柵極104CG和浮柵104FG。晶體管106包括控制柵極106CG和浮柵106FG。控制柵極100CG連接到字線WL3，控制柵極102CG連接到字線WL2，控制柵極104CG連接到字線WL1，且控制柵極106CG連接到字線WL0。
注意，盡管圖1和圖2展示NAND串中四個存儲器單元，但四個晶體管的使用僅作為實例而提供。NAND串可具有少于四個存儲器單元或四個以上存儲器單元。舉例來說，一些NAND串將包括八個存儲器單元、16個存儲器單元、32個存儲器單元等。本文的論述不限于NAND串中任何特定數(shù)目的存儲器單元。
使用NAND結構的快閃存儲器系統(tǒng)的典型結構將包括若干NAND串。舉例來說，圖3展示具有更多NAND串的存儲器陣列的三個NAND串202、204和206。圖3的NAND串的每一者包括兩個選擇晶體管和四個存儲器單元。舉例來說，NAND串202包括選擇晶體管220和230以及存儲器單元222、224、226和228。NAND串204包括選擇晶體管240和250以及存儲器單元242、244、246和248。每個串由其選擇晶體管(例如選擇晶體管230和選擇晶體管250)連接到源極線。選擇線SGS用于控制源極側選擇柵極。各個NAND串由選擇晶體管220、240等連接到個別位線，所述選擇晶體管220、240等由選擇線SGD控制。在其它實施例中，選擇線沒有不必要必須為共同的。字線WL3連接到存儲器單元222和存儲器單元242的控制柵極。字線WL2連接到存儲器單元224和存儲器單元244的控制柵極。字線WL1連接到存儲器單元226和存儲器單元246的控制柵極。字線WL0連接到存儲器單元228和存儲器單元248的控制柵極。如可以看到的，每個位線和個別NAND串包含存儲器單元陣列的列。字線(WL3、WL2、WL1和WL0)包含陣列的行。每個字線連接行中每個存儲器單元的控制柵極。舉例來說，字線WL2連接到存儲器單元224、244和252的控制柵極。
每個存儲器單元可存儲數(shù)據(jù)(模擬或數(shù)字)。當存儲一個數(shù)字數(shù)據(jù)位時，存儲器單元的可能閾值電壓的范圍劃分為兩個范圍，所述兩個范圍被分配邏輯數(shù)據(jù)“1”和“0”。在NAND型快閃存儲器的一個實例中，在擦除存儲器單元之后，閾值電壓為負并定義為邏輯“1”。在編程操作之后，閾值電壓為正并定義為邏輯“0”。當閾值電壓為負且通過向控制柵極施加0伏來嘗試進行讀取時，存儲器單元將接通以指示正在存儲邏輯1。當閾值電壓為正且通過向控制柵極施加0伏來嘗試進行讀取操作時，存儲器單元將不接通，這指示存儲邏輯0。存儲器單元也可存儲多個級別的信息，例如多個數(shù)字數(shù)據(jù)位。在存儲多個級別的數(shù)據(jù)的情況下，可能閾值電壓的范圍被劃分為數(shù)據(jù)級別的數(shù)目。舉例來說，如果存儲四個級別的信息，那么將有四個閾值電壓范圍分配到數(shù)據(jù)值“11”、“10”、“00”和“01”。在NAND型存儲器的一個實例中，在擦除操作之后，閾值電壓為負并定義為“11”。正閾值電壓被用于狀態(tài)“10”、“00”和“01”。
通常，在將存儲器單元編程為一個或一個以上閾值電壓電平之前并且響應于擦除存儲器的一部分的請求，擦除存儲器單元的一區(qū)塊或其它單位。在一個實施例中，一區(qū)塊或扇區(qū)可指代同時被擦除的最小數(shù)目的存儲器單元?？稍谘b置操作期間擦除整個存儲器裝置或者一個或一個以上區(qū)塊。
以下美國專利/專利申請案中提供NAND型快閃存儲器及其操作的相關實例，所有所述專利/專利申請案以引用的方式并入本文中美國專利第5,570,315號；美國專利第5,774,397號；美國專利第6,046,935號；美國專利第6,456,528號和美國專利申請案序列號09/893,277(公開案號US2003/0002348)。也可根據(jù)本發(fā)明實施例使用其它類型的快閃存儲器裝置。舉例來說，以下專利描述NOR型快閃存儲器且其全文以引用的方式并入本文中美國專利第5,095,344、5,172,338、5,890,192和6,151,248號?？扉W存儲器類型的另一實例參閱美國專利第6,151,248號，其全文以引用的方式并入本文中。
在制造期間，某些快閃存儲器裝置或其部分可能變得有缺陷。存儲元件的個別晶體管、串或區(qū)塊可為有缺陷的或不可用的。另外，可在制造過程之后或在用戶操作期間引起裝置缺陷。在大多數(shù)情況下可通過使用誤差校正碼(ECC)或完全不使用裝置的缺陷部分來有效地管理缺陷。個別單元、串或區(qū)塊可映射到存儲器裝置的替代區(qū)域，例如區(qū)塊末端處的預指定的替代串。然而，如果缺陷未被檢測到，那么缺陷可引起錯誤的擦除檢驗，且在某些情況下，引起不可恢復的用戶數(shù)據(jù)。因而，采用各種技術來檢測并解決快閃存儲器裝置中的缺陷。
可在編程和擦除快閃存儲器期間發(fā)現(xiàn)快閃存儲器中的缺陷。具有有缺陷的存儲元件或選擇柵極的單元組將不恰當?shù)鼐幊袒虿脸瑥亩甘敬幸粋€或一個以上裝置存在問題。在制造期間，可在若干執(zhí)行為制造過程的一部分的例行測試操作期間發(fā)現(xiàn)快閃存儲器中的缺陷。舉例來說，可擦除裝置的若干部分且接著檢驗所述若干部分的擦除條件?？纱_定那些未能通過若干擦除嘗試的單元為有缺陷的且在一個或一個以上缺陷管理機制下處理所述單元。
制造過程通常還包括讀取每個單元以確定其是否恰當?shù)貓?zhí)行功能。舉例來說，在擦除一組單元或向所述組編程隨機圖案之后，個別地讀取所述組的個別單元中的每一者。如果一單元的狀態(tài)不與其編程所針對的值匹配，那么其可被確定為有缺陷的。
在用戶操作期間，缺陷可由未能恰當?shù)夭脸蚓幊痰膯卧?、串或區(qū)塊檢測到。舉例來說，如果一單元在若干嘗試之后未能進行擦除，那么所述單元可被確定為有缺陷的。類似地，如果一單元在若干嘗試之后未能編程到所要狀態(tài)，那么其可被確定為有缺陷的。在制造和用戶操作期間，通常通過在單個步驟中測試一組單元來執(zhí)行擦除檢驗。
雖然這些技術可發(fā)現(xiàn)存儲器裝置中的某些缺陷且在一定程度上檢驗擦除，但其不能完全檢驗單元被擦除和檢測到裝置中的所有缺陷。
因而，需要一種改良的系統(tǒng)和方法來檢驗擦除操作并檢測非易失性存儲器中的缺陷。

發(fā)明內(nèi)容
粗略地說，本發(fā)明關于用于在非易失性存儲器中檢測缺陷的技術。根據(jù)各種實施例的系統(tǒng)和方法可通過使用復數(shù)個測試條件以更好地檢測所述組的有缺陷和/或不充分擦除的存儲元件來檢驗擦除操作的結果。
在一個實施例中，一組存儲元件被擦除且經(jīng)測試以確定所述元件是否由于所述擦除過程而處于擦除狀態(tài)中?？稍谙蛞唤M單元施加一擦除脈沖或電壓之后對所述組單元執(zhí)行一初始擦除檢驗過程。舉例來說，在NAND串的一擦除檢驗過程中，所述元件在被擦除時被偏壓為接通，且確定在第一方向上通過NAND串的充電或導電性。如果導電性或充電高于一最小電平，那么所述組通過所述初始擦除檢驗。執(zhí)行進一步脈沖和檢驗，直到所述組被擦除或直到進行了預定數(shù)目的嘗試為止。在一個實施例中，未成功通過一擦除檢驗過程的存儲元件被映射到存儲器裝置的其它扇區(qū)。
在一個實施例中，還在擦除之后讀取一組存儲元件的擦除狀態(tài)。在對擦除狀態(tài)的讀取過程中，可讀取一組的一個或一個以上存儲元件以確定其各自的狀態(tài)。在一個實施例中，一組的每個存儲元件在被擦除時均被偏壓為接通，且確定在第二方向上通過所述組的充電或導電性。如果所述充電或導電性高于一最小電平，那么所述串被讀取為被擦除的。在一個實施例中，同時讀取一NAND串的每個單元的擦除狀態(tài)以使得用于執(zhí)行額外過程的時間最小化。
在一個實施例中，所述擦除檢驗過程和對擦除狀態(tài)的讀取過程測試在相反方向上通過一組存儲元件的導電性或充電。舉例來說，在一擦除檢驗過程中，可監(jiān)視一NAND串的位線以確定其是否充電到一預定電平且其中每個存儲元件在被擦除時被偏壓為接通且所述位線和源極線在第一方向上被偏壓。如果所述位線充電到所述預定電平，那么所述串被檢驗為正被擦除。在對擦除狀態(tài)的讀取期間，可監(jiān)視位線以確定其是否放電到低于一預定電平且其中每個存儲元件在被擦除時被偏壓為接通且所述位線和源極線在第二方向上被偏壓。如果所述位線放電到低于所述預定電平，那么所述串被讀取為被擦除的。以此方式，同時讀取整個NAND串的擦除狀態(tài)。
根據(jù)一個實施例，一組存儲元件僅在其通過一擦除檢驗過程且被讀取了擦除狀態(tài)時被檢驗為處于一擦除狀態(tài)。通過一擦除檢驗過程但被讀取為經(jīng)編程的那些組存儲元件被確定為有缺陷的?？赏ㄟ^使用一種或一種以上缺陷處理技術(例如將有缺陷組映射到另一組)而將其從進一步編程操作中排除。
根據(jù)一個實施例，僅在若干組存儲元件通過一擦除檢驗過程時才讀取所述若干組存儲元件的擦除狀態(tài)。未能通過擦除檢驗過程的那些單元不經(jīng)歷進一步測試(例如，對擦除狀態(tài)的讀取過程)。因而，由于實施對擦除狀態(tài)的額外讀取過程引起的時間成本最小化。
在一個實施例中，根據(jù)本發(fā)明一實施例的系統(tǒng)可包括一存儲元件陣列和一管理電路。所述管理電路可包括專用硬件且/或可包括由存儲在一個或一個以上存儲裝置(例如非易失性存儲器(例如，快閃存儲器、EEPROM等)或其它存儲器裝置)上的軟件編程的硬件。在一個實施例中，所述管理電路包括一控制器和一狀態(tài)機。在另一實施例中，所述管理電路僅包括一狀態(tài)機且不包括一控制器。所述管理電路可執(zhí)行上文參照各種實施例而論述的步驟。根據(jù)某些實施例的方法由所述狀態(tài)機執(zhí)行。在某些實施方案中，狀態(tài)機與所述存儲元件陣列處于同一集成電路芯片上。
通過閱讀說明書、附圖和權利要求書可獲得本發(fā)明的其它特征、方面和目的。


圖1是NAND串的俯視圖。
圖2是圖1中描繪的NAND串的等效電路圖。
圖3是描繪三個NAND串的電路圖。
圖4是其中可實施本發(fā)明各方面的非易失性存儲器系統(tǒng)的一個實施例的方框圖。
圖5說明存儲器陣列的一示范性組織。
圖6是可根據(jù)各實施例而使用的各種偏壓條件的表。
圖7是例如圖1中描繪的NAND串的橫截面圖。
圖8是根據(jù)一個實施例在用戶操作期間擦除存儲元件的流程圖。
圖9是根據(jù)一個實施例執(zhí)行擦除檢驗操作的流程圖。
圖10是根據(jù)一個實施例讀取一組存儲器單元的擦除狀態(tài)的流程圖。
具體實施例方式
附圖的各圖中以舉例的方式而非限定的方式說明本發(fā)明，附圖中相似參考表示類似元件。應注意，本揭示案中對一或一個實施例的參考不必是同一實施例，且這些參考表示至少一個。
在以下描述內(nèi)容中，將描述本發(fā)明的各個方面。然而，所屬領域的技術人員將了解，可以本揭示案的僅一些方面或所有方面來實踐本發(fā)明。為了解釋的目的，陳述特定數(shù)字、材料和配置以便提供對本發(fā)明的詳盡理解。然而，所屬領域的技術人員將了解，可在沒有所述特定細節(jié)的情況下實踐本發(fā)明。在其它例子中，為了不混淆本發(fā)明而省略或簡化了眾所周知的特征。
將以對理解本發(fā)明最有幫助的方式將各種操作依次作為多個離散步驟進行描述，然而，此描述內(nèi)容的次序不應理解為意味著這些操作必然是與次序相關的。
圖4是可用于實施本發(fā)明的快閃存儲器系統(tǒng)的一個實施例的方框圖。存儲器單元陣列302由列控制電路304、行控制電路306、c源極控制電路310和p阱控制電路308控制。列控制電路304連接到存儲器單元陣列302的位線以便讀取存儲在存儲器單元中的數(shù)據(jù)，用于確定編程操作期間存儲器單元的狀態(tài)，并用于控制位線的電位電平以促進或抑制編程和擦除。行控制電路306連接到字線以選擇字線中的一者，以便施加讀取電壓，施加與由列控制電路304控制的位線電位電平結合的編程電壓，且施加擦除電壓。C源極控制電路310控制連接到存儲器單元的共同源極線(圖5中標識為“C源極”)。P阱控制電路308控制p阱電壓。
存儲在存儲器單元中的數(shù)據(jù)由列控制電路304讀出并經(jīng)由數(shù)據(jù)輸入/輸出緩沖器312而輸出到外部I/O線。將要存儲在存儲器單元中的編程數(shù)據(jù)經(jīng)由外部I/O線輸入到數(shù)據(jù)輸入/輸出緩沖器312，并傳遞到列控制電路304。外部I/O線連接到控制器318。
用于控制快閃存儲器裝置的命令數(shù)據(jù)輸入到控制器318。命令數(shù)據(jù)通知快閃存儲器請求什么操作。輸入命令傳遞到狀態(tài)機316，所述狀態(tài)機316控制列控制電路304、行控制電路306、c源極控制310、p阱控制電路308和數(shù)據(jù)輸入/輸出緩沖器312。狀態(tài)機316也可輸出快閃存儲器的狀態(tài)數(shù)據(jù)，例如準備就緒/忙(READY/BUSY)或通過/失敗(PASS/FAIL)。
控制器318與例如個人計算機、數(shù)碼相機或個人數(shù)字助理等主機系統(tǒng)連接或可與其連接。其與發(fā)起命令的主機通信，以便將數(shù)據(jù)存儲到存儲器陣列302或從存儲器陣列302讀取數(shù)據(jù)，且提供或接收此類數(shù)據(jù)?？刂破?18將此類命令轉換成可由命令電路314翻譯并執(zhí)行的命令信號，所述命令電路314與狀態(tài)機316通信。控制器318通常含有針對正寫入到存儲器陣列或從存儲器陣列讀取的用戶數(shù)據(jù)的緩沖存儲器。
一個示范性存儲器系統(tǒng)包含一個集成電路，所述集成電路包括控制器318和一個或一個以上集成電路芯片，每個集成電路芯片含有一存儲器陣列和相關聯(lián)的控制、輸入/輸出和狀態(tài)機電路。存在將系統(tǒng)的存儲器陣列和控制器電路一起集成在一個或一個以上集成電路芯片上的趨勢。存儲器系統(tǒng)可被內(nèi)嵌作為主機系統(tǒng)的一部分，或可包括在以可移除的方式插入到主機系統(tǒng)中的存儲器卡(或其它封裝)中。此類卡可包括整個存儲器系統(tǒng)(例如，包括控制器)，或僅僅包括存儲器陣列以及相關聯(lián)的外圍電路(其中控制器或控制功能件內(nèi)嵌在主機中)。因此，控制器可內(nèi)嵌在主機中或包括在可移除式存儲器系統(tǒng)內(nèi)。
參看圖5，描述存儲器單元陣列302的一示范性結構。舉例來說，描述一被劃分成1024個區(qū)塊的NAND快閃EEPROM。存儲在每個區(qū)塊中的數(shù)據(jù)同時被擦除。在一個實施例中，區(qū)塊是同時被擦除的單元的最小單位。在此實例中，在每個區(qū)塊中，有8512列被劃分為偶數(shù)列和奇數(shù)列。位線也被劃分為偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。圖5展示串聯(lián)連接以形成NAND串的四個存儲器單元。盡管展示每個NAND串中將包括四個單元，但可使用多于或少于四個單元，例如16、32或其它數(shù)目。NAND串的一個端子經(jīng)由第一選擇晶體管SGD而連接到相應位線，且另一端子經(jīng)由第二選擇晶體管SGS而連接到c源極。
在一個實施例的讀取和編程操作期間，同時選擇4256個存儲器單元。選定的存儲器單元具有相同字線(例如，WL2-i)和相同種類的位線(例如，偶數(shù)位線)。因此，可同時讀取或編程532個字節(jié)的數(shù)據(jù)。這些同時讀取或編程的532個字節(jié)的數(shù)據(jù)形成一邏輯頁。因此，在此實例中，一個區(qū)塊可存儲至少八個頁。當每個存儲器單元存儲兩個數(shù)據(jù)位(例如，多級別單元)時，一個區(qū)塊存儲16個頁。
參看圖5，舉例來說，在讀取和檢驗操作中，將選擇柵極(SGD和SGS)和未選定字線(例如，WL0、WL2和WL3)升高到讀取通過電壓(例如，4.5伏)以使晶體管如通過柵極一樣操作。選定字線(例如，WL2)連接到一電壓，為每個讀取和檢驗操作指定所述電壓的電平以便確定所關注的存儲器單元的閾值電壓是否已達到此電平。舉例來說，在一位存儲器單元的讀取操作中，選定字線WL2接地，使得檢測到閾值電壓是否高于0V。在一位存儲器單元的檢驗操作中，選定字線WL2連接到(例如)2.4V，使得檢驗出閾值電壓是否已達到2.4V或其它閾值電平。源極和p阱(例如，如圖7中描繪的p阱140)為零伏。選定位線(BLe)被預充電到(例如)0.7V的電平。如果閾值電壓高于讀取或檢驗電平，那么所關注的位線(BLe)的電位電平由于非導電存儲器單元而維持高電平。另一方面，如果閾值電壓低于讀取或檢驗電平，那么所關注的位線(BLe)的電位電平由于導電存儲器單元(例如，存儲器單元303)而減小到低電平，例如小于0.5V。連接到位線的讀出放大器檢測存儲器單元的狀態(tài)。擦除還是編程存儲器單元之間的差異取決于負電荷是否存儲在浮柵中。舉例來說，如果負電荷存儲在浮柵中，那么閾值電壓變高且晶體管可處于增強模式中。
在一個實施例中，在源極和位線為浮動的時通過將p阱升高到擦除電壓(例如，20伏)并將選定區(qū)塊的字線接地來擦除存儲器單元。由于電容性耦合，未選定字線、位線、選擇線和c源極也升高到較高正電位(例如，20V)。因此將強電場施加到選定區(qū)塊的存儲器單元的隧道氧化物層，且當浮柵的電子被發(fā)射到襯底時擦除選定存儲器單元的數(shù)據(jù)。當足夠電子從浮柵傳遞到p阱區(qū)時，選定單元的閾值電壓變?yōu)樨摰摹？蓪φ麄€存儲器陣列、單獨區(qū)塊或單元的其它單位執(zhí)行擦除。
根據(jù)此項技術中已知的技術來執(zhí)行上述擦除、讀取和檢驗操作。因此，所屬領域的技術人員可改變所解釋的許多細節(jié)。
在用戶操作期間，存儲器單元的區(qū)塊一般在擦除之后經(jīng)歷一擦除檢驗操作。執(zhí)行擦除檢驗操作以確保所有選定單元都由于擦除脈沖而被成功擦除。通常，在通過一存儲器單元串的單個方向上測試導電性，以確定是否充分擦除了所述串。舉例來說，可通過確定NAND串的位線是否充電到一預定電平且其中所有單元在被擦除時被偏壓為導電來測試單個方向上的導電性。以此方式，可在不將裝置性能減緩到不良水平的情況下快速檢驗若干單元。
舉例來說，例如圖6的列380中所說明的擦除檢驗條件可施加到一存儲器單元串，以確定一串是否在施加一擦除電壓之后被充分擦除。一擦除電壓被重新施加到未能通過檢驗操作的串或區(qū)塊，且接著再次檢驗存儲元件以確定其是否被成功擦除。如果個別存儲器單元、串或區(qū)塊未能通過預定次數(shù)的擦除檢驗操作，那么其可被確定為有缺陷的。
圖6的列380說明示范性擦除檢驗偏壓條件，其可用于檢驗NAND串(例如圖2說明的串)在將擦除電壓施加到選定串之后被擦除。盡管參照四個單元NAND串來展現(xiàn)本揭示案的大部分內(nèi)容，但將了解，可在一串中存在任何數(shù)目的存儲元件的情況下使用本文所描述的原理和實施例。另外，圖6所描繪的實際電壓可根據(jù)特定實施方案的需要和特征而變化。
參看圖2，5V的讀取電壓施加到選擇柵極120和122以將其每一者接通。施加到選擇柵極的電壓不必相等，只要每個施加的電壓足以接通晶體管。所述串的位線(例如，位線126)被接地，同時源極(例如，源極線128)被升高到Vdd(例如，2.7V)。所述串中存儲器單元的每一者的控制柵極被接地或被供應有另一足以接通已擦除的存儲器單元的電壓。如果每個單元被充分擦除到一低于零伏的閾值電壓(或正被施加的另一柵極電壓)，那么所述串將導電且所述位線應開始充電。如果位線在某預定時段(例如，9.2μsec)之后充電到高于Vsense(例如，1.5V)，那么可確定所述串被充分擦除。如果位線不充電到Vsense，那么可重新施加一擦除脈沖并重復檢驗操作。如果已進行了預定次數(shù)的嘗試來擦除所述串，那么所述串可被確定為有缺陷的或另外確定為不可用的。
盡管此類檢驗操作可用于檢驗擦除并檢測某些有缺陷的串或扇區(qū)，但其不能檢測所有缺陷和全面檢驗串被恰當擦除。
圖7是圖1和圖2中所描繪的NAND串的橫截面圖。在擦除檢驗操作期間，在圖6的所指示的偏壓條件下，如果單元被充分擦除，那么引發(fā)從串的源極側到漏極側的電流，如箭頭402所說明。然而，晶體管(例如，選擇柵極120)中的某些缺陷可在此類檢驗操作中被掩蓋且因此未被檢測到。
選擇柵極(例如，柵極120和柵極122)可在操作期間由于晶體管的各種故障而變成有缺陷的。舉例來說，可歸因于在如圖7中參照柵極120所說明的柵極與通道之間的氧化物層中捕獲的電荷而損壞選擇柵極晶體管。圖7描繪在區(qū)域406處選擇柵極120的控制柵極與N+擴散層138之間捕獲電荷。電荷可在反復的編程和擦除操作之后被捕獲在氧化物層中。舉例來說，所捕獲的電荷可引起晶體管的故障和選擇柵極120的閾值電壓的明顯增加。增加的閾值電壓(如從控制柵極見到)可導致隨后讀取操作不恰當?shù)刈x取由選擇柵極控制的串中的一個或一個以上存儲器單元的狀態(tài)。
在擦除檢驗操作中，串中的每個晶體管為導電的，從而促使選擇柵極120或122的左側大約處在源極側電壓電平(例如，Vdd或2.7V)。選擇柵極120或122的源極側的此正電壓可足以掩蓋在氧化物層中捕獲的任何電荷。由于所捕獲的電荷由源極側電壓掩蓋，因而晶體管能在所施加的柵極電壓下導電。串的源極側的較大電位將引發(fā)通過通道的電流(如箭頭402指示)，位線能夠充電，且所述串通過擦除檢驗操作。
然而，在串中的一個或一個以上單元的隨后讀取操作期間，所捕獲的電荷可不被掩蓋且晶體管可能不恰當?shù)貓?zhí)行功能。舉例來說，由于所述串不能通過有缺陷的柵極放電，所以已擦除的存儲器單元可被讀取為正被編程。圖6的列384說明可用于讀取個別單元的擦除狀態(tài)的示范性偏壓條件。向每個選擇柵極施加Vcc+Vt(例如，4.1V)以接通所述柵極。向每個未選定字線施加Vread(5.0V)以確保每個未選定單元被接通，同時選定進行讀取的單元的字線被接地或供應有另一足以接通已擦除的存儲元件的電壓。在將位線預充電到0.7V且等待一時段(例如，6.7μsec)之后，感測到位線電荷。如果所述位線放電到低于Vsense(例如，0.45V)，那么選定單元被確定為已在所施加的電壓下接通且被檢驗為處于擦除狀態(tài)。如果所述單元在0V施加到其柵極的情況下接通，如由位線在一選擇時段期間放電到一指定電平所確定，那么選定單元的閾值電壓應低于0V。因此，所述單元被檢驗為被擦除的。
然而，在選擇柵極120或122處捕獲的電荷可引起位線在針對讀取操作的所施加的偏壓條件下不恰當?shù)胤烹?。舉例來說，選擇柵極120可在4.7V施加到其控制柵極的情況下不接通，這歸因于捕獲的電荷升高了選擇柵極的閾值電壓。在讀取偏壓條件下，0V將出現(xiàn)在選擇柵極120的左側，同時Vdd將出現(xiàn)在漏極側。在這些條件下，沒有電壓來掩蓋選擇柵極處被捕獲的電荷，且因此柵極在經(jīng)設計以接通恰當操作的晶體管的條件下不會接通。因此，所述串的一個或一個以上已擦除的存儲器單元可能不恰當?shù)乇蛔x取為被編程的。
根據(jù)一個實施例，在擦除檢驗操作之后或作為其一部分來執(zhí)行一額外操作以更全面地確定一串被擦除且恰當?shù)貓?zhí)行功能。所述額外操作可測試在與在初始擦除檢驗操作期間測試的方向相反的方向上通過所述串的導電性或電流。以此方式，可通過測試在相反方向上的導電性來檢測具有在擦除檢驗操作期間被掩蓋的缺陷的晶體管。NAND串將僅在其通過所述擦除檢驗測試且還被讀取為處于擦除狀態(tài)時被檢驗為被擦除的。
圖6的列382說明根據(jù)一個實施例用于讀取串的擦除狀態(tài)的一組偏壓條件，其可被執(zhí)行以測試串的導電性。施加Vcc+Vt(例如，4.1V)的電壓以接通選擇柵極120和122。施加到選擇柵極的電壓不必相等，只要每個所施加的電壓足以接通所述晶體管。一檢驗電壓，其可為任何足以接通一已擦除的存儲器單元的電壓(例如，0V)，被施加到每個存儲元件的字線。通過將0V施加到所述NAND串的每個存儲元件的字線，同時讀取每個存儲元件的擦除狀態(tài)。或換句話說，在單個操作中讀取整個NAND串的擦除狀態(tài)。舉例來說，位線被預充電到0.7V的電平，同時源極線被接地。在如此施加偏壓條件的情況下，如果每個單元被擦除且選擇柵極正恰當?shù)貓?zhí)行功能，那么在NAND串的通道中引發(fā)在箭頭404(見圖7)方向上的電流。在將位線預充電到0.7V且等待一時段之后，感測所述位線處的電壓。如果在一時段(例如，6.7μsec)之后位線放電到低于Vsense(例如，0.45V)，那么所述串被讀取為正處于擦除狀態(tài)。然而，如果位線在指定時間內(nèi)不放電，那么所述串被讀取為被編程的。即使每個存儲器單元被恰當?shù)夭脸阶銐虻偷拈撝惦妷?，位線也可能不放電。舉例來說，如果選擇柵極120或122為有缺陷的，那么其可在所施加的偏壓條件不接通。因此，阻斷了從漏極到源極的電流，且所述串將不放電。
以此方式，執(zhí)行一確定所述串是否被擦除的額外檢驗。通過檢查在與擦除檢驗操作期間檢查的方向相反的方向上的電流，可完成對擦除條件的更全面檢驗和對有缺陷的單元的檢測。可檢測到在初始擦除檢驗期間可能已被掩蓋的缺陷以提供改進的擦除檢驗且允許將存儲器的有缺陷的部分映射出去。
圖8是根據(jù)一個實施例用于在用戶操作期間執(zhí)行更全面擦除檢驗的方法的流程圖。在步驟560處，控制器318接收擦除或編程存儲器單元的區(qū)塊或其它單位的用戶請求。此請求可來自與存儲器系統(tǒng)通信的任何數(shù)目的主機裝置。指定其一個或一個以上扇區(qū)或分區(qū)的地址數(shù)據(jù)可從控制器318輸入到數(shù)據(jù)輸入/輸出緩沖器312，在其中由狀態(tài)機316識別并鎖存所述地址數(shù)據(jù)?？刂破?18、狀態(tài)機316和各種控制電路根據(jù)所述請求解碼并選擇物理扇區(qū)。在步驟562處，擦除一個或一個以上選定存儲器區(qū)塊。在一個實施例中，根據(jù)步驟562的擴展框中所說明的方法來擦除區(qū)塊。所說明的步驟可用于擦除一個或一個以上區(qū)塊的一個或一個以上串。舉例來說，在一個實施例中，根據(jù)所說明的步驟來同時并行擦除組成一區(qū)塊的復數(shù)個串。
在步驟502處，將擦除電壓或脈沖施加到一個或一個以上扇區(qū)。根據(jù)各種實施例可使用任何數(shù)目的用于擦除存儲器單元的構件。在步驟504處，根據(jù)圖6的列380來檢驗一存儲元件串的擦除狀態(tài)。在步驟504處，在接通所述串中的所有已擦除的存儲器單元的條件下檢驗第一方向上通過所述串的導電性。在步驟506處，確定擦除檢驗的狀態(tài)。如果所述串不是最低程度地可導電(例如，位線在所施加的條件下不充分充電)，那么操作前進到步驟508，在步驟508中將檢驗計數(shù)與檢驗嘗試的閾值次數(shù)(例如，20)進行比較。如果所述計數(shù)低于一閾值，那么所述方法在步驟502處繼續(xù)，在步驟502中將擦除脈沖或電壓再次施加到選定扇區(qū)。如果所述計數(shù)已超過閾值，那么在步驟510處確定所述串和/或區(qū)塊未被充分擦除且返回初始檢驗的失敗狀態(tài)。如果在步驟506處確定擦除檢驗為成功的，那么操作前進到步驟514，在步驟514中對所述串執(zhí)行根據(jù)圖6的列382的擦除狀態(tài)讀取操作。在一個實施例中，在514處讀取所述串的擦除狀態(tài)包括測試在與步驟504處測試的方向相反的方向上通過所述串的導電性或電流。在一個實施例中，在步驟514處同時讀取所述串中的每個存儲器單元的擦除狀態(tài)(即，在單個操作中讀取整個NAND串的擦除狀態(tài))。在步驟516處，確定擦除狀態(tài)讀取操作的狀態(tài)。如果所述串未被讀取為擦除的，那么在步驟510處報告所述擦除操作的失敗狀態(tài)。如果所述串被讀取為擦除的，那么在步驟518處報告通過狀態(tài)。
在對一單元區(qū)塊的一個或一個以上串執(zhí)行擦除檢驗操作和擦除狀態(tài)讀取操作之后，在步驟564處確定擦除操作的狀態(tài)。如果所述擦除檢驗操作將一串檢驗為被擦除的且擦除狀態(tài)讀取操作將所述串讀取為被擦除的(如步驟518所說明)，那么確定擦除操作已成功，且返回擦除操作的通過狀態(tài)。在步驟566處，響應于成功的擦除操作來啟用所述串或區(qū)塊以進行編程。然而，如果擦除檢驗操作不能將所述串檢驗為被擦除的，或擦除檢驗操作將所述串檢驗為被擦除的且擦除狀態(tài)讀取操作將所述串的至少一個元件讀取為被編程的(如步驟510所說明)，那么確定擦除操作已失敗。在步驟568處，將所述串確定為有缺陷的。在步驟570處，可執(zhí)行用于解決有缺陷的串的技術。舉例來說，有缺陷的串可被映射到區(qū)塊內(nèi)的替代串，或可將整個區(qū)塊映射為不再使用。
根據(jù)各種實施例可使用許多用于處理有缺陷的單元、串或區(qū)塊的機制。舉例來說，可將個別存儲器單元、串或區(qū)塊映射到為此類使用而留出的替代單元、串或區(qū)塊。在許多實施例中，在扇區(qū)末端處提供替代單元或串以用于缺陷映射。題為“Flash EEpromSystem”的美國專利第6,684,345號中更全面地描述了包括用于映射個別存儲器單元的技術的各種缺陷映射機制，所述專利以引用的方式并入本文中。
圖9是根據(jù)一個實施例用于執(zhí)行圖8的步驟504到506的流程圖。在步驟502處嘗試擦除一組單元之后，在步驟530處將一組擦除檢驗偏壓條件施加到所述串。在一個實施例中，所述擦除檢驗偏壓條件大體上如圖6的列380所示。這些偏壓條件用于在足以接通所述串的所有擦除單元的條件下測試在第一方向上通過所述串的恰當電流或導電性。步驟532說明在感測位線處的電壓之前延遲一時段(t)。所述時段將根據(jù)實施例而變化，但被建立為足以使位線充電到一指示在所施加的條件下所述串為導電性的電平的時間。在等待預定時間量(t)之后，在步驟534處通過使用任何數(shù)目的用于確定位線電壓的構件來感測位線電壓。
在步驟536處，將感測到的位線電壓與一參考電壓電平(例如，Vsense)進行比較。如果位線已充電到高于閾值電平，那么在步驟538處報告擦除檢驗過程的通過狀態(tài)。如果位線在所述時段期間尚未充電到高于參考電壓，那么在步驟540處報告失敗狀態(tài)。從步驟538和540，操作繼續(xù)到圖8的步驟514或步驟508。將理解，所論述的電壓為示范性的且可在給定實施方案中進行修改。舉例來說，Vsense和(t)值可經(jīng)修改以測試不同時間的不同的電荷電平。如果Vsense增加，那么感測位線電壓之前的時段可增加一相應量。因為位線花費某時段來在施加的偏壓條件下充電，所以在感測位線電壓之前的時間量應選擇為對應于位線應達到所選電壓電平的時間。以此方式，可檢驗在選定偏壓條件下所述串的恰當操作。
圖10是根據(jù)一個實施例用于執(zhí)行圖8的步驟514和516的流程圖。在步驟506處成功檢驗所述串的擦除之后，將用于讀取所述串的至少一個存儲元件的擦除狀態(tài)的一組偏壓條件施加到所述串。在一個實施例中，通過使用大體上如圖6的列382中所說明的擦除狀態(tài)讀取偏壓條件所示的條件來同時讀取每個存儲元件(在單個操作中讀取整個NAND串)的擦除狀態(tài)。一足以接通一已擦除的存儲元件的檢驗電壓(例如，0V)可施加到所述串的每個元件的字線以讀取整個串的擦除狀態(tài)。所述偏壓條件經(jīng)施加作為針對在第二方向上通過所述串的恰當電流或導電性的擦除狀態(tài)讀取操作測試的一部分。步驟552表示在感測位線電壓之前延遲一時段(t)。所述時段可根據(jù)實施例而變化，但對于擦除檢驗操作，其被建立為足以使位線放電到一指示在所施加的條件下所述串為導電性的且恰當?shù)夭僮鞯碾娖降臅r間。舉例來說，在一個實施例中，所述時段為6.7μsec。
在等待所述時段(t)之后，在步驟554處感測位線電壓。在步驟556處，將感測到的位線電壓與一閾值電壓Vsense(例如，0.45V)進行比較。如果所述位線在所述時段(t)之后已放電到低于Vsense，那么在步驟558處返回所述擦除狀態(tài)讀取操作的擦除狀態(tài)。如果所述位線在所述時段之后尚未放電到低于Vsense，那么在步驟560處報告所述擦除狀態(tài)讀取操作的編程狀態(tài)。從步驟558和560，操作繼續(xù)到步驟518或510。
根據(jù)圖8到10的方法，可完成對非易失性存儲器的更全面擦除檢驗。通過測試在兩個方向上通過一存儲器單元串的導電性，所述串可被更全面地檢驗為被充分擦除的。另外，可檢測到所述串的有缺陷的元件，其故障可在常規(guī)擦除檢驗操作期間被掩蓋。舉例來說，可檢測到一有缺陷的選擇柵極，其損壞狀態(tài)在典型擦除檢驗操作期間被掩蓋。通過一擦除檢驗操作但隨后被讀取為具有至少一個已編程的單元的串可被確定為在所述串中具有至少一個有缺陷的裝置。所述串、所述串的列或所述串的區(qū)塊可被映射到存儲器中的替代位置以解決所檢測到的缺陷。
在各種實施例中，在擦除序列期間一個或一個以上步驟處可將擦除狀態(tài)讀取操作與擦除檢驗操作組合。舉例來說，在許多用于操作非易失性存儲元件的多狀態(tài)技術中，在將存儲器單元編程為選定目標物理狀態(tài)之前，已擦除的存儲器單元受經(jīng)歷軟編程操作。當根據(jù)一個實施例擦除快閃存儲器單元時，目標在于所有已擦除的單元具有一在預定負閾值電壓范圍內(nèi)的負閾值電壓。然而，實際上，擦除過程可導致某些單元具有低于預定范圍的負閾值電壓。具有太低的閾值電壓的存儲器單元隨后可能不恰當?shù)鼐幊?。因此，某些裝置將執(zhí)行所謂的軟編程。也就是說，具有在預定范圍內(nèi)的相當較低值的閾值電壓的存儲器單元將接收較小編程量，使得閾值電壓升高到在預定范圍內(nèi)。在軟編程之后，再次檢驗存儲器單元以確定其是否由于軟編程操作而處于一預定擦除范圍內(nèi)。
舉例來說，在利用軟編程技術的這些實施例中，一個擦除狀態(tài)讀取操作足以充分測試所述單元?？蓛H在第一成功擦除檢驗操作之后(即，在軟編程之前)執(zhí)行擦除狀態(tài)讀取操作。擦除檢驗操作將檢驗在第一方向上通過包括所述單元的所述串的導電性。擦除狀態(tài)讀取將檢驗在相反方向上所述串的導電性并因此檢驗的恰當操作條件。由于由單個擦除狀態(tài)讀取操作確認恰當操作，因而無需在軟編程之后的擦除檢驗操作之后執(zhí)行第二擦除狀態(tài)讀取操作。在另一實施例中，可在軟編程之后而非之前執(zhí)行擦除狀態(tài)讀取操作。在又一實施例中，可在兩個時間都執(zhí)行擦除狀態(tài)讀取操作。
盡管本揭示案的大部分內(nèi)容已針對存儲器裝置的用戶操作期間的擦除檢驗和缺陷檢測，但所述原理和技術還可在制造期間使用以提供更全面的擦除檢驗和缺陷檢測。如先前論述，制造測試過程通常涉及讀取裝置的每個位或存儲器單元?？蓪㈦S機圖案編程到一存儲器單元陣列且接著讀取每個單元。如果從一單元讀取的狀態(tài)與其編程所針對的狀態(tài)不匹配，那么其可被確定為有缺陷。另外，可在擦除所述陣列之后讀取每個單元。如果一單元在被擦除之后讀取為已編程，那么其可被確定為有缺陷。在一個實施例中，在制造期間通過使用測試引腳并避開存儲器裝置的控制器來進行測試。
在測試過程期間讀取每個單元的過程會耗費時間。根據(jù)一個實施例，圖6的列382中所示的偏壓條件用于在制造過程期間讀取一串的擦除狀態(tài)。讀取一陣列的串的擦除狀態(tài)可代替先前個別地讀取所述陣列的每個單元的過程。舉例來說，在測試過程期間擦除單元陣列之后，在列382的偏壓條件下讀取個別串的擦除狀態(tài)(即，同時讀取所述串的每個單元的擦除狀態(tài))。被讀取為已編程的那些串可被確定為有缺陷。在以串為基礎而非以個別單元為基礎進行讀取的情況下，可大大縮短用于擦除狀態(tài)讀取的時間。事實上，時間縮短量可為個別讀取每個單元所需的時間除以一串的單元數(shù)目。
在一個實施例中，讀取陣列的串的擦除狀態(tài)并入在測試過程期間的擦除檢驗內(nèi)。舉例來說，并非僅僅使用列380的偏壓條件來檢驗陣列的擦除，而是在列382的偏壓條件下執(zhí)行一額外檢驗步驟。陣列的個別串僅當其在列380的偏壓條件下通過一擦除檢驗且在列382的條件下被讀取為處于擦除狀態(tài)時才被檢驗為被擦除。當在擦除檢驗期間讀取所述串的擦除狀態(tài)時，可避開單獨地讀取每個單元的擦除狀態(tài)，因為已在擦除檢驗期間測試了所述單元。
已在假設通過向控制柵極施加特定電壓并確定存儲器單元是接通還是斷開來執(zhí)行檢驗過程的情況下展現(xiàn)本揭示案的大部分內(nèi)容。然而，存在其它檢驗(和讀取)存儲器單元的構件和其它檢驗參數(shù)以確定存儲器單元的狀態(tài)，所述其它構件和參數(shù)也可在本發(fā)明的精神內(nèi)使用。舉例來說，可使用一電流感測系統(tǒng)，其中將在一特定讀取條件下存儲單元的電流與一組參考電流進行比較。在另一實施例中，可通過使用若干不同參數(shù)來確定存儲單元的狀態(tài)。舉例來說，可通過電流感測來執(zhí)行對單元所存儲的電荷電平的確定，其中使用固定偏壓條件來感測其導電性量值。或者，可通過感測閾值電壓來進行此確定，其中通過使用各種引導柵極偏壓條件來感測此導電性的發(fā)生?；蛘?，可通過使單元的電荷電平確定的驅動強度控制動態(tài)保持的感測節(jié)點的放電率(例如通過預充電電容器)來動態(tài)地執(zhí)行確定。通過感測達到給定放電電平的時間，確定所存儲的電荷電平。在此情況下，指示單元狀態(tài)的參數(shù)是時間。美國專利第6,222,762號中描述了這種途徑，所述專利的全文以引用的方式并入本文中。另一替代技術是通過使用頻率作為參數(shù)來確定存儲單元的狀態(tài)的技術，如美國專利第6,044,019號中描述，所述專利的全文以引用的方式并入本文中。美國專利第5,172,338號中更全面地發(fā)展了電流感測途徑，所述專利的全文也以引用的方式并入。
以上實例是參照NAND型快閃存儲器而提供的。然而，本發(fā)明的原理可應用于其它類型的非易失性存儲器，包括那些現(xiàn)存的非易失性存儲器和那些預期使用正被開發(fā)的新技術的非易失性存儲器。
已出于說明和描述的目的提供了對本發(fā)明實施例的以上描述。不希望其為詳盡的或將本發(fā)明限于所揭示的精確形式。所屬領域的技術人員將了解許多修改和變化。選擇并描述實施例是為了最佳地描述本發(fā)明的原理及其實際應用，從而使所屬領域的其他技術人員能夠理解本發(fā)明、各種實施例，并作出適于預期特定用途的各種修改。希望本發(fā)明的范圍由所附權利要求書及其等效物界定。
權利要求
1.一種擦除非易失性存儲器的方法，其包含在用戶操作期間擦除一組非易失性存儲元件；執(zhí)行一擦除檢驗操作以確定所述組非易失性存儲元件是否被擦除；讀取所述組非易失性存儲元件的一擦除狀態(tài)；和當所述擦除檢驗操作確定所述組被擦除且所述讀取步驟將所述組讀取為被擦除時，檢驗所述組被擦除。
2.根據(jù)權利要求1所述的方法，其中所述讀取步驟包括同時讀取所述組的每個存儲元件的一擦除狀態(tài)。
3.根據(jù)權利要求2所述的方法，其中同時讀取所述復數(shù)個存儲元件中的每個存儲元件包含向所述組的每個存儲單元的一控制柵極施加一第一電壓；和確定流過被施加所述第一電壓的所述組的一第一電流是否高于一第一最小電流電平。
4.根據(jù)權利要求3所述的方法，其中所述讀取步驟在所述第一電流高于所述第一最小電流電平時將所述組讀取為被擦除。
5.根據(jù)權利要求3所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟確定是否在通過所述組的一第二方向上存在一高于一第二最小電流電平的第二電流。
6.根據(jù)權利要求5所述的方法，其中所述第一最小電流電平與所述第二最小電流電平相等。
7.根據(jù)權利要求5所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟通過確定所述組的一部分處的一電荷是否高于一最小電壓電平來確定是否存在一高于一第二最小電流電平的第二電流。
8.根據(jù)權利要求3所述的方法，其中所述確定流過所述組的一第一電流是否高于所述第一最小電流電平的步驟包含確定所述組的一部分處的一電荷是否低于一最小電壓電平。
9.根據(jù)權利要求1所述的方法，其進一步包含當所述執(zhí)行一擦除檢驗操作的步驟確定所述組被擦除且所述讀取步驟未將所述組讀取為被擦除時，將所述組標記為有缺陷。
10.根據(jù)權利要求1所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟包括向所述組施加一第一組偏壓條件；且所述讀取步驟包括向所述組施加一第二組偏壓條件。
11.根據(jù)權利要求10所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟包括確定在施加所述第一組偏壓條件時所述組的一第一部分處的一電荷是否高于一最小電平；且所述讀取步驟包括確定在施加所述第二組偏壓條件時所述組的一第二部分處的一電荷是否低于一最大電平。
12.根據(jù)權利要求10所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟在所述第一部分處的所述電荷高于所述最小電平時確定所述組被擦除；且所述讀取步驟在所述第二部分處的所述電荷低于所述最大電平時將所述至少一個存儲元件讀取為被擦除。
13.根據(jù)權利要求10所述的方法，其中所述確定所述組的一第一部分處的一電荷是否高于一最小電平的步驟確定在施加所述第一組偏壓條件后的一時段之后所述電荷是否高于所述最小電平；且所述確定所述組的一第二部分處的一電荷是否低于一最大電平的步驟確定在施加所述第二組偏壓條件后的一時段之后所述電荷是否低于所述最大電平。
14.根據(jù)權利要求10所述的方法，其中所述第一部分和所述第二部分是一相同的部分。
15.根據(jù)權利要求14所述的方法，其中所述組是一NAND串；所述NAND串包括一源極側和一漏極側，所述漏極側耦合到一位線；且所述相同部分是所述漏極側。
16.根據(jù)權利要求15所述的方法，其中所述NAND串包括一選擇柵極；所述施加所述第一組偏壓條件的步驟在所述串被擦除時引起一從所述源極側到所述漏極側的電流；且所述施加所述第二組偏壓條件的步驟在所述串被擦除且所述選擇柵極沒有缺陷時引起一從所述漏極側到所述源極側的電流。
17.根據(jù)權利要求16所述的方法，其中所述選擇柵極耦合到所述串的所述漏極側。
18.根據(jù)權利要求16所述的方法，其中所述選擇柵極耦合到所述串的所述源極側。
19.根據(jù)權利要求10所述的方法，其中所述施加一第一組偏壓條件的步驟包括向所述組的每個存儲元件施加一第一電壓，所述第一電壓足以接通一已擦除的存儲元件；在所述組的一源極側施加一第二電壓；和在所述組的一漏極側施加一第三電壓，所述第三電壓小于所述第二電壓。
20.根據(jù)權利要求10所述的方法，其中所述施加一第二組偏壓條件的步驟包括向所述組的每個存儲元件施加一第一電壓，所述第一電壓足以接通一已擦除的存儲元件；在所述組的一源極側施加一第二電壓；和在所述組的一漏極側施加一第三電壓，所述第三電壓大于所述第二電壓。
21.根據(jù)權利要求20所述的方法，其中所述第一電壓不足以接通一已編程的存儲元件。
22.根據(jù)權利要求1所述的方法，其中所述組是一存儲元件區(qū)塊的一部分；且所述方法進一步包含當所述執(zhí)行一擦除檢驗操作的步驟確定所述組被擦除且所述讀取步驟未將所述至少一個存儲元件讀取為被擦除時將所述區(qū)塊標記為有缺陷。
23.根據(jù)權利要求1所述的方法，其中所述組非易失性存儲元件為二進制存儲元件。
24.根據(jù)權利要求1所述的方法，其中所述組非易失性存儲元件為多狀態(tài)存儲元件。
25.根據(jù)權利要求1所述的方法，其中所述組非易失性存儲元件為快閃存儲元件。
26.根據(jù)權利要求1所述的方法，其中所述組存儲元件是一存儲元件陣列的一部分；所述存儲元件陣列與一主機系統(tǒng)通信；且所述存儲元件陣列可從所述主機系統(tǒng)移除。
27.根據(jù)權利要求1所述的方法，其進一步包含當所述執(zhí)行一擦除檢驗操作的步驟確定所述組被擦除且所述讀取步驟將所述至少一個存儲元件讀取為被擦除時啟用所述組的一編程操作。
28.根據(jù)權利要求9所述的方法，其中所述將所述組標記為有缺陷的步驟包括將所述組映射到另一組非易失性存儲元件。
29.根據(jù)權利要求2所述的方法，其中所述同時讀取每個存儲元件的步驟包含執(zhí)行一NAND串讀取操作。
30.根據(jù)權利要求1所述的方法，其中所述組非易失性存儲元件是一存儲器系統(tǒng)的一部分；所述執(zhí)行一擦除檢驗操作和讀取所述組的步驟是由一控制器執(zhí)行的；且所述控制器是所述存儲器系統(tǒng)的一部分。
31.一種擦除非易失性存儲器的方法，其包含擦除一組非易失性存儲元件；檢驗在所述擦除步驟之后所述組是否被擦除；讀取所述組的一擦除狀態(tài)，其中讀取所述組包括同時讀取所述組的每個非易失性存儲元件的一擦除狀態(tài)；和當所述檢驗步驟檢驗到所述組被擦除且所述讀取步驟未將所述組讀取為被擦除時確定所述組為有缺陷。
32.根據(jù)權利要求30所述的方法，其中同時讀取所述復數(shù)個存儲元件中的每個存儲元件包含向所述組的每個存儲單元的一控制柵極施加一第一電壓；和確定所述組的一部分處的一電荷是否低于一最小電壓電平。
33.根據(jù)權利要求32所述的方法，其中所述第一電壓足以接通一已擦除的存儲元件。
34.根據(jù)權利要求31所述的方法，其中所述組是一NAND串；所述NAND串包括一源極側和一漏極側，所述漏極側耦合到一位線；所述檢驗步驟包括向所述組施加一第一組偏壓條件和確定所述漏極側的一電荷是否高于一參考電平；且所述讀取步驟包括向所述串施加一第二組偏壓條件和確定所述漏極側的一電荷是否低于所述參考電平。
35.根據(jù)權利要求31所述的方法，其中所述復數(shù)個非易失性存儲元件為快閃存儲元件。
36.根據(jù)權利要求35所述的方法，其中所述快閃存儲元件為多狀態(tài)快閃存儲元件。
37.根據(jù)權利要求31所述的方法，其中所述組非易失性存儲元件是一存儲器系統(tǒng)的一部分；所述檢驗和讀取步驟由一控制器執(zhí)行；且所述控制器是所述存儲器系統(tǒng)的一部分。
38.一種存儲器系統(tǒng)，其包含一組非易失性存儲元件，其位于一主機系統(tǒng)中；且一與所述組通信的管理電路，所述管理電路促使針對所述組執(zhí)行一擦除操作，所述管理電路執(zhí)行一擦除檢驗操作以確定所述組是否被擦除且在擦除所述組之后讀取所述組的至少一個非易失性存儲元件的一擦除狀態(tài)，所述管理電路在所述擦除檢驗操作確定所述組被擦除且所述至少一個非易失性存儲元件被讀取為被擦除的時檢驗所述組被擦除。
39.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述組非易失性存儲元件串聯(lián)連接。
40.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述組是一NAND串。
41.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述管理電路同時讀取所述組的每個存儲元件的一擦除狀態(tài)，其中所述管理電路向所述組的每個存儲元件施加一第一電壓且確定流過施加有所述第一電壓的所述組的一電流是否高于一最小電流電平以同時讀取每個存儲元件。
42.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述組非易失性存儲元件為多狀態(tài)NAND快閃存儲器裝置。
43.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述存儲器系統(tǒng)進一步包含一存儲元件陣列；所述組是所述陣列的一部分；且所述陣列可從所述主機系統(tǒng)移除。
44.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述管理電路包括一控制器和一狀態(tài)機中的至少一者。
45.根據(jù)權利要求38所述的存儲器系統(tǒng)，其中所述管理電路在所述存儲器系統(tǒng)的用戶操作期間執(zhí)行所述擦除檢驗操作且讀取至少一個存儲元件。
46.一種存儲器系統(tǒng)，其包含一組非易失性存儲元件；和一與所述組通信的管理電路，所述管理電路促使針對所述組執(zhí)行一擦除操作，所述管理電路在擦除所述組之后檢驗所述組是否被擦除并讀取所述組的一擦除狀態(tài)，所述管理電路通過同時讀取所述復數(shù)個存儲元件中的每個存儲元件的一擦除狀態(tài)來讀取所述組，當所述組被檢驗為被擦除且所述存儲元件中的至少一者不被讀取為被擦除時，所述管理電路將所述組標記為有缺陷。
47.根據(jù)權利要求46所述的存儲器系統(tǒng)，其中所述管理電路通過向每個存儲元件的一控制柵極施加一第一電壓且確定流過施加有所述第一電壓的所述組的一電流是否高于一最小電流電平來同時讀取所述組的每個存儲元件。
48.根據(jù)權利要求46所述的存儲器系統(tǒng)，其中所述存儲器系統(tǒng)進一步包含一與一主機系統(tǒng)通信的存儲元件陣列；所述組是所述陣列的一部分；且所述陣列可從所述主機系統(tǒng)移除。
49.根據(jù)權利要求46所述的存儲器系統(tǒng)，其中所述組是一NAND串。
50.根據(jù)權利要求49所述的存儲器系統(tǒng)，其中所述組非易失性存儲元件為多狀態(tài)快閃存儲器裝置。
51.根據(jù)權利要求46所述的存儲器系統(tǒng)，其中所述管理電路包括一控制器和一狀態(tài)機中的至少一者。
52.根據(jù)權利要求46所述的存儲器系統(tǒng)，其中所述管理電路在所述存儲器系統(tǒng)的用戶操作期間檢驗所述組是否被擦除且讀取所述組。
53.一種操作非易失性存儲器的方法，其包含執(zhí)行復數(shù)個編程操作以將用戶數(shù)據(jù)存儲在一存儲器系統(tǒng)中；和執(zhí)行復數(shù)個擦除操作以擦除所述用戶數(shù)據(jù)，其中所述擦除操作中的至少一者包括以下步驟擦除所述存儲器系統(tǒng)中的一組非易失性存儲元件，執(zhí)行一擦除檢驗操作以確定在所述擦除步驟之后所述組是否被擦除，讀取所述組的至少一個非易失性存儲元件的一擦除狀態(tài)，和當所述執(zhí)行一擦除檢驗操作的步驟確定所述組被擦除且所述讀取步驟將所述至少一個存儲元件讀取為被擦除時檢驗所述組被擦除。
54.根據(jù)權利要求53所述的方法，其中所述讀取步驟包括讀取所述組的一擦除狀態(tài)，其中讀取所述組包括通過向所述組施加一組偏壓條件且測試在通過所述組的一第一方向上的導電性來同時讀取所述組的每個存儲元件。
55.根據(jù)權利要求54所述的方法，其中所述執(zhí)行一擦除檢驗操作的步驟測試在通過所述組的一第二方向上的導電性。
56.根據(jù)權利要求53所述的方法，其中所述組非易失性存儲元件為多狀態(tài)快閃存儲元件。
57.根據(jù)權利要求53所述的方法，其中所述組是一存儲元件陣列的一部分；所述陣列與一主機系統(tǒng)通信；且所述陣列可從所述主機系統(tǒng)移除。
58.根據(jù)權利要求53所述的方法，其中所述組非易失性存儲元件是一存儲器系統(tǒng)的一部分；所述執(zhí)行復數(shù)個擦除操作的步驟由一控制器執(zhí)行；且所述控制器是所述存儲器系統(tǒng)的一部分。
全文摘要
根據(jù)各種實施例的系統(tǒng)和方法可提供非易失性半導體存儲器中的全面擦除檢驗和缺陷檢測。在一個實施例中，通過使用復數(shù)個測試條件以更好地檢測一組存儲元件的有缺陷和/或未充分擦除的存儲元件來檢驗擦除所述組存儲元件的結果。舉例來說，可通過在將所述存儲元件處在一擦除狀態(tài)時將其偏壓為接通的情況下在復數(shù)個方向上測試一NAND串的充電來檢驗擦除所述NAND串的結果。如果一存儲元件串通過一第一測試過程或操作但未能通過第二測試過程或操作，那么可確定所述串未能通過所述擦除過程且可能為有缺陷的。通過在第一(380)和第二(382)方向上測試所述串的充電或導電性，根據(jù)各種實施例的系統(tǒng)和方法的任何晶體管中的缺陷可提供非易失性半導體存儲器中的全面擦除檢驗和缺陷檢測。在一個實施例中，通過使用復數(shù)個測試條件以更好地檢測一組存儲元件的有缺陷和/或未充分擦除的存儲元件來檢驗擦除所述組存儲元件的結果。舉例來說，可通過在所述存儲元件處在一擦除狀態(tài)時將其偏壓為接通的情況下在復數(shù)個方向上測試一NAND串的充電來檢驗擦除所述NAND串的結果。如果一存儲元件串通過一第一測試過程或操作但未能通過一第二測試過程或操作，那么可確定所述串未能通過所述擦除過程且可能為有缺陷的。通過在復數(shù)個方向上測試所述串的充電或導電性，在一組條件下被掩蓋的所述串的任何晶體管中的缺陷可在一第二組偏壓條件下被暴露。舉例來說，一串可通過一擦除檢驗操作但接著被讀取為包括一個或一個以上被編程的存儲元件。此串可為有缺陷的且被映射出存儲器裝置。
文檔編號G11C16/34GK101040345SQ200580023225
公開日2007年9月19日 申請日期2005年5月20日 優(yōu)先權日2004年5月28日
發(fā)明者達特·特蘭, 基蘭·波努魯, 陳建, 杰弗里·W·盧策, 王軍 申請人:桑迪士克股份有限公司