專(zhuān)利名稱(chēng)：在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)設(shè)備發(fā)展中的主要問(wèn)題之一是擴(kuò)大數(shù)據(jù)儲(chǔ)存密度，也就是每個(gè)單元面積可以?xún)?chǔ)存的數(shù)據(jù)位數(shù)。因此，一般希望發(fā)展具有物理尺寸盡可能小，同時(shí)儲(chǔ)存最大數(shù)據(jù)量的存儲(chǔ)芯片。這樣使得存儲(chǔ)芯片發(fā)展成在單個(gè)存儲(chǔ)單元內(nèi)可儲(chǔ)存多位數(shù)據(jù)，也指多層存儲(chǔ)芯片。
在常規(guī)的單位每單元(single bit per cell)存儲(chǔ)設(shè)備中，存儲(chǔ)單元設(shè)定為兩個(gè)信息儲(chǔ)存狀態(tài)中的一個(gè)狀態(tài)，不是開(kāi)狀態(tài)就是關(guān)狀態(tài)?；蜷_(kāi)或關(guān)的組合確定了信息的一個(gè)位。雙層存儲(chǔ)器中，因?yàn)閱卧獌H具有兩個(gè)不同的閾電壓值Vt，在讀操作中僅需要讀出(sense)尋址晶體管是否可傳導(dǎo)。這一般通過(guò)將流過(guò)存儲(chǔ)晶體管、以預(yù)定的漏極到源極電壓(drain-to-source)和柵極到源極電壓(gate-to-source)偏置的電流與在同樣偏置條件下參考晶體管的所述電流進(jìn)行比較來(lái)完成的，既可以直接通過(guò)電流模式讀出，也可以在電流-電壓轉(zhuǎn)換后通過(guò)電壓模式讀出。
多層存儲(chǔ)設(shè)備的編程和讀出方案更復(fù)雜，通常需要2n-1個(gè)電壓參考值，其中n是單元存儲(chǔ)的位數(shù)。在多層快閃存儲(chǔ)器中，編程工作很關(guān)鍵。在確定的Vt窗口內(nèi)分配4(每單元2位)個(gè)或更多閾值級(jí)別，減少了有效的誤差范圍。讀工作更復(fù)雜，并且在編程工作上具有最優(yōu)控制來(lái)獲得前面的閾值電壓很重要。
編程一個(gè)普通快閃存儲(chǔ)單元中，一個(gè)電勢(shì)(諸如，例如接近3-12伏)施加在單元的控制門(mén)，源端子接地，漏極端子連接大約5伏的電壓。這個(gè)工作可以在陣列中通過(guò)可選地將脈沖施加給與控制門(mén)連接的字線來(lái)執(zhí)行，并且偏置與漏極連接的位線。本領(lǐng)域的人普遍知道編程快閃存儲(chǔ)單元采用的熱電子注入的方法。熱電子注入用來(lái)移動(dòng)浮柵內(nèi)的電荷，由此改變了浮柵門(mén)晶體管的閾值電壓。通過(guò)在控制門(mén)上輸入高電壓，產(chǎn)生了電子在通道內(nèi)流動(dòng)，并且一些熱電子注射到浮柵上，使浮柵的電勢(shì)變成更大的負(fù)值。因此，注入趨向飽和并且浮柵的閾值電壓遵循這個(gè)趨勢(shì)。通過(guò)在控制門(mén)置入工作電壓(例如接近4-6伏)和在漏極置入0.5-1伏，讀或讀出存儲(chǔ)單元晶體管的狀態(tài)，然后檢測(cè)在源極和漏極之間流過(guò)的電流級(jí)別，來(lái)測(cè)定單元所處的存儲(chǔ)狀態(tài)。
執(zhí)行多層非易失性存儲(chǔ)單元的主要困難之一是如何能夠準(zhǔn)確的編程單元，也就是，將獲得閾值電壓目標(biāo)值剛好所必需的電荷量置入單元晶體管的浮柵?，F(xiàn)有技術(shù)中解決如何放置精確電荷這個(gè)問(wèn)題常用的方法是，使用單元接著單元編程和校驗(yàn)的方法。在這個(gè)編程和校驗(yàn)方法中，編程工作分成多個(gè)分步驟，在每個(gè)步驟之后讀出單元來(lái)測(cè)定目標(biāo)值是否達(dá)到，如果沒(méi)有達(dá)到則繼續(xù)編程。由于每一個(gè)單元在編程過(guò)程中都獨(dú)立控制，這種技術(shù)允許對(duì)整個(gè)字節(jié)或甚至多個(gè)字節(jié)進(jìn)行同步編程。這種程序(procedure)確保了能達(dá)到目標(biāo)值Vt，并具有使用有限的編程步驟中量子特性而能達(dá)到的精度。但是，這個(gè)過(guò)程可能會(huì)很長(zhǎng)并且必須通過(guò)芯片上的邏輯電路控制。
進(jìn)一步，當(dāng)使用編程和校驗(yàn)算法來(lái)在編程單元獲得目標(biāo)電壓Vt及使用門(mén)電壓斜升編程來(lái)轉(zhuǎn)化閾值單元時(shí)，在不同的編程脈沖之間具有恒定的Vd(漏極電壓)很關(guān)鍵。編程工作中的Vd變化包括存儲(chǔ)單元內(nèi)未受控制的閾值電壓。這些不可預(yù)見(jiàn)的Vt將在連續(xù)讀工作時(shí)引起很多問(wèn)題。
通常，在多層快閃存儲(chǔ)器中，Vd編程電壓值大于Vdd值。為獲得正確的編程值，當(dāng)從低外部電壓供應(yīng)啟動(dòng)時(shí)，需要電荷泵。在編程過(guò)程中，電荷泵的輸出切換到漏極端，并且需要控制Vd編程值(也就是輸出泵)。
使用門(mén)電壓斜升編程，編程單元所見(jiàn)的Vd編程電壓值必須同樣，獨(dú)立于溫度、要編程的單元數(shù)、Vdd電壓、每單元編程電流等等。一些用來(lái)減少泵輸出變化的方法包括使用泵-相停止(pump-phase stopping)，使用單串聯(lián)調(diào)節(jié)器，或使用分布式串聯(lián)共發(fā)共基放大調(diào)節(jié)器(distributed serial cascoderegulator)。

圖1闡述了使用單串聯(lián)調(diào)節(jié)器方法的電路示意圖100，同時(shí)圖2闡述了使用分布式串聯(lián)共發(fā)共基放大調(diào)節(jié)器方法的電路示意圖200。
雖然這些方法減少了泵輸出的變化，他們也有缺點(diǎn)。尤其是，單串聯(lián)調(diào)節(jié)器的方法100減少了最終誤差調(diào)節(jié)但很慢，因?yàn)樾枰驧OS(具有大的門(mén)電容)來(lái)提供編程的存儲(chǔ)單元102要求的全部電流。并且，雖然分布式串聯(lián)共發(fā)共基放大調(diào)節(jié)器200不受同步編程的單元202數(shù)量的影響，其不能校正Vd編程電壓路徑(由MOS開(kāi)關(guān)204組成)的寄生電阻產(chǎn)生的誤差。分布式串聯(lián)共發(fā)共基放大調(diào)節(jié)器更快，因?yàn)閂reg電壓穩(wěn)定、在時(shí)間上連續(xù)。但是，其不能補(bǔ)償溫度變化。最終調(diào)節(jié)的電壓Vd是Vreg-Vtcascode(其中Vtcascode是本地共發(fā)共基放大調(diào)節(jié)器使用的閾值電壓)，其通過(guò)Vtcascodes受溫度的影響。
因此，在編程過(guò)程中，需要一種更可靠的方法來(lái)調(diào)節(jié)多層存儲(chǔ)設(shè)備用調(diào)節(jié)編程電壓。本發(fā)明正是為了實(shí)現(xiàn)這種需要。

發(fā)明內(nèi)容
描述了在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓的方面。這些方面包括利用在輸出泵調(diào)節(jié)電路中的復(fù)制編程路徑(program path duplicate)。進(jìn)一步，利用輸出泵調(diào)節(jié)電路為存儲(chǔ)單元編程提供調(diào)節(jié)的編程電壓，調(diào)節(jié)的編程電壓校正編程路徑的壓降并補(bǔ)償溫度的變化。
通過(guò)本發(fā)明，去除了編程過(guò)程中調(diào)解泵輸出和實(shí)際單元閾值電壓之間的差值。進(jìn)一步，使Vd編程電壓不受溫度和Vdd的影響。結(jié)合下述詳細(xì)說(shuō)明和附圖，將更充分的理解本發(fā)明這些方面的這些優(yōu)點(diǎn)和其它優(yōu)點(diǎn)。
附圖簡(jiǎn)要說(shuō)明圖1是現(xiàn)有技術(shù)的單串聯(lián)調(diào)節(jié)器方法的電路示意圖。
圖2是現(xiàn)有技術(shù)的分布式串聯(lián)共發(fā)共基放大調(diào)節(jié)器方法的電路示意圖。
圖3是對(duì)應(yīng)本發(fā)明的調(diào)節(jié)器方法的電路示意圖。
圖4是將利用本發(fā)明方法獲得的結(jié)果與利用現(xiàn)有技術(shù)的方法獲得的結(jié)果比較的模擬圖表。
本發(fā)明的詳細(xì)說(shuō)明本發(fā)明涉及在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值。以下的說(shuō)明能使本領(lǐng)域的普通技術(shù)人員制造和使用本發(fā)明，并在專(zhuān)利申請(qǐng)的上下文和必要的文件中提供。對(duì)較佳實(shí)施例的各種修改和此處描述的一般的原理和特征對(duì)本領(lǐng)域的技術(shù)人員是顯而易見(jiàn)的。因此，本發(fā)明不限于以下所示的實(shí)施例，而是適用于與在此描述的原理和特征一致的最大范圍。
根據(jù)本發(fā)明，提供在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓。根據(jù)本發(fā)明，調(diào)節(jié)的泵輸出和真實(shí)的單元漏極電壓之間的差值被去除。進(jìn)一步，從要編程的單元所見(jiàn)的Vd形成完全不受溫度的影響。如圖3中的電路示意圖300所示，本發(fā)明通過(guò)在輸出泵調(diào)節(jié)器中插入一個(gè)虛擬編程路徑，來(lái)獲得這些優(yōu)點(diǎn)。
參考圖3，一個(gè)運(yùn)算放大器302和一個(gè)MOS，Mreg，304為電荷泵305提供了一個(gè)串聯(lián)調(diào)節(jié)器。該串聯(lián)調(diào)節(jié)器產(chǎn)生Vreg電壓。在編程過(guò)程中，Vreg是為了獲得本地單元漏極電壓而必須供給形成分布式調(diào)節(jié)器308的全部的本地NMOS晶體管306的調(diào)節(jié)電壓。Vreg由虛擬電流(Idummy)310產(chǎn)生，其盡可能與真實(shí)的編程路徑電流相似，施加給“虛擬”編程路徑312，該虛擬編程路徑312是對(duì)存儲(chǔ)單元316的真實(shí)編程路徑314中的設(shè)備的復(fù)制。以這種方式，通過(guò)閉環(huán)調(diào)節(jié)，Vd編程電壓不受溫度和Vdd的影響。進(jìn)一步，因?yàn)樽x出的電壓也包括電壓編程路徑壓降，Vd編程電壓獨(dú)立于電壓編程路徑壓降。
圖4闡述了將通過(guò)使用本發(fā)明的開(kāi)環(huán)、電流補(bǔ)償泵調(diào)節(jié)器(圖表400)，單串聯(lián)調(diào)節(jié)器(圖表402)和分布式共發(fā)共基放大調(diào)節(jié)器(圖表404)獲得比較結(jié)果的模擬圖表。該圖表闡述了在編程工作中，存儲(chǔ)單元所見(jiàn)的真實(shí)漏極電壓。在兩個(gè)不同的溫度區(qū)域，以及目標(biāo)漏極電壓目標(biāo)為4.25伏的情況下的兩個(gè)代表性的編程脈沖，第一編程脈沖代表多個(gè)單元編程的結(jié)果，第二編程脈沖代表僅一個(gè)單元編程的結(jié)果。
從圖4的圖表中可以看出，只有使用本發(fā)明的方法(圖表400)能夠保持同樣的電壓值，非常接近目標(biāo)值，在兩個(gè)脈沖之間沒(méi)有出現(xiàn)問(wèn)題。單串聯(lián)調(diào)節(jié)器的方法(圖表402)不能具有足夠的速度調(diào)節(jié)到期望電壓值，如第二脈沖證明(注意Vd的變化由慢Veg電壓調(diào)節(jié)引起)。進(jìn)一步，最終調(diào)節(jié)的Vd受路徑電阻的影響(注意電阻隨溫度變化，并且這會(huì)導(dǎo)致不同的壓降)。分布式共發(fā)共基放大調(diào)節(jié)器(表404)的調(diào)節(jié)很快，但不能完全去除在所有檢測(cè)例子中的壓降誤差。
雖然已結(jié)合所示實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是本領(lǐng)域的技術(shù)人員會(huì)容易認(rèn)識(shí)到，可對(duì)所述實(shí)施例進(jìn)行修改，并且這些修改仍在本發(fā)明的精神和范圍之內(nèi)。因此，在不脫離所附加權(quán)利要求的精神和范圍的情況下，本領(lǐng)域的技術(shù)人員可進(jìn)行許多修改。
權(quán)利要求
1.一種在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值的方法，所述方法包括利用輸出泵調(diào)節(jié)電路，該輸出泵調(diào)節(jié)電路具有編程路徑的復(fù)制，為存儲(chǔ)單元編程提供調(diào)節(jié)的編程電壓，所述調(diào)節(jié)的編程電壓校準(zhǔn)編程路徑壓降，并不受溫度變化的影響。
2.如權(quán)利要求1所述的方法，其中編程路徑的復(fù)制進(jìn)一步包括利用與被編程的一個(gè)存儲(chǔ)單元耦合的單編程路徑匹配的路徑設(shè)備。
3.如權(quán)利要求1所述的方法，其中利用所述輸出泵調(diào)節(jié)電路進(jìn)一步包括利用所述輸出泵調(diào)節(jié)電路提供電荷泵的閉環(huán)調(diào)節(jié)。
4.如權(quán)利要求1所述的方法，進(jìn)一步包括利用具有所述編程路徑復(fù)制的串聯(lián)調(diào)節(jié)器。
5.如權(quán)利要求4所述的方法，進(jìn)一步包括利用具有所述編程路徑復(fù)制的編程路徑匹配電流源。
6.如權(quán)利要求5所述的方法，進(jìn)一步包括在所述存儲(chǔ)單元編程過(guò)程中，利用具有所述串聯(lián)調(diào)節(jié)器的分布式調(diào)節(jié)器得到本地單元漏極電壓。
7.如權(quán)利要求1所述的方法，其中所述存儲(chǔ)單元編程進(jìn)一步包括快閃存儲(chǔ)單元編程。
8.一種在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值的系統(tǒng)，所述系統(tǒng)包括多個(gè)存儲(chǔ)單元；經(jīng)由多個(gè)編程路徑與所述多個(gè)存儲(chǔ)單元耦合的輸出泵調(diào)節(jié)電路，所述輸出泵調(diào)節(jié)電路包括編程路徑復(fù)制，并為所述多個(gè)存儲(chǔ)單元提供調(diào)節(jié)的編程電壓，其中所述調(diào)節(jié)的編程電壓校準(zhǔn)編程路徑壓降并不受溫度變化的影響。
9.如權(quán)利要求8所述的系統(tǒng)，其中所述編程路徑復(fù)制進(jìn)一步包括與被編程的一個(gè)存儲(chǔ)單元耦合的單編程路徑匹配的路徑設(shè)備。
10.如權(quán)利要求8所述的系統(tǒng)，其中所述輸出泵調(diào)節(jié)電路進(jìn)一步提供電荷泵的閉環(huán)調(diào)節(jié)。
11.如權(quán)利要求8所述的系統(tǒng)，其中所述輸出泵調(diào)節(jié)電路進(jìn)一步包括與所述編程路徑復(fù)制耦合的串聯(lián)調(diào)節(jié)器。
12.如權(quán)利要求8所述的系統(tǒng)，進(jìn)一步包括與所述編程路徑復(fù)制耦合的編程路徑匹配電流源。
13.如權(quán)利要求12所述的系統(tǒng)，進(jìn)一步包括分布式調(diào)節(jié)器，其與所述串聯(lián)調(diào)節(jié)器耦合，以在所述存儲(chǔ)單元編程過(guò)程中得到本地單元漏極電壓。
14.如權(quán)利要求8所述的系統(tǒng)，其中所述多個(gè)存儲(chǔ)單元進(jìn)一步包括快閃存儲(chǔ)單元。
15.在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓的方法，所述方法包括復(fù)制在電荷泵調(diào)節(jié)電路中單存儲(chǔ)單元編程路徑的編程路徑設(shè)備；并且經(jīng)由所述電荷泵調(diào)節(jié)電路，調(diào)節(jié)編程電壓，其中所述編程電壓成功地提供目標(biāo)編程電壓。
16.如權(quán)利要求15所述的方法，進(jìn)一步包括利用具有所述復(fù)制編程路徑設(shè)備的串聯(lián)調(diào)節(jié)器。
17.如權(quán)利要求16所述的方法，進(jìn)一步包括利用具有所述復(fù)制的編程路徑設(shè)備的編程路徑匹配電流源。
18.如權(quán)利要求17所述的方法，進(jìn)一步包括利用具有所述串聯(lián)調(diào)節(jié)器的分布式調(diào)節(jié)器，獲得每個(gè)存儲(chǔ)單元編程路徑的本地單元漏極電壓。
全文摘要
在多層存儲(chǔ)設(shè)備編程過(guò)程中調(diào)節(jié)編程電壓值包括利用在輸出泵調(diào)節(jié)電路中的編程路徑復(fù)制。進(jìn)一步，利用所述輸出泵調(diào)節(jié)電路為存儲(chǔ)單元編程提供調(diào)節(jié)的編程電壓，所述調(diào)節(jié)的編程電壓用來(lái)校準(zhǔn)編程路徑壓降和補(bǔ)償溫度變化。
文檔編號(hào)G11C16/04GK101065808SQ200580040251
公開(kāi)日2007年10月31日 申請(qǐng)日期2005年11月23日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者馬西米利亞諾·弗羅里奧, 西蒙妮·巴托利, 大衛(wèi)·曼弗雷, 安德里亞·薩可 申請(qǐng)人:愛(ài)特梅爾股份有限公司