專利名稱：用于檢測薄弱單元的sram測試方法和sram測試配置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測試靜態(tài)隨機存取存儲器(SRAM)的方法，所述SRAM具有連接在第一位線和第二位線之間的第一單元和第二單元，第一單元響應(yīng)第一字線，以及第二單元響應(yīng)第二字線。
本發(fā)明還涉及一種用于測試這種存儲器的測試配置。
背景技術(shù)：
SRAM是一種需要電能以保持其內(nèi)容的存儲器芯片，即只要供電就在其存儲器中保留數(shù)據(jù)。SRAM由觸發(fā)電路構(gòu)成，所述觸發(fā)電路基于兩個選擇晶體管中的哪一個激活而使電流流過一側(cè)或另一側(cè)。與動態(tài)RAM(DRAM)不同，SRAM不需要周期性地對單元進行刷新的刷新電路。SRAM還提供比DRAM更快的數(shù)據(jù)存取。然而，SRAM也比DRAM占用更多空間，使用更多電能，并且傾向于更加昂貴。例如，SRAM一般用于計算機高速緩沖存儲器，并且作為視頻卡上的數(shù)字模擬轉(zhuǎn)換器的隨機存儲存儲器的一部分。
圖1示出了常用的6-晶體管(6T)CMOS SRAM單元。包括P溝道晶體管102和N溝道晶體管104的第一反相器100以及包括P溝道晶體管202和N溝道晶體管204的第二反相器200按照公知方式互相連接，以形成鎖存器。第一N溝道選擇晶體管106將鎖存器與第一位線BLB相連，以及第二N溝道選擇晶體管108將鎖存器與第二位線BL相連。N溝道選擇晶體管106、108的柵極與字線WL相連。
上述6-晶體管(6T)CMOS SRAM單元為微處理器和微控制器設(shè)計提供比傳統(tǒng)4-晶體管(4T)SRAM單元更多的優(yōu)點，包括由于其激活的上拉PMOS晶體管，用于理想的數(shù)據(jù)保持的潛力。然而，由于已知通常稱作薄弱缺陷的一些缺陷引起保持失敗，之前還沒有實現(xiàn)所述理想數(shù)據(jù)保持潛力。典型地由諸如阻抗缺陷、過大的工藝偏移、晶體管失配、IR降落等引起的這種類型的缺陷，可以引起工藝、溫度和時間相關(guān)的不可預(yù)測的數(shù)據(jù)保持故障。因為單元并非完全地損壞，這種保持故障傾向于是隨機的，只在特定的操作條件下才觸發(fā)保持故障(其特征在于狀態(tài)翻轉(zhuǎn))，例如在SRAM的正常操作期間的電學(xué)干擾(例如，電源噪聲)、讀/寫單元干擾等。結(jié)果，高溫烘烤的傳統(tǒng)保持力監(jiān)測技術(shù)和諸如N-March之類的測試算法可能不會檢測到這種類型的故障。
為了以下目的，可以將薄弱單元(weak cells)定義為其靜態(tài)噪聲裕度(SNM)接近0的單元。因此，這種單元可以非故意地翻轉(zhuǎn)他們的狀態(tài)。SNM是一種對于任意狀態(tài)中的噪聲的邏輯電路容限的量度標(biāo)準(zhǔn)，即，輸入電壓可以變化多少而不會干擾當(dāng)前的邏輯狀態(tài)。換句話說，SNM表示單元魯棒性(robustness)的量度標(biāo)準(zhǔn)。參考圖2，示出了具有突出的靜態(tài)噪聲裕度的單元的傳送功能。將SNM定義為可以嵌入在兩個單元反相器的傳輸特性之間的最大均方根一側(cè)。特性上的點X和Y表示兩個穩(wěn)定狀態(tài)，并且交叉點Z表示亞穩(wěn)態(tài)點。Z周圍朝向X或Y的較小干擾將引起單元分別翻轉(zhuǎn)到狀態(tài)X或Y。
參考圖3，示出了好SRAM單元(實線)和薄弱SRAM單元(虛線)的傳輸特性。坐標(biāo)軸表示節(jié)點電壓，其與位線電壓成比例。VMgood和VMweak表示好單元和薄弱單元的亞穩(wěn)性點。如果將SRAM單元內(nèi)部節(jié)點帶到VM的電平，那么較小的電壓遞增將單元翻轉(zhuǎn)至該遞增的方向。傳輸特性上的點X1、Y1(X2、Y2)表示穩(wěn)定狀態(tài)Z1(Z2)，分別是好(薄弱)單元的亞穩(wěn)態(tài)。如根據(jù)圖3所明白的，薄弱單元具有比好單元小得多的SNM。
識別SRAM的薄弱單元的問題在于并非全部單元具有相同的傳輸特性，即，在單元之間亞穩(wěn)態(tài)點可以改變。亞穩(wěn)態(tài)點還可以由于技術(shù)和電路設(shè)計而變化。美國專利US 6778450公開了用于一種用于檢測具有傳輸特性范圍的薄弱單元的設(shè)備和方法。為此目的，將受測試的單元與偏壓發(fā)生器相連，可以通過選擇預(yù)定的偏壓來配置所述偏壓發(fā)生器。因為不同的偏壓使得能夠檢測不同的亞穩(wěn)態(tài)點，可以利用這種方法檢測薄弱單元的范圍。然而，該方案的缺點是必須在硅中包括專用的偏壓發(fā)生器，并且只有已經(jīng)預(yù)定義的偏壓電平是可用的，這限制了薄弱單元測試的靈活性。

發(fā)明內(nèi)容
本發(fā)明設(shè)法提供一種提供對現(xiàn)有技術(shù)改進的、用于測試SRAM的方法。
本發(fā)明還設(shè)法提供一種提供對現(xiàn)有技術(shù)改進的、用于測試SRAM的測試配置。
根據(jù)本發(fā)明的第一方面，提出了一種測試靜態(tài)隨機存取存儲器的方法，所述靜態(tài)隨機存取存儲器具有連接在第一位線和第二位線之間的第一單元和第二單元，第一單元響應(yīng)第一字線，并且第二單元響應(yīng)第二字線，所述方法包括將數(shù)據(jù)值存儲在第一單元中；將數(shù)據(jù)值的補數(shù)存儲在第二單元中；將第一位線和第二位線的至少一個充電到預(yù)定電壓；啟用第二字線預(yù)定時間段；啟用第一字線；以及評估在第一單元中存儲的數(shù)據(jù)值。
本發(fā)明是基于以下實現(xiàn)如果禁用第二單元的字線，對與第二單元的邏輯“0”導(dǎo)電連接的位線進行部分地放電。通過位線損失的電荷量是時間相關(guān)的，即，是啟用第二單元的字線的時間段的函數(shù)，并且因此，可以固定地選擇通過啟用第二單元的字線引起的位線上的電壓降。第一單元暴露于該已減小位線電壓等效于第一單元的較差重寫，并且因此可以將其用于確定第一單元的傳輸特性。
在一個實施例中，啟用第二字線預(yù)定時間段包括向第二字線提供具有與預(yù)定時間段相對應(yīng)的組合脈沖寬度的N個電壓脈沖，其中N是整數(shù)，并且至少是2。這具有以下優(yōu)點可以將諸如時鐘脈沖或類似信號之類的現(xiàn)有信號施加到第二單元的字線上。優(yōu)選地，可以選擇N和/或脈沖寬度，允許對受測試存儲器的靈活測試，因為可以在硅中實現(xiàn)所述存儲器之后，更改位線上的電壓減少。
在另外的實施例中，所述方法還包括將另外的數(shù)據(jù)值存儲在第一單元中；將另外的數(shù)據(jù)值的補數(shù)存儲在第二存儲器中；將第一位線和第二位線的至少一個充電至另外的預(yù)定電壓；啟用第二字線另外的預(yù)定時間段；啟用第一字線；以及評估在第一單元中存儲的另外的數(shù)據(jù)值。預(yù)定時間段的變化允許檢測具有變化的SNM的存儲單元的范圍。
在另外的實施例中，本發(fā)明的方法還包括將第二另外的數(shù)據(jù)值存儲第一單元中；將所述數(shù)據(jù)值的補數(shù)存儲在第二單元中；將第一位線和第二位線的至少一個充電至預(yù)定電壓；啟用第一字線預(yù)定時間段；啟用第二字線；以及評估在第二單元中存儲的數(shù)據(jù)值。
這具有以下優(yōu)點還可以測試用作基準(zhǔn)的單元的SNM。
根據(jù)本發(fā)明的另一個方面，提出了一種測試配置，用于測試具有連接在第一位線和第二位線之間的第一單元和第二單元的靜態(tài)隨機存取存儲器，所述第一單元響應(yīng)第一字線，并且所述第二單元響應(yīng)第二字線，所述測試配置包括用于將數(shù)據(jù)值存儲在第一單元中的裝置；用于將所述數(shù)據(jù)值的補數(shù)存儲在第二單元中的裝置；用于將第一位線和第二位線的至少一個充電到預(yù)定電壓的裝置；用于啟用第二字線預(yù)定時間段的裝置；用于啟用第一字線的裝置；以及用于評估在第一單元中存儲的數(shù)據(jù)值的裝置。
可以嵌入到SRAM中作為內(nèi)置自測試(BIST)配置的這種配置具體實現(xiàn)了本發(fā)明的方法，并且受益于與針對該方法所公開的相同優(yōu)點。


將僅作為示例并且參考附圖更加詳細地描述本發(fā)明，其中圖1是示出了傳統(tǒng)6-晶體管SRAM單元的結(jié)構(gòu)的電路圖；圖2示出了具有突出的靜態(tài)噪聲裕度的存儲單元的傳輸函數(shù)；圖3分別示出了好SRAM單元和薄弱SRAM單元的傳輸函數(shù)；圖4示出了本發(fā)明方法的流程圖；圖5示出了本發(fā)明方法在SRAM的位線之一上的效果；以及圖6示出了本發(fā)明的測試配置的實施例。
具體實施例方式
應(yīng)該理解的是附圖僅是示意性的，并且沒有按比例繪制。還應(yīng)該理解的是，貫穿全圖，將相同的參考符號用于表示相同或相似的部分。
借助圖1和圖3，在圖4中解釋本發(fā)明的方法。在第一步驟410中，將數(shù)據(jù)背景寫入到SRAM單元中，即，采用例如邏輯“1”的第一數(shù)據(jù)值對作為受測試的單元的SRAM的第一單元進行編程，以及采用第一數(shù)據(jù)值的補數(shù)(complement)即邏輯“0”對作為基準(zhǔn)單元的SRAM的第二單元進行編程。第一單元和第二單元共享一對位線，例如圖1中的位線BL和BLB。
在下一個步驟420中，將位線預(yù)充電到預(yù)定電壓，例如電源電壓Vdd或另一個合適的電壓。隨后，在步驟430中，啟用基準(zhǔn)單元的字線預(yù)定時間段，這可以通過以下方式實現(xiàn)恒定地啟用字線該時間段；或者通過使所述字線經(jīng)受N個脈沖，其中N是至少為2的整數(shù)，利用組合脈沖寬度的總和來形成所述時間段。后者是有利的因為N和脈沖寬度兩者均是可容易地編程的，有利于其中可以識別寬范圍的單元薄弱水平的靈活SRAM測試。
臨時地啟用字線的效果可以參考圖1進行解釋。假設(shè)圖1所示的SRAM單元是基準(zhǔn)單元。如果已經(jīng)將邏輯“0”存儲在該單元中，節(jié)點1將處于與“0”相對應(yīng)的電壓，而節(jié)點2將處于與其翻轉(zhuǎn)(或補數(shù))相對應(yīng)的電壓。在啟用字線時，與節(jié)點導(dǎo)電相連的位線承載與邏輯“0”相對應(yīng)的電壓，在這種情況下，與節(jié)點1相連的位線BLB將部分地進行放電，直到已經(jīng)達到預(yù)定的已減小位線電壓為止。
在下一個步驟440中，啟用受測試的單元(CUT)的字線。因為受測試的單元已經(jīng)用在基準(zhǔn)單元中存儲的數(shù)據(jù)值的補數(shù)進行了編程，受測試的單元的節(jié)點1將處于與邏輯“1”相對應(yīng)的電壓。通過啟用CUT的字線，將該節(jié)點暴露到由位線BLB承載的已減小的預(yù)充電電壓。這與將CUT暴露到較弱的重寫是等效的。如圖3及其描述中所解釋的，如果亞穩(wěn)態(tài)電壓點Z比位線上已減小的電壓高，在CUT中存儲的數(shù)據(jù)值將翻轉(zhuǎn)到其補數(shù)值。這是在下一個步驟450中進行評估的，其中讀出在CUT中存儲的數(shù)據(jù)。隨后，在步驟460中檢查是否已經(jīng)測試了SRAM的全部單元。重復(fù)步驟410至460，直到確認步驟460中的檢查為止。
可以通過在步驟430中更改啟用基準(zhǔn)單元的字線的持續(xù)時間，對已經(jīng)測試的CUT重復(fù)步驟410和450，例如通過更改饋送到基準(zhǔn)單元的字線的脈沖的個數(shù)，通過更改饋送到基準(zhǔn)單元的脈沖的脈沖寬度，或通過更改連續(xù)的啟用字線的持續(xù)時間，可選地結(jié)合將位線預(yù)充電到的電壓的更改，以改變暴露到承載邏輯“0”的基準(zhǔn)單元的節(jié)點的位線上的電壓減少量。通過隨后將CUT暴露到給已更改的已減小電壓，對照已更改SNM閾值測試CUT。明顯的是，可以重復(fù)該過程許多次，以精確地識別亞穩(wěn)態(tài)點，并且因此識別CUT的SNM。
還可以對于成為CUT的基準(zhǔn)單元重復(fù)步驟410和450，并且與前一個基準(zhǔn)單元共享位線的另一個單元成為基準(zhǔn)單元，例如，所形成的CUT。類似地，可以對于通過已減小位線電壓設(shè)定的不同SNM閾值測試前一個基準(zhǔn)單元許多次，以精確地確定亞穩(wěn)態(tài)點。因此，針對SRAM中的每一個單元，可以精確地確定SNM。因此，本發(fā)明的測試方法非常靈活，并且允許檢測缺陷的較寬范圍，所述缺陷包括依賴于制造工藝變化的缺陷，例如由SRAM單元的負載晶體管106和108中的開路或阻抗性破壞引起的數(shù)據(jù)保持故障，或諸如兩個負載晶體管106和108的連接中的破壞之類的對稱缺陷。
啟用基準(zhǔn)單元的字線對位線上的電壓的效果如圖5所示。曲線520表示在用脈沖510啟用基準(zhǔn)單元的字線之后，暴露到基準(zhǔn)單元的承載邏輯“0”的節(jié)點的位線上的電壓。如可以根據(jù)圖5看出的，利用與所施加脈沖510的寬度成比例的減小量，提交到基準(zhǔn)單元的字線的每一個脈沖減小了位線上的電壓?？梢愿淖兠}沖510的寬度和所施加脈沖510的個數(shù)，以調(diào)節(jié)位線上的電壓減小量，如在前所解釋的那樣。例如，針對圖5所示的函數(shù)，施加10個脈沖510將位線上的電壓減小到600mV附近，如圓圈522所示，而施加15個脈沖510將位線上的電壓減小到300mV附近，如圓圈524所示。應(yīng)該理解的是，通過改變脈沖的個數(shù)和/或脈沖寬度(或通過改變單個脈沖的寬度)，可以對CTU進行改變強度的范圍內(nèi)的重寫，以精確地確定其亞穩(wěn)態(tài)點。應(yīng)當(dāng)強調(diào)，這是對現(xiàn)有技術(shù)的明顯改進，其中在SRAM測試期間所施加重寫電壓的這種高度靈活性還不曾實現(xiàn)。
圖6示出了根據(jù)本發(fā)明的測試配置的實施例。由單元1，2和n示意性地且部分地描述SRAM 600，其中單元n是SRAM 600的列中的第n個單元。例如，單元1-n的每一個可以是如圖1中所示并且如其描述中所述的6TSRAM單元的單元。單元1-n如圖1所示連接在位線BLB和BL之間。位線BLB和BL與位線控制邏輯610相連，將位線控制邏輯610配置成對位線BLB和BL進行預(yù)充電，并且用于在單元1-n的一個的讀出期間，檢測位線BLB和BL上的電壓。例如，預(yù)充電電路可以如PCT申請WO2004/081948中所公開的那樣實現(xiàn)。盡管在圖6中描述為單個的功能塊610，預(yù)充電電路和讀出電路可以通過分離的電路塊來實現(xiàn)。
測試配置還包括字線控制邏輯620，典型地，所示字線控制邏輯620包括與單元1-n的字線WL1-WLn相連的地址解碼器，用于選擇性地激活SRAM 600的字線。字線驅(qū)動器電路620和驅(qū)動器邏輯610是本領(lǐng)域公知的邏輯塊，并且將不會進一步地描述。該測試配置還包括測試控制塊630，響應(yīng)測試啟用線632，并且與位線控制邏輯610和字線控制邏輯620相連?？梢詫y試控制塊630集成到SRAM 600上，或者測試控制塊630可以是分立的測試設(shè)備。在激活SRAM測試時，測試控制塊630分別向字線控制邏輯620提供待選擇為CUT的單元和基準(zhǔn)單元的地址，并且指示位線控制邏輯610將合適的數(shù)據(jù)值存儲在選定的單元中。
隨后，將測試控制塊630配置成指示位線控制電路610將位線BLB和BL預(yù)充電到預(yù)定電壓，例如Vdd，其后測試控制塊630觸發(fā)字線控制邏輯620，以啟用基準(zhǔn)單元的字線預(yù)定時間段，例如通過向基準(zhǔn)單元的字線提供N個啟用脈沖。測試控制塊630可以包括允許寫入的存儲器(未示出)，用于存儲N的值，用于存儲字線啟用脈沖的脈沖寬度的值，或用于存儲連續(xù)的字線啟用信號的持續(xù)時間，或其組合。測試控制塊630的存儲器可以是外部可存取的，以便例如在測試期間允許更新這些測試參數(shù)。
隨后，測試控制塊630向字線控制邏輯620提供CUT的地址，并且在啟用CUT的字線時，測試控制塊630指示位線控制邏輯610讀取在CUT中存儲的數(shù)據(jù)值。將該數(shù)據(jù)值轉(zhuǎn)發(fā)到測試控制塊630，所示測試控制塊630將得到的數(shù)據(jù)值與在CUT中最初存儲的數(shù)據(jù)值進行比較。測試控制塊630可以將CUT通過/失敗指示器、所確定的CUT的SNM或這些結(jié)果的組合存儲在存儲器中，或者可以經(jīng)由輸出通道(未示出，例如，測試總線)立即輸出該信息。
應(yīng)該注意的是，上述實施例所示不是限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員在不脫離所附權(quán)利要求所限的本發(fā)明范圍的情況下，將能夠設(shè)計許多替代實施例。在權(quán)利要求中，不應(yīng)該將括號中放置的任意參考符號解釋為限制權(quán)利要求。術(shù)語“包括”不排除在權(quán)利要求中所列元件或步驟以外的元件或步驟的存在。單數(shù)的元件不排除多個該元件，反之亦然。本發(fā)明可以借助于包括數(shù)個不同元件的硬件來實現(xiàn)。在列舉了幾種手段的設(shè)備權(quán)利要求中，可以將這些手段的幾個由一個或相同項目的硬件來具體實現(xiàn)。唯一的事實在于在多個彼此不同的從屬權(quán)利要求描述的某些措施不表示不能有利地使用這些措施的組合。
權(quán)利要求
1.一種用于測試靜態(tài)隨機存取存儲器(600)的方法，所述靜態(tài)隨機存取存儲器具有連接在第一位線(BLB)和第二位線(BL)之間的第一單元和第二單元，第一單元響應(yīng)第一字線(WL1)，并且第二單元響應(yīng)第二字線(WL2)，所述方法包括將數(shù)據(jù)值存儲在第一單元中；將數(shù)據(jù)值的補數(shù)存儲在第二單元中；將第一位線(BLB)和第二位線(BL)中的至少一個充電到預(yù)定電壓；啟用第二字線(WL2)達到預(yù)定時間段；啟用第一字線(WL1)；以及評估在第一單元中存儲的數(shù)據(jù)值。
2.根據(jù)權(quán)利要求1所述的方法，其中，啟用第二字線(WL2)達到預(yù)定時間段包括向第二字線(WL2)提供具有與預(yù)定時間段相對應(yīng)的組合脈沖寬度的N個電壓脈沖(510)，其中N是整數(shù)，并且至少是2。
3.根據(jù)權(quán)利要求2所述的方法，還包括選擇N的值。
4.根據(jù)權(quán)利要求2或3所述的方法，包括限定脈沖寬度。
5.根據(jù)權(quán)利要求1或2所述的方法，還包括將另外的數(shù)據(jù)值存儲在第一單元中；將另外的數(shù)據(jù)值的補數(shù)存儲在第二存儲器中；將第一位線(BLB)和第二位線(BL)中的至少一個充電到另外的預(yù)定電壓；啟用第二字線(WL2)達到另外的預(yù)定時間段；啟用第一字線(WL1)；以及評估在第一單元中存儲的另外的數(shù)據(jù)值。
6.根據(jù)權(quán)利要求1或2所述的方法，還包括將第二另外的數(shù)據(jù)值存儲第一單元中；將所述數(shù)據(jù)值的補數(shù)存儲在第二單元中；將第一位線(BLB)和第二位線(BL)中的至少一個充電到預(yù)定電壓；啟用第一字線(WL1)達到預(yù)定時間段；啟用第二字線(WL2)；以及評估在第二單元中存儲的數(shù)據(jù)值。
7.一種測試配置，用于測試具有連接在第一位線(BLB)和第二位線(BL)之間的第一單元和第二單元的靜態(tài)隨機存取存儲器(600)，所述第一單元響應(yīng)第一字線(WL1)，并且所述第二單元響應(yīng)第二字線(WL2)，所述測試配置包括用于將數(shù)據(jù)值存儲在第一單元中的裝置(610、620、630)；用于將所述數(shù)據(jù)值的補數(shù)存儲在第二單元中的裝置(610、620、630)；用于將第一位線和第二位線中的至少一個充電到預(yù)定電壓的裝置(610)；用于啟用第二字線達到預(yù)定時間段的裝置(620)；用于啟用第一字線的裝置(620)；以及用于評估在第一單元中存儲的數(shù)據(jù)值的裝置(610、630)。
8.根據(jù)權(quán)利要求7所述的測試配置，其中，用于啟用第二單元的字線達到預(yù)定時間段的裝置(620)包括用于向第二字線提供具有與預(yù)定時間段相對應(yīng)的組合脈沖寬度的N個電壓脈沖，其中N是整數(shù)并且至少是2。
9.根據(jù)權(quán)利要求8所述的測試配置，其中，N是可配置的。
10.根據(jù)權(quán)利要求8或9所述的測試配置，其中，脈沖寬度是可配置的。
11.根據(jù)權(quán)利要求7所述的測試配置，其中，測試配置被集成到靜態(tài)隨機存取存儲器(600)中。
全文摘要
公開了一種方法和測試配置，用于測試具有連接在一對位線之間的第一單元和第二單元的SRAM。在第一步驟中(410)，將數(shù)據(jù)值存儲在作為受測試的單元(CUT)的第一單元中，并且將其補數(shù)存儲在作為基準(zhǔn)單元的第二單元中。接下來，將位線預(yù)充電到預(yù)定電壓(步驟420)。隨后，例如通過向基準(zhǔn)單元的字線提供多個電壓脈沖，啟用所述字線達到預(yù)定時間段。這引起了與基準(zhǔn)單元的邏輯“0”節(jié)點相連的位線的電壓降落。在隨后的步驟(440)中，啟用CUT的字線，將CUT暴露于電壓減小的位線。這與較差地重寫CUT是等效的。最后，評價CUT中的數(shù)據(jù)值。如果所述數(shù)據(jù)值已經(jīng)翻轉(zhuǎn)，則CUT是薄弱單元。可以通過改變上述位線上的已減小電壓來檢測不同薄弱水平的單元。
文檔編號G11C29/50GK101065809SQ200580040538
公開日2007年10月31日 申請日期2005年11月8日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者何塞德赫蘇斯·皮內(nèi)達德久韋茨, 穆罕默德·阿茲梅恩, 安德烈·S·巴甫洛維奇 申請人:皇家飛利浦電子股份有限公司