專(zhuān)利名稱(chēng)：用于閾值寬度控制的多級(jí)ono快閃編程演算法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于存儲(chǔ)裝置及類(lèi)似裝置，特別是關(guān)于一種對(duì)閃存裝置 中具多級(jí)數(shù)據(jù)狀態(tài)(multi-level data states)之存儲(chǔ)單元之扇區(qū)(sectors of cells))進(jìn)行編程(programming)的方法。
背景技術(shù)：
現(xiàn)有的眾多不同種類(lèi)及型態(tài)之存儲(chǔ)能夠儲(chǔ)存計(jì)算機(jī)及相似種類(lèi)之 系統(tǒng)之?dāng)?shù)據(jù)。例如，隨機(jī)存取存儲(chǔ)(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)、 靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)、只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器 (PROM)、電性可編程只讀存儲(chǔ)器(EPROM)、電性可抹除可編程只讀存 儲(chǔ)器(EEPROM)以及閃存(flashmemory)，目前皆可用于數(shù)據(jù)儲(chǔ)存。
各種存儲(chǔ)皆有其獨(dú)特之優(yōu)點(diǎn)與缺點(diǎn)。例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ) (DRAM)與靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)均允許逐次抹除一個(gè)位的數(shù)據(jù)， 惟其會(huì)隨電源之關(guān)閉而喪失其儲(chǔ)存之?dāng)?shù)據(jù)。電性可抹除可編程只讀存 儲(chǔ)器(EEPROM)雖然不需要額外之外接裝置即可容易地抹除數(shù)據(jù)，卻有 數(shù)據(jù)儲(chǔ)存密度較低、速度慢及高成本等缺點(diǎn)。反觀，EPROM雖然較便 宜、密度較高，但是不易抹除。
因?yàn)殚W存兼?zhèn)銭PROM與EEPROM兩者之優(yōu)點(diǎn)，即前者之高密度 及低成本，與后者之電性可抹除功能，所以閃存已成為一種備受歡迎 之存儲(chǔ)。閃存可被重寫(xiě)，且無(wú)需電源即能保留其數(shù)據(jù)，因而屬于非揮 發(fā)性存儲(chǔ)。閃存被應(yīng)用于許多可攜式電子產(chǎn)品，例如手機(jī)、可攜式 計(jì)算機(jī)及語(yǔ)音錄音機(jī)等，亦見(jiàn)諸許多大型電子系統(tǒng)，例如汽車(chē)、飛 機(jī)及工業(yè)控制系統(tǒng)等等。
閃存一般是由許多存儲(chǔ)單元(memory cdls)所構(gòu)成的，并以單一位 為數(shù)據(jù)儲(chǔ)存與讀取之單位。存儲(chǔ)單元一般是以熱電子注入法(hot electron injection)進(jìn)行編程，并藉由 Fowler-Nordheim 穿隧 (Fowler-Nordheim tunneling)或其它機(jī)制而抹除。半導(dǎo)體業(yè)的研發(fā)項(xiàng)目
一向是包羅萬(wàn)象，其中之一是半導(dǎo)體業(yè)一直渴望并致力讓半導(dǎo)體芯片
具有更高的裝置縮緊密度(device packing densities)及擁有更多的存儲(chǔ) 單元。同樣地，提升裝置速度與效能，以讓體積更小的存儲(chǔ)裝置儲(chǔ)存 更多的數(shù)據(jù)，亦是半導(dǎo)體業(yè)的另一項(xiàng)研發(fā)主題。
閃存單元組成可單獨(dú)尋址(individuallyaddressable)之單元或群組， 該單元或群組是藉由地址譯碼電路(address decoding circuitry)而被存 取，以執(zhí)行讀取、編程(program)或抹除操作。 一般而言，個(gè)別存儲(chǔ)單 元通常包括適于儲(chǔ)存位數(shù)據(jù)之半導(dǎo)體結(jié)構(gòu)、適當(dāng)之譯碼及選定群組電 路、及為運(yùn)作中之存儲(chǔ)單元提供電壓之電路。
抹除、編程及讀取等操作通常是藉由對(duì)存儲(chǔ)單元之某些終端施加 適量電壓而完成。在執(zhí)行抹除或?qū)懭氩僮鞯倪^(guò)程中，施加電壓以清除 電荷或?qū)㈦姾蓛?chǔ)存于該儲(chǔ)存單元。在執(zhí)行讀取操作的過(guò)程中，施加適 量電壓以使電流在該存儲(chǔ)單元中流動(dòng)，其中，該電流之電流量反映該 存儲(chǔ)單元所儲(chǔ)存數(shù)據(jù)之值。該存儲(chǔ)裝置包含合適之電路，該電路能感 測(cè)己產(chǎn)生之存儲(chǔ)單元電流，以判斷已儲(chǔ)存于該處之?dāng)?shù)據(jù)。之后，將該 已儲(chǔ)存之?dāng)?shù)據(jù)提供予該存儲(chǔ)裝置之?dāng)?shù)據(jù)總線終端，以供存在于采用該 存儲(chǔ)裝置之系統(tǒng)中之其它裝置存取。
編程電路控制存儲(chǔ)單元之位是藉由對(duì)字線(wordline)發(fā)出訊號(hào)(該 字線是扮演控制閘(control gate)角色)，及藉由改變位線連接(bitline connections)使得該位是藉由源極與漏極連接所儲(chǔ)存。采用像熱電子注 入法之類(lèi)的合適機(jī)制來(lái)編程存儲(chǔ)單元通常會(huì)增大存儲(chǔ)單元的閾值電壓 (threshold voltage)。在操作時(shí)，是利用具有編程(寫(xiě)入)、讀取或抹除功 能之外圍譯碼器及控制電路，并透過(guò)與個(gè)別閃存單元相對(duì)應(yīng)之位線及 字線，對(duì)個(gè)別閃存單元進(jìn)行尋址。抹除操作如同全面操作(blanket operation)般執(zhí)行，其中，陣列(array)或扇區(qū)(sector)內(nèi)的所有存儲(chǔ)單元 可同時(shí)被抹除，且通常在存儲(chǔ)單元內(nèi)產(chǎn)生較低的閾值電壓。
更詳而言之，藉由合適之機(jī)制(例如，熱電子注入法)可對(duì)單一位的 閃存單元進(jìn)行編程。以熱電子注入法進(jìn)行編程，牽涉到對(duì)控制閘施加 較高之電壓、把源極接地，以及將漏極連接至高于源極的預(yù)定電位。 當(dāng)所產(chǎn)生之電場(chǎng)夠強(qiáng)，則電子會(huì)累積足夠能量而從源極注入于ONO閃 存之氮化物層。由于陷獲電子(trappedelectrons)的緣故，存儲(chǔ)單元的閾
值電壓增大。陷獲電子所引起之該存儲(chǔ)單元閾值電壓(以致于信道電導(dǎo)
(channel conductance))之變化，正是能夠針對(duì)存儲(chǔ)單元進(jìn)行編程的原因。
半導(dǎo)體業(yè)的研發(fā)主題并不少，其中之一是半導(dǎo)體業(yè)一直希望能夠 縮小裝置的尺寸，以讓半導(dǎo)體芯片具有更高之裝置縮緊密度。同樣地， 半導(dǎo)體業(yè)之另一研發(fā)項(xiàng)目是提升裝置速度與效能，以讓體積更小的存 儲(chǔ)裝置儲(chǔ)存更多的數(shù)據(jù)。據(jù)此，除了別的功能以外，業(yè)界持續(xù)地努力 以增大能夠擠在半導(dǎo)體晶圓(或晶粒(die))上的存儲(chǔ)單元數(shù)量。
舉例而言，另一類(lèi)閃存是雙面ONO閃存，它能將多個(gè)位儲(chǔ)存至單 一存儲(chǔ)單元。依據(jù)這種技術(shù)， 一個(gè)存儲(chǔ)單元主要分成兩個(gè)相同的(鏡射 的(mirrored))或互補(bǔ)的(complementaiy)區(qū)域，每一個(gè)區(qū)域都規(guī)劃成儲(chǔ)存 有兩個(gè)獨(dú)立位的其中一個(gè)。每一雙面ONO閃存單元就像傳統(tǒng)的存儲(chǔ)單 元一樣，具有柵極、源極以及漏極。然而，不像傳統(tǒng)疊閘(stackedgate) 存儲(chǔ)單元的源極必定連接至電性源極(electric source),且其漏極必定連 接至電性漏極(electrical drain),個(gè)別的雙面ONO閃存單元能具有在操 作期間反向(reversed)之源極與漏極之連接以容許兩個(gè)位的儲(chǔ)存。
在虛擬接地架構(gòu)(virtual ground type architecture)中，雙面ONO閃 存單元設(shè)有半導(dǎo)體基板，該半導(dǎo)體基板具有導(dǎo)電位線。該半導(dǎo)體基板 上形成被稱(chēng)為「電荷陷獲介電質(zhì)層」(charge-trapping dielectric layer)的 多層儲(chǔ)存層。 一般而言，該電荷陷獲介電質(zhì)層可由三層獨(dú)立層所構(gòu)成， 即第一絕緣層、電荷陷獲層及第二絕緣層。位線是大體上垂直字線而 形成于該電荷陷獲介電質(zhì)層上。藉由對(duì)具有控制閘功能的字線發(fā)出訊 號(hào)，并且改變位線連接使得以一種排列方式連接起來(lái)的源極與漏極儲(chǔ) 存一個(gè)位，而以另一排列方式連接起來(lái)的源極與漏極則儲(chǔ)存互補(bǔ)位 (complementarybit),就可以讓編程電路控制每一存儲(chǔ)單元的兩個(gè)位。
然而，就該雙面ONO閃存架構(gòu)而言，其擁擠度也會(huì)使某些不良現(xiàn) 象常常發(fā)生。例如，在信道縮短且位靠攏的情況下，就更不容易把儲(chǔ) 存在電荷陷獲層內(nèi)的兩個(gè)位或電荷分開(kāi)。在這種情況下，位于位上的 電荷會(huì)互相影響或干擾，以致更難處理該位，并且更容易出錯(cuò)。這種 相互依賴(lài)性或位之間的相互影響有時(shí)候被稱(chēng)為互補(bǔ)位干擾 (complementary bit disturb, CBD)。
Vt分布(Vt distributions)必須維持在一較小范圍，以便根據(jù)相關(guān)Vt
電平準(zhǔn)確地讀取并判斷數(shù)據(jù)狀態(tài)。然而，即使采用閃存架構(gòu)，仍然無(wú)
法絕對(duì)保證雙面ONO快閃及多級(jí)閃存單元編程之可靠性及準(zhǔn)確度，其
中，尤其會(huì)影響上述編程可靠性及準(zhǔn)確度之因素，主要是因維持較小
范圍之Vt分布之困難度。此外，即使能夠?qū)⒚恳粚蛹?jí)的分布范圍都縮 小，除非能夠快速、有效、可靠地把存儲(chǔ)單元扇區(qū)編程至可接受的范 圍內(nèi)，否則是無(wú)法獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。
基于上述考量，有必要提出一種改良的方法以供快速、有效地編 程扇區(qū)或陣列內(nèi)的多級(jí)閃存單元，同時(shí)維持CBD控制以縮窄已編程之 位狀態(tài)之Vt分布范圍。

發(fā)明內(nèi)容
以下扼要說(shuō)明本發(fā)明，期能厘清本發(fā)明某些方面之基本概念。本 概論之主要目的，并非要對(duì)本發(fā)明作全面性綜述，亦非要識(shí)別本發(fā)明 之主要或關(guān)鍵特征或界定本發(fā)明之范疇。本概論僅僅以簡(jiǎn)化的方式提 出本發(fā)明一個(gè)或以上之概念，期能拋磚引玉，有利于后續(xù)之詳細(xì)說(shuō)明。
本發(fā)明是藉由交互式編禾呈算》去(interactive program algorithm)而對(duì) 多級(jí)閃存位(multi-level flash memory bits, MLB)的字線進(jìn)行編程，其中， 該多級(jí)閃存位是具有對(duì)應(yīng)三個(gè)或更多個(gè)之閾值電壓值的三個(gè)或更多個(gè) 之?dāng)?shù)據(jù)層級(jí)或數(shù)據(jù)狀態(tài)，該交互式編程算法是在兩個(gè)編程階段內(nèi)編程 存儲(chǔ)單元的該字線，該兩個(gè)編程階段是包括粗編程階段及精編程階段。 該三個(gè)或更多個(gè)之?dāng)?shù)據(jù)層級(jí)或數(shù)據(jù)狀態(tài)包含空白層級(jí)或抹除狀態(tài)，以 及兩個(gè)或更多個(gè)之已編程層級(jí)(programmed levd)。此外，本發(fā)明的方 法也適用于具有一個(gè)或多個(gè)之實(shí)體位(physicalbit)的存儲(chǔ)單元。
于一實(shí)施例中，沿著字線選擇待編程至相同編程模式(progmm pattern)或多種模式之存儲(chǔ)單元位對(duì)(bit-pairs)(例如，每一存儲(chǔ)單元都具 有兩個(gè)實(shí)體位或互補(bǔ)位的雙面ONO閃存單元)。首先為每一字線選擇 多組樣本位來(lái)代表每一可能編程層級(jí)(譬如，L2(兩個(gè)樣本)、L3(三個(gè)樣 本)、L4(四個(gè)樣本)…Ln(n個(gè)樣本))。接著，編程每一組樣本位，以確 定相對(duì)應(yīng)之最低漏極電壓，其中，是以該相對(duì)應(yīng)之最低漏極電壓首次 編程每一組的位。每一編程層級(jí)(如L2的Fvdl、 L3的Fvd2、 L4的 Fvd3…Ln+l的Fvdn)之上述快位(fast-bit)漏極電壓(Fvd)基本上提供所
需之Vt的字線特定編程特性化給該字線(WL)上之核心(core)之其余位。 之后，在粗編程階段(rough programming phase),使用從相對(duì)于該 快位漏極電壓Vd(Fvd)(例如，有小于、等于或大于Fvd的固定偏移(fixed offset))的點(diǎn)開(kāi)始之漏極電壓，對(duì)沿著字線之核心存儲(chǔ)單元進(jìn)行編程。 根據(jù)施加存儲(chǔ)單元之連續(xù)編程脈沖的預(yù)定Vd、 Vg分布曲線(profile)(例 如，每一脈寬約150ns至2ps的編程脈沖之步進(jìn)幅度是約50mV至 200mV)，持續(xù)執(zhí)行編程操作，直到編程操作完成。以這種方式輪流編 程互補(bǔ)位對(duì)之位，直到各位的Vt分別達(dá)到其粗Vt閾值值(Vt-threshold level),其中該粗Vt閾值值是有小于最終目標(biāo)閾值電壓(如小于目標(biāo)Vt， 約150至450mV;)的偏移。
在精編程階段(fme programming phase),利用連續(xù)編程脈沖之另一 預(yù)定Vd、 Vg分布曲線，對(duì)字線之MLB存儲(chǔ)單元執(zhí)行進(jìn)一步的編程操 作，直到達(dá)到最終目標(biāo)閾值電壓。于本發(fā)明之另一實(shí)施態(tài)樣中，可進(jìn) 一步設(shè)定編程脈沖之Vd、 Vg分布曲線，以因應(yīng)存在于位對(duì)內(nèi)之各種 編程模式組合可能。例如，具有四個(gè)層級(jí)的雙面ONO閃存單元是會(huì)有 16種可能狀態(tài)(states)、位對(duì)組合或編程模式(例如，11、 12、 21、 13、 31、 14、 41、 22、 23、 32、 24、 42、 33、 34、 43以及44)。如此一來(lái)， 每一字線之存儲(chǔ)單元皆被特性化(chamcterization)及粗編程，然后被精 編程至一數(shù)據(jù)狀態(tài)，以達(dá)成較精確之Vt分布，并補(bǔ)償互補(bǔ)位干擾之影 響。
本發(fā)明的多級(jí)位MLB閃存單元可包括單一實(shí)體位，該單一實(shí)體位 可被編程至對(duì)應(yīng)于三種或更多種之?dāng)?shù)據(jù)狀態(tài)之三種或更多種層級(jí)?；?者，MLB存儲(chǔ)單元可包括雙面ONO快閃或鏡射位(mirror-bit)存儲(chǔ)單元， 其中，該雙面ONO快閃或鏡射位存儲(chǔ)單元具有兩個(gè)不同的位，該兩個(gè) 位可分別被編程至多種層級(jí)，例如四種層級(jí)，而得到16種可能狀態(tài)。 可適當(dāng)?shù)夭捎帽痉椒ㄓ诟鞣N閃存結(jié)構(gòu)中，包含單面或雙面ONO快閃 EEPROM及其它可被電性編程之單一或多位存儲(chǔ)架構(gòu)，且任何上述存 儲(chǔ)單元或類(lèi)似存儲(chǔ)單元均屬本發(fā)明之范疇。
于本發(fā)明之另一實(shí)施態(tài)樣中，藉由對(duì)應(yīng)于存儲(chǔ)單元位對(duì)的編程模 式之查詢(xún)表判斷柵極電壓及漏極電壓的編程分布曲線(programming profile)。于本發(fā)明之又一實(shí)施態(tài)樣中，對(duì)漏極電壓與柵極電壓兩者擇
一保持固定，而該其它的電壓遵循該編程分布曲線。
本發(fā)明提供一種方法，藉以花最短的編程時(shí)間，對(duì)MLB之陣列的 字線進(jìn)行編程，以產(chǎn)生控制良好的范圍狹窄(narrow)的Vt分布，且同 時(shí)維持CBD控制。
為達(dá)成上揭及其它目的，后述之說(shuō)明及所附之圖式詳細(xì)說(shuō)明本發(fā) 明之例示特征及實(shí)施方式。該說(shuō)明及所附之圖式僅指出本發(fā)明之一種 或多種實(shí)施態(tài)樣方式之其中數(shù)項(xiàng)。藉由后述之詳細(xì)說(shuō)明及所附之圖式， 熟習(xí)此技藝之人士可輕易地了解本發(fā)明之其它特征、優(yōu)點(diǎn)、及新穎性。


圖1為雙面ONO閃存單元的字線部分之示意圖2為雙面ONO閃存單元之?dāng)嗝鎴D，其中，該雙面ONO閃存單 元之各位可被儲(chǔ)存于多種層級(jí)；
圖3是根據(jù)本發(fā)明之一實(shí)施態(tài)樣之具有四個(gè)層級(jí)的多級(jí)存儲(chǔ)單元 之Vt分布圖，其可應(yīng)用于圖2中之雙面ONO閃存單元；
圖4圖是根據(jù)本發(fā)明之一實(shí)施態(tài)樣之對(duì)MLB存儲(chǔ)單元的字線進(jìn)行 編程的例示方法之流程圖，其中，該方法包含可對(duì)存儲(chǔ)單元進(jìn)行交互 式編程之兩段式算法及樣本位特性化；
圖4B至圖4D是流程圖，藉以進(jìn)一步說(shuō)明根據(jù)圖4A的編程方法 對(duì)MLB存儲(chǔ)單元的字線進(jìn)行編程之例示方法之各步驟之細(xì)節(jié)；
圖5是顯示依據(jù)本發(fā)明的方法之雙面ONO閃存單元之可能編程模 式組合之圖表，其中，該雙面ONO閃存單元內(nèi)的每一位皆可被儲(chǔ)存于 四種不同的數(shù)據(jù)層級(jí)，而各編程位皆被編程至非空白層級(jí)(anon-blank level);以及
圖6至圖11為例示漏極與柵極電壓分布曲線圖，其中，藉由如圖 4A至圖4D所描述之本發(fā)明之兩段式編程算法，對(duì)如圖1至圖3所描 述的多級(jí)存儲(chǔ)單元的字線產(chǎn)生動(dòng)態(tài)漏極電壓，并進(jìn)行粗編程及精編程。
具體實(shí)施例方式
以下是藉由特定的具體實(shí)例說(shuō)明本發(fā)明之實(shí)施方式，熟悉此技藝 之人士可由本說(shuō)明書(shū)所揭示之內(nèi)容輕易地了解本發(fā)明之其它優(yōu)點(diǎn)與功
效。本發(fā)明亦可藉由其它不同的具體實(shí)例加以施行或應(yīng)用，本說(shuō)明書(shū) 中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不悖離本發(fā)明之精神下進(jìn) 行各種修飾與變更。
存儲(chǔ)裝置密度之改善會(huì)轉(zhuǎn)化成存儲(chǔ)容量之增大。就存儲(chǔ)裝置之制 造成本及市場(chǎng)性而言，其主要考量因素為密度，亦為容量。密度及容 量皆直接取決于用來(lái)把信息之位儲(chǔ)存在半導(dǎo)體芯片上之實(shí)體資源之多
寡。例如，藉由縮小特征尺寸(feature size)使既定尺寸之芯片能夠容納 更多存儲(chǔ)單元，從而達(dá)到較高的密度。另一種增大密度及減少制造成 本之技術(shù)是多級(jí)存儲(chǔ)單元技術(shù)。
多級(jí)存儲(chǔ)單元藉由增大可能的與存儲(chǔ)單元關(guān)聯(lián)的邏輯狀態(tài)或數(shù)據(jù) 狀態(tài)之?dāng)?shù)量而增大存儲(chǔ)單元密度，因而允許單一存儲(chǔ)單元儲(chǔ)存相當(dāng)于 多于一個(gè)數(shù)據(jù)位數(shù)據(jù)。已實(shí)現(xiàn)之一種方式是采用多種(就存儲(chǔ)單元層級(jí) 或狀態(tài)而言，是指三種或更多種)閾值電壓(Vt)電平，其中，該多種閾 值電壓(Vt)電平是相對(duì)應(yīng)于每一存儲(chǔ)單元之多種數(shù)據(jù)狀態(tài)。這一點(diǎn)，正 是本發(fā)明與采用兩種狀態(tài)與電平之習(xí)知閃存單元技術(shù)不同之處。因此， 在一個(gè)例子中，單一之雙面ONO閃存單元可具有兩個(gè)實(shí)體位的數(shù)據(jù)， 其每一實(shí)體位皆可儲(chǔ)存四種或更多種與四種邏輯狀態(tài)相對(duì)應(yīng)之Vt電 平。然而，任何試圖針對(duì)具有多級(jí)之存儲(chǔ)單元維持控制良好、范圍狹 小的Vt電平的努力，都牽涉層出不窮的新難題，其中尤以數(shù)據(jù)位數(shù)量 較多之情況為甚。
基于上述趨勢(shì)，對(duì)多級(jí)存儲(chǔ)單元進(jìn)行準(zhǔn)確的抹除、編程、及判斷 其層級(jí)，乃越發(fā)困難，尤其對(duì)于所期望之較高之位容量之單一存儲(chǔ)單 元。據(jù)此，為了節(jié)省編程操作時(shí)間及耗電量，實(shí)有必要快速、有效地 編程多級(jí)存儲(chǔ)單元。此外，需要將所述存儲(chǔ)單元編程至受到良好控制 之范圍狹窄的編程Vt分布(緊密地配置位)。隨著裝置外型(features)小 型化及存儲(chǔ)單元密度不斷提高，上述裝置要求及問(wèn)題是非?？赡軙?huì)增 大。
如上所述，由于包含雙面ONO快閃型存儲(chǔ)單元構(gòu)造在內(nèi)之上述高 密度架構(gòu)，位上之電荷會(huì)互相不良地影響(contaminate)或干擾，即所謂 互補(bǔ)位干擾(complementary bit disturb, CBD)。由于相互依賴(lài)性或位之間 的相互影響，越來(lái)越不容易處理該位，并且更容易出錯(cuò)。因此，在這
種環(huán)境下，若想有效地編程上述雙面ONO閃存及多級(jí)存儲(chǔ)單元，就必
須設(shè)法把上述CBD效應(yīng)減至最小。
據(jù)此，本發(fā)明之一目的為提供一種方法，藉以對(duì)合適的MLB閃存 單元的字線進(jìn)行編程，以符合上述各項(xiàng)要求，同時(shí)提供改良的Vt編程 分布(program distribution)、速度層級(jí)、耐久性、可靠性、且將CBD 效應(yīng)減至最小。
根據(jù)本發(fā)明，可使用多級(jí)編程算法于對(duì)多級(jí)閃存單元MLB之陣列 之字符編程至理想的位對(duì)模式，其中，每字符有，例如，8、 16或32 個(gè)位。例如，本發(fā)明的編程算法可應(yīng)用于兩種或更多種的編程階段。 在第一個(gè)編程階段或粗編程階段，該編程算法把互補(bǔ)位的字線之位粗 編程至小于目標(biāo)Vt的預(yù)定偏移(粗編程Vt)。為了維持對(duì)互補(bǔ)位的CBD 控制，字線的所有位在柵極及漏極電壓(VgandVd)的預(yù)定分布曲線接 收編程脈沖，而該柵極及漏極電壓是連續(xù)地、輪流地施加于字符的位 線部分。 一旦字線的各個(gè)位都被編程至該粗編程Vt，己被編程之位就 被讀取驗(yàn)證(read verified)至該粗編程Vt并從字線上被取消選擇 (deselected)以避免過(guò)度編程(over-programming)，同時(shí)，編程操作會(huì)繼 續(xù)進(jìn)行，以將其它未編程之位編程至理想Vt。
在最后一個(gè)編程階段或精編程階段，該編程算法較佳地使用柵極 及漏極電壓之較小編程脈沖循環(huán)(itemtion)，以更加精細(xì)地把各個(gè)位編 程至各別所期望的編程層級(jí)的最后或目標(biāo)Vt。 一旦各個(gè)位被編程至與 最后位的數(shù)據(jù)狀態(tài)相對(duì)應(yīng)之該最后目標(biāo)Vt(例如，更大的Vt)時(shí)，該已 被編程之位就會(huì)從字線再一次被取消選擇以避免過(guò)度編程。較佳地， 該算法選擇柵極及漏極電壓編程分布曲線，其能夠最有效地減少一開(kāi) 始就被選擇給字線的位對(duì)編程模式的CBD效應(yīng)。該算法比一些習(xí)知單 —階段(single phase)方法更有效地控制Vt分布。該方法可適當(dāng)?shù)貓?zhí)行 于各式各樣之閃存架構(gòu)，包含單面或雙面ONO快閃EEPROM及其它 可被電性編程之上述單一或多位存儲(chǔ)架構(gòu)，且任何上述存儲(chǔ)單元或類(lèi) 似存儲(chǔ)單元均屬本發(fā)明之范疇。
首先參考圖1，其為雙面ONO快閃核心存儲(chǔ)單元100的字線一部 分之示意圖，該雙面ONO快閃核心存儲(chǔ)單元100可例如包括于多級(jí)閃 存單元之陣列之至少一部分。該電路以示意之方式顯示例如虛擬接地
型實(shí)施中之存儲(chǔ)單元101至104之群組。該存儲(chǔ)單元101至104分別 連接至字線106，該字線106則具有控制閘功能，且該存儲(chǔ)單元101 至104成對(duì)地共享位線。例如，如該實(shí)施例所示，該存儲(chǔ)單元101具 有關(guān)聯(lián)位線108與109;該存儲(chǔ)單元102具有關(guān)聯(lián)位線109與110;該 存儲(chǔ)單元103具有關(guān)聯(lián)位線110與111;及該存儲(chǔ)單元104具有關(guān)聯(lián)位 線111與112。如此一來(lái)，該存儲(chǔ)單元101與102共享該位線109、該 存儲(chǔ)單元102與103共享該位線110、及該存儲(chǔ)單元103與104共享該 位線111。
依字線電壓及位線連接而定，該存儲(chǔ)單元101至104能夠在位置 115至122寫(xiě)入、讀取及抹除位。例如，讀取位置115的位(例如，存 儲(chǔ)單元101的"A"位)，除了取決于施加在字線106上之電壓，亦藉由 將漏極連接至位線109及將源極連接至位線108而達(dá)成。同樣地，讀 取位置116的位(例如，存儲(chǔ)單元101的"B"位)，是藉由將漏極連接至 位線108及將源極連接至位線109而達(dá)成。藉由設(shè)置于該位線與該字 線之間的電荷陷獲介電質(zhì)層130，至少在某種程度上可儲(chǔ)存多個(gè)位。該 電荷陷獲介電質(zhì)層130包含多個(gè)絕緣層132、 136(例如，由氧化物為基 礎(chǔ)之材料所構(gòu)成)，而電荷陷獲層134(例如，由氮化物為基礎(chǔ)之材料所 構(gòu)成)被該多個(gè)絕緣層132、 136夾在中間。該電荷陷獲介電質(zhì)層130 因?qū)訉佣褩C而常被視為ONO層(oxide-nitride-oxide layers的簡(jiǎn)稱(chēng))。
該ONO層130能夠使不同的位儲(chǔ)存于多種狀態(tài)或?qū)蛹?jí)。例如，根 據(jù)在編程期間該控制閘或字線106施加至該存儲(chǔ)單元101至104之電 壓，位置115至122可儲(chǔ)存有不同數(shù)量的電荷。該不同數(shù)量的電荷可 對(duì)應(yīng)于例如不同的位狀態(tài)或?qū)蛹?jí)。舉例而言，若每一位位置115至122 能儲(chǔ)存有四種不同的電荷層級(jí)或數(shù)據(jù)層級(jí)(例如，1、 2、 3及4)，則每 一雙位(two-bit)存儲(chǔ)單元101至104能有16種不同組合的儲(chǔ)存數(shù)據(jù)(例 如，l國(guó)l、 1-2、 1-3、 1-4、 2誦1、 2-2、 2-3、 2-4、 3-1、 3-2、 3國(guó)3、 3誦4、 4國(guó)1、 4-2、 4-3及4國(guó)4)。
圖2為雙面ONO閃存單元200之?dāng)嗝鎴D，其顯示該存儲(chǔ)單元能夠 在位位置206與208儲(chǔ)存不同程度(degree)的電荷。該存儲(chǔ)單元200可 例如對(duì)應(yīng)于圖1所示之該存儲(chǔ)單元101至104。該存儲(chǔ)單元200包含電 荷陷獲介電質(zhì)層(ONO層)210，而該電荷陷獲介電質(zhì)層(ONO層)210則
包括夾在兩介電質(zhì)層216、 218之間的電荷陷獲層212。該電荷陷獲層 212是由一種或多種之非導(dǎo)電物質(zhì)(如氮化物為基礎(chǔ)之材料)所形成。同 樣地，該介電質(zhì)層216、 218是由一種或多種之電性絕緣物質(zhì)(如氧化物 為基礎(chǔ)之材料)所形成。
該電荷陷獲ONO層210是在基板220上形成，而該基板220則可 由例如硅或一些其它半導(dǎo)體材料所形成?？蛇x擇性地在該基板220中 摻入(doped)像硼之類(lèi)的p-型摻雜物(dopant)，以改變其電性性質(zhì)。在上 述例子中，該基板220內(nèi)己埋置位線或位線擴(kuò)散區(qū)(bitline diffiisions)， 其中，該位線擴(kuò)散區(qū)包含第一位線擴(kuò)散區(qū)222及第二位線擴(kuò)散區(qū)224。 該位線擴(kuò)散區(qū)222與224可由例如植入(implanted)n-型慘雜物所形成， 亦可對(duì)應(yīng)于圖1中之位線108至112。該基板的第一與第二位線擴(kuò)散區(qū) 222與224(例如，源/漏極延伸區(qū)(S/D extensions)或深源/漏極區(qū)域(deep S/D regions))之間定義有信道228。
柵極230是設(shè)置在該ONO層210之上介電質(zhì)層216上。該柵極 230可由例如多晶硅(polysilicon)材料所形成，并可慘入像磷之類(lèi)的n誦 型雜質(zhì)(impurity)，以改變其電性行為。舉例而言，該柵極230可相對(duì) 應(yīng)于圖1中之該字線106。該柵極230使電壓能夠施加至該存儲(chǔ)單元 200，以視該位線擴(kuò)散區(qū)222、 224的電性連接而定，而將各電荷儲(chǔ)存 在該存儲(chǔ)單元200的位置206、 208中。
一般而言，該雙面ONO閃存單元200為對(duì)稱(chēng)的，因此該位線擴(kuò)散 區(qū)222與224在作為作用(acting)源極與漏極時(shí)可互換(interchangeable)。 因此，為了執(zhí)行與右位位置208有關(guān)的編程，第一位線擴(kuò)散區(qū)222可 作為源極而第二位線擴(kuò)散區(qū)224可作為漏極。同樣地，為了執(zhí)行與左 位位置206有關(guān)的編程，第二位線擴(kuò)散區(qū)224可作為源極而第一位線 擴(kuò)散區(qū)222可作為漏極。藉由在該柵極230與作用漏極區(qū)域之間施加 電壓，并將作用源極區(qū)域接地，便可以編程該存儲(chǔ)單元200。
當(dāng)編程該存儲(chǔ)單元200時(shí)，通常該作用漏極區(qū)域的偏壓會(huì)高于該 作用源極的電位。由于該柵極偏壓(gatebias)的緣故，該電荷陷獲層212 會(huì)出現(xiàn)強(qiáng)電場(chǎng)。由于一種稱(chēng)為「熱電子注入」的現(xiàn)象的緣故，電子從 該作用源極區(qū)域出發(fā)，穿越下介電質(zhì)層218，而被陷獲于該電荷陷獲層 212之位置206或208。可理解，藉由將該作用源極與漏極逆向連接，
并對(duì)該控制柵極230再次施加偏壓，便能將第二位編程至該可替換之
位置208或206。
舉例而言，藉由對(duì)該柵極230施加編程電壓、對(duì)該第二位線擴(kuò)散 區(qū)222(其為該在位位置206之作用漏極)施加漏極電壓，可編程該左位 位置206。作為該左位位置206之作用源極之該第一位線擴(kuò)散區(qū)224 可接地或施加不同的電壓電平之偏壓。上述所施加之電壓既產(chǎn)生通過(guò) 該介電質(zhì)層216、 218及該電荷陷獲層212之縱向(verticle)電場(chǎng)，也在 從該第一位線擴(kuò)散區(qū)222至該第二位線擴(kuò)散區(qū)224之間之該信道228 之長(zhǎng)度產(chǎn)生橫向(lateral)電場(chǎng)。在給定電壓下，該信道228反向(invert), 藉以將電子趕出該作用源極(在本例中是該第一位線擴(kuò)散區(qū)224)并朝向 該作用漏極(在本例中是該第二位線擴(kuò)散區(qū)222)加速前進(jìn)。
該電子沿著該信道228之長(zhǎng)度移動(dòng)的同時(shí)獲得能量，且一經(jīng)累積 足夠能量后，該電子便跳過(guò)該下介電質(zhì)層218的電位障(potential barrier) 并進(jìn)入該電荷陷獲層212而被陷獲。在本安排中，有最大機(jī)率發(fā)生電 子跳過(guò)該電位障的地方，是鄰近該第一位線擴(kuò)散區(qū)222之位于該左位 位置206之區(qū)域，因該第一位線擴(kuò)散區(qū)222己累積最多能量之故。該 加速前進(jìn)之電子也稱(chēng)為熱電子； 一旦該熱電子被注入于該電荷陷獲層 212，便會(huì)一直停留在為該左位所指定之一般區(qū)域附近。由于該電荷陷 獲層212之低導(dǎo)電性及該低橫向電場(chǎng)的緣故，該陷獲電子通常保持局 部化。編程該右位位置208之方式亦雷同，惟其視該第一位線擴(kuò)散區(qū) 224為作用漏極，又視該第二位線擴(kuò)散區(qū)222為作用源極。
至于讀取操作，在該存儲(chǔ)單元200的作用漏極與作用源極之間施 加特定偏壓。該存儲(chǔ)單元之作用漏極為位線，其可以位群組(group)或 字符群組的方式被連接至其它存儲(chǔ)單元之漏極。然后，對(duì)該存儲(chǔ)單元 200之該柵極230(例如，該字線)施加偏壓，以使電流從該作用漏極流 到該作用源極。最后，測(cè)量電流以判斷已儲(chǔ)存在該存儲(chǔ)單元200中的 數(shù)據(jù)值。舉例而言，若該電流高于特定閾值，則視該位為未編程 (unprogrammed)或邏輯1;若該電流低于特定閾值，則視該位為已編程 (progmmmed)或邏輯0。藉由反向操作該作用漏極及該作用源極之該第 一及第二位線擴(kuò)散區(qū)222、 224，可讀取第二位。
可理解的一件事是，若用以編程該存儲(chǔ)單元200之該左位位置206
及該右位位置208之電壓有所增大或持續(xù)更久，則能夠增大或以其它 方式改變儲(chǔ)存于所述位置之電子數(shù)目或電荷數(shù)量。如此一來(lái)，該存儲(chǔ) 單元200便足以?xún)?chǔ)存額外的數(shù)據(jù)。例如，不同數(shù)量的電荷能夠?qū)?yīng)于 不同編程層級(jí)。在上述的例子中，例如可以認(rèn)為該左位位置206及該 右位位置208皆有四種不同的狀態(tài)或?qū)蛹?jí)，即l、 2、 3及4，其中，各 層級(jí)對(duì)應(yīng)于不同情況，層級(jí)l(Ll)代表該位置是空白或未編程之情況， 而層級(jí)2、 3及4 (分別是L2、 L3及L4)分別代表增大的電荷儲(chǔ)存量。 至于該左位位置206，舉例而言，層級(jí)2可代表少量?jī)?chǔ)存電荷240，而 層級(jí)3及4則可分別代表遞增的大量?jī)?chǔ)存電荷242、 244。如上所述， 本技術(shù)亦稱(chēng)為多級(jí)存儲(chǔ)單元技術(shù)，對(duì)增大密度及減少制造成本極有裨
多級(jí)存儲(chǔ)單元藉由增大與存儲(chǔ)單元關(guān)聯(lián)的可能邏輯狀態(tài)或數(shù)據(jù)狀 態(tài)而增大有效存儲(chǔ)單元密度，并因而允許單一存儲(chǔ)單元儲(chǔ)存相當(dāng)于多 于一個(gè)數(shù)據(jù)位的數(shù)據(jù)。藉由采用多種(就存儲(chǔ)單元層級(jí)及狀態(tài)而言，是 指三種或更多種)閾值電壓(vt)電平而執(zhí)行上述操作，其中，該多種閾 值電壓(vt)電平是相對(duì)應(yīng)于每一存儲(chǔ)單元之多種數(shù)據(jù)狀態(tài)。這一點(diǎn)與采
用兩種狀態(tài)或兩種層級(jí)的習(xí)知閃存單元技術(shù)不同。因此，在上述例子
中，具有兩個(gè)實(shí)體位單一個(gè)雙面OONO閃存單元可儲(chǔ)存與四種邏輯狀 態(tài)相對(duì)應(yīng)之四個(gè)Vt電平。
舉例而言，圖3顯示根據(jù)本發(fā)明之一實(shí)施態(tài)樣之具四層級(jí)的MLB 存儲(chǔ)單元之無(wú)符號(hào)(unsigned)Vt分布300。該Vt分布300代表存儲(chǔ)位閾 值電壓之四離散群體(discrete populations)。將每一閾值電壓群體之Vt 值范圍分成四離散層級(jí)，即層級(jí)L1、 L2、 L3及L4。各Vt群體之每一 層級(jí)(例如，Ll、 L2、 L3及L4)復(fù)有相對(duì)應(yīng)的目標(biāo)閾值電壓，例如，Vtl、 Vt2、Vt3及Vt4。如圖所示，為簡(jiǎn)化編程操作及讀取驗(yàn)證(read verification) 起見(jiàn)，各層級(jí)的目標(biāo)閾值電壓可設(shè)定為該層級(jí)的Vt上限或Vt下限之 其中一者。例如，若選擇Ll為四層級(jí)裝置之抹除狀態(tài)，偵測(cè)到低于 Vtl之電壓讀取則表示被抹除或未編程狀態(tài)；偵測(cè)到高于Vt2但低于 Vt3之電壓Vt則表示層級(jí)L2;偵測(cè)到高于Vt3但低于Vt4之電壓Vt 則表示層級(jí)L3;及偵測(cè)到高于Vt4之電壓Vt則表示層級(jí)L4。
然而，使用者可視所需而任意為圖3中之各層級(jí)指定對(duì)應(yīng)之二進(jìn)
制(binary)狀態(tài)(例如，Ll-ll、L2-10、L3il及L4=00，或L1=00、L2=01、 L3=10及L4=ll)。與該分布300關(guān)聯(lián)的該四層級(jí)MLB存儲(chǔ)單元可包括 單一實(shí)體位，其中，該單一實(shí)體位可被編程至兩種或更多種之層級(jí)(以 及空白層級(jí))，或者該四層級(jí)MLB存儲(chǔ)單元亦可包括具有兩個(gè)截然不 同的位的雙面ONO閃存單元，該兩個(gè)位可分別具備多種層級(jí)，例如四 種層級(jí)，而可能出現(xiàn)16種或更多種之二位狀態(tài)之可能組合。
本發(fā)明的方法適合實(shí)施于具有任何數(shù)量之層級(jí)及正Vt值及負(fù)Vt 值分布之組合之MLB存儲(chǔ)裝置。舉例而言，于圖3中，不論VtO或 Vtl、 Vt4、或另一Vt限度作為該存儲(chǔ)單元之零電壓電位或另一參考電 位，本發(fā)明的方法同樣地適用。雖然該例子似乎意味著該Ll層級(jí)是對(duì) 應(yīng)于該抹除情況，但是該LI或L4層級(jí)或任何其它層級(jí)是可以代表該 抹除狀態(tài)。此外，舉例而言，目標(biāo)閾值電壓Vt2、 Vt3、及Vt4亦可具 有像Vt2-1.5V、 Vt3=2.1V、及Vt4-2.7V之類(lèi)的值。
若把如圖3所示之四個(gè)層級(jí)應(yīng)用于圖1及圖2中之該雙面ONO閃 存單元位納入考慮，則可采用本發(fā)明的方法將最初被抹除至L1數(shù)據(jù)狀 態(tài)之存儲(chǔ)單元位編程至中階或粗閾值電壓值(例如，Vr2、 Vr3、或Vr4)， 該中階或粗閾值電壓值略低于，例如，目標(biāo)閾值電壓Vt2、 Vt3、或Vt4， 其如所期望的對(duì)應(yīng)于在第一或粗編程階段操作中的該數(shù)據(jù)狀態(tài)L2、L3、 及L4。如圖3所示，該粗閾值電壓值(例如，Vr2、 Vr3、 Vr4)分別有低 于該目標(biāo)閾值電壓Vt2、 Vt3、及Vt4的預(yù)定偏移值(例如，150mV至
450mV)的偏移(例如，^口Xd4)。在此第一粗編程階段中，對(duì)沿著字線 所選擇的位對(duì)施加脈沖以編程至共享編程模式，如2-4(于左位是L2， 而于右位則是L4)或任何其它模式的組合。依據(jù)連續(xù)的施加至存儲(chǔ)單元 的編程脈沖的預(yù)定Vd及Vg分布曲線(例如，每一脈寬(pulse width)約 150ns至2jis的編程脈沖之步進(jìn)幅度是約50mV至200mV)，施加脈沖。 以上述方式輪流編程互補(bǔ)位對(duì)的位，直至該位對(duì)的每一位的Vt達(dá)到低 于最終目標(biāo)閾值電壓的各別粗Vt值偏移(例如，約150mV至450mV)。
接下來(lái)，在第二或精編程階段，同樣地采用本方法，利用連續(xù)的 編程脈沖之另一Vd及Vg分布曲線，將存儲(chǔ)單元的位精編程至對(duì)應(yīng)于 目標(biāo)位模式或所需「編程模式」之最終目標(biāo)閾值電壓(詳如下)。
本發(fā)明之一 目的即在于使彼此靠近的群體邊界層級(jí)Lu及Ll更窄、
或更"緊密(compact)"，如圖3所示。該群體的標(biāo)準(zhǔn)差(standard deviation) 是該群體的差異量數(shù)(measure of variability),并常以(j(sigma)表示。據(jù) 此，若(J值愈小，則該群體的高斯分布(Gaussian distribation)愈窄，亦 即有愈多的位閾值電壓靠近該目標(biāo)Vt(目標(biāo))。
本發(fā)明的發(fā)明人發(fā)現(xiàn)為了由MLB存儲(chǔ)單元獲得可預(yù)測(cè)且控制良 好之已編程Vt分布，其一個(gè)做法是先使群組內(nèi)的所有位都進(jìn)入具有控 制良好的Vt分布之共享之較低的編程狀態(tài)。本發(fā)明的發(fā)明人進(jìn)一步觀 察、理解到每一次對(duì)特定存儲(chǔ)位群組進(jìn)行編程操作的時(shí)候，該群組 便越來(lái)越會(huì)使自己更加接近同一Vt電位。因此，本發(fā)明的發(fā)明人設(shè)計(jì) 出一個(gè)互動(dòng)性的方法，藉以在兩個(gè)不同的Vt值之間的兩個(gè)或更多個(gè)的 階段中，反復(fù)地對(duì)位進(jìn)行編程。這些反復(fù)性的操作會(huì)越來(lái)越造成這些 編程Vt分布變窄并向目標(biāo)Vt電平靠攏。另外， 一般而言，對(duì)受控的 目標(biāo)閾值電壓進(jìn)行初始抹除操作，往往可以促進(jìn)本發(fā)明的方法的有效 性。
舉例而言，就本發(fā)明之一實(shí)施態(tài)樣而言，進(jìn)行編程操作以確保Vd 及Vg編程分布曲線涵蓋最快及最慢的編程位。如此一來(lái)，最快的編程 位易于從Vt分布的Lu端被補(bǔ)償?shù)?，而最慢的編程位則從圖3中之Vt 分布的LL端被補(bǔ)償?shù)?。換言之，根據(jù)本發(fā)明之一實(shí)施態(tài)樣，可利用編 程操作以減少來(lái)自Lu邊界的存儲(chǔ)單元的快位(fast-bit)Vt群體；而根據(jù) 本方法之另一實(shí)施態(tài)樣，則可利用編程操作以增大來(lái)自k邊界的存儲(chǔ) 單元的慢位(slow-bit)Vt群體。因此，本發(fā)明的發(fā)明人觀察到頗有裨 益的一件事情是，每一次連續(xù)且交替的位編程操作使Vt群體的0值變 小并使位的分布更緊密。在這方面，本發(fā)明的方法與逐次近似法 (successive approximation)的技術(shù)之間是有好幾個(gè)共通點(diǎn)，即是，位的 Vt分布是越來(lái)越粗，然后是隨著每一次連續(xù)操作而朝著目標(biāo)Vt(目標(biāo)) 電平的方向被微調(diào)。因此，本方法比其它習(xí)知單一階段方法可以更快 速、更有能量效率(energy efficient)。
雖然以下對(duì)本發(fā)明的舉例及說(shuō)明是以一連串的作為(acts)或事件 (events)的方式來(lái)表達(dá)，但是并非以該作為或事件的所述次序限定本發(fā) 明之范圍。舉例而言，除此處所列舉及/或說(shuō)明的作為或事件發(fā)生次序 之外，有些作為可依不同的次序發(fā)生，及/或與其它作為或事件同時(shí)發(fā)
生。另外，并非需要所有被列舉的步驟以實(shí)行根據(jù)本發(fā)明的一個(gè)或多 個(gè)實(shí)施態(tài)樣的方法。此外，可以在一個(gè)或多個(gè)的分開(kāi)的作為或階段中， 執(zhí)行一個(gè)或多個(gè)的作為。
圖4A是對(duì)陣列的多級(jí)閃存位的字線進(jìn)行編程之例示方法400的流 程圖，依據(jù)本發(fā)明每一位具有與三個(gè)或更多個(gè)的閾值電壓相對(duì)應(yīng)的三 個(gè)或更多個(gè)的數(shù)據(jù)層級(jí)。該三個(gè)或更多個(gè)的數(shù)據(jù)層級(jí)或數(shù)據(jù)狀態(tài)包含 空白層級(jí)或抹除狀態(tài)以及兩個(gè)或更多個(gè)的己編程層級(jí)。雖然本說(shuō)明書(shū) 從頭到尾都使用「字線」及「陣列」這兩個(gè)名詞，但是應(yīng)該明白的是, 這些名詞不應(yīng)該被解釋成限定于一個(gè)指定的存儲(chǔ)單元或位的群組，而 是可被解釋成包含單一位或多位存儲(chǔ)單元的任何MLB存儲(chǔ)單元群組。 圖4B至圖4D是關(guān)于圖4A中MLB編程方法400之各種操作細(xì)節(jié)的流 程圖。為了以下方法討論及圖4B至圖4D的例子的緣故，假設(shè)雙面ONO 快閃(互補(bǔ)位對(duì))之每個(gè)位有四個(gè)層級(jí)的存儲(chǔ)單元(與圖1至圖3中所示 者相似)，以L1表示空白或抹除狀態(tài)，而L4則表示最高層級(jí)。雖然本 例子中的該抹除狀態(tài)將會(huì)以Ll表示，但是應(yīng)該理解的是，MLB存儲(chǔ) 單元或位的任何Vt分布極性(polarities)以及指定的抹除及編程層級(jí)均 適用方法400，而且這些變化仍然應(yīng)該由后述之申請(qǐng)專(zhuān)利范圍所涵蓋。
舉例而言，圖4A的方法400包含可供依據(jù)本發(fā)明對(duì)字線的存儲(chǔ)位 進(jìn)行交互式編程的兩階段(two-phase)算法。另夕卜，該例示方法包含為達(dá) 成針對(duì)該字線的編程層級(jí)產(chǎn)生動(dòng)態(tài)漏極電壓之目的而進(jìn)行的視需要的 初始樣本位特性化。在方法400的粗程序階段步驟430中，主要是把 存儲(chǔ)單元的位編程至粗程序閾值電壓(例如，圖3中之L2的Vr2)，該 粗程序閾值電壓是低于該最終目標(biāo)閾值電壓(例如，圖3中之L2的Vt2) 的預(yù)定偏移值。在第二階段中，存儲(chǔ)單元的位進(jìn)一步被編程至該最終 閾值電壓(例如，圖3中之L2的Vt2)。圖6至圖11將進(jìn)一步以圖標(biāo)方 式說(shuō)明與該例示方法關(guān)聯(lián)的波形時(shí)序(waveform timings)。
舉例而言，在步驟402中，開(kāi)始該多級(jí)編程算法400。在步驟410， 藉由選擇待被編程至同樣的位對(duì)編程模式的存儲(chǔ)單元，提供位于特定 字線(例如，圖1中之WL 106)上的未編程或空白多級(jí)閃存單元的一個(gè) 或多個(gè)的位。例如，沿著特定字線選擇待被編程至該位對(duì)的"2-4"編程 模式(例如，于左位是L2，而于右位則是L4)的一組每個(gè)字符有8、 16、
32個(gè)或更多個(gè)位的多級(jí)存儲(chǔ)單元。在另一個(gè)適合本方法的例子中，亦
可沿著該字線選擇待被編程至一層級(jí)(例如，L2、L3及L4)之單一(實(shí)體) 位存儲(chǔ)單元的類(lèi)似字符群組。因此，在一個(gè)例子中，是沿著共享字線 選擇待編程至同一個(gè)編程模式之字符(例如，每個(gè)字符有8、 16、 32個(gè) 或更多個(gè)位)存儲(chǔ)單元位對(duì)(例如，每個(gè)存儲(chǔ)單元具有兩個(gè)實(shí)體位或互補(bǔ) 位的雙面ONO閃存單元)。
在步驟420中，在該字符被編程之前，對(duì)已選擇的字線之多組樣 本位進(jìn)行特性化，以確定每一編程層級(jí)的快位漏極電壓。尤其是首先 要為每一字線選擇多組樣本位以代表各可能編程層級(jí)。然后，藉由反 復(fù)地施加編程脈沖，對(duì)每一組樣本位進(jìn)行交互式的編程，直至在每一 編程層級(jí)編程第一 「快位」為止。用以在每一編程層級(jí)中編程該快位 的漏極電壓，則被視為各相關(guān)編程層級(jí)的快位漏極電壓(Fvd)。以這種 方式產(chǎn)生動(dòng)態(tài)漏極電壓，便為該字線(WL)核心的其余位提供所需之Vt 的字線特定編程特性化。
圖4B中的步驟420復(fù)以圖標(biāo)的方式說(shuō)明產(chǎn)生這些動(dòng)態(tài)快位漏極電 壓之一實(shí)施例。例如，在步驟421，首先為每一字線選擇多組樣本位以 代表各可能編程層級(jí)(譬如，L2(兩個(gè)樣本)、L3(三個(gè)樣本)、L4(四個(gè)樣 本)..丄n(n個(gè)樣本))。每一組內(nèi)所選擇之樣本位的實(shí)際數(shù)目是任意確定 的。另外，這些樣本位可以為達(dá)成上述目的而被保留之位，亦可以為 供日后數(shù)據(jù)儲(chǔ)存之用。因?yàn)長(zhǎng)1代表本例子中的抹除、空白或未編程狀 態(tài)，所以L1層級(jí)是被排除在上述清單之外。在步驟422中，選擇每一 編程層級(jí)的最低可容許漏極電壓(Vd)作為初始開(kāi)始值，以在其后對(duì)每 組樣本位進(jìn)行編程并增大漏極電壓(Vd)及/或柵極電壓(Vg)(例如，其步 進(jìn)幅度是50mV至200mV)。
在步驟423中，選擇一組代表對(duì)應(yīng)的編程層級(jí)的樣本位，并藉由 從該初始開(kāi)始值Vd施加編程脈沖(譬如，具有脈寬約150ns至2ps)， 開(kāi)始進(jìn)行編程操作。圖6復(fù)以圖標(biāo)方式說(shuō)明與本樣本編程方法關(guān)聯(lián)的 例示波形時(shí)序。繼每一編程脈沖之后，在圖4B的步驟424，讀取驗(yàn)證 位于群組內(nèi)的樣本位，以判斷是否有任何位已經(jīng)被編程。在步驟424 中，若斷定沒(méi)有任何位已經(jīng)被編程至選擇的層級(jí)，且該施加之Vd是低 于在步驟425的最大可容許漏極電壓，則在步驟426中Vd及/或Vg電
20 壓會(huì)增大(譬如，其步進(jìn)幅度是50mV至200mV)，且在步驟423中會(huì) 對(duì)該組樣本位施加另一脈沖(例如，脈寬為150ns至2(as)。以這種方式 施加脈沖及增大Vd及/或Vg電壓是會(huì)持續(xù)進(jìn)行，直至步驟425中達(dá)到 最大Vd及/或Vg電壓，或者因?yàn)樵诓襟E424中其中一個(gè)樣本位已經(jīng)被 編程而在步驟427中辨認(rèn)出快位漏極電壓(Fvd)，才會(huì)停止。在步驟428 中，若斷定并非所有編程層級(jí)都已經(jīng)被編程，則選擇另一樣本位層級(jí) 以供在步驟429中進(jìn)行編程。以這種方式所進(jìn)行的編程操作會(huì)一直持 續(xù)，直至對(duì)每一編程層級(jí)(譬如，L2的Fvdl、 L3的Fvd2、 L4的 Fvd3…Ln+l的Fvdn)都動(dòng)態(tài)地產(chǎn)生快位電壓為止，然后本方法便進(jìn)入 圖4A的步驟430。
在圖4A的步驟430，根據(jù)所產(chǎn)生之快位漏極電壓及所選擇之存儲(chǔ) 單元編程模式，對(duì)該字線的核心存儲(chǔ)單元的位執(zhí)行粗編程操作，直至 該位大致上達(dá)到粗閾值電壓為止，其中，該粗閾值電壓是低于該目標(biāo) 閾值電壓的預(yù)定偏移值。例如，藉由將該存儲(chǔ)單元之該位編程至該較 低Vt值，該存儲(chǔ)單元之該位可被編程至接近該目標(biāo)Vt，避免超過(guò)該目 標(biāo)Vt而成過(guò)度編程。
圖4C的步驟430復(fù)以圖標(biāo)方式說(shuō)明將存儲(chǔ)單元字線的位粗編程至 該粗Vt值的一個(gè)例子的細(xì)節(jié)。在步驟431中，根據(jù)該目標(biāo)Vt值(例如， Vt2、 Vt3及Vt4)設(shè)定該粗Vt值，其中，該位會(huì)被編程至該粗Vt值， 而且該目標(biāo)Vt值既適用于該期望的編程層級(jí)(例如，L2、 L3及L4)， 亦藉由低于該目標(biāo)閾值電壓的預(yù)定偏移值(例如，150mV至450mV)來(lái) 偏移該電壓。在步驟432中，相對(duì)于在步驟420中產(chǎn)生的快位電壓Fvd 且根據(jù)存儲(chǔ)單元位對(duì)的已選擇的編程模式，選擇一粗_開(kāi)始 Vd(rough—start Vd)值，以開(kāi)始執(zhí)行粗編程操作。譬如，圖5是以圖標(biāo) 的方式，并采「編程位」502及「其它位」504(例如，位對(duì)的"A"位及"B" 位)的角度，就具有4種數(shù)據(jù)層級(jí)的該互補(bǔ)位對(duì)，說(shuō)明可能的12種例示 編程模式500。這些編程模式是用以作為調(diào)整Vd及/或Vg層級(jí)的分布 曲線之偏壓，藉以執(zhí)行編程操作以補(bǔ)償在互補(bǔ)位對(duì)的編程期間發(fā)生的 CBD效應(yīng)。舉例而言，可以使用查詢(xún)表將所選擇的編程模式與對(duì)應(yīng)的 Vd及/或Vg編程分布曲線聯(lián)系起來(lái)。舉例而言，該粗JT始Vd可為偏 移(譬如，低于)在步驟420中產(chǎn)生的該快—位Vd(fast—bit Vd)的電壓步進(jìn)
幅度(step)的預(yù)定數(shù)目之計(jì)算的電壓層級(jí)。
在步驟433中，根據(jù)即將被編程到該存儲(chǔ)單元內(nèi)的編程模式(例如， 圖5中之模式500)，選擇預(yù)定Vd及/或Vg編程分布曲線(如圖7所示)。 在編程位對(duì)期間，為確保及維持CBD控制，須交替地選擇并編程位對(duì) 的互補(bǔ)位(例如，左或右位，即"A"或"B"位)，以補(bǔ)償所特別選擇的編程 模式。在步驟434，舉例而言，該"A"位一開(kāi)始便被讀取驗(yàn)證，以判斷 其是否已經(jīng)被編程至該粗Vt電平。在步驟434中，若斷定沒(méi)有任何"A" 位己經(jīng)被編程至該粗Vt值，則在圖4C中之步驟436中對(duì)被選擇的該 存儲(chǔ)單元的字線及(經(jīng)由位線)被選擇的該"A"位施加編程脈沖(譬如，具 有脈寬約150ns至2ps)。在步驟436中，該編程脈沖是始于該粗—開(kāi)始 Vd電壓，并根據(jù)已選擇的編程分布曲線持續(xù)前進(jìn)，而且候補(bǔ)位(互補(bǔ)的 "B"位)也(經(jīng)由位線)被選擇了。在步驟434中，若斷定一個(gè)或多個(gè)"A" 位已經(jīng)被編程至該粗Vt值，則該已編程之位會(huì)在步驟438中被取消選 擇。
在步驟440中，接著讀取驗(yàn)證該"B"位，以判斷其是否已經(jīng)被編程 至該粗Vt電平。在步驟440中，若斷定沒(méi)有任何"B"位己經(jīng)被編程至 該粗Vt值，則在圖4C中之步驟442中對(duì)被選擇的該存儲(chǔ)單元的字線 及被選擇的該"B"位施加編程脈沖(譬如，具有脈寬約150ns至2ps)。在 步驟442中，如同"A"位的情形一樣，施加該"B"位的該編程脈沖亦始 于該粗一開(kāi)始Vd電壓，并根據(jù)己選擇的編程分布曲線持續(xù)前進(jìn)，而且 候補(bǔ)(altemate)位(互補(bǔ)的"A"位)也再被選擇。在步驟440中，若斷定一 個(gè)或多個(gè)"B"位已經(jīng)被編程至該粗Vt值，則該已編程位會(huì)在步驟444 中被取消選擇。
在步驟446中，若斷定并非所有位都已經(jīng)被編程至該粗Vt值，則 將Vd及/或Vg增大(其步進(jìn)幅度是50mV至200mV)至在步驟448中的
該編程分布曲線的下一個(gè)脈沖層級(jí)。以這種方式反復(fù)地施加編程脈沖 及遞增分布曲線，以交替地對(duì)"A"及"B"位進(jìn)行編程操作，直至斷定所 有位皆已被編程至步驟446的該粗Vt電平為止。以這種方式，便能夠 對(duì)雙面ONO閃存的每個(gè)位進(jìn)行編程，或?qū)ψ志€中的所有位施加一個(gè)脈 沖，或把一個(gè)脈沖波施加于一組被選擇的字符，其中，該組被選擇的 字符是采用每個(gè)位的編程分布曲線，然后視實(shí)際需要繼續(xù)對(duì)所有被選
擇的字符施加后續(xù)的脈沖。因此，該方法400便回到圖4A中之步驟 450。
在多級(jí)編程方法400的第二或精編程階段中，會(huì)達(dá)到該最終目標(biāo) Vt，亦會(huì)進(jìn)一步改良該Vt分布的該cj值。在圖4A中之步驟450，根 據(jù)另一 Vd及/或Vg編程分布曲線(精編程分布曲線)，再次對(duì)該字線的 該存儲(chǔ)單元的所有位進(jìn)行編程，然而，這一次是編程至該目標(biāo)Vt(例如， 圖3中之Vt2、 Vt3及Vt4)。此外，須根據(jù)位對(duì)編程模式，再次就該字 線的核心存儲(chǔ)單元進(jìn)行該精編程操作，直至該存儲(chǔ)單元的位大致上達(dá) 到目標(biāo)閾值電壓值。
圖4D中之步驟450復(fù)以圖標(biāo)的方式提出一個(gè)例子，說(shuō)明如何反復(fù) 地、交替地施加編程脈沖于該位對(duì)的"A"及"B"位，藉以互動(dòng)方式來(lái)編 程及讀取驗(yàn)證該字線上存儲(chǔ)單元的所有位，直至全部位都被編程至該 目標(biāo)Vt。再者，舉例而言，該編程脈沖可于先前產(chǎn)生之Fvd電壓之電 平附近，以及始于該粗_開(kāi)始Vd電平或更高的電平附近。然而，適用 該脈沖的Vd或Vg可能會(huì)，也可能不會(huì)，根據(jù)被選擇供進(jìn)行該精編程 操作的特定編程分布曲線而升高或降低。
在步驟451中，將該編程Vt電平設(shè)定為該目標(biāo)閾值電壓值(例如， Vt2、 Vt3及Vt4)，其中，該位會(huì)被編程至該編程Vt層級(jí)，該目標(biāo)閾值 電壓值是適用于該期望的編程層級(jí)(例如，L2、 L3及L4)。在步驟452 中，從該粗—開(kāi)始Vd值或更高的電平附近，以及從產(chǎn)生的Fvd電壓附 近選擇精一開(kāi)始Vd(fine一startVd)值；同時(shí)，根據(jù)該存儲(chǔ)單元位對(duì)的該被 選擇的編程模式，選擇該精編程分布曲線。圖5中的該編程模式，是 用以作為調(diào)整Vd及/或Vg編程層級(jí)的分布曲線及步驟數(shù)目之偏壓藉以 補(bǔ)償在互補(bǔ)位對(duì)的編程期間發(fā)生的CBD效應(yīng)。舉例而言，雖然該開(kāi)始 Vd可端賴(lài)該Fvd而偏置，但是該開(kāi)始Vd亦可視該期望的目標(biāo)Vt而定， 而被調(diào)整成略低于或高于該Fvd。
在步驟453中，根據(jù)待編程到該存儲(chǔ)單元之位對(duì)的編程模式(例如， 圖5中之模式500)，選擇預(yù)定Vd及/或Vg編程分布曲線(如圖7所示)， 以進(jìn)行精編程操作。該預(yù)定的精編程分布曲線可與該粗編程操作采用 的分布曲線相似或完全不同，且包含一分布曲線，其中不會(huì)因?yàn)槊}沖 不同或步驟不同，該分布的Vd及/或Vg電壓電平就不同。在精編程位
對(duì)期間，為確保及維持CBD控制，須交替地選擇并編程位對(duì)的互補(bǔ)位
(例如，左或右位，即"A"或"B"位)，以補(bǔ)償所特別選擇的編程模式。在 步驟454中，舉例而言，該"A"位一開(kāi)始便被讀取驗(yàn)證，以判斷其是否 已經(jīng)被編程至該目標(biāo)Vt電平。在步驟454中，若斷定沒(méi)有任何"A"位 已經(jīng)被編程至該目標(biāo)Vt值，則在圖4D中之步驟456中對(duì)被選擇的該 存儲(chǔ)單元的字線及(經(jīng)由位線)被選擇的該"A"位施加編程脈沖(譬如，具 有脈寬約150ns至lps)。在步驟456中，該編程脈沖是始于該粗—開(kāi)始 Vd電壓或更高電壓的電平附近，并根據(jù)已選擇的編程分布曲線持續(xù)前 進(jìn)，而且候補(bǔ)位(互補(bǔ)的"B"位)也(經(jīng)由位線)被選擇了。在步驟454中， 若斷定一個(gè)或多個(gè)"A"位己經(jīng)被編程至該目標(biāo)Vt值，則該已編程位會(huì) 在步驟458中被取消選擇。
在步驟460中，接著讀取驗(yàn)證該"B"位，以判斷其是否已經(jīng)被編程 至該目標(biāo)Vt電平。在步驟460中，若斷定沒(méi)有任何"B"位己經(jīng)被編程 至該目標(biāo)Vt電平，則在圖4D中之步驟462中對(duì)被選擇的該存儲(chǔ)單元 的字線及被選擇的該"B"位施加編程脈沖(譬如，具有脈寬約150ns至 lps)。在步驟462中，如同"A"位的情形一樣，施加該"B"位的該編程 脈沖亦始于該粗一開(kāi)始Vd電壓或更高的電壓，并根據(jù)已選擇的編程分 布曲線持續(xù)前進(jìn)，而且候補(bǔ)位(互補(bǔ)的"A"位)也再被選擇。在步驟460 中，若斷定一個(gè)或多個(gè)"B"位己經(jīng)被編程至該目標(biāo)Vt電平，則該已編 程位會(huì)在步驟464中被取消選擇。
在步驟466中，若斷定并非所有位都已經(jīng)被編程至該目標(biāo)Vt電平， 則將Vd及/或Vg電壓增大(其步進(jìn)幅度是50mV至200mV)至在步驟 468中的該編程分布曲線的下一個(gè)編程脈沖。以這種方式反復(fù)地施加編 程脈沖及遞增分布曲線，以交替地對(duì)"A"及"B"位進(jìn)行編程操作，直至 斷定所有位皆已被編程至步驟466的該目標(biāo)Vt電平為止，而該方法繼 續(xù)回到該編程方法400之圖4A中之步驟470。因此，本發(fā)明的多級(jí)雙 面ONO快閃編程方法400在步驟470中結(jié)束，其中，更多存儲(chǔ)單元位 對(duì)的字符群組可被編程至其它編程模式。
圖6以圖標(biāo)的方式說(shuō)明例示之漏極與柵極電壓特性化分布曲線， 其中，是藉由圖4A至圖4D中本發(fā)明的兩階段(two-phase)編程算法用 以對(duì)如圖1至圖3所示的多級(jí)存儲(chǔ)單元位對(duì)的字線，產(chǎn)生動(dòng)態(tài)的快位
電壓。
舉例而言，圖6以圖標(biāo)的方式說(shuō)明例示性波形時(shí)序600，其中，該
例示性波形時(shí)序600是關(guān)聯(lián)于本發(fā)明的方法400之樣本編程及特性化 420。在己識(shí)別多個(gè)群組的樣本位以代表字線所屬的多級(jí)存儲(chǔ)單元位對(duì) 的各種編程層級(jí)之后，所述群組便被編程，藉以動(dòng)態(tài)地產(chǎn)生漏極電壓 值，其中，在該漏極電壓之下，每一樣本群組可以首次被編程。上述 電壓被視為字線上之各編程層級(jí)(例如，L2的Fvd2、 L3的Fvd3、及 L4的Fvd4)的「快位」漏極電壓。波形時(shí)序600說(shuō)明Vg波形602及 Vd波形604。該Vg波形602及該Vd波形604其中一者可包括步進(jìn)式 或階梯狀波形，其中，該步進(jìn)式或階梯狀波形是以，例如，以50mV 至200mV的步進(jìn)幅度來(lái)遞增，增大或以其它方式改變。該Vd波形604 是由處于Vdl的開(kāi)始—Vd(Start—Vd)電平606開(kāi)始步進(jìn)(stepping)，并隨 著一連串具有脈寬(PW) 610(例如，150ns至2ps)的編程脈沖608(例如， 處于Vdl的脈沖1、處于Vd2的脈沖2、及處于Vd3的脈沖3)而遞增， 直至達(dá)到快位漏極電壓(快一位Vd(Fast一bit Vd))612，或達(dá)到脈沖n的最 大可容許漏極電壓Vdn，其中，在該快位漏極電壓之下，第一樣本位 是在樣本群組內(nèi)被編程。
舉例而言，圖6中之該例示樣本群組可含有5個(gè)位，其中，該群 組的第一個(gè)(最快的)位是在處于Vd4的第4個(gè)編程脈沖之下被編程， 而柵極電壓Vg則是固定于Vgl。例如，就L3程序的情況而言，若Vdl 是3.0 volts且該階梯狀波形是以每一編程步進(jìn)幅度(program step)增大 100mV的增幅來(lái)增大，則Vd2便會(huì)為3.1 volts、 Vd3是3.2 volts、以及 處于Vd4的快—位Vd 612便會(huì)為3.3 volts。因此，針對(duì)該樣本群組所 產(chǎn)生的快—位Vd (Fvd) 612代表與該字線有關(guān)的對(duì)應(yīng)編程層級(jí)(例如L3) 的可能下端，其中，核心存儲(chǔ)單元中被選擇的位是位于該字線上。本 方法中的Vd及/或Vg兩者之一是可改變的，然而，若本發(fā)明之后續(xù)粗 編程操作采用該Fvd，則應(yīng)該藉由如圖4A及圖4B中的方法400及該 兩階段算法重復(fù)上述改變。
圖7是根據(jù)圖4A至圖4D中的編程方法400之本發(fā)明而以圖標(biāo)方 式說(shuō)明對(duì)如圖1至圖3中的多級(jí)存儲(chǔ)單元的字線進(jìn)行粗編程及精編程 之例示性漏極與柵極電壓編程分布曲線的圖表700。圖7以圖標(biāo)的方式
提出一個(gè)例子，說(shuō)明粗編程分布曲線702及精編程分布曲線704,藉以 采用互動(dòng)方式來(lái)編程及讀取驗(yàn)證字線上存儲(chǔ)單元的所有位，先是把全 部位都編程至粗Vt電平，然后把全部位都編程至目標(biāo)Vt電平。該粗 編程分布702及該精編程分布704各包括預(yù)定的Vd及/或Vg步進(jìn)脈沖 (steppingpulse)序列(sequence)或編程分布曲線，藉以對(duì)該位對(duì)的"A"及 "B"位反復(fù)、交替地施加編程脈沖，直至所有位都被編程至該目標(biāo)Vt 為止。因此，該粗編程分布曲線702包括預(yù)定的粗Vd程序分布曲線 702a及/或預(yù)定的粗Vg編程分布曲線702b，而該精編程分布704則包 括預(yù)定的精Vd編程分布曲線704a及/或預(yù)定的精Vg編程分布704b。
根據(jù)在上述步驟420中藉由圖6中之該波形所產(chǎn)生的該快一位 Vd(Fvd)705是作為用以確定該粗編程分布曲線702之開(kāi)始點(diǎn)粗—開(kāi)始 Vd 706之基礎(chǔ)。例如，如圖7所示，該編程脈沖是始于該粗_開(kāi)始Vd 706，其中，該粗—開(kāi)始Vd 706可為比該快一位Vd 705低兩個(gè)Vd電壓 步進(jìn)幅度(即相對(duì)于Fvd 705的兩個(gè)步進(jìn)幅度，例如，每一步進(jìn)幅度代 表50mV至200mV之電壓電平)，或者該粗一開(kāi)始Vd 706可為相對(duì)于 Fvd705的另一開(kāi)始點(diǎn)。在充分低于該Fvd705的電壓值之下，開(kāi)始施 加該編程脈沖，便可以把該核心存儲(chǔ)單元的該位編程至精準(zhǔn)地對(duì)該「快 位」中最快的位進(jìn)行編程之層級(jí)，亦可避免超越(overshooting)該粗Vt 值。
至于該Vd及/或Vg電壓的編程脈沖708(例如，脈沖l、 2、 3...)， 其具有脈寬PW 710(例如，150ns至2ps的脈沖)，是較佳地隨該脈沖沿 著該粗編程分布曲線702增大而增大直至該Fvd 705電平(例如，每個(gè) 步進(jìn)幅度是50mV至200mV)。然而，該編程分布曲線702及704可能， 或不可能，根據(jù)以該位對(duì)所采用的該編程模式確定選擇的特定編程分 布曲線，而增大或減少。舉例而言，可選擇一編程分布以對(duì)應(yīng)2-4位對(duì) 編程模式，而3-2編程曲線(如702或704)型様則可對(duì)應(yīng)完全不同的編 程分布曲線。另外，該粗編程分布曲線702可單獨(dú)地從該精編程分布 曲線704選出。
圖8以圖標(biāo)方式說(shuō)明幾種例示性漏極與柵極電壓編程分布曲線 800，其中，是利用圖4A至圖4D中的方法之本發(fā)明的多級(jí)編程算法， 可用于針對(duì)如圖1至圖3中的多級(jí)存儲(chǔ)單元位對(duì)的字線之粗編程。
編程脈沖步進(jìn)可一直增大并超過(guò)Fvd 705，直至達(dá)到上漏極電壓 (upper Vd)712為止，以讓可能需要較高的編程Vd之該字線上之「慢字 符」的編程操作得以進(jìn)行。若該粗編程分布曲線702步進(jìn)超過(guò)Fvd 705， 則如脈沖6及7所示，該分布曲線702亦會(huì)立即開(kāi)始往下步進(jìn)回歸Fvd 705，以避免過(guò)度編程該位。之后，會(huì)在Fvd 705電平持續(xù)進(jìn)行編程， 直至達(dá)到粗Vt電平或已完成最多的編程脈沖為止。若位達(dá)到該最多的 編程脈沖，則該位或存儲(chǔ)單元可能已壞掉。
在達(dá)到該粗閾值電壓電平之后，該精編程操作即于精—開(kāi)始 Vd(fme一start Vd)714之下開(kāi)始執(zhí)行，其中，該精_開(kāi)始Vd 714通常屬于 低電平且大約相當(dāng)于該粗一開(kāi)始Vd 706的電平。然而，該精—開(kāi)始Vd 714 可略高于該粗—開(kāi)始Vd 706，并可(或可不)隨著接續(xù)而來(lái)的每一編程脈 沖708(例如，脈沖1、 2、 3…)而增大。根據(jù)該精編程分布曲線704， 對(duì)該字線施加精編程脈沖，其中，該精編程分布704曲線是由該位對(duì) 所采用的該編程模式(例如，圖5中之步驟500)來(lái)確定。因此，該編程 分布曲線可再次在所采用的該特定編程模式之間改變，例如，根據(jù)描 述編程分布曲線與編程模式之間的關(guān)系之査詢(xún)表。隨著沿該精編程分 布曲線704的每一編程脈沖而持續(xù)精編程，直至達(dá)到該目標(biāo)Vt為止。 按前述說(shuō)明，雖然該精編程脈寬710是與該粗編程操作中采用的編程 脈寬相同，但是該精編程脈沖可以具有不同的脈寬710(譬如，脈寬較 小，于150ns至l|is)，而且該Vd及/或Vg的步進(jìn)幅度(若為增幅的話(huà)) 可小于該粗編程步進(jìn)振幅(例如，每一步進(jìn)改變50mV至200mV)。
圖8以圖標(biāo)方式說(shuō)明幾種例示性漏極與柵極電壓編程分布曲線 800，其中，是利用圖4A至圖4D中的方法400之本發(fā)明的多級(jí)編程 算法，可用于如圖1至圖3中所示的多級(jí)存儲(chǔ)單元位對(duì)的字線之粗編 程。如上所述，被選出以供執(zhí)行該核心存儲(chǔ)單元的位的粗編程操作的 該漏極與柵極電壓編程分布曲線800，是可以由該位對(duì)所采用的該特定 編程模式(例如，圖5中之步驟500)所確定。例如，當(dāng)該位對(duì)采用了三 種不同的預(yù)定編程模式A1-B1、 A2-B2、及A3-B3時(shí)，該Vd分布804、 806及808代表該多種編程分布曲線以用以補(bǔ)償該存儲(chǔ)單元位對(duì)的 CBD效應(yīng)，而柵極電壓Vg 802可保持不變。舉例而言，編程模式A1-B1 可為由描述編程分布曲線與編程模式之間的關(guān)系之査詢(xún)表所預(yù)定的
2-3模式或一4-l模式。
該編程分布曲線804、 806及808皆始于粗_開(kāi)始Vd 810，其中， 該粗—開(kāi)始Vd 810是相對(duì)于該快—位Vd 812而言。例如，若該分布曲 線804之該粗—開(kāi)始Vd 810是始于與該快一位Vd 812相差(或相對(duì))「零」 個(gè)步進(jìn)的偏移，則可選擇該粗編程分布曲線804為對(duì)應(yīng)于編程分布 A1-B1。同樣地，若該分布曲線806之該粗—開(kāi)始Vd810是始于與該快 _位Vd 812相對(duì)"-3"個(gè)步進(jìn)的偏移，而使該開(kāi)始點(diǎn)比該快—位Vd 812電 平低三個(gè)脈沖或三個(gè)步進(jìn)振幅，則選擇該粗編程分布曲線806為對(duì)應(yīng) 于編程分布A2-B2。同理，若該分布曲線808之該粗—開(kāi)始Vd 810是 始于與該快一位Vd 812相對(duì)"-4"個(gè)步進(jìn)的偏移，則可選擇該粗編程分布 808為對(duì)應(yīng)于編程分布A3-B3。
再者，若對(duì)具有脈寬PW816的位施加每一編程脈沖814，則該編 程分布曲線會(huì)增大至該分布曲線中的下一步進(jìn)，其中，可跟據(jù)該分布 曲線來(lái)指定該最大脈沖振幅，藉以進(jìn)一步補(bǔ)償該存儲(chǔ)單元位對(duì)的CBD 效應(yīng)。例如，該分布曲線804也可以規(guī)定該Vd電壓必須步進(jìn)至相對(duì)該 快J立Vd 812有偏移(+2)之電平，而該分布曲線806則可以規(guī)定該Vd 電壓必須步進(jìn)至相對(duì)該快_位Vd 812有偏移(-l)之電平，且該分布曲線 808則可以規(guī)定該Vd電壓必須步進(jìn)至相對(duì)該快_位Vd 812有偏移(-2) 之電平。因此，可根據(jù)相對(duì)應(yīng)的編程模式而設(shè)計(jì)的每一分布曲線之編 碼系統(tǒng)(coding system),例如，對(duì)應(yīng)于該編程模式A1-B1之該分布曲線 804是采用(O， 2);對(duì)應(yīng)于該編程模式A2-B2之該分布806曲線是采用 (-3, -1);對(duì)應(yīng)于該編程模式A3-B3之該分布曲線808是采用(-4， -2)。 本發(fā)明之范圍亦涵蓋其它編程分布曲線及相對(duì)應(yīng)的編程模式，其包括 Vd及/或Vg電壓、脈寬、及步進(jìn)振幅的變化。
舉例而言，圖9至圖11復(fù)以圖標(biāo)方式說(shuō)明例示之漏極與柵極電壓 編程分布曲線，其中，是藉由圖4A至圖4D中本發(fā)明的兩階段編程算 法，可用于如圖1至圖3所示的多級(jí)存儲(chǔ)單元位對(duì)的字線之粗編程及 精編程。如先前所述，此處所執(zhí)行的該Vd及/或Vg粗及精編程操作中， 是可以采用約150ns至約2)as的編程脈寬，以及，譬如，每一步進(jìn)約 50mV至約200mV之Vd及/或Vg的步進(jìn)振幅(若為增幅或以其它方式 發(fā)生的改變)。
圖9以圖標(biāo)方式說(shuō)明該Vd及/或Vg電壓之另一例示編程分布曲線
900，其中，該編程分布曲線900可用于圖4A至圖4D中的方法400 之粗及精編程操作之一者中。該編程分布曲線900包括Vd分布曲線 902及Vg分布曲線904，其中，藉由許多小Vd步進(jìn)(例如，Vdl至Vdn) 以達(dá)成該粗Vt或目標(biāo)Vt，且同時(shí)使該Vg電平維持不變。
圖10以圖標(biāo)方式說(shuō)明該Vd及/或Vg電壓之又另一例示編程分布 曲線IOOO，其中，該編程分布曲線1000可用于圖4A至圖4D中的方 法400之粗及精編程操作之一中。該編程分布曲線1000包括Vd分布 曲線1002及Vg分布曲線1004，其中，藉由許多小Vg步進(jìn)(例如，Vgl 至Vgn)以達(dá)成該粗Vt或目標(biāo)Vt，也同時(shí)使該Vd電平維持不變。
圖11以圖標(biāo)方式說(shuō)明該Vd及/或Vg電壓之又另一例示編程分布 曲線IIOO，其中，該編程分布1100可用于圖4A至圖4D中的方法400 之粗及精編程操作之一中。該編程分布曲線llOO包括Vd分布曲線1102 及Vg分布曲線1104，其中，藉由Vd步進(jìn)及Vg步進(jìn)之組合以達(dá)成該 粗Vt或目標(biāo)Vt。于此變化，每一Vd步進(jìn)(例如，Vdl至Vdn)完成后， 會(huì)進(jìn)行一連串小幅度之Vg步進(jìn)(例如，Vgl至Vgn)，藉以根據(jù)本發(fā)明 之幾項(xiàng)實(shí)施態(tài)樣而達(dá)成另一種形式之粗或精編程。
再者，可采用介于該粗閾值電壓與該最終目標(biāo)閾值電壓之間的編 程值，進(jìn)行其它粗及精編程階段，該編程值是選擇性采用的、額外的、 以及不大不小的。舉例而言，若多級(jí)閃存之L3之該目標(biāo)Vt是2.1V， 而其L3之該粗Vt是設(shè)定為比該目標(biāo)Vt低400mV(例如，1.7V)，則可 采用例如為比該目標(biāo)Vt低200mV(例如，1.9V)之不大也不小的Vt，以 在各編程層級(jí)達(dá)成更精確的編程層級(jí)及Vt分布。
雖然已以一個(gè)或多個(gè)實(shí)行方法揭示及說(shuō)明本發(fā)明，熟習(xí)此技藝者 在閱讀及理解本說(shuō)明書(shū)之詳述及所附圖式后，將能對(duì)其作等效的變更 及修飾。本發(fā)明是包含所有此類(lèi)修飾及變更，且僅以下述之申請(qǐng)專(zhuān)利 范圍之范疇予以限制。特別在關(guān)于上述組件(組合、裝置、電路等)所執(zhí) 行之各種功用中，除非另外標(biāo)示，否則用以描述所述組件之名稱(chēng)(包含 關(guān)于"手段")是對(duì)應(yīng)于任何執(zhí)行所述組件之特定功用之組件(即其在功 用上為等效)，即使其在結(jié)構(gòu)上不等效于執(zhí)行本說(shuō)明書(shū)中所述之本發(fā)明 之例示實(shí)行方法之功能之所揭示的結(jié)構(gòu)。此外，雖然本發(fā)明之特征可
能僅以一種或幾種實(shí)行方法所揭示，然而此特征可結(jié)合其它實(shí)行方法 的一個(gè)或多個(gè)特征，以可在任何給定的或特定的應(yīng)用中為適宜的或有
利的。此外，"包括(include)"、"有(having)"、"有(has)"、"具有(with)" 等詞語(yǔ)之范圍或其變化是用于詳述或申請(qǐng)專(zhuān)利范圍中，所述詞語(yǔ)是包 含于與詞語(yǔ)"包括(comprising)"相似之方式中。 產(chǎn)業(yè)利用性
本方法可應(yīng)用于半導(dǎo)體制造及測(cè)試之領(lǐng)域，以提供編程具有多級(jí) 數(shù)據(jù)狀態(tài)之閃存裝置存儲(chǔ)單元之字符群組的方法。
權(quán)利要求
1.一種對(duì)多級(jí)閃存陣列的字線上的一個(gè)或多個(gè)存儲(chǔ)位進(jìn)行編程的方法(400)，所述存儲(chǔ)位具有兩個(gè)或更多個(gè)的編程層級(jí)(L2、L3、L4)及空白層級(jí)(L1)，所述層級(jí)包括對(duì)應(yīng)于三個(gè)或更多個(gè)閾值電壓(300)的三個(gè)或更多個(gè)數(shù)據(jù)層級(jí)，該方法包括下列步驟提供(410)待編程的一個(gè)或多個(gè)未編程的多級(jí)閃存位；對(duì)該陣列的所述存儲(chǔ)位執(zhí)行粗編程操作(430)，直至每一所述存儲(chǔ)位的該閾值電壓大致上相當(dāng)于粗閾值電壓為止，該粗閾值電壓是低于目標(biāo)閾值電壓的偏移值；以及對(duì)該陣列的所述存儲(chǔ)位執(zhí)行精編程操作(450)，直至每一存儲(chǔ)位的該閾值電壓大致上相當(dāng)于該目標(biāo)閾值電壓為止。
2. 如權(quán)利要求1所述的方法(400)，其中，該多級(jí)閃存陣列(100)的 所述存儲(chǔ)單元(200)包括雙面ONO閃存單元(200)，所述雙面ONO閃存 單元(200)對(duì)于每一位具有三個(gè)或更多個(gè)數(shù)據(jù)層級(jí)。
3. 如權(quán)利要求1所述的方法(400)，還包括對(duì)該字線上的每一所述 編程層級(jí)產(chǎn)生(420)動(dòng)態(tài)快位漏極電壓。
4. 如權(quán)利要求3所述的方法(400),其中，對(duì)該字線上的每一所述 編程層級(jí)產(chǎn)生(420)動(dòng)態(tài)快位漏極電壓包括下列步驟從該字線選擇(421)與每一編程層級(jí)關(guān)聯(lián)的多組樣本位； 從每一編程層級(jí)的最低可容許漏極電壓選擇(422)每一編程層級(jí)的 開(kāi)始漏極電壓；對(duì)與第一編程層級(jí)關(guān)聯(lián)的第一組樣本位施加(423)編程脈沖；增大(426)該第一組樣本位的該漏極電壓、柵極電壓、及該漏極與 柵極電壓的組合的其中之一；確定(424)第一漏極電壓，在該第一漏極電壓編程該組樣本位的快 位或者達(dá)到(425)最大漏極電壓電平；以及再選擇(429)與編程層級(jí)關(guān)聯(lián)的另一組樣本位，施加(423)編程脈沖，增大(426)該漏極與柵極電壓的其中之一，直至確定(427)與各自的編程 層級(jí)(428)關(guān)聯(lián)的每組樣本位的快位漏極電壓。
5. 如權(quán)利要求1所述的方法(400)，其中，該粗編程操作(430)包括 下列步驟設(shè)定(43 l)編程驗(yàn)證值以對(duì)應(yīng)于該粗閾值電壓；選擇(432)漏極與柵極電壓的預(yù)定編程分布曲線，用以根據(jù)單元位 對(duì)的編程模式(433)而對(duì)所述位進(jìn)行編程；根據(jù)該編程分布曲線對(duì)所述位施加(436， 442)編程脈沖；根據(jù)該編程分布曲線(433)對(duì)所述位再施加(436, 442)編程脈沖，直 至所述存儲(chǔ)單元的每一位(446)的該閾值電壓大致上相當(dāng)于(434， 440)該 編程驗(yàn)證值的該粗閾值電壓；以及取消選擇所述粗己編程位(438, 444)。
6. 如權(quán)利要求5所述的方法(400)，還包括對(duì)所述存儲(chǔ)單元位對(duì)的 每一位交替地施加該編程脈沖(436, 442)，以獲得改良的CBD控制。
7. 如權(quán)利要求5所述的方法(400)，其中，該預(yù)定編程分布曲線(433) 包括以連續(xù)的編程脈沖施加至所述位的該漏極與柵極電壓的預(yù)定模式 (800、 900、 1000、 1100)。
8. 如權(quán)利要求7所述的方法(400),其中，相對(duì)于為該字線上的每 一所述編程層級(jí)所產(chǎn)生的動(dòng)態(tài)快位漏極電壓(705)，該預(yù)定編程分布曲 線(433)還從初始粗開(kāi)始漏極電壓及初始粗開(kāi)始柵極電壓(706)改變?cè)撀?極電壓、該柵極電壓、及該漏極與柵極電壓的組合的其中之一。
9. 如權(quán)利要求7所述的方法(400)，其中，該預(yù)定編程分布曲線(423, 700)基于相對(duì)于該動(dòng)態(tài)快位漏極電壓(705)的預(yù)定數(shù)量的編程脈沖(710) 偏移，而提供粗開(kāi)始漏極電壓(706)及上漏極電壓(712)。
10. 如權(quán)利要求1所述的方法(400)，其中，該精編程操作(450)包 括下列步驟 設(shè)定(451)編程驗(yàn)證值以對(duì)應(yīng)于該目標(biāo)閾值電壓；選擇(433)漏極與柵極電壓的預(yù)定編程分布曲線，用以根據(jù)單元位 對(duì)的編程模式對(duì)所述位進(jìn)行編程；根據(jù)該編程分布曲線對(duì)所述位施加編程脈沖；根據(jù)該編程分布曲線對(duì)所述位再施加編程脈沖，直至所述存儲(chǔ)單 元的每一位的該閾值電壓大致上相當(dāng)于該編程驗(yàn)證值的該精閾值電 壓；以及取消選擇所述精已編程位。
全文摘要
提供對(duì)多級(jí)閃存單元(MLB)的字線進(jìn)行編程的方法(400)，該存儲(chǔ)單元是每一位具有三個(gè)或更多個(gè)之?dāng)?shù)據(jù)層級(jí)對(duì)應(yīng)于三個(gè)或更多個(gè)之閾值電壓(300)。本發(fā)明采用交互式編程算法(400)，藉以于兩個(gè)編程階段中將存儲(chǔ)單元的字線之位編程，以達(dá)成高度緊密之Vt分布，其中，前述兩個(gè)編程階段包括粗編程階段(430)及精編程階段(450)。
文檔編號(hào)G11C16/04GK101099217SQ200580046493
公開(kāi)日2008年1月2日 申請(qǐng)日期2005年12月20日 優(yōu)先權(quán)日2005年1月13日
發(fā)明者D·漢密爾頓, F·巴薩爾, M·堀池 申請(qǐng)人:斯班遜有限公司