專利名稱：具有用于讀寫操作的字線定時(shí)控件的存儲器陣列電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及諸如半導(dǎo)體存儲器陣列的固態(tài)存儲器件，本發(fā)明更特別地涉及用于這種陣列的讀/寫控制電路。
背景技術(shù)：
計(jì)算機(jī)系統(tǒng)使用諸如CPU的數(shù)據(jù)處理器，它通過存儲器控制器電路耦接到一個(gè)或多個(gè)諸如半導(dǎo)體存儲單元陣列的存儲器件。在利用存儲器控制器電路從該存儲器件讀取存儲的位和將處理的位寫入其內(nèi)的操作期間，該處理器以二進(jìn)制數(shù)字或“位”的形式規(guī)則地與存儲器件交換信息。
諸如隨機(jī)存取存儲器(“RAM”)器件的傳統(tǒng)存儲器件通常包括由多個(gè)以行和列的方式排列的存儲單元構(gòu)成的存儲器陣列。通常，為了將數(shù)據(jù)位寫入存儲器陣列的指定存儲單元，響應(yīng)內(nèi)部時(shí)鐘信號，存儲器控制器將該數(shù)據(jù)位提供到該存儲器件的輸入緩沖器。然后，響應(yīng)存儲器控制器提供到存儲器件的數(shù)據(jù)時(shí)鐘信號，將該數(shù)據(jù)位鎖存到存儲器陣列。為了將數(shù)據(jù)可靠傳送到存儲器陣列，在存儲器控制器的內(nèi)部時(shí)鐘與數(shù)據(jù)時(shí)鐘信號之間必須有足夠的時(shí)間延遲，使得當(dāng)數(shù)據(jù)位穩(wěn)定時(shí)，在輸入緩沖器對數(shù)據(jù)位進(jìn)行采樣。
同樣，為了從存儲器陣列的指定存儲單元讀出數(shù)據(jù)位，響應(yīng)存儲器控制器提供到存儲器件的數(shù)據(jù)時(shí)鐘信號，將該數(shù)據(jù)位從存儲器陣列鎖存到輸出緩沖器。然后，響應(yīng)存儲器控制器的內(nèi)部時(shí)鐘信號，將該數(shù)據(jù)位鎖存到存儲器控制器。為了保證存儲器控制器在位值穩(wěn)定時(shí)對數(shù)據(jù)位進(jìn)行采樣，在數(shù)據(jù)時(shí)鐘信號與存儲器控制器的內(nèi)部時(shí)鐘信號之間必須保證足夠的時(shí)間延遲。
在背景技術(shù)中，對于讀操作和寫操作，數(shù)據(jù)時(shí)鐘信號(通常將它施加到存儲單元陣列的字線)的激活/禁用(disable)與存儲器控制器電路的內(nèi)部時(shí)鐘之間的定時(shí)(timing)相同。然而，因?yàn)樽x操作的要求與寫操作的要求不同，所以傳統(tǒng)的定時(shí)解決方案不能體現(xiàn)優(yōu)化電路性能。
例如，在讀操作中，禁用字線必須等待完成形成位線讀信號，這對讀出放大器電路的正確操作是重要的。然而，在寫操作中，為了將該位值驅(qū)動進(jìn)入存儲單元，需要更大的電流，因此，完成形成位線寫信號比形成位線讀信號快。結(jié)果，讀操作的字線禁用定時(shí)要求妨礙了寫操作的速度，因此，導(dǎo)致寫操作可能較慢。
特別是，如圖1所示，在典型讀周期之前，存儲單元的位線(BLREAD)被預(yù)充電到VDD電平。在讀周期期間，在讀該單元時(shí)，當(dāng)數(shù)據(jù)時(shí)鐘信號激活字線WL時(shí)，通常大約100μA的電流通常將位線電壓拉低100mV到200mV，如基準(zhǔn)線Vr所示。讀周期一完成，就開始預(yù)充電，直到位線電平被再一次完全預(yù)充電到如圖所示的VDD電平。此時(shí)，可以再一次開始執(zhí)行讀周期。預(yù)充電位線所需的時(shí)間比位線從基準(zhǔn)點(diǎn)A過渡到基準(zhǔn)點(diǎn)B所需時(shí)間要少的多，因?yàn)橥ǔＶ恍枥么蠹s100至200mV的電壓對位線進(jìn)行充電。
相反，寫周期期間的位線定時(shí)(BL WRITE)與讀周期的位線定時(shí)顯著不同。與讀周期類似，將典型寫周期之前的位線(BL WRITE)預(yù)充電到VDD電平，如圖1所示。寫周期期間，位線被下拉到地電平GND，當(dāng)位線電壓達(dá)到地電平時(shí)，完成寫周期。然而，在背景技術(shù)，在完成讀周期的時(shí)間之前，不開始對位線進(jìn)行預(yù)充電，因?yàn)樽x操作和寫操作相同的字線禁用定時(shí)意味著，必須在完成形成位線讀信號之前，使字線禁用延遲時(shí)間量D。
因此，在本技術(shù)領(lǐng)域內(nèi)，需要通過提供保證較短寫周期時(shí)間的存儲器件，改善半導(dǎo)體存儲器陣列電路的性能。

發(fā)明內(nèi)容
本發(fā)明克服了背景技術(shù)的缺陷，而且通過根據(jù)一個(gè)實(shí)施例提供存儲單元電路，在本技術(shù)領(lǐng)域內(nèi)具有顯著進(jìn)步，該存儲單元電路包括可尋址存儲單元陣列，每個(gè)可尋址存儲單元耦接到相應(yīng)字線和一對相應(yīng)位線；讀出放大器，耦接到位線，用于讀出存儲在存儲單元內(nèi)的數(shù)據(jù)；寫電路，耦接到位線，用于將數(shù)據(jù)寫入存儲單元；以及定時(shí)控制器，用于在存儲單元電路的讀周期期間，將讀出放大器選通信號提供到讀出放大器的選通輸入端，用于在存儲單元電路的寫周期期間，將寫電路選通信號提供到寫電路的選通輸入端，以及用于在讀周期期間，將字線讀選通信號提供到字線，而在寫周期期間，將字線寫選通信號提供到字線，其中字線讀選通信號的定時(shí)與字線寫選通信號的定時(shí)不同，而且與讀出放大器操作和寫電路操作的相應(yīng)定時(shí)相關(guān)。
在某些實(shí)施例中，讀出放大器選通信號與字線讀選通信號相關(guān)。
在某些實(shí)施例中，寫電路選通信號與字線寫選通信號相關(guān)。
在某些實(shí)施例中，讀出放大器選通信號與字線讀選通信號耦接。
在某些實(shí)施例中，寫電路選通信號與字線寫選通信號耦接。
在某些實(shí)施例中，定時(shí)控制器包括邏輯“或”電路，其輸出端耦接到字線，而其各輸入端分別耦接到獨(dú)立讀時(shí)鐘信號和寫時(shí)鐘信號。
在某些實(shí)施例中，字線地址電路耦接在字線與定時(shí)控制器輸出端之間。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種用于控制存儲單元電路的方法，包括步驟在讀周期期間，將讀操作定時(shí)信號提供到該電路的字線，該讀操作定時(shí)信號與用于檢測從存儲單元電路讀出的存儲信息的讀出放大器的讀出放大器定時(shí)信號相關(guān)；以及在寫周期期間，將寫操作定時(shí)信號提供到該電路的字線，寫操作定時(shí)信號與用于將信息寫入存儲單元電路的寫電路的寫電路定時(shí)信號相關(guān)。
根據(jù)下面結(jié)合附圖所做的說明，可以進(jìn)一步理解各實(shí)施例的上述以及/或者其他方面、特征和/或者優(yōu)點(diǎn)。如果有利，各實(shí)施例可以包括而且/或者不包括不同方面、特征和/或者優(yōu)點(diǎn)。此外，如果有利，各實(shí)施例可以將其他實(shí)施例的一個(gè)或者多個(gè)方面或者特征組合在一起。不應(yīng)該認(rèn)為對特定實(shí)施例的方面、特征和/或者優(yōu)點(diǎn)所做的描述對其他實(shí)施例或者權(quán)利要求構(gòu)成限制。


作為例子，附圖示出本發(fā)明的各種實(shí)施例，而且并不局限于該例子，其中圖1是根據(jù)傳統(tǒng)技術(shù)的存儲單元陣列讀/寫操作的時(shí)序圖；圖2是根據(jù)本發(fā)明典型實(shí)施例的存儲單元陣列電路的電路圖；以及圖3是根據(jù)本發(fā)明典型實(shí)施例的存儲單元陣列的讀操作和寫操作的時(shí)序圖。
具體實(shí)施例方式
如圖2所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例，存儲單元陣列電路設(shè)置了定時(shí)控制器200，用于對讀操作和寫操作實(shí)現(xiàn)獨(dú)立的定時(shí)信號生成過程。
根據(jù)所示的實(shí)施例，將讀時(shí)鐘Rclock和寫時(shí)鐘Wclock饋送到定時(shí)控制器200。還對讀操作和寫操作提供不同的延遲201和202。該獨(dú)立時(shí)鐘信號輸入到邏輯“或”門203?！盎颉遍T203的輸出提供到字線尋址“與”門204的第一輸入端，其另一個(gè)輸入端耦接到字線地址總線。因此，當(dāng)“或”門203的輸出是邏輯高時(shí)，換句話說，當(dāng)讀時(shí)鐘Rclock或者寫時(shí)鐘Wclock是高電平時(shí)，激活被尋址的字線。
還通過信號線211將讀時(shí)鐘Rclock提供到讀出放大器電路206的選通(enable)端，在讀操作期間，該讀出放大器電路206檢測從存儲單元205讀出的位值，然后，通過檢測位線之間的微小的壓差，檢測該值。
還通過信號線212將寫時(shí)鐘Rclock提供到寫電路207的選通端，根據(jù)提供到寫電路207的寫數(shù)據(jù)輸入端的寫數(shù)據(jù)，寫電路207將數(shù)據(jù)寫入選擇的存儲單元205。
如圖3所示，根據(jù)出現(xiàn)讀周期還是寫周期，將不同的字線激活/禁用信號提供到耦接到地址電路204的輸出端的字線。在讀操作期間，字線選通信號RWL被施加到該字線，這適應(yīng)了位線上讀操作電壓過渡(transition)的特征，如線BL READ所示。
相反，在寫操作期間，字線選通信號WWL被施加到字線，這適應(yīng)了位線上寫操作電壓過渡的特征，如位線BL WRIT所示。
這樣，存儲單元陣列電路的電路性能被優(yōu)化，具有高性能因數(shù)。通過對讀操作和寫操作提供獨(dú)立的定時(shí)信號生成過程，該讀操作字線定時(shí)與讀出放大器206的讀出放大器定時(shí)相關(guān)，而寫操作字線定時(shí)與寫電路207的寫電路定時(shí)相關(guān)。這種實(shí)現(xiàn)還提高了定時(shí)余量，而且還可以用于電路調(diào)試操作。
盡管可以以許多不同的方式實(shí)現(xiàn)本發(fā)明，但是，在此描述了許多說明性實(shí)施例，顯然，應(yīng)該認(rèn)為本公開是提供說明本發(fā)明原理的例子，而且這些例子無意使本發(fā)明局限于在此描述和/或者在此示出的說明性實(shí)施例。
盡管在此描述了本發(fā)明的說明性實(shí)施例，但是，本發(fā)明并不局限于在此描述的各種說明性實(shí)施例，而是包括本技術(shù)領(lǐng)域內(nèi)的技術(shù)人員根據(jù)本公開設(shè)想的具有等同元素、變型、省略、組合(例如各種實(shí)施例的各方面的)修改和/或替換的任意實(shí)施例或者所有實(shí)施例。應(yīng)當(dāng)根據(jù)權(quán)利要求中采用的語言廣泛解釋權(quán)利要求(例如包括后附的權(quán)利要求)中的限定，而且這些限定并不局限于本說明書中描述的例子，或者在提出該申請期間描述的例子，可以認(rèn)為這些例子是非排他性的。例如，在本公開中，術(shù)語“優(yōu)選”是非排他性的，而且意思是“優(yōu)選，但是并不局限于此”。在該公開中以及在提出該申請期間，僅當(dāng)如果對于具體權(quán)利要求限定，在該限定中出現(xiàn)下面的所有情況，采用裝置加功能或者步驟加功能的限定a)明確敘述“用于...的裝置”或者“用于...的步驟”；b)明確敘述相應(yīng)功能；以及c)未敘述結(jié)構(gòu)，材料或支持該結(jié)構(gòu)的動作。在公開中以及在提出該申請期間，術(shù)語“本發(fā)明”或者“發(fā)明”可用作本公開中的一個(gè)或者多個(gè)方面的基準(zhǔn)。不應(yīng)該將本發(fā)明或者發(fā)明錯(cuò)誤地理解為臨界表示，不應(yīng)該錯(cuò)誤地理解為應(yīng)用所有方面或者所有實(shí)施例(即，應(yīng)該明白，本發(fā)明具有許多方面和實(shí)施例)，而且不應(yīng)該錯(cuò)誤地理解為限制了該申請或者權(quán)利要求的范圍。在該公開中以及在提出該申請進(jìn)行期間，術(shù)語“實(shí)施例”可以用于描述任意方面、特征、處理或者步驟，它們的任意組合以及/或者它們的任何一部分，等等。在一些例子中，各種實(shí)施例可能包括重疊特征。在該公開中，可以使用下面的縮寫語意思是“例如”的“e.g.”，以及意思是“十分注意”(特別注意)的“NB”。
權(quán)利要求
1.一種存儲單元電路，包括可尋址存儲單元(205)陣列，每個(gè)可尋址存儲單元(205)耦接到相應(yīng)字線和一對相應(yīng)位線；讀出放大器(206)，耦接到所述位線，用于讀出存儲在所述存儲單元內(nèi)的數(shù)據(jù)；寫電路(207)，耦接到所述位線，用于將數(shù)據(jù)寫入所述存儲單元；以及定時(shí)控制器(200)，用于在所述存儲單元電路的讀周期期間，將讀出放大器選通信號提供到所述讀出放大器的選通輸入端，用于在所述存儲單元電路的寫周期期間，將寫電路選通信號提供到所述寫電路的選通輸入端，以及用于在所述讀周期期間，將字線讀選通信號提供到所述字線，而在所述寫周期期間，將字線寫選通信號提供到所述字線；其中所述字線讀選通信號的定時(shí)與所述字線寫選通信號的定時(shí)不同。
2.根據(jù)權(quán)利要求1所述的存儲單元電路，其中所述讀出放大器選通信號與所述字線讀選通信號相關(guān)。
3.根據(jù)權(quán)利要求1所述的存儲單元電路，其中所述寫電路選通信號與所述字線寫選通信號相關(guān)。
4.根據(jù)權(quán)利要求1所述的存儲單元電路，其中所述讀出放大器選通信號與所述字線讀選通信號耦接。
5.根據(jù)權(quán)利要求1所述的存儲單元電路，其中所述寫電路選通信號與所述字線寫選通信號耦接。
6.根據(jù)權(quán)利要求1所述的存儲單元電路，其中所述定時(shí)控制器(200)包括邏輯“或”電路(203)，其輸出端耦接到所述字線，而其輸入端分別耦接到獨(dú)立讀時(shí)鐘信號和寫時(shí)鐘信號。
7.根據(jù)權(quán)利要求6所述的存儲單元電路，進(jìn)一步包括字線地址電路(204)，耦接在所述字線與所述定時(shí)控制器輸出端之間。
8.一種存儲單元電路，包括可尋址存儲單元(205)陣列，每個(gè)可尋址存儲單元(205)耦接到相應(yīng)字線和一對相應(yīng)位線；讀出放大器(206)，耦接到所述位線，用于讀出存儲在所述存儲單元內(nèi)的數(shù)據(jù)；寫電路(207)，耦接到所述位線，用于將數(shù)據(jù)寫入所述存儲單元；以及定時(shí)控制器(200)，用于在所述存儲單元電路的讀周期期間，將讀出放大器選通信號提供到所述讀出放大器的選通輸入端，用于在所述存儲單元電路的寫周期期間，將寫電路選通信號提供到所述寫電路的選通輸入端，以及用于在所述讀周期期間，將字線讀選通信號提供到所述字線，而在所述寫周期期間，將字線寫選通信號提供到所述字線；其中所述定時(shí)控制器包括邏輯“或”電路(203)，其輸出端耦接到所述字線，而其輸入端分別耦接到獨(dú)立讀時(shí)鐘信號和寫時(shí)鐘信號。
9.根據(jù)權(quán)利要求8所述的存儲單元電路，其中所述讀出放大器選通信號與所述字線讀選通信號相關(guān)。
10.根據(jù)權(quán)利要求8所述的存儲單元電路，其中所述寫電路選通信號與所述字線寫選通信號相關(guān)。
11.根據(jù)權(quán)利要求8所述的存儲單元電路，其中所述讀出放大器選通信號與所述字線讀選通信號耦接。
12.根據(jù)權(quán)利要求8所述的存儲單元電路，其中所述寫電路選通信號與所述字線寫選通信號耦接。
13.根據(jù)權(quán)利要求8所述的存儲單元電路，進(jìn)一步包括字線地址電路(204)，耦接在所述字線與所述定時(shí)控制器輸出端之間。
14.一種用于控制存儲單元電路的方法，包括步驟在讀周期期間，將讀操作定時(shí)信號提供到所述電路的字線，所述讀操作定時(shí)信號與用于檢測從所述存儲單元電路讀出的存儲信息的讀出放大器(206)的讀出放大器定時(shí)信號相關(guān)；以及在寫周期期間，將寫操作定時(shí)信號提供到所述電路的字線，所述寫操作定時(shí)信號與用于將信息寫入所述存儲單元電路的寫電路(207)的寫電路定時(shí)信號相關(guān)。
15.根據(jù)權(quán)利要求14所述的方法，其中所述讀出放大器定時(shí)信號與所述字線讀操作定時(shí)信號相關(guān)。
16.根據(jù)權(quán)利要求14所述的方法，其中所述寫電路定時(shí)信號與所述字線寫操作定時(shí)信號相關(guān)。
17.根據(jù)權(quán)利要求14所述的方法，其中所述讀出放大器定時(shí)信號與所述字線讀操作定時(shí)信號耦接。
18.根據(jù)權(quán)利要求14所述的方法，其中所述寫電路定時(shí)信號與所述字線寫操作定時(shí)信號耦接。
全文摘要
分別在存儲單元電路的讀周期和寫周期期間，存儲單元電路的定時(shí)控制器(200)提供獨(dú)立的讀出放大器定時(shí)信號和寫電路定時(shí)信號。字線讀選通信號的定時(shí)與字線寫選通信號的定時(shí)不同，而且與讀出放大器定時(shí)信號和寫電路定時(shí)信號相關(guān)。通過對存儲單元電路的讀操作和寫操作分別產(chǎn)生定時(shí)信號，改善了電路的性能。
文檔編號G11C7/22GK1825469SQ20061000246
公開日2006年8月30日 申請日期2006年1月26日 優(yōu)先權(quán)日2005年1月31日
發(fā)明者川澄篤 申請人:株式會社東芝