專利名稱：一種應用于快閃存儲器的靈敏放大器電路的制作方法
技術領域：
一種應用于快閃存儲器的靈敏放大器電路屬于快閃存儲器設計，尤其涉及到低電源電壓下快閃存儲器中讀取操作電路的設計。
背景技術：
快閃存儲器是目前廣泛應用的非揮發(fā)性存儲器，把存儲單元里的信息讀出是整個存儲器最關鍵的操作，完成這一操作的最核心的電路是靈敏放大器電路。目前的靈敏放大器電路設計中，有三種結構最常用電流鏡型、鎖存型和負載型。電流鏡型和鎖存型結構由于沿位線方向?qū)﹄娫措妷嚎s小的限制以及對噪聲差的免疫能力，不適合低電源電壓下快閃存儲器中讀取操作的應用。而傳統(tǒng)的負載型結構的靈敏放大器由于受預充路徑存在的電流瓶頸的影響，導致預充速度很低。
圖1是傳統(tǒng)的負載型靈敏放大器的電路示意圖，采用柵漏相接的低壓PMOS管101做負載管，這樣當電源電壓縮小時，沿著位線方向至少存在一個PMOS管閾值的電壓損失；采用單相位預充單元100對選中的位線進行預充，可以提高讀取速度，但是預充路徑由于箝位電路102的弱上拉負反饋而存在電流瓶頸，導致預充速度下降；而箝位電路采用反相器103反饋進行單級箝位，由于電源波動和位線帶來的耦合噪聲對位線電壓影響很大，導致系統(tǒng)的噪聲免疫力下降。104為隔離管，將位線和數(shù)據(jù)線隔開。105為譯碼電路，選中相應的位線。106為參考電壓產(chǎn)生模塊。107是比較器，將數(shù)據(jù)線上的電壓和參考電壓進行比較，輸出存儲單元的信息。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種適用于低電源電壓下快閃存儲器中快速讀取操作的靈敏放大器電路。它通過雙相位預充電路產(chǎn)生兩條預充路徑對位線進行預充，使該電路具有更快的預充速度。另外還通過一個正反饋的自調(diào)節(jié)負載將位線電流轉(zhuǎn)換成電壓，通過兩級穩(wěn)壓電路對位線電壓進行箝位，使該靈敏放大器電路能夠降低電源電壓縮小的限制，并提高了系統(tǒng)的噪聲免疫能力。
本發(fā)明所提出的應用于快閃存儲器的靈敏放大器電路，含有負載電路、預充電路、和箝位電路，其中負載電路，含有一個PMOS管(MP1)，其柵端連接所述預充電路，源端連接電源VDD，漏端連接比較器的數(shù)據(jù)線；預充電路，含有一個第一NMOS管(MN1)，該第一NMOS管(MN1)的柵端連接預充信號,漏端連接電源VDD，源端連接所述PMOS管(MP1)的漏端；箝位電路，含有一個第一反相器(INV2)和第二NMOS管(MN3)，所述第一反相器(INV2)的輸入端接位線，輸出端連接第二NMOS管(MN3)的柵端；所述第二NMOS管(MN3)的漏端連接所述PMOS管(MP1)的漏端，其源端連接位線；其特征在于，所述預充電路是雙相位預充電路，它還含有一個第三NMOS管(MN2)，該第三NMOS管(MN2)的柵端連接一個與所述第一NMOS管(MN1)的預充信號同步或異步的另一個預充信號，其漏端連接電源VDD，其源端連接所述第二NMOS管(MN3)的柵端。
其特征還在于，所述負載電路是一個自調(diào)節(jié)負載電路，它還含有一個第二反相器(INV1)，所述第二反相器(INV1)的輸入端連接所述PMOS管(MP1)的漏端，其輸出端連接所述PMOS管(MP1)的柵端。
其特征還在于，所述箝位電路是兩級箝位電路，它還含有一個二極管，該二極管的正極連接所述第一反相器(INV2)的低電平驅(qū)動端，其負極接地。所述二極管是一個第四NMOS管(MN4)，其柵端和漏端連接所述第一反相器(INV2)的低電平驅(qū)動端，其源端接地。
試驗證明，本發(fā)明能夠?qū)崿F(xiàn)的低電源電壓下快閃存儲器的快速讀取，同時還提高了系統(tǒng)的噪聲免疫能力。


圖1，傳統(tǒng)的靈敏放大器電路示意圖；其中，a表示數(shù)據(jù)線，b表示選中的位線，c表示選中的存儲單元；圖2，本發(fā)明提出的適用于低電源電壓下快閃存儲器中快速讀取操作的靈敏放大器電路示意圖；圖3，本發(fā)明提出的電路和傳統(tǒng)電路在預充操作時，位線電壓變化示意圖；圖4，本發(fā)明提出的電路和傳統(tǒng)電路在工作過程中，數(shù)據(jù)線電壓變化示意圖；圖5，本發(fā)明提出的電路和傳統(tǒng)電路在電源電壓波動時，位線電壓波動示意圖。
具體實施例方式結合

本發(fā)明的具體實施方式
。
如圖2所示，雙相位預充電路109由NMOS管MN1和MN2構成的兩個預充路徑組成，它們分別由兩個同步或者異步控制信號Prech1和Prech2控制，在對位線進行預充的同時，對限制預充電流的NMOS隔離管MN3的柵端進行充電，使得MN3能迅速達到最大導通狀態(tài)，有利于經(jīng)過MN1的預充電流迅速通過MN3對位線進行預充電，從而消除了預充電流的瓶頸，進而得到更快的預充速度。
如圖2，在負載電路中加入了反相器，形成了自調(diào)節(jié)負載電路，該負載電路108由一個反相器INV1和一個低壓PMOS管MP1組成，首先由于PMOS管MP1的源漏壓降和數(shù)據(jù)線電壓成反向變化，在相同的位線電流擺幅的情形下，相比較傳統(tǒng)靈敏放大器電路而言，此電路的數(shù)據(jù)線電壓擺幅更大，這樣使得比較器的速度加快而得到更快的感應速度；同時，由于數(shù)據(jù)線上電壓的建立時間決定于負載電流和位線電流的差，自調(diào)節(jié)負載108能根據(jù)位線電流的大小自適應的改變負載電流的大小而得到更大的電流差，當選中的存儲單元為擦除狀態(tài)時，位線電流大，會使得數(shù)據(jù)線上電壓下降，經(jīng)過反相器INV1后使得PMOS管MP1的柵極電壓上升，最后使得流經(jīng)MP1的電流降低，這樣位線電流和負載電流大小的差值越來越大，數(shù)據(jù)線電壓下降越來越快，從而可減小數(shù)據(jù)線上電壓的建立時間。當選中的存儲單元為編程狀態(tài)時，位線電流小，數(shù)據(jù)線上電壓會升高，此時的PMOS管MP1的源漏壓降決定了電路能正常工作的電源電壓最小值，由于本發(fā)明采用反相器反饋，使得PMOS管MP1的柵極電壓可以降為0V，進而使得此時PMOS管的源漏壓降最小，從而使得靈敏放大器電路更適合低壓操作。
如圖2，和傳統(tǒng)的箝位電路相比，本發(fā)明提出的箝位電路110增加了一級箝位，構成了兩級箝位電路。本實施例中，通過一個二極管111對反饋反相器INV2的低電平驅(qū)動端進行箝位，使得反相器INV2的輸出電平在電源電壓和二極管的導通電壓之間波動，從而減小了電源電壓的波動和位線間耦合噪聲對位線電位的影響，提高了系統(tǒng)的噪聲免疫能力。二極管111是一個漏柵相接，并接INV2的低電平驅(qū)動端，源端接地的低壓MNOS管MN4。
圖3是本發(fā)明提出的電路和傳統(tǒng)電路在預充操作時，位線電壓VBL變化示意圖。其中112和113分別對應于傳統(tǒng)電路和本發(fā)明提出的電路在預充操作時位線電壓變化曲線，在剛開始進行預充時，隔離管的柵端電壓和位線電壓都接地電位，傳統(tǒng)的電路由于箝位反相器的上拉能力很弱，導致隔離管的柵端電壓上升很慢而限制了預充電流，最終當位線電壓達到設計的預充電壓值Vrg的預充時間為ts；本發(fā)明提出的電路中采用了雙相位預充的電路結構，當位線電壓升高時，隔離管的柵端電壓由于Prech2控制的預充支路的存在而迅速升高，使得隔離管能迅速導通，從而減小了其對預充電流的限制，縮短了預充的時間到tm。
圖4是本發(fā)明提出的電路和傳統(tǒng)電路在工作過程中，數(shù)據(jù)線電壓VDL變化示意圖。其中114是預充過程中數(shù)據(jù)線電壓的變化曲線，最終電壓為設計的預充電壓值Vrg，115和116分別是傳統(tǒng)靈敏放大器電路感應操作時，編程狀態(tài)和擦除狀態(tài)的存儲單元對應的數(shù)據(jù)線電壓變化曲線，其最終的電壓分別為設計的穩(wěn)態(tài)電壓Vpmg2和Vers2，其數(shù)據(jù)線電壓建立時間和數(shù)據(jù)線的電壓窗口分別為t2和V2；而117和118則是本發(fā)明提出的靈敏放大器電路在感應操作時，編程狀態(tài)和擦除狀態(tài)的存儲單元對應的數(shù)據(jù)線電壓變化曲線，其最終的電壓分別為設計的穩(wěn)態(tài)電壓Vpmg1和Vers1，其數(shù)據(jù)線電壓建立時間和數(shù)據(jù)線的電壓窗口分別為t1和V1；119是參考電壓的變化曲線，其最終的電壓為設計的參考電壓Vref?？梢钥吹奖景l(fā)明提出的電路可以得到更快的數(shù)據(jù)線電壓建立時間和更大的數(shù)據(jù)線電壓窗口，因而具備更快的感應速度。
圖5是本發(fā)明提出的電路和傳統(tǒng)電路在電源電壓波動時，位線電壓波動示意圖。其中121和120分別對應于本發(fā)明提出的電路和傳統(tǒng)電路在電源電壓波動時，位線電壓變化曲線。由于二極管對反饋反相器的低電平驅(qū)動端的箝位作用，位線電壓的波動幅度減小了一半。
如上所述，本發(fā)明提出的靈敏放大器電路能夠?qū)崿F(xiàn)低電源電壓下快閃存儲器的快速讀取操作，同時還提高了系統(tǒng)的噪聲免疫能力。
盡管上述描述非常詳細，但這僅僅是本發(fā)明原理的說明，很顯然，本發(fā)明不局限于本文所披露和說明的這個實施例。因此，不超出本發(fā)明構思和范圍內(nèi)可能做出的適當變化都將包含在本發(fā)明的進一步實施例中。
權利要求
1.一種應用于快閃存儲器的靈敏放大器電路，含有負載電路、預充電路、和箝位電路，其中負載電路，含有一個PMOS管(MP1)，其柵端連接所述預充電路，源端連接電源VDD，漏端連接比較器的數(shù)據(jù)線；預充電路，含有一個第一NMOS管(MN1)，該第一NMOS管(MN1)的柵端連接預充信號，漏端連接電源VDD，源端連接所述PMOS管(MP1)的漏端；箝位電路，含有一個第一反相器(INV2)和第二NMOS管(MN3)，所述第一反相器(INV2)的輸入端接位線，輸出端連接第二NMOS管(MN3)的柵端；所述第二NMOS管(MN3)的漏端連接所述PMOS管(MP1)的漏端，其源端連接位線；其特征在于，所述預充電路是雙相位預充電路，它還含有一個第三NMOS管(MN2)，該第三NMOS管(MN2)的柵端連接一個與所述第一NMOS管(MN1)的預充信號同步或異步的另一個預充信號，其漏端連接電源VDD，其源端連接所述第二NMOS管(MN3)的柵端。
2.如權利要求1所述的應用于快閃存儲器的靈敏放大器電路，其特征在于，所述負載電路是一個自調(diào)節(jié)負載電路，它還含有一個第二反相器(INV1)，所述第二反相器(INV1)的輸入端連接所述PMOS管(MP1)的漏端，其輸出端連接所述PMOS管(MP1)的柵端。
3.如權利要求1所述的應用于快閃存儲器的靈敏放大器電路，其特征在于，所述箝位電路是兩級箝位電路，它還含有一個二極管，該二極管的正極連接所述第一反相器(INV2)的低電平驅(qū)動端，其負極接地。
4.如權利要求3所述的應用于快閃存儲器的靈敏放大器電路，其特征在于，所述二極管是一個第四NMOS管(MN4)，其柵端和漏端連接所述第一反相器(INV2)的低電平驅(qū)動端，其源端接地。
全文摘要
一種應用于快閃存儲器的靈敏放大器電路屬于快閃存儲器設計，尤其涉及到低電源電壓下快閃存儲器中讀取操作電路的設計。其特征在于，該電路中采用了雙相位預充電路，由兩個同步或異步信號控制的NMOS管組成兩個預充路徑，在對位線進行預充的同時，對限制預充電流的NMOS隔離管的柵端進行充電，使得隔離管能迅速達到最大導通狀態(tài)，有利于對位線進行預充電，消除了預充電流的瓶頸，進而得到更快的預充速度。本發(fā)明還采用了自調(diào)節(jié)負載電路和兩級箝位電路，實現(xiàn)了低電源電壓下快閃存儲器的快速讀取，同時還提高了系統(tǒng)的噪聲免疫能力。
文檔編號G11C11/419GK1845253SQ20061001181
公開日2006年10月11日 申請日期2006年4月28日 優(yōu)先權日2006年4月28日
發(fā)明者楊光軍, 伍冬, 潘立陽, 朱鈞 申請人:清華大學