專利名稱：用于驗證預(yù)先擦除的具有頁緩沖器的非易失性存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器裝置，且更具體地講，涉及一種具有頁緩沖器以用于預(yù)先擦除驗證的與非(NAND)快閃存儲器裝置。
背景技術(shù)：
存在對非易失性存儲器的增長的需求，該非易失性存儲器裝置可被電編程及擦除而不需要以恒定周期重寫數(shù)據(jù)的刷新功能。術(shù)語“編程”意指將數(shù)據(jù)寫入存儲器單元中的操作。
對于存儲器裝置的較高集成，已開發(fā)一種NAND快閃存儲器裝置，其中多個存儲器單元串聯(lián)連接(即，其中鄰近單元共用漏極或源極的結(jié)構(gòu))以形成一串。該NAND快閃存儲器裝置是一種順序地讀取信息的存儲器裝置，其不同于或非(NOR)快閃存儲器裝置。
NAND快閃存儲器裝置使用頁緩沖器以便用一短時期儲存大容量信息或讀取所儲存的信息。該頁緩沖器用以自I/O焊盤接收大容量數(shù)據(jù)且將該數(shù)據(jù)提供給存儲器單元，或?qū)⒃摯鎯ζ鲉卧臄?shù)據(jù)儲存于其中并隨后輸出數(shù)據(jù)。該頁緩沖器一般由單一寄存器建構(gòu)以暫時地儲存數(shù)據(jù)。然而，近來，頁緩沖器采用雙寄存器以便當(dāng)在該NAND快閃存儲器裝置中編程大量數(shù)據(jù)時增加編程速度。
在其中在NAND快閃存儲器裝置中執(zhí)行擦除操作的情形中，存在如下的情形其中，由于擦除速度、單元的閾值電壓(Vt)分布、擦除偏壓等而過度地擦除該單元。在其中過度地擦除單元的情形中，該單元的擦除閾值電壓(Vt)必須保持至適當(dāng)電平。為實現(xiàn)這一點(diǎn)，在執(zhí)行預(yù)先擦除操作之后，必須根據(jù)該預(yù)先擦除驗證結(jié)果執(zhí)行主擦除操作。
圖1為具有現(xiàn)有頁緩沖器的NAND快閃存儲器裝置的電路圖。
下面將參照圖1描述該頁緩沖器的擦除驗證方法。啟用重置信號(MRST)以將鎖存電路220的節(jié)點(diǎn)QA重置為″0″且將節(jié)點(diǎn)QAb重置為″1″。隨后根據(jù)預(yù)充電信號(PRECHb)導(dǎo)通PMOS晶體管P11，使得用電源電壓(VCC)預(yù)充電讀出線SO。此后，如果該讀出線SO保持預(yù)充電狀態(tài)，則它意謂著不將所編程的數(shù)據(jù)自該單元擦除。如果通過位線選擇及偏壓單元210將該讀出線SO的電荷放電至選定位線(例如，BLe)，則意謂著成功地擦除了編程至單元中的數(shù)據(jù)。
如果擦除了編程至單元中的數(shù)據(jù)，即，如果讀出線SO處于放電狀態(tài)，則鎖存電路220的節(jié)點(diǎn)QAb保持完好的″1″。相反地，如果未擦除編程至單元中的數(shù)據(jù)，即，如果讀出線SO處于預(yù)充電狀態(tài)，則通過鎖存信號(MLCH)導(dǎo)通NMOS晶體管N21且還導(dǎo)通NMOS晶體管N22，使得該鎖存電路220的節(jié)點(diǎn)QAb改變?yōu)椤?″。
圖1的前述的頁緩沖器不可執(zhí)行預(yù)先擦除驗證操作。術(shù)語″預(yù)先擦除″意指在通過施加預(yù)定偏置電壓至編程單元而弱擦除編程至單元中的數(shù)據(jù)之后所執(zhí)行的驗證。如果存在在預(yù)先擦除驗證操作之后未被擦除的單元，則通過除最先施加的偏壓之外還施加預(yù)定偏置電壓至阱來再次擦除編程至該單元中的數(shù)據(jù)，使得可防止該單元被過度地擦除。
在此情形中，如果在執(zhí)行預(yù)先擦除操作之后擦除的單元具有低于閾值電壓(Vt)的電壓(即，放電讀出線SO)，則必須改變鎖存電路220的節(jié)點(diǎn)QAb或節(jié)點(diǎn)QA的電壓電平。然而，由于圖1中所示的頁緩沖器200為在對其輸入讀出線SO的信號的NMOS晶體管N21變成邏輯高時導(dǎo)通的晶體管，所以該頁緩沖器200不可檢測預(yù)先擦除。因此，存在關(guān)于其中鎖存電路220的節(jié)點(diǎn)QAb的電壓電平可視預(yù)先擦除結(jié)果而改變的頁緩沖器的需要。

發(fā)明內(nèi)容
一種NAND快閃存儲器裝置可具有可驗證預(yù)先擦除的頁緩沖器。
非易失性存儲器裝置可包括具有由安置于位線與字線的交叉區(qū)域的存儲器單元所組成的多個串的單元陣列及經(jīng)由讀出線連接至位線的多個頁緩沖器。該多個頁緩沖器的每一個可包括預(yù)先擦除檢測單元，其響應(yīng)于讀出線的信號而檢測預(yù)先擦除，以便首次驗證是否已擦除編程至存儲器單元中的數(shù)據(jù)；主擦除檢測單元，其響應(yīng)于讀出線的信號而檢測主擦除，以便第二次驗證是否已擦除編程至存儲器單元中的數(shù)據(jù)；鎖存電路，其在預(yù)先擦除驗證時響應(yīng)于該預(yù)先擦除檢測單元的輸出信號而儲存數(shù)據(jù)并在主擦除驗證時響應(yīng)于該主擦除檢測單元的輸出信號而儲存數(shù)據(jù)；以及驗證單元，其在預(yù)先擦除驗證或主擦除驗證時響應(yīng)于該鎖存電路的信號而驗證預(yù)先擦除或主擦除的通過或失敗。


圖1為具有現(xiàn)有頁緩沖器的NAND快閃存儲器裝置的電路圖；圖2為具有用于預(yù)先擦除的頁緩沖器的NAND快閃存儲器裝置的電路圖；以及圖3為說明圖2中所示的該NAND快閃存儲器裝置的信號的波形的時序圖。
具體實施例方式
圖2為可具有用于預(yù)先擦除的頁緩沖器的NAND快閃存儲器裝置的電路圖。與圖1的那些數(shù)字相同的參考標(biāo)號用于標(biāo)識與圖2的那些部件相同或相似的部件。
參照圖2，NAND快閃存儲器裝置可包括存儲器單元陣列100、頁緩沖器200以及列選擇單元300。
在存儲器單元陣列100中，BLe表示偶數(shù)位線，且BLo表示奇數(shù)位線。多個存儲器單元MC1至MCn分別連接至位線Ble、BLo，且串聯(lián)連接于漏極選擇晶體管DST與源極選擇晶體管SST之間以形成一個單元串。存儲器單元(例如，M1)由一個字線(例如，WL1)控制且形成一頁。
多個頁緩沖器200可包括連接至存儲器單元陣列100。該多個頁緩沖器同時執(zhí)行編程、讀取或擦除操作。在圖2中，僅展示一個頁緩沖器200。然而，要懂得，多個相同頁緩沖器可連接至存儲器單元陣列100。
頁緩沖器200可包括位線選擇及偏壓單元210；鎖存電路220；預(yù)充電單元P11；擦除驗證單元P12；預(yù)先擦除檢測單元P21、P22；主擦除檢測單元N21、N22；重置單元N23；編程晶體管N24；讀取晶體管N25；以及數(shù)據(jù)輸入晶體管N26、N27。
位線選擇及偏壓單元210可包括偏壓供應(yīng)晶體管N11、N12及位線選擇晶體管N11至N14。該偏壓供應(yīng)晶體管N11具有連接至位線BLe的一端及連接至施加偏壓信號(VIRPWR)的線的另一端。偏壓供應(yīng)晶體管N11具有被供應(yīng)柵極控制信號(DISCHe)的柵極。根據(jù)柵極控制信號(DISCHe)而導(dǎo)通偏壓供應(yīng)晶體管N11，以將該偏壓信號(VIRPWR)施加至位線(例如，BLe)。該偏壓供應(yīng)晶體管N12具有連接至位線BLo的一端及連接至施加該偏壓信號(VIRPWR)的線的另一端。偏壓供應(yīng)晶體管N12具有被施加?xùn)艠O控制信號(DISCHo)的柵極。根據(jù)該柵極控制信號(DISCHo)而導(dǎo)通偏壓供應(yīng)晶體管N12，以將該偏壓信號(VIRPWR)施加至位線(例如，BLo)。根據(jù)位線選擇信號(BSLe)導(dǎo)通選擇晶體管N13以將經(jīng)由讀出線SO接收的電荷(電流)施加至選定位線(例如，BLe)。根據(jù)位線選擇信號(BSLo)而導(dǎo)通選擇晶體管N14，以將經(jīng)由讀出線SO接收的電荷(電流)施加至選擇的位線(例如，BLo)。
預(yù)充電單元P11可包括PMOS晶體管，該P(yáng)MOS晶體管連接于電源電壓(VCC)與讀出線SO之間且具有被施加預(yù)充電信號(PRECHb)的柵極。在擦除驗證時，該P(yáng)MOS晶體管P11用該電源電壓(VCC)對讀出線SO預(yù)充電。
鎖存電路220包括由反相器IV1、IV2組成的鎖存器且具有節(jié)點(diǎn)QAb及節(jié)點(diǎn)QA。
重置單元N23可包括NMOS晶體管，該NMOS晶體管連接于鎖存電路220的節(jié)點(diǎn)QA與接地電壓(VSS)之間且具有被施加重置信號MRST的柵極。在主擦除驗證操作期間，根據(jù)該重置信號MRST而導(dǎo)通NMOS晶體管N23，并將鎖存電路220的節(jié)點(diǎn)QA初始化至邏輯低且將節(jié)點(diǎn)QAb初始化至邏輯高。
預(yù)先擦除檢測單元P21、P22可包括連接于電源電壓(VCC)與鎖存電路220的節(jié)點(diǎn)QAb之間的PMOS晶體管。當(dāng)擦除單元具有低于閾值電壓(Vt)的電壓(即，讀出線SO被放電)時，在預(yù)先擦除驗證時，根據(jù)預(yù)先擦除驗證信號(PEVb)而導(dǎo)通PMOS晶體管P21，且在預(yù)先擦除操作時導(dǎo)通該P(yáng)MOS晶體管P22。當(dāng)在該預(yù)先擦除操作期間完全擦除單元時，PMOS晶體管P21、P22將鎖存電路220的節(jié)點(diǎn)QAb變?yōu)檫壿嫺咔覍㈡i存電路220的節(jié)點(diǎn)QA變?yōu)檫壿嫷停员銠z測預(yù)先擦除。
主擦除檢測單元N21、N22可包括連接于接地電壓(VSS)與鎖存電路220的節(jié)點(diǎn)QAb之間的NMOS晶體管。在主擦除操作時，當(dāng)讀出線SO處于預(yù)充電狀態(tài)時導(dǎo)通該NMOS晶體管N21，且當(dāng)讀出線SO處于放電狀態(tài)時將其截止。根據(jù)主擦除檢測信號(MLCH)導(dǎo)通/截止該NMOS晶體管N22。如果NMOS晶體管N21導(dǎo)通，則NMOS晶體管N22導(dǎo)通，以將鎖存電路220的節(jié)點(diǎn)QAb變?yōu)檫壿嫷颓覍㈡i存電路220的節(jié)點(diǎn)QA變?yōu)檫壿嫺摺．?dāng)完全擦除單元時這些NMOS晶體管N21、N22被截止，且當(dāng)未完全擦除單元時將其導(dǎo)通，因此在主擦除操作時，檢測主擦除。這些NMOS晶體管N21、N22還用于在預(yù)先擦除操作時，將鎖存電路220的節(jié)點(diǎn)QAb初始化為邏輯低，且將鎖存電路220的節(jié)點(diǎn)QA初始化為邏輯高。
預(yù)先擦除檢測信號(PEVb)僅在預(yù)先擦除操作時變成邏輯低，以導(dǎo)通PMOS晶體管P21。主擦除檢測信號(MLCH)僅在主擦除操作時變成邏輯高，以導(dǎo)通NMOS晶體管N22。
編程晶體管N24可包括NMOS晶體管，該NMOS晶體管連接于讀出線SO與鎖存電路220的節(jié)點(diǎn)QA之間且具有被施加編程信號(PGM)的柵極。在編程操作期間導(dǎo)通NMOS晶體管N24，以將鎖存電路220的節(jié)點(diǎn)QA的數(shù)據(jù)經(jīng)由讀出線SO而傳輸至選定位線BLe或Blo，使得數(shù)據(jù)被編程至存儲器單元中。
讀取晶體管N25可包括連接于讀出線SO、鎖存電路220的節(jié)點(diǎn)QA及列選擇單元300之間的NMOS晶體管且具有被施加讀取信號(PBDO)的柵極。在讀取操作期間導(dǎo)通NMOS晶體管N25，以將鎖存電路220的節(jié)點(diǎn)QA的數(shù)據(jù)(輸出自選定位線BLe或BLo)經(jīng)由列選擇單元300而傳送至數(shù)據(jù)線DL。
在編程操作期間根據(jù)編程輸入信號(DI或nDI)導(dǎo)通數(shù)據(jù)輸入晶體管N26、N27，且因此將經(jīng)由列選擇單元300接收的編程數(shù)據(jù)輸入至鎖存電路220。
擦除驗證單元P12連接于電源電壓(VCC)與節(jié)點(diǎn)nWDO之間且具有連接至鎖存電路220的節(jié)點(diǎn)QA的柵極。PMOS晶體管P12用以驗證擦除且其通過讀取鎖存電路220的節(jié)點(diǎn)QA的數(shù)據(jù)驗證擦除的通過/失敗。
列選擇單元300可包括根據(jù)列選擇信號(YA)控制的NMOS晶體管N31。在讀取或編程操作期間，該NMOS晶體管N31用以連接頁緩沖器200及數(shù)據(jù)線DL。該列選擇信號(YA)由列地址產(chǎn)生。
圖3為說明圖2中所示的該NAND快閃存儲器裝置的信號的波形的時序圖。
下文中，將參照圖2及3描述用于驗證預(yù)先擦除的頁緩沖器的操作。
在周期t1，根據(jù)主擦除檢測信號(MLCH)將鎖存電路220的節(jié)點(diǎn)QAb初始化為邏輯低且將其節(jié)點(diǎn)QA初始化為邏輯高。
在周期t2，由位線選擇信號(BSLe)選擇位線BLe且由邏輯低的預(yù)充電信號(PRECHb)導(dǎo)通PMOS晶體管P11，使得預(yù)充電選定位線Ble及讀出節(jié)點(diǎn)SO。
在周期t3，將偏置電壓施加到被編程以弱擦除編程數(shù)據(jù)的單元的阱。
在周期t4，預(yù)充電信號(PRECHb)變?yōu)檫壿嫺咔沂棺x出線SO浮置。
在周期t5，位線選擇信號(BSLe)再次變?yōu)檫壿嫺咭赃B接位線BLe及讀出線SO。
在周期t6，放電讀出線SO或?qū)⑵浔３种令A(yù)充電狀態(tài)。如果讀出線SO處于放電狀態(tài)，則此意謂著預(yù)先擦除通過。如果讀出線SO保持為預(yù)充電狀態(tài)，則此意謂著預(yù)先擦除失敗。預(yù)先擦除驗證信號(PEVb)在預(yù)定時間變?yōu)檫壿嫷颓覍⒆x出節(jié)點(diǎn)SO的信號輸入至鎖存電路220。
在周期t7，確定預(yù)先擦除通過還是失敗。如果確定預(yù)先擦除失敗，則執(zhí)行預(yù)先擦除操作。如果確定預(yù)先擦除通過，則執(zhí)行主擦除操作。
例如，如果編程單元具有低于預(yù)先擦除操作的閾值電壓(Vt)的電壓且如圖3中所示放電讀出線SO，則導(dǎo)通PMOS晶體管P22且預(yù)先擦除檢測信號(PEVb)變成邏輯低，使得PMOS晶體管P21導(dǎo)通。如圖3中所示，鎖存電路220的節(jié)點(diǎn)QAb變成邏輯高且其節(jié)點(diǎn)QA變成邏輯低。在此情形中，導(dǎo)通用于擦除驗證的PMOS晶體管P12且節(jié)點(diǎn)nWDO變成邏輯高。這驗證預(yù)先擦除通過。如果讀出線SO處于預(yù)充電狀態(tài)，則鎖存電路220的節(jié)點(diǎn)QAb保持于其初始邏輯低且其節(jié)點(diǎn)QA保持于其初始邏輯高。隨后截止PMOS晶體管P12且節(jié)點(diǎn)nWDO變?yōu)楦≈脿顟B(tài)。這驗證預(yù)先擦除失敗。
如以上所述，如果預(yù)先擦除操作通過，則通過施加擦除電壓以及預(yù)定偏置電壓及用于預(yù)先擦除操作中的偏置電壓至尚未擦除的存儲器單元的阱來執(zhí)行主擦除操作。
此時，在使用重置信號(MRST)來將鎖存電路220的節(jié)點(diǎn)QAb初始化為邏輯高且將其節(jié)點(diǎn)QA初始化為邏輯低之后，預(yù)充電讀出線SO。
在與預(yù)先擦除操作相同的方式下，如果流過讀出線SO的電流被放電，則這將意謂著主擦除操作通過。如果讀出線SO保持為預(yù)充電狀態(tài)，則這將意謂著主擦除操作失敗。
如果待擦除單元具有低于閾值電壓(Vt)的電壓且放電讀出線SO，則NMOS晶體管N21、N22被截止，使得鎖存電路220的節(jié)點(diǎn)QAb保持為其初始邏輯高且其節(jié)點(diǎn)QA保持為其初始邏輯低。
因此，PMOS晶體管P12得以導(dǎo)通且節(jié)點(diǎn)nWDO變成邏輯高，使得主擦除操作通過被驗證。
相反地，如果讀出線SO處于預(yù)充電狀態(tài)，則NMOS晶體管N21、N22導(dǎo)通，使得鎖存電路220的節(jié)點(diǎn)QAb變成邏輯低且其節(jié)點(diǎn)QA變成邏輯高。因此，PMOS晶體管P12截止且節(jié)點(diǎn)nWDO變?yōu)楦≈脿顟B(tài)。因此主擦除操作失敗被驗證。
如以上所描述，本發(fā)明可提供可驗證預(yù)先擦除的頁緩沖器。因此有可能防止已編程的單元被過度地擦除。
雖然已參考優(yōu)選實施例進(jìn)行了以上描述，但是要理解，在不偏離本發(fā)明及權(quán)利要求的范圍和精神的前提下，本領(lǐng)域普通技術(shù)人員可對本發(fā)明進(jìn)行改變及修正。
權(quán)利要求
1.一種非易失性存儲器裝置，其包含單元陣列，其具有由安置于位線與字線的交叉區(qū)域的存儲器單元所組成的多個串；以及多個頁緩沖器，其經(jīng)由讀出線連接至該位線，該多個頁緩沖器的每一個包含預(yù)先擦除檢測單元，其響應(yīng)于該讀出線的信號而檢測預(yù)先擦除，以便驗證是否已擦除編程至該存儲器單元中的數(shù)據(jù)；主擦除檢測單元，其響應(yīng)于該讀出線的信號而檢測主擦除，以便驗證是否已擦除編程至該存儲器單元中的數(shù)據(jù)；鎖存電路，其在預(yù)先擦除驗證時響應(yīng)于該預(yù)先擦除檢測單元的輸出信號而儲存數(shù)據(jù)，且在主擦除驗證時響應(yīng)于該主擦除檢測單元的輸出信號而儲存數(shù)據(jù)；以及驗證單元，其在預(yù)先擦除驗證或主擦除驗證時響應(yīng)于該鎖存電路的信號，而驗證該預(yù)先擦除或該主擦除的通過或失敗。
2.如權(quán)利要求1所述的非易失性存儲器裝置，其中如果該預(yù)先擦除驗證結(jié)果為通過，則執(zhí)行該主擦除，而如果該預(yù)先擦除驗證結(jié)果為失敗，則再次執(zhí)行該預(yù)先擦除。
3.如權(quán)利要求1所述的非易失性存儲器裝置，其中該預(yù)先擦除檢測單元連接于電源電壓與該鎖存電路的第一節(jié)點(diǎn)之間，且當(dāng)該預(yù)先擦除成功時控制該第一節(jié)點(diǎn)以使其具有該電源電壓。
4.如權(quán)利要求1所述的非易失性存儲器裝置，其中該預(yù)先擦除檢測單元包括第一PMOS晶體管，其根據(jù)僅在該預(yù)先擦除驗證操作時變成邏輯低的預(yù)先擦除驗證信號而被導(dǎo)通；以及第二PMOS晶體管，其當(dāng)該讀出線的信號在預(yù)先擦除驗證時變成邏輯低時被導(dǎo)通。
5.如權(quán)利要求1所述的非易失性存儲器裝置，其中該主擦除檢測單元在該預(yù)先擦除操作時，將該鎖存電路的第一節(jié)點(diǎn)初始化為邏輯低且將其第二節(jié)點(diǎn)初始化為邏輯高。
6.如權(quán)利要求1所述的非易失性存儲器裝置，其中該多個頁緩沖器的每一個進(jìn)一步包括重置單元，該重置單元在該主擦除驗證時，將該鎖存電路的第一節(jié)點(diǎn)初始化為邏輯高且將其第二節(jié)點(diǎn)初始化為邏輯低。
7.如權(quán)利要求1所述的非易失性存儲器裝置，其中該多個頁緩沖器的每一個包括預(yù)充電單元，其預(yù)充電該讀出線，以便驗證該預(yù)先擦除或主擦除；以及位線選擇及偏壓單元，其選擇該位線中的一個。
全文摘要
非易失性存儲器裝置具有可驗證預(yù)先擦除的頁緩沖器。所述裝置可包括單元陣列，具有由安置于位線與字線的交叉區(qū)域的存儲器單元所組成的多個串；以及多個頁緩沖器，經(jīng)由讀出線而連接至該位線。該多個頁緩沖器的每一個包括預(yù)先擦除檢測單元，響應(yīng)讀出線的信號檢測預(yù)先擦除，以驗證是否已擦除編程至存儲器單元的數(shù)據(jù)；主擦除檢測單元，響應(yīng)于讀出線的信號而檢測主擦除，以驗證是否已擦除編程至存儲器單元的數(shù)據(jù)；鎖存電路，在預(yù)先擦除驗證時響應(yīng)預(yù)先擦除檢測單元的輸出信號儲存數(shù)據(jù)，并在主擦除驗證時響應(yīng)該主擦除檢測單元的輸出信號儲存數(shù)據(jù)；以及驗證單元，在預(yù)先擦除驗證或主擦除驗證時響應(yīng)鎖存電路的信號而驗證預(yù)先擦除或主擦除的通過或失敗。
文檔編號G11C16/20GK1835123SQ20061005141
公開日2006年9月20日 申請日期2006年2月24日 優(yōu)先權(quán)日2005年3月15日
發(fā)明者李柱燁 申請人:海力士半導(dǎo)體有限公司