專利名稱：快閃存儲器裝置的編程方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對快閃存儲器裝置編程的方法，尤其涉及這樣一種對快閃存儲器裝置編程的方法其中可獲得編程操作的可靠性及該編程操作之后的均勻閾值電壓特性。
背景技術(shù)：
快閃存儲器裝置為用于存儲數(shù)據(jù)的存儲裝置，且具有即使停止電源供應(yīng)也保持?jǐn)?shù)據(jù)未受到擦除的特性。由于此原因，所以快閃存儲器裝置已被用作諸如移動電話、PDA及MP3播放器之類的電子產(chǎn)品的數(shù)據(jù)存儲裝置。存在對于快閃存儲器裝置的需求快速增加的趨勢。
一般來說，將快閃存儲器裝置主要分類成NOR類型的快閃存儲器裝置及NAND類型的快閃存儲器裝置。它們的共同之處在于數(shù)據(jù)通過編程操作存儲，且通過擦除操作擦除。此時，如果執(zhí)行編程操作，則快閃存儲器單元的閾值電壓升高。相反，如果進(jìn)行擦除操作，則該快閃存儲器單元的閾值電壓降低。例如，在NAND類型的快閃存儲器裝置中，如果執(zhí)行編程操作，則快閃存儲器單元的閾值電壓增加至高于0V。如果執(zhí)行擦除操作，則閾值電壓降低至低于0V。
同時，可通過讀取操作確認(rèn)存儲于存儲器單元中的數(shù)據(jù)。
這樣，NOR類型的快閃存儲器裝置及NAND類型的快閃存儲器裝置具有相同的基本操作。雖然它們具有相同的操作，但施加至快閃存儲器單元的操作電壓具有不同電平。在下文中，為便于說明，將詳細(xì)描述其中編程操作在NAND類型的快閃存儲器裝置中被執(zhí)行的情形。
圖1為說明相關(guān)技術(shù)中實施對快閃存儲器裝置編程的方法的步驟的流程圖。
參照圖1，相關(guān)技術(shù)中對快閃存儲器裝置編程的方法包括數(shù)據(jù)輸入步驟(S110)、編程操作步驟(S120)、編程驗證步驟(S130)、編程操作再執(zhí)行步驟(S140)及編程驗證再執(zhí)行步驟(S150)。將在下文中詳細(xì)描述這些步驟。
在數(shù)據(jù)輸入步驟(S110)中，將要存儲于存儲器單元中的數(shù)據(jù)輸入至存儲器裝置。更具體地講，數(shù)據(jù)被存儲于包括在快閃存儲器裝置的頁緩沖器中的鎖存部件中。頁緩沖器為包括在NAND類型的快閃存儲器裝置中的元件，且在本領(lǐng)域已公知。將省略關(guān)于頁緩沖器的結(jié)構(gòu)及操作的詳細(xì)描述。
在編程操作步驟(S120)中，將存儲于頁緩沖器中的數(shù)據(jù)存儲于存儲器單元中。此時，在NAND類型的快閃存儲器裝置的情形中，基于頁來執(zhí)行編程操作，且經(jīng)編程的存儲器單元的閾值電壓高于0V。同樣，如何基于頁來執(zhí)行編程操作在本領(lǐng)域中已公知。將省略其詳細(xì)描述。同時，在存儲于存儲器單元中的數(shù)據(jù)被全部擦除的情況下執(zhí)行編程操作。普遍情況為通常在編程操作之前執(zhí)行擦除操作。
在編程驗證步驟(S130)中，驗證數(shù)據(jù)是否通過編程操作正常存儲于存儲器單元中。此時，該驗證操作比較經(jīng)編程的存儲器單元的閾值電壓與比較電壓(例如，1V)。如果經(jīng)編程的存儲器單元的閾值電壓高于該比較電壓，則確定已成功執(zhí)行編程操作。
相反，如果經(jīng)編程的存儲器單元的閾值電壓低于該比較電壓，則確定未成功執(zhí)行編程操作。如果整個存儲器單元的編程操作正常執(zhí)行(或已成功)，則編程操作結(jié)束。
在編程操作再執(zhí)行步驟(S140)中，在其上未正常執(zhí)行(或未成功執(zhí)行)編程操作的存儲器單元上再次執(zhí)行編程操作。
在編程驗證再執(zhí)行步驟(S150)中，驗證數(shù)據(jù)是否已正常存儲于其上再次執(zhí)行編程操作的存儲器單元中。
如果已正常執(zhí)行整個存儲器單元的編程操作，則完成編程操作。如果未正常執(zhí)行整個存儲器單元的編程操作，則重復(fù)執(zhí)行編程操作再執(zhí)行步驟(S140)及編程驗證再執(zhí)行步驟(S150)直至整個存儲器單元的編程操作正常完成為止。
前述編程操作不再在其上正常執(zhí)行所述操作的存儲器單元上執(zhí)行。因此，存在具有高于目標(biāo)電壓的閾值電壓的存儲器單元，但該閾值電壓對于經(jīng)正常編程的存儲器單元而言可能并非足夠高。在此情形中，如果閾值電壓隨時間前進(jìn)而變化或歸因于周邊存儲器單元的操作的影響而變化，則閾值電壓可變得低于該目標(biāo)電壓，且存儲于存儲器單元中的數(shù)據(jù)可被改變。此外，其上執(zhí)行若干編程操作的存儲器單元的閾值電壓變得充分地高于目標(biāo)電壓。因此，存在的缺點(diǎn)在于總閾值電壓的電平變得不規(guī)則。由于這一點(diǎn)，存在編程操作的可靠性降低的問題。

發(fā)明內(nèi)容
本發(fā)明的優(yōu)點(diǎn)在于一種對快閃存儲器裝置編程的方法，其中在完成編程操作之后，重復(fù)執(zhí)行編程驗證操作，其中也檢測經(jīng)編程的存儲器單元的閾值電壓，且如果作為該檢測的結(jié)果，存在其閾值電壓變低的存儲器單元，則在相應(yīng)存儲器單元上再次執(zhí)行該編程操作，由此獲得閾值電壓的均勻分配特性。
此外，以經(jīng)初始設(shè)定高于目標(biāo)電壓的比較電壓執(zhí)行編程驗證操作，使得存儲器單元的閾值電壓充分高于該目標(biāo)電壓。在根據(jù)重復(fù)數(shù)目降低該比較電壓的同時，再次執(zhí)行該編程驗證操作。因此，可能防止正常編程的單元再次受到過度編程。
在根據(jù)本發(fā)明的實施例的對快閃存儲器裝置編程的方法中，通過重復(fù)執(zhí)行編程操作及編程驗證操作將存儲器單元編程。在此情形中，在包括其上在編程驗證操作中已正常執(zhí)行編程操作的存儲器單元的整個存儲器單元上執(zhí)行該編程驗證操作。
在上文中，當(dāng)升高施加至存儲器單元的編程電壓的同時，可重復(fù)執(zhí)行編程操作。此時，編程電壓可自16.5V升高至19.5V。此外，根據(jù)編程操作數(shù)目，可將編程電壓增加0.2V至0.5V。
在編程驗證操作中，可將用于判定存儲器單元的閾值電壓電平的比較電壓設(shè)定為高于目標(biāo)閾值電壓，且當(dāng)將該比較電壓降低至該目標(biāo)閾值電壓的同時，可重復(fù)執(zhí)行編程驗證操作。此時，該比較電壓可自1.15V至1.25V下降至1.05V至0.95V。此外，當(dāng)無論何時進(jìn)行該編程驗證操作兩次至六次時，可施加該比較電壓，同時該比較電壓降低0.02V至0.03V。
此外，可將編程驗證操作的整個重復(fù)數(shù)目劃分成n數(shù)目的周期，其中當(dāng)比較電壓降低的同時，將該比較電壓施加至各個周期，使得在第一周期中施加目標(biāo)閾值電壓+V1作為比較電壓，在第二周期中施加低于V1的目標(biāo)閾值電壓+V2作為比較電壓，且在最后第n個周期中施加目標(biāo)閾值電壓作為比較電壓。此時，該目標(biāo)閾值電壓可為0.8V至1.2V。
根據(jù)本發(fā)明的另一實施例的對快閃存儲器裝置編程的方法包括將存儲器單元編程的編程步驟、驗證存儲器單元的編程狀態(tài)的驗證步驟、根據(jù)驗證結(jié)果將編程失敗的存儲器單元再次編程的編程再執(zhí)行步驟以及再驗證包括其上已正常執(zhí)行編程操作的存儲器單元的整個存儲器單元的編程狀態(tài)的再驗證步驟。在此情形中，重復(fù)執(zhí)行該編程再執(zhí)行步驟及該再驗證步驟。
在上文中，可重復(fù)執(zhí)行該編程再執(zhí)行步驟及該再驗證步驟直至不存在編程失敗的存儲器單元為止。
在該驗證步驟中，可比較存儲器單元的閾值電壓與比較電壓以驗證存儲器單元的編程狀態(tài)，其中可將該比較電壓設(shè)定為高于目標(biāo)閾值電壓。
該方法可進(jìn)一步包括比較電壓設(shè)定步驟，用于重新設(shè)定在該再驗證步驟中使用的比較電壓，以根據(jù)再驗證的執(zhí)行數(shù)目判定編程失敗的存儲器單元的閾值電壓的電平。
可將再驗證步驟的整個重復(fù)數(shù)目劃分成n數(shù)目的周期，其中當(dāng)比較電壓降低的同時，將該比較電壓施加至各個周期，使得在第一周期中施加目標(biāo)閾值電壓+V1作為比較電壓，在第二周期中施加低于V1的目標(biāo)閾值電壓+V2作為比較電壓，且在最后第n個周期中施加目標(biāo)閾值電壓作為比較電壓。
此外，當(dāng)無論何時進(jìn)行再驗證操作兩次至六次時，可施加該比較電壓，同時該比較電壓降低0.02V至0.03V。
該編程再執(zhí)行步驟可包括當(dāng)根據(jù)編程執(zhí)行數(shù)目增加施加至存儲器單元的編程電壓的電平的同時，再執(zhí)行該編程。此時，編程電壓可自16.5V升高至19.5V且可根據(jù)編程再執(zhí)行數(shù)目增加0.2V至0.5V。


圖1為說明相關(guān)技術(shù)中實現(xiàn)對快閃存儲器裝置編程的方法的步驟的流程圖；圖2為包括于NAND類型的快閃存儲器裝置中的頁緩沖器的電路圖；及圖3為說明根據(jù)本發(fā)明的實施例實現(xiàn)對快閃存儲器裝置編程的方法的步驟的流程圖。
具體實施例方式
將參照附圖描述根據(jù)本發(fā)明的實施例。
圖2為包括于NAND類型的快閃存儲器裝置中的頁緩沖器的電路圖。圖3為說明根據(jù)本發(fā)明的實施例實現(xiàn)對快閃存儲器裝置編程的方法的步驟的流程圖。
參照圖2，頁緩沖器210連接至具有多個存儲器單元的存儲器單元陣列220的位線BLe及BLo。根據(jù)依賴于列地址信息產(chǎn)生的信號(YA及YB)電連接頁緩沖器210與數(shù)據(jù)線230的晶體管T220及T221連接于頁緩沖器210與數(shù)據(jù)線230之間。
將在下文中詳細(xì)描述頁緩沖器210的組成元件。
偏壓電路連接于偶位線BLe與奇位線BLo之間。該偏壓電路包括第一晶體管T201及第二晶體管T202。分別根據(jù)第一信號(DISCHe)及第二信號(DISCHo)驅(qū)動第一晶體管T201及第二晶體管T202，且所述各晶體管將電壓(VIRPW)傳遞至偶位線BLe或奇位線BLo。
根據(jù)偶位線選擇信號(BLSe)驅(qū)動的第三晶體管T203連接于偶位線BLe與讀出節(jié)點(diǎn)(sensing node)SO之間。偶位線BLe根據(jù)第三晶體管T203的操作而電連接至讀出節(jié)點(diǎn)SO。
根據(jù)奇位線選擇信號(BLSo)驅(qū)動的第四晶體管T204連接于奇位線BLo與讀出節(jié)點(diǎn)SO之間。奇位線BLo根據(jù)第四晶體管T204的操作而電連接至讀出節(jié)點(diǎn)SO。
根據(jù)預(yù)充電信號(PRECHb)驅(qū)動的第五晶體管T205連接于電源電壓端子與讀出節(jié)點(diǎn)SO之間。在存儲器單元操作(例如，讀取操作)之前，第五晶體管T205將讀出節(jié)點(diǎn)SO預(yù)充電。
根據(jù)編程操作信號(PGM)驅(qū)動的第六晶體管T206及根據(jù)輸出控制信號(PBDO)驅(qū)動的第七晶體管T207連接于I/O節(jié)點(diǎn)IO(數(shù)據(jù)輸入至該節(jié)點(diǎn)或自該節(jié)點(diǎn)輸出數(shù)據(jù))與讀出節(jié)點(diǎn)SO之間。在此情形中，編程操作信號(PGM)導(dǎo)通第六晶體管T206，使得當(dāng)編程操作時，存儲于對應(yīng)于主寄存器的第一鎖存器LAT1中的數(shù)據(jù)被傳遞至通過讀出節(jié)點(diǎn)SO選擇的位線。輸出控制信號(PBDO)導(dǎo)通第七晶體管T207，使得當(dāng)讀取操作(或驗證操作)時輸出自存儲器單元讀取且接著存儲于第一鎖存器LAT1中的數(shù)據(jù)。
第一鎖存器LAT1的第一端，即主寄存器連接至在第六晶體管T206與第七晶體管T207之間的連接節(jié)點(diǎn)N01。
根據(jù)讀出節(jié)點(diǎn)SO的電壓電平驅(qū)動的第八晶體管T208及根據(jù)讀取控制信號(MLCH)驅(qū)動的第九晶體管T209連接于第一鎖存器LAT1的第二端與接地端之間。當(dāng)存儲于第二鎖存器LAT2(即，輔助寄存器或存儲器單元)中的數(shù)據(jù)存儲于第一鎖存器LAT1中時，讀取控制信號(MLCH)導(dǎo)通第九晶體管T209。
同時，第十晶體管T210連接于連接節(jié)點(diǎn)N01與接地端之間。其根據(jù)復(fù)位信號(RESET)復(fù)位第一鎖存器LAT1。
根據(jù)第十信號(nDI)驅(qū)動的第十一晶體管T211連接于I/O節(jié)點(diǎn)IO與對應(yīng)于輔助寄存器的第二鎖存器LAT2的第一端之間。根據(jù)第十一信號(DI)驅(qū)動的第十二晶體管T212連接于I/O節(jié)點(diǎn)IO與第二鎖存器LAT2的第二端之間。在編程操作中，根據(jù)第十及第十一信號(nDI、DI)自I/O節(jié)點(diǎn)IO，通過第十一晶體管T211及第十二晶體管T212將要存儲于存儲器單元中的數(shù)據(jù)，首先存儲于第二鎖存器LAT2中。因此，第十及第十一信號(nDI、DI)變?yōu)檩斎肟刂菩盘枴?br> 根據(jù)傳遞控制信號(TRAN)驅(qū)動的第十三晶體管T213連接于第二鎖存器LAT2的第二端與讀出節(jié)點(diǎn)SO之間。存儲于第二鎖存器LAT2中的數(shù)據(jù)根據(jù)傳遞控制信號(TRAN)通過第十三晶體管T213被傳遞至讀出節(jié)點(diǎn)SO。
在下文中，將參照圖2的電路圖及圖3的流程圖詳細(xì)描述根據(jù)本發(fā)明的實施例的對快閃存儲器裝置編程的方法。
參照圖2及圖3，根據(jù)本發(fā)明的實施例的編程方法包括數(shù)據(jù)輸入步驟(S310)、編程操作步驟(S320)、初始比較電壓設(shè)定步驟(S330)、編程驗證步驟(S340)、編程操作再執(zhí)行步驟(S350)、編程驗證再執(zhí)行步驟(S360)及比較電壓設(shè)定步驟(S370)。將在下文中詳細(xì)描述這些步驟。
在數(shù)據(jù)輸入步驟(S310)中，將要存儲于存儲器單元中的數(shù)據(jù)輸入至頁緩沖器。更具體地講，在由復(fù)位信號(RESET)復(fù)位第一鎖存器LAT1之后，根據(jù)輸入控制信號(nDI、DI)，將要存儲于存儲器單元中的數(shù)據(jù)存儲于第二鎖存器LAT2中。其后，如果根據(jù)傳遞控制信號(TRAN)，將存儲于第二鎖存器LAT2中的數(shù)據(jù)傳遞至讀出節(jié)點(diǎn)SO，則根據(jù)讀取控制信號(MLCH)將存儲于第二鎖存器LAT2中的數(shù)據(jù)存儲于第一鎖存器LAT1中。
在編程操作步驟(S320)中，將存儲于頁緩沖器中的數(shù)據(jù)存儲于存儲器單元中。更具體地講，根據(jù)編程操作信號(PGM)及偶位線選擇信號(BLSe)，將存儲于第一鎖存器LAT1中的數(shù)據(jù)傳遞至偶位線BLe。其后，如果將編程電壓施加至存儲器單元陣列的所選擇的字線(未圖示)，則將存儲于第一鎖存器LAT1中的數(shù)據(jù)編程入存儲器單元中。
同時，應(yīng)在擦除存儲于存儲器單元中的所有數(shù)據(jù)的狀態(tài)中進(jìn)行該編程操作。這樣，可在編程操作之前執(zhí)行該擦除操作。
在編程操作之后，驗證數(shù)據(jù)是否已正常存儲于存儲器單元中。這通過測量存儲器單元的閾值電壓驗證。此時，使用比較電壓以測量該閾值電壓。該比較電壓的電平必須被設(shè)定。
在初始比較電壓設(shè)定步驟(S330)中，設(shè)定用于指定經(jīng)編程的存儲器單元的閾值電壓的比較電壓。更具體地講，可將該比較電壓設(shè)定成目標(biāo)閾值電壓(例如，0.8V至1.2V)，但將其設(shè)定為高于該目標(biāo)閾值電壓(例如，1.15V至1.25V)。將如下描述此原因。
在經(jīng)編程的存儲器單元的閾值電壓稍微高于目標(biāo)電壓(例如，在0.04V內(nèi))的情形中，由于由隨后的操作或周邊存儲器單元的操作引起的干擾，存儲器單元的閾值電壓可漂移，且可相應(yīng)地降低該目標(biāo)閾值電壓。在此情形中，由于存儲于存儲器單元中的數(shù)據(jù)被改變，因此存儲器變得不穩(wěn)定。因此，由于此存儲器單元為不穩(wěn)定的存儲器單元，因此將比較電壓設(shè)定成高于該目標(biāo)閾值電壓以將此存儲器單元看作為編程失敗的存儲器單元。
在編程驗證步驟(S340)中，驗證數(shù)據(jù)是否已通過編程操作正常存儲于存儲器單元中。此時，在驗證操作中，比較經(jīng)編程的存儲器單元的閾值電壓與比較電壓。如果經(jīng)編程的存儲器單元的閾值電壓高于該比較電壓，則判定已正常執(zhí)行編程操作。相反，如果經(jīng)編程的存儲器單元的閾值電壓低于該比較電壓，則判定編程操作已失敗。如果已正常完成整個存儲器單元的編程操作，則結(jié)束編程操作。
更具體地講，如果根據(jù)預(yù)充電信號(PRECHb)將讀出節(jié)點(diǎn)SO預(yù)充電且根據(jù)偶位線選擇信號(BLSe)選擇偶位線BLe，則將預(yù)定電壓施加至偶位線BLe上。其后，如果將比較電壓施加至存儲器單元陣列的所選擇的字線(未圖示)，則正常執(zhí)行編程操作。如果存儲器單元的閾值電壓高于比較電壓，則不導(dǎo)通該存儲器單元且施加至偶位線BLe的預(yù)定電壓(即，讀出節(jié)點(diǎn)SO的電壓)保持原樣。其后，根據(jù)讀取控制信號(MLCH)及讀出節(jié)點(diǎn)SO的電壓，依據(jù)存儲器單元的編程狀態(tài)而將數(shù)據(jù)存儲于第一鎖存器LAT1中。根據(jù)輸出控制信號(PBDO)輸出存儲于第一鎖存器LAT1中的數(shù)據(jù)。判定是否已基于輸出數(shù)據(jù)將存儲器單元正常編程。
在編程操作再執(zhí)行步驟(S350)中，在其上未正常執(zhí)行編程操作的編程失敗的存儲器單元上再次執(zhí)行編程操作?？梢杂门c在編程操作步驟(S320)中執(zhí)行的方式相同的方式執(zhí)行編程再執(zhí)行操作。
同時，可根據(jù)編程再執(zhí)行數(shù)目控制施加至存儲器單元陣列的字線的編程電壓。例如，可將編程電壓初始設(shè)定為16.5V，且可接著將其設(shè)定以使得最終施加19.5V的編程電壓。此時，根據(jù)編程操作再執(zhí)行數(shù)目，編程電壓可增加0.2V至0.5V。其原因在于，由于雖然再次執(zhí)行編程操作但仍未編程的存儲器單元為具有差編程特性的存儲器單元，因此可通過施加較高的編程電壓將其編程。
在編程驗證再執(zhí)行步驟(S360)中，其上已正常執(zhí)行編程操作的存儲器單元的編程狀態(tài)(數(shù)據(jù)存儲狀態(tài))以及其上已再次執(zhí)行編程操作的編程失敗的存儲器單元全部被再次驗證。此時，再次驗證其上已正常執(zhí)行編程操作的存儲器單元的原因在于由于來自周邊存儲器單元的操作的干擾，可能存儲器單元的閾值電壓已漂移得更低。
可以用與在驗證步驟(S340)中執(zhí)行的方式相同的方式進(jìn)行再驗證操作。
如果正常完成整個存儲器單元的編程操作，則結(jié)束編程操作。如果未正常完成整個存儲器單元的編程操作，則重復(fù)執(zhí)行編程操作再執(zhí)行步驟(S350)及編程驗證再執(zhí)行步驟(S360)直至整個存儲器單元的編程操作正常完成為止。此時，在其中再次執(zhí)行編程驗證操作的情形中，可控制比較電壓?？扇缦旅枋鲈撛?。
在比較電壓設(shè)定步驟(S370)中，如果即使在再次執(zhí)行編程驗證操作之后仍存在編程失敗的存儲器單元，則在再次執(zhí)行失敗的存儲器單元的編程操作之前再次設(shè)定經(jīng)設(shè)定高于目標(biāo)閾值電壓的比較電壓。這將如下詳細(xì)描述。
例如，其上已在第一編程操作中正常執(zhí)行編程的存儲器單元，不僅是具有良好編程特性的存儲器單元，而且是具有充分高的閾值電壓的存儲器單元，因為其使用經(jīng)設(shè)定高于目標(biāo)閾值電壓的比較電壓已正常經(jīng)歷甚至驗證步驟。因此，如果再次將這些存儲器單元編程，則存儲器單元的閾值電壓變得比其它存儲器單元的閾值電壓高很多，因此被過度編程。在此情形中，在隨后的擦除操作中不可執(zhí)行正常擦除操作，或閾值電壓分布可變得不規(guī)則。
然而，由于由隨后的操作或周邊存儲器單元的操作引起的干擾，將在第一編程操作中正常編程的存儲器單元的閾值電壓也可漂移或降低少許。在此情形中，如果閾值電壓高于目標(biāo)閾值電壓但稍微低于比較電壓，則再次執(zhí)行編程操作。因此，存儲器單元的閾值電壓可快速升高，且相應(yīng)地，存儲器單元可被過度編程。
因此，具有良好編程特性的存儲器單元可被施加緩慢降低的比較電壓，使得在隨后的編程再驗證步驟中不會將其當(dāng)作編程失敗的存儲器單元。
例如，編程再驗證步驟的整個重復(fù)數(shù)目可劃分成n數(shù)目的周期。在此情形中，當(dāng)比較電壓降低時可將其施加至各個周期，使得可在第一周期中施加目標(biāo)閾值電壓V1作為比較電壓，可在第二周期中施加目標(biāo)閾值電壓V2(低于V1)作為比較電壓，且可在最后第n個周期中施加目標(biāo)閾值電壓作為比較電壓(S372、S373)。
作為另一實例，最初可施加1.15V至1.25V的比較電壓，且最終可施加1.05V至0.95V的比較電壓。此時，當(dāng)無論何時再驗證步驟執(zhí)行兩次至六次時，可將比較電壓降低0.02V至0.03V。
如果基于上述條件施加比較電壓，則可防止具有良好編程特性且已正常編程的存儲器單元再次被過度編程。另外，由于在其閾值電壓高于目標(biāo)閾值電壓但并非充分高于目標(biāo)閾值電壓的存儲器單元上再次執(zhí)行編程操作，因此可確保穩(wěn)定化的編程特性及均勻的閾值電壓分布。
可在編程操作再執(zhí)行步驟(S350)與編程驗證再執(zhí)行步驟(S360)之間進(jìn)行此比較電壓設(shè)定步驟(S370)。
如上文所描述，根據(jù)本發(fā)明，在完成編程操作之后，重復(fù)執(zhí)行編程驗證操作，其中也檢測經(jīng)編程的存儲器單元的閾值電壓。如果存在其閾值電壓由于該檢測而變低的存儲器單元，則在相應(yīng)存儲器單元上再次執(zhí)行編程操作。因此，可能獲得閾值電壓的均勻分布特性。
此外，利用經(jīng)初始設(shè)定得高于目標(biāo)電壓的比較電壓執(zhí)行編程驗證操作，使得存儲器單元的閾值電壓充分高于目標(biāo)電壓。在根據(jù)重復(fù)數(shù)目降低比較電壓的同時，再次執(zhí)行編程驗證操作。因此，可能防止正常編程的單元再次被過度編程。
盡管已參照所述實施例進(jìn)行前文的描述，但應(yīng)理解，在不偏離本發(fā)明及權(quán)利要求的精神和范圍的前提下，本領(lǐng)域的普通技術(shù)人員可做出對本發(fā)明的改變及修正。
權(quán)利要求
1.一種對快閃存儲器裝置編程的方法，其包含以下步驟(a)執(zhí)行編程操作，使得快閃存儲器單元的每一個閾值電壓變得高于目標(biāo)閾值電壓；(b)設(shè)立高于該閾值電壓的比較電壓；及(c)執(zhí)行編程驗證操作用于確定快閃存儲器單元的每一個閾值電壓是否高于該比較電壓。
2.如權(quán)利要求1所述的方法，其中步驟(a)、(b)及(c)被重復(fù)直至所有快閃存儲器單元具有高于該比較電壓的閾值電壓為止。
3.如權(quán)利要求2所述的方法，其中無論何時編程電壓被施加至快閃存儲器單元而升高編程電壓之后，執(zhí)行該步驟(a)。
4.如權(quán)利要求3所述的方法，其中該編程電壓自16.5V被升高至19.5V。
5.如權(quán)利要求4所述的方法，其中該編程電壓當(dāng)無論何時執(zhí)行該編程操作時在0.2V至0.5V的范圍內(nèi)升高。
6.如權(quán)利要求2所述的方法，其中該步驟(c)對具有高于該比較電壓的閾值電壓的快閃存儲器單元中的一些快閃存儲器單元重復(fù)執(zhí)行。
7.如權(quán)利要求2所述的方法，其中無論何時執(zhí)行該編程驗證操作而降低該比較電壓之后執(zhí)行該步驟(c)。
8.如權(quán)利要求7所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
9.如權(quán)利要求8所述的方法，其中該比較電壓當(dāng)無論何時執(zhí)行該編程驗證操作兩次至六次時在0.02V至0.03V的范圍內(nèi)下降。
10.如權(quán)利要求2所述的方法，其中該目標(biāo)閾值電壓在0.8V至1.2V的范圍中設(shè)立。
11.一種對快閃存儲器裝置編程的方法，其包含以下步驟(a)執(zhí)行第一編程操作，使得快閃存儲器單元的每一個閾值電壓變得高于目標(biāo)閾值電壓；(b)設(shè)立高于該目標(biāo)閾值電壓的比較電壓；(c)執(zhí)行第一編程驗證操作，用于通過比較該比較電壓與所述存儲器單元的目標(biāo)閾值電壓來確定各存儲器單元的每一個閾值電壓是否高于該比較電壓；(d)如果快閃存儲器單元具有低于該比較電壓的閾值電壓，則執(zhí)行第二編程操作，使得經(jīng)檢測的快閃存儲器單元具有高于該比較電壓的閾值電壓；(e)執(zhí)行第二編程驗證操作，用于通過比較該比較電壓與各存儲器單元的每一個閾值電壓來確定各存儲器單元的每一個閾值電壓是否高于該比較電壓；以及(f)重復(fù)步驟(d)及(e)，使得所有快閃存儲器單元具有高于該比較電壓的閾值電壓。
12.如權(quán)利要求11所述的方法，其中施加至快閃存儲器單元的編程電壓在當(dāng)無論何時執(zhí)行該第二編程操作時升高。
13.如權(quán)利要求12所述的方法，其中該編程電壓自16.5V升高至19.5V。
14.如權(quán)利要求13所述的方法，其中該編程電壓當(dāng)無論何時執(zhí)行該第二編程操作時在0.2V至0.5V的范圍中升高。
15.如權(quán)利要求11所述的方法，其進(jìn)一步包含在執(zhí)行該第二編程操作之后降低該比較電壓的步驟。
16.如權(quán)利要求15所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
17.如權(quán)利要求16所述的方法，其中該比較電壓當(dāng)無論何時執(zhí)行該第二編程驗證操作兩次至六次時，在0.02V至0.03V的范圍中下降。
18.如權(quán)利要求11所述的方法，其中該目標(biāo)閾值電壓在0.8V至1.2V的范圍中設(shè)立。
19.一種對快閃存儲器裝置編程的方法，其包含以下步驟(a)執(zhí)行第一編程操作，使得快閃存儲器單元的每一個閾值電壓變得高于目標(biāo)閾值電壓；(b)設(shè)立高于該目標(biāo)閾值電壓的比較電壓；(c)執(zhí)行第一編程驗證操作，用于通過比較該比較電壓與存儲器單元的目標(biāo)閾值電壓來確定各存儲器單元的每一個閾值電壓是否高于該比較電壓；(d)將施加至該快閃存儲器單元的編程電壓升高至第一電壓；(e)如果快閃存儲器單元具有低于該比較電壓的閾值電壓，則使用該第一電壓執(zhí)行第二編程操作，使得經(jīng)檢測的快閃存儲器單元具有高于該比較電壓的閾值電壓；(f)將該比較電壓降低至第二電壓；(g)執(zhí)行第二編程驗證操作，用于通過比較該第二電壓與各存儲器單元的每一個閾值電壓來確定各存儲器單元的每一個閾值電壓是否高于該第二電壓；及(h)重復(fù)步驟(d)至(g)直至未檢測到具有低于該第二電壓的閾值電壓的任何快閃存儲器單元為止。
20.如權(quán)利要求19所述的方法，其中該編程電壓自16.5V升高至19.5V。
21.如權(quán)利要求20所述的方法，其中當(dāng)無論何時執(zhí)行該第二編程操作時，該編程電壓在0.2V至0.5V的范圍中升高。
22.如權(quán)利要求19所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
23.如權(quán)利要求19所述的方法，其中當(dāng)無論何時執(zhí)行該第二編程驗證操作兩次至六次時，該比較電壓在0.02V至0.03V的范圍中下降。
24.如權(quán)利要求19所述的方法，其中該目標(biāo)閾值電壓在0.8V至1.2V的范圍中設(shè)立。
全文摘要
本發(fā)明涉及一種對快閃存儲器裝置編程的方法。根據(jù)本發(fā)明，在完成編程操作之后，重復(fù)執(zhí)行編程驗證操作，其中也檢測經(jīng)編程的存儲器單元的閾值電壓。如果存在存儲器單元，其閾值電壓作為該檢測的結(jié)果而變低，則在相應(yīng)存儲器單元上再次執(zhí)行該編程操作。因此，可能獲得閾值電壓的均勻分布特性。此外，編程驗證操作利用經(jīng)初始設(shè)定得高于目標(biāo)電壓的比較電壓執(zhí)行，使得存儲器單元的閾值電壓充分高于該目標(biāo)電壓。在根據(jù)重復(fù)數(shù)目降低該比較電壓的同時，再次執(zhí)行該編程驗證操作。因此，可能防止正常編程的單元再次被過度編程。
文檔編號G11C16/34GK1870177SQ20061007182
公開日2006年11月29日 申請日期2006年3月16日 優(yōu)先權(quán)日2005年5月27日
發(fā)明者樸成濟(jì), 張丞鎬 申請人:海力士半導(dǎo)體有限公司