專利名稱:半導(dǎo)體器件及其測試方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體器件和測試半導(dǎo)體器件的方法。具體來說,本發(fā)明涉及包含讀出放大器的半導(dǎo)體器件和測試半導(dǎo)體器件的方法。
背景技術(shù):
DRAM(動態(tài)隨機(jī)存取存儲器)是最適合大容量的各種不同的半導(dǎo)體存儲器件當(dāng)中的一種,它被廣泛地用于計算機(jī)的主存儲器等。DRAM用作大容量存儲是有其優(yōu)越性的,因?yàn)榕c其它半導(dǎo)體存儲器件相比,DRAM的存儲結(jié)構(gòu)極為簡單。
換句話說,DRAM的存儲單元包括一個單元電容器和一個單元晶體管,并且可以根源存儲在單元電容器中的電荷存儲信息。單元電容器的充電和放電是由單元晶體管控制的,單元晶體管的控制電極連接到字線。當(dāng)單元晶體管導(dǎo)通時,單元電容器的存儲電極連接到位線。結(jié)果,可以將信息從DRAM讀出并且將信息寫入DRAM。
如上所述,由于DRAM的存儲單元是根據(jù)單元電容器中存儲的電荷量存儲信息的,所以,因數(shù)據(jù)的讀出在位線中出現(xiàn)的電位偏差會是極小的。因此,位線要與讀出放大器連接,該讀出放大器用于放大因數(shù)據(jù)讀出所引起的較小電位偏差。參見日本專利申請未審公開No.2002-124086和2003-272383。
一般情況下,讀出放大器具有所謂觸發(fā)器結(jié)構(gòu)。為了以較高的靈敏度和較高的速度實(shí)行放大操作,需要把構(gòu)成讀出放大器的晶體管的閾值電壓設(shè)置得盡可能地低。考慮到DRAM的工作電壓最近已減小到約1.5伏,所以,當(dāng)前已將閾值電壓接近0伏的晶體管用于讀出放大器。
然而,當(dāng)構(gòu)成讀出放大器的晶體管的閾值電壓變得很低時,就要出現(xiàn)下面的問題。
在從因字線激勵而使位線電壓發(fā)生變化直至激勵讀出放大器的一段期間內(nèi),因位線電位的退激所致構(gòu)成讀出放大器的晶體管的狀態(tài)不一定非得達(dá)到導(dǎo)通狀態(tài)。當(dāng)晶體管在讀出放大器激勵之前導(dǎo)通時,電荷從位線流到讀出放大器,或者電荷從讀出放大器流入位線。結(jié)果,有可能破壞在位線中出現(xiàn)的數(shù)據(jù)。
為了解決上述問題,可以將構(gòu)成讀出放大器的晶體管的閾值電壓設(shè)置得很高。然而,在這種情況下,讀出放大器的靈敏度很低,因此,讀出放大器的操作變得很慢。
當(dāng)有大量的電荷從位線流出或者當(dāng)許多電荷在讀出放大器激勵之前流入位線時,就會使評估位線中發(fā)生的電流泄漏變得很困難。
換句話說,即使在評估位線中產(chǎn)生的電流泄漏的測試時,也不可能確定隨著時間的流逝而逐漸減小的位線電壓是由于電流的泄漏還是由于電荷向讀出放大器的流出所致。即使在這個測試中,位線中電位的減小在這種情況下很小,也有可能通過電荷從讀出放大器向位線的流動而對于電流的泄漏進(jìn)行補(bǔ)償。如上所述,按照常規(guī)的半導(dǎo)體器件,難以正確地評估在位線中發(fā)生的電流泄漏。
發(fā)明內(nèi)容
為解決上述問題而實(shí)現(xiàn)本發(fā)明。本發(fā)明的目的在于,減小電荷從位線向讀出放大器的不必要流出和電荷從讀出放大器向位線內(nèi)的不必要流動,由此,可以防止位線中出現(xiàn)的數(shù)據(jù)破壞,但又不降低讀出放大器的靈敏度。
本發(fā)明的另一目的在于,提供一種測試半導(dǎo)體器件的方法,以較高的精度評估在位線中發(fā)生的電流泄漏。
通過一種半導(dǎo)體器件可以實(shí)現(xiàn)本發(fā)明的上述目的和其它目的,所述半導(dǎo)體器件包括至少一個讀出放大器;驅(qū)動電路,用于按照可操縱的方式向讀出放大器提供預(yù)定電壓;和至少一個斷路器,該斷路器設(shè)在讀出放大器和驅(qū)動電路之間,用于從驅(qū)動電路上斷開讀出放大器。
按照本發(fā)明,斷路器可使讀出放大器與驅(qū)動電路斷開。因此,在從激勵字線到激勵讀出放大器的至少一部分周期內(nèi),讀出放大器與驅(qū)動電路是斷開的。借助這種安排,可以立即停止電荷從位線流出以及電荷流入位線內(nèi)。
可以將多個讀出放大器連接到驅(qū)動電路上。在這種情況下,從讀出放大器的觀點(diǎn)看,驅(qū)動器的電容變得相當(dāng)大,因此,在讀出放大器激勵之前的電荷流出和流入都會變得很大。然而,由于本發(fā)明的半導(dǎo)體器件具有斷路器,所以有可能有效地抑制在讀出放大器激勵之前電荷的流出和流入,即使多個讀出放大器連接到一個驅(qū)動電路上,亦是如此。
在這種情況下,當(dāng)每個讀出放大器都具有一個斷路器時,就可能最為有效地抑制電荷的流出與流入。
優(yōu)選的是,使所述驅(qū)動電路包括一個激勵電路,用于向讀出放大器提供工作電壓,還包括均衡器,用于均衡讀出放大器。在設(shè)置均衡器的情況下,雖然能夠快速且高靈敏度地讀出數(shù)據(jù),但從讀出放大器的觀點(diǎn)看,會使驅(qū)動電路的電容變大。然而,由于本發(fā)明的半導(dǎo)體器件具有斷路器,所以能夠有效地抑制電荷的流出和流入,即使從讀出放大器的觀點(diǎn)看驅(qū)動電路的電容由于存在均衡器而變得較大亦是如此。
還可以通過一種半導(dǎo)體器件實(shí)現(xiàn)本發(fā)明的上述目的和其它目的,所述半導(dǎo)體器件包括字線;位線;存儲單元,當(dāng)激勵字線時,所述存儲單元與位線連接;讀出放大器,它與位線連接;激勵電路,通過向讀出放大器提供工作電壓所述激勵電路激勵讀出放大器;以及斷路器,用于在從激勵字線直到激勵讀出放大器的至少一部分周期內(nèi),使讀出放大器與激勵電路斷開。
按照本發(fā)明,在從激勵字線直到激勵讀出放大器的至少一部分周期內(nèi),讀出放大器與激勵電路斷開。借助這種安排,可以立即停止電荷從位線的流出以及電荷流入位線。
優(yōu)選的是,所述激勵電路包括第一和第二激勵晶體管,第一激勵晶體管連接在第一電源電位與較高的輸出端之間,第二激勵晶體管連接在第二電源電位與較低輸出端之間。最好使第一激勵晶體管和第二激勵晶體管被設(shè)置成依次導(dǎo)通。當(dāng)在構(gòu)成讀出放大器的晶體管中,P溝道MOS晶體管閾值電壓的偏差和N溝道MOS晶體管閾值電壓的偏差之間存在差別時,這種設(shè)置是有效的。
換句話說,當(dāng)P溝道MOS晶體管閾值電壓的偏差大于N溝道MOS晶體管閾值電壓的偏差時,將第二激勵晶體管設(shè)置成在第一激勵晶體管之前導(dǎo)通。當(dāng)N溝道MOS晶體管閾值電壓的偏差大于P溝道MOS晶體管閾值電壓的偏差時,將第一激勵晶體管設(shè)置成在第二激勵晶體管之前導(dǎo)通。
對于前一種情況,將斷路器設(shè)置在讀出放大器的較高節(jié)點(diǎn)與激勵電路的較高輸出端之間。對于后種情況,將斷路器設(shè)置在讀出放大器的較低節(jié)點(diǎn)與激勵電路的較低輸出端之間。
按照本發(fā)明的一種測試半導(dǎo)體器件的方法,所述半導(dǎo)體器件包括字線;位線;存儲單元,響應(yīng)字線的激勵,所述存儲單元與位線連接;讀出放大器,它與位線連接;激勵電路,通過向讀出放大器提供工作電壓所述激勵電路激勵讀出放大器;其中,在從激勵字線直到激勵讀出放大器的至少一部分周期內(nèi),從激勵電路上斷開讀出放大器,借此可以評估在位線中發(fā)生的電流泄漏。
通過以下參照附圖詳細(xì)描述本發(fā)明,將使本發(fā)明的上述以及其它目的、特點(diǎn)和優(yōu)點(diǎn)變得愈為顯而易見,其中圖1是表示本發(fā)明一種優(yōu)選實(shí)施例半導(dǎo)體器件相關(guān)部分的電路圖;圖2是表示讀出放大器和存儲單元的電路圖;圖3是說明本發(fā)明一種優(yōu)選實(shí)施例半導(dǎo)體器件工作情況的時序圖;圖4A是圖1中所示讀出放大器一部分的電路圖;圖4B是圖4A中所示的電路除去斷路晶體管的電路圖;圖5是表示本發(fā)明另一優(yōu)選實(shí)施例讀出放大器相關(guān)部分的電路圖,其中對兩個讀出放大器設(shè)置一個斷路晶體管;圖6是表示本發(fā)明又一優(yōu)選實(shí)施例讀出放大器相關(guān)部分的電路圖,其中省去N溝道的斷路晶體管;圖7是說明圖6中所示讀出放大器在控制信號RSAP之前激勵控制信號RSAN情況下工作情況的時序圖;圖8是表示本發(fā)明再一優(yōu)選實(shí)施例讀出放大器相關(guān)部分的電路圖,其中省去P溝道的斷路晶體管;
圖9是說明圖8中所示讀出放大器在控制信號RSAN之前激勵控制信號RSAP情況下工作情況的時序圖。
具體實(shí)施例方式
以下參照附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例。
圖1是表示本發(fā)明一種優(yōu)選實(shí)施例半導(dǎo)體器件100的相關(guān)部分的電路圖。
如圖1所示,本實(shí)施例的半導(dǎo)體器件100包括多個讀出放大器(SA)110、向讀出放大器110提供工作電壓的激勵電路120,以及用以均衡讀出放大器110的均衡器130。
這些電路當(dāng)中,激勵電路120和均衡器130構(gòu)成驅(qū)動電路190,該驅(qū)動電路190以可控制的方式向讀出放大器110提供預(yù)定電位,如控制電位。術(shù)語“按可控制的方式提供”指的是按照操作定時來提供所期望的電位,而不是像電源電路那樣提供固定的電位。
每個讀出放大器都有所謂觸發(fā)器結(jié)構(gòu),如圖1所示。具體來說,讀出放大器110具有連接到位線BL的信號節(jié)點(diǎn)N1,連接到反向位線BLB的信號節(jié)點(diǎn)N2,提供放大所必要的第一工作電位的較高節(jié)點(diǎn)N3,以及提供放大所必要的第二工作電位的較低節(jié)點(diǎn)N4。
P溝道MOS晶體管111連接在信號節(jié)點(diǎn)N1和較高節(jié)點(diǎn)N3之間,N溝道MOS晶體管112連接在信號節(jié)點(diǎn)N1和較低節(jié)點(diǎn)N3之間,N溝道MOS晶體管114連接在信號節(jié)點(diǎn)N2和較低節(jié)點(diǎn)N4之間。信號節(jié)點(diǎn)N1共同連接到P溝道MOS晶體管113的柵極和N溝道MOS晶體管114的柵極。信號節(jié)點(diǎn)N2共同連接到P溝道MOS晶體管111的柵極和N溝道MOS晶體管112的柵極。
優(yōu)選的是,將構(gòu)成讀出放大器110的晶體管111-114的閾值電壓設(shè)定為在因上述原因達(dá)不到0伏的范圍內(nèi)盡可能低的電壓。優(yōu)選的是,將閾值電壓設(shè)定為接近0伏。
本實(shí)施例的半導(dǎo)體器件100具有這樣構(gòu)成的多個讀出放大器110。由激勵電路120和均衡器130構(gòu)成的驅(qū)動電路190共同被連接到多個讀出放大器110。
如圖2所示,存儲單元MC連接到位線BL,位線BL連接到信號節(jié)點(diǎn)N1,并且連接到反向位線BLB,反向位線BLB連接到信號節(jié)點(diǎn)N2。每個存儲單元MC包括由單元晶體管T和單元電容器C組成的串聯(lián)電路。單元晶體管T的漏極連接到對應(yīng)的位線BL或?qū)?yīng)的反向位線BLB。單元晶體管T的柵極連接到字線WL1、WL2等當(dāng)中的對應(yīng)的一個上。
采用這種布置,當(dāng)某個字線WLi變?yōu)楦唠娖綍r,與這個字線W1i相連的存儲單元MC的單元電容器C連接到對應(yīng)的位線BL或?qū)?yīng)的反向位線BLB。
如圖1所示,激勵電路120包括激勵晶體管121和122,激勵晶體管121連接在電源電位VDD(第一電源電位)與較高的輸出端S1之間,激勵晶體管122連接在地電位GND(第二電源電位)與較低的輸出端S2之間。激勵晶體管121是P溝道MOS晶體管,控制信號RSAP提供給激勵晶體管121的柵極。另一方面,激勵晶體管122是N溝道MOS晶體管,控制信號RSAN提供給激勵晶體管122的柵極。
采用這種結(jié)構(gòu),當(dāng)激勵晶體管121導(dǎo)通時,給較高的輸出端S1提供電源電位VDD,給較低的輸出端S2提供地電位GND。于是,當(dāng)激勵晶體管121和122兩者都導(dǎo)通時,每個讀出放大器都受到激勵,并且可以放大提供給信號節(jié)點(diǎn)N1和N2的位線電位之間的差。
均衡器130是一個連接在較高輸出端S1和較低輸出端S2之間的電路。均衡器130包括N溝道MOS晶體管131,它連接在較高輸出端S1和預(yù)充電電位VBL之間;N溝道MOS晶體管132,它連接在較低輸出端S2和預(yù)充電電位VBL之間;以及N溝道MOS晶體管133,它連接在較高輸出端S1和較低輸出端S2之間。
控制信號EQ共同提供給晶體管131-133的柵極。當(dāng)控制信號EQ變?yōu)楦唠娖綇亩罹馄?30時,較高輸出端S1和較低輸出端S2都變?yōu)轭A(yù)充電電位VBL。
按照在本實(shí)施例的半導(dǎo)體器件,在每個讀出放大器110的較高節(jié)點(diǎn)N3驅(qū)動電路190和較高輸出端S1之間設(shè)置斷路晶體管141。另外,在每個讀出放大器110的較低節(jié)點(diǎn)N4和驅(qū)動電路190和較低輸出端S2之間設(shè)置斷路晶體管142。斷路晶體管141是P溝道MOS晶體管,控制信號CUTP共同提供給這些晶體管的柵極。另一方面,斷路晶體管142是N溝道MOS晶體管,控制信號CUTN共同提供給這些晶體管的柵極。
每個斷路晶體管141和每個斷路晶體管142構(gòu)成一個斷路裝置,用于使每個讀出放大器110與驅(qū)動電路190斷開。當(dāng)控制信號CUTP變?yōu)楦唠娖讲⑶耶?dāng)控制信號CUTN變?yōu)榈碗娖綍r,每個讀出放大器110與驅(qū)動電路190上斷開。另一方面,當(dāng)控制信號CUTP變?yōu)榈碗娖讲⑶耶?dāng)控制信號CUTN變?yōu)楦唠娖綍r,每個讀出放大器110的較高節(jié)點(diǎn)N3和驅(qū)動電路190的較高輸出端S1短路,并且每個讀出放大器110的較低節(jié)點(diǎn)N4和驅(qū)動電路190的較低輸出端S2短路。因此,每個讀出放大器110可以接收工作電位和預(yù)充電電位VBL。
上面說明了本實(shí)施例半導(dǎo)體器件100相關(guān)部分的電路結(jié)構(gòu)。下面將要說明本實(shí)施例半導(dǎo)體器件100的工作情況。
圖3用于說明本實(shí)施例半導(dǎo)體器件100工作情況的時序圖。按照實(shí)際的情況,由于對于每個控制信號(WL、EQ、RSAP、RSAN、CUTP、和CUTN)的電位變化而言,都需要一定的時間,所以,發(fā)生變化的電位的波形都是以預(yù)定的傾斜度出現(xiàn)的。但是在圖3中,忽略了每個控制信號電位變化所需的時間,所示變化的電位的波形都是垂直的。
首先,在數(shù)據(jù)讀出前(在時間t11之前),字線WL處在低電平。因此,位線BL和反向位線BLB的電位都保持在預(yù)充電電平(=VBL)。在這個周期期間,控制信號CUTP為低電平,控制信號CUTN為高電平。因此,斷路晶體管141和142都處在導(dǎo)通狀態(tài)。因而,每個讀出放大器110都連接到驅(qū)動電路190上。在這個周期期間,控制信號EQ為高電平,并且,均衡器130是有效的。因此,每個讀出放大器110都通過均衡器130并且經(jīng)過較高節(jié)點(diǎn)N3和較低節(jié)點(diǎn)N4均衡成預(yù)充電電位VBL。
換句話說,由于讀出放大器110使用信號節(jié)點(diǎn)N1和N2作為相互參照電位,所以信號節(jié)點(diǎn)N1和N2的均衡,即信號節(jié)點(diǎn)N1和N2的均衡是一項重要的操作。與均衡器130類似的電路(未示出)將信號節(jié)點(diǎn)N1和N2設(shè)定為相同的電位。
此外,在本實(shí)施例中,均衡器130將較高輸出端S1和較低輸出端S2的電位均衡為預(yù)充電電位VBL。當(dāng)斷路晶體管141和142在這種狀態(tài)下導(dǎo)通時,可使讀出放大器得到均衡。在激勵均衡器130的整個周期內(nèi),斷路晶體管141和142不需要處在導(dǎo)通狀態(tài)。相反,在激勵均衡器130的至少一部分周期期間內(nèi),斷路晶體管141和142處在導(dǎo)通狀態(tài)就足夠了。
接下去,在時間t11,將字線WL激勵到高電平,借此可以啟動數(shù)據(jù)讀出,并且將控制信號EQ改變成低電平。結(jié)果,使均衡器130受到激勵。采用這種布置,在位線BL的電位和反向位線BLB的電位之間產(chǎn)生電壓差ΔV。在圖3中,位線BL的電位增高ΔV。這時,因控制信號RSAP保持在高電平,控制信號RSAN保持在低電平,所以尚未實(shí)行放大操作。
在構(gòu)成讀出放大器的晶體管111-114的閾值電壓小于ΔV的情況下,特別是在所述閾值電壓接近0伏的情況下,通過在信號節(jié)點(diǎn)N1和N2之間產(chǎn)生的電位差ΔV,使晶體管111-114之一導(dǎo)通。
假定位線BL的電位從預(yù)充電電位VBL開始增加ΔV(=VBL+ΔV),并且假定反向位線BLB的電位因字線WL的激勵而保持在預(yù)充電電位VBL。在這種情況下,有如表示讀出放大器110的一部分的圖4A所示那樣,P溝道MOS晶體管111的電位超過閾值電壓,因此,產(chǎn)生不必要的導(dǎo)通。因而,電荷(電流i)從位線BL流向驅(qū)動電路190的較高輸出端S1,并且位線BL的電位下降。
在這種情況下,假定不存在斷路晶體管141,并且假定P溝道MOS晶體管直接連接到驅(qū)動電路190的較高輸出端S1,有如作為對照例的圖4B所示者。由于多個讀出放大器110共同連接到驅(qū)動電路190的較高輸出端S1,并且由于電容相當(dāng)大,所以位線BL上的大量電荷都流到驅(qū)動電路190的較高輸出端S1。結(jié)果,使位線BL的電位逐漸下降。進(jìn)而,還存在一種可能性,即讀出放大器110不可能進(jìn)行放大。換句話說,數(shù)據(jù)受到破壞。
然而,有如圖4A所示那樣,當(dāng)在讀出放大器110的較高節(jié)點(diǎn)N3和驅(qū)動電路190的較高輸出端S1之間提供斷路晶體管141時,并且這個斷路晶體管在相關(guān)的周期期間被設(shè)定到離線狀態(tài)時,電荷自位線BL的向外流動會立即停止。具體來說,當(dāng)位線BL的電位(=信號節(jié)點(diǎn)N1)和較高節(jié)點(diǎn)N3的電位因電荷流出而彼此一樣時,P溝道MOS晶體管111截止。沒有任何更多的電荷流出。結(jié)果,可以使位線BL的電位減小保持最小。
在構(gòu)成讀出放大器110的其它晶體管112-114中,也會發(fā)生晶體管的不必要導(dǎo)通現(xiàn)象。換句話說,當(dāng)位線BL的電位保持在預(yù)充電電位VBL時,以及當(dāng)反向位線BLB的電位從預(yù)充電電位VBL開始增高ΔV(=VBL+ΔV)時,電荷從反向位線BLB流出,反向位線BLB的電位會因P溝道MOS晶體管113的導(dǎo)通而減小。
當(dāng)位線BL的電位從預(yù)充電電位VBL開始減小ΔV(=VBL-ΔV)時,以及當(dāng)反向位線BLB的電位保持在預(yù)充電電位VBL時,電荷流入位線BL,位線BL的電位會因N溝道MOS晶體管112的導(dǎo)通而增高。當(dāng)位線BL的電位保持在預(yù)充電電位VBL時,并且當(dāng)反向位線BLB的電位從預(yù)充電電位VBL開始減小ΔV(=VBL-ΔV)時,電荷流入反向位線BLB,反向位線BLB的電位會因N溝道MOS晶體管114的導(dǎo)通而增高。
在上述情況下,當(dāng)設(shè)置斷路晶體管141和142時,以及在相關(guān)的周期期間內(nèi)將這些斷路晶體管能設(shè)置成離線狀態(tài)時,就可以立即停止電荷從位線BL和反向位線BLB的流出和流入。為了實(shí)現(xiàn)這一目的,本實(shí)施例在時間T11,將控制信號CUTP設(shè)置成高電平,并將控制信號CUTN設(shè)置成低電平,由此即可使每個讀出放大器110與驅(qū)動電路190斷開。
接下去在時間t12,控制信號CUTP變?yōu)榈碗娖?,并且控制信號CUTN變?yōu)楦唠娖?,借此使每個讀出放大器110與驅(qū)動電路190相連??刂菩盘朢SAP變?yōu)榈碗娖?,并且控制信號RSAN變?yōu)楦唠娖?,借此提供工作電位,以便激勵讀出放大器110。
結(jié)果,使信號節(jié)點(diǎn)N1和N2之間的電位差ΔV被放大。位線BL的電位和反向位線BLB的電位之一增加到電源電位VDD,另一個位線的電位減小到地電位GND。于是,讀出放大器110的放大操作結(jié)束。
如上所述,按照本實(shí)施例,在每個讀出放大器110和驅(qū)動電路190之間設(shè)置斷路晶體管141和142。在從激勵字線WL直到激勵讀出放大器110的周期期間內(nèi),將斷路晶體管141和142設(shè)置成離線狀態(tài)。因此,可以立即停止電荷從位線BL和反向位線BLB的流出和流入。
于是,即使當(dāng)構(gòu)成每個讀出放大器110的晶體管111-114的閾值電壓減小到接近0伏,以便以較高的靈敏度提高放大操作的速度,也可以有效地阻止因晶體管111-114的不必要導(dǎo)通所引起的數(shù)據(jù)破壞。
在上述實(shí)施例中,雖然在從激勵字線WL直到激勵讀出放大器110的整個周期期間內(nèi)將斷路晶體管141和142設(shè)置成離線狀態(tài),但本發(fā)明不限于這種安排。作為另一種可供選擇的方式,也可以在從激勵字線WL直到激勵讀出放大器110周期的至少一部分期間內(nèi),將斷路晶體管141和142設(shè)置成離線狀態(tài)。
為了充分地減小電荷的流出和流入,優(yōu)選的作法是,在從激勵字線WL直到激勵讀出放大器110周期的主要部分期間內(nèi),將斷路晶體管141和142設(shè)置成離線狀態(tài)。最為優(yōu)選的作法是,在從激勵字線WL直到激勵讀出放大器110的基本上為整個的周期期間內(nèi)都將斷路晶體管141和142設(shè)置成離線狀態(tài),就像上述實(shí)施例中所述的那樣。
雖然上述實(shí)施例中對應(yīng)于每個讀出放大器110提供一個斷路晶體管141和一個斷路晶體管142,但是也可以向多個讀出放大器110提供一個斷路晶體管141和一個斷路晶體管142。
圖5是表示半導(dǎo)體器件200相關(guān)部分的電路圖,其中對兩個讀出放大器設(shè)置一個斷路晶體管141和一個斷路晶體管142。如圖5所示,即使當(dāng)對半導(dǎo)體器件200的兩個讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142,當(dāng)從激勵字線WL直到激勵讀出放大器110的至少一部分周期期間內(nèi)將斷路晶體管141和142設(shè)置成離線狀態(tài)時,也可以獲得與上述的實(shí)施例類似的結(jié)果。
不僅可以對兩個讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142,還可以對三個或多個讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142。當(dāng)對多個讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142時,會有更多的電荷流出和流入??紤]到這個事實(shí),并且考慮到可以使用尺寸極小的斷路晶體管141和142,優(yōu)選的作法是對很少數(shù)目的讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142。
最為優(yōu)選的是,對每-個讀出放大器110設(shè)置一個斷路晶體管141和一個斷路晶體管142。
雖然上述實(shí)施例中把斷路晶體管141連接到讀出放大器110的較高節(jié)點(diǎn)N3,而將斷路晶體管142連接到讀出放大器110的較低節(jié)點(diǎn)N4,但是可以省去這些連接之一。當(dāng)在構(gòu)成每個讀出放大器110的晶體管中的P溝道MOS晶體管111、113閾值電壓的偏差和N溝道MOS晶體管112、114閾值電壓的偏差之間存在差別時,省去這些連接中之一是有效的。
圖6是表示半導(dǎo)體器件300相關(guān)部分的電路圖,其中省去斷路晶體管142。
按照這個例子,可以抑制電荷從位線BL和反向位線BLB向讀出放大器110的較高輸出端S1的流出。然而,不可能抑制電荷從較低輸出端S2向位線BL和反向位線BLB內(nèi)的流動。
按照這個半導(dǎo)體器件300,P溝道MOS晶體管111和113閾值電壓的偏差大于N溝道MOS晶體管112和114閾值電壓的偏差。因此,在電荷向較高輸出端S1的流出比電荷從較低輸出端S2的流入更加明顯時,這一半導(dǎo)體器件300特別有效。
當(dāng)P溝道MOS晶體管111和113閾值電壓的偏差很大時,在控制信號RSAP之前激勵控制信號RSAN是有效的,借此可穩(wěn)定讀出放大器110的工作,如在圖7的時序圖所示那樣。
如圖7所示,在實(shí)行這種工作過程時,在從激勵控制信號RSAN(時間t22)直到激勵控制信號RSAP(t23)的一個周期期間內(nèi),位線BL和反向位線BLB的電位,即P溝道MOS晶體管111和113的電位減小。結(jié)果,在這個周期期間,有些情況下,會加速進(jìn)行電荷向較高輸出端S1的流出。然而,即使當(dāng)實(shí)行這種操作時,通過將斷路晶體管141連接到讀出放大器110的較高節(jié)點(diǎn)N3,可以有效地抑制電荷向較高輸出端S1的流出,就像圖6中所示的半導(dǎo)體器件300那樣。
另一方面,圖8是表示半導(dǎo)體器件400相關(guān)部分的電路圖,其中省去了斷路晶體管141。
按照這個例子,可以抑制電荷從較低輸出端S2向位線BL和反向位線BLB的流動。然而,不能抑制電荷從位線BL和反向位線BLB向讀出放大器110的較高輸出端S1的流出。
按照這個半導(dǎo)體器件400,N溝道MOS晶體管112和114閾值電壓的偏差大于P溝道MOS晶體管111和113閾值電壓的偏差。因此,在電荷從較低輸出端S2的流入比電荷向較高輸出端S1的流出更加明顯示時,這種半導(dǎo)體器件400特別有效。
當(dāng)N溝道MOS晶體管112和114閾值電壓的偏差很大時,在控制信號RSAN之前激勵控制信號RSAP是有效的,借此可以穩(wěn)定讀出放大器110的工作過程,有如圖9的時序圖中所示那樣。
如圖9所示,在實(shí)行這種工作過程時,在從激勵控制信號RSAP(時間t32)直到激勵控制信號RSAN(t33)的一個周期期間內(nèi),位線BL和反向位線BLB的電位,即N溝道MOS晶體管112和114的電位減小。
于是,在這個周期期間內(nèi),在一些情況下會加速進(jìn)行電荷從較低輸出端S2的流入。然而,即使在進(jìn)行這種操作時,通過使斷路晶體管142連接到讀出放大器110的較低節(jié)點(diǎn)N4,可以有效地抑制電荷從較低輸出端S2的流入,就像圖8中所示的半導(dǎo)體器件400那樣。
另外,本發(fā)明半導(dǎo)體器件的優(yōu)點(diǎn)在于,能夠更為精確地進(jìn)行在位線BL和反向位線BLB中發(fā)生的電流泄漏(位線泄漏)的評估測試。換句話說,通過使從激勵字線WL(見圖3中的時間t11)開始直到激勵讀出放大器110(見圖3中的時間t12)的周期比通常的工作周期增大,以進(jìn)行位線泄漏的評估測試。
如上所述,按照常規(guī)的作法,不可能確定隨著時間的流逝是因電流泄漏抑或是因電荷流出到讀出放大器110而致位線BL和反向位線BLB的電位減小。即使在這種測試中位線BL和反向位線BLB的電位減小是很小的,也能通過從讀出放大器110的電荷流入來補(bǔ)償位線泄漏。
然而,按照本發(fā)明的半導(dǎo)體器件,在從激勵字線WL直到激勵讀出放大器110的至少一部分周期期間內(nèi),可以使讀出放大器110與驅(qū)動電路190上斷開。因此,可以按較高的精度評估位線泄漏。
如上所述,按照本發(fā)明,斷路器可以使讀出放大器與驅(qū)動電路斷開。因此,通過在從激勵字線WL直到激勵讀出放大器110的至少一部分周期期間內(nèi)斷開讀出放大器和驅(qū)動電路,可以立即停止電荷從位線的流出以及電荷向位線內(nèi)的流入。
于是,即使當(dāng)構(gòu)成讀出放大器的晶體管閾值電壓減小到接近0伏,以便能以較高的靈敏度提高放大操作的速度時,也能有效地阻止由于晶體管的不必要導(dǎo)通所引起的數(shù)據(jù)破壞。
由于能夠有效地阻止電荷從位線流出以及電荷流入位線,所以,可以按很高的精度評估在位線中發(fā)生的電流泄漏。
本發(fā)明決不限于前述各實(shí)施例,而是在權(quán)利要求書中列出的本發(fā)明的范圍內(nèi)各種不同的改進(jìn)都是可能的,當(dāng)然,這些改進(jìn)都包括在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件,包括至少一個讀出放大器;驅(qū)動電路,用于按照可控制的方式向讀出放大器提供預(yù)定電位;和至少一個斷路器,所述斷路器設(shè)在讀出放大器和驅(qū)動電路之間,用以使讀出放大器與驅(qū)動電路斷開。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件,其中,對驅(qū)動電路設(shè)置多個讀出放大器。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件,其中,對每個讀出放大器提供所述斷路器。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件,其中,所述斷路器響應(yīng)共同提供給斷路器的控制信號而工作。
5.根據(jù)前述權(quán)利要求1-4中任一項所述的半導(dǎo)體器件,其中,所述驅(qū)動電路包含對讀出放大器提供工作電壓的激勵電路。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件,其中所述讀出放大器具有信號節(jié)點(diǎn),向這里提供要放大的信號;較高節(jié)點(diǎn),向這里提供放大所必需的第一工作電壓;較低節(jié)點(diǎn),向這里提供放大所必需的第二工作電壓;所述驅(qū)動電路包括較高輸出端,激勵電路向這里提供第一工作電位;和較低輸出端,激勵電路向這里提供第二工作電位;所述斷路器包括晶體管,所述晶體管連接到以下兩個位置中的至少一個在讀出放大器的較高節(jié)點(diǎn)和驅(qū)動電路的較高輸出端之間的位置,以及在讀出放大器的較低節(jié)點(diǎn)和驅(qū)動電路的較低輸出端之間的位置。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件,其中,所述激勵電路包含第一和第二激勵晶體管,第一激勵晶體管連接在第一電源電位和較高輸出端之間,第二激勵晶體管連接在第二電源電位和較低輸出端之間。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件,其中,所述驅(qū)動電路還包含均衡器,所述均衡器連接在驅(qū)動電路的較高輸出端和較低輸出端之間,并通過讀出放大器的較高節(jié)點(diǎn)和較低節(jié)點(diǎn)均衡讀出放大器。
9.一種半導(dǎo)體器件,包括字線;位線;存儲單元,所述位線受到激勵時,所述存儲單元連接到所述位線;讀出放大器,它連接到所述位線;激勵電路,所述激勵電路通過向讀出放大器提供工作電壓激勵讀出放大器;斷路器,在從激勵字線直到激勵讀出放大器的至少一部分周期期間內(nèi)所述斷路器使讀出放大器與激勵電路斷開。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件,其中,還包括用于均衡讀出放大器的均衡器;所述斷路器在均衡器受到激勵的至少一部分周期期間內(nèi)使讀出放大器連接到均衡器。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件,其中,所述斷路器從連接狀態(tài)變到斷開狀態(tài),所述斷開狀態(tài)與均衡器從無效狀態(tài)變到有效狀態(tài)有關(guān);并且,所述斷路器從斷開狀態(tài)變到連接狀態(tài),所述連接狀態(tài)與激勵電路從無效狀態(tài)變到有效狀態(tài)有關(guān)。
12.根據(jù)權(quán)利要求9-11中任一項所述的半導(dǎo)體器件,其中所述讀出放大器包含與位線連接的信號節(jié)點(diǎn);較高節(jié)點(diǎn),向這里提供放大所必需的第一工作電壓;較低節(jié)點(diǎn),向這里提供放大所必需的第二工作電壓;所述激勵電路包含較高輸出端,激勵電路向這里提供第一工作電位;以及較低輸出端,激勵電路向這里提供第二工作電位;所述斷路器包含晶體管,所述晶體管連接到以下兩個位置中的至少一個在讀出放大器的較高節(jié)點(diǎn)和激勵電路的較高輸出端之間的位置,以及在讀出放大器的較低節(jié)點(diǎn)和激勵電路的較低輸出端之間的位置。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件,其中,所述激勵電路包含第一和第二激勵晶體管,第一激勵晶體管連接在第一電源電位和較高輸出端之間,第二激勵晶體管連接在第二電源電位和較低輸出端之間。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件,其中,將所述第一激勵晶體管和第二激勵晶體管設(shè)置成依次被導(dǎo)通。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件,其中將第一激勵晶體管設(shè)置成在第二激勵晶體管之后為導(dǎo)通狀態(tài);所述斷路器包含至少一個晶體管,所述晶體管連接在讀出放大器的較高節(jié)點(diǎn)和激勵電路的較高輸出端之間。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件,其中,將第一激勵晶體管設(shè)置成在第二激勵晶體管之前為導(dǎo)通狀態(tài);所述斷路器包含至少一個晶體管,所述晶體管連接在讀出放大器的較低節(jié)點(diǎn)和激勵電路的較低輸出端之間。
17.一種測試半導(dǎo)體器件的方法,所述半導(dǎo)體器件包括字線;位線;存儲單元,響應(yīng)字線的激勵所述存儲單元與位線連接;與位線連接的讀出放大器;激勵電路,通過向讀出放大器提供工作電壓,所述激勵電路激勵讀出放大器;所述的方法包括如下步驟激勵字線;在從激勵字線直到激勵讀出放大器的至少一部分周期期間內(nèi),斷開讀出放大器和激勵電路;評估位線中發(fā)生的電流泄漏。
18.根據(jù)權(quán)利要求17所述的測試半導(dǎo)體器件的方法,其中,把從激勵字線直到激勵讀出放大器的周期設(shè)置成比通常的工作周期長。
全文摘要
一種半導(dǎo)體器件,包括讀出放大器;驅(qū)動電路,用于按照可控制的方式對讀出放大器提供預(yù)定電位;以及斷路晶體管,所述斷路晶體管設(shè)置在讀出放大器和驅(qū)動電路之間。按照本發(fā)明,斷路晶體管可以使讀出放大器與驅(qū)動電路斷開。因此,當(dāng)在從激勵字線直到激勵讀出放大器的至少一部分周期期間內(nèi)使讀出放大器與驅(qū)動電路斷開時,能夠立即停止從位線流出電荷和向位線流入電荷。
文檔編號G11C11/34GK1866398SQ20061007786
公開日2006年11月22日 申請日期2006年5月9日 優(yōu)先權(quán)日2005年5月19日
發(fā)明者松本康寬 申請人:爾必達(dá)存儲器股份有限公司