專利名稱：存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器系統(tǒng)，更具體地說(shuō)，涉及一種采用球柵陣列配置降低路徑距離的存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
存儲(chǔ)器系統(tǒng)一般包括存儲(chǔ)器和存儲(chǔ)器控制器。存儲(chǔ)器可包括多種設(shè)備，如單數(shù)據(jù)率隨機(jī)訪問(wèn)存儲(chǔ)器(SD-RAM)或雙數(shù)據(jù)率隨機(jī)訪問(wèn)存儲(chǔ)器(DD-RAM)。一般來(lái)說(shuō)，存儲(chǔ)器被封裝為集成電路，存儲(chǔ)器控制器被封裝為另一個(gè)集成電路。
存儲(chǔ)器和存儲(chǔ)器控制器一般通過(guò)印刷電路板互相連接。一般來(lái)說(shuō)，存儲(chǔ)器和存儲(chǔ)器控制器被分別封裝為TSOP(薄型小尺寸封裝)和球柵陣列。球柵陣列為電觸點(diǎn)的陣列，通常為可由位于集成電路外的部件進(jìn)行物理訪問(wèn)的管腳。該陣列的所有管腳之間具有統(tǒng)一的間距。所述球柵陣列焊接在印刷電路板上。在所述印刷電路板上蝕刻有連接路徑以連接存儲(chǔ)器和存儲(chǔ)器控制器的不同管腳。薄型小尺寸封裝一般包括兩行管腳，分別分布在該設(shè)備的較長(zhǎng)邊側(cè)。每個(gè)管腳之間的間距是固定的。
電子器件工程聯(lián)合委員會(huì)(JEDEC)公布了用于同步雙數(shù)據(jù)傳輸率DRAM的標(biāo)準(zhǔn)化TSOP管腳配置標(biāo)準(zhǔn)。依照該標(biāo)準(zhǔn)，DDR-SDRAM一般外形為矩形并在矩形的兩個(gè)長(zhǎng)邊設(shè)有一排管腳。
存儲(chǔ)器控制器訪問(wèn)DDR-SDRAM上的每個(gè)管腳。然而，因?yàn)楣苣_分布在DDR-SDRAM的兩對(duì)邊上，連接存儲(chǔ)器控制器上的管腳與該DDR-SDRAM上的管腳的連接路徑通常是非直接連接且很復(fù)雜。非直接路徑比直接路徑長(zhǎng)。連接路徑需要盡可能的短，以防止噪音和信號(hào)衰退的影響。以特定的方式將球柵陣列管腳布置在該控制器上可以在一定程度上縮短連接路徑的長(zhǎng)度。如果連接路徑長(zhǎng)，通常使用電路來(lái)補(bǔ)償和抑制噪音以增強(qiáng)信號(hào)質(zhì)量。然而，加入電阻增加了成本和復(fù)雜度。
比較本發(fā)明后續(xù)將要結(jié)合附圖介紹的系統(tǒng)，現(xiàn)有技術(shù)的其它局限性和弊端對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。

發(fā)明內(nèi)容
本發(fā)明提出了用于減小路徑距離的球柵陣列配置系統(tǒng)、方法和/或設(shè)備，并在隨后結(jié)合附圖及實(shí)施例進(jìn)行詳細(xì)地描述。
根據(jù)本發(fā)明的一個(gè)方面，提供一種存儲(chǔ)器系統(tǒng)，包括印刷電路板，所述印刷電路板包括第一層和第二層；存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳；存儲(chǔ)器，所述存儲(chǔ)器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳；其中，所述第一層包括多個(gè)連接所述存儲(chǔ)器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第一多個(gè)管腳的連接路徑；其中，所述第二層包括多個(gè)連接所述存儲(chǔ)器的第二多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳的連接路徑。
優(yōu)選地，所述存儲(chǔ)器包括DDR-SDRAM。
優(yōu)選地，所述存儲(chǔ)器的第一多個(gè)管腳沿所述存儲(chǔ)器的第一邊排列，所述存儲(chǔ)器的第二多個(gè)管腳沿所述存儲(chǔ)器的第二邊排列，其中所述存儲(chǔ)器的第一邊與所述存儲(chǔ)器的第二邊完全相對(duì)。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳沿所述存儲(chǔ)器控制器的特定邊排列。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳比所述存儲(chǔ)器控制器的第二多個(gè)管腳更接近所述特定邊，且所述存儲(chǔ)器的第一多個(gè)管腳比所述存儲(chǔ)器的第二多個(gè)管腳更接近所述存儲(chǔ)器控制器。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳比所述存儲(chǔ)器控制器的第二多個(gè)管腳更接近所述特定邊，且所述存儲(chǔ)器的第二多個(gè)管腳比所述存儲(chǔ)器的第一多個(gè)管腳更接近所述存儲(chǔ)器控制器。
優(yōu)選地，所述存儲(chǔ)器控制器包括連接至所述第一層的第三多個(gè)管腳和連接至所述第二層的第四多個(gè)管腳，其中所述第三多個(gè)管腳和所述第四多個(gè)管腳傳送接地信號(hào)(ground signal)。
優(yōu)選地，所述存儲(chǔ)器包括遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器。
根據(jù)本發(fā)明的一個(gè)方面，提供一種存儲(chǔ)器系統(tǒng)，包括存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，所述存儲(chǔ)器包括第一多個(gè)管腳和第二多個(gè)管腳；訪問(wèn)所述數(shù)據(jù)的存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括第一多個(gè)管腳和第二多個(gè)管腳；連接所述存儲(chǔ)器與所述存儲(chǔ)器控制器的印刷電路板，所述印刷電路板包括連接至所述存儲(chǔ)器的第一多個(gè)管腳和所述存儲(chǔ)器控制器的第一多個(gè)管腳的第一層，以及連接至所述存儲(chǔ)器的第二多個(gè)管腳和所述存儲(chǔ)器控制器的第二多個(gè)管腳的第二層。
其中，所述第一層包括多個(gè)連接所述存儲(chǔ)器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第一多個(gè)管腳的連接路徑；其中，所述第二層包括多個(gè)連接所述存儲(chǔ)器的第二多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳的連接路徑。
優(yōu)選地，所述存儲(chǔ)器包括DDR-SDRAM。
優(yōu)選地，所述存儲(chǔ)器的第一多個(gè)管腳沿所述存儲(chǔ)器的第一邊排列，所述存儲(chǔ)器的第二多個(gè)管腳沿所述存儲(chǔ)器的第二邊排列，其中所述存儲(chǔ)器的第一邊與所述存儲(chǔ)器的第二邊完全相對(duì)。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳和所述存儲(chǔ)器控制器的第二多個(gè)管腳沿所述存儲(chǔ)器控制器的特定邊排列。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳比所述存儲(chǔ)器控制器的第二多個(gè)管腳更接近所述特定邊，且所述存儲(chǔ)器的第一多個(gè)管腳比所述存儲(chǔ)器的第二多個(gè)管腳更接近所述存儲(chǔ)器控制器。
優(yōu)選地，所述存儲(chǔ)器控制器的第一多個(gè)管腳比所述存儲(chǔ)器控制器的第二多個(gè)管腳更接近所述特定邊，且所述存儲(chǔ)器的第二多個(gè)管腳比所述存儲(chǔ)器的第一多個(gè)管腳更接近所述存儲(chǔ)器控制器。
優(yōu)選地，所述存儲(chǔ)器控制器包括連接至所述第一層的第三多個(gè)管腳和連接至所述第二層的第四多個(gè)管腳，其中所述第三多個(gè)管腳和所述第四多個(gè)管腳傳送接地信號(hào)。
優(yōu)選地，所述存儲(chǔ)器包括遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器。
根據(jù)本發(fā)明的一個(gè)方面，提供一種訪問(wèn)存儲(chǔ)于遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器內(nèi)的數(shù)據(jù)的存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括沿所述存儲(chǔ)器控制器的一邊沿排列的第一多個(gè)管腳；沿所述存儲(chǔ)器控制器的所述邊沿排列的第二多個(gè)管腳，其中所述第一多個(gè)管腳與所述第二多個(gè)管腳完全并行排列；其中，所述第一多個(gè)管腳對(duì)應(yīng)所述遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器的一側(cè)的多個(gè)管腳排列；其中，所述第二多個(gè)管腳對(duì)應(yīng)所述遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器的相對(duì)一側(cè)的多個(gè)管腳排列。
本發(fā)明的進(jìn)一步的特征和優(yōu)點(diǎn)將在以下結(jié)合附圖進(jìn)行詳細(xì)的描述，附圖中相似的引用標(biāo)號(hào)表示相似的部件。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，附圖中圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的框圖；圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器控制器的框圖；圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的一層的框圖；圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的另一層的框圖；圖5是根據(jù)本發(fā)明另一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的一層的框圖；圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的另一層的框圖。
具體實(shí)施例方式
本發(fā)明涉及一種采用球柵陣列(BGA)將芯片封裝操作地連接和附著/固定在電路板上的電子設(shè)備。BGA包括可表面安裝的集成電路/芯片封裝，其中所述集成電路/芯片封裝可通過(guò)采用表面安裝的焊錫球操作地連接和附著在印刷電路板上，而不是采用PGA封裝內(nèi)的永久性/半永久性安裝金屬導(dǎo)線(管腳)。
例如，球柵陣列(BGA)可包括有芯片封裝，沿該芯片封裝的下側(cè)設(shè)置有焊錫球。例如，所述焊錫球可用于將所述芯片封裝安裝在印刷電路板(PCB)上。例如，所述焊錫球可用于導(dǎo)電地/操作地連接所述芯片封裝的輸入/輸出至印刷電路板(PCB)上相關(guān)聯(lián)的連接點(diǎn)。球柵陣列是一種類型的芯片封裝連接方法，采用多個(gè)焊錫點(diǎn)或焊錫球進(jìn)行排列，以實(shí)現(xiàn)芯片封裝和印刷電路板之間的交互操作。
本發(fā)明的目的在于采用球柵陣列(BGA)來(lái)減少連接路徑，提供增強(qiáng)的電氣性能，提供更好的散熱性能，提供更大的印刷電路板模塊密度，以及增強(qiáng)信號(hào)傳輸質(zhì)量、速度和信號(hào)接受特性。
參照?qǐng)D1，所示為根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)100的框圖。存儲(chǔ)器系統(tǒng)100包括存儲(chǔ)器105和存儲(chǔ)器控制器110。存儲(chǔ)器105可包括例如DDR-SDRAM或類似的存儲(chǔ)器，并被封裝為集成電路。存儲(chǔ)器控制器110被封裝為另一個(gè)集成電路。
存儲(chǔ)器105和存儲(chǔ)器控制器110通過(guò)印刷電路板115相互連接。存儲(chǔ)器105包括有TSOP封裝105a，以及存儲(chǔ)器控制器110分別包括有球柵陣列105a、110a。球柵陣列例如110a為電觸點(diǎn)陣列，通常稱為管腳，可由集成電路外部的元件進(jìn)行物理訪問(wèn)。球柵陣列105a、110a焊在印刷電路板115上。在印刷電路板的各個(gè)層上蝕刻有連接路徑125，用以連接存儲(chǔ)器和存儲(chǔ)器控制器的各個(gè)管腳。印刷電路板上還設(shè)有通孔以便獲取對(duì)印刷電路板的內(nèi)層和底層的訪問(wèn)。
JEDEC公布了標(biāo)準(zhǔn)化TSOP封裝中DDR-SDRAM的管腳排列的標(biāo)準(zhǔn)。依照該雙數(shù)據(jù)率SDRAM規(guī)范(文件號(hào)JESD97(D，C)，在本申請(qǐng)書(shū)中作為參考資料引用)，DDR-SDRAM一般外形為矩形，并沿該矩形的兩個(gè)對(duì)邊分別設(shè)置有一行管腳105a(0，-)、105a(1，-)。
參照?qǐng)D2，所示為存儲(chǔ)器控制器110的框圖。存儲(chǔ)器控制器110可為矩形，并包括球柵陣列110a。球柵陣列110a包括沿該矩形一個(gè)邊沿的4行管腳110a(0，-)、110a(1，-)、110a(2，-)和110a(3，-)。所述各行交替為信號(hào)和接地，因?yàn)楣苣_行110a(0，-)和110a(2，-)傳送信號(hào)，管腳行110a(1，-)和110a(3，-)接地，反之亦然。根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述4行管腳110a(0，-)、110a(1，-)、110a(2，-)和110a(3，-)沿所述矩形上最接近所述存儲(chǔ)器105的一個(gè)邊沿排列。
參照?qǐng)D3，所示為根據(jù)本發(fā)明一個(gè)實(shí)施例的印刷電路板的一層125a的框圖。層125a朝向存儲(chǔ)器105和存儲(chǔ)器控制器110的封裝殼體。一行管腳110a(0，-)連接存儲(chǔ)器105上最靠近存儲(chǔ)器控制器的一行管腳，例如行105a(0，-)。根據(jù)本發(fā)明，可對(duì)存儲(chǔ)器控制器110進(jìn)行配置，使得行110a(0，x)的每個(gè)管腳順序的連接至對(duì)應(yīng)的行105a(0，x)的每個(gè)管腳。行110a(0，x)的每個(gè)管腳可通過(guò)連接路徑125a(x)連接至對(duì)應(yīng)的行105a(0，x)的管腳。如圖所示，連接路徑125a(x)可以是管腳間最直接的路徑。
行110a(1，x)的每個(gè)管腳可通過(guò)沿該行分布且位于連接路徑125a(x)和125a(x+1)之間的對(duì)應(yīng)的連接路徑125aG(x)接地。通過(guò)前述方法，連接路徑125a(x)和125a(x+1)之間的串?dāng)_被降低。
參照?qǐng)D4，所示為根據(jù)本發(fā)明一個(gè)實(shí)施例的印刷電路板的另一層125b的框圖。所述印刷電路板的層125b不面向存儲(chǔ)器105和存儲(chǔ)器控制器110的封包殼體。管腳行105a(1，-)、110a(2，-)和110a(3，-)的管腳通過(guò)通孔連接至層115b。通孔為印刷電路板115內(nèi)的導(dǎo)電孔。通過(guò)該通孔可設(shè)置與層125b的通信連接。管腳行110a(2，-)連接至存儲(chǔ)器105上離存儲(chǔ)器控制器最遠(yuǎn)的管腳行，例如行105a(1，-)。根據(jù)本發(fā)明，可對(duì)存儲(chǔ)器控制器110進(jìn)行配置，使得行110a(2，x)的每個(gè)管腳順序的連接至對(duì)應(yīng)的行105a(1，x)的管腳。行110a(2，x)的每個(gè)管腳可通過(guò)連接路徑125b(x)連接至對(duì)應(yīng)的行105a(1，x)的對(duì)應(yīng)管腳。如圖所示，連接路徑125b(x)可以是管腳間最直接的路徑。
行110a(3，x)的每個(gè)管腳可通過(guò)對(duì)應(yīng)的沿該行分布且位于連接路徑125b(x)和125b(x+1)之間的連接路徑125bG(x)接地。通過(guò)上述方法，可降低連接路徑125b(x)和125b(x+1)以及125b(x)和125b(x-1)之間的串?dāng)_。
參照?qǐng)D5，所示為根據(jù)本發(fā)明另一個(gè)實(shí)施例的印刷電路板的一層125a的框圖。層125a面向存儲(chǔ)器和存儲(chǔ)器控制器110的封裝殼體。管腳行110a(2，-)和110a(3，-)連接至離存儲(chǔ)器控制器最遠(yuǎn)的存儲(chǔ)器105上的管腳行，例如105a(1，-)。根據(jù)本發(fā)明，可對(duì)存儲(chǔ)器控制器110進(jìn)行設(shè)置，使得行110a(2，x)的每個(gè)管腳順序的連接至行105a(1，x)的對(duì)應(yīng)的管腳。行110a(2，x)的每個(gè)管腳可通過(guò)連接路徑125b(x)連接至對(duì)應(yīng)的行105a(1，x)的對(duì)應(yīng)管腳。如圖所示，連接路徑125b(x)可為最直接的管腳間路徑。
行110a(3，x)的每個(gè)管腳可通過(guò)對(duì)應(yīng)的沿該行分布并位于連接路徑125a(x)和125a(x+1)之間的連接路徑125aG(x)接地。通過(guò)前述方法，可降低連接路徑125a(x)和125a(x+1)之間的串?dāng)_。
參照?qǐng)D6，所示為根據(jù)本發(fā)明另一實(shí)施例的印刷電路板的另一層125b的框圖。印刷電路板的該層125b不面向存儲(chǔ)器105和存儲(chǔ)器控制器110的封裝殼體。管腳行105a(0，-)、110a(0，-)和110a(1，-)通過(guò)通孔連接至層125b。管腳行110a(0，-)可連接至離存儲(chǔ)器控制器最近的存儲(chǔ)器105上的管腳行，例如行105a(0，-)。根據(jù)本發(fā)明，可對(duì)存儲(chǔ)器控制器110進(jìn)行設(shè)置，使得行110a(0，x)的每個(gè)管腳順序的連接至對(duì)應(yīng)的行105a(0，x)的管腳。行110a(0，x)的每個(gè)管腳可通過(guò)連接路徑125b(x)連接至行105a(1，x)的對(duì)應(yīng)管腳。如圖所示，連接路徑125b(x)可為管腳間最直接的路徑。
行110a(1，x)的每個(gè)管腳可通過(guò)對(duì)應(yīng)的沿該行分布并位于連接路徑125b(x)和125b(x+1)之間的連接路徑125bG(x)接地。通過(guò)前述方法，可降低連接路徑125b(x)和125b(x+1)之間的串?dāng)_。
以上是對(duì)本發(fā)明具體實(shí)施例的描述。很明顯，可對(duì)本發(fā)明上述描述的實(shí)施例做其他的改變和替換而不脫離本發(fā)明的范圍和精神實(shí)質(zhì)。
此外，為適應(yīng)特定的條件或材料，根據(jù)本發(fā)明的教導(dǎo)還可以對(duì)本發(fā)明作出各種修改而不脫離本發(fā)明的范圍。因此，本發(fā)明不限于上述公開(kāi)的具體實(shí)施例，本發(fā)明包括落入權(quán)利要求書(shū)范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種存儲(chǔ)器系統(tǒng)，其特征在于，包括印刷電路板，所述印刷電路板包括第一層和第二層；存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳；存儲(chǔ)器，所述存儲(chǔ)器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳；其中，所述第一層包括多個(gè)連接所述存儲(chǔ)器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第一多個(gè)管腳的連接路徑；其中，所述第二層包括多個(gè)連接所述存儲(chǔ)器的第二多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳的連接路徑。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器包括DDR-SDRAM。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器的第一多個(gè)管腳沿所述存儲(chǔ)器的第一邊排列，所述存儲(chǔ)器的第二多個(gè)管腳沿所述存儲(chǔ)器的第二邊排列，其中所述存儲(chǔ)器的第一邊與所述存儲(chǔ)器的第二邊完全相對(duì)。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器控制器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳沿所述存儲(chǔ)器控制器的特定邊排列。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器控制器的第一多個(gè)管腳比所述存儲(chǔ)器控制器的第二多個(gè)管腳更接近所述特定邊，且所述存儲(chǔ)器的第一多個(gè)管腳比所述存儲(chǔ)器的第二多個(gè)管腳更接近所述存儲(chǔ)器控制器。
6.一種存儲(chǔ)器系統(tǒng)，其特征在于，包括存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，所述存儲(chǔ)器包括第一多個(gè)管腳和第二多個(gè)管腳；訪問(wèn)所述數(shù)據(jù)的存儲(chǔ)器控制器，所述存儲(chǔ)器控制器包括第一多個(gè)管腳和第二多個(gè)管腳；連接所述存儲(chǔ)器與所述存儲(chǔ)器控制器的印刷電路板，所述印刷電路板包括連接至所述存儲(chǔ)器的第一多個(gè)管腳和所述存儲(chǔ)器控制器的第一多個(gè)管腳的第一層，以及連接至所述存儲(chǔ)器的第二多個(gè)管腳和所述存儲(chǔ)器控制器的第二多個(gè)管腳的第二層。其中，所述第一層包括多個(gè)連接所述存儲(chǔ)器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第一多個(gè)管腳的連接路徑；其中，所述第二層包括多個(gè)連接所述存儲(chǔ)器的第二多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳的連接路徑。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器包括DDR-SDRAM。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器的第一多個(gè)管腳沿所述存儲(chǔ)器的第一邊排列，所述存儲(chǔ)器的第二多個(gè)管腳沿所述存儲(chǔ)器的第二邊排列，其中所述存儲(chǔ)器的第一邊與所述存儲(chǔ)器的第二邊完全相對(duì)。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器系統(tǒng)，其特征在于，所述存儲(chǔ)器控制器的第一多個(gè)管腳和所述存儲(chǔ)器控制器的第二多個(gè)管腳沿所述存儲(chǔ)器控制器的特定邊排列。
10.一種訪問(wèn)存儲(chǔ)于遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器內(nèi)的數(shù)據(jù)的存儲(chǔ)器控制器，其特征在于，所述存儲(chǔ)器控制器包括沿所述存儲(chǔ)器控制器的一邊沿排列的第一多個(gè)管腳；沿所述存儲(chǔ)器控制器的所述邊沿排列的第二多個(gè)管腳，其中所述第一多個(gè)管腳與所述第二多個(gè)管腳完全并行排列；其中，所述第一多個(gè)管腳對(duì)應(yīng)所述遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器的一側(cè)的多個(gè)管腳排列；其中，所述第二多個(gè)管腳對(duì)應(yīng)所述遵循JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器的相對(duì)一側(cè)的多個(gè)管腳排列。
全文摘要
本發(fā)明公開(kāi)了用于減小路徑距離的球柵陣列配置。一個(gè)實(shí)施例中，本發(fā)明提出一種存儲(chǔ)器系統(tǒng)，包括印刷電路板、存儲(chǔ)器控制器和存儲(chǔ)器。所述印刷電路板包括第一層和第二層。所述存儲(chǔ)器控制器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳。所述存儲(chǔ)器包括連接至所述第一層的第一多個(gè)管腳和連接至所述第二層的第二多個(gè)管腳。所述第一層包括連接所述存儲(chǔ)器的第一多個(gè)管腳與所述存儲(chǔ)器控制器的第一多個(gè)管腳的多個(gè)連接路徑。所述第二層包括連接所述存儲(chǔ)器的第二多個(gè)管腳與所述存儲(chǔ)器控制器的第二多個(gè)管腳的多個(gè)連接路徑。
文檔編號(hào)G11C5/00GK1855292SQ20061007994
公開(kāi)日2006年11月1日 申請(qǐng)日期2006年4月26日 優(yōu)先權(quán)日2005年4月27日
發(fā)明者阿布希吉特·馬哈詹, 阿里·薩法拉茲 申請(qǐng)人:美國(guó)博通公司