專利名稱：存儲設備和半導體裝置的制作方法
技術領域：
本發(fā)明涉及存儲設備和半導體裝置，具體涉及包括存儲單元的存儲設備和半導體裝置，所述每個存儲單元具有根據(jù)電阻狀態(tài)存儲和保持信息的存儲元件。
背景技術：
在諸如計算機之類的信息裝置中，廣泛使用具有高運行速度的高密度動態(tài)隨機存取存儲器(DRAM)作為隨機存取存儲器(RAM)。
然而，由于DRAM是易失性存儲器，當斷電時丟失信息，所以期望在斷電之后仍然保持信息的非易失性存儲器。
因此，作為有前途的非易失性存儲器，提出了鐵電隨機存取存儲器(FeRAM)、磁隨機存取存儲器(MRAM)、相變存儲器以及阻變存儲器(例如可編程金屬化單元(PMC)和電阻隨機存取存儲器(RRAM))。
這些非易失性存儲器能夠在不提供電力的情況下將寫入信息保持很長時間。另外，由于對于非易失性存儲器不需要刷新操作，因此能夠減少功耗。
諸如PMCs和RRAM之類的阻變非易失性存儲器具有相對簡單的結構，其中材料具有這樣的特性對于存儲和保持信息的存儲層，利用通過施加電壓或者電流產生的阻變，并且其中將電壓或者電流施加于所提供的用來將存儲層夾在中間的兩個電極。因此能夠容易地實現(xiàn)存儲元件的小型化。
PMC具有這樣的結構其中包含預定金屬的離子導電體夾在兩個電極之間，并且包含在離子導電體中的金屬也包含在這兩個電極的一個中。因此，PMC利用這樣的特性，即，離子導電體的電特性(例如電阻或者電容)在兩個電極兩端施加電壓時變化。
更具體地說，離子導電體由硫族化物和金屬的固溶體(例如無定形的GeS或者無定形的GeSe)構成，并且這兩個電極中的一個電極包含Ag、Cu、或者Zn(參見例如PCT日本譯文專利公開No.2002-536840)。
例如在技術文摘“International Electron Devices Meeting”，2002，p.193中由W.W.Zhuang等所寫的“Novel Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory(RRAM)”中描述了RRAM的一種結構，例如，其中多晶型PrCaMnO3薄膜夾在兩個電極之間，并且其中作為記錄膜的PrCaMnO3薄膜的電阻隨著施加于兩個電極的電壓脈沖或者電流脈沖而顯著變化。施加其極性變化取決于信息的記錄(寫入)或者擦除的電壓脈沖。
例如在Applied Physics Letters，2000，vol.77，p.139-141中由A.Beck等所寫的“Reproducible Switching Effect in Thin Oxide Films for MemoryApplications”中描述了RRAM的另一種結構，例如，其中摻雜了少量Cr的SrZrO3(單晶的或者多晶)被夾在兩個電極之間，并且其中記錄膜的電阻隨著從電極流出的電流而變化。
在該文獻中描述了存儲層的電流-電壓(I-V)特性，并且在記錄和擦除時門限電壓是±0.5v。利用該結構，可以根據(jù)施加的電壓脈沖來記錄和擦除信息。必要的脈沖電壓是±1.1v并且必要的電壓脈沖寬度是2毫秒。另外，記錄和擦除可以高速進行，并且可以以100毫微秒的電壓脈沖寬度執(zhí)行該操作。在這種情況下必要的脈沖電壓是±5v。
然而在目前的情況下，F(xiàn)eRAM很難執(zhí)行非破壞性的讀取。因為FeRAM執(zhí)行破壞性的讀取，所以FeRAM的讀取速度很低。另外，由于存在對根據(jù)可以執(zhí)行的讀取或者記錄的極化反轉次數(shù)的限制，所以可重寫次數(shù)也有所限制。
MRAM使用磁場來進行記錄，并且流過接線的電流產生磁場。因此，記錄需要大量電流。
相變存儲器通過施加具有相同極性和不同大小的電壓脈沖來執(zhí)行記錄，它根據(jù)溫度執(zhí)行切換。因此，相變存儲器容易在周圍溫度中變化。
在PCT日本翻譯專利公開2002-536840中描述的PMC中，無定形的GeS或者無定形的GeSe的結晶溫度大約是200℃，并且當離子導電體結晶時特性劣化。因此，在制造存儲元件的實際工藝中，例如形成化學蒸汽沉積(CVD)絕緣膜或者保護膜的工藝中，PMC不能承受高溫。
在標題為“Novel Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory(RRAM)”和標題為“Reproducible SwitchingEffect in Thin Oxide Films for Memory Applications”的每個文獻中描述的RRAM的所建議的存儲層材料為晶體的。因此必須在大約600℃的溫度進行處理，這樣很難制造所建議材料的單晶體，并且由于使用多晶體時晶界的影響而使小型化變得困難。
另外，盡管為上述RRAM建議通過施加脈沖電壓執(zhí)行信息的記錄和擦除，但是在記錄之后存儲層的電阻隨著所建議結構中施加的脈沖電壓的脈沖寬度而變化。另外，在記錄之后的電阻取決于記錄的脈沖寬度這一事實間接地指示，即使在重復施加相同脈沖時電阻仍然變化。
例如在標題為“Novel Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory(RRAM)”的文獻中所述的，當施加具有相同極性的脈沖時，記錄之后的電阻隨著脈沖寬度而顯著變化。當脈沖寬度較短(例如50毫微秒以下)時，記錄的電阻變化率較低。當脈沖寬度較長(例如100毫微秒以上)而不是飽和在恒定值時，隨著脈沖寬度的增長得到更接近記錄之前的電阻的電阻。另外，標題為“Novel Colossal Magnetoresistive ThinFilm Nonvolatile Resistance Random Access Memory(RRAM)”的文獻描述了存儲器結構的特征，其中存儲層與用于存取控制的金屬氧化物半導體(MOS)晶體管串聯(lián)，并且其中存儲層和MOS晶體管以陣列形式排列。當脈沖寬度在10毫微秒和100毫微秒之間的范圍內變化時，記錄之后的存儲層的電阻隨著脈沖寬度而變化。如果脈沖寬度長得多的話，根據(jù)存儲層的特性預計電阻再次減小。
換句話說，RRAM具有這樣的特征記錄之后的電阻取決于脈沖電壓的大小和脈沖寬度。因此脈沖電壓大小和脈沖寬度的變化導致記錄之后的電阻變化。
因此，脈沖寬度短于大約100毫微秒的脈沖電壓具有較低的記錄的電阻率，從而記錄之后的電阻容易發(fā)生變化。因此很難執(zhí)行穩(wěn)定的記錄。
因此，當使用這種具有較短脈沖寬度的脈沖電壓執(zhí)行記錄時，有必要在執(zhí)行記錄之后執(zhí)行校驗信息內容的處理，以便可靠地執(zhí)行記錄。
例如，在記錄之前執(zhí)行處理來讀取和校驗已經(jīng)記錄在存儲元件(存儲層電阻)中的信息內容。然后，執(zhí)行記錄使得符合校驗過的內容(電阻)與要記錄的內容(電阻)之間的關系?；蛘?，例如在記錄之后執(zhí)行處理來讀取和校驗記錄在存儲元件中的信息內容。如果校驗的電阻不同于預期電阻，那么執(zhí)行重新記錄將校驗的電阻校正為預期電阻。
因此，為了記錄需要花費更長的時間，并且例如很難高速地執(zhí)行數(shù)據(jù)的重寫等。
為了解決該問題，例如在日本專利申請2004-22121中提出了一種存儲設備。在存儲設備中，存儲單元包括存儲元件和與存儲元件串聯(lián)并作為負載的電路元件，存儲元件具有這樣的特性，其中電阻隨著在兩端施加的門限電平或者更高的電壓而變化。存儲設備具有這樣的特性，其中當在存儲設備和電路元件的兩端施加的電壓是門限電壓或者更高的電壓時，在存儲元件的電阻從較高狀態(tài)變化到較低狀態(tài)之后存儲單元的存儲元件和電路元件的組合電阻是基本上恒定的，而與電壓的大小無關。這種存儲設備實現(xiàn)了穩(wěn)定的記錄操作并減少了記錄信息所需的時間。

發(fā)明內容
當將存儲元件的電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)的操作定義為“寫入”，并將存儲元件的電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)的操作定義為“擦除”時，為了使用日本專利申請2004-22121中描述的存儲設備來實現(xiàn)寫入和擦除，有必要定義要施加到存儲單元的電壓范圍并適當?shù)卦O置構成存儲單元的存儲元件和電路元件之間的位置關系或者適當?shù)卦O置電路元件的極性。因此，可以通過將預定范圍內的電壓施加于存儲單元，并且通過將存儲元件和電路元件設置到預定位置或者將電路元件設置為具有預定極性，來實現(xiàn)使用該存儲設備的寫入和擦除。
因此，需要提供一種能夠穩(wěn)定地執(zhí)行記錄，減少記錄信息所需要的時間并執(zhí)行寫入和擦除的存儲設備和半導體裝置。
根據(jù)本發(fā)明實施例的存儲設備包括具有第一端子和第二端子的存儲元件，在施加第一門限電平或者更高的電信號時引起第一電特性變化，以及在施加第二門限電平或者更高的電信號時引起第二電特性變化，所述第二電特性變化與第一電特性變化不對稱，所述第二門限電平或者更高的電信號的極性與第一門限電平或者更高的電信號的極性不同；和與存儲元件串聯(lián)的單極晶體管。存儲元件的第一端子和第二端子中只有一個電連接到單極晶體管。單極晶體管根據(jù)第一端子或者第二端子電連接到單極晶體管而具有負極性或者正極性。
由于存儲元件的第一端子和第二端子只有一個電連接到單極晶體管，并且單極晶體管根據(jù)第一端子或者第二端子電連接到單極晶體管而具有負極性或者正極性，所以存儲元件在施加第一門限電平或者更高的電信號時引起第一電特性變化，并且存儲元件在施加第二門限電平或者更高的電信號時引起第二電特性變化。
聲明所述第一電特性變化與第二電特性變化不對稱的描述，意味著情況變化對于電信號(例如施加的電壓或者電流)方向是不同的。例如，當?shù)谝浑娞匦宰兓硎敬鎯υ碾娮鑿妮^高狀態(tài)變?yōu)檩^低狀態(tài)，并且第二電特性變化表示存儲元件的電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)時，第一電特性變化與第二電特性變化不對稱。例如，電阻器和電容是引起對稱電特性變化的元件。例如二極管是引起不對稱電特性變化的元件。
另外，單極晶體管根據(jù)電連接到單極晶體管的第一端子或者第二端子而只具有負極性和正極性之一。單極晶體管不同時具有負極性和正極性。
根據(jù)本發(fā)明實施例的存儲設備包括多個存儲單元。多個存儲單元的每個存儲單元都包括具有這樣的特性的存儲元件當施加第一門限電平或者更高的電信號時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當施加第二門限電平或者更高的電信號時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；和與存儲元件串聯(lián)的單極晶體管。將預定電勢施加到每個存儲單元的第一端，并將高于預定電勢的第一電勢或者低于預定電勢的第二電勢施加到靠近單極晶體管的每個存儲單元的第二端。當通過將第一電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為負，以及當通過將第二電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為正。
由于當通過將第一電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為負，而當通過將第二電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為正，所以通過將第一門限電平或者更高的電信號施加到存儲元件，存儲元件的電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且通過將第一門限電平或者更高的電信號施加于存儲元件，其電阻變?yōu)檩^低狀態(tài)的存儲元件的電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)。因此，可以在存儲元件上執(zhí)行寫入和擦除。
即使將第二門限電平或者更高的電信號施加于存儲元件，也不允許在已經(jīng)執(zhí)行了寫入的電元件上的擦除，除非其電阻通過施加第一門限電平或者更高的電信號而變?yōu)檩^低狀態(tài)的存儲元件的電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)。
根據(jù)本發(fā)明實施例的存儲設備包括多個存儲單元。多個存儲單元的每一個包括存儲元件，包括夾在第一電極和第二電極之間的存儲層，并具有這樣的特性當將第一門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當將第二門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；和與存儲元件靠近第二電極的部分串聯(lián)的單極晶體管。所述多個存儲單元的第一電極是由同一金屬層形成的，并且單極晶體管具有正極性。
一種半導體裝置包括存儲設備。該存儲設備包括多個存儲單元。多個存儲單元的每一個包括存儲元件，其包括夾在第一電極和第二電極之間的存儲層，并具有這樣的特性其中當將第一門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當將第二門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；和與存儲元件靠近第二電極的部分串聯(lián)的單極晶體管。所述多個存儲單元的第一電極是由同一金屬層形成的，并且其中單極晶體管具有正極性。
由于多個存儲單元的第一電極是由同一金屬層形成的，并且單極晶體管具有正極性，因此通過施加第一門限電平或者更高的電信號，存儲元件的電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且通過施加第一門限電平或者更高的電信號，其電阻變?yōu)檩^低狀態(tài)的存儲元件的電阻能夠從較低狀態(tài)變?yōu)檩^高狀態(tài)。因此能夠在存儲元件上執(zhí)行寫入和擦除。
對于由同一金屬層形成的多個存儲單元的第一電極，通過將第一門限電平或者更高的電信號施加于存儲元件，存儲元件的電阻從較高狀態(tài)變化到較低狀態(tài)。另外，施加一定范圍內的電壓，其中通過被第一門限電平或者更高的電信號施加于存儲元件而致使其電阻變?yōu)檩^低狀態(tài)的存儲元件的電阻，能夠從較低狀態(tài)變?yōu)檩^高狀態(tài)。
在該存儲設備和半導體裝置中，能夠穩(wěn)定地記錄信息，減少記錄信息所必需的周期，并能夠執(zhí)行寫入和擦除。


圖1是示出在根據(jù)本發(fā)明實施例的存儲設備中使用的存儲元件中的電流-電壓變化的圖表；圖2A和2B是用于解釋在根據(jù)實施例的存儲設備中使用的存儲單元的電路示意圖；圖3是用于解釋根據(jù)實施例的存儲設備的例子的電路示意圖；圖4是用于解釋根據(jù)實施例的存儲設備的另一個例子的電路示意圖；圖5是用于解釋根據(jù)實施例的存儲設備的另一個例子的電路示意圖；圖6是用于解釋根據(jù)實施例的存儲設備的另一個例子的電路示意圖；圖7是用于解釋其中在根據(jù)流向存儲元件的電流確定剛對存儲元件執(zhí)行寫入之后的電阻的現(xiàn)象的原理的電路示意圖；圖8A到8C是示出剛對圖3所示電路中的存儲元件執(zhí)行寫入之后的電阻與施加到公用線的電勢之間的關系，以及允許存儲元件上擦除的最小電阻與施加到公用線的電勢之間的關系的圖。
圖9A到圖9C是示出剛對圖4到6所示的存儲元件執(zhí)行寫入之后的電阻與施加到公用線的電勢之間的關系，以及允許存儲元件上擦除的最小電阻和施加到公用線的電勢之間的關系的圖。
圖10A到圖10D是用于解釋根據(jù)存儲元件和MOS晶體管之間的位置關系確定最優(yōu)電壓范圍存在與否的原因的示意圖；圖11A到11D的示意圖用于解釋放置其極性被反轉的存儲元件在特性方面與反轉MOS晶體管的極性是等效的；以及圖12是其中圖4所示的電路示意圖中的NMOS晶體管被改變?yōu)镻MOS晶體管的電路示意圖。
具體實施例方式
參照附圖描述本發(fā)明的實施例。
在本發(fā)明的實施例中，存儲設備包括用于存儲單元的阻變存儲元件(下文中稱為存儲元件)。
圖1是示出在根據(jù)本發(fā)明的實施例的存儲設備中使用的存儲元件的電流-電壓(I-V)變化的圖表。
作為具有圖1所示的I-V特性的存儲元件，例如，使用包括夾在第一電極和第二電極之間(例如在低電極和高電極之間)的存儲層并由諸如稀土氧化物薄膜之類的無定形薄膜制成的存儲元件。
在初始狀態(tài)，存儲元件具有高電阻(例如1MΩ或者更多)并且電流不容易流通。參照圖1，當施加+1.1X V(例如，+0.5V)或者更大的電壓時，電流突然升高并且電阻減小(例如，幾kΩ)。然后，存儲元件可獲得歐姆特性。電流與電壓成正比，也就是說，電阻具有恒定值。之后，即使電壓返回至0V，仍維持恒定電阻(較低電阻)。
下文中該操作稱為“寫入”，并且該狀態(tài)稱為“傳導”。另外此時施加的電壓稱為“寫入電壓門限”。
將與用于寫入的極性相反的電壓施加于存儲元件，并升高施加的電壓。在-1.1X V電壓(例如，-0.5V)上，流向存儲元件的電流突然減小，也就是，電阻突然升高到等于初始狀態(tài)的電阻的高電阻(例如，1MΩ或者更多)。然后即使電壓返回至0V，仍維持該電阻(較高電阻)。
下文中該操作稱為“擦除”，并且該狀態(tài)稱為“絕緣”。另外此時施加的電壓稱為“擦除電壓門限”。
如上所述，通過將正和負電壓施加于存儲元件，存儲元件的電阻能夠可逆地從幾kΩ變化到大約1MΩ。另外，當不向存儲元件施加電壓，也就是電壓為0V時，可以進入傳導狀態(tài)或者絕緣狀態(tài)。通過將傳導狀態(tài)與數(shù)據(jù)1關聯(lián)并將絕緣狀態(tài)與數(shù)據(jù)0關聯(lián)，可以存儲1位數(shù)據(jù)。
在圖1中施加的電壓在-2X和+2X之間的范圍內。然而即使施加高于+2X的電壓，在根據(jù)該實施例的存儲設備中使用的存儲元件仍具有基本上相同的電阻。
圖2A和2B是用于解釋在根據(jù)該實施例的存儲設備中使用的存儲單元C的電路示意圖。參照圖2A和2B，存儲單元C包括相互串聯(lián)的存儲元件A和MOS晶體管T。因此，MOS晶體管T不僅用作用來選擇要訪問的存儲元件A的開關元件，而且在執(zhí)行寫入的時候作為存儲元件的負載。在該實施例中，“MOS晶體管”一詞表示N型MOS晶體管，除非另作說明是P型MOS晶體管。
將端子電壓V1施加于存儲元件A的與連接到MOS晶體管T的端子相對的端子。將端子電壓V2施加于MOS晶體管T的與連接到存儲元件A的端子相對的端子(例如源極側的端子)。將門電壓Vgs施加于MOS晶體管T的柵極。
由于在存儲單元C的存儲元件A和MOS晶體管T的兩端施加了端子電壓V1和V2，所以在端子間產生了電勢差V(＝|V2-V1|)。
所希望的是，在執(zhí)行寫入時存儲元件A的電阻等于或者高于MOS晶體管T的接通電阻。這是因為當擦除開始時存儲元件的電阻很低的時候，在端子間施加的電勢差主要地施加于MOS晶體管T，所以損失電功率并且施加的電壓沒有有效地用于改變存儲元件A的電阻。由于當寫入開始時存儲元件A的電阻相當高，所以電壓主要地施加于存儲元件A。因此這種問題不會發(fā)生。
通過試驗已知的是，剛執(zhí)行了寫入之后在該實施例中使用的存儲元件的電阻對于元件不是唯一的，并且是根據(jù)剛執(zhí)行了寫入之后流向存儲元件的電流而確定的。圖7是用于解釋其中根據(jù)流向存儲元件的電流確定在剛執(zhí)行寫入之后存儲元件的電阻的現(xiàn)象的原理的電路示意圖。參照圖7，存儲元件與負載電阻器串聯(lián)。這里存儲元件是絕緣的，也就是說，存儲元件的電阻是1MΩ或更多。
當在寫入方向上(圖7中從標記X到標記Y的方向)在XY端子間施加寫入電壓門限0.5V電壓時，由于存儲元件的電阻顯著大于所連接的負載電阻器的電阻，所以0.5V電壓被施加于存儲元件上。因此，存儲元件從隔離狀態(tài)變?yōu)閭鲗顟B(tài)。
另外通過試驗已知的是，剛執(zhí)行了寫入之后存儲元件的兩個端子間的電壓是恒定的(例如，大約0.2V)，而與和存儲元件串聯(lián)的負載電阻器的電阻大小無關。因此，當負載電阻是1KΩ時，電流是0.3mA(＝(0.5V-0.2V)/1KΩ)，并且存儲元件的電阻是0.67KΩ(＝0.2V/0.3mA)。當負載電阻是10KΩ時，電流是0.03mA(＝(0.5V-0.2V)/10KΩ))，并且存儲元件的電阻是6.7KΩ(＝0.2V/0.03mA)。
如上所述，在剛執(zhí)行了寫入之后存儲元件的電阻是由流向存儲元件的電流確定的，并且在執(zhí)行了寫入之后所確定的電阻是恒定的，除非超過擦除電壓門限(電壓方向與寫入的方向相反)。
對于擦除不會發(fā)生這種現(xiàn)象。絕緣電阻在幾十KΩ到1MΩ或者更多之間變化，而與寫入電阻的值無關。
根據(jù)存儲元件A的極性為存儲單元C考慮了兩種類型的結構，如圖2A和2B所示。
在圖2A和2B中，存儲元件A上出現(xiàn)的箭頭表示極性。當在箭頭方向上施加電壓時，存儲元件A從絕緣狀態(tài)變?yōu)閭鲗顟B(tài)，也就是執(zhí)行了寫入操作。
圖3到6是用于解釋根據(jù)該實施例的存儲設備的電路示意圖。在圖3到6每個圖中所示的存儲器陣列中，多個存儲單元(圖2A或2B中所示)以矩陣排列。根據(jù)存儲元件A的極性和存儲元件A與MOS晶體管T之間的位置關系，為存儲器陣列考慮了四種類型的結構，如圖3到6所示。
根據(jù)上述觀點，將描述施加于存儲單元的最優(yōu)電勢。
圖3所示的存儲設備包括以矩陣排列的(m+1)行和(n+1)列的存儲單元。在每個存儲單元中，存儲元件的一端連接于MOS晶體管的一端(在這里是源極)，如圖2A和2B所示。
MOS晶體管T(T00到Tmn)的柵極連接于字線W(W0到Wm)。MOS晶體管T的另一端(漏極)連接于位線B(B0到Bn)。存儲元件的另一端連接于公用線S。
圖8A示出了當柵極電勢(施加于字線的電勢)是2.5V并且施加于位線和源線間的電勢是0.5V時，剛在存儲元件上執(zhí)行寫入之后的電阻與在圖3的電路圖中所示的存儲單元中的公用線上施加的電勢之間的關系。
如圖8A所示，當施加于公用線的電勢大于1.4V時，不允許寫入。這是因為施加于公用線的電勢的升高相對地降低了MOS晶體管的柵極電勢，也就是升高了MOS晶體管的接通電阻并升高了剛寫入之后的存儲元件的電阻，如果施加于公用線的電勢大于1.4V，那么位線和公用線間的電勢低于通過將MOS晶體管的電壓門限和存儲元件的寫入電壓門限相加所獲得的值。
圖8B示出了當柵極電勢是2.5V并且位線電勢(施加于位線的電勢)是0V時，允許擦除的存儲元件的最小電阻和施加于圖3的電路示意圖中所示的存儲單元中的公用線的電勢之間的關系。
這里，根據(jù)MOS晶體管的接通電阻比與存儲元件的電阻之比，對施加于位線和公用線間的電壓進行分壓。因此，當存儲元件的傳導(寫入)電阻較低時，施加于存儲元件的電壓減小為小于擦除電壓門限。因此不允許擦除。當施加于公用線的電勢升高時，流向存儲元件的電流升高。由于允許擦除的電阻是通過將擦除電壓門限除以流向存儲單元的電流而獲得的，所以允許擦除的電阻下限降低。
當施加于公用線的電勢是0.5V或者更少時，由于存儲元件兩端的電壓是0.5V(擦除電壓門限)或者更少，所以不管電阻值如何都不允許擦除。
圖8C是在圖8B上疊加圖8A所獲得的圖表。以下特征是從圖8C獲知的當施加于公用線上的電勢設置為0.9V與1.4V之間的范圍內的值時，允許寫入和擦除；當施加于公用線的電勢設置為小于0.9V時，允許寫入但不允許擦除，因為剛寫入之后的電阻太低；以及當施加于公用線上的電勢設置為大于1.4V時，允許擦除但不允許寫入。
因此，為了同時實現(xiàn)寫入和擦除操作，有必要將施加于公用線上的電勢設置于落入0.9V和1.4V之間的范圍內(最優(yōu)電壓范圍)，在圖8C中由標記X表示。
類似地，圖9A是通過將剛執(zhí)行了寫入之后的存儲元件的電阻和施加于公用線上的電勢之間的關系、疊加于允許擦除的存儲元件的最小電阻和施加于基于圖4所示的電路的公用線上的電勢之間的關系上獲得的圖表。另外，圖9B是通過將剛執(zhí)行了寫入之后的存儲元件的電阻和施加于公用線上的電勢之間的關系、疊加于允許擦除時存儲元件的最小電阻和施加于基于圖5所示的電路圖的公用線上的電勢之間的關系上獲得的圖表。另外，圖9C是通過將執(zhí)行了寫入之后的存儲元件的電阻和施加于公用線上的電勢之間的關系，疊加于允許擦除時存儲元件的最小電阻和施加于基于圖6所示的電路圖的公用線上的電勢之間的關系上獲得的圖表。
如圖8C和圖9A到9C所示，最優(yōu)電壓范圍X存在于圖3和5所示的電路圖中，但不存在于圖4和6所示的電路圖中。換句話說，在圖4和6所示的電路示意圖中，盡管允許寫入，但由于剛寫入之后的電阻太低，所以不管共用電勢的值如何都不允許擦除。因此不能實現(xiàn)在已經(jīng)執(zhí)行了寫入的存儲元件上的擦除。
接下來要描述的是，根據(jù)存儲元件的極性并根據(jù)存儲元件和MOS晶體管之間的位置關系確定最優(yōu)電壓范圍存在與否的原因。盡管位線電勢等于下文所給出的地電勢或者電源電勢，但是位線電勢不是必須等于地電勢或者電源電勢，只要能夠施加用于可逆地改變存儲元件的電阻所需的電勢就行。
由于從源線的角度看圖3所示電路和圖4所示電路的存儲元件的極性是不同的，也就是說，在圖3所示電路和圖4所示電路之間，在位線和源線間施加的用于寫入的電壓方向是相反的，因此MOS晶體管的柵極電壓Vgs在圖3所示電路和圖4所示電路之間是不同的。
例如，考慮位線電勢等于地電勢或者電源電勢、柵極電勢是2.5V、將1.25V的電勢施加于源線、并且在寫入完成時在存儲元件的端子間上的電壓是0.2V的情況。在該情況下，對于圖3所示的電路，在寫入完成時MOS晶體管的源極電勢是1.45V，這是通過將剛執(zhí)行寫入之后的存儲元件的端子間的電壓(0.2V)與源線的電勢(1.25V)相加而獲得的。因此，MOS晶體管的柵極電壓Vgs是1.05V(＝2.5V-1.45V)(參見圖10A)。相反，對于圖4所示的電路，MOS晶體管的柵極電壓Vgs是2.5V(＝2.5V-0V)(參見圖10B)。
如上所述，當在圖3所示電路和圖4所示電路之間進行比較時，圖3所示電路中的MOS晶體管的柵極電壓Vgs低于圖4所示電路中的MOS晶體管的柵極電壓Vgs，也就是說，流向圖3所示電路中的存儲元件的電流小于流向圖4所示電路中的存儲元件的電流。當考慮到寫入完成時存儲元件的端子間的電壓是恒定的時，在圖3所示電路中寫入之后的存儲元件的電阻高于圖4所示電路中寫入之后的存儲元件的電阻。
類似地，由于在圖3所示電路和圖4所示電路之間，在位線和源線間施加的用于擦除的電壓方向是相反的，因此MOS晶體管的柵極電壓Vgs在圖3所示電路和圖4所示電路之間是不同的。
例如，考慮位線電勢等于地電勢或者電源電勢、柵極電勢是2.5V、將1.25V的電勢施加于源線、并且在擦除開始時在存儲元件的端子上的電壓是0.5V的情況。在該情況下，對于圖3所示的電路，MOS晶體管的柵極電勢Vgs是2.5V(＝2.5V-0V)(參見圖10C)。相反，對于圖4所示的電路，MOS晶體管的源極電勢是1.75V，這是通過將擦除開始時存儲元件的端子間的電壓(0.5V)與源線的電勢(1.25V)相加而獲得的。因此，MOS晶體管的柵極電壓Vgs是0.75V(＝2.5V-1.75V)(參見圖10D)。
如上所述，當在圖3所示的電路和圖4所示的電路之間進行比較時，圖3所示電路中的MOS晶體管的柵極電壓Vgs比圖4所示電路中的MOS晶體管的柵極電壓Vgs高，也就是說流向圖3所示電路中的存儲元件的電流大于流向圖4所示電路中的存儲元件的電流。當考慮到擦除開始時存儲元件端子間的電壓是恒定的時，在圖3所示電路中允許擦除的電阻下限低于在圖4所示電路中允許擦除的電阻下限。
另外，當考慮到擦除開始時存儲元件端子間的電壓是恒定的時，由于寫入之后存儲元件的電阻較高，所以能夠更容易地執(zhí)行擦除。
如上所述，根據(jù)存儲元件和MOS晶體管之間的位置關系，圖3所示電路具有最優(yōu)電壓范圍，而圖4所示電路不具有最優(yōu)電壓范圍。
另外，因為由于存儲元件端子間的電壓而導致圖5和圖6每個所示電路中的MOS晶體管的柵極電壓Vgs都不同于圖3和圖4每個所示電路中的MOS晶體管的柵極電壓，所以應用于圖3和4所示電路的思想可以應用于圖5和6所示電路。因此同樣地，圖5所示電路具有最優(yōu)電壓范圍，而圖6所示電路不具有最優(yōu)電壓范圍。
取決于諸如施加的電勢之類的條件，寫入之后的電阻更高并且允許擦除的電阻下限更低。在這種情況下，甚至圖4或者圖6所示電路也可以具有最優(yōu)電壓范圍。
接下來描述當考慮到最優(yōu)電壓范圍的存在與否是根據(jù)存儲元件的極性確定時存儲元件和MOS晶體管之間的位置關系。
下面參照圖11A到11D描述這一假設，即，“安置極性是反向的存儲元件”與“反向MOS晶體管的極性，也就是說，利用P型MOS晶體管(下文中稱為“Pmos”)代替正常的N型MOS晶體管(下文中稱為“Nmos”)”在特性方面是等效的。
圖11A顯示了類似于圖4所示電路的電路。圖11B所示電路不同于圖11A所示電路之處在于，從源線的角度看存儲元件的極性是反向的。圖11C所示電路不同于圖11A所示電路之處在于，Pmos晶體管代替了Nmos晶體管用做MOS晶體管。圖11D所示電路不同于圖11A所示電路之處在于，從源線的角度看存儲元件的極性是反向的并且Pmos晶體管代替了Nmos晶體管用做MOS晶體管。
由于圖11D所示電路中存儲元件的極性相對于圖11A所示電路中存儲元件的極性是反向的，所以當執(zhí)行寫入時圖11A所示存儲單元提供了比源線更靠近VSS的位線，并且圖11D所示存儲單元提供了比源線更靠近VDD的位線。另外，在Nmos晶體管和Pmos晶體管之間柵極電壓Vgs等的極性是相反的。
如圖11A和11D所示，在圖11A所示電路中存儲元件端子電壓中每個電壓和MOS晶體管的電壓(包括柵極和源極之間的電壓Vgs，漏極和源極之間的電壓Vds，基體和源極之間的電壓Vbs)，相對于圖11D所示電路具有反向的極性但具有相同的絕對值。
這表示圖11A所示電路和圖11D所示電路具有相同的電特性，盡管圖11A所示電路中的極性相對于圖11D所示電路中的極性是反向的。
類似于圖11A所示電路和圖11D所示電路之間的關系，圖11B所示電路和圖11C所示電路具有相同的電特性，盡管圖11B所示電路中的極性相對于圖11C所示電路中的極性是反向的。
因此基于圖11A所示電路，通過將圖11A所示電路的“存儲元件的極性反向”獲得的圖11B所示電路在電特性方面與通過將圖11A所示電路的“MOS晶體管的極性反向”獲得的圖11C所示電路等效。因此，“安置極性是反向的存儲元件”在特性方面與“反向MOS晶體管的極性”是等效的。
然而柵極寬度等于Nmos晶體管的柵極寬度的Pmos晶體管具有大約是Nmos晶體管的電流驅動力的一半的電流驅動力。因此為了獲取與Nmos晶體管相同的電流驅動力，有必要使Pmos晶體管具有大約兩倍于Nmos晶體管的柵極寬度。另外，由于Pmos晶體管的門限電壓Vth稍微不同于Nmos晶體管的門限電壓Vth，所以不會得到相同的電特性。
如上所述，為了根據(jù)這樣的事實——“安置極性是反向的存儲元件”在特性方面等效于“反向MOS晶體管的極性”——在存儲元件上實現(xiàn)寫入和擦除，根據(jù)存儲元件和MOS晶體管的極性以及存儲元件和MOS晶體管之間的位置關系，考慮了四種類型的存儲器陣列結構，如圖3到6所示。當圖4或圖6所示電路中使用Nmos晶體管時，不存在最優(yōu)電壓范圍。因此，即使向公用線施加任何電勢都不能實現(xiàn)在已經(jīng)執(zhí)行了寫入的存儲單元上的擦除。然而，如果代替Nmos晶體管使用電極性與Nmos晶體管相反的Pmos晶體管，那么在圖4或圖6所示電路中可以實現(xiàn)與圖3或圖5所示電路中的特性相同的特性，其中圖3或圖5中的元件極性相對于圖4或圖6所示電路的元件極性是反向的。因此已獲得了最優(yōu)電壓范圍，并能夠在存儲元件上實現(xiàn)寫入和擦除。
換句話說，通過選擇MOS晶體管的最優(yōu)極性而獲得最優(yōu)電壓范圍，并通過將最優(yōu)電壓范圍內的電勢施加到公用線而在存儲單元上實現(xiàn)寫入和擦除。更具體地說，對于其中存儲元件和MOS晶體管之間的位置關系等效于圖3或圖5所示電路的電路，存儲單元包括Nmos晶體管。另外，對于其中存儲元件和MOS晶體管之間的位置關系等效于圖4或圖6所示電路的電路，存儲單元包括Pmos晶體管。因此獲取最優(yōu)電壓范圍。因此當最優(yōu)電壓范圍內的電勢施加于公用線上時可以在存儲器上實現(xiàn)寫入和擦除。
因此，當就存儲單元的制造而言很難將存儲元件和MOS晶體管之間的位置關系顛倒時，或者當有必要采取圖4或圖6所示電路中的位置關系時，利用Pmos晶體管代替Nmos晶體管使得能夠在存儲元件上進行寫入和擦除。
例如在日本專利申請2004-50419中所述的，存儲設備采用了圖4所示的電路結構，在所述存儲設備中不象對每個存儲單元制作構成存儲元件的離子分布層那樣，而是對所有的存儲單元使用公用離子分布層。(選擇晶體管只能夠連接于位線側。另外由于正離子的原因，能夠執(zhí)行寫入使得位線電勢低于公用源線電勢，也就是，存儲元件的箭頭方向是位線方向。)然而在圖4所示電路結構中不能在存儲元件上執(zhí)行寫入和擦除。因此，如果采用圖3所示的位置關系，那么離子分布層被置于損害薄膜(insultingfilm)之下。在該情況之下，所有MOS晶體管都被電短路，而不能實現(xiàn)圖3所示電路中的位置關系。因此，在就存儲單元的制造而言不能顛倒存儲元件和MOS晶體管之間的位置關系時，利用Pmos晶體管代替Nmos晶體管，可以在存儲元件上實現(xiàn)寫入和擦除(參見圖12，其中將圖4所示的Nmos晶體管變?yōu)镻mos晶體管)。
顯然在這種情況之下，將存儲元件置于位線附近并將選擇晶體管置于公用端子附近的圖5或圖6所示的結構是不能實現(xiàn)的。
在上述實施例中使用了具有上述特性的存儲單元。一般而言，在包括具有以下特性——特性(1)電特性隨著元件極性而不同、特性(2)可制造性隨著元件極性而不同——的存儲元件的存儲器陣列中，當存儲元件具有結構A和B時(在結構A中的位置極性與結構B中的位置極性相反)，在當Nmos晶體管用做存取晶體管Tr時能夠實現(xiàn)以下特性——特性(1)“在結構A中不允許電路操作而在結構B中允許進行電路操作”或者“在結構B中的電路特性比在結構A中的電路特性好”、以及特性(2)“具有結構A的存儲元件能夠被制造而具有結構B的存儲元件不能被制造”或者“具有結構A的存儲元件比具有結構B的存儲元件容易制造”——的情況下，如果用Pmos晶體管代替Nmos晶體管，那么能夠實現(xiàn)特性(1)“在結構A中允許電路操作而在結構B中不允許電路操作”或者“在結構A中的電路特性比在結構B中的電路特性好”、以及特性(2)“具有結構A的存儲元件能夠被制造而具有結構B的存儲元件不能被制造”或者“具有結構A的存儲元件比具有結構B的存儲元件容易制造”。在這種情況下，將Pmos晶體管用做存取晶體管Tr是所希望的。
相反，在當Nmos晶體管用做存取晶體管Tr時能夠實現(xiàn)以下特性——特性(1)“在結構A中允許電路操作而在結構B中不允許電路操作”或者“結構A中的電路特性比結構B中的電路特性好”、特性(2)“具有結構A的存儲元件能夠被制造而具有結構B的存儲元件不能被制造”或者“具有結構A的存儲元件比具有結構B的存儲元件容易制造”——的情況下，如果用Pmos晶體管代替Nmos晶體管，那么能夠實現(xiàn)特性(1)“在結構A中允許電路操作而在結構B中不允許電路操作”或者“在結構B中的電路特性比在結構B中的電路特性好”、特性(2)“具有結構A的存儲元件能夠被制造而具有結構B的存儲元件不能被制造”或者“具有結構A的存儲元件比具有結構B的存儲元件容易制造”。在這種情況下，將Nmos晶體管用做存取晶體管Tr是所希望的。
本領域的技術人員應該理解的是，在所附權利要求或者其等同物的范圍內根據(jù)設計需要以及其他因素可以進行多種修改、組合、子組合和改變。
權利要求
1.一種存儲設備，包括具有第一端子和第二端子的存儲元件，在施加第一門限電平或者更高的電信號時引起第一電特性變化，并且在施加第二門限電平或者更高的電信號時引起第二電特性變化，第二電特性變化與第一電特性變化不對稱，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；以及與存儲元件串聯(lián)的單極晶體管，其中存儲元件的第一端子和第二端子中只有一個電連接到單極晶體管，以及其中單極晶體管根據(jù)電連接到單極晶體管的第一端子或者第二端子而具有負極性或者正極性。
2.一種存儲設備，包括多個存儲單元，每一個包括具有這樣的特性的存儲元件當施加第一門限電平或者更高的電信號時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當施加第二門限電平或者更高的電信號時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；和與存儲元件串聯(lián)的單極晶體管，其中將預定電勢施加到每個存儲單元的第一端，并將高于預定電勢的第一電勢或者低于預定電勢的第二電勢施加到靠近單極晶體管的每個存儲單元的第二端，其中當通過將第一電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為負，以及其中當通過將第二電勢施加到每個存儲單元的第二端來將信息寫入存儲元件時，單極晶體管的極性為正。
3.根據(jù)權利要求2的存儲設備，其中存儲元件包括夾在第一電極和第二電極之間的存儲層；當將第一門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當將第二門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)。
4.根據(jù)權利要求2的存儲設備，其中寫入完成之后存儲元件的電阻隨著執(zhí)行寫入時的電流量而變化。
5.根據(jù)權利要求3的存儲設備，其中形成多個鄰近存儲單元的存儲層的至少部分層是由公共層形成的。
6.一種存儲設備，包括多個存儲單元，每一個包括存儲元件，包括夾在第一電極和第二電極之間的存儲層，并具有這樣的特性當將第一門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當將第二門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同，和與存儲元件靠近第二電極的部分串聯(lián)的單極晶體管，其中所述多個存儲單元的第一電極是由同一金屬層形成的，并且其中單極晶體管具有正極性。
7.一種半導體裝置，包括存儲設備，包括多個存儲單元，每一個包括存儲元件，其包括夾在第一電極和第二電極之間的存儲層，并具有這樣的特性其中當將第一門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，其電阻從較高狀態(tài)變?yōu)檩^低狀態(tài)，并且當將第二門限電平或者更高的電信號施加于第一電極與第二電極的兩端時，電阻從較低狀態(tài)變?yōu)檩^高狀態(tài)，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同，以及與存儲元件靠近第二電極的部分串聯(lián)的單極晶體管，其中所述多個存儲單元的第一電極是由同一金屬層形成的，并且其中單極晶體管具有正極性。
全文摘要
一種存儲設備，包括具有第一端子和第二端子的存儲元件，在施加第一門限電平或者更高的電信號時引起第一電特性變化，并且在施加第二門限電平或者更高的電信號時引起第二電特性變化，第二電特性變化與第一電特性變化不對稱，所述第二門限電平或者更高的電信號的極性與所述第一門限電平或者更高的電信號的極性不同；和與存儲元件串聯(lián)的單極晶體管。存儲元件的第一端子和第二端子只有一個電連接于單極晶體管。單極晶體管根據(jù)第一端子或者第二端子電連接于單極晶體管而具有負極性或者正極性。
文檔編號G11C11/21GK1881466SQ20061010619
公開日2006年12月20日 申請日期2006年6月9日 優(yōu)先權日2005年6月9日
發(fā)明者八野英生, 岡崎信道, 荒谷勝久 申請人:索尼株式會社