專(zhuān)利名稱(chēng)：Nvm芯片測(cè)試系統(tǒng)及測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測(cè)試領(lǐng)域，尤其是一種集成電路測(cè)試領(lǐng)域的非揮 發(fā)存貯器(non-volatile memory,以下簡(jiǎn)稱(chēng)NVM)芯片測(cè)試系統(tǒng)，還設(shè)計(jì) 到一種利用NVM芯片測(cè)試系統(tǒng)的NVM芯片測(cè)試方法。
背景技術(shù)：
在某些測(cè)試系統(tǒng)中，通道數(shù)目即可用測(cè)試資源很多，大約有1300個(gè)左 右的通道。但是現(xiàn)有的測(cè)試系統(tǒng)，如圖1所示，包括測(cè)試儀、探針臺(tái)以及 通用接口總線、通訊軟件，只支持32同測(cè)。由于測(cè)試系統(tǒng)硬件不支持，包 括探針臺(tái)的軟件也不支持更多的芯片同測(cè)，在測(cè)試一些小pin數(shù)的芯片， 如5個(gè)Pad的芯片，僅僅使用了 32X5 = 160個(gè)通道，其余1140個(gè)通道則 完全沒(méi)有被使用，處于閑置狀態(tài)，浪費(fèi)測(cè)試資源。
目前由于硬件的限制，這些類(lèi)別的測(cè)試儀無(wú)法在軟件系統(tǒng)上進(jìn)行升級(jí) 更改。即使通過(guò)修改GPIB通訊協(xié)議，更改成更多數(shù)目的同測(cè)，也需要花費(fèi) 很大的精力和資金。通過(guò)修改GPIB通訊協(xié)議更改成64， 128同測(cè)時(shí)，GPIB 通訊不支持，導(dǎo)致修改通訊協(xié)議最終無(wú)效。
如圖2所示，現(xiàn)有的測(cè)試方案在測(cè)試結(jié)束時(shí)測(cè)試儀會(huì)將每一個(gè)芯片的 狀態(tài)和測(cè)試芯片測(cè)試結(jié)果的分類(lèi)信息傳送給探針臺(tái)，而后由探針臺(tái)傳送給 信息管理系統(tǒng)。上述的缺點(diǎn)直接導(dǎo)致無(wú)法進(jìn)行更多數(shù)目的芯片同測(cè)，或者 探針臺(tái)通訊無(wú)法支持的同測(cè)方式，如圖2中的11、 13等。
對(duì)于NVM芯片特別是Eflash芯片測(cè)試，當(dāng)前通常的測(cè)試方法流程為， 第一步，進(jìn)行芯片測(cè)試流程一測(cè)試。芯片測(cè)試流程一測(cè)試結(jié)束時(shí)會(huì)在存儲(chǔ) 器特定區(qū)域?qū)懸粋€(gè)代碼，以表示該芯片在芯片測(cè)試流程一中測(cè)試結(jié)果正常， 如果在芯片測(cè)試流程一測(cè)試中芯片測(cè)試結(jié)果異常，則該代碼不會(huì)被寫(xiě)入。 第二步，烘烤芯片。第三步，做芯片測(cè)試流程二的測(cè)試，用以驗(yàn)證數(shù)據(jù)的 保持能力。在芯片測(cè)試流程二步驟的開(kāi)始時(shí)，首先會(huì)去在第一步中所述的 存儲(chǔ)器的特定區(qū)域讀該區(qū)域中的代碼，以次判斷該芯片在芯片測(cè)試流程一 測(cè)試中是否正常，然后再進(jìn)行剩余的整個(gè)芯片測(cè)試流程二流程。最后確定 該芯片是否正常，同時(shí)將這些測(cè)試正常的芯片進(jìn)行打點(diǎn)，最終交給客戶使 用。
現(xiàn)有的NVM芯片測(cè)試系統(tǒng)和法不能進(jìn)行更多芯片的同時(shí)測(cè)試，不僅會(huì) 影響測(cè)試的效率，而且對(duì)測(cè)試資源是極大的浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種NVM芯片測(cè)試方法，使測(cè)試系 統(tǒng)可以進(jìn)行更多芯片的非標(biāo)準(zhǔn)同測(cè)，可以達(dá)到充分利用測(cè)試儀的資源，提 高測(cè)試系統(tǒng)效率，縮短芯片的產(chǎn)出時(shí)間的目的。
為解決上述技術(shù)問(wèn)題，本發(fā)明NVM芯片測(cè)試系統(tǒng)所采用的技術(shù)方案是， 包括依次連接并進(jìn)行信號(hào)傳輸?shù)臏y(cè)試儀、選通測(cè)試通道的多通道選擇控制 器以及探針臺(tái)。
本發(fā)明NVM芯片測(cè)試方法所采用的技術(shù)方案是，包括以下步驟第一 步，通過(guò)多通道選擇控制器選擇測(cè)試通道。第二步，連接第一步中多通道
選擇控制器選擇的測(cè)試通道和探針。第三步，修改測(cè)試程序中自動(dòng)分配測(cè)
試資源的文件，使測(cè)試儀和探針臺(tái)能自動(dòng)通訊。第四步，NVM芯片測(cè)試系統(tǒng) 對(duì)所測(cè)試的NVM芯片進(jìn)行芯片測(cè)試流程一的測(cè)試，并通過(guò)單個(gè)管腳的結(jié)果 來(lái)判斷芯片的正常或異常。第五步，測(cè)試儀根據(jù)第四步中每個(gè)測(cè)試通道上 的芯片正?；虍惓５男畔Q定需要斷開(kāi)的測(cè)試異常芯片的通道，并將該信 息通過(guò)測(cè)試程序保存在測(cè)試程序中的數(shù)組內(nèi)。第六步，根據(jù)第四步的測(cè)試 結(jié)果和第五步中測(cè)試儀決定需要斷開(kāi)的通道，測(cè)試儀按順序閉合多通道選 擇器上的通道。第七步，測(cè)試儀通過(guò)閉合的通道選通特定的對(duì)象芯片，將 測(cè)試結(jié)果寫(xiě)入芯片的NVM區(qū)域。第八步，測(cè)試儀生成芯片測(cè)試結(jié)果分類(lèi)信 息，并將該分類(lèi)信息保存在芯片的NVM區(qū)域。第九步，測(cè)試儀讀取芯片中 的芯片測(cè)試結(jié)果分類(lèi)信息，確認(rèn)芯片測(cè)試流程一的測(cè)試結(jié)果。第十步，進(jìn) 行芯片測(cè)試流程二測(cè)試。第十一步，NVM芯片測(cè)試系統(tǒng)確定芯片是否正常。
本發(fā)明NVM芯片測(cè)試系統(tǒng)通過(guò)在測(cè)試儀和探針卡之間增加多通道選擇 控制器，并在探針卡上增加繼電器，以選通測(cè)試通道，并方便測(cè)試結(jié)束后 芯片的選通，本發(fā)明NVM芯片測(cè)試系統(tǒng)改變了現(xiàn)有測(cè)試系統(tǒng)的通訊協(xié)議及 硬件配置結(jié)構(gòu)，拓展了受限測(cè)試儀的同測(cè)能力，增加了系統(tǒng)同測(cè)芯片。本 發(fā)明NVM芯片測(cè)試方法在芯片測(cè)試流程一測(cè)試過(guò)程中采用非系統(tǒng)同測(cè)的方 法，突破了測(cè)試系統(tǒng)的同測(cè)限制，最大限度的利用了測(cè)試資源，縮短測(cè)試 時(shí)間，加快了產(chǎn)品的產(chǎn)出速度。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1為現(xiàn)有測(cè)試系統(tǒng)示意圖； 圖2為現(xiàn)有測(cè)試方案示意圖3為本發(fā)明系統(tǒng)示意圖4為本發(fā)明系統(tǒng)局部示意圖5為本發(fā)明方法流程圖。
具體實(shí)施例方式
如圖3所示，本發(fā)明NVM芯片測(cè)試系統(tǒng)，包括依次連接并進(jìn)行信號(hào)傳 輸?shù)臏y(cè)試儀、選通測(cè)試通道的多通道選擇控制器以及探針臺(tái)。測(cè)試儀通過(guò) 選通測(cè)試通道的多通道選擇控制器和探針臺(tái)相連接，從而對(duì)芯片進(jìn)行測(cè)試。 并且該選通測(cè)試通道的多通道選擇控制器由多個(gè)繼電器組成。如圖4所示， 測(cè)試儀的測(cè)試通道在連接到探針臺(tái)的探針之前，要通過(guò)繼電器組成的多通 道選擇控制器，在測(cè)試時(shí)多通道選擇控制器選通測(cè)試通道。
如圖5所示，本發(fā)明NVM芯片測(cè)試方法包括以下步驟利用NVM本發(fā) 明的芯片測(cè)試系統(tǒng)，在測(cè)試通道連接到探針臺(tái)的探針之前首先通過(guò)由多個(gè) 繼電器組成的多通道選擇控制器選擇測(cè)試通道。然后，在多通道選擇控制 器選擇了測(cè)試通道的基礎(chǔ)上，連接該多通道選擇控制器所選擇的測(cè)試通道 和探針。接著，修改測(cè)試程序中自動(dòng)分配測(cè)試資源的文件，使測(cè)試儀和探 針臺(tái)能自動(dòng)通訊。然后NVM芯片測(cè)試系統(tǒng)對(duì)所測(cè)試的NVM芯片進(jìn)行芯片測(cè) 試流程一的測(cè)試，并通過(guò)單個(gè)管腳的測(cè)試結(jié)果來(lái)判斷芯片的正?；虍惓?。 測(cè)試儀根據(jù)芯片測(cè)試流程一中每個(gè)測(cè)試通道上的芯片正?；虍惓５男畔Q 定需要斷開(kāi)的測(cè)試異常芯片的通道，并將該信息通過(guò)測(cè)試程序保存在測(cè)試
程序中的數(shù)組內(nèi)。根據(jù)芯片測(cè)試流程一中芯片正?；虍惓５男畔⒑蜏y(cè)試儀 決定需要斷開(kāi)的通道，測(cè)試儀按照同測(cè)芯片的序號(hào)順序閉合多通道選擇器 上的通道。接著測(cè)試儀通過(guò)閉合的通道選通特定的對(duì)象芯片，將測(cè)試結(jié)果
寫(xiě)入芯片的NVM區(qū)域。并且測(cè)試儀生成芯片測(cè)試結(jié)果分類(lèi)信息，并將該分 類(lèi)信息保存在芯片的NVM區(qū)域。然后測(cè)試儀讀取芯片中的芯片測(cè)試結(jié)果分 類(lèi)信息，確認(rèn)芯片測(cè)試流程一的測(cè)試結(jié)果。接著進(jìn)行正常的芯片測(cè)試流程 二測(cè)試。最后NVM芯片測(cè)試系統(tǒng)確定芯片是否正常。
本發(fā)明NVM芯片測(cè)試系統(tǒng)在測(cè)試通道連接到探針之前，首先通過(guò)一個(gè) 多通道選擇控制器，以選擇測(cè)試通道，可以最大限度的利用測(cè)試通道，提 高同測(cè)數(shù)目。本發(fā)明NVM芯片測(cè)試方法首先用非系統(tǒng)同測(cè)的方法進(jìn)行PW1 測(cè)試，并通過(guò)單個(gè)管腳的結(jié)果來(lái)判斷芯片的正?；虍惓?，再用正常的系統(tǒng) 同測(cè)的方法進(jìn)行測(cè)試流程二測(cè)試。本發(fā)明縮短測(cè)試時(shí)間，加快了產(chǎn)品的產(chǎn) 出速度。
權(quán)利要求
1、一種NVM芯片測(cè)試系統(tǒng)，其特征在于，包括依次連接并進(jìn)行信號(hào)傳輸?shù)臏y(cè)試儀、選通測(cè)試通道的多通道選擇控制器以及探針臺(tái)。
2，如權(quán)利要求1所述的NVM芯片測(cè)試系統(tǒng)，其特征在于，選通測(cè)試通道的多通道選擇控制器包括多個(gè)繼電器。
3、一種利用權(quán)利要求1所述的NVM芯片測(cè)試系統(tǒng)的NVM芯片測(cè)試方法，其特征在于，包括以下步驟第一步，通過(guò)多通道選擇控制器選擇測(cè)試通道；第二步，連接第一步中多通道選擇控制器選擇的測(cè)試通道和探針；第三步，修改測(cè)試程序中自動(dòng)分配測(cè)試資源的文件，使測(cè)試儀和探針臺(tái)能自動(dòng)通訊；第四步，NVM芯片測(cè)試系統(tǒng)對(duì)所測(cè)試的NVM芯片進(jìn)行芯片測(cè)試流程一的 測(cè)試，并通過(guò)單個(gè)管腳的結(jié)果來(lái)判斷芯片的正?；虍惓＃坏谖宀?，測(cè)試儀根據(jù)第四步中每個(gè)測(cè)試通道上的芯片正?；虍惓５男?息決定需要斷開(kāi)的測(cè)試異常芯片的通道，并將該信息通過(guò)測(cè)試程序保存在 測(cè)試程序中的數(shù)組內(nèi)；第六步，根據(jù)第四步的測(cè)試結(jié)果和第五步中測(cè)試儀決定需要斷開(kāi)的通 道，測(cè)試儀按順序閉合多通道選擇器上的通道；第七步，測(cè)試儀通過(guò)閉合的通道選通特定的對(duì)象芯片，將測(cè)試結(jié)果寫(xiě) 入芯片的NVM區(qū)域；第八步，測(cè)試儀生成芯片測(cè)試結(jié)果分類(lèi)信息，并將該分類(lèi)信息保存在 芯片的NVM區(qū)域；第九步，測(cè)試儀讀取芯片中的芯片測(cè)試結(jié)果分類(lèi)信息，確認(rèn)芯片測(cè)試 流程一的測(cè)試結(jié)果；第十步，進(jìn)行芯片測(cè)試流程二測(cè)試；第十一步，NVM芯片測(cè)試系統(tǒng)確定芯片是否正常。
4、如權(quán)利要求3所述的一種NVM芯片測(cè)試方法，其特征在于，所述的 第六步中測(cè)試儀按同測(cè)芯片的序號(hào)順序閉合多通道選擇器上的通道。
全文摘要
本發(fā)明公開(kāi)了一種NVM芯片測(cè)試系統(tǒng)，包括依次連接并進(jìn)行信號(hào)傳輸?shù)臏y(cè)試儀、選通測(cè)試通道的多通道選擇控制器以及探針臺(tái)。本發(fā)明還公開(kāi)一種NVM芯片測(cè)試方法，包括以下步驟選擇測(cè)試通道；連接測(cè)試通道和探針；修改自動(dòng)分配測(cè)試資源的文件，使測(cè)試儀和探針臺(tái)自動(dòng)通訊；進(jìn)行芯片測(cè)試流程一，判斷芯片的正?；虍惓＃桓鶕?jù)芯片正?；虍惓Q定需要斷開(kāi)的通道；順序閉合多通道選擇器上的通道；選通特定的對(duì)象芯片，將測(cè)試結(jié)果寫(xiě)入芯片；生成芯片測(cè)試結(jié)果分類(lèi)信息并保存；讀取芯片測(cè)試結(jié)果分類(lèi)信息，確認(rèn)測(cè)試結(jié)果；進(jìn)行測(cè)試流程二；確定芯片是否正常。本發(fā)明可以最大限度的利用測(cè)試通道，提高同測(cè)數(shù)目，縮短測(cè)試時(shí)間，加快產(chǎn)品的產(chǎn)出速度。
文檔編號(hào)G11C29/56GK101202117SQ200610119559
公開(kāi)日2008年6月18日 申請(qǐng)日期2006年12月13日 優(yōu)先權(quán)日2006年12月13日
發(fā)明者桑浚之, 謝晉春, 辛吉升, 婷 陳, 陳凱華 申請(qǐng)人:上海華虹Nec電子有限公司