專(zhuān)利名稱(chēng)：組合存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)單元，特別是涉及一種具有隨機(jī)存取存儲(chǔ)模式與只 讀存儲(chǔ)模式的組合存儲(chǔ)單元。
背景技術(shù)：
隨機(jī)存取內(nèi)存(random access memory)與只讀存儲(chǔ)器(read only memory) 是電子系統(tǒng)中經(jīng)常使用到的半導(dǎo)體內(nèi)存(semiconductor memory),在傳統(tǒng)的 芯片設(shè)計(jì)上，通常會(huì)以不同的區(qū)塊來(lái)設(shè)置隨機(jī)存取內(nèi)存與只讀存儲(chǔ)器。
美國(guó)專(zhuān)利案號(hào)US 7， 023， 744揭露了一種可編程邏輯組件(programmable logic device; PLD),其為一種可再組態(tài)的隨機(jī)存取存儲(chǔ)-只讀存儲(chǔ)單元 (reconfigurable SRAM-ROM cell),如圖1所示，該組合存儲(chǔ)單元(combo memory eel 1)包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元與一只讀存儲(chǔ)單元，靜態(tài)隨機(jī)存 取存儲(chǔ)單元由交互耦接的反相器320、 325以及一通閘(pass gate)33G所組 成，該只讀存儲(chǔ)單元由連結(jié)點(diǎn)340與晶體管335所組成，晶體管335的柵極 為一模式切換信號(hào)MC所控制，當(dāng)MC為低電平時(shí)，晶體管335為關(guān)閉狀態(tài)， 此組合存儲(chǔ)單元與一普通的靜態(tài)隨機(jī)存取存儲(chǔ)單元無(wú)異，當(dāng)MC為高電平時(shí)， 晶體管335為導(dǎo)通狀態(tài)，因此交互耦接的反相器320、 325的輸入/輸出節(jié)點(diǎn) CB/CBb之一會(huì)通過(guò)連結(jié)點(diǎn)34G與晶體管335被拉到接地電位，此時(shí)此組合存 儲(chǔ)單元處于只讀存儲(chǔ)模式，同時(shí)交互耦接的反相器320、 325的輸入/輸出節(jié) 點(diǎn)CB/CBb何者為1也決定了此組合存儲(chǔ)單元的存儲(chǔ)狀態(tài)。
在美國(guó)專(zhuān)利案號(hào)US 7,023,744所揭露的組合存儲(chǔ)單元中，只讀存儲(chǔ)碼 (ROM code)的編程是直接編程于交互耦接的反相器320、 325的輸入/輸出節(jié) 點(diǎn)CB/CBb，同時(shí)相較于傳統(tǒng)的靜態(tài)隨機(jī)存取存儲(chǔ)單元，其多了一個(gè)額外的晶 體管335。

發(fā)明內(nèi)容
依據(jù)本發(fā)明的一實(shí)施例的一種組合存儲(chǔ)單元有一隨機(jī)存取存儲(chǔ)模式與
一只讀存儲(chǔ)模式，并有第一與第二邏輯狀態(tài)，其中，第一邏輯狀態(tài)的電平高 于第二邏輯狀態(tài)的電平，該存儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元以及一掩
月莫式只讀存儲(chǔ)編碼器(mask read only memory code; mask ROM code), 靜態(tài) 隨機(jī)存取存儲(chǔ)單元包括第一與第二反相器，第一反相器包括一第一 P型金屬 氧化物半導(dǎo)體晶體管與一第一 N型金屬氧化物半導(dǎo)體晶體管，且該第一 P型 金屬氧化物半導(dǎo)體晶體管與該第一 N型金屬氧化物半導(dǎo)體晶體管的柵極共同 連接至一第一輸入節(jié)點(diǎn)，該第一 P型金屬氧化物半導(dǎo)體晶體管與該第一 N型 金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第 一輸出節(jié)點(diǎn)，第二反相器包 括一第二 P型金屬氧化物半導(dǎo)體晶體管與一第二 N型金屬氧化物半導(dǎo)體晶體 管，且該第二 P型金屬氧化物半導(dǎo)體晶體管與該第二 N型金屬氧化物半導(dǎo)體 晶體管的柵極共同連接至一第二輸入節(jié)點(diǎn)，該第二 P型金屬氧化物半導(dǎo)體晶 體管與該第二 N型金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第二輸出節(jié) 點(diǎn)，其中，該第一輸入節(jié)點(diǎn)與該第二輸出節(jié)點(diǎn)耦接，且該第一輸出節(jié)點(diǎn)與該 第二輸入節(jié)點(diǎn)耦接，掩膜式只讀存儲(chǔ)編碼器與該第一與第二 P型金屬氧化物 半導(dǎo)體晶體管的源極耦接或與該第一與第二 N型金屬氧化物半導(dǎo)體晶體管的 源極耦接，并決定存儲(chǔ)單元為該隨機(jī)存取存儲(chǔ)模式或該只讀存儲(chǔ)模式。
依據(jù)本發(fā)明的另 一實(shí)施例的一種組合存儲(chǔ)單元有一隨機(jī)存取存儲(chǔ)模式與 一只讀存儲(chǔ)模式，并有第一與第二邏輯狀態(tài)，其中，第一邏輯狀態(tài)的電平高 于第二邏輯狀態(tài)的電平，該存儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元以及第一 與第二掩膜式只讀存儲(chǔ)編碼器(mask read only memory code; mask ROM code), 靜態(tài)隨機(jī)存取存儲(chǔ)單元包括第一與第二反相器，第一反相器包括一第一 P型 金屬氧化物半導(dǎo)體晶體管與一第一 N型金屬氧化物半導(dǎo)體晶體管，且該第一 P型金屬氧化物半導(dǎo)體晶體管與該第一 N型金屬氧化物半導(dǎo)體晶體管的柵極 共同連接至一第一輸入節(jié)點(diǎn)，該第一 P型金屬氧化物半導(dǎo)體晶體管與該第一 N型金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第一輸出節(jié)點(diǎn)，第二反相 器包括一第二 P型金屬氧化物半導(dǎo)體晶體管與一第二 N型金屬氧化物半導(dǎo)體 晶體管，且該第二 P型金屬氧化物半導(dǎo)體晶體管與該第二 N型金屬氧化物半 導(dǎo)體晶體管的柵極共同連接至一第二輸入節(jié)點(diǎn)，該第二 P型金屬氧化物半導(dǎo) 體晶體管與該第二 N型金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第二輸 出節(jié)點(diǎn)，該第二 P型金屬氧化物半導(dǎo)體晶體管與該第二 N型金屬氧化物半導(dǎo) 體晶體管的源極分別連接至該第一與該第二邏輯狀態(tài)的電平，其中，該第一 輸入節(jié)點(diǎn)與該第二輸出節(jié)點(diǎn)耦接，且該第 一輸出節(jié)點(diǎn)與該第二輸入節(jié)點(diǎn)耦接， 第一與第二掩膜式只讀存儲(chǔ)編碼器分別與該第一 p型金屬氧化物半導(dǎo)體晶體
管的源極與該第一 N型金屬氧化物半導(dǎo)體晶體管的源極耦接，并決定存儲(chǔ)單 元為該隨機(jī)存取存儲(chǔ)模式或該只讀存儲(chǔ)模式。
依據(jù)本發(fā)明的又一 實(shí)施例的 一種組合存儲(chǔ)單元有 一 隨機(jī)存取存儲(chǔ)模式與 一只讀存儲(chǔ)模式，并有第一與第二邏輯狀態(tài)，其中，第一邏輯狀態(tài)的電平高 于第二邏輯狀態(tài)的電平，該存儲(chǔ)單元包括包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元以及 一掩膜式只讀存儲(chǔ)編碼器(mask read only memory code; mask ROM code), 靜態(tài)隨機(jī)存取存儲(chǔ)單元包括第一、第二與第三金屬氧化物半導(dǎo)體晶體管，第 一金屬氧化物半導(dǎo)體晶體管有一源極耦接至一寫(xiě)入位線(xiàn)，以及一柵極耦接至 寫(xiě)入字符線(xiàn)，第二金屬氧化物半導(dǎo)體晶體管有一柵極耦接至該第 一金屬氧化 物半導(dǎo)體晶體管的漏極，第三金屬氧化物半導(dǎo)體晶體管有一源極耦接至該第 二金屬氧化物半導(dǎo)體晶體管的漏極， 一柵極耦接至一讀取字符線(xiàn)，以及一漏 極耦接至一讀取位線(xiàn)，掩膜式只讀存儲(chǔ)編碼器與第二金屬氧化物半導(dǎo)體晶體 管的源極耦接，并決定存儲(chǔ)單元為該隨機(jī)存取存儲(chǔ)模式或該只讀存儲(chǔ)模式。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉 出較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖l所示為美國(guó)專(zhuān)利案號(hào)US 7，023，744所揭露的一種組合存儲(chǔ)單元。 圖2所示為依據(jù)本發(fā)明一實(shí)施例的組合存儲(chǔ)單元的電路圖。 圖3A與圖3B所示為圖2中組合存儲(chǔ)單元200位于只讀存儲(chǔ)模式的電路 示意圖。
圖3C所示為圖2中組合存儲(chǔ)單元200位于隨機(jī)存取存儲(chǔ)模式的電路示意圖。
圖4所示為圖2中組合存儲(chǔ)單元200的變形的電路示意圖。 圖5A與圖5B所示為圖4中組合存儲(chǔ)單元400位于只讀存儲(chǔ)模式的電路 示意圖。
圖5C所示為圖4中組合存儲(chǔ)單元400位于隨機(jī)存取存儲(chǔ)模式的電路示意圖。
圖6A所示為圖2中組合存〗諸單元200的一變形的電i 各示意圖。
圖6B所示為圖4中組合存儲(chǔ)單元400的一變形的電路示意圖。 圖7A所示為圖2中組合存儲(chǔ)單元200的另一變形的電路示意圖。 圖7B所示為圖4中組合存儲(chǔ)單元400的另一變形的電路示意圖。 圖8所示為依據(jù)本發(fā)明另一實(shí)施例的組合存儲(chǔ)單元的電路圖。 圖9所示為依據(jù)本發(fā)明又一實(shí)施例的組合存儲(chǔ)單元的電路圖。 圖IOA與圖IOB所示為圖9中組合存儲(chǔ)單元900位于只讀存儲(chǔ)模式的電 路示意圖。
圖10C所示為圖9中組合存儲(chǔ)單元900位于隨機(jī)存取存儲(chǔ)模式的電路示 意圖。
圖11所示為圖9中組合存儲(chǔ)單元900的一變形的電路示意圖。 圖12所示為圖9中組合存儲(chǔ)單元900的另一變形的電路示意圖。 附圖符號(hào)說(shuō)明
200、 300、 400、 500、 600、 600， 、 700、 700， 、 800、 900 ~組合存儲(chǔ)
單元；
210 ~靜態(tài)隨機(jī)存取存儲(chǔ)單元； 220 ~掩膜式只讀存儲(chǔ)編碼器；
211 ~第一反相器； 213 ~第二反相器； 230 ~反相器； 240 ~緩沖器；
PI ~第一 P型金屬氧化物半導(dǎo)體晶體管； P2 ~第二 P型金屬氧化物半導(dǎo)體晶體管； Nl ~第一 N型金屬氧化物半導(dǎo)體晶體管； N2 ~第二 N型金屬氧化物半導(dǎo)體晶體管； Tl ~第一存取晶體管； T2 ~第二存取晶體管；
T3 第三存取晶體管；
Vcc ~電源電4立；
BL、 BL， ~位線(xiàn)；
BLB、 BLB， -互補(bǔ)位線(xiàn)'，
WL、 WLA、 WLB-字符線(xiàn)；
1、 2、 3、 4-可編程的連結(jié)點(diǎn):
RAME-控制信號(hào)；
320、 325 ~反相器；
T4-第四存取晶體管； GND 接地電位；
330 ~通閘;335 ~晶體管； 340 ~連結(jié)點(diǎn)；
MC-模式切換信號(hào)；
CB/CBb 輸入/輸出節(jié)點(diǎn)；
810-靜態(tài)隨機(jī)存取存儲(chǔ)單元；
820 ~掩膜式只讀存儲(chǔ)編碼器；
811 ~第一金屬氧化物半導(dǎo)體晶體管；
812 ~第二金屬氧化物半導(dǎo)體晶體管； 813 第三金屬氧化物半導(dǎo)體晶體管；
WWL ~寫(xiě)入字符線(xiàn)； RWL ~讀取字符線(xiàn);
WBL ~寫(xiě)入位線(xiàn)； RBL ~讀取位線(xiàn)；
910-靜態(tài)隨機(jī)存取存儲(chǔ)單元；
920 ~第一掩膜式只讀存儲(chǔ)編碼器；
930 ~第二掩膜式只讀存儲(chǔ)編碼器；
940 ~反相器； 950 ~緩沖器。
具體實(shí)施例方式
圖2所示為依據(jù)本發(fā)明一實(shí)施例的組合存儲(chǔ)單元的電路圖，該組合存儲(chǔ) 單元200有一隨機(jī)存取存儲(chǔ)模式與一只讀存儲(chǔ)模式，并有第一與第二邏輯狀 態(tài)，其中，第一邏輯狀態(tài)的電平Vcc高于第二邏輯狀態(tài)的電平GND，該存儲(chǔ) 單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元210以及一掩膜式只讀存儲(chǔ)編碼器(mask read only memory code; mask ROM code) 220,靜態(tài)隨機(jī)存取存儲(chǔ)單元包括 第一與第二反相器211、 213以及第一與第二存取晶體管Tl、 T2,第一反相 器211包括一第一 P型金屬氧化物半導(dǎo)體晶體管PI與一第一 N型金屬氧化物 半導(dǎo)體晶體管Nl,且該第一 P型金屬氧化物半導(dǎo)體晶體管PI與該第一 N型 金屬氧化物半導(dǎo)體晶體管Nl的柵極共同連接至一第一輸入節(jié)點(diǎn)II,該第一 P 型金屬氧化物半導(dǎo)體晶體管PI與該第一 N型金屬氧化物半導(dǎo)體晶體管Nl的 漏極共同連接至一第一輸出節(jié)點(diǎn)Ol，第二反相器213包括一第二P型金屬氧 化物半導(dǎo)體晶體管P2與一第二N型金屬氧化物半導(dǎo)體晶體管N2，且該第二P 型金屬氧化物半導(dǎo)體晶體管P2與該第二 N型金屬氧化物半導(dǎo)體晶體管N2的 柵極共同連接至一第二輸入節(jié)點(diǎn)12,該第二P型金屬氧化物半導(dǎo)體晶體管P2 與該第二N型金屬氧化物半導(dǎo)體晶體管N2的漏極共同連接至一第二輸出節(jié)點(diǎn) 02,其中，該第一P型金屬氧化物半導(dǎo)體晶體管Pl與該第二p型金屬氧化物 半導(dǎo)體晶體管P2的源極耦接至一電源電位Vcc，該第一輸入節(jié)點(diǎn)II與該第 二輸出節(jié)點(diǎn)02耦接，且該第一輸出節(jié)點(diǎn)Ol與該第二輸入節(jié)點(diǎn)12耦接，第一 存取晶體管Tl耦接在一位線(xiàn)BL與該第一輸出節(jié)點(diǎn)01之間，第二存取晶體管 T2耦接在一互補(bǔ)位線(xiàn)BLB與該第二輸出節(jié)點(diǎn)02之間，且第一存取晶體管Tl 與第二存取晶體管T2的柵極為一字符線(xiàn)所控制，掩膜式只讀存儲(chǔ)編碼器220 與該第一 N型金屬氧化物半導(dǎo)體晶體管Nl與第二 N型金屬氧化物半導(dǎo)體晶體 管N2的源極耦接，掩膜式只讀存儲(chǔ)編碼器220包括可編程的連結(jié)點(diǎn)1、 2、 3、 與4,可編程的連結(jié)點(diǎn)1、 3分別可將第一 N型金屬氧化物半導(dǎo)體晶體管Nl 與第二 N型金屬氧化物半導(dǎo)體晶體管N2的源極選擇性地耦接至一接地電位 GND的導(dǎo)線(xiàn)，可編程的連結(jié)點(diǎn)2、 4分別可將第一N型金屬氧化物半導(dǎo)體晶體 管Nl與第二N型金屬氧化物半導(dǎo)體晶體管N2的源極選擇性地(通過(guò)一反相器 230)耦接至一控制信號(hào)RAME，其中，可編程的連結(jié)點(diǎn)l、 2、 3、與4可為一 擴(kuò)散層(diffusion)、一接觸層(contact)、一轉(zhuǎn)接層(via)、 一金屬層(metal)、 或任一工藝的掩膜層。
圖3A所示為圖2中組合存儲(chǔ)單元200位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此，第一 N型金屬氧化物半導(dǎo)體晶體管Nl與第 二 N型金屬氧化物半導(dǎo)體晶體管N2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、 與4耦接至接地電位GND或電源電位Vcc，在圖3A中，連結(jié)點(diǎn)1將第一N型 金屬氧化物半導(dǎo)體晶體管Nl的源極耦接至接地電位GND，連結(jié)點(diǎn)4將第二 N 型金屬氧化物半導(dǎo)體晶體管N2的源極耦接至電源電位Vcc，由于第二反相器 213的兩端皆為電源電位Vcc,第二輸出節(jié)點(diǎn)02也就為1,而相對(duì)地，第一 輸出節(jié)點(diǎn)01也就為0，因此，組合存儲(chǔ)單元200處于只讀存儲(chǔ)模式，且存儲(chǔ) 狀態(tài)為0。
圖3B所示為圖2中組合存儲(chǔ)單元200位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此第一 N型金屬氧化物半導(dǎo)體晶體管Nl與第二 N 型金屬氧化物半導(dǎo)體晶體管N2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4 耦接至接地電位GND或電源電位Vcc，在圖3B中，連結(jié)點(diǎn)2將第一N型金屬 氧化物半導(dǎo)體晶體管Nl的源極耦接至電源電位Vcc，連結(jié)點(diǎn)3將第二 N型金 屬氧化物半導(dǎo)體晶體管N2的源極耦接至接地電位GND，由于第一反相器211 的兩端皆為電源電位Vcc，第一輸出節(jié)點(diǎn)01也就為1，而相對(duì)地，第二輸出
節(jié)點(diǎn)02也就為0，因此，組合存儲(chǔ)單元200處于只讀存儲(chǔ)模式，且存儲(chǔ)狀態(tài) 為1。
圖3C所示為圖2中組合存儲(chǔ)單元200位于隨機(jī)存取存儲(chǔ)模式的電路示意 圖，此時(shí)控制信號(hào)RAME為1,因此第一 N型金屬氧化物半導(dǎo)體晶體管Nl與 第二N型金屬氧化物半導(dǎo)體晶體管N2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、 與4耦接至接地電位GND，在圖3C中，連結(jié)點(diǎn)1將第一N型金屬氧化物半導(dǎo) 體晶體管Nl的源極耦接至接地電位GND，連結(jié)點(diǎn)4將第二 N型金屬氧化物半 導(dǎo)體晶體管N2的源極耦接至接地電位GND，此時(shí)組合存儲(chǔ)單元的組態(tài)與一平 常的六晶體管的靜態(tài)隨機(jī)存取內(nèi)存(6T-SRAM)相同，因此組合存儲(chǔ)單元200處 于隨機(jī)存取存儲(chǔ)模式。
圖4所示為圖2中組合存儲(chǔ)單元200的變形的電路示意圖，圖4的組合 存儲(chǔ)單元400與圖2的組合存儲(chǔ)單元200的差異在于，在圖4中，第一N型 金屬氧化物半導(dǎo)體晶體管Nl與第二 N型金屬氧化物半導(dǎo)體晶體管N2的源極 耦接至接地電位GND，同時(shí)掩膜式只讀存儲(chǔ)編碼器220與該第一 P型金屬氧 化物半導(dǎo)體晶體管Pl與第二 P型金屬氧化物半導(dǎo)體晶體管P2的源極耦接， 掩膜式只讀存儲(chǔ)編碼器220包括可編程的連結(jié)點(diǎn)1、 2、 3、與4,可編程的連 結(jié)點(diǎn)2、 4分別可將第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第二 P型金屬氧 化物半導(dǎo)體晶體管P2的源極選擇性地耦接至一電源電位Vcc的導(dǎo)線(xiàn)，可編程 的連結(jié)點(diǎn)1、 3分別可將第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第二 P型金 屬氧化物半導(dǎo)體晶體管P2的源極選擇性地(通過(guò)一緩沖器2M)耦接至一控制 信號(hào)RAME。當(dāng)掩膜式只讀存儲(chǔ)編碼器220使得第一 P型金屬氧化物半導(dǎo)體晶 體管Pl與第二 P型金屬氧化物半導(dǎo)體晶體管P2的源極都被耦接至電源電位 Vcc時(shí)，組合存儲(chǔ)單元400處于隨機(jī)存取存儲(chǔ)模式，當(dāng)掩膜式只讀存儲(chǔ)編碼 器220使得第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第二 P型金屬氧化物半導(dǎo) 體晶體管P2的源極分別被耦接至不同的電位(電源電位Vcc與接地電位GND) 時(shí)，組合存儲(chǔ)單元400處于只讀存儲(chǔ)模式。
圖5A所示為圖4中組合存儲(chǔ)單元400位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第二 P 型金屬氧化物半導(dǎo)體晶體管P2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4 耦接至接地電位GND或電源電位Vcc，在圖5A中，連結(jié)點(diǎn)1將第一P型金屬 氧化物半導(dǎo)體晶體管Pl的源極耦接至接地電位GND,連結(jié)點(diǎn)4將第二 P型金
屬氧化物半導(dǎo)體晶體管P2的源極耦接至電源電位Vcc,由于第一反相器211 的兩端皆為接地電位GND，第一輸出節(jié)點(diǎn)01也就為0，而相對(duì)地，第二輸出 節(jié)點(diǎn)02也就為1，因此，組合存儲(chǔ)單元400處于只讀存儲(chǔ)模式，且存儲(chǔ)狀態(tài) 為0。
圖SB所示為圖4中組合存儲(chǔ)單元400位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第二 P 型金屬氧化物半導(dǎo)體晶體管P2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4 耦才妾至4妄地電位GND或電源電位Vcc,在圖5B中，連結(jié)點(diǎn)2將第一P型金屬 氧化物半導(dǎo)體晶體管Pl的源極耦接至電源電位Vcc，連結(jié)點(diǎn)3將第二 P型金 屬氧化物半導(dǎo)體晶體管P2的源極耦接至接地電位GND,由于第二反相器213 的兩端皆為接地電位GND，第二輸出節(jié)點(diǎn)02也就為0,而相對(duì)地，第一輸出 節(jié)點(diǎn)01也就為1，因此，組合存儲(chǔ)單元400處于只讀存儲(chǔ)模式，且存儲(chǔ)狀態(tài) 為1。
圖5C所示為圖4中組合存儲(chǔ)單元400位于隨機(jī)存取存儲(chǔ)模式的電路示意 圖，此時(shí)控制信號(hào)RAME為1,因此第一 P型金屬氧化物半導(dǎo)體晶體管Pl與 第二P型金屬氧化物半導(dǎo)體晶體管P2的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、 與4耦接至電源電位Vcc，在圖5C中，連結(jié)點(diǎn)2將第一P型金屬氧化物半導(dǎo) 體晶體管Pl的源極耦接至電源電位Vcc，連結(jié)點(diǎn)3將第二 P型金屬氧化物半 導(dǎo)體晶體管P2的源極耦接至電源電位Vcc,此時(shí)組合存儲(chǔ)單元的組態(tài)與一平 常的六晶體管的靜態(tài)隨機(jī)存取內(nèi)存(6T-SRAM)相同，因此組合存儲(chǔ)單元400處 于隨機(jī)存取存儲(chǔ)模式。
圖6A所示為圖2中組合存儲(chǔ)單元200的一變形的電路示意圖，圖6B的 組合存儲(chǔ)單元600與圖2的組合存儲(chǔ)單元200的差異在于，在圖6A中，組合 存儲(chǔ)單元600的第一存取晶體管Tl耦接在一第一位線(xiàn)BL與該第一輸出節(jié)點(diǎn) 01之間，第二存取晶體管T2耦接在第一互補(bǔ)位線(xiàn)BLB與該第二輸出節(jié)點(diǎn)02 之間，且第一存取晶體管Tl與第二存取晶體管T2的柵極為第一字符線(xiàn)WLA 所控制，且組合存儲(chǔ)單元6OO更包括第三與第四存取晶體管T3、 T4，該第三 存取晶體管T3耦接在該第一輸出節(jié)點(diǎn)01與一第二位線(xiàn)BL，之間，該第四存 取晶體管T4耦接在該第二輸出節(jié)點(diǎn)02與一第二互補(bǔ)位線(xiàn)BLB，之間，且該 第三存取晶體管T3與第四存取晶體管T4的柵極為一第二字符線(xiàn)WLB所控制。
圖6B所示為圖4中組合存儲(chǔ)單元400的一變形的電路示意圖，圖6B的
組合存儲(chǔ)單元600'與圖4的組合存儲(chǔ)單元400的差異在于，在圖6B中，組 合存儲(chǔ)單元600，的第一存取晶體管Tl耦接在一第一位線(xiàn)BL與該第一輸出 節(jié)點(diǎn)01之間，第二存取晶體管T2耦接在第一互補(bǔ)位線(xiàn)BLB與該第二輸出節(jié) 點(diǎn)02之間，且第一存取晶體管Tl與第二存取晶體管T2的柵極為第一字符線(xiàn) WLA所控制，且組合存儲(chǔ)單元600更包括第三與第四存取晶體管T3、 T4，該 第三存取晶體管T3耦接在該第一輸出節(jié)點(diǎn)01與一第二位線(xiàn)BL，之間，該第 四存取晶體管T4耦接在該第二輸出節(jié)點(diǎn)02與一第二互補(bǔ)位線(xiàn)BLB，之間， 且該第三存取晶體管T3與第四存取晶體管T4的柵極為一第二字符線(xiàn)WLB所 控制。
圖7A所示為圖2中組合存儲(chǔ)單元200的另一變形的電路示意圖，圖7A 的組合存儲(chǔ)單元700與圖2的組合存儲(chǔ)單元200的差異在于，在圖7A中，組 合存儲(chǔ)單元700的第一存取晶體管Tl耦接在一寫(xiě)入位線(xiàn)WBL與該第一輸出節(jié) 點(diǎn)01之間，該第二存取晶體管T2的柵極與源極分別耦接至該第二輸出節(jié)點(diǎn) 02與一接地點(diǎn)GND,該第三存取晶體管T3耦接在第二存取晶體管T2的漏極 與一讀取位線(xiàn)RBL之間，且該第一存取晶體管Tl與第三存取晶體管T3的柵 極為一字符線(xiàn)WL所控制。
圖7B所示為圖4中組合存儲(chǔ)單元400的另一變形的電路示意圖，圖7B 的組合存儲(chǔ)單元700，與圖4的組合存儲(chǔ)單元400的差異在于，在圖7B中， 組合存儲(chǔ)單元700，的第一存取晶體管Tl耦接在一寫(xiě)入位線(xiàn)WBL與該第一輸 出節(jié)點(diǎn)01之間，該第二存取晶體管T2的柵極與源極分別耦接至該第二輸出 節(jié)點(diǎn)02與一接地點(diǎn)GND,該第三存取晶體管T3耦接在第二存取晶體管T2的 漏極與一讀取位線(xiàn)RBL之間，且該第一存取晶體管Tl與第三存取晶體管T3 的柵極為一字符線(xiàn)WL所控制。
圖8所示為依據(jù)本發(fā)明另一實(shí)施例的組合存儲(chǔ)單元的電路圖，該組合存 儲(chǔ)單元800有一隨機(jī)存取存儲(chǔ)模式與一只讀存儲(chǔ)模式，并有第一與第二邏輯 狀態(tài)，其中，第一邏輯狀態(tài)的電平Vcc高于第二邏輯狀態(tài)的電平GND，該存 儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元810以及一掩膜式只讀存儲(chǔ)編碼器 (mask read only memory code; mask ROM code) 820，靜態(tài)隨機(jī)存取存儲(chǔ)單 元810包括第一金屬氧化物半導(dǎo)體晶體管811、第二金屬氧化物半導(dǎo)體晶體 管812與第三金屬氧化物半導(dǎo)體晶體管813,第一金屬氧化物半導(dǎo)體晶體管 811有一源極耦接至一寫(xiě)入位線(xiàn)WBL,以及一柵極耦接至寫(xiě)入字符線(xiàn)鼎L,第
二金屬氧化物半導(dǎo)體晶體管有一柵極耦接至該第一金屬氧化物半導(dǎo)體晶 體管Tl的漏極，第三金屬氧化物半導(dǎo)體晶體管T3有一源極耦接至該第二金 屬氧化物半導(dǎo)體晶體管T2的漏極， 一柵極耦接至一讀取字符線(xiàn)RWL，以及一 漏極耦接至一讀取位線(xiàn)RBL，掩膜式只讀存儲(chǔ)編碼器820與第二金屬氧化物 半導(dǎo)體晶體管812的源極耦接，掩膜式只讀存儲(chǔ)編碼器820包括可編程的第 一連結(jié)點(diǎn)1與第二連結(jié)點(diǎn)2，連結(jié)點(diǎn)1可選擇性地將第二金屬氧化物半導(dǎo)體 晶體管812的源極耦接至接地電位GND，連結(jié)點(diǎn)2可選擇性地將第二金屬氧 化物半導(dǎo)體晶體管812的源極(通過(guò)一反相器)耦接至一控制信號(hào)RAME,該控 制信號(hào)RAME的電平為電源電位Vcc或接地電位GND,當(dāng)該存儲(chǔ)單元為隨機(jī)存 取存儲(chǔ)模式時(shí)，該第二金屬氧化物半導(dǎo)體晶體管812的源極耦接至該接地電 位GND。
圖9所示為依據(jù)本發(fā)明又一實(shí)施例的組合存儲(chǔ)單元的電路圖，該組合存 儲(chǔ)單元900有一隨機(jī)存取存儲(chǔ)模式與一只讀存儲(chǔ)模式，并有第一與第二邏輯 狀態(tài)，其中，第一邏輯狀態(tài)的電平Vcc高于第二邏輯狀態(tài)的電平GND,該存 儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元910以及第一與第二掩膜式只讀存儲(chǔ)編 碼器(mask read only memory code; mask ROM code) 920、 930，靜態(tài)隨機(jī)存 取存儲(chǔ)單元910包括第一反相器911與第二反相器913，第一反相器911包 括一第一 P型金屬氧化物半導(dǎo)體晶體管PI與一第一 N型金屬氧化物半導(dǎo)體晶 體管Nl，且該第一 P型金屬氧化物半導(dǎo)體晶體管PI與該第一 N型金屬氧化 物半導(dǎo)體晶體管Nl的柵極共同連接至一第一輸入節(jié)點(diǎn)II,該第一 P型金屬 氧化物半導(dǎo)體晶體管PI與該第一 N型金屬氧化物半導(dǎo)體晶體管Nl的漏極共 同連接至一第一輸出節(jié)點(diǎn)Ol，第二反相器913包括一第二P型金屬氧化物半 導(dǎo)體晶體管P2與一第二 N型金屬氧化物半導(dǎo)體晶體管N2，且該第二 P型金 屬氧化物半導(dǎo)體晶體管P2與該第二 N型金屬氧化物半導(dǎo)體晶體管N2的柵極 共同連接至一第二輸入節(jié)點(diǎn)12,該第二 P型金屬氧化物半導(dǎo)體晶體管P2與 該第二 N型金屬氧化物半導(dǎo)體晶體管N2的漏極共同連接至一第二輸出節(jié)點(diǎn) 02,該第二P型金屬氧化物半導(dǎo)體晶體管P2與該第二N型金屬氧化物半導(dǎo)體 晶體管N2的源極分別連接至該第一邏輯狀態(tài)的電平(電源電位Vcc)與該第二 邏輯狀態(tài)的電平(接地電位GND)，其中，第一存取晶體管Tl耦接在一位線(xiàn)BL 與該第一輸出節(jié)點(diǎn)01之間，第二存取晶體管T2耦接在一互補(bǔ)位線(xiàn)BLB與該 第二輸出節(jié)點(diǎn)02之間，且第一存取晶體管Tl與第二存取晶體管T2的柵極為 一字符線(xiàn)所控制，該第一輸入節(jié)點(diǎn)II與該第二輸出節(jié)點(diǎn)02耦接，且該第一 輸出節(jié)點(diǎn)01與該第二輸入節(jié)點(diǎn)12耦接，第一掩膜式只讀存儲(chǔ)編碼器920與 第二掩膜式只讀存儲(chǔ)編碼器930分別與該第一 P型金屬氧化物半導(dǎo)體晶體管 Pl的源極與該第一 N型金屬氧化物半導(dǎo)體晶體管Nl的源極耦接，掩膜式只 讀存儲(chǔ)編碼器930包括可編程的連結(jié)點(diǎn)1、 2,可編程的連結(jié)點(diǎn)1可將第一 N 型金屬氧化物半導(dǎo)體晶體管Nl源極選擇性地耦接至一接地電位GND的導(dǎo)線(xiàn)， 可編程的連結(jié)點(diǎn)2可將第一 N型金屬氧化物半導(dǎo)體晶體管Nl的源極選擇性地 (通過(guò)一反相器940)耦接至一控制信號(hào)RAME，掩膜式只讀存儲(chǔ)編碼器920包 括可編程的連結(jié)點(diǎn)3、 4,可編程的連結(jié)點(diǎn)3可將第一P型金屬氧化物半導(dǎo)體 晶體管Pl源極選擇性地耦接至一電源電位Vcc的導(dǎo)線(xiàn)，可編程的連結(jié)點(diǎn)4可 將第一 P型金屬氧化物半導(dǎo)體晶體管Pl的源極選擇性地(通過(guò)一緩沖器950) 耦接至該控制信號(hào)RAME,其中，可編程的連結(jié)點(diǎn)1、 2、 3、與4可為一擴(kuò)散 層(diffusion)、 一接觸層(contact)、 一轉(zhuǎn)4妻層(via)、 一金屬層(metal)、 或任一工藝的掩膜層。
圖IOA所示為圖9中組合存儲(chǔ)單元900位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第一 N 型金屬氧化物半導(dǎo)體晶體管Nl的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4 耦接至接地電位GND或電源電位Vcc,在圖10A中，連結(jié)點(diǎn)1將第一N型金 屬氧化物半導(dǎo)體晶體管Nl的源極耦接至接地電位GND，連結(jié)點(diǎn)4將第一 P型 金屬氧化物半導(dǎo)體晶體管Pl的源極耦接至接地電位GND,由于第一反相器211 的兩端皆為接地電位GND，第一輸出節(jié)點(diǎn)01也就為0,而相對(duì)地，第二輸出 節(jié)點(diǎn)02也就為1，因此，組合存儲(chǔ)單元900處于只讀存儲(chǔ)模式，且存儲(chǔ)狀態(tài) 為0。
圖IOB所示為圖9中組合存儲(chǔ)單元900位于只讀存儲(chǔ)模式的電路示意圖， 此時(shí)控制信號(hào)RAME為0，因此第一 P型金屬氧化物半導(dǎo)體晶體管Pl與第一 N 型金屬氧化物半導(dǎo)體晶體管Nl的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4 耦接至接地電位GND或電源電位Vcc，在圖10B中，連結(jié)點(diǎn)2將第一N型金 屬氧化物半導(dǎo)體晶體管Nl的源極耦接至電源電位Vcc，連結(jié)點(diǎn)3將第一 P型 金屬氧化物半導(dǎo)體晶體管Pl的源極耦接至電源電位Vcc，由于第一反相器211 的兩端皆為電源電位Vcc,第一輸出節(jié)點(diǎn)01也就為1，而相對(duì)地，第二輸出 節(jié)點(diǎn)O2也就為0，因此，組合存儲(chǔ)單元900處于只讀存儲(chǔ)模式，且存儲(chǔ)狀態(tài)
為1。
圖10C所示為圖9中組合存儲(chǔ)單元900位于隨機(jī)存取存儲(chǔ)模式的電路示 意圖，此時(shí)控制信號(hào)RAME為1，因此第一 P型金屬氧化物半導(dǎo)體晶體管PI 與第一 N型金屬氧化物半導(dǎo)體晶體管Nl的源極可通過(guò)可編程的連結(jié)點(diǎn)1、 2、 3、與4耦接至接地電位GND或電源電位Vcc,在圖10C中，連結(jié)點(diǎn)3將第一 P型金屬氧化物半導(dǎo)體晶體管Pl的源極耦接至電源電位Vcc，連結(jié)點(diǎn)1將第 一 N型金屬氧化物半導(dǎo)體晶體管Nl的源極耦接至接地電位GND，此時(shí)組合存 儲(chǔ)單元的組態(tài)與 一平常的六晶體管的靜態(tài)隨機(jī)存取內(nèi)存(6T-SRAM)相同，因此 組合存儲(chǔ)單元900處于隨機(jī)存取存儲(chǔ)模式。
圖11所示為圖9中組合存儲(chǔ)單元900的一變形的電路示意圖，圖1的組 合存儲(chǔ)單元300與圖9的組合存儲(chǔ)單元900的差異在于，在圖11中，組合存 儲(chǔ)單元300的第一存取晶體管Tl耦接在一第一位線(xiàn)BL與該第一輸出節(jié)點(diǎn)01 之間，第二存取晶體管T2耦接在第一互補(bǔ)位線(xiàn)BLB與該第二輸出節(jié)點(diǎn)02之 間，且第一存取晶體管Tl與第二存取晶體管T2的柵極為第一字符線(xiàn)WLA所 控制，且組合存儲(chǔ)單元300更包括第三與第四存取晶體管T3、 T4,該第三存 取晶體管T3耦接在該第一輸出節(jié)點(diǎn)01與一第二位線(xiàn)BLB之間，該第四存取 晶體管T4耦接在該第二輸出節(jié)點(diǎn)02與一第二互補(bǔ)位線(xiàn)BLB，之間，且該第 三存取晶體管T3與第四存取晶體管T4的柵極為一第二字符線(xiàn)WLB所控制。
圖12所示為圖9中組合存儲(chǔ)單元900的另一變形的電路示意圖，圖12 的組合存儲(chǔ)單元500與圖9的組合存儲(chǔ)單元900的差異在于，在圖U中，組 合存儲(chǔ)單元500的第一存取晶體管Tl耦接在一寫(xiě)入位線(xiàn)WBL與該第一輸出節(jié) 點(diǎn)01之間，該第二存取晶體管T2的柵極與源極分別耦接至該第二輸出節(jié)點(diǎn) 02與一接地點(diǎn)GND，該第三存取晶體管T3耦接在第二存取晶體管T2的漏極 與一讀取位線(xiàn)RBL之間，且該第一存取晶體管Tl與第三存取晶體管H的柵 極為一字符線(xiàn)WL所控制。
權(quán)利要求
1.一種組合存儲(chǔ)單元，有一隨機(jī)存取存儲(chǔ)模式與一只讀存儲(chǔ)模式，并有第一與第二邏輯狀態(tài)，其中，第一邏輯狀態(tài)的電平高于第二邏輯狀態(tài)的電平，該存儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元，包括一第一反相器，包括一第一P型金屬氧化物半導(dǎo)體晶體管與一第一N型金屬氧化物半導(dǎo)體晶體管，且該第一P型金屬氧化物半導(dǎo)體晶體管與該第一N型金屬氧化物半導(dǎo)體晶體管的柵極共同連接至一第一輸入節(jié)點(diǎn)，該第一P型金屬氧化物半導(dǎo)體晶體管與該第一N型金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第一輸出節(jié)點(diǎn)；以及一第二反相器，包括一第二P型金屬氧化物半導(dǎo)體晶體管與一第二N型金屬氧化物半導(dǎo)體晶體管，且該第二P型金屬氧化物半導(dǎo)體晶體管與該第二N型金屬氧化物半導(dǎo)體晶體管的柵極共同連接至一第二輸入節(jié)點(diǎn)，該第二P型金屬氧化物半導(dǎo)體晶體管與該第二N型金屬氧化物半導(dǎo)體晶體管的漏極共同連接至一第二輸出節(jié)點(diǎn)；其中，該第一輸入節(jié)點(diǎn)與該第二輸出節(jié)點(diǎn)耦接，且該第一輸出節(jié)點(diǎn)與該第二輸入節(jié)點(diǎn)耦接；以及一掩膜式只讀存儲(chǔ)編碼器，與該第一與第二P型金屬氧化物半導(dǎo)體晶體管的源極耦接或與該第一與第二N型金屬氧化物半導(dǎo)體晶體管的源極耦接，并決定該存儲(chǔ)單元為該隨機(jī)存取存儲(chǔ)模式或該只讀存儲(chǔ)模式。
2. 如權(quán)利要求1所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼器 將組合存儲(chǔ)單元編碼為該隨機(jī)存取存儲(chǔ)模式時(shí)，該第一與第二 P型金屬氧化 物半導(dǎo)體晶體管的源極通過(guò)該掩膜式只讀存儲(chǔ)編碼器連接至該第一邏輯狀態(tài) 的電平。
3. 如權(quán)利要求1所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼器 將組合存儲(chǔ)單元編碼為該隨機(jī)存取存儲(chǔ)模式時(shí)，該第一與第二 N型金屬氧化 物半導(dǎo)體晶體管的源極通過(guò)該掩膜式只讀存儲(chǔ)編碼器連接至該第二邏輯狀態(tài) 的電平。
4. 如權(quán)利要求1所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼器 將組合存儲(chǔ)單元編碼為該只讀存儲(chǔ)模式時(shí)，該第一與第二 N型金屬氧化物半導(dǎo)體晶體管的源極分別通過(guò)該掩膜式只讀存儲(chǔ)編碼器連接至該第一邏輯狀態(tài) 與該第二邏輯狀態(tài)的電平。
5. 如權(quán)利要求1所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼器 將組合存儲(chǔ)單元編碼為該只讀存儲(chǔ)模式時(shí)，該第一與第二P型金屬氧化物半導(dǎo)體晶體管的源極分別通過(guò)該掩膜式只讀存儲(chǔ)編碼器連接至該第一邏輯狀態(tài)與該第二邏輯狀態(tài)的電平。
6. 如權(quán)利要求1所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼器的編碼通過(guò)一擴(kuò)散層、 一接觸層、 一轉(zhuǎn)接層、一金屬層或任一工藝的掩膜層與一控制信號(hào)所完成。
7. 如權(quán)利要求1所述的組合存儲(chǔ)單元，更包括第一與第二存取晶體管， 該第 一存取晶體管耦接在該第 一輸出節(jié)點(diǎn)與 一 第 一位線(xiàn)之間，該第二存取晶體管耦接在該第二輸出節(jié)點(diǎn)與一第一互補(bǔ)位線(xiàn)之間，且該第一與第二存取晶 體管的柵極為一第一字符線(xiàn)所控制。
8. 如權(quán)利要求7所述的組合存儲(chǔ)單元，更包括第三與第四存取晶體管， 該第三存取晶體管耦接在該第一輸出節(jié)點(diǎn)與一第二位線(xiàn)之間，該第四存取晶體管耦接在該第二輸出節(jié)點(diǎn)與一第二互補(bǔ)位線(xiàn)之間，且該第三與第四存取晶 體管的柵極為 一第二字符線(xiàn)所控制。
9. 如權(quán)利要求1所述的組合存儲(chǔ)單元，更包括第一、第二與第三存取晶 體管，該第一存取晶體管耦接在該第一輸出節(jié)點(diǎn)與一寫(xiě)入位線(xiàn)之間，該第二存取晶體管的柵極與源極分別耦接至該第二輸出節(jié)點(diǎn)與 一接地點(diǎn)，該第三存 取晶體管耦接在第二存取晶體管的漏極與一讀取位線(xiàn)之間，且該第一與第三 存取晶體管的柵極為一字符線(xiàn)所控制。
10. —種組合存儲(chǔ)單元，有一隨機(jī)存取存儲(chǔ)模式與一只讀存儲(chǔ)模式，并 有第一與第二邏輯狀態(tài)，其中，第一邏輯狀態(tài)的電平高于第二邏輯狀態(tài)的電平，該存儲(chǔ)單元包括一靜態(tài)隨機(jī)存取存儲(chǔ)單元，包括一第一金屬氧化物半導(dǎo)體晶體管，有一源極耦接至一寫(xiě)入位線(xiàn)，以 及一柵極耦接至寫(xiě)入字符線(xiàn)；一第二金屬氧化物半導(dǎo)體晶體管，有 一柵極耦接至該第 一金屬氧化 物半導(dǎo)體晶體管的漏極；以及一第三金屬氧化物半導(dǎo)體晶體管，有一源極耦接至該第二金屬氧化物半導(dǎo)體晶體管的漏極， 一柵極耦接至一讀取字符線(xiàn)，以及一漏極耦接至一讀取位線(xiàn)；以及一掩膜式只讀存儲(chǔ)編碼器，與第二金屬氧化物半導(dǎo)體晶體管的源極耦接， 并決定該存儲(chǔ)單元為該隨機(jī)存取存儲(chǔ)模式或該只讀存儲(chǔ)模式。
11. 如權(quán)利要求10所述的組合存儲(chǔ)單元，其中，該掩膜式只讀存儲(chǔ)編碼 器包括第一與第二連結(jié)點(diǎn)，可選擇性地將第二金屬氧化物半導(dǎo)體晶體管的源 極耦接至該第 一邏輯狀態(tài)或該第二邏輯狀態(tài)的電平。
12. 如權(quán)利要求11所述的組合存儲(chǔ)單元，其中，當(dāng)該組合存儲(chǔ)單元為隨 機(jī)存取存儲(chǔ)模式時(shí)，該第二金屬氧化物半導(dǎo)體晶體管的源極耦接至該第二邏 輯狀態(tài)的電平。
全文摘要
一種組合存儲(chǔ)單元，包括靜態(tài)隨機(jī)存取存儲(chǔ)單元及掩膜式只讀存儲(chǔ)編碼器，靜態(tài)隨機(jī)存取存儲(chǔ)單元包括第一與第二反相器，第一反相器包括第一P型金屬氧化物半導(dǎo)體晶體管與第一N型金屬氧化物半導(dǎo)體晶體管，第二反相器包括一第二P型金屬氧化物半導(dǎo)體晶體管與一第二N型金屬氧化物半導(dǎo)體晶體管，掩膜式只讀存儲(chǔ)編碼器與該第一與第二P型金屬氧化物半導(dǎo)體晶體管的源極耦接或與該第一與第二N型金屬氧化物半導(dǎo)體晶體管的源極耦接，并決定存儲(chǔ)單元為隨機(jī)存取存儲(chǔ)模式或只讀存儲(chǔ)模式。
文檔編號(hào)G11C7/00GK101202100SQ20061016693
公開(kāi)日2008年6月18日 申請(qǐng)日期2006年12月15日 優(yōu)先權(quán)日2006年12月15日
發(fā)明者石維強(qiáng), 邱智康 申請(qǐng)人:智原科技股份有限公司