專利名稱：用于隱藏刷新速率修改的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子存儲器，且更明確地說，涉及執(zhí)行易失性存儲器元件的隱藏刷新的 存儲器裝置和方法。
背景技術(shù)：
存儲器單元且特別是動態(tài)隨機(jī)存取存儲器(DRAM)單元需要不時地被刷新，以恢 復(fù)泄漏電荷且因此維持其中的邏輯狀態(tài)。常規(guī)上，由耦合到存儲器裝置的處理器或控制 器通過向存儲器裝置的命令或控制接口供應(yīng)恰當(dāng)?shù)目刂菩盘杹砥鹗糄RAM刷新過程。 最近，DRAM向處理器隱藏某些形式的刷新。
與需要周期性刷新存儲器單元的動態(tài)存儲器裝置形成對比，不需要刷新存儲器單元 的靜態(tài)存儲器裝置也己經(jīng)變得普遍。然而，靜態(tài)隨機(jī)存取存儲器(SRAM)裝置需要更 多的晶體管和電路來維持所存儲的電荷。由于額外電路和與其相關(guān)聯(lián)的增加區(qū)域的緣 故，常常采取設(shè)計折衷來為系統(tǒng)確定恰當(dāng)形式的存儲器。混合存儲器裝置的一種發(fā)展中 形式已經(jīng)被稱為偽靜態(tài)隨機(jī)存取存儲器(PSRAM)裝置。因此，PSRAM裝置包括DRAM 裝置和SRAM裝置兩者的所需特征，即DRAM裝置的低成本和大容量與SRAM裝置的 簡化接口和集成。PSRAM裝置通過采用較高密度動態(tài)存儲器單元來提供改進(jìn)的存儲器 單元密度，而且需要周期性刷新，以便使所存儲的電荷維持在足以確定存儲在其中的邏 輯狀態(tài)的電平。
為了適應(yīng)這些刷新要求，PSRAM裝置并入有刷新電路，所述刷新電路"隱藏"在 存儲器裝置內(nèi)，且因此減輕系統(tǒng)設(shè)計者的對控制器或處理器進(jìn)行編程使其周期性執(zhí)行刷 新過程的負(fù)擔(dān)。PSRAM裝置內(nèi)的此隱藏刷新過程必須周期性地在PSRAM裝置內(nèi)執(zhí)行， 且需要使用傳遞到PSRAM裝置的可觀量電力來用于執(zhí)行必要的刷新操作。因為電力管 理對集成有存儲器裝置的系統(tǒng)來說通常非常重要，所以需要為集成有利用隱藏刷新技術(shù) 的存儲器裝置的系統(tǒng)提供改進(jìn)的電力節(jié)省方法。

發(fā)明內(nèi)容
在示范性實(shí)施例中，本發(fā)明涉及一種用于修改動態(tài)存儲器單元的隱藏刷新速率的系 統(tǒng)和方法。本發(fā)明的一個實(shí)施例包含一種用于修改存儲器裝置中的動態(tài)數(shù)據(jù)的隱藏刷新 速率的方法。在存儲器裝置處監(jiān)視識別來自處理器的請求的控制信號，且當(dāng)斷言所述控
制信號時，以第一刷新速率執(zhí)行存儲器裝置內(nèi)的動態(tài)數(shù)據(jù)的隱藏刷新。當(dāng)控制信號被解 除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率刷新動態(tài)數(shù)據(jù)。
在本發(fā)明的另一實(shí)施例中，提供一種用于刷新經(jīng)配置以供隱藏刷新的存儲器裝置的 方法。所述方法包括產(chǎn)生隱藏刷新時鐘信號，和在所述刷新時鐘信號的循環(huán)數(shù)量等于對 應(yīng)于第一刷新速率的計數(shù)時，斷言刷新脈沖。響應(yīng)于所述刷新脈沖而產(chǎn)生對應(yīng)于動態(tài)存 儲器單元陣列的地址。刷新由所述地址識別的動態(tài)存儲器單元陣列。當(dāng)存儲器裝置處所 接收到的控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，將對應(yīng)于刷新脈沖的斷言的計數(shù)更改 為第二刷新速率。
在本發(fā)明的另一實(shí)施例中，提供一種隱藏刷新控制器。所述隱藏刷新控制器包括隱 藏刷新振蕩器，其經(jīng)配置以產(chǎn)生刷新時鐘；和刷新計數(shù)器，其經(jīng)配置以對刷新時鐘的循 環(huán)數(shù)量進(jìn)行計數(shù)且在所述數(shù)量等于所界定的計數(shù)時斷言刷新脈沖。隱藏刷新控制器進(jìn)一 步包括隱藏刷新地址計數(shù)器，其經(jīng)配置以響應(yīng)于所述刷新脈沖而產(chǎn)生對應(yīng)于動態(tài)存儲器 單元陣列的地址。模式檢測器經(jīng)配置以在所述模式檢測器處所接收到的控制信號被解除 斷言達(dá)預(yù)定持續(xù)時間時，將所述動態(tài)存儲器單元陣列的第一刷新速率修改為第二刷新速 率。
在本發(fā)明的又一實(shí)施例中，提供一種包括動態(tài)存儲器單元陣列和隱藏刷新控制器的 存儲器裝置。在動態(tài)存儲器單元陣列的隱藏刷新期間，隱藏刷新控制器耦合到動態(tài)存儲 器單元陣列。隱藏刷新控制器進(jìn)一歩經(jīng)配置以在存儲器裝置處監(jiān)視識別來自處理器的請 求的控制信號，且在斷言所述控制信號時，以第一刷新速率刷新動態(tài)數(shù)據(jù)。隱藏刷新控 制器進(jìn)一步經(jīng)配置以在控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率刷新動 態(tài)數(shù)據(jù)。
在本發(fā)明的又一實(shí)施例中，提供一種包含輸入裝置、輸出裝置、存儲器裝置和處理 器裝置的電子系統(tǒng)，所述處理器裝置可操作地耦合到所述輸入、輸出和存儲器裝置。存 儲器裝置包括動態(tài)存儲器單元的存儲器陣列和隱藏刷新控制器。所述隱藏刷新控制器包 括隱藏刷新振蕩器，其經(jīng)配置以產(chǎn)生刷新時鐘；和刷新計數(shù)器，其經(jīng)配置以對刷新時鐘 的循環(huán)數(shù)量進(jìn)行計數(shù)，且在所述數(shù)量等于所界定的計數(shù)時，斷言刷新脈沖。隱藏刷新控 制器進(jìn)一步包括隱藏刷新地址計數(shù)器，其經(jīng)配置以響應(yīng)于所述刷新脈沖而產(chǎn)生對應(yīng)于動 態(tài)存儲器單元陣列的地址。模式檢測器經(jīng)配置以在所述模式檢測器處所接收到的控制信 號被解除斷言達(dá)預(yù)定持續(xù)時間時，將所述動態(tài)存儲器單元陣列的第一刷新速率修改為第 二刷新速率。


什么是當(dāng)前被視為用于實(shí)行本發(fā)明的最佳模式，在附圖中 圖l是根據(jù)本發(fā)明實(shí)施例，包括處理器和利用隱藏刷新方法的存儲器裝置的系統(tǒng)的 功能框圖2是根據(jù)本發(fā)明實(shí)施例，模式檢測器的用于確定并入有隱藏刷新技術(shù)的存儲器裝 置的功能狀態(tài)或模式的流程圖3是根據(jù)本發(fā)明實(shí)施例，根據(jù)圖4的流程圖配置以設(shè)置存儲器裝置的隱藏刷新模 式的存儲器裝置模式檢測器；
圖5是根據(jù)本發(fā)明另一實(shí)施例，根據(jù)圖6的流程圖配置以設(shè)置存儲器裝置的隱藏刷 新模式的存儲器裝置模式檢測器；
圖7是根據(jù)本發(fā)明另一實(shí)施例，根據(jù)圖8的流程圖配置以設(shè)置存儲器裝置的隱藏刷 新模式的存儲器裝置模式檢測器；
圖9是根據(jù)本發(fā)明又一實(shí)施例，包括配置有本文所述的隱藏刷新電路的存儲器裝置 的電子系統(tǒng)的框圖；以及
圖10是根據(jù)本發(fā)明又一實(shí)施例，包括配置有本文所述的隱藏刷新電路的存儲器裝 置的半導(dǎo)體品片的圖。
具體實(shí)施例方式
概括地參看以下描述內(nèi)容和附圖，說明本發(fā)明的各個方面以展示其結(jié)構(gòu)和操作方 法。用相同數(shù)字來指定所說明實(shí)施例的共用元件。應(yīng)了解，所展現(xiàn)的圖式并不意味著說 明實(shí)際結(jié)構(gòu)或方法的任何特定部分的實(shí)際視圖，而僅僅是被用來更加清楚且全面地描繪 本發(fā)明的理想化表示。
圖1是系統(tǒng)200的功能框圖，系統(tǒng)200包括耦合到存儲器裝置204的處理器202。 存儲器裝置204包括隱藏刷新控制器206，其用于執(zhí)行刷新操作且用于相對于處理器 202，根據(jù)存儲器裝置的被檢測到的功能狀態(tài)來調(diào)整刷新速率。在操作中，隱藏刷新控 制器206在定期基礎(chǔ)上起始對動態(tài)存儲元件(例如，動態(tài)存儲器單元)的隱藏刷新操作， 其中基于存儲器裝置的被檢測到的功能狀態(tài)來調(diào)節(jié)周期。更改隱藏刷新周期或時間間隔 允許存儲器裝置在條件有益于以延長的刷新周期進(jìn)行充分?jǐn)?shù)據(jù)保持時，消耗較少電力。 盡管參看兩種存儲器裝置功能模式(即，"現(xiàn)用模式"和"自刷新模式")來描述本實(shí)施 例，但本發(fā)明并非如此具有限制性。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，可依據(jù)各種因素來界 定刷新速率或周期的各種分級，所述因素包括處理器到存儲器裝置存取頻率、功率等級、 功率瞬變、存儲器裝置制造過程變化和技術(shù)，以及所屬領(lǐng)域的技術(shù)人員已知并了解的其
它條件。
作為實(shí)例而非限制，圖1中的存儲器裝置204可配置為偽靜態(tài)隨機(jī)存取存儲器 (PSRAM)裝置，其配置為利用隱藏刷新方法的動態(tài)隨機(jī)存取存儲器(DRAM)裝置。 盡管本文所描述的一個示范性實(shí)施例是根據(jù)PSRAM裝置而制定的，但本文所描述的一 般原理適用于任何含有需要通過刷新技術(shù)來進(jìn)行電荷補(bǔ)充的存儲器單元(即，存儲動態(tài) 數(shù)據(jù)的存儲器單元，包括DRAM、 SDRAM、 SLDRAM和RDRAM)的存儲器裝置。在 以下描述內(nèi)容中，陳述特定細(xì)節(jié)以提供對本發(fā)明各個實(shí)施例的充分理解。所屬領(lǐng)域的技 術(shù)人員將了解，可通過使用與程序執(zhí)行電路耦合的具有編程方法的電路和邏輯的替代來 實(shí)踐本發(fā)明和其各個實(shí)施例。另外，可在沒有如所提供的某些細(xì)節(jié)的情況下實(shí)踐本發(fā)明 的各個實(shí)施例。此外，本文未詳細(xì)展示或已經(jīng)完全省略眾所周知的電路、控制信號、時 序協(xié)議和其它軟件操作，以便避免不必要地混淆本發(fā)明各個實(shí)施例的元件。
系統(tǒng)200包括處理器202，其經(jīng)由地址總線ADDR向地址解碼邏輯208施加地址。 通常，地址解碼邏輯208對分別施加到行地址多路復(fù)用器210和庫控制邏輯212的行地 址RA和庫地址BA進(jìn)行解碼。行地址多路復(fù)用器210將從地址解碼邏輯208接收到的 行地址RA或從隱藏刷新控制器206接收到的刷新行地址RFRA施加到多個行地址鎖存 器與解碼器電路214A-D。庫控制邏輯212激活對應(yīng)于所接收到的庫地址BA或來自隱藏 刷新控制器206的刷新庫地址RFBA的行地址鎖存器與解碼器電路214A-D，且被激活 的行地址鎖存器與解碼器電路鎖存其解碼的所接收到的行地址。響應(yīng)于經(jīng)解碼的行地 址，被激活的行地址鎖存器與解碼器214A-D將各種控制信號施加到對應(yīng)的存儲器庫或 陣列216A-D，以進(jìn)而激活對應(yīng)于經(jīng)解碼的行地址的存儲器單元行。在耦合到存儲器庫 或陣列216A-D的讀出放大器中讀出和存儲所存取行中的存儲器單元中的數(shù)據(jù)，所述讀 出放大器還如先前描述那樣刷新所存取的存儲器單元。類似地，在刷新過程期間，行地 址多路復(fù)用器210將刷新行地址RFRA施加到行地址鎖存器與解碼器214A-D，且當(dāng)存 儲器裝置204執(zhí)行存儲器庫或陣列216A-D內(nèi)的存儲器單元的隱藏刷新時，庫控制邏輯 212使用刷新庫地址RFBA。
如所陳述，地址解碼邏輯208根據(jù)在地址總線ADDR上接收到的地址對行和庫地址
RA和BA以及列地址CA進(jìn)行解碼。地址解碼邏輯208可向列地址計數(shù)器與鎖存器電路
218提供列地址CA，列地址計數(shù)器與鎖存器電路218又鎖存列地址且向多個列解碼器
220A-D施加鎖存列地址。庫控制邏輯212激活對應(yīng)于所接收到的庫地址BA的列解碼器
220A-D，且被激活的列解碼器對來自計數(shù)器與鎖存器電路218的列地址CA進(jìn)行解碼。
視存儲器裝置204的操作模式而定，計數(shù)器與鎖存器電路218可直接將所鎖存的列地址
施加到解碼器220A-D，或可將以地址解碼邏輯208所提供的列地址CA開始的列地址序 列施加到解碼器。響應(yīng)于來自計數(shù)器與鎖存器電路218的列地址，被激活的列解碼器 220A-D將解碼和控制信號施加到I/O門控與數(shù)據(jù)掩蔽電路222， I/O選通與數(shù)據(jù)掩蔽電 路222又存取正被存取的陣列216A-D中的被激活的存儲器單元行中對應(yīng)于經(jīng)解碼的列 地址的存儲器單元。
在讀取操作期間從被激活的存儲器庫或陣列216A-D讀取的數(shù)據(jù)可通過I/O門控和 數(shù)據(jù)掩蔽電路222耦合到讀取鎖存器224。電路222可將N位數(shù)據(jù)供應(yīng)到讀取鎖存器224， 讀取鎖存器224可接著將兩個N/2位字施加到多路復(fù)用器226。數(shù)據(jù)驅(qū)動器電路228循 序地接收來自多路復(fù)用器226所述N/2位字，且還接收來自選通信號產(chǎn)生器230的數(shù)據(jù) 選通信號DQS和來自延遲鎖定環(huán)(DLL)電路232的延遲時鐘信號CLKDEL。 DQS信 號與CLK信號具有同一頻率，且由處理器202用來在讀取操作期間鎖存來自存儲器裝 置204的數(shù)據(jù)。響應(yīng)于延遲時鐘信號CLKDEL，數(shù)據(jù)驅(qū)動器電路228循序地輸出所接收 到的N/2位字作為對應(yīng)的數(shù)據(jù)字DQ，其在雙數(shù)據(jù)速率(DDR)配置中與CLK信號的上 升沿和下降沿同歩，且數(shù)據(jù)驅(qū)動器電路228還輸出數(shù)據(jù)選通信號DQS，其上升沿和下降 沿與CLK信號的上升沿和下降沿同步。每一數(shù)據(jù)字DQ與數(shù)據(jù)選通信號DQS共同界定 耦合到處理器202的數(shù)據(jù)總線DATA，處理器202在讀取操作期間，響應(yīng)于數(shù)據(jù)選通信 號DQS而鎖存DATA總線上的每一 N/2位DQ字。
處理器202在數(shù)據(jù)寫入操作期間，在數(shù)據(jù)總線DATA上施加N/2位數(shù)據(jù)字DQ和選 通信號DQS。數(shù)據(jù)接收器電路234接收每一 DQ字，且將這些字施加到輸入寄存器236， 輸入寄存器236由DQS信號計時。在雙數(shù)據(jù)速率(DDR)實(shí)例中且響應(yīng)于DQS信號的 上升沿，輸入寄存器236鎖存第一N/2位DQ字，且響應(yīng)于DQS信號的下降沿，輸入 寄存器鎖存對應(yīng)的N/2位DQ字。輸入寄存器236將所述兩個所鎖存的N/2位DQ字作 為N位字提供到寫入FIFO與驅(qū)動器電路238，寫入FIFO與驅(qū)動器電路238響應(yīng)于DQS 信號將所施加的DQ字計時到寫入FIFO與驅(qū)動器電路中。響應(yīng)于CLK信號從寫入FIFO 與驅(qū)動器電路238中計時出DQS字，且接著將所述DQS字施加到I/O門控與掩蔽電路 222。 I/O門控與掩蔽電路222將DQ字傳送到有源陣列216A-D中的所存取的存儲器單 元。盡管將本說明內(nèi)容制定為支持雙數(shù)據(jù)速率，但各個實(shí)施例還涵蓋更小和更大的數(shù)據(jù) 速率。
控制邏輯240經(jīng)由控制總線CONT接收來自處理器202的多個命令和計時信號，并
產(chǎn)生多個控制和時序信號，以在存儲器裝置204的操作期間，控制各個存儲器裝置組件
206-238。命令信號可包括芯片啟用信號CE、寫入啟用信號WE*、輸出啟用信號OE^
低位字節(jié)啟用信號LB^高位字節(jié)啟用信號UB+、時鐘信號CLK，且可視情況包括例如 休眠啟用信號22*的其它控制信號。前述信號中的一者或一者以上可進(jìn)一步包括對應(yīng)的 互補(bǔ)信號，其中"*"指示在被斷言為低時有效的信號。在介接時，處理器202將命令 信號CE^ WE"區(qū)動到對應(yīng)于特定命令(例如讀取或?qū)懭氩僮?的值。響應(yīng)于時鐘信號 CLK，控制邏輯電路240鎖存并解碼所施加的命令，并產(chǎn)生控制信號序列，所述控制信 號控制存儲器裝置中的各個組件，使其執(zhí)行所施加命令的功能。作為實(shí)例而非限制，控 制邏輯電路240在CLK信號的正沿處鎖存命令和地址信號，而輸入寄存器236和數(shù)據(jù) 驅(qū)動器電路228可響應(yīng)于數(shù)據(jù)選通信號DQS的一個沿或兩個沿，將數(shù)據(jù)傳送到存儲器 裝置204中且從存儲器裝置204傳送數(shù)據(jù)。當(dāng)時鐘信號CLK的兩個沿上發(fā)生數(shù)據(jù)傳送 時，存儲器裝置204可被稱為雙重數(shù)據(jù)速率(DDR)裝置，其中以常規(guī)SRAM的速率的 兩倍來將數(shù)據(jù)傳送到裝置且從裝置傳送數(shù)據(jù)，常規(guī)SRAM以對應(yīng)于所施加的時鐘信號的 頻率的速率來傳送數(shù)據(jù)。
如先前所陳述，PSRAM存儲器裝置通常適用于低功率便攜式應(yīng)用，且同時提供高 密度存儲器存儲。存儲器裝置204執(zhí)行芯片上刷新操作，本文中一般表示為存儲器庫或 存儲器陣列216A-D內(nèi)的動態(tài)存儲器單元的隱藏刷新。由隱藏刷新控制器206執(zhí)行的隱 藏刷新過程不需要來自系統(tǒng)存儲器控制器的額外支持。此外，在低功率便攜式應(yīng)用中， 在隱藏刷新過程期間特別關(guān)注存儲器裝置中的操作功率消耗。隱藏刷新控制器206檢測 是否需要刷新存儲在存儲器庫或陣列216A-D內(nèi)的數(shù)據(jù)以防止由于與動態(tài)存儲器元件相 關(guān)聯(lián)的泄漏電路而導(dǎo)致數(shù)據(jù)邏輯狀態(tài)喪失。
一般來說，隱藏刷新控制器206包括隱藏刷新振蕩器242，其經(jīng)配置以產(chǎn)生隱藏刷 新時鐘信號RFCLK。 RFCLK信號提供用于對時鐘數(shù)量進(jìn)行計數(shù)以確定刷新時間間隔或 周期的參考頻率。隱藏刷新控制器206進(jìn)一步包括隱藏刷新計數(shù)器244，其耦合到隱藏 刷新振蕩器242的RFCLK信號。隱藏刷新計數(shù)器244對RFCLK信號的特定循環(huán)數(shù)量 進(jìn)行計數(shù)，以確定何時斷言REFRESH PULSE信號。確定刷新周期或速率以便維持存儲 器庫或陣列216A-D內(nèi)的所存儲的電荷。REFRESH PULSE信號的頻率是隱藏刷新計數(shù) 器244內(nèi)所界定的模式中的每一者的所界定閾值COUNT的函數(shù)。隱藏刷新控制器206 進(jìn)一步包括隱藏刷新地址計數(shù)器246，其經(jīng)配置以響應(yīng)于REFRESH PULSE而產(chǎn)生刷新 地址(例如，刷新行地址RFRA和刷新庫地址RFBA)。
刷新計數(shù)器244可由模式檢測器248配置，所述模式檢測器248確定存儲器裝置204 是否在至少兩種隱藏刷新模式中的一種模式下，即(i)現(xiàn)用模式，其中數(shù)據(jù)正在或最近 已經(jīng)在處理器202與存儲器庫或陣列216A-D內(nèi)的存儲器元件之間傳送；或(ii)自刷新模式，其中已經(jīng)檢測到處理器202與存儲器陣列的存儲器元件之間的信息交換的非現(xiàn)用 持續(xù)時間。存儲器裝置204在現(xiàn)用地與處理器202交換數(shù)據(jù)時，默認(rèn)隱藏刷新過程的現(xiàn) 用模式。隱藏刷新過程的現(xiàn)用模式規(guī)定刷新操作的更頻繁執(zhí)行，以減輕由于多種條件導(dǎo) 致的數(shù)據(jù)損耗，所述條件例如是電壓沖擊(bump)或瞬變、通過陣列的移動反轉(zhuǎn)(moving inversion)或在動態(tài)存儲器單元中引發(fā)電荷泄漏的長期RAS低條件。
為了將存儲器裝置204置于操作的隱藏刷新模式下，隱藏刷新計數(shù)器244檢測對應(yīng) 于當(dāng)前隱藏刷新模式(例如，現(xiàn)用模式或自刷新模式)的RFCLK信號的COUNT數(shù)量 的實(shí)現(xiàn)，所述實(shí)現(xiàn)致使隱藏刷新操作開始。作為響應(yīng)，隱藏刷新控制器206將控制信號 施加到行地址多路復(fù)用器210和庫控制邏輯212，所述控制信號致使電路利用來自隱藏 刷新控制器206的刷新行地址RFRA和刷新庫地址RFBA，以循序地存取存儲器陣列 216A-D中的每一存儲器單元行，且進(jìn)而刷新存儲器單元。隱藏刷新控制器206控制借 以刷新陣列216A-D中的存儲器單元的刷新速率，作為由隱藏刷新控制器206內(nèi)的模式 檢測器248確定的所確定存儲器裝置功能模式(例如，現(xiàn)用模式或自刷新模式)的函數(shù)。
如所陳述，隱藏刷新控制器206包括模式檢測器243，其監(jiān)視存儲器裝置204內(nèi)的 一個或一個以上信號，以確定有益于各種功能模式的條件。如所陳述，需要在系統(tǒng)200 內(nèi)節(jié)省電力，因此，當(dāng)模式檢測器243確定可降低存儲器陣列216A-D的存儲器單元的 隱藏刷新速率且仍然保持?jǐn)?shù)據(jù)完整性的條件時，模式檢測器243用信號通知隱藏刷新模 式從"現(xiàn)用模式"的較高或較頻繁刷新速率改變到"自刷新模式"的較不頻繁的刷新速 率。當(dāng)模式檢測器243確定特定隱藏刷新模式時，模式檢測器243向隱藏刷新計數(shù)器244 斷旨MODE信號，以利用對應(yīng)的COUNT值來確定何時斷言REFRESH PULSE信號。
在操作中，在從隱藏刷新計數(shù)器244產(chǎn)生REFRESH PULSE信號后，隱藏刷新控制
器206便施加控制信號，致使行地址多路復(fù)用器210和庫控制邏輯212分別利用刷新行
地址RFRA和刷新庫地址RFBA。隱藏刷新振蕩器242可施加刷新時鐘信號RFCLK以
對隱藏刷新計數(shù)器246進(jìn)行計時，隱藏刷新計數(shù)器246又循序地產(chǎn)生刷新行地址RFRA
和刷新庫地址RFBA。通過多路復(fù)用器210施加循序產(chǎn)生的刷新行地址RFRA，且由被
激活的行地址鎖存器與解碼器電路214A-D對其進(jìn)行鎖存和解碼，其中庫控制邏輯電路
212激活對應(yīng)于刷新庫地址RFBA的電路214A-D。隱藏刷新控制器206產(chǎn)生給定的刷新
庫地址RFBA，且接著產(chǎn)生刷新行地址RFRA，以循序地激活對應(yīng)于庫地址的存儲器陣
列216A-D中的所有行，且此后產(chǎn)生新的庫地址并激活新近選擇的存儲器地址中的每一
行，且對于每一存儲器陣列依此類推。以此方式，刷新控制器206循序地激活陣列216A-D
中的存儲器單元行，以進(jìn)而刷新存儲器單元。陣列216A-D中的存儲器單元的刷新速率
由刷新計數(shù)器244達(dá)到對應(yīng)于當(dāng)前功能刷新模式的當(dāng)前界定的COUNT的速率來確定， 所述COUNT通過MODE信號輸送到隱藏刷新計數(shù)器244。
可根據(jù)如參看圖3到圖8所說明的本發(fā)明實(shí)施例中的一者或一者以上來配置模式檢 測器248。 一般來說，模式檢測器243根據(jù)圖2的流程圖來起作用。在圖2中，模式檢 測器243 (圖1)監(jiān)視各種信號以檢測(302)應(yīng)當(dāng)界定一種刷新功能模式的特定條件。 將模式識別(304)為現(xiàn)用模式，其中可較頻繁地執(zhí)行刷新速率(312);或自刷新模 式，其中可較不頻繁地執(zhí)行刷新速率(308)，以便有助于節(jié)省系統(tǒng)200 (圖1)中的電 力。連續(xù)監(jiān)視界定各種模式的條件，以確定何時可改變模式以節(jié)省電力或何時應(yīng)當(dāng)改變 模式以便保全數(shù)據(jù)完整性。
圖3說明根據(jù)本發(fā)明實(shí)施例，根據(jù)圖4的流程圖起作用的隱藏刷新模式檢測器的邏 輯塊。參看圖3和圖4兩者，通過對控制信號(例如芯片啟用CE^言號)進(jìn)行分析以確 定與其相關(guān)聯(lián)的狀態(tài)和持續(xù)時間，來確定隱藏刷新模式是現(xiàn)用的還是自刷新的。在本實(shí) 施例中，如果芯片啟用CE+保持未被斷言超過預(yù)定延遲，那么MODE信號將指示應(yīng)當(dāng) 將存儲器裝置204 (圖1)配置為處于自刷新模式下，指明有益于延伸或加長隱藏刷新 持續(xù)時間的條件。作為實(shí)施方案，模式檢測器320包括可以各種方式進(jìn)行配置的元件322， 其包括可復(fù)位延遲元件，所述可復(fù)位延遲元件傳播CEM言號，直到CE"言號到達(dá)延遲元 件的輸出處為止。在另一配置中，元件322可配置為可復(fù)位計時器或計數(shù)器，其將計數(shù) 與閾值或其它值進(jìn)行比較，直到所述計數(shù)等于閾值且MODE信號指明所確定的隱藏刷 新模式為止。
圖4是根據(jù)本發(fā)明的本實(shí)施例，用于檢測模式的對應(yīng)流程圖。隱藏刷新模式檢測器 320 (圖3)評估(330)當(dāng)前模式。如果當(dāng)前模式是現(xiàn)用的，那么確定(332)芯片啟用 ?！?的狀態(tài)。如果芯片啟用CE+被斷言，那么這指示正在進(jìn)行的對存儲器裝置204(圖1) 的存取正由處理器202 (圖1)執(zhí)行。因此，功率瞬變和其它存儲器陣列存取條件需要 更頻繁地刷新存儲器陣列，且MODE保持設(shè)置為現(xiàn)用，且處理返回到對功能模式進(jìn)行 評估和存儲器裝置中任何即將到來的非現(xiàn)用性，所述非現(xiàn)用性由未被斷言的控制信號 (例如芯片啟用CE^言號)指示。
當(dāng)模式被評估(330)并確定為自刷新時，接著確定(334)芯片啟用CEf的狀態(tài)。
如果芯片啟用CEM呆持未被斷言，那么這指示存儲器裝置204與處理器202之間的正在
進(jìn)行的或持續(xù)的非現(xiàn)用性。因此，任何功率瞬變和其它存儲器陣列存取條件減少，且存
儲器單元的較不頻繁的刷新保持足以維持駐存邏輯狀態(tài)，導(dǎo)致MODE保持設(shè)置為自刷
新，其中處理返回到模式評估和存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用性(例
如)由經(jīng)斷言的芯片啟用CE^信號指示。
經(jīng)斷言的芯片啟用CE^言號的確定(334)指示對存儲器裝置204的存取已經(jīng)恢復(fù)， 且正由處理器202執(zhí)行。因此，功率瞬變和其它存儲器陣列存取條件可能需要更頻繁地 刷新存儲器單元，且因此將MODE設(shè)置(336)為指示現(xiàn)用模式，且處理返回到對模式 進(jìn)行評估(330)和確定(332)存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非現(xiàn)用 性(例如)由未被斷言的芯片啟用CE^言號指示。
當(dāng)模式被評估(330)并確定為現(xiàn)用，且確定(332)芯片啟用CE"^的狀態(tài)為未被斷 言的時，接著通過使延遲線清零、使持續(xù)時間計時器/計數(shù)器或其它類似持續(xù)時間測量元 件復(fù)位來使元件322 (圖3)復(fù)位(338)。測量(340)元件322的持續(xù)時間或閾值的實(shí) 現(xiàn)。當(dāng)未實(shí)現(xiàn)閾值時，持續(xù)監(jiān)視(342)芯片啟用CE^言號，且當(dāng)芯片啟用CE^言號保 持未被斷言時，處理繼續(xù)返回到相對于閾值來測量(340)計時器/計數(shù)器元件322。如 所陳述，當(dāng)測量(340)閾值的實(shí)現(xiàn)時，監(jiān)視(342)芯片啟用CEM言號。如果芯片啟用 CEM言號變成經(jīng)斷言的，那么將MODE設(shè)置(344)為指示現(xiàn)用模式，且處理返回到對 模式進(jìn)行評估(330)，且用于確定(332)存儲器裝置中的任何即將到來的非現(xiàn)用性， 所述非現(xiàn)用性(例如)由未被斷言的芯片啟用CE+信號指示。
當(dāng)測量(340)元件322的持續(xù)時間或閾值的實(shí)現(xiàn)且閾值被實(shí)現(xiàn)時，將MODE設(shè)置 (346)為指示自刷新模式，且處理返回到對模式進(jìn)行評估(330)，且用于確定(334) 存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用性由經(jīng)斷言的芯片啟用CEM言號指 示。
盡管本實(shí)施例已經(jīng)利用芯片啟用CE+信號作為處理器202 (圖1)與存儲器裝置204 (圖1)之間的現(xiàn)用性和非現(xiàn)用性的指示器，但可采用其它控制或地址信號來指示處理器 202與存儲器裝置204之間的相互作用或缺乏相互作用。此類修改和適應(yīng)被視為在本發(fā) 明的本實(shí)施例的范圍內(nèi)。
圖5說明根據(jù)本發(fā)明另一實(shí)施例，根據(jù)圖6的流程圖起作用的隱藏刷新模式檢測器
的邏輯塊。參看圖5和圖6兩者，通過分析REFRESH PULSE信號以確定脈沖和所述脈
沖的連續(xù)發(fā)生來確定功能刷新模式是現(xiàn)用模式還是自刷新模式。在本實(shí)施例中，如果刷
新脈沖計數(shù)器422檢測到REFRESH PULSE信號的一系列連續(xù)發(fā)生，那么MODE信號
將指示應(yīng)當(dāng)將存儲器裝置204 (圖1)配置為處于自刷新模式下，指明有益于延伸或加
長隱藏刷新持續(xù)時間的條件。作為實(shí)施方案，模式檢測器420包括可以各種方式進(jìn)行配
置的刷新脈沖計數(shù)器422，包括作為一系列可復(fù)位鎖存器，其經(jīng)計時以傳播芯片啟用CE*
信號直到所述信號到達(dá)刷新脈沖計數(shù)器422的輸出處為止。
圖6是根據(jù)本發(fā)明的本實(shí)施例，用于檢測模式的對應(yīng)流程圖。隱藏刷新模式檢測器 420 (圖5)對當(dāng)前模式進(jìn)行評估(430)。如果當(dāng)前模式是現(xiàn)用的，那么確定(432)芯 片啟用CE^言號的狀態(tài)。如果芯片啟用CE^言號被斷言，那么這指示正在進(jìn)行的對存儲 器裝置204 (圖1)的存取正由處理器202 (圖1)執(zhí)行。因此，功率瞬變和其它存儲器 陣列存取條件可能需要更頻繁地刷新存儲器陣列。因此，MODE保持設(shè)置為指示現(xiàn)用模 式，且處理返回到評估所述模式和存儲器裝置中的任何即將到來的非現(xiàn)用性。存儲器裝 置中的非現(xiàn)用性可由未被斷言的芯片啟用CE^言號指示，導(dǎo)致刷新脈沖計數(shù)器422 (圖 5)的鎖存器從復(fù)位狀態(tài)釋放。
當(dāng)模式被評估(430)且確定為自刷新時，接著確定(434)芯片啟用CE+信號的狀 態(tài)。如果芯片啟用CEM言號保持未被斷言，指示存儲器裝置204與處理器202之間的正 在進(jìn)行的非現(xiàn)用性，那么功率瞬變和其它存儲器陣列存取條件的影響減小，且存儲器單 元的較不頻繁的刷新可足以保持駐存邏輯狀態(tài)。因而，MODE保持設(shè)置為指示自刷新模 式，其中處理返回到評估所述模式和存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用 性如由經(jīng)斷言的芯片啟用CE4言號指示。
對經(jīng)斷言的芯片啟用CE^言號的確定(434)指示對存儲器裝置204的存取已經(jīng)恢 復(fù)，且正由處理器202執(zhí)行。因此，功率瞬變和其它存儲器陣列存取條件可能需要較頻 繁地刷新存儲器單元，且因此將MODE設(shè)置(436)為指示現(xiàn)用模式，且處理返回到對 模式進(jìn)行評估(430)和確定(432)存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非 現(xiàn)用性(例如)由未被斷言的芯片啟用CE+信號指示。
當(dāng)確定(430)模式是現(xiàn)用的，且確定(432)芯片啟用CE+的狀態(tài)為未被斷言的時， 接著使刷新脈沖計數(shù)器422 (圖5)從復(fù)位(438)釋放(即，使鎖存器從保持復(fù)位且因 此抑制信號的傳播釋放)。發(fā)生未斷言芯片啟用CEM言號通過刷新脈沖計數(shù)器422(圖5) 內(nèi)的一系列鎖存器的傳播，除非芯片啟用CEM言號變成被斷言的且導(dǎo)致通過鎖存器的傳 播暫停。監(jiān)視(440)芯片啟用CE^言號，且如果芯片啟用CE+信號變成被斷言的，那 么MODE保持在現(xiàn)用狀態(tài)，且處理返回到對模式進(jìn)行評估(430)且用于確定(432) 存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非現(xiàn)用性由未被斷言的芯片啟用CEM言 號指示。如果芯片啟用CE^言號保持未斷言，那么執(zhí)行對第一刷新脈沖的檢測(442)。 如果未檢測到第一刷新檢測脈沖，那么處理返回到監(jiān)視(440)芯片啟用CE^言號的斷 言，從而致使MODE繼續(xù)指示現(xiàn)用模式，且處理返回到對模式進(jìn)行評估(430)和確定 (432)存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非現(xiàn)用性由未被斷言的芯片啟用 CE^言號指示。
當(dāng)檢測(442)到第一刷新脈沖時，監(jiān)視(444)芯片啟用CE^言號的斷言和檢測(446) 的過程繼續(xù)。應(yīng)當(dāng)注意，在圖5的框圖中和在圖6的流程圖中，描繪兩個相異鎖存器和 兩個相異監(jiān)視器芯片啟用/檢測刷新脈沖步驟序列。應(yīng)當(dāng)了解，在認(rèn)定從隱藏刷新的現(xiàn)用 模式轉(zhuǎn)變到自刷新模式的條件可接受之前，可選擇任何數(shù)量的連續(xù)刷新脈沖計數(shù)。數(shù)量 "二"僅僅是說明性的，且不應(yīng)視為具有限制性。
當(dāng)未被斷言的芯片啟用CEM言號已經(jīng)傳播通過刷新脈沖計數(shù)器422 (圖5)時，將 MODE設(shè)置(448)為指示自刷新模式，且處理返回到對模式進(jìn)行評估(430)，且用于 確定(434)存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用性由經(jīng)斷言的芯片啟用 CEM言號指示。
如所陳述，盡管本實(shí)施例已經(jīng)利用芯片啟用CEM言號作為處理器202 (圖1)與存 儲器裝置204 (圖1)之間的現(xiàn)用性/非現(xiàn)用性的指示器，但可采用其它控制或地址信號 來指示處理器202與存儲器裝置204之間的相互作用或缺乏相互作用。此類修改和適應(yīng)
被視為在本發(fā)明的本實(shí)施例的范圍內(nèi)。
圖7說明根據(jù)本發(fā)明實(shí)施例根據(jù)圖8的流程圖起作用的隱藏刷新模式檢測器的邏輯 塊。參看圖7和圖8兩者，通過分析刷新完成信號(其實(shí)例是來自隱藏刷新地址計數(shù)器 246 (圖1)的CARRY OUT信號)以確定完成的刷新操作的連續(xù)發(fā)生來確定功能刷新模 式是現(xiàn)用模式還是自刷新模式。在本實(shí)施例中，如果刷新完成計數(shù)器522檢測到CARRY OUT信號的一系列連續(xù)發(fā)生，那么MODE信號將指示應(yīng)當(dāng)將存儲器裝置204 (圖1)配 置為處于自刷新模式下，從而指明有益于延伸或加長隱藏刷新持續(xù)時間的條件。作為實(shí) 施方案，模式檢測器520包括可以各種方式配置的刷新完成計數(shù)器522，其中包括作為 一系列可復(fù)位鎖存器，其經(jīng)計時以傳播芯片啟用CEM言號，直到所述信號到達(dá)刷新完成 計數(shù)器522的輸出處為止。
圖8是根據(jù)本發(fā)明的本實(shí)施例用于檢測模式的對應(yīng)流程圖。隱藏刷新模式檢測器520
(圖7)評估(530)當(dāng)前模式。如果當(dāng)前模式是現(xiàn)用的，那么確定(532)芯片啟用CEf
信號的狀態(tài)。如果芯片啟用CEM言號被斷言，那么這指示處理器202 (圖1)正執(zhí)行進(jìn)
行中的對存儲器裝置204 (圖1)的存取。因此，功率瞬變和其它存儲器陣列存取條件
可能需要較頻繁地刷新存儲器陣列。因此，MODE保持設(shè)置為指示現(xiàn)用模式，且處理返
回到評估所述模式和存儲器裝置中的任何即將到來的非現(xiàn)用性。存儲器裝置中的非現(xiàn)用
性可由未被斷言的芯片啟用CEM言號指示，從而導(dǎo)致刷新完成計數(shù)器522 (圖7)的鎖
存器從復(fù)位狀態(tài)中釋放。
當(dāng)模式被評估(530)且確定為自刷新時，接著確定(534)芯片啟用CEM言號的狀 態(tài)。如果芯片啟用CE+信號保持未被斷言，指示存儲器裝置204與處理器202之間的正 在進(jìn)行的非現(xiàn)用性，那么功率瞬變和其它存儲器陣列存取條件的影響減小，且存儲器單 元的較不頻繁的刷新可足以保持駐存邏輯狀態(tài)。因此，MODE保持設(shè)置為指示自刷新模 式，其中處理返回到評估所述模式和存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用 性由經(jīng)斷言的芯片啟用CE^言號指示。
經(jīng)斷言的芯片啟用CE+信號的確定(534)指示對存儲器裝置204的存取已經(jīng)恢復(fù)， 且正由處理器202執(zhí)行。因此，功率瞬變和其它存儲器陣列存取條件可能需要較頻繁地 刷新存儲器單元，且因此將MODE設(shè)置(536)為指示現(xiàn)用模式，且處理返回到對模式 進(jìn)行評估(530)和確定(532)存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非現(xiàn)用 性(例如)由未被斷言的芯片啟用CEM言號指示。
當(dāng)模式被評估(530)并確定為現(xiàn)用模式，且確定(532)芯片啟用CE+的狀態(tài)為未 被斷言的時，接著使刷新完成計數(shù)器522 (圖7)從復(fù)位(538)釋放(即，使鎖存器從 保持復(fù)位且因此抑制信號的傳播釋放)。發(fā)生未斷言芯片啟用CEM言號的通過刷新完成 計數(shù)器522 (圖5)內(nèi)的一系列鎖存器的傳播，除非芯片啟用CE+信號變成被斷言的且 致使通過鎖存器的傳播暫停。監(jiān)視(540)芯片啟用CE+信號，且如果芯片啟用CEM言 號變成被斷言的，那么MODE保持在現(xiàn)用狀態(tài)，且處理返回到對模式進(jìn)行評估(530)， 且用于確定(532)存儲器裝置中的任何即將到來的非現(xiàn)用性，所述非現(xiàn)用性如由未被 斷言的芯片啟用CE^言號指示。如果芯片啟用CE"言號保持未斷言，那么執(zhí)行對第一刷 新完成(即，CARRY OUT)信號的檢測(542)。如果未檢測到第一 CARRY OUT信號， 那么處理返回到監(jiān)視(540)芯片啟用CE^言號的斷言，致使MODE繼續(xù)指示現(xiàn)用模式， 且處理返回到對模式進(jìn)行評估(530)和確定(532)存儲器裝置中的任何即將到來的非 現(xiàn)用性，所述非現(xiàn)用性如由未被斷言的芯片啟用CE+信號指示。
當(dāng)檢測(542)到第一 CARRY OUT信號時，監(jiān)視(544)芯片啟用CE+信號的斷言 的過程和檢測(546)繼續(xù)。應(yīng)當(dāng)注意，在圖7的框圖中和在圖8的流程圖中，描繪兩 個相異鎖存器和兩個相異監(jiān)視器芯片啟用/檢測CARRY OUT步驟序列。應(yīng)當(dāng)了解，在
認(rèn)為條件可接受以用于從隱藏刷新的現(xiàn)用模式轉(zhuǎn)變到自刷新模式之前，可選擇任何數(shù)量 的連續(xù)CARRY OUT計數(shù)。數(shù)量"二"僅僅是說明性的，且不應(yīng)視為具有限制性。
當(dāng)未被斷言的芯片啟用CE"M言號已經(jīng)傳播通過刷新完成計數(shù)器522 (圖7)時，將 MODE設(shè)置(548)為指示自刷新模式，且處理返回到對模進(jìn)行評估(530)，且用于確 定(534)存儲器裝置中的任何即將到來的現(xiàn)用性，所述現(xiàn)用性由經(jīng)斷言的芯片啟用CE* 信號指示。
如所陳述，盡管本實(shí)施例己經(jīng)利用芯片啟用CE^言號作為處理器202 (圖1)與存 儲器裝置204 (圖1)之間的現(xiàn)用性/非現(xiàn)用性的指示器，但可采用其它控制或地址信號 來指示處理器202與存儲器裝置204之間的相互作用或缺乏相互作用。此類修改和適應(yīng) 被視為在本發(fā)明的本實(shí)施例的范圍內(nèi)。
圖9是包括根據(jù)本發(fā)明實(shí)施例配置的存儲器裝置的電子系統(tǒng)的框圖。電子系統(tǒng)550 包括輸入裝置552、輸出裝置554、處理器202和存儲器裝置204，所述存儲器裝置204 并入有隱藏刷新控制器206，如上文參看圖1到圖8所描述。
如圖10所示，圖1到圖8的存儲器裝置204可制造在半導(dǎo)體晶片560上。當(dāng)然， 應(yīng)當(dāng)了解，除半導(dǎo)體晶片以外的半導(dǎo)體襯底也在本發(fā)明范圍內(nèi)，其中包括(例如)藍(lán)寶 石上硅(Silicon-On-Sapphire， SOS)襯底和玻璃上硅(SOG)襯底。
雖然已經(jīng)參考特定實(shí)施例描述了本發(fā)明，但本發(fā)明并不限于這些所描述的實(shí)施例。 而是，本發(fā)明僅受所附權(quán)利要求書限制，所附權(quán)利要求書在其范圍內(nèi)包括根據(jù)如所描述 的本發(fā)明的原理而操作的所有等效裝置或方法。
權(quán)利要求
1.一種用于修改存儲器裝置中的動態(tài)數(shù)據(jù)的隱藏刷新速率的方法，其包含在所述存儲器裝置處監(jiān)視控制信號，所述控制信號識別來自處理器的請求；當(dāng)斷言所述控制信號時，以第一刷新速率刷新所述動態(tài)數(shù)據(jù)；以及當(dāng)所述控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率刷新所述動態(tài)數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述控制信號是由所述處理器起始的芯片啟用信號。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述第一刷新速率比所述第二刷新速率頻繁。
4. 根據(jù)權(quán)利要求1所述的方法，其中監(jiān)視進(jìn)一步包含在所述控制信號對照持續(xù)時間閾 值被解除斷言時對所述控制信號進(jìn)行計時，以確定所述預(yù)定持續(xù)時間。
5. 根據(jù)權(quán)利要求1所述的方法，其中監(jiān)視進(jìn)一步包含在所述控制信號被解除斷言時測 量刷新脈沖數(shù)量，以確定所述預(yù)定持續(xù)時間。
6. 根據(jù)權(quán)利要求1所述的方法，其中監(jiān)視進(jìn)一歩包含在所述控制信號被解除斷言時測 量刷新完成信號數(shù)量，以確定所述預(yù)定持續(xù)時間。
7. —種用于刷新被配置用于隱藏刷新的存儲器裝置的方法，其包含產(chǎn)生隱藏刷新時鐘信號；在所述刷新時鐘信號的循環(huán)數(shù)量等于對應(yīng)于第一刷新速率的計數(shù)時，斷言刷新脈 沖；響應(yīng)于所述刷新脈沖，產(chǎn)生對應(yīng)于所述存儲器裝置中的動態(tài)存儲器單元陣列的地 址；刷新由所述地址識別的所述動態(tài)存儲器單元陣列；以及當(dāng)在所述存儲器裝置處接收到的控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，將更改 所述計數(shù)使其對應(yīng)于第二刷新速率。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述控制信號是由處理器起始的芯片啟用信號。
9. 根據(jù)權(quán)利要求7所述的方法，其中所述第一刷新速率比所述第二刷新速率頻繁。
10. 根據(jù)權(quán)利要求7所述的方法，其中更改進(jìn)一步包含當(dāng)所述控制信號對照持續(xù)時間閾 值被解除斷言時對所述控制信號進(jìn)行計時，以確定所述預(yù)定持續(xù)時間。
11. 根據(jù)權(quán)利要求7所述的方法，其中更改進(jìn)一步包含在所述控制信號被解除斷言時測 量所述刷新脈沖的連續(xù)發(fā)生數(shù)量，以確定所述預(yù)定持續(xù)時間。
12. 根據(jù)權(quán)利要求7所述的方法，其中監(jiān)視進(jìn)一步包含在所述控制信號被解除斷言時測 量刷新所述陣列的連續(xù)發(fā)生數(shù)量，以確定所述預(yù)定持續(xù)時間。
13. —種隱藏刷新控制器，其包含隱藏刷新振蕩器，其經(jīng)配置以產(chǎn)生刷新時鐘；刷新計數(shù)器，其經(jīng)配置以對所述刷新時鐘的循環(huán)數(shù)量進(jìn)行計數(shù)，且在所述數(shù)量等 于所界定的計數(shù)時，斷言刷新脈沖；隱藏刷新地址計數(shù)器，其經(jīng)配置以響應(yīng)于所述刷新脈沖產(chǎn)生對應(yīng)于動態(tài)存儲器單 元陣列的地址；以及模式檢測器，其經(jīng)配置以在所述模式檢測器處接收到的控制信號被解除斷言達(dá)預(yù) 定持續(xù)時間時，將所述動態(tài)存儲器單元陣列的第一刷新速率修改為第二刷新速率。
14. 根據(jù)權(quán)利要求13所述的隱藏刷新控制器，其中所述控制信號是在所述隱藏刷新控 制器處接收到的芯片啟用信號。
15. 根據(jù)權(quán)利要求13所述的隱藏刷新控制器，其中所述第一刷新速率比所述第二刷新 速率頻繁。
16. 根據(jù)權(quán)利要求13所述的隱藏刷新控制器，其中所述預(yù)定持續(xù)時間是通過在所述控 制信號對照持續(xù)時間閾值被解除斷言時對所述控制信號進(jìn)行計時來確定的。
17. 根據(jù)權(quán)利要求13所述的隱藏刷新控制器，其中所述預(yù)定持續(xù)時間是通過在所述控 制信號被解除斷言時測量所述刷新脈沖的連續(xù)發(fā)生數(shù)量來確定的。
18. 根據(jù)權(quán)利要求13所述的隱藏刷新控制器，其中所述預(yù)定持續(xù)時間是通過在所述控 制信號被解除斷言時測量刷新所述陣列的連續(xù)發(fā)生數(shù)量來確定的。
19. 一種存儲器裝置，其包含動態(tài)存儲器單元陣列；以及隱藏刷新控制器，其可在隱藏刷新所述動態(tài)存儲器單元陣列期間耦合到所述動態(tài) 存儲器單元陣列，所述隱藏刷新控制器經(jīng)配置以在存儲器裝置處監(jiān)視識別來自處理 器的請求的控制信號，當(dāng)斷言所述控制信號時，以第一刷新速率刷新所述動態(tài)數(shù)據(jù)， 且當(dāng)所述控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率刷新所述動態(tài)數(shù)據(jù)。
20. 根據(jù)權(quán)利要求19所述的存儲器裝置，其中所述隱藏刷新控制器包括隱藏刷新振蕩器，其經(jīng)配置以產(chǎn)生刷新時鐘；刷新計數(shù)器，其經(jīng)配置以對所述刷新時鐘的循環(huán)數(shù)量進(jìn)行計數(shù)，且在所述數(shù)量等 于所界定的計數(shù)時，斷言刷新脈沖； 隱藏刷新地址計數(shù)器，其經(jīng)配置以響應(yīng)于所述刷新脈沖產(chǎn)生對應(yīng)于所述動態(tài)存儲器單元陣列的地址；以及模式檢測器，其經(jīng)配置以在所述模式檢測器處接收到的所述控制信號被解除斷言 達(dá)所述預(yù)定持續(xù)時間時，將所述動態(tài)存儲器單元陣列的所述第一刷新速率修改為所 述第二刷新速率。
21. 根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述控制信號是在所述隱藏刷新控制器 處接收到的芯片啟用信號。
22. 根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述第一刷新速率比所述第二刷新速率 頻繁。
23. 根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述預(yù)定持續(xù)時間是通過在所述控制信 號對照持續(xù)時間閾值被解除斷言時對所述控制信號進(jìn)行計時來確定的。
24. 根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述預(yù)定持續(xù)時間是通過在所述控制信 號被解除斷言時測量所述刷新脈沖的連續(xù)發(fā)生數(shù)量來確定的。
25. 根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述預(yù)定持續(xù)時間是通過在所述控制信 號被解除斷言時測量刷新所述陣列的連續(xù)發(fā)生數(shù)量來確定的。
26. —種包含輸入裝置、輸出裝置、存儲器裝置和處理器裝置的電子系統(tǒng)，所述處理器 裝置可操作地耦合到所述輸入、輸出和存儲器裝置，所述存儲器裝置包括動態(tài)存儲 器單元陣列和隱藏刷新控制器，所述電子系統(tǒng)包含隱藏刷新振蕩器，其經(jīng)配置以產(chǎn)生刷新時鐘；刷新計數(shù)器，其經(jīng)配置以對所述刷新時鐘的循環(huán)數(shù)量進(jìn)行計數(shù)，且在所述數(shù)量等 于所界定的計數(shù)時，斷言刷新脈沖；隱藏刷新地址計數(shù)器，其經(jīng)配置以響應(yīng)于所述刷新脈沖產(chǎn)生對應(yīng)于動態(tài)存儲器單 元陣列的地址；以及模式檢測器，其經(jīng)配置以在所述模式檢測器處接收到的控制信號被解除斷言達(dá)預(yù) 定持續(xù)時間時，將所述動態(tài)存儲器單元陣列的第一刷新速率修改為第二刷新速率。
27. 根據(jù)權(quán)利要求26所述的電子系統(tǒng)，其中所述控制信號是在所述隱藏刷新控制器處 接收到的芯片啟用信號。
28. 根據(jù)權(quán)利要求26所述的電子系統(tǒng)，其中所述第一刷新速率比所述第二刷新速率頻 繁。
29. 根據(jù)權(quán)利要求26所述的電子系統(tǒng)，其中所述預(yù)定持續(xù)時間是通過在所述控制信號 對照持續(xù)時間閾值被解除斷言時對所述控制信號進(jìn)行計時來確定的。
30. 根據(jù)權(quán)利要求26所述的電子系統(tǒng)，其中所述預(yù)定持續(xù)時間是通過在所述控制信號 被解除斷言時測量所述刷新脈沖的連續(xù)發(fā)生數(shù)量來確定的。
31. 根據(jù)權(quán)利要求26所述的電子系統(tǒng)，其中所述預(yù)定持續(xù)時間是通過在所述控制信號 被解除斷言時測量刷新所述陣列的連續(xù)發(fā)生數(shù)量來確定的。
32. —種包括多個存儲器裝置的半導(dǎo)體晶片，所述多個存儲器裝置中的至少一者包含動態(tài)存儲器單元陣列；以及隱藏刷新控制器，其可在隱藏刷新所述動態(tài)存儲器單元陣列期間耦合到所述動態(tài) 存儲器單元陣列，所述隱藏刷新控制器經(jīng)配置以在所述存儲器裝置處監(jiān)視識別來自 處理器的請求的控制信號，當(dāng)斷言所述控制信號時，以第一刷新速率刷新所述動態(tài) 數(shù)據(jù)，且當(dāng)所述控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率刷新所述 動態(tài)數(shù)據(jù)。
全文摘要
用于修改動態(tài)存儲器單元(21GD)的隱藏刷新速率的系統(tǒng)(200)和方法包括監(jiān)視來自處理器(202)的控制信號(CE^*)，和在斷言所述控制信號(CE^*)時以第一刷新速率執(zhí)行動態(tài)數(shù)據(jù)的隱藏刷新。當(dāng)所述控制信號被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率來刷新所述動態(tài)數(shù)據(jù)。在隱藏刷新動態(tài)存儲器單元陣列期間，隱藏刷新控制器(206)耦合到所述動態(tài)存儲器單元陣列(216D)。所述隱藏刷新控制器(206)進(jìn)一步經(jīng)配置以在所述存儲器裝置處監(jiān)視識別來自處理器的請求的控制信號，且在斷言所述控制信號時以第一刷新速率刷新所述動態(tài)數(shù)據(jù)。所述隱藏刷新控制器(206)進(jìn)一步經(jīng)配置以在所述控制信號(CE^*)被解除斷言達(dá)預(yù)定持續(xù)時間時，以第二刷新速率來刷新所述動態(tài)數(shù)據(jù)。
文檔編號G11C11/406GK101189680SQ200680019318
公開日2008年5月28日 申請日期2006年4月25日 優(yōu)先權(quán)日2005年5月31日
發(fā)明者約翰·R·威爾福德, 約翰·施雷克 申請人:美光科技公司