專利名稱：：對(duì)非易失性集成存儲(chǔ)器裝置中的單元進(jìn)行編程的系統(tǒng)和方法
技術(shù)領(lǐng)域：
：本發(fā)明大體上涉及非易失性集成存儲(chǔ)器裝置，且更明確地說，涉及一種用于在非易失性集成存儲(chǔ)器裝置的編程期間控制電流電平的系統(tǒng)和方法。
背景技術(shù)：
：在許多非易失性計(jì)算機(jī)存儲(chǔ)器中，存儲(chǔ)數(shù)據(jù)的能力通常與編程過程期間流經(jīng)特定存儲(chǔ)單元的電流的量有關(guān)。非易失性存儲(chǔ)器的一個(gè)特定實(shí)例是快閃或EEPROM存儲(chǔ)器，其中存儲(chǔ)器內(nèi)的存儲(chǔ)單元的狀態(tài)取決于存儲(chǔ)在浮動(dòng)?xùn)艠O上的電荷的量。概括來(lái)說，流經(jīng)給定單元的電流越大，其可被編程的速度越快，其可編程到的電平的范圍越寬，或兩者都是。然而，因?yàn)榇罅康拇鎯?chǔ)單元通常被并行編程，隨著向更加大的數(shù)目發(fā)展的趨勢(shì)，這導(dǎo)致高電流電平(平均上和瞬時(shí)地)，這與較低功率裝置的趨勢(shì)相悖。非易失性數(shù)據(jù)存儲(chǔ)裝置，例如電子可擦除可編程只讀存儲(chǔ)器(EEPROM)或快閃存儲(chǔ)器，廣泛用于缺乏大容量數(shù)據(jù)存儲(chǔ)裝置和固定電源的便攜式裝置中，例如蜂窩式電話、手持式個(gè)人計(jì)算機(jī)(PC)、便攜式音樂播放器和數(shù)碼相機(jī)?？扉W存儲(chǔ)器通常是半導(dǎo)體場(chǎng)效應(yīng)晶體管裝置，其具有許多存儲(chǔ)元件，所述存儲(chǔ)元件每一者具有一個(gè)或一個(gè)以上隔離的浮動(dòng)?xùn)艠O，其經(jīng)編程以通過將電荷注射在浮動(dòng)?xùn)艠O上以改變所述晶體管的閾值電壓來(lái)存儲(chǔ)信息。所注射的電荷使閾值電壓從固有閾值電壓改變與所存儲(chǔ)的電荷的量成比例的量。晶體管的新閾值電壓代表經(jīng)編程數(shù)據(jù)或信息的一個(gè)或一個(gè)以上位。舉例來(lái)說，在存儲(chǔ)單個(gè)數(shù)據(jù)位的簡(jiǎn)單存儲(chǔ)器單元中，晶體管的閾值電壓升高到接近閾值電壓空間的高端的值，或維持在低端附近的值。這兩個(gè)經(jīng)編程的閾值電壓代表邏輯1和邏輯0,且在建立了讀取條件時(shí)，分別將存儲(chǔ)器單元編程為接通或不接通，從而允許讀取操作確定存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)是邏輯1還是邏輯0。一般來(lái)說，非易失性存儲(chǔ)器，且尤其是快閃EEPROM裝置在各種架構(gòu)和單元結(jié)構(gòu)的許多專利和專利申請(qǐng)案中具有更充分地論述。一種設(shè)計(jì)的"或非"陣列使其存儲(chǔ)器單元連接在鄰近位(列)線之間，且使其控制柵極連接到字(行)線。個(gè)別單元含有一個(gè)浮柵晶體管(具有或不具有與其串聯(lián)形成的選擇晶體管)，或由單個(gè)選擇晶體管隔開的兩個(gè)浮柵晶體管。此類陣列及其在存儲(chǔ)系統(tǒng)中的使用的實(shí)例在SanDisk公司的以下美國(guó)專利和待決申請(qǐng)案中給出專利號(hào)5,095,344、5,172,338、5,602,987、5,663,901、5,430,859、5,657,332、5,712,180、5,890,192和6,151,248;以及序號(hào)09/505,555(2000年2月17日申請(qǐng))和09/667,344(2000年9月22日申請(qǐng))，所述專利和待決申請(qǐng)案全文以引用的方式并入本文中。一種設(shè)計(jì)的"與非"陣列具有許多存儲(chǔ)器單元，例如8個(gè)、16個(gè)或甚至32個(gè)，其通過任一端處的選擇晶體管以串聯(lián)串的形式連接在位線與參考電位之間。字線與不同串聯(lián)串中的單元的控制柵極連接。此類陣列及其操作的相關(guān)實(shí)例在以下2001年6月27日申請(qǐng)的序號(hào)為09/893,277的美國(guó)專利申請(qǐng)案中給出，所述專利申請(qǐng)案以及其中包含的參考也以引用的方式并入本文中。EEPROM編程機(jī)制包含漏極側(cè)溝道熱電子注射，其中控制柵極上的高電壓和漏極上的另一高電壓致使熱電子從溝道的漏極側(cè)橫穿薄氧化物層到達(dá)浮動(dòng)?xùn)艠O；以及源極側(cè)注射。對(duì)于源極側(cè)注射來(lái)說，選擇柵極或側(cè)壁的存在可用來(lái)產(chǎn)生與浮柵晶體管串聯(lián)的選擇晶體管。在源極側(cè)注射中，將稍大于選擇晶體管的閾值電壓的電壓放置在選擇柵極上，通過向控制柵極施加高電壓，高電壓電容性地耦合到浮動(dòng)?xùn)艠O，且將高電壓施加到浮柵晶體管的漏極。選擇柵極上的電壓足以接通溝道的在選擇柵極下的一部分。源極與漏極之間的差分電壓在選擇柵極與浮動(dòng)?xùn)艠O之間的間隙處產(chǎn)生溝道熱電子，其接著由浮動(dòng)?xùn)艠O的源極側(cè)附近的間隙氧化物中的有利電場(chǎng)掃到浮動(dòng)?xùn)艠O。最新一代的快閃存儲(chǔ)器可具有含有數(shù)億個(gè)存儲(chǔ)器單元的陣列，所述存儲(chǔ)器單元以大小范圍從128字節(jié)到64K字節(jié)的扇區(qū)或編程塊為單位被編程和擦除，其中擦除塊和編程塊的大小通常不相同。舉例來(lái)說，在2002年2月22日申請(qǐng)的KevinM,Conley和YoramCedar的題為"PipelinedParallelProgrammingOperationinaNon陽(yáng)VolatileMemorySystem"的美國(guó)專利申請(qǐng)案中描述對(duì)大量存儲(chǔ)器單元的編程，所述專利申請(qǐng)案以及其中含有的參考也以引用的方式并入本文中。以扇區(qū)為單位對(duì)大量存儲(chǔ)器單元進(jìn)行編程的過程中所消耗的功率己經(jīng)成為常規(guī)快閃存儲(chǔ)器中的一個(gè)重大問題。對(duì)依賴電池且通常具有芯片上電壓源或帶受限功率容量的電荷泵的便攜式裝置來(lái)說，這尤其是個(gè)問題。此外，許多便攜式裝置(例如蜂窩式電話和數(shù)碼相機(jī))中的趨勢(shì)已經(jīng)向更小的裝置或形狀因數(shù)發(fā)展。因此，便攜式裝置中增加的存儲(chǔ)器單元數(shù)目和縮小的電池大小已經(jīng)對(duì)并行編程大量存儲(chǔ)器單元的能力帶來(lái)進(jìn)一步限制?？扉W和其它非易失性存儲(chǔ)器中的另一個(gè)關(guān)注問題是性能，尤其是多狀態(tài)存儲(chǔ)器中的編程速度。當(dāng)前用于非易失性存儲(chǔ)器的快速、高精確度編程的主要多級(jí)數(shù)據(jù)條件編程方法是受控偏置(例如，經(jīng)由階梯式電壓脈沖串(staircasevoltagepulsetrain))操縱(或控制)電極實(shí)施方案。這已經(jīng)成為選擇手段，因?yàn)槠淠軌蚴咕幊趟璧恼麄€(gè)電壓條件范圍覆蓋到對(duì)應(yīng)的目標(biāo)狀態(tài)范圍(并且將單元之間的變化容納在編程特征中)，以便以最少量的時(shí)間實(shí)現(xiàn)精確編程。在大多數(shù)基于熱電子編程的FLASH和EEPROM單元中，這種手段是有效的，因?yàn)槠淠軌蛴盟┘拥牟倏v電壓來(lái)處理高度非線性編程速率，其中編程速度隨電壓以指數(shù)規(guī)律增加(必要特征，以便同時(shí)在較低電壓讀取/存儲(chǔ)條件下滿足長(zhǎng)期保持要求)。此外，使用固定的電壓和變化的時(shí)間通常被認(rèn)為不具有吸引力——如果對(duì)目標(biāo)狀態(tài)來(lái)說電壓太低，那么編程變得不可接受地緩慢，而如果太高，那么編程速度變得太快以致不能以多級(jí)存儲(chǔ)所需的精確度來(lái)恰當(dāng)?shù)乜刂平?jīng)編程的電平。此寫入數(shù)據(jù)條件操縱方法的一個(gè)優(yōu)選實(shí)施例是在給定時(shí)間(視目標(biāo)狀態(tài)而定)向正被編程的單元群組中的每個(gè)單元提供個(gè)別操縱條件。這需要支持"面向列的"操縱的單元/陣列，從而允許數(shù)據(jù)相關(guān)的單元編程條件/激勵(lì)不僅被施加到位線(其主要充當(dāng)啟用或禁用此布置中的任何編程的接通/斷開開關(guān))，而且在逐單元基礎(chǔ)上被施加到單元的操縱柵極。在第6,317,363號(hào)美國(guó)專利中描述此類手段，所述專利以引用的方式并入本文中。這通過允許使用每個(gè)狀態(tài)的最佳條件，而不是將一組共同條件強(qiáng)加于所有的單元(即，獨(dú)立于個(gè)別單元目標(biāo)數(shù)據(jù))來(lái)進(jìn)一步改進(jìn)多電平寫入性能，因?yàn)檎粚懭氲膯挝粏卧獕K中的所有操縱柵極所在的單元/陣列被連接在一起。此面向列的操縱的代價(jià)是向同時(shí)被編程的數(shù)千個(gè)單元提供個(gè)別操縱條件需要所需的增加的開銷(電路小片面積和電路復(fù)雜性)。在沒有數(shù)據(jù)相關(guān)的存儲(chǔ)元件條件的情況下，多狀態(tài)編程比二進(jìn)制編程慢。另外，數(shù)據(jù)相關(guān)的編程的一些實(shí)施例可能不是經(jīng)濟(jì)的，或可能需要使用大于最佳的擦除塊，以便更好地分?jǐn)倢?duì)較大擦除塊實(shí)施數(shù)據(jù)相關(guān)的編程的電路所需的額外面積。在給定操作速度和存儲(chǔ)容量?jī)烧叩脑黾拥闹匾缘那闆r下，存在對(duì)多狀態(tài)非易失性存儲(chǔ)器的數(shù)據(jù)相關(guān)編程的增加的需要，但優(yōu)選沒有所添加的面向列的操縱實(shí)施方案的開銷面積和復(fù)雜性。本發(fā)明提供對(duì)這些和其它問題的解決方案，并提供優(yōu)于現(xiàn)有技術(shù)的其它優(yōu)點(diǎn)。
發(fā)明內(nèi)容本發(fā)明的目標(biāo)是提供一種用于快速且有效地對(duì)非易失性集成存儲(chǔ)器裝置中的難以編程的存儲(chǔ)元件進(jìn)行編程的系統(tǒng)和方法。根據(jù)本發(fā)明的原理方面，在流經(jīng)許多存儲(chǔ)元件的電流被限于第一電平的情況下，所述存儲(chǔ)單元同時(shí)經(jīng)受編程過程。當(dāng)這些存儲(chǔ)元件的一部分達(dá)到指定狀態(tài)時(shí)，將它們從正被編程的單元組移除，且升高繼續(xù)被編程的元件上的電流限制。盡管這導(dǎo)致每個(gè)元件的電流流動(dòng)量增加，但由于電流在其中流動(dòng)的元件的數(shù)目減小，累積的電流流動(dòng)可維持在較低電平，同時(shí)仍將較大的電流施加到難以編程的存儲(chǔ)元件。在實(shí)施快閃EEPROM存儲(chǔ)器的實(shí)施例中，提供一種用于快速且有效地對(duì)可編程存儲(chǔ)器裝置中的存儲(chǔ)器單元進(jìn)行編程的電路，其在較少或不減小編程速度的情況下，減少了瞬時(shí)和平均編程電流。一般來(lái)說，所述方法涉及將一組電壓波形施加到作為編程目標(biāo)的存儲(chǔ)器單元的各個(gè)柵極和漏極，同時(shí)通過升高源極電壓(源極解偏置)和向存儲(chǔ)器單元施加至少一個(gè)編程脈沖，將穿過選定存儲(chǔ)器單元中的每一者的漏極到源極電流(IDS)限制為預(yù)定電平。對(duì)于需要進(jìn)一步編程的單元來(lái)說，受限的Ids升高，且施加進(jìn)一步的編程脈沖。在一組實(shí)施例中，本發(fā)明應(yīng)用于由粗到細(xì)編程技術(shù)。一般來(lái)說，所述方法涉及以下步驟相對(duì)于屬于一個(gè)編程塊的所有單元的個(gè)別粗略目標(biāo)閾值，同時(shí)檢驗(yàn)所述所有單元；以及將閾值已經(jīng)超過其各自粗略編程閾值的那些單元鎖在外面，并向那些尚未達(dá)到其粗略編程閾值的單元施加編程脈沖。重復(fù)此過程，但每個(gè)重復(fù)的編程步驟都使控制柵極(操縱柵極)編程電壓脈沖增加預(yù)定的粗略增量值。這可繼續(xù)，直到所述編程塊中的所有單元都己經(jīng)被編程到其各自粗略閾值為止，或直到達(dá)到預(yù)定最大數(shù)目的粗略脈沖為止。在一個(gè)實(shí)施例中，如果某一預(yù)定數(shù)目的粗略脈沖已經(jīng)耗盡，且還剩下一些單元尚未被編程到其各自的粗略目標(biāo)，那么源極解偏置條件在此時(shí)放松或提高，且編程檢驗(yàn)過程可重復(fù)，直到所有單元都已經(jīng)達(dá)到其粗略目標(biāo)為止，或直到已經(jīng)達(dá)到另一預(yù)定最大數(shù)目的所允許的粗略脈沖為止。此時(shí)，通過相對(duì)于屬于一個(gè)編程塊的所有單元的個(gè)別精細(xì)編程目標(biāo)閾值，同時(shí)檢驗(yàn)所述所有單元，精細(xì)編程階段開始。將那些閾值已經(jīng)超過其各自精細(xì)編程閾值的單元鎖在外面，且將編程脈沖施加到那些尚未達(dá)到其精細(xì)編程閾值的單元。(施加到每個(gè)單元的控制柵極的第一精細(xì)編程脈沖可比施加到所述單元的最后一個(gè)粗略編程電壓脈沖小某一預(yù)定量，其被稱為由粗到細(xì)步退電壓(coarse-to-fine-step-back-voltage))。重復(fù)檢驗(yàn)-編程步驟，但每個(gè)重復(fù)的編程步驟都使編程脈沖增加預(yù)定精細(xì)增量值，直到所述編程塊中的所有單元都已經(jīng)被編程到其各自的精細(xì)閾值為止，或直到達(dá)到預(yù)定最大數(shù)目的精細(xì)脈沖為止。如果最大數(shù)目的精細(xì)脈沖已經(jīng)耗盡，且還剩下一些單元尚未被編程到其各自的精細(xì)目標(biāo)，那么此時(shí)源極解偏置條件可再次放松或提高，且重復(fù)編程-檢驗(yàn)過程，直到所有單元都已經(jīng)達(dá)到其精細(xì)目標(biāo)為止，或直到另一預(yù)定最大數(shù)目的所允許的非解偏置的精細(xì)脈沖已經(jīng)被超過為止。優(yōu)選的是，所述方法在向每個(gè)未充分編程的存儲(chǔ)器單元提供較高lDS的步驟之前，包含斷開已經(jīng)被編程的存儲(chǔ)器單元的進(jìn)一步步驟。在一個(gè)實(shí)施例中，使用限流器來(lái)完成限制lDS的步驟，且向每個(gè)正被編程的存儲(chǔ)器單元中的每個(gè)存儲(chǔ)單元提供較高lDS的步驟涉及超馳所述限流器?；蛘撸蘖髌髂軌?qū)DS限于許多預(yù)定電平中的一者，且向每個(gè)未充分編程的存儲(chǔ)器單元中的每個(gè)FET提供較高IDS的步驟包含使穿過每個(gè)未充分編程的存儲(chǔ)器單元中的每個(gè)FET的IDS限于所述預(yù)定電平中的較高一者的步驟。在另一實(shí)施例中，將多達(dá)預(yù)定最大數(shù)目的智能確定的數(shù)目的編程脈沖施加到編程塊中的每個(gè)單元，同時(shí)通過限流器限制穿過存儲(chǔ)單元的電流。隨后，將多達(dá)另一預(yù)定最大數(shù)目的智能確定的數(shù)目的編程脈沖施加到編程塊中需要提供更高電流的每個(gè)難以編程的單元。在又一實(shí)施例中，向每個(gè)選定存儲(chǔ)器單元施加編程脈沖，直到預(yù)定數(shù)目的存儲(chǔ)器單元已經(jīng)被編程為止。其后，將許多編程脈沖施加到被提供較高IDS的剩余難以編程的存儲(chǔ)器單元?；蛘?，可向被提供較高電流的每個(gè)存儲(chǔ)器單元施加編程脈沖，直到至少第二預(yù)定數(shù)目的存儲(chǔ)器單元已經(jīng)被編程為止，留下最后少數(shù)尚未完全編程到其最終目標(biāo)閾值電壓的非常難以編程的單元?？梢揽垮e(cuò)誤校正碼來(lái)校正由于這最后少數(shù)單元的可能存在而引起的錯(cuò)誤。本發(fā)明的方法和電路在具有許多非易失性存儲(chǔ)單元的非易失性存儲(chǔ)器裝置中尤其有用。一般來(lái)說，所述電路包含(i)能夠在選定存儲(chǔ)單元中的一對(duì)端子上施加差分電壓的電源；(ii)能夠使穿過每個(gè)選定存儲(chǔ)單元的電流(Ids)限于預(yù)定電平的限流器；(iii)能夠向選定存儲(chǔ)單元施加編程脈沖的編程子電路；以及(iv)—組在存儲(chǔ)器芯片內(nèi)部的外圍電路，其能夠控制限流器以在至少預(yù)定數(shù)目的編程脈沖已經(jīng)被施加到選定存儲(chǔ)單元之后，允許向每個(gè)難以編程的存儲(chǔ)單元提供更高電流電平。在一個(gè)實(shí)施例中，內(nèi)部存儲(chǔ)器芯片的外圍電路經(jīng)配置以通過超馳限流器來(lái)向每個(gè)難以編程的存儲(chǔ)單元提供更高的電流?；蛘?，限流器能夠使電流限于許多預(yù)定電平中的一者，且內(nèi)部存儲(chǔ)器芯片的外圍電路經(jīng)配置以控制限流器，使其在預(yù)定數(shù)目的編程脈沖已經(jīng)被施加到選定存儲(chǔ)器單元之后，以所述許多預(yù)定電平中的較高一者向每個(gè)難以編程的存儲(chǔ)器單元提供電流。在另一實(shí)施例中，內(nèi)部存儲(chǔ)器芯片的外圍電路經(jīng)配置以控制限流器，使其在預(yù)定數(shù)目的編程脈沖已經(jīng)被施加到選定存儲(chǔ)器單元之后，向每個(gè)難以編程的存儲(chǔ)器單元提供更高的電流。在又一實(shí)施例中，內(nèi)部存儲(chǔ)器芯片的外圍電路經(jīng)配置以控制限流器，使其在預(yù)定數(shù)目的選定存儲(chǔ)器單元已經(jīng)被編程之后，向每個(gè)難以編程的存儲(chǔ)器單元提供更高的電流。在另一實(shí)施例中，本發(fā)明的各個(gè)方面可應(yīng)用于軟編程過程，其另外被稱為擦除復(fù)原?？赡艽嬖谝呀?jīng)在邏輯扇區(qū)映射出且在源極解偏置條件下難以進(jìn)行軟編程的有缺陷的存儲(chǔ)器單元?？梢杂媒拥卦磳?duì)這些存儲(chǔ)器單元進(jìn)行軟編程，以便消除寄生電流路徑，其在經(jīng)取消選定的過擦除存儲(chǔ)器單元(其本來(lái)是要斷開的)實(shí)際上導(dǎo)通時(shí)會(huì)引入讀取錯(cuò)誤。在本發(fā)明的另一方面，基于電流的手段在編程過程期間，基于元件的目標(biāo)狀態(tài)限制流經(jīng)選定存儲(chǔ)元件的電流。根據(jù)這方面，編程過程期間穿過單元的電流限制是存儲(chǔ)元件將被編程到的目標(biāo)的函數(shù)。正被編程到較高狀態(tài)的元件使其所允許的電流被設(shè)置為較高限制，從而允許其狀態(tài)更快地改變。這允許集中需要編程到任一目標(biāo)狀態(tài)的若干脈沖，而使用相同的共同操縱(控制)柵極編程電壓。在變化方案中，所述系統(tǒng)還可在編程期間基于目標(biāo)狀態(tài)來(lái)設(shè)置位線電壓。在一組實(shí)施例中，借助使用通過使用連接到源電極的恒定電流吸收器進(jìn)行限制的源極側(cè)電流，來(lái)實(shí)施這些方面，其中電流的值是每個(gè)單元將被編程到的狀態(tài)的函數(shù)。一種特定實(shí)施方案是基于粗略-精細(xì)編程技術(shù)，其中精細(xì)編程階段限制與粗略編程階段限制相同，但偏移一個(gè)或兩個(gè)數(shù)據(jù)狀態(tài)。先前語(yǔ)句中的詞"限制"指代編程檢驗(yàn)階段期間施加到操縱(控制)柵極的電壓換句話說，根據(jù)本發(fā)明另一方面，狀態(tài)N的精細(xì)檢驗(yàn)操作的檢驗(yàn)電壓可以與狀態(tài)(N+l)的粗略檢驗(yàn)操作的檢驗(yàn)電壓具有同一電壓值，從而減少將各個(gè)粗略和精細(xì)電壓輸送到讀出放大比較器所需的總線線路的數(shù)目，且還減小將所述電壓解碼到個(gè)別讀出放大器上的復(fù)雜性。本發(fā)明的額外方面、特征和優(yōu)點(diǎn)包含在對(duì)示范性實(shí)施例的以下描述內(nèi)容中，所述描述內(nèi)容應(yīng)結(jié)合附圖進(jìn)行閱讀。在結(jié)合附圖閱讀以下詳細(xì)描述內(nèi)容之后，將明了本發(fā)明的這些和各種其它特征和優(yōu)點(diǎn)，其中圖1是其中使用本發(fā)明的存儲(chǔ)器陣列的示范性實(shí)施例。圖2a、圖2b、圖3a和圖3b展示圖1實(shí)施例的存儲(chǔ)器陣列的更多細(xì)節(jié)。圖4a和圖4b展示圖1的存儲(chǔ)單元和限流器的細(xì)節(jié)。圖5是本發(fā)明一個(gè)實(shí)施例的操作的流程圖。圖6是基于存儲(chǔ)元件的目標(biāo)狀態(tài)使用編程電流限制的示意性表示。圖7是存儲(chǔ)器陣列以及其用于實(shí)施圖6中所說明的方面的外圍電路中的一些的示意性表示。具體實(shí)施方式圖1展示非易失性存儲(chǔ)器陣列100的一部分的示范性實(shí)施例。在此特定實(shí)施例中，每個(gè)存儲(chǔ)單元是通過源極側(cè)注射進(jìn)行編程的雙浮柵EEPROM單元。舉例來(lái)說，在虛擬接地布置中，個(gè)別存儲(chǔ)器單元101在連接于位線BLd與BLa4之間的選擇柵極晶體管的任一側(cè)上具有浮柵晶體管a6和ct7。圖1中展示陣列100的兩個(gè)連接到選擇線0和1的行，以及兩個(gè)塊，(x區(qū)和|3區(qū)，其中實(shí)際陣列通常會(huì)大得多。個(gè)別浮柵晶體管每一者可存儲(chǔ)兩個(gè)或兩個(gè)以上數(shù)據(jù)狀態(tài)。本發(fā)明的各個(gè)方面并非特定于圖1中所示的特定類型的陣列，伹此結(jié)構(gòu)將常被用作示范性實(shí)施例，因?yàn)槠淇扇菀椎卣f明本發(fā)明的許多方面。如
背景技術(shù)：
部分中所描述，當(dāng)前非易失性存儲(chǔ)器系統(tǒng)通常并行編程極大數(shù)目的存儲(chǔ)單元。舉例來(lái)說，大規(guī)模并行編程是KevinM.Conley和YoramCedar在2002年2月22日申請(qǐng)的題為"PipelinedParallelProgrammingOperationinaNon-VolatileMemorySystem"的美國(guó)專利申請(qǐng)案，其以及其中含有的參考以引用的方式并入本文中。如何快速編程且可將這些存儲(chǔ)單元中的每一者編程到什么電平，即它們的."可編程性"，取決于編程過程期間流經(jīng)晶體管的溝道的電流的量，如下文所述。為了控制總累積電流(平均和在峰值電平處)，可將限流裝置放置在正被編程的單元的源極線上。這在圖1中展示，其中限流器103設(shè)置晶體管ao、晶體管a3或兩者的最大電流電平I化to，且限流器105設(shè)置晶體管Bo、晶體管B3或兩者的最大電流電平I化Um，類似地限制其它正被編程的單元(且圖中未展示)。實(shí)現(xiàn)這個(gè)目的的一種方法是通過源極解偏置，其用于通過升高源極電壓來(lái)限制漏極到源極編程電流。這將通過主體效應(yīng)來(lái)增加串聯(lián)在源極與對(duì)應(yīng)漏極之間的所有晶體管(包含那些存儲(chǔ)數(shù)據(jù)的晶體管)的閾值電壓，且還將減小漏極到源極電壓，從而減少編程電流。先前源極解偏置被預(yù)想為不是接通就是斷開。雖然這種手段與先前設(shè)計(jì)相比具有改進(jìn)，但這種手段也不是完全令人滿意的。一個(gè)缺點(diǎn)在于每個(gè)扇區(qū)內(nèi)通常存在少數(shù)需要較高編程電流或較長(zhǎng)時(shí)間來(lái)編程的存儲(chǔ)器單元。此類難以編程的存儲(chǔ)器單元存在的根本原因可能有很多，且包含(但不限于)以下幾點(diǎn)1)影響單元電容性耦合比的單元之間的變化，2)漏極/源極結(jié)特性，3)單元氧化物厚度上的變化，4)各種材料界面中的粗糙度，5)單元晶體管的氧化物、溝道和結(jié)中的微觀缺陷/斷鍵。因此，為了提供可接受的大存儲(chǔ)器和可接受的短編程時(shí)間，希望這些單元以較高電壓被編程。然而，先前源極解偏置在工廠中設(shè)置，且在芯片的壽命期間將保持使用。在一個(gè)實(shí)施例中，通過使用恒定電流吸收器從源極取出漏極到源極電流來(lái)實(shí)現(xiàn)源極解偏置。理想的恒定電流吸收器(源極)瞬時(shí)適合于時(shí)變負(fù)載，并將變化的電壓施加到源極(僅限于受限范圍)，以便維持恒定電流。在n型晶體管中，解偏置涉及將正電壓施加到源極。此正電壓甚至在單個(gè)編程脈沖期間也改變。因此，在此實(shí)施例中，在解偏置的電壓電平由恒定電流源動(dòng)態(tài)地控制的意義上，解偏置不是恒定的。然而，在同一實(shí)施例中，解偏置的電流電平是固定的，因此在此意義上，解偏置可以被稱為是恒定的。在上文所述的源極解偏置方法中，此選項(xiàng)在工廠中將被設(shè)置為接通或斷開，且在芯片的壽命期間，對(duì)于整個(gè)芯片將保持恒定，即IaUHn-lBUh^M,UnT，"^m。新的創(chuàng)新包括通過在一些持續(xù)單元保持被編程/軟編程時(shí)，獨(dú)立地改變各個(gè)I,,lim(IaUim，IB1,lim,"*)來(lái)動(dòng)態(tài)地?cái)嚅_向每個(gè)扇區(qū)的編程的末尾的源極解偏置。由于只有在小部分的單元保持被編程時(shí)才會(huì)依賴接地源極編程，所以每個(gè)單元的過量電流不會(huì)導(dǎo)致過度的芯片電流消耗，因?yàn)橹挥袔讉€(gè)單元將汲取電流。舉例來(lái)說，如果接地源極編程導(dǎo)致編程電流增加10倍，那么每個(gè)編程單元中多達(dá)10%的單元或"大塊"在其它90%的單元已經(jīng)被鎖在外面時(shí)，可同時(shí)用接地的源極來(lái)編程。盡管本發(fā)明不限于圖1中所示的陣列和存儲(chǔ)單元結(jié)構(gòu)，但此結(jié)構(gòu)作為示范性實(shí)施例是有用的，因?yàn)槠浜衅渌麰EPROM和快閃系統(tǒng)中所發(fā)現(xiàn)的許多特征。圖l展示多狀態(tài)存儲(chǔ)單元的虛擬接地陣列，每個(gè)存儲(chǔ)單元具有多個(gè)浮動(dòng)?xùn)艠O；由此，每個(gè)存儲(chǔ)單元與小型"與非"陣列具有許多相似性，其中存儲(chǔ)單元本身布置成"或非"型結(jié)構(gòu)。更一般的說，存儲(chǔ)器可使用上文以引用的方式并入本文中的各種參考中所描述的各種"與非"或"或非"結(jié)構(gòu)中的任何一種。通過忽略每個(gè)存儲(chǔ)單元(例如101中的a6)中的浮柵晶體管中的一者，存儲(chǔ)單元被減少為具有選擇柵極的更傳統(tǒng)的浮柵晶體管。所述論述還容易地延伸到缺乏選擇柵極或被側(cè)壁結(jié)構(gòu)取代的情況，其中使用除虛擬接地陣列之外的架構(gòu)，且其中通過除源極側(cè)注射之外的技術(shù)來(lái)對(duì)存儲(chǔ)單元進(jìn)行編程。存儲(chǔ)單元還可以是"與非"串，包括在任一端與選擇晶體管串聯(lián)連接的許多浮柵晶體管。甚至示范性實(shí)施例的雙浮柵結(jié)構(gòu)可具有許多變化，例如浮動(dòng)?xùn)艠O的擦除可以通過溝道。如此處所使用，在浮動(dòng)?xùn)艠O實(shí)施例中，術(shù)語(yǔ)"存儲(chǔ)單元"將指代一連串一個(gè)或一個(gè)以上浮柵晶體管和可能的一個(gè)或一個(gè)以上選擇柵極晶體管。在
背景技術(shù)：
部分中所陳述的參考中給出這些不同結(jié)構(gòu)的其它細(xì)節(jié)。在2001年5月25日申請(qǐng)的第09/865,320號(hào)美國(guó)專利申請(qǐng)案中描述與源極側(cè)注射和虛擬接地陣列有關(guān)的各種問題，所述專利申請(qǐng)案以及其中引用的參考以引用的方式并入本文中。因?yàn)楸景l(fā)明的各個(gè)方面與并行編程大量存儲(chǔ)單元有關(guān)，其中存儲(chǔ)單元的可編程性取決于流經(jīng)個(gè)別存儲(chǔ)單元的電流，所以其還適用于可編程性取決于電流流動(dòng)的其它形式的存儲(chǔ)單元中的并行編程。另外，2002年9月24日申請(qǐng)的第10/254,830號(hào)美國(guó)專利申請(qǐng)案中描述讀取過程中的電流限制，所述專利申請(qǐng)案以引用的方式并入本文中。盡管在以下內(nèi)容中，"存儲(chǔ)單元"和"陣列"可指代這些結(jié)構(gòu)中的任何一種，但將簡(jiǎn)明地更詳細(xì)描述圖1的操作，因?yàn)槠鋵⒔?jīng)常被提及。在第5，712，180號(hào)和第6,103,573號(hào)美國(guó)專利以及第09/505,555號(hào)美國(guó)專利申請(qǐng)案(2000年2月17日申請(qǐng))，以及JackH.Yuan禾口JacobHaskell的題為"Non-VolatileMemoryCellArrayHavingDiscontinuousDrainandSourceDiffusionsContactedbyContinuousBitLineConductorsandMethodsofForming"的美國(guó)專利申請(qǐng)案(2000年9月22日申請(qǐng))中描述具有圖1的結(jié)構(gòu)的非易失性存儲(chǔ)器，所述專利和專利申請(qǐng)案都轉(zhuǎn)讓給SanDisk公司，且全部以引用的方式并入本文中。這些單元的每個(gè)物理浮柵存儲(chǔ)晶體管可存儲(chǔ)四個(gè)以上邏輯位。因?yàn)榇蟛糠终撌鍪腔陉嚵薪Y(jié)構(gòu)而不是單元的結(jié)構(gòu)，所以使用不具有浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)器的其它實(shí)施例也可使用。舉例來(lái)說，還可使用NROM或MNOS單元，例如Eitan的第5,768,192號(hào)美國(guó)專利和Sato等人的第4,630,086號(hào)美國(guó)專利中所描述的那些單元，所述專利都以引用的方式并入本文中，如可以是電介質(zhì)存儲(chǔ)元件，例如EliyahouHarari、GeorgeSamachisa、JackH.Yuan禾卩DanielC.Guterman在2002年10月25日申請(qǐng)的題為"Multi-StateNon-VolatileIntegratedCircuitMemorySystemsThatEmployDielectricStorageElements"的美國(guó)專利申請(qǐng)案中所描述的那些電介質(zhì)存儲(chǔ)元件，所述專利申請(qǐng)案以引用的方式并入本文中。圖2a和圖2b分別展示具有多個(gè)浮動(dòng)?xùn)艠O的存儲(chǔ)器單元結(jié)構(gòu)的一個(gè)實(shí)施例的俯視圖和橫截面圖，且是由上文以引用的方式包含的第5,712,180號(hào)美國(guó)專利改編而來(lái)。如圖2b的橫截面圖中所示，在位線BL1711和BL2712的兩個(gè)源極/漏極區(qū)域之間形成存儲(chǔ)單元的溝道。將所述溝道再分成三個(gè)區(qū)域位于左浮動(dòng)?xùn)艠OFGL12781和左控制柵極CGL2771之下的左浮動(dòng)?xùn)艠O溝道761;位于右浮動(dòng)?xùn)艠OFGR12783和右控制柵極CGR2773之下的右浮動(dòng)?xùn)艠O溝道763;以及在這些區(qū)域之間的位于選擇晶體管T12772下面的選擇溝道762。如圖2a中所示，在此結(jié)構(gòu)中，字線(例如SG1720)橫越位線(例如BL1711和BL2712)以形成陣列。接著，由這些線的交點(diǎn)來(lái)界定所述陣列內(nèi)的存儲(chǔ)器單元位置；例如，圖2b的具有選擇晶體管T12772的單元沿著字線SG1720位于BL1711和BL2712之間。控制柵極沿著列并行連接到位線，而不是像更常見的結(jié)構(gòu)中那樣沿著行。因此，通過將電壓施加到控制柵極線CGL2771，此電壓不僅被施加到含有晶體管T12772的單元的柵極，而且被施加到位線BL1711和BL2712之間的列中的所有單元的左控制柵極。圖3b是描繪例如圖2a和圖2b的那些的存儲(chǔ)器單元陣列的一個(gè)實(shí)施例的電路圖，其中圖3a是這些存儲(chǔ)器單元的等效電路?？瑟?dú)立地編程和讀取所述單元的浮動(dòng)?xùn)艠O781和783。舉例來(lái)說，為了對(duì)圖3a中的右浮動(dòng)?xùn)艠O783進(jìn)行編程，將(例如)8伏的過驅(qū)動(dòng)電壓施加到左控制柵極771。實(shí)際值并不是關(guān)鍵的，但應(yīng)足以使左浮柵晶體管Tkjl充分接通，而不管存儲(chǔ)在其浮動(dòng)?xùn)艠O上的數(shù)據(jù)狀態(tài)如何。在從電路有效地移除左浮柵晶體管tr3l的情況下，可對(duì)右浮柵晶體管TreK進(jìn)行編程，非常像具有單個(gè)浮動(dòng)?xùn)艠O的晶體管通過源極側(cè)注射方法進(jìn)行編程。在常規(guī)編程操作中，再次將漏極設(shè)置為約5伏，或更通常是4伏到7伏，且將源極設(shè)置為接地和/或通過限流裝置連接到接地。列中的所有單元將處于同一條件下。對(duì)于選定行來(lái)說，將1.5伏到5伏的電壓放置在選擇柵極上，從而使選擇晶體管接通。這用在源極側(cè)處進(jìn)入的電子引起穿過溝道的電流。在未選擇的行中，選擇柵極線或字線被保持在接地，且這些選擇晶體管保持?jǐn)嚅_。接著將編程電壓(例如5伏到10伏)施加到右控制柵極。這些值在選擇晶體管與右浮柵晶體管之間的溝道區(qū)域中引起高電場(chǎng)。結(jié)果是響應(yīng)于編程電壓，從源極進(jìn)入的電子被注射到(右)浮動(dòng)?xùn)艠O中。為了對(duì)左浮動(dòng)?xùn)艠O進(jìn)行編程，左和右控制柵極的角色顛倒，如同源極和漏極那樣。如圖1中所示，陣列可偏置，使得鄰接的存儲(chǔ)單元可同時(shí)被編程。舉例來(lái)說，浮柵晶體管ccO和a3兩者在編程期間都使用位線Bl^作為源極線。這允許這兩個(gè)晶體管被編程在一起或基于各個(gè)線如何偏置且根據(jù)速度和準(zhǔn)確性要求而在不同實(shí)施方案中分別編程?？赏ㄟ^將擦除電壓施加到選擇柵極，使得左和右浮動(dòng)?xùn)艠O兩者通過其各自的Cml和C3m耦合或通過其它方法(例如溝道擦除)而擦除，來(lái)擦除浮柵晶體管。在第5,712,180號(hào)美國(guó)專利中給出擦除和其它操作的更多細(xì)節(jié)，所述專利在上文以引用的方式并入。如該處所述，在讀取或檢驗(yàn)操作的讀出過程中，不在被讀出的存儲(chǔ)單元中的晶體管完全接通，且狀態(tài)正被讀出的晶體管可通過此項(xiàng)技術(shù)中已知的各種技術(shù)來(lái)處理。在先前并入的第09/893,277號(hào)美國(guó)專利申請(qǐng)案中更多地描述溝道擦除，但是在"與非"結(jié)構(gòu)的情境中。NimaMokhlesi、DanielC.Guterman和GeoffGongwer在2002年1月18日申請(qǐng)的題為"NoiseReductionTechniqueforTransistorsandSmallDevicesUtilizinganEpisodicAgitation"的美國(guó)專利申請(qǐng)案中描述許多讀出技術(shù)。檢驗(yàn)過程與數(shù)據(jù)讀取過程的不同之處在于檢驗(yàn)過程相對(duì)于目標(biāo)值比較指示單元的狀態(tài)的參數(shù)，而不是通過(例如)二分搜索來(lái)確定單元屬于哪一可能的數(shù)據(jù)狀態(tài)。對(duì)難以編程的單元的應(yīng)用返回本發(fā)明，其各個(gè)方面包含1)大規(guī)模并行寫入多個(gè)存儲(chǔ)單元；2)在每個(gè)存儲(chǔ)單元的寫入期間進(jìn)行電流限制，以便以每個(gè)存儲(chǔ)單元略低的速度或可編程性的可能代價(jià)來(lái)管理峰值和平均累積功率；3)將終止編程的每個(gè)存儲(chǔ)單元鎖在外面，且當(dāng)每個(gè)存儲(chǔ)單元都達(dá)到其目標(biāo)狀態(tài)時(shí)，汲取存儲(chǔ)單元電流；4)一旦仍在編程的此類存儲(chǔ)單元的數(shù)目己經(jīng)在預(yù)定限制以下，和/或已經(jīng)超過編程脈沖的數(shù)目，就減小電流限制的量值(即，增加存儲(chǔ)單元電流)，以增加編程速度/可編程性。隨著存儲(chǔ)單元的數(shù)目下降到進(jìn)展目標(biāo)值以下，可逐漸地應(yīng)用這些概念。為了限制每個(gè)存儲(chǔ)單元的瞬時(shí)和平均編程電流，恒定電流吸收器用于限制編程電流。在圖1到圖3的實(shí)例中，這將通過有效地升高源極電壓來(lái)限制漏極到源極編程電流。此正源極電壓將減小漏極到源極電位差VDS，并增加通過主體效應(yīng)串聯(lián)在每個(gè)存儲(chǔ)單元的源極與漏極之間的所有3個(gè)晶體管(2個(gè)浮動(dòng)?xùn)艠O，l個(gè)選擇)的閾值電壓，從而減少編程電流。在這樣做的過程中，其還限制存儲(chǔ)單元的最大可達(dá)到的控制或操縱柵極閾值電壓。在每個(gè)編程單元(例如，扇區(qū)或編程塊)內(nèi)，可能存在少數(shù)幾個(gè)較難編程的單元。為了具有較大的存儲(chǔ)器閾值窗，可將這些單元編程到較高的閨值電壓。在一個(gè)實(shí)施例中，動(dòng)態(tài)地提高施加到在某一數(shù)目的最大控制柵極編程脈沖已經(jīng)被施加到其之后尚未被鎖在編程之外的最后幾個(gè)存儲(chǔ)單元的最后幾個(gè)脈沖的恒定電流條件，可允許這些難以編程的存儲(chǔ)單元編程到所需的較高閾值電壓。如果依靠源極解偏置來(lái)晚餐編程干擾條件，那么可限制以接地源極進(jìn)行編程的頻率，以便使干擾機(jī)制減到最小。事件計(jì)數(shù)器可用來(lái)監(jiān)視接地源極編程事件的頻率。圖4a展示根據(jù)圖1的實(shí)施例的存儲(chǔ)電路401和限流器403的第一示范性實(shí)施例。在此實(shí)例中，存儲(chǔ)單元401連接在分別位于節(jié)電A和節(jié)點(diǎn)D處的位線433與431之間，且由分別通過節(jié)點(diǎn)B和節(jié)點(diǎn)C連接到插入的選擇晶體管413的浮柵晶體管411和415組成。如先前所述，存儲(chǔ)單元401可替代地包括其它浮柵存儲(chǔ)單元類型，例如"與非"串，或更通常是基于非浮動(dòng)?xùn)艠O技術(shù)的單元。將使用示范性存儲(chǔ)元件401來(lái)呈現(xiàn)本發(fā)明的方面，其中在上文所給出的對(duì)應(yīng)參考中更詳細(xì)地描述這些各種替代方案的對(duì)應(yīng)操作。如圖4a中所繪制，待編程或讀取的浮動(dòng)?xùn)艠O是晶體管415，其中針對(duì)正常編程而展示開關(guān)421和461的位置。當(dāng)讀取或檢驗(yàn)晶體管415時(shí)，節(jié)點(diǎn)A是接地的供讀取的源極，節(jié)點(diǎn)D是由讀出放大器驅(qū)動(dòng)的供讀取的漏極，且限流器403與節(jié)點(diǎn)D斷開，這意味著在讀取/檢驗(yàn)?zāi)Ｊ较?，開關(guān)421處于浮動(dòng)位置。在框403中繪制單極/三投擲開關(guān)421。在正常編程期間，開關(guān)421將節(jié)點(diǎn)D連接到晶體管443的漏極(圖4a中所示的位置)，在最后幾個(gè)編程脈沖期間，當(dāng)電流限制條件將要提高時(shí)，節(jié)點(diǎn)D連接到接地(右邊位置)，且在讀取/檢驗(yàn)期間，節(jié)點(diǎn)D連接到開關(guān)421的浮動(dòng)腿(由中心位置表示)，從而有效地使電流吸收器與節(jié)點(diǎn)D斷開。連接在讀出放大器與節(jié)點(diǎn)D之間的單極/單投擲開關(guān)461在讀取期間閉合，且在編程期間打開。因此，在編程期間，節(jié)點(diǎn)D是用于編程的源極，讀出放大器與節(jié)點(diǎn)D斷開，且電流吸收器403連接到節(jié)點(diǎn)D。在存儲(chǔ)器單元415的通過源極側(cè)注射到晶體管415的浮動(dòng)?xùn)艠O而進(jìn)行的典型編程過程中，通過升高位線433上的電平來(lái)將節(jié)點(diǎn)A置于高電壓。通過在晶體管411和415的各自控制柵極上使用上文所述的電壓來(lái)將晶體管411和415接通。通過施加足夠高的字線(即選擇柵極)電壓以便以超過其閾值電壓0.5伏到幾伏的電平將此選擇晶體管接通，來(lái)接通晶體管413。在編程期間，節(jié)點(diǎn)D(即，供編程的源極)通常連接到限流器403，但在限流器將要旁通時(shí)，節(jié)點(diǎn)D接地。那么整個(gè)存儲(chǔ)單元上的電壓就是VA-VD，且待編程的晶體管415的溝道上的電壓由于晶體管411和413上的壓降的緣故而為略小的VA-VB。當(dāng)開關(guān)421將節(jié)點(diǎn)D連接到接地時(shí)，全電壓Va將被放置在存儲(chǔ)単元401上(其中真實(shí)電路中所發(fā)現(xiàn)的將抑制VD接地的其它電壓降和瞬態(tài)在此論述中被忽略)。為了對(duì)晶體管415進(jìn)行編程，用編程電壓脈沖其控制柵極，從而致使電流lDs流經(jīng)其溝道，且電荷存儲(chǔ)在其浮動(dòng)?xùn)艠O中。當(dāng)節(jié)點(diǎn)D通過開關(guān)421連接到接地時(shí)，lDs很大程度上是未經(jīng)調(diào)節(jié)的。如上文所述，為了控制電路中流動(dòng)的電流的量，使用限流器403。當(dāng)節(jié)點(diǎn)D由開關(guān)421通過晶體管413而連接到接地時(shí)，Ios被限于不大于值Ipr。g。當(dāng)電流流動(dòng)受限時(shí)，節(jié)點(diǎn)D上的電壓升高，且主體效應(yīng)將通過給穿過選擇柵極413的電流設(shè)瓶頸來(lái)限制所有三個(gè)晶體管中的電流流動(dòng)。兩個(gè)浮柵晶體管411和415在編程期間將偏置高于其各自閾值，以呈現(xiàn)電流的瓶頸。通過借助主體效應(yīng)最初升高選擇柵極晶體管的閾值電壓來(lái)實(shí)現(xiàn)恒定電流吸收器403的限流動(dòng)作。天氣電流限制是否有效，選擇晶體管都是限制從節(jié)點(diǎn)A到節(jié)點(diǎn)D的電流的一個(gè)晶體管。在示范性實(shí)施例中，使用NMOS晶體管443和445的電流鏡。開關(guān)421和461的布置由塊R/W451控制。在實(shí)際實(shí)施方案中，開關(guān)421可由2個(gè)晶體管組成一個(gè)晶體管在節(jié)點(diǎn)D與接地之間，所述晶體管的柵極由450控制，且另一個(gè)晶體管在節(jié)點(diǎn)D與443的漏極之間，所述晶體管的柵極也由450控制。開關(guān)461也是位于節(jié)點(diǎn)D與讀出放大器之間的晶體管，其柵極也由450控制。當(dāng)開關(guān)放置在2個(gè)節(jié)點(diǎn)之間時(shí)，連接到兩個(gè)節(jié)點(diǎn)的是可互換的源極和漏極。為了不發(fā)生爭(zhēng)用，接通這些晶體管的時(shí)序必須是一個(gè)晶體管在另一個(gè)晶體管接通之前斷開。視開關(guān)421的布置而定，穿過存儲(chǔ)單元401的電流限于不大于Ipr。g或不受限。更一般的說，可存在若干限制，Ipr。g,dpr。g,2S.^Ipr。g,n，其可用于連接接地或代表最高允許流動(dòng)的Ipr。g，n。這允許存儲(chǔ)單元中的電流流動(dòng)是這n個(gè)或n+l個(gè)值中的任何一個(gè)值。存儲(chǔ)單元401可對(duì)應(yīng)于圖1中的存儲(chǔ)單元的任何一者，例如含有a2和a3的存儲(chǔ)單元，在此情況下，位線431和433將分別對(duì)應(yīng)于BLa!和BLa2，且電流限制403將對(duì)應(yīng)于限流器IaUim103。當(dāng)限流器充當(dāng)用于編程的源極時(shí)，陣列的每個(gè)位線可連接到所述限流器。圖l中未展示讀取、寫入和對(duì)應(yīng)的控制電路及其與限流器的連接。限流器(例如403)每一者可具有許多腿，允許其同時(shí)用于多個(gè)位線?？瑟?dú)立地控制這些腿中的每一者，從而允許獨(dú)立地控制每個(gè)源極線中的最大電平。如所述，大量(也許數(shù)千個(gè))存儲(chǔ)單元被并行編程。將相對(duì)于圖4來(lái)描述個(gè)別存儲(chǔ)單元所經(jīng)歷的此過程。通常，電流鏡具有單個(gè)輸入晶體管455和數(shù)千個(gè)輸出晶體管(例如443)，其中同時(shí)被編程的大量單元中的每一者具有一個(gè)輸出晶體管。以此方式，(例如)lpA的輸入電流分?jǐn)傇跀?shù)千個(gè)單元上。但如果每個(gè)單元具有自身的輸入和輸出晶體管，那么不僅晶粒大小增加，而且因?yàn)榉蛛x鏡的輸入晶體管的lpA的累積效應(yīng)，電流消耗也增加。返回圖4a,在編程過程的開始處，存儲(chǔ)單元偏置以用于編程，且電流電平由限流器403限制為Ipr。g(或Ipr。g,i，如果使用一個(gè)以上限制的話)。接著脈沖晶體管415的控制柵極，以存儲(chǔ)更多將晶體管415的浮動(dòng)?xùn)艠O拉平的電荷，交替有使用讀出放大器453來(lái)相對(duì)于目標(biāo)值比較存儲(chǔ)單元的狀態(tài)的讀出操作。如果存儲(chǔ)單元相對(duì)于目標(biāo)進(jìn)行檢驗(yàn)，那么存儲(chǔ)單元可被鎖在進(jìn)一步的編程之外，例如通過實(shí)質(zhì)上升高節(jié)點(diǎn)D上的電壓電平。如果存儲(chǔ)單元不檢驗(yàn)，那么過程繼續(xù)。因?yàn)榇鎯?chǔ)單元檢驗(yàn)且被鎖在外面，所以正被編程的存儲(chǔ)單元的數(shù)目和對(duì)應(yīng)的所消耗的編程電流減少。當(dāng)仍在編程的單元數(shù)目下降到某一數(shù)目以下(在絕對(duì)數(shù)目方面或比例方面)時(shí)，或在某一數(shù)目的脈沖(如由事件計(jì)數(shù)器451確定)之后，或這兩者的組合，可升高剩下的這些難以編程的單元上的電流限制。對(duì)應(yīng)的限流器403中的開關(guān)421可將節(jié)點(diǎn)D連接到接地。接著，過程繼續(xù)，直到編程完成為止，或直到存儲(chǔ)單元被發(fā)現(xiàn)是不可編程的且具有缺陷為止，在后者情況下，將所述存儲(chǔ)單元映射出。如果使用多個(gè)限制，那么電流限制的此動(dòng)態(tài)升高可逐漸經(jīng)過Ipr。g,i,lpr。g,2，...，lpr。g,n。圖4b展示另一實(shí)施例，其為圖4a的實(shí)施例的變化形式。在這種情況下，若干電流值Ipr。g,i可用于限制電路403，其中i=l，...,H'其中論2且Ipr。g,i5lpr。g,2S.^Ipr。g,n。節(jié)點(diǎn)D在編程期間總是連接到晶體管443的漏極，且開關(guān)421僅需要是單極/單投擲開關(guān)。通過遞增地增加饋送到晶體管445的漏極節(jié)點(diǎn)的標(biāo)記為Ip^,i的鏡輸入電流，可使從具有恒定電流吸收的正常編程到接地節(jié)點(diǎn)D的過渡更加循序漸進(jìn)。舉例來(lái)說，只要控制柵極電壓從一個(gè)脈沖到另一個(gè)脈沖是呈階梯狀的，就可將Ip^gj設(shè)置為l)iA。但當(dāng)編程控制柵極電壓達(dá)到其最大值(例如12V)時(shí)，且如果仍具有幾個(gè)尚未充分編程的單元，那么隨后的編程脈沖可處于同一最大控制柵極電壓，但電流限制可從每單元Iprog,1=lpA放松到每單元Ipr。g,2=2HA，且下一個(gè)脈沖可被施加有(例如)每單元Ipr。g,^4pA的電流吸收值。這與完全一次性提高電流限制相比提供更加循序漸進(jìn)的過渡。所述循序漸進(jìn)方法的優(yōu)點(diǎn)是第一次施加無(wú)電流限制的編程脈沖之后的過編程的可能性較小。圖4b的循序漸進(jìn)的過渡方法在使用共同驅(qū)動(dòng)的控制柵極的結(jié)構(gòu)(與獨(dú)立驅(qū)動(dòng)的控制柵極結(jié)構(gòu)相反)中更容易實(shí)施，因?yàn)橥瑫r(shí)被編程的所有單元同時(shí)達(dá)到最大控制柵極條件，而對(duì)于獨(dú)立驅(qū)動(dòng)的控制柵極結(jié)構(gòu)來(lái)說情況并非如此。在圖4a和圖4b中，開關(guān)421和461可由控制器控制，或由存儲(chǔ)器芯片上的內(nèi)部外圍電路控制，例如那些由框451和453示意性地表示的電路。對(duì)于高速操作來(lái)說，通常優(yōu)選的是控制器應(yīng)永遠(yuǎn)不知道難以編程的單元的存在，更不用說試圖對(duì)它們進(jìn)行編程。以此方式，控制器只需要移入待編程的數(shù)據(jù)，所述數(shù)據(jù)應(yīng)轉(zhuǎn)到的地址，以及存儲(chǔ)器芯片開始編程的命令，所有隨后的活動(dòng)對(duì)控制器來(lái)說是透明的。存儲(chǔ)器芯片的內(nèi)部外圍電路是獨(dú)立的，直到編程完成為止，且當(dāng)編程完成時(shí)，存儲(chǔ)器芯片通過改變就緒/忙碌信號(hào)的狀態(tài)來(lái)通知控制器編程完成。圖5是本發(fā)明示范性實(shí)施例的流程圖，在此情況下，對(duì)具有圖1到圖4中所示類型的存儲(chǔ)元件的存儲(chǔ)器使用粗略-精細(xì)編程技術(shù)。在2001年2月26日申請(qǐng)的第09/793,370號(hào)美國(guó)專利申請(qǐng)案中描述具有粗略模式和精細(xì)模式的編程技術(shù)的使用，所述專利申請(qǐng)案以引用的方式并入本文中。過程開始于可選步驟501，其中相對(duì)于屬于一個(gè)編程塊的所有單元的個(gè)別粗略目標(biāo)閾值，并行地檢驗(yàn)所述單元。在共同驅(qū)動(dòng)的操縱結(jié)構(gòu)中，此檢驗(yàn)和隨后的檢驗(yàn)將必須被拆分為子檢驗(yàn)序列，所述子檢驗(yàn)中的每一者相對(duì)于一組單元的同一目標(biāo)狀態(tài)檢驗(yàn)所述單元。當(dāng)屬于同一編程塊的單元的群組的所有操縱柵極都彼此連接時(shí)，無(wú)法將(例如)1伏施加到它們中目標(biāo)為被編程到狀態(tài)2的一些柵極，同時(shí)，將2伏施加到正被編程到狀態(tài)4的一些其它柵極。所以在每個(gè)編程脈沖之后，必須執(zhí)行所述子檢驗(yàn)中的所有或至少一個(gè)子集。在每單元8狀態(tài)的設(shè)計(jì)中，每個(gè)編程脈沖的后面必須是7個(gè)檢驗(yàn)操作，其中的第一者在狀態(tài)O與狀態(tài)1之間區(qū)分，其中的第二者在狀態(tài)1與狀態(tài)2之間區(qū)分，...，且其中的第七者在狀態(tài)6與狀態(tài)7之間區(qū)分。2002年12月5日申請(qǐng)的第10/314,055號(hào)美國(guó)專利申請(qǐng)案中進(jìn)一步描述合適的編程檢驗(yàn)技術(shù)，所述專利申請(qǐng)案以引用的方式并入本文中。指示單元的狀態(tài)的參數(shù)值(通常是電流或電壓)相對(duì)于其目標(biāo)值進(jìn)行比較，例如上文以引用的方式并入的題為"NoiseReductionTechniqueforTransistorsandSmallDevicesUtilizinganEpisodicAgitation"的美國(guó)專利申請(qǐng)案中所描述。如果塊先前已經(jīng)被編程，那么這前面將已經(jīng)發(fā)生了擦除過程，且視實(shí)施例而定，擦除過程后面是軟編程過程，如下文進(jìn)一步描述。如果存儲(chǔ)單元檢驗(yàn)到其粗略參考值，那么過程切換到步驟525的精細(xì)模式；如果不是，那么過程轉(zhuǎn)到步驟503。舉例來(lái)說，通過將龜壓放置在浮柵晶體管單元的源極和漏極上來(lái)使需要編程的存儲(chǔ)單元偏置，電流被限于第一電平，且對(duì)浮柵單元的控制柵極進(jìn)行脈沖在步驟505中發(fā)生。這后面是另一粗略檢驗(yàn)(505)，如果目標(biāo)標(biāo)準(zhǔn)滿足，那么再次轉(zhuǎn)到步驟525。如果單元不檢驗(yàn)，那么增加控制柵極處的編程電壓，且施加另一脈沖(509)，接著返回到檢驗(yàn)步驟505。在步驟505與步驟509之間，步驟507檢查是否達(dá)到最大控制柵極編程電壓。步驟505、步驟507和步驟509的循環(huán)繼續(xù)下去，直到任一者被檢驗(yàn)為止，在這種情況下，過程轉(zhuǎn)到步驟525，或直到達(dá)到最大控制柵極編程電壓為止，在這種情況下，過程轉(zhuǎn)到步驟511。步驟5U、步驟513和步驟515形成一個(gè)循環(huán)，其中電流限制升高，同時(shí)控制柵極編程電壓保持在其最大值處。在替代實(shí)施例中，在多個(gè)步驟中(如在步驟505到步驟509的循環(huán)中，電壓可降下且升高回到其最大值，可使用給定電流限制/最大電壓組合下的一個(gè)以上脈沖，或這些情況的組合。在步驟511中，首先檢查電流吸收器的值，接著如果較高的值可用，那么在步驟513中遞增所述值，且接著是步驟515中的另一粗略檢驗(yàn)。如果在步驟511中達(dá)到最大電流吸收值，那么過程轉(zhuǎn)到步驟517。步驟517、步驟519、步驟521和步驟523允許以最大控制柵極編程電壓和最高編程電流對(duì)存儲(chǔ)元件脈沖許多次(NCmax)。在步驟517中，遞增此類脈沖的數(shù)目Nc，接著檢查(519)所述數(shù)目是否已經(jīng)超過其最大值NCraax，且如果不是，那么施加脈沖(521)。如果單元檢驗(yàn)或達(dá)到這些條件下的脈沖的最大數(shù)目，那么過程轉(zhuǎn)到步驟525。步驟525是以精細(xì)目標(biāo)參數(shù)值進(jìn)行的初始檢查，且是可選的。如果單元不檢驗(yàn)，那么控制柵極電壓步降，且在步驟529處開始精細(xì)編程過程。步驟531到步驟551與粗略編程階段中的對(duì)應(yīng)步驟相同。然而，如果單元在精細(xì)檢驗(yàn)步驟(步驟525、步驟531、步驟541和步驟551)中的任何一者處檢驗(yàn)，那么在步驟527中其現(xiàn)在被鎖在外面。而且，如果在步驟545中，最大控制柵極編程電壓和最高編程電流下的脈沖(NF)的最大數(shù)目超過限制(NFmax)，那么編程已失敗，且在步驟547中，對(duì)應(yīng)單元或所述單元所屬的整個(gè)扇區(qū)被映射出。本發(fā)明的各個(gè)方面可應(yīng)用于軟編程，其另外被稱為擦除復(fù)原。根據(jù)定義，F(xiàn)LASH單元擦除需要擦除至少一整個(gè)扇區(qū)，其通常是一個(gè)字線的單元。由于此共用字線上的各個(gè)單元的擦除速率存在差異，所以單元可能通常超過可靠地指示擦除狀態(tài)所需的最小較低閾值電壓而擦除。軟編程是用來(lái)在實(shí)際數(shù)據(jù)編程之前漸漸地升高過擦除的單元的閾值的技術(shù)。這些技術(shù)中的一些的更多細(xì)節(jié)可在第5,172,338號(hào)和第5,272,669號(hào)美國(guó)專利中找到，所述兩個(gè)專利都轉(zhuǎn)讓給SanDisk公司，且所述兩個(gè)專利都以引用的方式并入本文中。2001年5月25日申請(qǐng)的第09/865,320號(hào)美國(guó)專利申請(qǐng)案中呈現(xiàn)尤其可應(yīng)用于圖1到圖4的示范性實(shí)施例的軟編程的方面，所述專利申請(qǐng)案在上文以引用的方式并入本文中。在存儲(chǔ)器陣列中，可能存在已經(jīng)從邏輯扇區(qū)映射出且在已應(yīng)用電流限制的源極解偏置條件下難以進(jìn)行軟編程的有缺陷的單元。如果此類單元以過擦除的狀態(tài)存在于陣列中，那么它們將不會(huì)被編程有數(shù)據(jù)。因?yàn)樗鼈兪沁^擦除的，所以它們可能導(dǎo)致寄生電流路徑。如果這些單元是難以編程的，那么電流被限于其最低電平的標(biāo)準(zhǔn)軟編程操作可能不足以將它們從其過擦除條件帶出。為了充分地升高這些單元上的閾值，可將本發(fā)明應(yīng)用于軟編程過程?？捎媒拥卦礃O對(duì)這些存儲(chǔ)器單元進(jìn)行軟編程，以便消除當(dāng)取消選定的過擦除存儲(chǔ)器單元(其本來(lái)是要斷開的)實(shí)際上導(dǎo)通時(shí)會(huì)引入讀取錯(cuò)誤的寄生電流路徑。如同本發(fā)明的其它實(shí)施方案一樣，可在第一限制與接地源極之間使用一個(gè)或一個(gè)以上中間電流限制。取決于目標(biāo)狀態(tài)的編程電流電平本發(fā)明的前述方面基于存儲(chǔ)元件是否難以編程而在編程期間對(duì)流經(jīng)存儲(chǔ)元件的電流設(shè)置多個(gè)限制。編程期間的多個(gè)電流限制的使用還可以其它方式來(lái)使用。使用不同限制的一個(gè)實(shí)例是作為粗略-精細(xì)編程方法的一部分，如在第10/766,217號(hào)、第10/766,786號(hào)和第10/766,116號(hào)美國(guó)專利申請(qǐng)案(其所有都是在2004年1月27日申請(qǐng)的)中描述，且所述專利申請(qǐng)案以引用的方式并入本文中，其中限制是基于單元處于粗略編程模式還是精細(xì)編程模式。在編程期間使用不同電流限制的另一實(shí)例是使所述限制隨單元的目標(biāo)狀態(tài)而變化，其為下文中所呈現(xiàn)的本發(fā)明的一個(gè)方面。.考慮到
背景技術(shù)：
部分的后面部分中的現(xiàn)有技術(shù)所描述的問題，本發(fā)明介紹考慮代替地使用位線(其是已經(jīng)存在的面向列的數(shù)據(jù)相關(guān)單元控制線)作為"操縱"角色，從而消除開銷面積和所添加的面向列的操作實(shí)施方案的復(fù)雜性。本發(fā)明使位線的歷史角色延伸超過數(shù)據(jù)編程的開/關(guān)啟用器，并還為其提供用以實(shí)現(xiàn)精確編程電平控制的構(gòu)件。開發(fā)此類構(gòu)件是個(gè)難題，因?yàn)閷?duì)于熱電子編程或其它技術(shù)，經(jīng)由位線電壓進(jìn)行控制趨向于極其非線性。編程速度非?？焖俚卦鲩L(zhǎng)超過位線電壓非常小增加的結(jié)果使高精確度多電平編程的電壓控制(要求在大得多的電壓條件范圍上控制編程速率)不具有吸引力。本發(fā)明的原理可應(yīng)用于各種類型的非易失性存儲(chǔ)器，那些當(dāng)前存在的非易失性存儲(chǔ)器以及那些預(yù)期使用正在開發(fā)的新技術(shù)的非易失性存儲(chǔ)器。然而，本發(fā)明的實(shí)施方案是相對(duì)于快閃電可擦除可編程只讀存儲(chǔ)器(EEPROM)而描述的，其中存儲(chǔ)元件是浮動(dòng)?xùn)艠O。使用雙浮柵單元作為基本存儲(chǔ)元件來(lái)描述前面的部分。以下論述內(nèi)容將針對(duì)單個(gè)浮柵單元來(lái)進(jìn)行說明，盡管這可以是"或非"陣列的一部分，或來(lái)自"與非"串的單個(gè)浮柵晶體管，或雙浮柵元件，例如先前論述中的401。.圖6展示具有三個(gè)端子X、Y和Z的非易失性存儲(chǔ)器存儲(chǔ)元件601，在此情況下為單晶體管浮柵EEPROM單元。端子X連接到浮動(dòng)?xùn)艠O621上方的控制柵極611，且端子Y和Z連接到源極/漏極區(qū)域。更一般的說，在EEPROM或快閃存儲(chǔ)器的情況下，存儲(chǔ)元件包括一個(gè)或一個(gè)以上浮柵晶體管和可能許多串聯(lián)連接的選擇柵極，這可能導(dǎo)致用于各個(gè)控制柵極的許多額外端子。在示范性實(shí)施例中的一些之后描述橫跨不同陣列類型和其它類型的存儲(chǔ)元件的此類快閃單元變化形式的實(shí)例。對(duì)浮柵存儲(chǔ)器單元601進(jìn)行編程的標(biāo)準(zhǔn)方法是越過端子Y和Z放置差分電壓，并在端子X處對(duì)控制柵極621進(jìn)行脈沖，導(dǎo)致流經(jīng)溝道的電荷中的一些電荷轉(zhuǎn)移到浮動(dòng)?xùn)艠O。如
背景技術(shù)：
部分中所述，通常將階梯式電壓脈沖施加到控制柵極，這與檢驗(yàn)步驟交替，檢驗(yàn)步驟接著在單元在其目標(biāo)狀態(tài)閾值處或之上檢驗(yàn)時(shí)停止。除一些使用二進(jìn)制存儲(chǔ)器單元的實(shí)例(其中擦除的單元是經(jīng)編程的或未經(jīng)編程的)之外，編程過程中端子Y與端子Z之間的電壓差和電流流動(dòng)是與數(shù)據(jù)無(wú)關(guān)的。端子X、端子Y或兩者通常是沿著非易失性單元陣列的位線連接的。本發(fā)明主要涉及存儲(chǔ)元件存儲(chǔ)兩個(gè)以上數(shù)據(jù)狀態(tài)的情況。根據(jù)本發(fā)明的原理方面，針對(duì)多狀態(tài)存儲(chǔ)單元(例如圖6的單元601)，使用位線操縱的數(shù)據(jù)相關(guān)編程技術(shù)。位線數(shù)據(jù)相關(guān)編程技術(shù)可以是基于以電壓為基礎(chǔ)的實(shí)施方案，例如第6,266,270號(hào)和第5,521,865號(hào)美國(guó)專利以及7999辦mpow'wno打VXS/C7rcwtoZ)ige"o/rec/zm'c。ZPaper;,第_9及^/卯及^中所公布的HiromiNobukata等人的"A144Mb8-LevelNANDFlashMemorywithOptimizedPulseWidthProgramming"禾口/"fema".orto;ZC!'rcwfeCOT/erenc。第36^"^/37^"中所公布的MasayoshiOhkawa等人的"A98mm23.3V64MbFlashMemorywithFN-NORType4-levelCell"論文中所描述，上述所有文獻(xiàn)都以引用的方式并入本文中。以下論述內(nèi)容呈現(xiàn)基于電流的手段，盡管這可以與基于電壓的實(shí)施方案組合，因?yàn)檫@些是問候的。取決于目標(biāo)狀態(tài)而設(shè)置編程電流電平的方面在許多方面與第10/600,988號(hào)美國(guó)專利申請(qǐng)案中所描述的方面相反和互補(bǔ)，所述專利申請(qǐng)案以引用的方式并入本文中。在所述方法中，在編程期間，經(jīng)過存儲(chǔ)元件的電流被保持在固定值，而放置在源極與漏極之間的電壓視目標(biāo)狀態(tài)而定?；陔娏鞯木幊谭桨傅哪繕?biāo)又是將階梯狀編程脈沖的數(shù)目從涵蓋編程特征的自然分布的跨度加上單元閾值操作窗的值減少到僅涵蓋自然分布的值。如前所述，這些編程技術(shù)可與各種粗略/精細(xì)編程方案組合，例如第09/793,370號(hào)、第10/766,217號(hào)、第10/766,786號(hào)和第10/766,116號(hào)美國(guó)專利申請(qǐng)案中所描述的那些，所有所述專利申請(qǐng)案都在上文以引用的方式并入本文中。返回到圖6的示范性存儲(chǔ)器單元，對(duì)于漏極側(cè)注射編程，給定持續(xù)時(shí)間的編程過程中轉(zhuǎn)移到浮動(dòng)?xùn)艠O621的電荷的量將視浮動(dòng)?xùn)艠O621與溝道之間所引起的電壓差以及在端子Y與端子Z之間流動(dòng)的電流而定。傳統(tǒng)上，在對(duì)端子施加一組數(shù)據(jù)無(wú)關(guān)的偏壓條件時(shí)，編程過程由編程的持續(xù)時(shí)間控制。這當(dāng)在端子X處對(duì)單元的控制柵極611進(jìn)行脈沖，并將階梯狀脈沖序列施加到控制柵極(其每一者的編程脈沖之后是檢驗(yàn)操作)時(shí)，通過使用端子Y與端子Z之間的電壓差(其為目標(biāo)數(shù)據(jù)狀態(tài)的函數(shù))而延伸到前面的部分中。電流部分介紹了基于目標(biāo)數(shù)據(jù)狀態(tài)而限制端子Y與端子Z之間的電流流動(dòng)的問候手段。在此基于電流的手段中，將電流限制裝置603放置在端子Z與接地之間。從初始狀態(tài)(可以或可以不是接地(一般擦除)狀態(tài)的后擦除狀態(tài)，或在過程正在進(jìn)行時(shí)的某一其它狀態(tài)或中間條件)下的單元開始，選擇目標(biāo)數(shù)據(jù)狀態(tài)。允許在端子Y與端子Z之間流動(dòng)的電流的最大電平接著由元件603設(shè)置為電平1=1(目標(biāo)狀態(tài))，因?yàn)榻?jīng)過晶體管645的此電流由確定端子Y與端子Z之間的電流流動(dòng)的晶體管643鏡射。舉例來(lái)說，限流裝置603可以基于電流鏡。接著，端子Y可偏置以在控制柵極611被脈沖以便將電荷轉(zhuǎn)移到浮動(dòng)?xùn)艠O621時(shí)，在單元上放置電壓(可能是數(shù)據(jù)相關(guān)的，如上文所述)。(開關(guān)621和661以及讀出放大器653與圖4A和圖4B的對(duì)應(yīng)元件起相同的作用。前面的部分描述了以二進(jìn)制方式使用源極側(cè)、數(shù)據(jù)相關(guān)的電流限制來(lái)將那些閾值已經(jīng)達(dá)到所需目標(biāo)值的存儲(chǔ)元件鎖在外面，且繼續(xù)使用通過升高源極電壓來(lái)實(shí)現(xiàn)其恒定電流的恒定編程電流吸收器對(duì)那些閾值尚未達(dá)到所需目標(biāo)的單元進(jìn)行編程。如那里所述，所述過程在編程期間以逐單元為基礎(chǔ)改變單元的源極電壓。這導(dǎo)致在對(duì)一些單元進(jìn)行編程的同時(shí)通過使其它單元的源極電壓升高到(例如)2.5V而將其鎖在外面的能力。在許多方面，本論述內(nèi)容通過以將允許那些待編程到較低狀態(tài)的單元與那些待編程到較高狀態(tài)的單元相比，漸進(jìn)地接近較低閾值目標(biāo)(在控制柵極電壓的階梯化期間)，同時(shí)所有單元在任一給定編程脈沖期間都以同一控制柵極脈沖編程的方式，以更模擬的方式利用此程度的控制來(lái)擴(kuò)展此工作。對(duì)于圖6的示范性存儲(chǔ)單元，發(fā)現(xiàn)單元在其漏極-源極電流lDS與閾值電壓VT之間具有以下關(guān)系log(IDS)=mxVT+b。斜率m是可從測(cè)量到的數(shù)據(jù)計(jì)算出的裝置特性，且截距b是控制柵極脈沖電壓的函數(shù)。因?yàn)榭刂茤艠O脈沖電壓的開始值可選擇，所以b的值可選擇。將針對(duì)特定裝置實(shí)例來(lái)描述所述過程，以便呈現(xiàn)通過使用連接到源電極的恒定電流吸收器而使用源極側(cè)電流限制的實(shí)施方案的表，其中電流的值是每個(gè)單元待編程到的狀態(tài)的函數(shù)。示范性裝置將具有特性log(lDs)-mxVr+6，其中斜率m可從測(cè)量到的數(shù)據(jù)計(jì)算為0.775，且截距b對(duì)于以10V結(jié)束的控制柵極編程電壓階梯來(lái)說恰好為-0.633。因?yàn)榭刂茤艠O脈沖電壓的開始值是可以控制的，所以選擇b為值0.286，以針對(duì)500mV的狀態(tài)間間隔獲得表1中的值。<table>tableseeoriginaldocumentpage22</column></row><table>第一列是數(shù)據(jù)狀態(tài)，且第二列是對(duì)應(yīng)的閾值。這假定從對(duì)應(yīng)于o伏的閾值電壓的"o"狀態(tài)開始。第三列對(duì)應(yīng)于連接到源電極(圖6中的端子Z)的恒定電流吸收器的示范性值。下文論述其它列。示范性實(shí)施例針對(duì)每個(gè)目標(biāo)狀態(tài)使用不同限制。更一般的說，所述方法可使用較少數(shù)目的限制，使得幾個(gè)不同目標(biāo)狀態(tài)可共用一個(gè)限制。作為簡(jiǎn)單實(shí)例，狀態(tài)1到4可共用一個(gè)限制，且狀態(tài)5到7共用另一個(gè)限制。盡管此布置并非最大程度地利用本發(fā)明，但其簡(jiǎn)化開銷。而且，隨著過程進(jìn)行，共用一個(gè)電平的狀態(tài)可被重新分組。因?yàn)榭紤]中的各種手段都旨在提供經(jīng)編程閾值電壓的緊密分布，所以這可用于產(chǎn)生將比可能的其它方式更緊密的經(jīng)編程分布，從而允許同一數(shù)目的狀態(tài)適合更小的閾值電壓窗，使得可以較低功率對(duì)裝置進(jìn)行操作，編程時(shí)間縮短且/或允許更多的狀態(tài)安全地存儲(chǔ)在同一大小的閾值電壓窗中。為了比較，可將狀態(tài)間間隔減小到編程分布可被收緊的同一程度，從而使?fàn)顟B(tài)間容限針對(duì)任何兩個(gè)待比較的方案都保持相同。為此，表2描繪以400mV的狀態(tài)間間隔對(duì)7個(gè)狀態(tài)進(jìn)行編程的必要恒定電流吸收值的范圍。表2:假定400mV的狀態(tài)間間隔<table>tableseeoriginaldocumentpage23</column></row><table>表2的列與表1的列相同，但所述值對(duì)應(yīng)于更緊密的間距。所述表右邊的兩個(gè)額外列是供粗略-精細(xì)編程方法中使用的，所述方法例如是上文所并入的第09/793,370號(hào)、第10/766,217號(hào)、第10/766,786號(hào)和第10/766,116號(hào)美國(guó)專利申請(qǐng)案中所描述的那些方法。在兩種情況下，中間的列將用于粗略編程階段，且右邊兩個(gè)列中的一者將用于精細(xì)編程階段，其中選擇哪一列將視精細(xì)階段被設(shè)計(jì)得比粗略階段精細(xì)多少而定。雖然表l和表2是基于典型單元，但將通過以下方式吸收典型單元的變化以(例如)200mV階梯大小使控制柵極電壓階梯化，且在特定單元完成粗略編程且開始精細(xì)編程時(shí)，通過動(dòng)態(tài)切換到對(duì)應(yīng)于任何目標(biāo)狀態(tài)值以下的N個(gè)狀態(tài)的電流吸收值來(lái)實(shí)現(xiàn)精細(xì)編程。精細(xì)編程的選項(xiàng)1對(duì)應(yīng)于N=l，且精細(xì)編程的選項(xiàng)2對(duì)應(yīng)于N=2。參考表1，且采用選項(xiàng)1來(lái)將單元編程到狀態(tài)5，在粗略編程期間，將電流吸收值設(shè)置為240iiA，且在精細(xì)編程階段中切換到117nA的電流吸收值。此較低編程電流應(yīng)在第一數(shù)個(gè)精細(xì)編程脈沖期間減少注射到浮動(dòng)?xùn)艠O中的電荷包的大小。盡管可針對(duì)粗略和精細(xì)階段中的每一者使用不同組的值，但通過共用值來(lái)減小復(fù)雜性；例如，再次參看任一表的狀態(tài)5的粗略編程，此同一值由選項(xiàng)1中的狀態(tài)6的精細(xì)編程與選項(xiàng)2中的狀態(tài)7的精細(xì)編程共用。與粗到細(xì)過渡檢驗(yàn)相關(guān)聯(lián)的各種問題仍適用于本方案，所述問題在上文并入供參考的都在2004年1月27日申請(qǐng)的第10/766,217號(hào)、第10/766,786號(hào)和第10/766,116號(hào)美國(guó)專利申請(qǐng)案中更全面地論述。舉例來(lái)說，通過在粗略檢驗(yàn)操作期間將100mV施加到單元的讀取源極(位線附近)，并在精細(xì)檢驗(yàn)階段中切換到接地讀取源極，來(lái)實(shí)現(xiàn)150mV的"超前"增量。在此方案中，開始控制柵極電壓是高值(例如8V)。恒定電流吸收器施加到源極位線的各種源極電壓使較低狀態(tài)停止過編程。繼續(xù)每步驟200mV的實(shí)例，將每一單元編程到其最終閾值電壓目標(biāo)將通常需要16個(gè)脈沖?；跍y(cè)量值，l個(gè)扇區(qū)的盲編程的自然分布產(chǎn)生0.923V的VT范圍或136mV的lo值。8狀態(tài)2千兆位芯片中的單元的數(shù)目是829,030,400，其對(duì)應(yīng)于±6.080=12.16a。因此，單元VT在整個(gè)2千兆位芯片上的自然分布的范圍將是12.16X136mV=1654mV，假定是正常單元分布總數(shù)。具有200mV步長(zhǎng)的9個(gè)粗略脈沖將涵蓋1.8V范圍。額外一組5個(gè)或更少的精細(xì)編程脈沖應(yīng)完成所述工作。為了幾乎消除第一脈沖上的過沖機(jī)會(huì)，控制柵極脈沖可以對(duì)應(yīng)于6.08a的平均值以下的值開始。所以如果將以單個(gè)9.0V脈沖將典型單元編程到其目標(biāo)VT，那么其將必須從9.0V后退6.08(=827mV。開始控制柵極電壓將為8.2V。非常罕見情況下的最終控制柵極電壓將是8.2+14X0.2=11.0V。典型扇區(qū)將要求粗略脈沖步驟的6.08ct+3.4o=9.48cr=9.48xl36mV=1.29V價(jià)值，其轉(zhuǎn)化成INT(l.29/0.2)+1=8個(gè)粗略脈沖加上額外5個(gè)精細(xì)脈沖，一共為每扇區(qū)寫入13個(gè)脈沖?？舍槍?duì)"或非"或其它架構(gòu)(例如并入本文中的各個(gè)參考中所述)實(shí)施本發(fā)明的各個(gè)方面，其中編程速率取決于源極-漏極電流電平；另外，它們通常不僅適用于快閃或EEPROM存儲(chǔ)器，而且適用于編程速率取決于電流流動(dòng)速率的任何存儲(chǔ)器技術(shù)。在"或非"陣列中，元件601的限流器將放置在連接到源極端子Z的位線BL1上，在位線BL2上供應(yīng)位線偏壓；其它技術(shù)或架構(gòu)將使用對(duì)應(yīng)的結(jié)構(gòu)。圖7是包含存儲(chǔ)元件陣列以及一些外圍元件的存儲(chǔ)器的示意性表示。陣列750含有存儲(chǔ)元件，其中一部分可呈現(xiàn)圖2或圖3中所示的形式。字線WL1-WLM連接到行解碼器730，且位線BL1-BLN連接到列解碼器710。解碼器710和730兩者都連接到地址信號(hào)產(chǎn)生器720,存儲(chǔ)元件通過其而被選擇以用于編程或其它過程。展示列解碼器包含解碼器樹740，其實(shí)際上選擇所需位線，以及一系列位線驅(qū)動(dòng)器D1-DM,其每一者可通過解碼器樹連接到位線，以設(shè)置適當(dāng)?shù)钠秒娖健８鶕?jù)本發(fā)明的主要方面，在編程操作期間，連接到選定位線的位線驅(qū)動(dòng)器將依據(jù)選定存儲(chǔ)元件待編程到的目標(biāo)數(shù)據(jù)狀態(tài)來(lái)設(shè)置偏置電平。在圖7中703-1到703-N處示意性地展示各個(gè)限制器。如所述，這是用來(lái)說明與本發(fā)明有關(guān)的基本元件的示意性表示。在第10/766,217號(hào)、第10/766,786號(hào)和第10/766,116號(hào)美國(guó)專利申請(qǐng)案中進(jìn)一步研究此電路的大部分，所有所述專利申請(qǐng)案在上文以引用的方式并入本文中。盡管是在粗略-精細(xì)編程技術(shù)的情境中呈現(xiàn)那些內(nèi)容，但其大部分適用于這里。在一個(gè)實(shí)施例中，此方案將所有7個(gè)狀態(tài)檢驗(yàn)在每一個(gè)編程脈沖之后編程，因?yàn)榈谝痪幊堂}沖成為待編程到狀態(tài)7的單元的最后一個(gè)所需粗略脈沖的可能性正好與成為待編程到狀態(tài)1的單元的最后一個(gè)所需粗略編程脈沖的可能性相同。而且，最后一個(gè)編程脈沖成為待編程到狀態(tài)1的單元的最后精細(xì)編程脈沖的可能性正好與其成為待編程到狀態(tài)7的單元的最后精細(xì)編程脈沖的可能性相同。因此，一種智能檢驗(yàn)方法(例如上文以應(yīng)用方式并入的第10/314,055號(hào)美國(guó)專利申請(qǐng)案中所述)將不直接適用于此方案。盡管這對(duì)于編程-檢驗(yàn)過程的檢驗(yàn)部分將導(dǎo)致相對(duì)較長(zhǎng)的時(shí)間，但根據(jù)模擬，以大致相同數(shù)目的脈沖對(duì)所有存儲(chǔ)元件同時(shí)進(jìn)行編程而不管其目標(biāo)狀態(tài)如何的能力可導(dǎo)致原始性能的約25%的增加。在如此低電平的電流下操作的恒定電流源的一個(gè)問題是電流吸收器從切斷條件移動(dòng)到源極上對(duì)應(yīng)于所需電流電平的電壓將花費(fèi)的時(shí)間。電流吸收值與使源極電壓從切斷條件下降到對(duì)應(yīng)于所需電流吸收值的值所花費(fèi)的時(shí)間之間將存在逆反關(guān)系。具有相當(dāng)?shù)湫偷闹?pF電容的位線將花費(fèi)0.8/w來(lái)以1000nA的電流吸收值下降0.4V;且如果電流吸收值是10nA，那么穩(wěn)定時(shí)間將為80ps，這比需要的要長(zhǎng)。為了使這種效應(yīng)減到最小，基于電流的手段可與先前所述的基于電壓的手段組合。在此替代手段中，在編程期間施加狀態(tài)相關(guān)源極偏壓提供了不同狀態(tài)所需的電流限制?；诤?jiǎn)單元件上的測(cè)量值，在同一編程脈沖期間，源極上的每個(gè)額外100mV導(dǎo)致存儲(chǔ)器單元的閾值電壓的750mV的減少。因此，500mV的狀態(tài)間隔離在2個(gè)鄰近狀態(tài)之間需要67mV的源極電壓差。接著，用于編程狀態(tài)1與狀態(tài)7的源極電壓需要6X67=400mV的差。換句話說，待編程到狀態(tài)1的單元將具有比待編程到狀態(tài)7的單元的源極高400mV的編程源極電壓。此處的難題是提供在與正被同時(shí)編程的單元的源極相關(guān)聯(lián)的導(dǎo)通電流負(fù)載條件下合適地起作用的穩(wěn)定且準(zhǔn)確的電壓源。重要的是應(yīng)注意用于驅(qū)動(dòng)正被編程到較低狀態(tài)的單元的源極的電壓源與驅(qū)動(dòng)正被編程到較高狀態(tài)的單元的源極的電壓源相比，需要小得多的電流。因此，各個(gè)源極供應(yīng)不需要被設(shè)計(jì)成具有同一強(qiáng)度。假定所有正被同時(shí)編程的扇區(qū)中的每個(gè)單元都將被編程到狀態(tài)7的極端條件，那么用于對(duì)所有這些1472X8/2=5888個(gè)單元進(jìn)行編程的電壓源將必須被設(shè)計(jì)成支持5.9mA的電流，假定針對(duì)將被編程到狀態(tài)7的單元，每單元的平均電流是1000nA。如果這不實(shí)用，那么可將更高的源極偏置或更低的字線偏置施加到這些單元，以將典型單元的電流限制為(例如)100nA。這將限定每個(gè)狀態(tài)的較高源極偏置，或較低選擇柵極電壓。只要最大可能的編程控制柵極電壓不頻繁地達(dá)到控制柵極電壓的編程/檢驗(yàn)階梯的末端，就可用較高的編程控制柵極電壓來(lái)補(bǔ)償編程速率的減小。盡管己經(jīng)相對(duì)于特定示范性實(shí)施例描述了本發(fā)明的各個(gè)方面，但將了解，本發(fā)明有權(quán)在所附權(quán)利要求書的整個(gè)范圍內(nèi)受到保護(hù)。權(quán)利要求1.一種將多狀態(tài)存儲(chǔ)元件從初始條件編程到多個(gè)數(shù)據(jù)狀態(tài)中的一者的方法，其包括從所述多個(gè)狀態(tài)中選擇目標(biāo)狀態(tài)；以及將所述存儲(chǔ)元件偏置，其中所述存儲(chǔ)元件的第一端子與第二端子之間的電流被限制為不超過視所述選定目標(biāo)狀態(tài)而定的值。2.根據(jù)權(quán)利要求l所述的方法，其中所述存儲(chǔ)元件屬于非易失性存儲(chǔ)器，所述非易失性存儲(chǔ)器由沿著位線且沿著連接到字線的一個(gè)或一個(gè)以上行連接在一個(gè)或一個(gè)以上列中的多狀態(tài)存儲(chǔ)元件陣列組成，所述方法進(jìn)一步包括從所述陣列選擇所述要編程的存儲(chǔ)元件，以及其中所述將所述存儲(chǔ)元件偏置包括將所述存儲(chǔ)元件連接到的位線上的電流限制為視所述選定目標(biāo)狀態(tài)而定的所述值。3.根據(jù)權(quán)利要求1所述的方法，其中所述將所述存儲(chǔ)元件偏置包含依據(jù)所述選定目標(biāo)狀態(tài)在所述第一端子與第二端子之間施加電壓差。4.根據(jù)權(quán)利要求3所述的方法，其中所述存儲(chǔ)元件屬于非易失性存儲(chǔ)器，所述非易失性存儲(chǔ)器由沿著位線且沿著連接到字線的一個(gè)或一個(gè)以上行連接在一個(gè)或一個(gè)以上列中的多狀態(tài)存儲(chǔ)元件陣列組成，所述方法進(jìn)一步包括從所述陣列選擇所述要編程的存儲(chǔ)元件，以及其中所述將所述存儲(chǔ)元件偏置包括將所述存儲(chǔ)元件連接到的位線上的電流限制為視所述選定目標(biāo)狀態(tài)而定的所述值，且通過依據(jù)所述存儲(chǔ)元件連接到的所述位線上的所述選定目標(biāo)狀態(tài)設(shè)置電壓電平來(lái)確定所述電壓差。5.根據(jù)權(quán)利要求1所述的方法，其中所述第一和第二端子是所述存儲(chǔ)元件的源極和漏極，且所述將所述存儲(chǔ)元件偏置包含將編程波形施加到所述存儲(chǔ)元件的控制柵極。6.根據(jù)權(quán)利要求5所述的方法，其中所述編程波形是一系列脈沖。7.根據(jù)權(quán)利要求1所述的方法，其中所述存儲(chǔ)元件是電荷存儲(chǔ)裝置。8.根據(jù)權(quán)利要求7所述的方法，其中所述存儲(chǔ)元件是浮柵晶體管，且所述第一和第二端子是所述存儲(chǔ)元件的所述源極和漏極。9.一種非易失性存儲(chǔ)器，其包括-多狀態(tài)存儲(chǔ)元件陣列，其沿著位線且沿著連接到字線的一個(gè)或一個(gè)以上行連接在一個(gè)或一個(gè)以上列中；編程電路，其可連接到所述位線和所述字線以施加一組電壓，以在編程過程期間將選定存儲(chǔ)元件編程到所述多個(gè)狀態(tài)中的目標(biāo)狀態(tài)；以及限流電路，其可連接到所述位線，以在所述編程過程期間將穿過所述選定元件的電流限制為不超過視所述選定目標(biāo)狀態(tài)而定的值。10.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器，其中所述組電壓包含施加視所述選定目標(biāo)狀態(tài)而定的源極-漏極電壓差。11.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器，其中所述組電壓包含將編程波形施加到所述存儲(chǔ)元件的所述控制柵極。12.根據(jù)權(quán)利要求11所述的非易失性存儲(chǔ)器，其中所述編程波形是一系列脈沖。13.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器，其中所述存儲(chǔ)元件是電荷存儲(chǔ)裝置。14.根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器，其中所述存儲(chǔ)元件是浮柵晶體管。全文摘要本發(fā)明提供一種用于快速且有效地對(duì)非易失性集成存儲(chǔ)器裝置中的難以編程的存儲(chǔ)元件進(jìn)行編程的系統(tǒng)和方法。在流經(jīng)許多存儲(chǔ)元件的電流被限于第一電平的情況下，所述許多存儲(chǔ)元件同時(shí)經(jīng)受編程過程。當(dāng)這些存儲(chǔ)元件的一部分達(dá)到指定狀態(tài)時(shí)，將它們從正被編程的單元組移除，且升高繼續(xù)被編程的元件上的電流限制?？蓪⑦@些難以編程的單元中的電流電平升高到第二、較高的限制或未經(jīng)調(diào)整。根據(jù)另一方面，在編程操作期間，允許用于單元的電流限制取決于所述單元將被編程到的目標(biāo)狀態(tài)。文檔編號(hào)G11C11/56GK101233577SQ200680028436公開日2008年7月30日申請(qǐng)日期2006年7月19日優(yōu)先權(quán)日2005年8月2日發(fā)明者丹尼爾·C·古特曼,尼瑪·穆赫萊斯申請(qǐng)人:桑迪士克股份有限公司