專利名稱：非易失性存儲單元的編程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及非易失性存儲器，并且更具體地，涉及一種對 非易失性存儲單元編程的方法。
背景技術(shù)：
非易失性存儲器(NVM)包括存儲單元，該存儲單元在存儲邏輯 值的同時在從存儲器移除電源之后仍保持該值。某些類型的NVM單元利用諸如浮動?xùn)诺鹊碾姾纱鎯Y(jié)構(gòu)以存儲 表示存儲在單元中的邏輯值(或?qū)τ谀承╊愋偷腘VM單元來說，多個 值)的電荷。對于某些類型的NVM單元來說，電荷存儲結(jié)構(gòu)中存儲的 電荷電平影響電壓讀期間的單元的晶體管的電壓閾值。在一個示例中， 具有高電壓閾值的單元被認為存儲邏輯"1"以及具有低電壓閾值的單 元被認為存儲邏輯"0"。由于存儲單元的電荷存儲結(jié)構(gòu)中存儲的電荷 電平，在存儲單元的讀期間可以使用常規(guī)存儲電路(例如，讀出放大 器)以區(qū)別高電壓閾值和低電壓閾值。通過將電荷添加到電荷存儲結(jié)構(gòu)而將邏輯值保存在存儲單元中。 在將值寫入NVM的一個示例中，首先擦除NVM的所有單元。然后通過將電荷添加到單元的電荷存儲結(jié)構(gòu)而對將存儲邏輯值(例如，邏輯1) 的單元編程。沒有電荷將被添加到預(yù)期存儲另一邏輯值(例如，邏輯0)的單元。因此，這些單元的電荷存儲結(jié)構(gòu)將保持在擦除電荷電平。編程NVM單元的一種類型一般稱為熱載流子注入。對于熱載流 子注入，以相對高的電壓來偏置NVM存儲單元的電流電極(例如，源 極或漏極)并以相對高的電壓來偏置偏置柵極(例如，選擇柵極或控制柵極)。其他電流電極(例如，其他的源極或漏極)耦合到電流源 或相對低的電壓。在該條件下，電子經(jīng)過溝道區(qū)移動到偏置的電流電 極，并且電子被注入到電荷存儲結(jié)構(gòu)以對電荷存儲結(jié)構(gòu)充電。使用常規(guī)熱載流子注入編程的一個問題在于它損害NVM單元存儲邏輯值的能力。因此，單元的可編程次數(shù)和仍保持可操作的次數(shù)可 能是有限的。所需要的是改進的對非易失性存儲單元編程的方法。


通過參照隨附的附圖，將更好地理解本發(fā)明，并且它的很多目的、 特點和優(yōu)勢對于本領(lǐng)域技術(shù)人員變得顯而易見。圖1是一種類型的非易失性存儲單元的局部側(cè)視圖。圖2是根據(jù)本發(fā)明的一個實施例的對非易失性存儲單元編程的時序圖。圖3是根據(jù)本發(fā)明的另一個實施例的對非易失性存儲單元編程的 時序圖。圖4是另一類型的非易失性存儲單元的局部側(cè)視圖。除非額外注明，圖中不同附圖使用的相同附圖標(biāo)記表示相同組件。 這些圖并不一定按比例繪制。
具體實施方式
下面提出執(zhí)行本發(fā)明的模式的詳細說明。本說明書用于解釋本發(fā) 明而不是限制。圖1是可以根據(jù)圖2和3的時序圖中提出的實施例被編程的非易 失性存儲單元110的一個實施例的局部側(cè)視圖。在所示實施例中，存儲單元iio是集成電路108的非易失性存儲陣列(未示出)中實施的 NVM單元。在一個實施例中，存儲陣列可以是獨立的存儲電路。在其 他實施例中，該存儲陣列可用處理器(未示出)或在集成電路中以其 他類型的電路來實施。在所示實施例中，存儲單元110是具有由電介質(zhì)材料(未在圖1 中示出)從基底112分離的電荷存儲結(jié)構(gòu)114 (例如，浮動?xùn)?的分離 柵極存儲單元。單元H0還包括通過電介質(zhì)材料從電荷存儲結(jié)構(gòu)U4 分離的部分以及通過電介質(zhì)材料從基底U2分離的部分的選擇柵極 116。在一個實施例中，柵極116可在電荷存儲結(jié)構(gòu)114上擴展更遠(到 圖1視圖中的左面)并用作控制柵極。單元110包括漏極120和源極 118,兩者在所示的實施例中位于基底112中。在一個實施例中，源極 118和漏極120由基底112的摻雜區(qū)形成。存儲單元110包括其他未示 出的常規(guī)結(jié)構(gòu)或特征，諸如側(cè)壁隔離層、硅化接觸層、勢壘層、插塞 和/或?qū)娱g電介質(zhì)。在一個實施例中，使用摻雜的多晶硅來實現(xiàn)選擇柵極116和電荷 存儲結(jié)構(gòu)114，但在其他實施例中兩者都可以由不同物質(zhì)制成。在一個 實施例中，柵極116禾卩/或電荷存儲結(jié)構(gòu)114可以由金屬或其他導(dǎo)電材 料制成。在其他實施例中，電荷存儲結(jié)構(gòu)114由諸如氮化物或二氧化 鉿的電荷俘獲電介質(zhì)制成。在一個實施例中，電荷存儲結(jié)構(gòu)114可以 包括納米晶或者其他電荷存儲材料。在一個實施例中，電荷存儲結(jié)構(gòu) U4可以包括增強電場的幾何形狀(例如，尖角區(qū)域或彎曲區(qū)域)以便 在擦除操作中去除電子。在所示實施例中，選擇柵極116電氣耦合到存儲陣列的字線(未 示出)，漏極120電氣耦合到存儲陣列的位線(未示出)，源極118 電氣耦合到存儲陣列的數(shù)據(jù)線(未示出)。在一個實施例中，這些線 在基底112上的互連層中實施并且耦合到常規(guī)電路(例如，線驅(qū)動器、 讀出放大器)用于在存儲陣列操作期間將電壓施加于這些結(jié)構(gòu)或檢測來自這些結(jié)構(gòu)的電流或電壓。此類電路的細節(jié)對本領(lǐng)域技術(shù)人員是已 知的并且該細節(jié)在圖中省略以更清楚地表示這種應(yīng)用的編程特征。在所示實施例中，存儲單元IIO是僅存儲一個邏輯位的1位NVM 單元。然而，其他存儲單元存儲不同數(shù)量的值。在所示實施例中，在 電荷存儲結(jié)構(gòu)114中存儲電荷以在存儲單元110中存儲一位邏輯位。 在所示實施例中，隨著電荷存儲結(jié)構(gòu)114中存儲的負電荷越多，讀取 時存儲單元110的電壓閾值越高。為了讀取單元110中存儲的邏輯值，將讀電壓(VDR)施加到漏極 120 (圖1中由終端Vd所示)并且將讀電壓(VGR)施加到柵極116以 選擇單元。在讀操作期間，讀出放大器或其他讀出電路耦合到漏極。 讀出放大器用于區(qū)分由于電荷存儲結(jié)構(gòu)114中存儲的電荷的第一電平 的第一電壓閾值以及由于電荷存儲結(jié)構(gòu)114中存儲的電荷的第二電平 的第二電壓閾值。通過選擇性地向電荷存儲結(jié)構(gòu)114添加或注入電荷來編程存儲單 元110以存儲特定邏輯值。讀取時，電荷存儲結(jié)構(gòu)114中的注入電荷 向存儲單元110提供高于預(yù)定電壓閾值等級的電壓閾值?？梢杂糜趯㈦姾勺⑷腚姾纱鎯Y(jié)構(gòu)114的一種類型的編程的示例 被稱為源極端注入。使用源極端注入，將編程電壓(Vps)施加到源極 118以及將編程電壓(Vp(3)施加到選擇柵極116。在某些實施例中， 在編程期間，漏極120耦合到電流源或電壓源。如圖1所示，在編程期間，電子從漏極120經(jīng)過溝道區(qū)111注入 到源極118 (見箭頭115)。同樣在編程期間，在所示實施例中，歸因 于由容性耦合到電荷存儲結(jié)構(gòu)114的源極編程電壓(Vsp)產(chǎn)生的垂直 場，電子從漏極120注入到電荷存儲結(jié)構(gòu)114。然而，源極端注入編程在存儲單元110中產(chǎn)生損害，其減少存儲單元提供取決于在電荷存儲結(jié)構(gòu)114中存儲的電荷量的電壓閾值的能 力或在電荷存儲結(jié)構(gòu)114中存儲電荷的能力。因此，NVM單元能編程 有限次數(shù)。該有限的編程減少了使用實施存儲單元110的集成電路的 靈活性。圖2根據(jù)本發(fā)明的一個實施例提出了采用源極端注入的對NVM 單元編程的一個實施例的時序圖。在圖2所示的實施例中，施加于源 極118的編程電壓最初處于較低電平并且在編程周期中增加。在時刻t0，將電壓施加于源極118并且在時刻tl上升到第一電平 (VSP1)。在時刻t2,將編程電壓(VpG)施加于選擇柵極116，以及 將漏極120置于從漏極120拉出電流的情況借此將其電勢從VD,減少到 VD2。在一個實施例中，通過將位線電氣耦合到電流鏡(未示出)而將 漏極120置于拉出電流的狀態(tài)。從時刻t2至?xí)r刻t3,施加于源極118的電壓維持在Vsp,。在時刻 t3，施加于源極118的電壓開始上升直到在時刻t4達到VSP2。施加于 源極118的電壓維持在Vsp2直到時刻t5，此時其開始上升直到在時刻 t6達到電壓Vsp3。從時刻t6到時刻t7，使用施加于源極118的電壓VSP3 對電荷存儲結(jié)構(gòu)114編程。在時刻t7，在所示實施例中，通過從柵極 116移除編程電壓而取消選中(deselected)該單元。同樣在時刻t7， 漏極120脫離從漏極120拉出電流的狀態(tài)，其中漏極120的電壓從VD2 返回到Vd,。在時刻t8，源極118的電壓下降到OV。在一個實施例中，Vsm是7伏特，Vsp2是8.5伏特，Vsp3是10.5 伏特，Vpg是2伏特，Vjm是2.5伏特，并且Vd2是0.7伏特。在一個實 施例中，從時刻t2到時刻t3的時間是3毫秒，時刻t3到時刻t5是4 毫秒，并且從時刻t5到時刻t7的時間是15毫秒，從時刻t0到時刻t8 的總時間小于40毫秒。然而，其他實施例可以例用其他編程電壓和/或時間。在編程期間，從電荷存儲結(jié)構(gòu)114到基底112的垂直場是電荷存儲結(jié)構(gòu)114的電荷加源極電壓(Vs)的函數(shù)。最初，對于擦除的存儲 單元來說，由于缺少處于擦除狀態(tài)的電子，電荷存儲結(jié)構(gòu)114位于較 高電勢。隨著電子被注入到電荷存儲結(jié)構(gòu)114，柵極114的正電荷減少 并且因此隨著編程周期的進行，整個電場減少。在所示實施例中，隨著編程周期的進行，用逐漸增加的源極電壓 執(zhí)行在編程周期期間的編程。由于在編程周期的早期中，源極電壓位 于較低電平(例如，VSP1)，在編程周期的最初階段期間，電荷存儲結(jié) 構(gòu)14和基底112之間的垂直場較低。如果在編程周期的開始最初將Vsp3施加于源板118，那么由于電 荷存儲結(jié)構(gòu)位于其最大正電荷(擦除狀態(tài))以及源極同時位于其最大 電平，則垂直場將處于最大。然而，就圖2所示的實施例，最初使用較低電壓施加于源極118， 在編程周期的最初部分減少了垂直場。隨著電荷被注入到電荷存儲結(jié) 構(gòu)114，減少電荷存儲結(jié)構(gòu)114的正電荷從而減少垂直場。隨著垂直場降低，源極電壓升高。當(dāng)該電壓升高到Vsp2時，更多電荷注入到電荷存儲結(jié)構(gòu)114，從而進一步減少垂直場。因此，到施加最高源極電壓 Vsp3時，電荷存儲結(jié)構(gòu)114的正電荷已減少以至于垂直場顯著低于在編 程周期期間最初施加的VSP3。對于某種類型的NVM單元來說，在編程期間的高垂直場導(dǎo)致對 單元的柵極電介質(zhì)的損害，因此影響單元存儲邏輯值的能力。由于在 所述實施例中因為編程周期的最初的較低源極電壓而降低了垂直場， 由于垂直場導(dǎo)致的編程周期中的損害量也減少了。由于該減少的損害， 存儲單元能經(jīng)受更多的編程周期并維持可操作性。在其他實施例中，施加于柵極和源極的電壓以及它們的持續(xù)時間 可以是不同的。例如，在一個實施例中，施加于源極的電壓可以是從 OV到最大編程源極電壓的連續(xù)線性斜坡函數(shù)。在其他實施例中，該上 升可以具有非線性函數(shù)(例如，拋物線)。其他實施例可以具有不同數(shù)量的源極編程電平，例如2個(Vsh和VSP2)或4個或更多。在所 示實施例中，源極在最長的時間段內(nèi)(例如，當(dāng)執(zhí)行大量編程時)保 持最高電壓(圖2中的VSP3)。然而，在其他實施例中，源極電壓保 持在固定的較低電平的時間段可能長于保持在較高電平的時間段。同樣，在其他實施例中，在時刻t8之后可以執(zhí)行存儲單元的讀周 期以檢測該單元査看其是否正確編程。如果未能正確讀取該單元，則 執(zhí)行另一編程周期。圖3是根據(jù)本發(fā)明的用于對NVM單元編程的編程周期的另一實 施例的時序圖。圖3的實施例與圖2的實施例是不同的，體現(xiàn)在在編 程期間以步進方式和不連續(xù)的方式來增加源極電壓。例如，在時刻tO， 電壓從0電壓增加到VSPI，并且然后在時刻t3從VSP1降到0V。源極 電壓(VSP2)的下一次增加發(fā)生在從時刻t4到時刻t7。在源極電壓降 到O伏特期間(例如，時刻t3到時刻t4以及時刻t7到時刻t8)，取消 選中該單元。在所示實施例中，通過向柵極116施加O伏特來取消選 中單元110 (例如，從時刻t2到時刻t5以及時刻t6到時刻t9)。在圖3的實施例中，在源極電壓的改變期間取消選中該單元。因 此，如果發(fā)生電壓過沖，由于該單元被取消選中，過沖的過度電壓導(dǎo) 致的垂直場的增加不會損害該單元?？梢孕薷膱D2的實施例，以便在上升之前或上升到到電平VSP1、 Vsp2和/或Vsp3期間可以取消選中該單元，因此在當(dāng)過沖可能發(fā)生的上 升結(jié)束點，去確定(de-asserted)該單元。同樣，在某些實施例中，源極電壓步進到下一個更高電壓而不回到如圖3的實施例中所示的0伏 特。圖2和3的編程周期的一個優(yōu)點在于因為在源極電壓的增加之間沒有間歇的讀操作，編程周期是不間斷的。在其他類型的NVM單元中也可利用在編程期間使用的施加于源 極的漸增的電壓。圖4是另一類型的NVM單元的局部側(cè)視圖。NVM單元410包括 兩個偏置柵極，控制柵極430和選擇柵極428。單元410包括氮化物電 荷存儲結(jié)構(gòu)426。結(jié)構(gòu)426、柵極428和柵極430位于基底412上。單 元410包括源極419和漏極418兩者。為了編程單元410和將電荷注入到結(jié)構(gòu)426，將源極編程電壓施加 于源極419，將程序電壓施加于控制柵極430，將編程電壓施加于選擇 柵極42S，以及將較低電壓施加于漏極418。使用該實施例，施加于源 極的電壓在編程期間將增加。在某些實施例中，施加于柵極430的編 程電壓在編程期間也將增加。如這里所述的，在存儲單元的存儲位置讀取期間，術(shù)語源極指示 提供載流子(例如，N溝道器件的電子或P溝道器件的空穴)的存儲 單元的電流電極。漏極是在存儲單元的存儲位置讀取期間接收該載流 子的存儲單元的電流電極。某些NVM具有一個以上的存儲位置，因此， 存儲單元的電流電極的源極或漏極的指定取決于在讀取期間讀取哪個存儲位置。因此，在多存儲位置單元的存儲位置的寫期間將源極或漏 極指定到某個電流電極取決于它在讀取存儲位置期間的用途。一個實施例包括一種對編程非易失性存儲(NVM)單元編程的方 法，所述非易失性存儲單元包括在讀操作期間用作源極的第一電流電極、在讀操作期間用作漏極的第二電流電極、以及用作偏置柵極的控 制電極。該方法包括向第一電流電極施加第一編程電壓并在施加第一 編程電壓之后向第一電流電極施加第二編程電壓。該第二編程電壓大 于第一編程電壓。該方法還包括在施加第一編程電壓的步驟期間，向 控制電極施加編程電壓，以及在施加第一編程電壓的步驟期間，向控 制電極施加編程電壓。在進一步的實施例中，施加第一編程電壓的特 征在于通過上升到第一編程電壓來執(zhí)行。在進一步的實施例中，施加 第二編程電壓進一步特征在于通過從第一編程電壓上升到第二編程電 壓來執(zhí)行。在另一實施例中，在第一時間段施加第一編程電壓，并在 第二時間段施加第二編程電壓。在進一步的實施例中，第二時間段長 于第一時間段。在進一步的實施例中，在施加第一編程電壓和施加第 二編程電壓之間，取消選中NVM單元。在進一步的實施例中，在將第 一編程電壓施加于第一電流電極的步驟和將第二編程電壓施加于第一 電流電極期間，第一編程電壓和第二編程電壓大于施加到控制電極的 電壓。在進一步的實施例中，在將第一編程電壓施加于第一電流電極 的步驟之前，第二電流電極位于第三電壓，在將第一編程電壓施加于 第一電流電極的步驟期間，第二電流電極位于不同于第三電壓的電壓， 在將第二編程電壓施加于第一電流電極的步驟期間，第二電流電極位 于不同于第三電壓的電壓。在進一步的實施例中，在施加第一編程電 壓之后，不間斷地接著施加第二編程電壓。在進一步的實施例中，在 施加第一編程電壓之后，將第三編程電壓施加于第一電流電極，其中 第三編程電壓大于第二編程電壓。在進一步的實施例中，施加第三編 程電壓進一步特征在于通過從第二編程電壓上升到第三編程電壓來執(zhí) 行。在進一步的實施例中，在施加第二編程電壓之后，不間斷地接著 施加第三編程電壓。在進一步的實施例中，在第一時間段施加第一編 程電壓，在第二時間段施加第二編程電壓，以及在第三時間段施加第 三編程電壓。在進一步的實施例中，第三時間期間長于第一時間期間， 以及第三時間期間長于第二時間期間。在進一步的實施例中，該方法還包括在施加第二編程電壓和施加第三編程電壓之間，取消選中NVM 單元。在進一步的實施例中，NVM單元具有從由包括金屬層、多晶硅層、納米晶層和電荷存儲介電層的組中選擇的存儲層。在進一步的實 施例中，將第一編程電壓施加于第一電流電極以及將第二編程電壓施 加于第一電流電極進一步特征在于通過從第一編程電壓上升到第二編 程電壓來執(zhí)行。另一實施例包括一種對非易失性存儲(NVM)單元編程的方法， 所述非易失性存儲單元包括用于讀取NVM單元的偏置柵極、源極、和 漏極。該方法包括在第一時間段向源極施加第一電壓，在施加第一電 壓之后和執(zhí)行NVM單元讀取之前，在第二時間段向源極施加第二電 壓。第二電壓大于第一電壓。該方法包括在施加第二電壓之后和執(zhí)行 NVM單元讀取之前，在第三時間段向源極施加第三電壓。第三電壓大 于第二電壓。在進一步的實施例中，第三時間段長于第一時間段，并 且第三時間段長于第二時間段。另一實施例包括一種對NVM單元編程的方法，所述NVM單元包 括用于讀取NVM單元的偏置柵極、源極、和漏極。該方法包括不間斷 的部分，其包括向源極施加第一電壓以及向源極施加第二電壓。第二 電壓大于第一電壓。該不間斷的部分進一步包括向源極施加第三電壓。 第三電壓大于第二電壓。該方法還包括在向源極施加第一電壓期間向 偏置柵極施加電壓，在向源極施加第二電壓期間向偏置柵極施加電壓， 以及在向源極施加第三電壓期間向偏置柵極施加電壓。雖然已經(jīng)示出和描述了本發(fā)明的特定實施例，本領(lǐng)域的技術(shù)人員 可以理解根據(jù)這里的教導(dǎo)，在不背離本發(fā)明的情況下可以進行各種改 變和修改，并且附加權(quán)利要求在范圍內(nèi)包含更寬的范圍，這些改變和 修改在本發(fā)明的真實精神和范圍內(nèi)。
權(quán)利要求
1.一種對非易失性存儲(NVM)單元編程的方法，所述非易失性存儲單元包括在讀操作期間用作源極的第一電流電極、在讀操作期間用作漏極的第二電流電極、以及用作偏置柵極的控制電極，所述方法包括向所述第一電流電極施加第一編程電壓；在施加所述第一編程電壓之后，向所述第一電流電極施加第二編程電壓，其中所述第二編程電壓大于所述第一編程電壓；以及在施加所述第一編程電壓的步驟期間，向所述控制電極施加編程電壓，以及在施加所述第二編程電壓的步驟期間，向所述控制電極施加編程電壓。
2. 如權(quán)利要求l所述的方法，其中施加所述第一編程電壓的特征 在于通過斜坡上升到所述第一編程電壓來執(zhí)行。
3. 如權(quán)利要求2所述的方法，其中施加所述第二編程電壓的進一 步的特征在于通過從所述第一編程電壓斜坡上升到所述第二編程電壓 來執(zhí)行。
4. 如權(quán)利要求l所述的方法，其中 施加所述第一編程電壓達第一時間段；以及 施加所述第二編程電壓達第二時間段。
5. 如權(quán)利要求4所述的方法，其中所述第二時間段長于所述第一 時間段。
6. 如權(quán)利要求l所述的方法，其中在施加所述第一編程電壓和施 加所述第二編程電壓之間，取消選中所述NVM單元。
7. 如權(quán)利要求l所述的方法，其中在將第一編程電壓施加于所述 第一電流電極的步驟和將第二編程電壓施加于所述第一電流電極的步 驟期間，所述第一編程電壓和所述第二編程電壓大于施加到所述控制 電極的電壓。
8. 如權(quán)利要求l所述的方法，其中在將第一編程電壓施加于所述第一電流電極的步驟之前，所述第 二電流電極處于第三電壓；在將第一編程電壓施加于所述第一電流電極的步驟期間，所述第 二電流電極處于與所述第三電壓不同的電壓；在將第二編程電壓施加于所述第一電流電極的步驟期間，所述第二電流電極處于與所述第三電壓不同的電壓。
9. 如權(quán)利要求1所述的方法，其中在施加所述第一編程電壓之后， 不間斷地接著施加所述第二編程電壓。
10. 如權(quán)利要求1所述的方法，進一步包括在施加所述第一編程 電壓之后，將第三編程電壓施加于所述第一電流電極，其中所述第三 編程電壓大于所述第二編程電壓。
11. 如權(quán)利要求IO所述的方法，其中施加所述第三編程電壓的進 一步的特征在于通過從所述第二編程電壓斜坡上升到所述第三編程電 壓來執(zhí)行。
12. 如權(quán)利要求IO所述的方法，其中在施加所述第二編程電壓之 后，不間斷地接著施加所述第三編程電壓。
13. 如權(quán)利要求IO所述的方法，其中 施加所述第一編程電壓達第一時間段； 施加所述第二編程電壓達第二時間段；施加所述第三編程電壓達第三時間段。
14. 如權(quán)利要求13所述的方法，其中所述第三時間段長于所述第 一時間段，并且所述第三時間段長于所述第二時間段。
15. 如權(quán)利要求IO所述的方法，進一步包括在施加所述第二編程電壓和施加所述第三編程電壓之間，取消選中所述NVM單元。
16. 如權(quán)利要求1所述的方法，其中所述NVM單元具有從由金屬 層、多晶硅層、納米晶體的層和電荷存儲介電層構(gòu)成的組中選擇的存 儲層。
17. 如權(quán)利要求1所述的方法，其中將所述第一編程電壓施加于 所述第一電流電極以及將所述第二編程電壓施加于所述第一電流電極 的進一步的特征在于通過經(jīng)所述第一編程電壓斜坡上升到所述第二編 程電壓來執(zhí)行。
18. —種對非易失性存儲(NVM)單元編程的方法，所述非易失 性存儲單元包括用于讀取所述NVM單元的偏置柵極、源極、和漏極， 所述方法包括向所述源極施加第一電壓達第一時間段；在施加所述第一電壓之后和執(zhí)行所述NVM單元的讀取之前，向 所述源極施加第二電壓達第二時間段，其中所述第二電壓大于所述第 一電壓；以及在施加所述第二電壓之后和執(zhí)行所述NVM單元的讀取之前，向 所述源極施加第三電壓達第三時間段，其中所述第三電壓大于所述第 二電壓。
19. 如權(quán)利要求18所述的方法，其中所述第三時間段長于所述第一時間段，并且所述第三時間段長于所述第二時間段。
20. —種對NVM單元編程的方法，所述NVM單元包括用于讀取 的偏置柵極、源極、和漏極，所述方法包括不間斷的部分，所述方法 包括向所述源極施加第一電壓；向所述源極施加第二電壓，其中所述第二電壓大于所述第一電壓； 向所述源極施加第三電壓，其中所述第三電壓大于所述第二電壓；以及在向所述源極施加所述第一電壓期間向所述偏置柵極施加電壓， 在向所述源極施加所述第二電壓期間向所述偏置柵極施加電壓，以及 在向所述源極施加所述第三電壓期間向所述偏置柵極施加電壓。
全文摘要
一種用于對非易失性存儲(NVM)單元(110)編程的方法，包括向在讀期間用作源極的電流電極(118)施加漸增的電壓。初始的編程源極電壓導(dǎo)致相對較少量的電子注入存儲層。由于相對低的初始電平，減少了橫跨柵極電介質(zhì)的垂直場。由于建立減少垂直場的場的存儲層中的電子，源極電壓的隨后增加并不顯著地提高垂直場。隨著在編程中對柵極電介質(zhì)的危害減少，改進了NVM單元的持久性。
文檔編號G11C16/04GK101243520SQ200680030563
公開日2008年8月13日 申請日期2006年8月16日 優(yōu)先權(quán)日2005年8月23日
發(fā)明者克雷格·A·卡文斯, 勞倫·H·帕克, 馬丁·L·尼塞 申請人:飛思卡爾半導(dǎo)體公司