專利名稱：串行閃存裝置及其預(yù)充電方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃存裝置，更具體地，涉及具有串行輸入/輸出接口的 閃存裝置的雙列預(yù)充電方法。
背景技術(shù)：
閃存裝置是非易失性存儲器裝置，其能夠在沒有電源的情況下長 時期地存儲數(shù)據(jù)。在閃存裝置中，數(shù)據(jù)存儲在具有浮柵晶體管的單元 中，并且數(shù)據(jù)可通過電編程和擦除操作而寫入及擦除。圖1是示出了本領(lǐng)域所公知的疊層?xùn)判烷W存單元的剖視圖。在圖1中示出的疊層^J^型閃存單元100中，源區(qū)3和漏區(qū)4形成在半導(dǎo)體 襯底1上，源區(qū)3和漏區(qū)4之間插入有溝道區(qū)2,并且在溝道區(qū)2上 按順序?qū)盈B隧道氧化物層5、浮柵6、介電薄膜7和控制柵8。介電薄 膜7由氧化物-氮化物-氧化物(ONO)薄膜所形成。源區(qū)3和漏區(qū)4 利用間隔層9形成了 N+區(qū)和N-區(qū)的結(jié)的結(jié)構(gòu)。漏區(qū)4通過位線接觸 區(qū)IO連接至位線11。圖2示出了組成NOR型閃存單元的存儲器陣列。當在NOR型閃 存單元上執(zhí)行電編程操作時，9V或更高的高壓提供至字線WL0至 WL3,并且4V或更高的電壓提供至位線BL0至BL3。因此，電流流 至溝道區(qū)2并且在此過程中產(chǎn)生的熱電子注入浮4冊6中，從而使閃存 單元的閾值電壓升高。當在NOR型閃存單元上執(zhí)行電編擦除操作時， 負壓提供至字線WL0至WL3，并且正高壓提供至襯底l(或圖1中的 "體")。因此，聚集在浮柵6中的多余電子通過隧道氧化物層5釋放 至溝道區(qū)2，從而降低了閃存單元的閾值電壓。用于在閃存單元中寫入和讀出數(shù)據(jù)的地址及命令的外部接口方法 的示例包括并行接口方法和串行接口方法。并行接口指的是這樣一種接口 ，即地址、命令和數(shù)據(jù)在其中并行地輸入并且存儲在相同地址中的數(shù)據(jù)也并行地輸出。更具體地，在用于輸出16個數(shù)據(jù)的"xl6"操作的情況下，地址并行地輸入并且來自 DQO至DQ15的16個數(shù)據(jù)在預(yù)定的時段內(nèi)同時并行地輸出，即tACC (地址至輸出延遲)。另一方面，串行接口指的是這樣一種接口，即在其中，地址、命 令和數(shù)據(jù)通過單個管腳而連續(xù)地輸入并且通過單個管腳而連續(xù)地輸 出。圖3是作為串行接口的示例的串行外設(shè)接口 (SPI)的時序圖。 參見圖3， SPI接口僅利用四個管腳CS#、 SCK、 SI和SO。 CS# 管腳接收用于啟用或停用芯片的芯片選擇信號。SCK管腳接收用于使 數(shù)據(jù)的輸入和輸出同步的數(shù)據(jù)時鐘信號。SI管腳為用于輸入地址、命 令或數(shù)據(jù)的串行輸出管腳。SO管腳為用于將存儲在芯片中的數(shù)據(jù)輸出 的串行輸出管腳。SPI接口包括一個SI管腳和一個SO管腳，因此所 有的數(shù)據(jù)都通過SI和SO管腳輸入和輸出。SPI接口操作的基本原理是在CS弁信號轉(zhuǎn)變?yōu)檫壿嫷碗娖綘顟B(tài)之 后，將SCK時鐘信號激活并且將命令信號輸入至SI管腳。命令信號 通常為一個字節(jié)的信號。進入SI管腳的輸入信號與輸入至SCK管腳 的時鐘信號的上升沿同步，并且進入SO管腳的輸出信號與輸入至SCK 管腳的時鐘信號的下降沿同步。圖4是示出了 SPI接口閃存單元的讀出操作的時序圖。 參見圖4，當CS弁信號從邏輯高態(tài)轉(zhuǎn)變?yōu)檫壿嫷碗娖綘顟B(tài)時選擇 芯片。讀出指令在前八(8)個SCK時鐘內(nèi)輸入，命令值與SCK時鐘 同步。此后，二十四個地址值與SCK時鐘同步地連續(xù)輸入。該二十四 個地址值的前八個通常作為用于選擇扇區(qū)的扇區(qū)地址。之后的八個地 址作為用于選擇字線WL的X地址，且最后的八個地址作為用于選擇 位線B/L的Y地址。在將該二十四個地址輸入之后，讀出數(shù)據(jù)通過SO 管腳與SCK時鐘的下降沿同步地輸出，且輸出數(shù)據(jù)從MSB連續(xù)地輸 出至LSB。圖5是示出了用于閃存單元的示例性位線架構(gòu)和傳感方案的電路圖。圖5示出了包括總位線G一B/L和局部位線L_B/L的分級位線結(jié) 構(gòu)。 一個位線通過開關(guān)晶體管501、 502和503來選擇，開關(guān)晶體管 501、 502和503由從Y解碼器(未示出)產(chǎn)生的列選擇信號YC、 YB 和YA啟動。YC信號和YB信號為用于選擇總位線G—B/L的信號，而 YA信號為用于選擇多個連接至一個總位線G—B/L的局部位線L—B/L 中的一個的信號。在閃存單元中，單元的閾值電壓通過在圖6中的浮柵6中存儲的 電子數(shù)而改變，并且數(shù)據(jù)依靠流進單元中電流的量而感測。為了感測 數(shù)據(jù)，需要預(yù)先執(zhí)行將位線B/L預(yù)充電至預(yù)定電壓電平的操作。當啟 用預(yù)充電信號PCHARGE時，連接至主單元(Main Cell)的晶體管504 和連4妄至參考單元(RefCell)的晶體管514#^啟動。此后，連4妄至主 單元和參考單元的總位線G—B/L和局部位線L一B/L，通過由列選擇信 號YC、 YB和YA選擇的開關(guān)晶體管501、 502和503及由參考列選擇 信號YR選擇的開關(guān)晶體管511、 512和513來預(yù)充電至預(yù)定的電壓電 平。在完成預(yù)充電操作之后，預(yù)充電模式停用而感測操作啟動。在擦 除的單元中，因為單元的閾值電壓低于字線W/L電壓，所以單元啟動 且電流流進該單元中，從而將VM節(jié)點的電壓電平降低至低于預(yù)充電 電平的電平。另一方面，在編程的單元中，因為單元的閾值電壓高于 字線W/L電壓，所以該單元關(guān)閉且沒有電流流進單元中，從而將VM 節(jié)點的電壓電平升高至高于預(yù)充電電平的電平。當VM節(jié)點的電壓電 平升高(轉(zhuǎn)變)至適當?shù)碾娖綍r，感測放大器S/A對VM節(jié)點和VR 節(jié)點進4于感測和i文大。圖6是示出了串行接口閃存單元的數(shù)據(jù)輸出路徑的方塊圖。 在圖6中示出的示例性架構(gòu)中， 一個扇區(qū)由2048列和256 ^f亍形成。 2048列分為十六(16)個1/0組。當輸入地址信號時，^t據(jù)由十六個 感測放大器S/A0至S/ A15感觀'J 。來自十六個感測放大器S/A0至S/ A15 的十六個輸出信號的高半字節(jié)D015至D08或圖7是示出了本領(lǐng)域公知的位線預(yù)充電方案的示意圖。參見圖7,在將全部的用于選擇位線B/L的Y地址YA<3:0〉、 YB〈7:0〉和YC〈3:0〉輸入之后，對連接至開關(guān)晶體管一個局部位線 L—B/L和一個總位線G—B/L進行預(yù)充電。圖8是示出了啟用SPI接口閃存單元的操作的字線的時序圖。參見圖8,讀出操作指令由組成第一字節(jié)的扇區(qū)地址<23:16>、組 成第二字節(jié)的X地址<15:8〉和組成第三字節(jié)的Y地址〈7:0跟隨。在 輸入全部的X地址之后可啟用字線。圖9是示出了在串行接口閃存單元中分別用于預(yù)充電、感測和鎖 存的時序的時序圖。參見圖9, Y地址被選擇性地分配用于列選擇信號YA、 YB和YC 的預(yù)解碼。更具體地，Yad(K7:6〉地址被分配用于YC的預(yù)解碼， YadcK5:3〉地址被分配用于YB的預(yù)解碼，而Yadd〈2:^地址被分配用 于YA的預(yù)解碼。Yad(KO地址被分配用于選擇來自感測放大器S/A0 至S/A15的十六個輸出信號中的一個字節(jié)。在只對一個由Y地址選定的位線B/L進行預(yù)充電和感測的現(xiàn)有方 案中，需要在對選自128個位線中的一個位線B/L進行預(yù)充電之前輸 入全部的地址信號(即Yadd<7:l〉)。也就是說，直到Y(jié)地址的第七位 輸入之后才執(zhí)行預(yù)充電操作。在完成預(yù)充電操作后，預(yù)充電晶體管關(guān) 閉，然后對數(shù)據(jù)執(zhí)行感測操作和鎖存操作。在輸入Y地址的第八位后，可選擇所感測的十六個數(shù)據(jù)的高半字 節(jié)或低半字節(jié)。利用第八Y地址信號，對數(shù)據(jù)輸出進行多路傳輸并且 只將最后的八個數(shù)據(jù)輸出至移位寄存器，從而與SCK時鐘的下降沿同 步地輸出數(shù)據(jù)。因此，在現(xiàn)有的對一個位線進行預(yù)充電的預(yù)充電方法中，預(yù)充電、 感測和數(shù)據(jù)輸出多路傳輸?shù)炔僮餍枰谳斎氲谄遈地址后的1.5個時 鐘內(nèi)完成。通常，因為預(yù)充電時間的范圍是約15ns至約30ns且感測 時間的范圍是約10ns至約20ns,因此預(yù)充電操作和感測操作需要的總 的操作時間范圍是約25ns至約50ns。然而，當為了高速操作而將SCK時鐘的頻率升高時，例如當將SCK時鐘的頻率升高至40MHz或更高時，SCK時鐘的一個時鐘周期 將減少到25ns或更少。因此，用于執(zhí)行預(yù)充電操作和感測操作的時間 將不足從而不能完成該操作。
發(fā)明內(nèi)容
技術(shù)問題本發(fā)明被設(shè)計用來解決上述問題。本發(fā)明的優(yōu)點在于其提供了一 種串行閃存裝置的雙列預(yù)充電方法。本發(fā)明的另 一優(yōu)點在于其提供了 一種用于執(zhí)行雙列預(yù)充電方案且 可在高頻中操作的串行存儲器裝置。技術(shù)方案根據(jù)本發(fā)明的 一 方面，提供了 一種對串行閃存裝置進行預(yù)充電的 方法，其中與時鐘同步地對單個局部位線進行感測，所述方法包括 與第一時鐘同步地對兩個或更多局部位線進行預(yù)放電；以及與第二時 鐘同步地對所述兩個局部位線中的一個進行預(yù)放電，并對另 一局部位 線的數(shù)據(jù)進行感測和放大。在本發(fā)明的實施方式中，所述兩個或更多預(yù)充電的局部位線可獨: 此不相鄰。根據(jù)本發(fā)明的另一方面，提供了一種串行閃存裝置，包括連接 至多個存儲器單元的局部位線；開關(guān)晶體管，其響應(yīng)于列選擇信號將 所述局部位線連接至總位線；以及預(yù)充電晶體管，其響應(yīng)于預(yù)充電信 號對所述總位線進行預(yù)充電。此外，當在第一時鐘激活所述列選擇信 號和所述預(yù)充電信號時，通過將所述局部位線中的兩個或更多連接至 所述總位線來對所述總位線進行預(yù)充電。此外，當在第二時鐘停止所 述列選擇信號時，對所述兩個局部位線中的 一個進行預(yù)放電。在本發(fā)明的實施方式中，串行閃存裝置可包括對所述總位線的數(shù) 據(jù)進行感測和放大的感測放大器。所述感測放大器可在所述第二時鐘 對所述另 一 局部位線的數(shù)據(jù)進行感測和放大。在本發(fā)明的實施方式中，偶數(shù)標號的局部位線分別耦合至偶數(shù)標號的局部位線，并且奇數(shù)標號的局部位線分別耦合至奇數(shù)標號的局部 位線，以使得當由所述列選擇信號選址時所述局部位線彼此不相鄰。根據(jù)本發(fā)明的另一方面，提供了一種串行閃存裝置，包括連接 至多個存儲器單元的局部位線；第一開關(guān)晶體管，其響應(yīng)于第一列選 擇信號將所述局部位線連接至第一總位線；第二開關(guān)晶體管，其響應(yīng) 于第二列選擇信號將所述第一總位線連接至第二總位線；以及預(yù)充電 晶體管，其響應(yīng)于預(yù)充電信號對所述第二總位線進行預(yù)充電。在本發(fā)明中，當在第一時鐘激活所述第二列選擇信號時，所述第一局部位線 中的兩個或更多連接至所述第二總位線。此外，當在第二時鐘激活所 述第一列選擇信號時，所述兩個局部位線中的一個連接至所述第一總 位線。此外，當在第三時鐘停止所述第二列選擇信號時，對所述兩個 總位線中的 一個進行預(yù)放電。在本發(fā)明的實施方式中，所述串行閃存裝置可包括對所述第二總 位線的數(shù)據(jù)進行感測和放大的感測放大器。所述感測放大器在所述第 三時鐘可對連接至另一第一總位線的所述局部位線的數(shù)據(jù)進行感測和 放大。在本發(fā)明的實施方式中，在所述第一時鐘連接至所述第二總位線 的所述第一總位線中的兩個或更多可彼此不相鄰。根據(jù)本發(fā)明的串行閃存裝置，在第 一時鐘對兩個局部位線進行預(yù) 充電后，對所述兩個局部位線中的一個在第二時鐘進行預(yù)放電并對另 一局部位線進行感測和;故大。因此，與其中在每一時鐘對相應(yīng)的局部 位線進行預(yù)充電的現(xiàn)有的預(yù)充電方法相比，根據(jù)本發(fā)明的串行閃存裝 置及其預(yù)充電方法，易于保證用于執(zhí)行預(yù)充電操作和感測操作的時間。 此外，根據(jù)本發(fā)明的串行閃存裝置，因為兩個預(yù)充電的局部位線彼此 不相鄰，所以能夠消除耦合噪聲效應(yīng)。


通過結(jié)合附圖來對本發(fā)明的示例性實施方式進行詳細描述，本發(fā) 明的上述以及其他特征和優(yōu)點將會更加顯而易見，其中圖1是示出了本領(lǐng)域所公知的疊層?xùn)判烷W存單元的剖視圖；9圖2示出了組成NOR型閃存單元的存儲器陣列；圖3是作為串行接口的示例的串行外設(shè)接口 (SPI)的時序圖；圖4是示出了 SPI接口閃存單元的讀出操作的時序圖；圖5是示出了用于閃存單元的示例性位線架構(gòu)和傳感方案的電路圖；圖6是示出了串行接口閃存單元的數(shù)據(jù)輸出路徑的方塊圖； 圖7是示出了本領(lǐng)域公知的位線預(yù)充電方案的示意圖； 圖8是示出了啟用SPI接口閃存單元的操作的字線的時序圖； 圖9是示出了在串行接口閃存單元中分別用于預(yù)充電、感測和鎖 存的時序的時序圖；圖10是示出了根據(jù)本發(fā)明的實施方式的雙列預(yù)充電方案的時序圖；圖11和圖12詳細示出了雙列預(yù)充電方案；圖13是示出了在雙列預(yù)充電方案中的預(yù)充電、感測和數(shù)據(jù)輸出多 路傳輸?shù)牟僮鞯臅r序圖；圖14和圖15示出了雙列預(yù)充電方案中的位線-至-位線耦合噪聲；以及圖16是示出了根據(jù)本發(fā)明的另一實施方式的雙列預(yù)充電方案的 時序圖。
具體實施方式
在下文中，將結(jié)合附圖來對本發(fā)明的示例性實施方式進行詳細描 述，以使得本領(lǐng)域技術(shù)人員能夠易于實現(xiàn)本發(fā)明。然而，本發(fā)明能以 多種方式實施，而不限于所述示例性實施方式。在附圖中同樣的標號 表示同樣的元件。圖。與圖9類似，將如圖9所述的用于列選擇信號YA、 YB和YC的 預(yù)解碼的Y地址的分配方法應(yīng)用于圖10。也就是i兌，Yad(K7:6》也址 被分配用于YC的預(yù)解碼，YadcK5:3〉地址被分配用于YB的預(yù)解碼， 而Yadd〈2:〉地址被分配用于YA的預(yù)解碼。Yadd〈0〉地址被分配用于選擇來自感測放大器S/AO至S/A15的十六個輸出信號中的一個字節(jié)。 參見圖10，預(yù)充電操作于第六SCK時鐘信號啟動，在該預(yù)充電 操作中Yad(K2〉地址(即YA信號的MSB)被輸入。更具體地，因為 只利用YA信號的第七LSB地址之前的第六Y地址時鐘上的YA信號 的MSB地址來執(zhí)行預(yù)解碼操作，所以四個局部位線中的兩個同時預(yù)充 電。此后，當YA信號的第七LSB地址flr入時，兩個預(yù)充電的局部位 線中的未選定的一個進行預(yù)放電(即預(yù)充電關(guān)閉)，而選定的另一預(yù)充 電的局部位線保持在預(yù)充電的狀態(tài)中。幾個納秒(ns)對于對另一局部位線進行預(yù)放電(disprecharge ) 來說是足夠的，該另一局部位線是當YA信號的LSB地址在第七Y地 址時鐘輸入時，從在第六Y地址時鐘預(yù)充電的兩個局部位線中^皮最后 選擇的。因此，該周期被用于維持一列(或位線)的預(yù)充電狀態(tài)。當 未選定的列完全預(yù)放電時，例如將晶體管(圖5中的504)禁用而啟 動感測操作。當感測操作完成時，將所感測的數(shù)據(jù)鎖存。當YaddO〉地址在第 八Y地址時鐘輸入時，數(shù)據(jù)輸出被多路傳輸至移位寄存器且數(shù)據(jù)與 SCK時鐘信號的下降沿同步地輸出。根據(jù)本實施方式，因為與現(xiàn)有技術(shù)相比預(yù)充電操作提前一個時鐘 啟動，所以預(yù)充電時間可大大地縮短，乂人而能夠進行高速操作。通常， 因為用于對在第七Y地址時鐘未選定的局部位線進行預(yù)放電的時間范 圍是約5ns至約8ns，用于感測和鎖存操作的時間范圍是約10ns至約 20ns,所以SCK時鐘的一個時鐘周期可減少到15ns (66MHz),從而 能夠進行高速操作。圖11和圖12詳細示出了雙列預(yù)充電方案，其中最后選擇了位于 YA〈0〉;也址的局部位線。參見圖11,當?shù)诹鵜地址輸入時，YA信號的LSB地址處于"無 關(guān)的"狀態(tài)，并且對在YA〈0〉地址和YA< 1 >地址的局部位線同時進行 預(yù)充電。此后，當在第七Y地址時鐘輸入YaddO〉地址時，對位于 YA〈1〉地址的局部位線進行預(yù);改電。位于YAO地址的局部位線在預(yù) 充電部分保持約幾納秒(ns)。然后，當YA開關(guān)晶體管完全關(guān)閉時啟動感測#:作。在圖12中，假定連接至位于YAO地址的局部位線的單元晶體管處于擦除狀態(tài)。因為當啟用字線W/L時，單元晶體管處于導(dǎo)通狀態(tài)， 所以位于YAO地址的局部位線通過單元晶體管而放電至地電壓 gnd。當啟動感測:操作時，電流通過位于YAO地址的局部位線而流至選定的單元晶體管，并且感測放大器S/A的輸入電平依靠單元晶體管 處于擦除的或編程的狀態(tài)而改變。更具體地，當單元處于編程的狀態(tài) 時，單元晶體管處于關(guān)閉狀態(tài)，從而使在感測放大器S/A的VM節(jié)點 處的輸入電平升高。另一方面，當單元處于擦除的狀態(tài)時，單元晶體 管處于導(dǎo)通狀態(tài)，從而使在感測放大器S/A的VM節(jié)點處的輸入電平 降低。在執(zhí)行了預(yù)定時段的感測操作后，感測放大器S/A對數(shù)據(jù)進行圖13是示出了在雙列預(yù)充電方案中的預(yù)充電、感測和數(shù)據(jù)輸出多 路傳輸?shù)牟僮鞯臅r序圖。參見圖13，雙列預(yù)充電操作在第六Y地址時鐘啟動，而感測操作 和鎖存操作在第七Y地址時鐘啟動。當數(shù)據(jù)輸出在第八Y地址時鐘被 多路輸出時，MSB數(shù)據(jù)DQ7與第八Y地址時鐘的下降沿同步地輸出。 此后，連續(xù)地輸出連續(xù)數(shù)據(jù)DQ6、 DQ5...，等等。圖14和圖15示出了雙列預(yù)充電方案中的位線-至-位線耦合噪聲。參見圖14，當Y地址以從YA〈0〉地址至YA〈3〉地址的次序被分 配至局部位線、且未選定的局部位線^皮;故電時，選定的局部位線受到 耦合噪聲效應(yīng)的影響。因此，耦合噪聲使感測容限(sensing margin) 惡化。在圖15中示出Y地址中，偶數(shù)標號的局部位線分別耦合至偶數(shù) 標號的局部位線，并且奇數(shù)標號的局部位線分別耦合至奇數(shù)標號的局 部位線，/人而形成該Y地址。也就是說，局部位線以YA<0〉、 YA<2〉、 YA〈1〉和YA〈3〉的次序排列。因此，當位于YAO〉和YAO地址的局 部位線預(yù)充電且此后位于YAO地址的局部位線纟皮預(yù);改電時，因為4立 于YA〈2〉地址的局部位線起屏蔽線的作用，所以位于YA〈0地址的局部位線不會引起對位于YA〈1〉地址的局部位線的耦合噪聲。圖16是示出了根據(jù)本發(fā)明的另一實施方式的雙列預(yù)充電方案的 時序圖。參見圖16， Y地址被選擇性地分配用于列選擇信號YA、 YB和 YC的預(yù)解碼。更具體地，YadcK7:6:^也址被分配用于YC的預(yù)解碼， YadcK5，4，^地址被分配用于YB的預(yù)解碼，而Yad(K3:2〉地址被分配用 于YA的預(yù)解碼。YaddO〉地址被分配用于選擇來自感測放大器S/A0 至S/A15的十六個輸出信號中的一個字節(jié)。因為用于YA預(yù)解碼的地址信號已經(jīng)在第六Y地址時鐘輸入，所 以一個局部位線從在第六Y地址時鐘的四個局部位線中選擇。然而， 因為用于選擇總位線的YB預(yù)解碼地址的LSB在第七Y地址時鐘輸 入，所以當YB預(yù)解碼的LSB處于"無關(guān)的"狀態(tài)時，對兩個整體位 線進行預(yù)充電。甚至當YB預(yù)解碼的LSB在第七Y地址時鐘輸入且未 選定的總位線被放電至地電壓gnd時，位于YB〈2〉地址的總位線也起 屏蔽線的作用。因此，能夠消除在總位線以及局部位線上的耦合噪聲 效應(yīng)。工業(yè)適用性根據(jù)本發(fā)明的串行閃存裝置，在第 一 時鐘對兩個局部位線進行預(yù) 充電后，在第二時鐘對所述兩個局部位線中的一個進行預(yù)放電并對另 一局部位線的數(shù)據(jù)進行感測和放大。因此，與其中在每一時鐘對相應(yīng) 的局部位線進行預(yù)充電的現(xiàn)有的預(yù)充電方法相比，根據(jù)本發(fā)明的串行 閃存裝置及其預(yù)充電方法，易于保證用于執(zhí)行預(yù)充電操作和感測操作 的時間。此外，根據(jù)本發(fā)明的串行閃存裝置，因為兩個預(yù)充電的局部位線 彼此不相鄰，所以能夠消除耦合噪聲效應(yīng)。雖然對本發(fā)明的示例性實施方式進行了詳細描述，但本發(fā)明并不 限于該示例性實施方式，本領(lǐng)域技術(shù)人員可以理解，在不脫離如權(quán)利 要求所公開的本發(fā)明的范圍和精神的情況下，可對本發(fā)明進行各種修 改、添加和置換。
權(quán)利要求
1.一種對串行閃存裝置進行預(yù)充電的方法，其中與時鐘同步地對單個局部位線數(shù)據(jù)進行感測，所述方法包括與第一時鐘同步地對兩個或更多局部位線進行預(yù)充電；以及與第二時鐘同步地對所述兩個局部位線中的一個進行預(yù)放電，并對另一局部位線的數(shù)據(jù)進行感測和放大。
2. 如權(quán)利要求l所述的方法，其中，在所述預(yù)充電操作中，所述 兩個預(yù)充電的局部位線纟皮此不相鄰。
3. —種串行閃存裝置，包括 連接至多個存儲器單元的局部位線；開關(guān)晶體管，其響應(yīng)于列選擇信號將所述局部位線連接至總位線；以及預(yù)充電晶體管，其響應(yīng)于預(yù)充電信號對所述總位線進行預(yù)充電， 其中當在第一時鐘激活所述列選擇信號和所述預(yù)充電信號時，通過將所述局部位線中的兩個或更多連接至所述總位線來對所述總位線進行預(yù)充電，以及其中當在第二時鐘停止所述列選擇信號時，對所述兩個局部位線中的一個進行預(yù)》文電。
4. 如權(quán)利要求3所述的裝置，進一步包括對所述總位線的數(shù)據(jù)進 4亍感測和;故大的感測;故大器，其中所述感測放大器在所述第二時鐘對所述另一局部位線的數(shù)據(jù) 進行感測和放大。
5. 如權(quán)利要求3所述的裝置，其中在所述第一時鐘預(yù)充電的所述 兩個或更多局部位線4皮此不相鄰。
6. 如權(quán)利要求3所述的裝置，其中偶數(shù)標號的局部位線分別耦合 至偶數(shù)標號的局部位線，并且奇數(shù)標號的局部位線分別耦合至奇數(shù)標 號的局部位線，以使得當由所述列選擇信號選址時所述局部位線彼此 不相鄰。
7. —種串行閃存裝置，包括 連接至多個存儲器單元的局部位線；第一開關(guān)晶體管，其響應(yīng)于第一列選擇信號將所述局部位線連接 至第一總位線；第二開關(guān)晶體管，其響應(yīng)于第二列選擇信號將所述第一總位線連 接至第二總位線；以及預(yù)充電晶體管，其響應(yīng)于預(yù)充電信號對所述第二總位線進行預(yù)充電，其中當在第一時鐘激活所述第二列選擇信號時，所述第一局部位 線中的兩個或更多連接至所述第二總位線，其中當在第二時鐘激活所述第一列選擇信號時，所述兩個局部位 線中的一個連接至所述第一總位線，以及其中當在第三時鐘停止所述第二列選擇信號時，對所述兩個總位 線中的一個進行預(yù)放電。
8. 如權(quán)利要求7所述的裝置，進一步包括對所述第二總位線的數(shù) 據(jù)進行感測和》t大的感測放大器，其中所述感測放大器在所述第三時鐘對連接至另一第一總位線的 所述局部位線的數(shù)據(jù)進行感測和放大。
9. 如權(quán)利要求7所述的裝置，其中在所述第一時鐘連接至所述第 二總位線的所述第一總位線中的兩個或更多彼此不相鄰。
全文摘要
本文提供了一種串行閃存裝置及其預(yù)充電的方法，其中與時鐘同步地對單個局部位線數(shù)據(jù)進行感測。該方法包括與第一時鐘同步地對兩個或更多局部位線進行預(yù)充電；以及與第二時鐘同步地對兩個局部位線中的一個進行預(yù)放電，并對另一局部位線的數(shù)據(jù)進行感測和放大。因此，兩個預(yù)充電的局部位線彼此不相鄰，從而消除了耦合噪聲效應(yīng)。此外，與其中在每一時鐘對相應(yīng)的局部位線進行預(yù)充電的現(xiàn)有的預(yù)充電方法相比，用于執(zhí)行預(yù)充電操作和感測操作的時間易于保證。
文檔編號G11C16/02GK101263561SQ200680033147
公開日2008年9月10日 申請日期2006年9月11日 優(yōu)先權(quán)日2005年9月9日
發(fā)明者權(quán)奇元, 李昇根, 李相容, 桂勛佑, 鄭鐘倍, 金承德 申請人:株式會社伊柯塞爾半導(dǎo)體