專利名稱：具有定時信息的反向耦合效應(yīng)的制作方法
具有定時信息的反向耦合效應(yīng)
技術(shù)領(lǐng)城
本文描述的技術(shù)涉及非易失性存儲器。
狄*
半導(dǎo)體存儲器已變得越來越普遍運用在各種電子裝置中。舉例來說，蜂窩式電話、 數(shù)字相機、個人數(shù)字助理、移動計算裝置、非移動計算裝置及其它裝置中均使用非易失 性半導(dǎo)體存儲器。電可擦除可編程只讀存儲器(EEPROM)及快閃存儲器是最普遍的非 易失性半導(dǎo)體存儲器。
EEPROM及快閃存儲器兩者均利用半導(dǎo)體襯底中定位在溝道區(qū)上方且絕緣于溝道 區(qū)的浮動?xùn)艠O。所述浮動?xùn)艠O定位在源極區(qū)與漏極區(qū)之間?？刂茤艠O提供在浮動?xùn)艠O上 方且絕緣于浮動?xùn)艠O。晶體管的閑值電壓受控于浮動?xùn)艠O上所保留的電荷量。即，在接 通晶體管之前為允許其源極與漏極之間的導(dǎo)電而必須施加到控制柵極的最小電壓量受 控于浮動?xùn)艠O上的電荷電平。
當(dāng)編程EEPROM或快閃存儲器裝置(例如NAND型快閃存儲器裝置)時，通常編 程電壓被施加到控制柵極且位線被接地。來自溝道的電子被注入到浮動?xùn)艠O。當(dāng)電子累 積在浮動?xùn)艠O中時，浮動?xùn)艠O變成帶負電，并且存儲器單元的閾值電壓上升，使得存儲 器單元處于經(jīng)編程狀態(tài)。關(guān)于編程的更多信息，可參看美國專利案第6,859,397號及2003 年7月29日申請的美國專利申請案第10/629,068號標(biāo)題為"對經(jīng)編程存儲器進行檢測 (Detecting Over Programmed Memory)",所述兩個申請案全文以引用方式并入本文中。
一些EEPROM及快閃存儲器裝置具有用于存儲兩種范圍電荷的浮動?xùn)艠O，并且因 此可在兩種狀態(tài)(經(jīng)擦除狀態(tài)與經(jīng)編程狀態(tài))之間編程/擦除存儲器單元。所述快閃存儲 器裝置有時候稱為二進制(binary)快閃存儲器裝置。
一種多狀態(tài)快閃存儲器裝置通過識別以禁用范圍相分隔的多重相異允許/有效編程 閾值電壓范圍予以實施。每一相異閾值電壓范圍對應(yīng)于用于存儲器裝置中編碼的各組數(shù) 據(jù)位的預(yù)定值。
浮動?xùn)艠O上存儲的表觀電荷(apparent charge)的移位可起因于基于相鄰或附近浮 動?xùn)艠O中存儲的電荷的電場耦合而發(fā)生。美國專利案第5,867,429號中描述此浮動?xùn)艠O到浮動?xùn)艠O耦合現(xiàn)象，所述申請案全文以引用方式并入本文中.可引起耦合到目標(biāo)浮動 柵極的浮動?xùn)艠O可包括位于相同位線上的浮動?xùn)艠O；位于相同字線上的浮動?xùn)艠O；或 從目標(biāo)浮動?xùn)艠O跨越的浮動?xùn)艠O，因為所述浮動?xùn)艠O是位于另一位線與另一字線兩者 上。
浮動?xùn)艠O到浮動?xùn)艠O耦合現(xiàn)象最顯著發(fā)生于在不同時間經(jīng)編程的若干組存儲器單 元之間。舉例來說，第一存儲器單元經(jīng)編程以將一電荷電平加到其浮動?xùn)艠O，其對應(yīng)于 一組數(shù)據(jù)。其后， 一個或一個以上鄰近存儲器單元經(jīng)編程，以將一電荷電平加到其浮動 柵極，其對應(yīng)于第二組數(shù)據(jù)。所述鄰近存儲器單元中的一個或一個以上存儲器單元經(jīng)編 程之后，因為所述鄰近存儲器單元上的電荷耦合到所述第一存儲器單元的效應(yīng)，所以從 所述第一存儲器單元讀取的電荷電平似乎不同于所編程的電荷電平。來自鄰近存儲器單 元的耦合可使正在讀取的表觀電荷電平移位，其移位量足以導(dǎo)致錯誤讀取所存儲的數(shù) 據(jù)。
因為在多狀態(tài)裝置屮所允許的閾值電壓范圍與禁用范圍窄于二進制裝置，所以對于 多狀態(tài)裝置更關(guān)心浮動?xùn)艠O到浮動?xùn)艠O耦合的效應(yīng)。
隨著存儲器單元尺寸持續(xù)縮小，預(yù)期自然閾值電壓編程與擦除分布歸因于短溝道效 應(yīng)、較大的氧化物厚度/耦合比率變化及更大的溝道摻雜物波動而增大，因而減小介于相 鄰狀態(tài)之間的可用分隔。與僅使用兩種狀態(tài)的存儲器(二進制存儲器)相比，多狀態(tài)存 儲器的此效應(yīng)更加顯著。另外，介于字線之間的空間及介于位線之間的空間的減小還將 增大介于相鄰浮動?xùn)艠O之間的耦合。
為了補償介于相鄰浮動?xùn)艠O之間的耦合，如果鄰近存儲器單元繼給定存儲器單元之 后予以編程，則對所述給定存儲器單元的讀取過程將考慮所述鄰近存儲器單元的經(jīng)編程 狀態(tài)。本發(fā)明揭示用于確定所述鄰近存儲器單元是在所述給定存儲器單元之前或之后予 以編程的技術(shù)。
一個實施例包括存取針對一組數(shù)據(jù)所定制的經(jīng)存儲定時信息，所述組數(shù)據(jù)存儲在
一個或一個以上非易失性存儲元件中；及從所述一個或一 個以上非易失性存儲元件讀取
所述組數(shù)據(jù)。讀取所述數(shù)據(jù)包括基于所述定時信息來選擇性補償所述組數(shù)據(jù)中的一個或 一個以上電位錯誤。
--個示范性實施方案包括多個非易失性存儲元件；--組字線，其連接到所述非易 失性存儲元件；及一個或一個以上管理電路，其與所述非易失性存儲元件通信。所述一個或一個以上管理電路以一非預(yù)定義的字線順序，將數(shù)據(jù)編程到所述非易失性存儲元件 中。所述編程包括存儲所述數(shù)據(jù)的定時信息。所述一個或一個以上管理電路從非易失性 存儲系統(tǒng)讀取所述數(shù)據(jù)包括如果所述經(jīng)存儲的定時信息指示鄰近非易失性存儲元件的 編程時間可能晚于存儲所述數(shù)據(jù)的非易失性存儲元件，則補償介于非易失性存儲元件之 間的耦合。
關(guān)悲


圖1為NAND串的俯視圖。
圖2為NAND串的等效電路圖。
圖3為NAND串的橫截面圖。
圖4為非易失性存儲器系統(tǒng)的框圖。
圖5為非易失性存儲器陣列的框圖。
圖6繪示一組示范性閑值電壓分布。
圖7繪示一組示范性閾值電壓分布。
圖8A-C展示各種閾值電壓分布且描述用于編程非易失性存儲器的過程。 圖9為描述用于編程非易失性存儲器過程的一個實施例的流程圖。 圖IO為描述用于讀取非易失性存儲器過程的一個實施例的流程圖。 圖ll為繪示一頁(或其它單位)數(shù)據(jù)的框圖。 圖12為描述用于編程非易失性存儲器過程的一個實施例的流程圖。 圖13為描述用于讀取非易失性存儲器過程的一個實施例的流程圖。 圖14為描述用于讀取字線上存儲器單元過程的一個實施例的流程圖，其未使用偏 移量來補償耦合。
圖15A為描述用于讀取字線上存儲器單元過程的一個實施例的流程圖，其使用偏移 量來補償耦合。
圖15B為描述用于讀取字線上存儲器單元過程的一個實施例的流程圖，其使用偏移 量來補償耦合。
圖16為繪示一頁(或其它單位)數(shù)據(jù)的框圖。 圖17為描述歷史數(shù)據(jù)的圖表。
圖18為描述用于編程非易失性存儲器過程的一個實施例的流程圖。 圖19為描述用于確定歷史數(shù)據(jù)過程的--個實施例的流程圖。 圖20為描述用于讀取非易失性存儲器過程的一個實施例的流程圖。圖21為描述用于執(zhí)行讀取操作過程的一個實施例的流程圖，其考慮到來自鄰近存 儲器單元的耦合。
圖22為描述用于執(zhí)行讀取操作過程的 個實施例的流程圖，其考慮到來自鄰近存 儲器單元的耦合。
具體實施例方式
適合實施本發(fā)明的非易失性存儲器系統(tǒng)的一個實例使用NAND型快閃存儲器結(jié)構(gòu)， 其包括介于兩個選擇柵極之間的串聯(lián)排列的多個晶體管。所述串聯(lián)的晶體管與所述選擇 柵極稱為NAND串。圖1為展示一NAND串的俯視圖。圖2為其等效電路。圖1及圖 2所繪示的NAND串包括夾在第一選擇柵極120與第二選擇柵極122之間串聯(lián)的四個晶 體管100、 102、 104和106。選擇柵極120連接所述NAND串到位線觸點126。選擇柵 極122連接所述NAND串到源極線觸點128。通過將適當(dāng)電壓施加到控制柵極120CG 來控制選擇柵極120。通過將適當(dāng)電壓施加到控制柵極122CG來控制選擇柵極122。晶 體管IOO、 102、 104和106中每一者均具有控制柵極及浮動?xùn)艠O。晶體管100具有控制 柵極IOOCG及浮動?xùn)艠OIOOFG。晶體管102包括控制柵極102CG及浮動?xùn)艠O102FG。 晶體管104包括控制柵極104CG及浮動?xùn)艠O104FG。晶體管106包括控制柵極106CG 及浮動?xùn)艠O106FG?？刂茤艠O100CG連接到字線WL3,控制柵極102CG連接到字線 WL2，控制柵極104CG連接到字線WL1，及控制柵極106CG連接到字線WLO。在一個 實施例中，晶體管IOO、 102、 104和106每一者均為存儲器單元。在其它實施例中，存 儲器單元可包括多個晶體管，或可能不同于圖l及圖2所繪示的存儲器單元。選擇柵極 120連接到選擇線SGD。選擇柵極122連接到選擇線SGS。
圖3提供上文所述的NAND串的橫截面圖。如圖3所示，NAND串的晶體管形成 在p阱區(qū)140中。每一晶體管包括一種堆疊柵極結(jié)構(gòu)，其由控制柵極(IOOCG、 102CG、 104CG和106CG)與浮動?xùn)艠O(IOOFG、 102FG、 104FG和106FG)組成。浮動?xùn)艠O形 成在氧化物或其它介電膜頂部上的p阱表面上?？刂茤艠O在浮動?xùn)艠O上方，其中多晶硅 間介電層使控制柵極與浮動?xùn)艠O相分隔。存儲器單元(100、 102、 104和106)的控制 柵極形成字線。鄰近單元之間共享N+摻雜層130、 132、 134、 136和138,藉此使單元 互相串聯(lián)連接而形成一NAND串。所述N+摻雜層形成所述單元中的每一者的源極及漏 極。舉例來說，N+摻雜層130充當(dāng)晶體管122的漏極及晶體管106的源極；N+摻雜層 132充當(dāng)晶體管106的漏極及晶體管104的源極N+摻雜層134充當(dāng)晶體管104的漏極 及晶體管102的源極；N+摻雜層136充當(dāng)晶體管102的漏極及晶體管100的源極及N+摻雜層138充當(dāng)晶體管100的漏極及晶體管120的源極。N+摻雜層126連接到所述 NAND串的位線，而N+摻雜層128連接到多個NAND串的共同源極線。
請注意，雖然圖l-3展示所述NAND串中的四個存儲器單元，但是僅提供使用四個 晶體管作為實例。連同本文描述的技術(shù)一起使用的NAND串可具有少于四個存儲器單元 或多于四個存儲器單元。舉例來說， 一些NAND串將包括8個存儲器單元、16個存儲 器單元、32個存儲器單元、64個存儲器單元等等。本文中的論述未限定NAND串中的
任何特定存儲器單元數(shù)量.
每--存儲器單元可存儲以模擬或數(shù)字形式表示的數(shù)據(jù)。當(dāng)存儲一個數(shù)字數(shù)據(jù)位時，
存儲器單元的可能的閎值電壓范圍可被劃分成經(jīng)指派為邏輯數(shù)據(jù)"1"及"0"的兩個范 圍。在NAND快閃存儲器的一個實例中，存儲器單元被擦除之后的電壓閾值為負且被定 義為邏輯"l"。編程操作之后的閾值電壓為正且被定義為邏輯"0"。當(dāng)閾值電壓為負且 嘗試通過施加O伏到控制柵極來進行讀取時，存儲器單元將接通以指示出正在存儲邏輯 "1"。當(dāng)閾值電壓為正且嘗試通過施加0伏到控制柵極來進行讀取操作時，存儲器單元 不會接通，其指示存儲邏輯"0"。
存儲器單元還可以存儲多個狀態(tài)，藉此存儲多個數(shù)字數(shù)據(jù)位。在存儲多個狀態(tài)的數(shù)
據(jù)時，閾值電壓窗口被劃分成若干狀態(tài)。舉例來說，如果使用四個狀態(tài)，則將有指派給 數(shù)據(jù)值"ll"、 "10"、 "01"及"00"的四個閩值電壓范圍。在NAND型存儲器的一個實 例中，擦除操作之后的閾值電壓為負且被定義為"ll"。正閾值電壓用于狀態(tài)"10"、 "01" 及"00"。在一些實施方案中，使用格雷碼(Gray code)指派，將數(shù)據(jù)值(例如，邏輯 狀態(tài))指派給所述閾值范圍，使得如果浮動?xùn)艠O的閾值電壓錯誤地移位到其鄰近物理狀 態(tài)，則僅一個位將受到影響。介于編程于存儲器單元中的數(shù)據(jù)與所述單元的閾值電壓范 圍之間的特定關(guān)系取決于存儲器單元所采用的數(shù)據(jù)編碼方案。舉例來說，美國專利案第 6,222,762號及2003年6月13日申請的美國專利申請案第10/461,244號"存儲器系統(tǒng)的 跟蹤單元(Tracking Cells For A Memory System)"描述用于多狀態(tài)快閃存儲器單元的各 種數(shù)據(jù)編碼方案，所述申請案全文以引用方式并入本文中。
以下美國專利案/專利申請案中提供NAND型快閃存儲器及其操作的相關(guān)實例美 國專利案第5,570,315號美國專利案第5,774,397號美國專利案第6,046,935號；美 國專利案第5,386,422號美國專利案第6,456,528號及美國專利申請案序號第09/893,277 號(公告第US2003/0002348號)，所有所述申請案全文均以引用方式并入本文中。除了 NAND快閃存儲器以外的其它類型非易失性存儲器也可用于本發(fā)明。
對快閃EEPROM系統(tǒng)有用的另一類型存儲器單元利用非導(dǎo)電介電材料來取代導(dǎo)電浮動?xùn)艠O，以用非易失性方式來存儲電荷。1987年3月IEEE電子裝置學(xué)刊(正EE Electron Device Letters)第EDL-8巻第3號第93-95頁陳(Chan)等人的"真正單晶體管氧化物 -氣化物-氣化物EEPROM裝置(A True Single-Transistor Oxide-Nitride-Oxide EEPROM Device)"文章中描述此種單元。由氧化硅、氮化硅、氧化硅("ONO")所形成的三層 電介質(zhì)被夾在導(dǎo)電控制柵極與在存儲器單元溝道上方的半導(dǎo)性襯底的表面之間。可通過 將電子從所述單元溝道注入到氮化物(此處電子被捕獲且存儲在受限區(qū)域中)中，來編 程所述單元。接著，此存儲的電荷以可檢測方式改變所述單元的溝道的一部分的閾值電 壓。通過將熱空穴注入到氮化物屮來擦除單元。還請參看正EE固態(tài)電路期刊(IEEE Journal of Solid-State Circuits),第26巻，第4號，1991年4月，第497-501頁，野崎(Nozaki) 等人的"用于半導(dǎo)體盤應(yīng)用的具有MONOS存儲器單元的1 Mb EEPROM (A 1-Mb EEPROM with MONOS Memory Cell for Semiconductor Disk Application)",其描述在一 分割柵極配置中的類似元件，在此配置中一摻雜多晶硅柵極延伸于所述存儲器單元溝道 的一部分上以形成單獨的選擇晶體管。前述兩個論文其全部內(nèi)容以引用方式并入本文 中。在威廉D布朗(William D. Brown)與喬E布魯爾(Joe E. Brewer)所編輯的"非 易失性半導(dǎo)體存儲器技術(shù)(Nonvolatile Semiconductor Memory Technology)" (1998年 正EE出版社)的1.2章節(jié)中提到編程技術(shù)，而且還在所述章節(jié)中描述可將其應(yīng)用于介電 電荷捕獲裝置，其以引用方式并入本文中。此段落中所述的存儲器單元也可經(jīng)歷鄰近存 儲器單元之間的耦合。因而，本文所述的技術(shù)還應(yīng)用于不同存儲器單元的介電區(qū)域之間 的耦合。
正EE電子裝置學(xué)刊，第21巻，第11號，2000年11月，第543-545頁，艾坦(Eitan) 等人的"NROM: —種新穎的局部捕獲、二位非易失性存儲器單元(NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell)"中已描述在每一單元中存儲兩個位 的另 -種方法。ONO介電層延伸跨越源極與漏極擴散物之間的溝道。 一個數(shù)據(jù)位的電荷 在與漏極相鄰的介電層中局部化，且另一數(shù)據(jù)位的電荷在與源極相鄰的介電層中局部 化。通過單獨讀取在電介質(zhì)內(nèi)的空間分離電荷存儲區(qū)域的二進制狀態(tài)來獲得多狀態(tài)數(shù)據(jù) 存儲。此段落中所述的存儲器單元也可用于本發(fā)明。
圖4為快閃存儲器系統(tǒng)的一個實施例的框圖。存儲器單元陣列202受控于列控制電 路204、行控制電路206、 c-源極控制電路210及p阱控制電路208。列控制電路204連 接到存儲器單元陣列202的位線，用于讀取存儲器單元中存儲的數(shù)據(jù)在編程操作期 間確定存儲器單元的狀態(tài)；及控制位線的電位電平，以促進編程或抑制編程。行控制電 路206連接到字線，用以選擇所述字線中的一者施加讀取電壓施加編程電壓及施加擦除電壓。舉例來說，EPROM與快閃存儲器電路中使用的編程電壓電平高于存儲 器電路正常使用的電壓。其經(jīng)常髙于供應(yīng)到電路的電壓。所述較髙電壓優(yōu)選通過行控制 電路206 (或在其它處)中的電荷泵而產(chǎn)生，在一個實例中，電荷泵實質(zhì)上將電荷灌注 于電容性字線中，以將其充電到較髙電壓。電荷泵接收輸入電壓Vin,并且通過在一連 串電壓倍增器級中使輸入電壓漸進地升壓而輸出較高電壓V。ul。所述電壓輸出被供應(yīng)到 負載，舉例來說，EPROM存儲器電路的字線。在一些實施方案中，有一從所述負載到 電荷泵的反餓信號。常規(guī)現(xiàn)有技術(shù)泵響應(yīng)于一指示所述負載已到達預(yù)定電壓的信號而關(guān) 閉。替代地，使用一分流器以防止一旦所述負載到達所述預(yù)定電壓后發(fā)生過充電。然而， 此做法更耗電且在低電力應(yīng)用中不合需要。有關(guān)電荷泵的更多信息可參看美國專利案第 6,734,718號，所述申請案全文以引用方式并入本文中。
C-源極控制電路210控制連接到存儲器單元的共同源極線(圖5中標(biāo)示為"C-源 極")。p阱控制電路208控制p阱電壓。
存儲器單元中存儲的數(shù)據(jù)由列控制電路204讀出且經(jīng)由數(shù)據(jù)輸入/輸出緩沖器212 而輸出到外部I/O線。待存儲于存儲器單元中的數(shù)據(jù)經(jīng)由所述外部I/O線而輸入到所述 數(shù)據(jù)輸入/輸出緩沖器212,并且傳送到所述列控制電路204。所述外部I/0線連接到控 制器218。
用于控制快閃存儲器裝置的命令數(shù)據(jù)輸入到控制器218。所述命令數(shù)據(jù)將所要求的 操作告知快閃存儲器。輸入的命令被傳送到狀態(tài)機216,其控制列控制電路204、行控 制電路206、 c-源極控制210、 p阱控制電路208及數(shù)據(jù)輸入/輸出緩沖器212。狀態(tài)機216 還可輸出快閃存儲器的狀態(tài)數(shù)據(jù)，例如"就緒/忙碌"(READY/BUSY)或"通過/失敗" (PASS/FAIL)。在一些實施例中，狀態(tài)機216負責(zé)管理編程過程、驗證過程及讀取過程， 包括下文描述的流程圖中繪示的過程。
控制器218連接到或可連接于主機系統(tǒng)，例如個人計算機、數(shù)字相機、個人數(shù)字助 理等等?？刂破?18與主機通信，以接收來自主機命令、接收來自主機數(shù)據(jù)、提供數(shù)據(jù) 到主機及提供狀態(tài)信息到主機?？刂破?18將來自主機的命令轉(zhuǎn)換成可通過命令電路214 (其與狀態(tài)機216通信)解譯及執(zhí)行的命令信號。控制器218通常包括緩沖存儲器，用 于寫入到存儲器陣列或從存儲器陣列讀取的用戶數(shù)據(jù)。在一些實施例中，可通過控制器 來管理編程過程。
—個示范性存儲器系統(tǒng)包括一個集成電路(其包括控制器218)及一個或一個以上 集成電路芯片(每一者包含存儲器陣列及相關(guān)聯(lián)的控制、輸入/輸出及狀態(tài)機電路)。趨 勢是將一系統(tǒng)的存儲器陣列及控制器電路一起集成在一個或一個以上集成電路芯片上。存儲器系統(tǒng)可嵌入為主機系統(tǒng)的一部分，或可包括于以可移除方式插入到主機系統(tǒng)中的
存儲器卡(或其它封裝)中。此可移除式存儲卡可包括整個存儲器系統(tǒng)(例如，包括控
制器)，或僅包括存儲器陣列與相關(guān)聯(lián)的外圍電路(其中控制器嵌入于主機中)。因此，
控制器(或控制能力)可嵌入于主機中或包括于可移除式存儲器系統(tǒng)內(nèi)。
在一些實施方案中，可組合圖4的一些組件。在各種設(shè)計中，圖4的除存儲器單元
陣列202外的一個或一個以上組件(單獨式或組合式)可視為一管理電路。舉例來說， 一個或一個以上管理電路可包括如下中任一者或其組合命令電路、狀態(tài)機、行控制電
路、列控制電路、阱控制電路、源極控制電路或數(shù)據(jù)I/0電路。
請參看圖5，圖中描述存儲器單元陣列202的示范性結(jié)構(gòu)。作為一實例，描述一種 被分割成1,024個塊的NAND快閃EEPROM。每一塊中存儲的數(shù)據(jù)被同時擦除.在一個 實施例中，塊是同時擦除的單元的最小單位。在此實例中，在每一塊中有8,512列，其 被劃分成偶數(shù)列及奇數(shù)列。位線也被劃分成偶數(shù)位線(BLe)及奇數(shù)為線(BLo)。圖5 展示串聯(lián)連接以形成一 NAND串的四個存儲器單元。雖然展示每一 NAND串中包括四 個存儲器單元，但是可以使用多于或少于四個存儲器單元。NAND串的一個端子經(jīng)由一 選擇晶體管SGD而連接到相應(yīng)位線，并且另一端子經(jīng)由第二選擇晶體管SGS而連接到 c-源極。
在讀取及編程操作的一個實施例期間，同時選擇4,256個存儲器單元。所述所選存 儲器單元具有相同的字線及同一種位線(例如，偶數(shù)位線或奇數(shù)位線)。因此，可同時 讀取或編程532個數(shù)據(jù)字節(jié)。所述同時讀取或編程的532個數(shù)據(jù)字節(jié)形成一邏輯頁。因 此， 一個塊可存儲至少八個邏輯頁(四個字線，每一字線具有奇數(shù)頁及偶數(shù)頁)。當(dāng)每 一存儲器單元存儲兩個數(shù)據(jù)位時(例如，多狀態(tài)存儲器單元)，其中所述兩個位的每一
者存儲在一不同頁中， 一個塊存儲16個邏輯頁。其它大小的塊及頁也可用于本發(fā)明。 另外，還可使用除圖4及圖5的架構(gòu)以外的架構(gòu)來實施本發(fā)明。舉例來說，在一個實施 例中，位線未劃分成奇數(shù)及偶數(shù)位線，使得同時(或不同時)編程及讀取所有位線。
通過使p阱上升到擦除電壓(例如，20伏)并且使所選塊的字線接地來擦除存儲器 單元。源極及位線處于浮動狀態(tài)?？蓪φ麄€存儲器陣列、分隔的塊或其它單元單位來執(zhí) 行擦除。電子從浮動?xùn)艠O轉(zhuǎn)移到p阱區(qū)，并且閾值電壓變成負(在一個實施例中)。
在讀取與驗證操作中，使選擇柵極(SGD及SGS)及非所選字線(例如，WLO、 WL2和WL3)上升到讀取傳送電壓(例如，4.5伏)，以使晶體管運作為傳送柵極。所 選字線(例如，WL1)連接到一電壓，所述電壓的電平是針對每一讀取與驗證操作來指 定的，以確定所關(guān)注的存儲器單元的閾值電壓是否高于或低于所述電平。舉例來說，在針對兩電平存儲器單元的讀取操作中，所選字線WL1可接地，使得檢測其閩值電壓是 否高于O伏。在針對兩電平存儲器單元的驗證操作中，所選字線WL1連接到(例如) 0.8伏,使得驗證其閾值電壓是否己達到至少0.8伏。源極及p阱處于0伏。所選位線(BLe) 被預(yù)充電到(例如)0.7伏的電平。如果閑值電壓髙于字線上的讀取或驗證電平，則與 所關(guān)注的單元的位線(BLe)相關(guān)聯(lián)的電位電平因非導(dǎo)電存儲器單元而維持髙電平。另 一方面，如果閑值電壓低于讀取或驗證電平，則所關(guān)注的位線(BLe)的電位電平減小 到低電平(例如，小于0.5伏)，原因是導(dǎo)電存儲器單元使位線放電。藉此，通過連接到 位線的電壓比較器讀出放大器來檢測存儲器單元的狀態(tài)。
上文所述的擦除、讀取與驗證操作根據(jù)此項技術(shù)中己知的技術(shù)來執(zhí)行。因此，所屬 領(lǐng)域的技術(shù)人員可改變所解釋的許多細節(jié)。還可使用此項技術(shù)中已知的其它擦除、讀取 與驗證技術(shù)。
如上文所述，每一塊可被劃分成若干頁。在一個實施例中，頁是編程單位。在一些 實施方案中，個別頁可被劃分成若干段，并且段可包含作為基本編程操作而一次寫入的 最少數(shù)量的單元。 一個或一個以上數(shù)據(jù)頁通常存儲于一行存儲器單元中。一頁可存儲一 個或一個以上扇區(qū)。 一扇區(qū)包括用戶數(shù)據(jù)及額外開銷數(shù)據(jù)。額外開銷數(shù)據(jù)通常包括己從 所述扇區(qū)的用戶數(shù)據(jù)中計算出的錯誤校正碼(ECC)?？刂破鞯囊徊糠衷趯?shù)據(jù)編程到 陣列中時計算所述ECC,并且當(dāng)從陣列讀取數(shù)據(jù)時還檢査所述ECC。替代地，將ECC 及/或其它額外開銷數(shù)據(jù)存儲在不同于用戶數(shù)據(jù)所屬的頁(或甚至不同塊)中。在其它實 施例中，存儲器裝置的其它部件(例如，狀態(tài)機)可計算ECC。
一扇區(qū)的用戶數(shù)據(jù)通常為512個字節(jié)，其對應(yīng)于磁盤驅(qū)動器中的一扇區(qū)的大小。額 外開銷數(shù)據(jù)通常是額外的16-20個字節(jié)。大量頁形成一塊，舉例來說，其為從8頁到最 多32、 64或更多頁。
圖6說明當(dāng)每一存儲器單元存儲兩個數(shù)據(jù)位時存儲器單元陣列的閾值電壓分布。圖 6展示經(jīng)擦除的存儲器單元的第一闕值電壓分布E。還繪示經(jīng)編程的存儲器單元的三個 閾值電壓分布A、 B和C。在一個實施例中，E分布中的閾值電壓為負，且A、 B和C 分布中的閾值電壓為正。
圖6的每一相異閩值電壓范圍對應(yīng)于用于各組數(shù)據(jù)位的預(yù)定值。介于編程于存儲器 單元中的數(shù)據(jù)與所述單元的閾值電壓電平之間的特定關(guān)系取決于所述單元所采用的數(shù) 據(jù)編碼方案。 一個實例指派"11"給閾值電壓范圍E (狀態(tài)E):指派"10"給閾值電壓 范圍A (狀態(tài)A);指派"00"給閾值電壓范圍B (狀態(tài)B):及指派"01"給閾值電壓 范圍C (狀態(tài)C)。然而，在其它實施例中，使用其它方案。圖6還展示用于從存儲器單元讀取數(shù)據(jù)的三個讀取參考電壓Vra、 Vrb和Vrc。通過 測試給定存儲器單元的閾值電壓是否髙于或低于Vra、 Vrb和Vrc，系統(tǒng)可確定所述存儲 器單元所處的狀態(tài)。圖6還展示三個驗證參考電壓Vva、 Vvb和Vvc。當(dāng)將存儲器單元 編程到狀態(tài)A時，系統(tǒng)將測試所述存儲器單元是否具有大于或等于Vva的閾值電壓。當(dāng) 將存儲器單元編程到狀態(tài)B時，系統(tǒng)將測試存儲器單元是否具有大于或等于Vvb的閾值 電壓。當(dāng)將存儲器單元編程到狀態(tài)C時，系統(tǒng)將確定存儲器單元是否具有大于或等于 Vvc的閾值電壓。
在一個實施例中，稱為全序列編程，可將存儲器單元從經(jīng)擦除狀態(tài)E直接編程為所 述經(jīng)編程狀態(tài)A、 B或C中的任一者(如曲線箭頭所示)。舉例來說，待編程的一群集 存儲器單元可首先予以擦除，使得所述群集中的所有存儲器單元均處于經(jīng)擦除狀態(tài)E。 當(dāng)一些存儲器單元正被從狀態(tài)E編程為狀態(tài)A時，其它存儲器單元正被從狀態(tài)E編程 為狀態(tài)B及/或從狀態(tài)E編程為狀態(tài)C。
圖7說明編程多狀態(tài)存儲器單元的兩遍(two-pass)技術(shù)的實例，所述多狀態(tài)存儲 器單元存儲兩個不同頁(一下部頁與一上部頁)的數(shù)據(jù)。圖中繪示四種狀態(tài)狀態(tài)E( 11)、 狀態(tài)A (10)、狀態(tài)B (00)及狀態(tài)C (01)。對于狀態(tài)E,所述兩頁存儲"1"。對于狀 態(tài)A,下部頁存儲"0"且上部頁存儲"1"。對于狀態(tài)B，所述兩頁存儲"0"。對于狀態(tài) C，下部頁存儲"1"且上部頁存儲"0"。請注意，雖然特定位模式已指派給每一狀態(tài)， 但是還可指派不同的位模式。在第一遍編程中，根據(jù)待編程到下部邏輯頁中的位來設(shè)定 所述單元的閾值電壓電平。如果所述位是邏輯"l",則由于已在早先予以擦除而處于適 當(dāng)狀態(tài)，所以閾值電壓不改變。但是，如果待編程的位是邏輯"0"，則所述單元的閾值 電平增加到狀態(tài)A，如圖箭頭230所示。這結(jié)束第一遍編程。
在第二遍編程中，根據(jù)正被編程到上部邏輯頁中的位來設(shè)定所述單元的闕值電壓電 平。如果所述上部邏輯頁位存儲邏輯"l",.則由于所述單元處于狀態(tài)E或A之一 (取決 于所述下部頁位的編程)，所述兩種狀態(tài)均載有上部頁位"1"，所以未發(fā)生編程。如果 所述上部頁位是邏輯"0"，則閑值電壓移位。如果第一遍導(dǎo)致所述單元維持在經(jīng)擦除狀 態(tài)E，則在第二階段中，所述單元被編程，使得閾值電壓增加到狀態(tài)C內(nèi)，如圖箭頭234 所示。如果由于第一遍編程而使所述存儲器單元己編程為狀態(tài)A，則在第二遍中進一步 編程所述存儲器單元，使得閾值電壓增加到狀態(tài)B范圍內(nèi)，如圖箭頭232所示。第二遍 的結(jié)果是將單元編程為經(jīng)指定以使上部頁存儲邏輯"0"的狀態(tài)，而且不改變下部頁的 數(shù)據(jù)。
在一個實施例中，如果足夠的數(shù)據(jù)寫入而填滿一整頁，則可設(shè)定系統(tǒng)以實行全序列寫入。如果數(shù)據(jù)不足以寫入一全頁，則編程過程可用所接收的數(shù)據(jù)來編程下部頁。當(dāng)接 收后續(xù)數(shù)據(jù)時，系統(tǒng)將接著編程上部頁。在又一實施例中，系統(tǒng)可在編程下部頁的模式 中開始進行寫入，并且如果后續(xù)接收到足夠的數(shù)據(jù)以填滿整個(或大多數(shù))字線的存儲 器單元，則轉(zhuǎn)換到全序列編程模式。此實施例的更多細節(jié)揭示于發(fā)明人塞吉阿納托列維 奇格羅別茲(SergyAnatoHevichGorobets)及嚴麗(YanLi)于2004年12月14日申請 的美國專利申請案第11/013,125號標(biāo)題為"使用早期數(shù)據(jù)的非易失性存儲器的管線編程 (Pipelined Programming of Non-Volatile Memories Using Early Data)",所述申請案全文以 引用方式并入本文中。
圖8A-C揭示另一種用于編程非易失性存儲器的過程，其通過下列方式減小浮動?xùn)?極到浮動?xùn)艠O耦合對于任何特定存儲器單元，繼寫入到相鄰存儲器單元的先前頁之后， 相對于特定頁寫入到所述特定存儲器單元。在通過圖8A-C教示的過程實施方案的一實 例中，非易失性存儲器單元使用四個數(shù)據(jù)狀態(tài)存儲每存儲器單元兩個數(shù)據(jù)位。舉例來說， 假設(shè)狀態(tài)E是經(jīng)擦除狀態(tài)，及狀態(tài)A、 B和C是經(jīng)編程狀態(tài)。狀態(tài)E存儲數(shù)據(jù)ll。狀 態(tài)A存儲數(shù)據(jù)Ol。狀態(tài)B存儲數(shù)據(jù)10。狀態(tài)C存儲數(shù)據(jù)00。這是非格雷編碼的實例， 原因是所述兩個位在相鄰狀態(tài)A&B之間改變。還可使用其它的數(shù)據(jù)到物理數(shù)據(jù)狀態(tài)編 碼。每一存儲器單元存儲兩個數(shù)據(jù)頁。出于參考的目的，所述數(shù)據(jù)頁將稱為上部頁及下 部頁；然而，還可給定其它稱號。參看圖8的過程的狀態(tài)A,上部頁存儲位0且下部頁 存儲位l。參看狀態(tài)B，上部頁存儲位1且下部頁存儲位0。參看狀態(tài)C，所述兩頁均存 儲位數(shù)據(jù)0。
圖8A-C的編程過程是兩步驟過程。在第一步驟中，下部頁被編程。如果下部頁將 維持數(shù)據(jù)l,則存儲器單元狀態(tài)維持在狀態(tài)E。如果數(shù)據(jù)將被編程為0，則使存儲器單元 的閎值電壓上升，使得所述存儲器單元被編程到狀態(tài)B'。因此，圖8A展示將存儲器單 元從狀態(tài)E編程到狀態(tài)B'。圖8A中繪示的狀態(tài)B'是過渡狀態(tài)B;因此，驗證點被繪示 為Vvb',其低于Vvb。
在一個實施例中，在將存儲器單元從狀態(tài)E編程為狀態(tài)B'之后，接著，在相鄰字線 上的其鄰近存儲器單元將相對于其下部頁被編程。在編程鄰近存儲器單元之后，浮動?xùn)?極到浮動?xùn)艠O耦合效應(yīng)將使處于狀態(tài)B'的考慮中的存儲器單元的表觀閾值電壓上升。這 將具有使?fàn)顟B(tài)B'的閼值電壓分布加寬到如圖8B描繪的閾值電壓分布250的效應(yīng)。當(dāng)編 程上部頁時，將補救閾值電壓分布的此表觀加寬。
圖8C繪示編程上部頁的過程。如果存儲器單元處于經(jīng)擦除狀態(tài)E且上部頁將維持 在l，則存儲器單元將維持在狀態(tài)E。如果存儲器單元處于狀態(tài)E且其上部頁將被編程到0,則存儲器單元的閑值電壓將上升，使得存儲器單元處于狀態(tài)A。如果存儲器單元 處于中間閾值電壓分布250且上部頁將維持在1,則存儲器單元將被編程到最終狀態(tài)B。 如果存儲器單元處于中間閾值電壓分布250且上部頁數(shù)據(jù)將變成數(shù)據(jù)0,則存儲器單元 的閾值電壓將上升，使得存儲器單元處于狀態(tài)C。
圖8A-C所繪示的過程減小浮動?xùn)艠O到浮動?xùn)艠O耦合效應(yīng)，原因是僅鄰近存儲器單 元的上部頁編程將影響給定存儲器單元的表觀閩值電壓。替代狀態(tài)編碼的實例是當(dāng)上 部頁數(shù)據(jù)為l時，則從分布250移動到狀態(tài)C;及當(dāng)上部頁數(shù)據(jù)為O時，則移動到狀態(tài) B。雖然圖9A-C提供關(guān)于四種數(shù)據(jù)狀態(tài)及兩個數(shù)據(jù)頁的實例，但是通過圖8A-C教示的 概念可應(yīng)用于使用多于或少于四個狀態(tài)及不同于兩頁的實施方案。關(guān)于各種編程方案及 浮動?xùn)艠O到浮動?xùn)艠O耦合的更多細節(jié)，可參看2005年4月5日申請的美國專利申請案 第11/099,133號標(biāo)題為"補償非易失性存儲器的讀取操作期間的耦合(Compensating For Coupling During Read Operations Of Non-Volatile Memory)"及2003年12月2日頒予給 森巴拉(Shibata)等人的美國專利案第6,657,891號，所述兩個申請案全文以引用方式 并入本文中。
如上文所述，鄰近存儲器單元可引起耦合，這可影響存儲器單元的表觀閾值電壓。 鄰近存儲器單元可能在相鄰字線、相鄰位線、可能非相鄰但在附近的位線或可能非相鄰 但在附近的字線上。系統(tǒng)將通過在鄰近存儲器單元(或浮動?xùn)艠O)被編程之前，先確定 是否因為正被讀取的存儲器單元(或浮動?xùn)艠O)被編程而有耦合電位，來選擇性補償介 于鄰近存儲器單元之間的耦合。如果正被讀取的存儲器單元在鄰近存儲器單元之前被編 程，則可使用一過程以基于鄰近存儲器單元的編程電平來補償耦合。
圖9為描述利用定時信息的髙電平編程過程的一個實施例的流程圖。圖10為描述 讀取過程的一個實施例的流程圖，其利用經(jīng)編程的定時信息以確定是否有耦合電位，并 且接著基于此進行選擇性補償。
在圖9的步驟300中，接收寫入數(shù)據(jù)的請求?？稍诳刂破?、狀態(tài)機或另一裝置處接 收此要求。在步驟302,響應(yīng)于所述要求，將數(shù)據(jù)(一個或一個以上信息位)寫入到快 閃存儲器陣列。此外，在步驟304中存儲定時信息。所述定時信息是針對步驟302中寫 入的數(shù)據(jù)予以定制。在一個實施例中，所述定時信息連同步驟302中存儲的數(shù)據(jù)一起予 以存儲。在其它實施例中，定時信息予以分開存儲。可同時或分開(依任一順序)執(zhí)行 步驟302及304。請注意，在此文檔中包含的所有流程圖中，流程圖中繪示的步驟順序 不是必要的要求，并且在許多情況中，也可執(zhí)行其它適合的順序。
還有許多可使用的定時信息的實例。在一個實施例中，使用時間戳。此時間戳可能是從主機裝置的系統(tǒng)時鐘讀取的絕對時間戳。在另一實施例中，存儲器系統(tǒng)可包括內(nèi)部 電池且存儲自身的時鐘。在另一實施例中，可使用相對時間戳。舉例來說，系統(tǒng)可維持 循環(huán)計數(shù)。所述循環(huán)計數(shù)將計數(shù)每一編程循環(huán)。通過狀態(tài)機、控制器或另一裝置來維持 所述循環(huán)計數(shù)。在步驟304中，可將所述循環(huán)計數(shù)存儲為定時信息。如果第一組數(shù)據(jù)的 循環(huán)計數(shù)大于第二組數(shù)據(jù)的循環(huán)計數(shù)，則第一組數(shù)據(jù)在第二組數(shù)據(jù)之后予以編程。另一 定時信息的實施例可包括對數(shù)據(jù)是否在鄰近存儲器單元之前或之后予以編程的指示。
圖IO提供描述用于讀取數(shù)據(jù)的過程的流程圖。在步驟340中，通過控制器、狀態(tài) 機或其它裝置接收讀取數(shù)據(jù)的請求。在步驟342中，存取所述數(shù)據(jù)的定時信息。這是在 步驟304中存儲的定時信息。在步驟344中，基于所述經(jīng)存取的定時信息來確定是否有 耦合電位。在一個實施例中，系統(tǒng)確定所述定時信息是否指示存儲與所述讀取請求相關(guān) 聯(lián)的數(shù)據(jù)的存儲器單元是在鄰近存儲器單元之前予以編程。如果是，則有介于存儲器單 元之間的耦合電位。如果存儲與所述讀取請求相關(guān)聯(lián)的數(shù)據(jù)的存儲器單元是在編程鄰近 存儲器單元之后予以編程，則很可能沒有耦合電位。如果步驟344確定有耦合電位，但 是如果鄰近存儲器單元的編程電平不足以形成所必需的耦合，則仍然可能無任何實際耦 合。如果沒有任何耦合電位(步驟346),則在步驟348中，在不考慮耦合情況下執(zhí)行讀 取過程。請注意，讀取過程包括確定非易失性存儲器中存儲的信息及報告所述信息。如 果確定有耦合電位(步驟346),則在步驟350中，在考慮電位耦合情況下執(zhí)行讀取過程。 在一個實施例中，如果有必要，步驟350包括補償耦合。有許多用于補償介于存儲器單 元之間稱合的不同方案。任何適合方案均可用于本文所述的技術(shù)。
圖11是描述數(shù)據(jù)頁的一個實施例的框圖。所述數(shù)據(jù)頁包括標(biāo)頭380、定時信息382、 用戶數(shù)據(jù)384及錯誤校正碼(ECC) 386。標(biāo)頭信息380可包括此項技術(shù)已知將用于標(biāo) 頭中的任何組數(shù)據(jù)。 一些標(biāo)頭信息的實例包括地址信息、位及/或扇區(qū)映射相關(guān)信息、對 扇區(qū)的寫入的數(shù)量計數(shù)等等。還可在標(biāo)頭中存儲其它信息。定時信息382是在步驟304 中存儲的定時信息。用戶數(shù)據(jù)384包括在步驟302中寫入的數(shù)據(jù)。ECC 386包括此項技 術(shù)己知的錯誤校正碼。請注意， 一些寫入請求可能需要寫入到多個頁。在所述情況中， 可使用一組或一組以上定時信息。
圖12是描述用于寫入數(shù)據(jù)的過程的一個實施例的流程圖。圖12的過程是用于執(zhí)行 圖9的步驟302及304的一個實施例。在圖12的步驟402中，系統(tǒng)將響應(yīng)于接收到寫 入數(shù)據(jù)的請求，而選擇存儲器的將編程的適當(dāng)部分。這可包括選擇將寫入到的塊及/或頁 及/或扇區(qū)。在一個實施例中，圖12的過程將數(shù)據(jù)寫入到一頁，其包括將數(shù)據(jù)寫入到連 接到共用字線的存儲器單元。在步驟404中，存儲器的所選部分被預(yù)編程，其使得更加磨損快閃存儲器。所選扇區(qū)或頁中的所有存儲器單元被編程到相同的閾值電壓范圍。步 驟404為可選步驟。在步驟406中，接著擦除待編程的存儲器單元。舉例來說，步驟406 可包括將舊存儲器單元移到狀態(tài)E (請參看圖6-8)。在一些實施例中，步驟406還包括 執(zhí)行軟編程過程。在擦除過程期間，有可能一些存儲器單元的閾值電壓降低到低于分布 E (請參看圖6-8)的值。軟編程過程將施加編程電壓脈沖到存儲器單元，使得其閾值電 壓將增加到閾值電壓分布E內(nèi)。
在步驟408中，系統(tǒng)將獲取時間戳。時間戳可為絕對時間。舉例來說，存儲器系統(tǒng) 可經(jīng)由控制器請求來自主機的日期/時間。替代地，存儲器系統(tǒng)可包括電池及內(nèi)部時鐘， 使得存儲器系統(tǒng)可提供其自身的時間戳。在另一實施例中，存儲器系統(tǒng)可維持循環(huán)計數(shù)。 每次系統(tǒng)編程頁時，將遞增循環(huán)計數(shù)。在步驟408中獲取的時間戳將為當(dāng)前循環(huán)計數(shù)。 雖然循環(huán)計數(shù)值不提供絕對時間，但是其提供相對時間。使用循環(huán)計數(shù)，有可能確定兩 個或兩個以上頁中的哪一頁先被編程。
在步驟410中，將待編程的數(shù)據(jù)存儲在適當(dāng)?shù)逆i存器/寄存器中。在一個實施例中， 將使用圖12的過程來編程一個數(shù)據(jù)頁。正被編程的所有存儲器單元均在相同字線上。 每一存儲器單元將具有其自身的位線及與所述位線相關(guān)聯(lián)的一組鎖存器。所述鎖存器將 存儲將針對相關(guān)聯(lián)的存儲器單元編程的數(shù)據(jù)的指示。步驟410還包括將時間戳數(shù)據(jù)存儲 到與將存儲時間戳的存儲器單元的位線相關(guān)聯(lián)的鎖存器中。在步驟412中，設(shè)定第一編 程脈沖的量值。在一些實施例中，施加到字線的電壓是一組編程脈沖，其中每一脈沖的 量值從先前脈沖增加一步長大小(例如，0.2伏到0.4伏)。在步驟414中，初始將編程 計數(shù)PC設(shè)定為零。
在步驟416中，編程脈沖被施加到適當(dāng)?shù)淖志€。在步驟418中，驗證所述字線上的 存儲器單元，以査看其是否已達到目標(biāo)閾值電壓電平。如果所有存儲器單元均已達到目 標(biāo)閾值電壓電平(步驟420)，則在步驟422中，編程過程已成功完成(狀態(tài)=通過)。如 果并非所有存儲器單元均已予以驗證，則在步驟424中確定編程計數(shù)PC是否小于20(或 另一適合的值)。如果編程計數(shù)不小于20，則編程過程己失敗(步驟426)。如果編程計 數(shù)小于20，則在步驟428中，使下一脈沖的編程電壓信號Vpgm的量值遞增所述步長大 小(例如，0.3伏)，并且遞增編程計數(shù)PC。請注意，對于當(dāng)前編程循環(huán)的剩余部分， 已到達其目標(biāo)閾值電壓的那些存儲器單元被鎖定而不予以編程。在步驟428之后，圖12 的過程在步驟416繼續(xù)進行，并且施加下一編程脈沖。
圖13提供用于讀取已根據(jù)圖12的過程或根據(jù)其它過程寫入的數(shù)據(jù)的過程的一個實 例。圖13是圖10的過程的實施例。在圖13的步驟500中，接收讀取數(shù)據(jù)的請求。在步驟502中，對于所請求的頁執(zhí)行讀取過程。在一個實施例中，此包括從連接到相同字 線的一組存儲器單元讀取數(shù)據(jù)。在一些實施例中，每一字線將具有兩個相鄰字線(例如， —個在上方的字線及一個在下方的字線，或 個在左方的字線及一個在右方的字線)。 在步驟504中，讀取其中一個相鄰字線。在步驟506中，讀取另一相鄰字線。在存儲所 關(guān)注數(shù)據(jù)的字線僅包括一個相鄰字線的實施例中，則可略過步驟506。請注意，步驟502、 504及506除了讀取用戶數(shù)據(jù)外，還包括讀取相關(guān)聯(lián)的定時信息。即，讀取圖ll所繪示 的整個頁，并且所述頁包括定時信息382。圖13的實施例假設(shè)定時信息是某一類型時間 戳，例如絕對時間或相對時間(例如，循環(huán)計數(shù))。在步驟508,基于比較各種時間戳來 確定是否有耦合電位。舉例來說，如果正被讀取的字線的時間戳晚于兩個相鄰字線的時 間戳，則假設(shè)正被讀取的字線繼所述兩個相鄰字線之后予以編程，并且沒有浮動?xùn)艠O到 浮動?xùn)艠O耦合的電位。如果正被讀取的字線的時間戳早于所述兩個相鄰字線中的任一者 的時間戳，則有耦合電位。如果沒有任何耦合電位(步驟510)，則在不考慮任何耦合補 償?shù)那闆r下存儲步驟502中讀取的數(shù)據(jù)且報告給用戶。如果確定有耦合電位(步驟510), 則在步驟514中，執(zhí)行補償耦合的額外讀取過程。
圖14是描述用于對數(shù)據(jù)頁執(zhí)行讀取操作(請參看圖13的步驟502)過程的一個實 施例的流程圖。圖14的實施例涉及從連接到共用字線的一組存儲器單元讀取數(shù)據(jù)頁。 圖14的特定實施例涉及包括四種狀態(tài)(例如圖6-8的狀態(tài)E、 A、 B及C)的多狀態(tài)存 儲器。圖14的技術(shù)還可適用于其它配置。在步驟540中，讀取參考電壓Vra被施加到 與頁相關(guān)聯(lián)的適當(dāng)字線。在步驟542中，感測々頁相關(guān)聯(lián)的位線，以基于施加Vra到其 控制柵極而確定經(jīng)尋址的存儲器單元是否導(dǎo)通或不導(dǎo)通。導(dǎo)通的位線指示存儲器單元被 接通因此，所述存儲器單元的閾值電壓低于Vra (例如，在狀態(tài)E中)。在步驟544 中，位線的感測結(jié)果被存儲在所述位線的適當(dāng)鎖存器中。在步驟546中，讀取參考電壓 Vrb被施加到與正被讀取的頁相關(guān)聯(lián)的字線。在步驟548中，感測位線，如上文所述。 在步驟550中，結(jié)果被存儲在所述位線的適當(dāng)鎖存器中。在步驟552中，讀取參考電壓 Vrc被施加到與頁相關(guān)聯(lián)的字線。在步驟554中，感測位線以確定哪些存儲器單元導(dǎo)通， 如上文所述。在步驟556中，來自感測步驟的結(jié)果被存儲在所述位線的適當(dāng)鎖存器中。 在步驟558中，確定每一位線的數(shù)據(jù)值。舉例來說，如果存儲器單元以Vra導(dǎo)通，則所 述存儲器單元處于狀態(tài)E。如果存儲器單元以Vrb和Vrc (而非Vra)導(dǎo)通，則所述存儲 器單元處于狀態(tài)A。如果存儲器單元以Vre (而非Vra和Vrb)導(dǎo)通，則所述存儲器單元 處于狀態(tài)B。如果存儲器單元在Vra、 Vrb和Vre下均不導(dǎo)通，則所述存儲器單元處于狀 態(tài)C。在一個實施例中，通過與讀出放大器相關(guān)聯(lián)的處理單元來確定數(shù)據(jù)值。在步驟560中，經(jīng)確定的數(shù)據(jù)值被存儲在每一位線的適當(dāng)鎖存器中，或存儲在其它位置，以供狀態(tài) 機、控制器或其它裝置使用。在其它實施例中，各種電平(Vra、 Vrb和Vrc)的感測可 以不同順序發(fā)生。
圖15A提供描述用于執(zhí)行補償電位耦合的額外讀取過程的過程的一個實施例的流 程圖。因此，圖15A提供圖13的步驟514的一個實施例。圖15A的實施例假設(shè)有來自 兩個鄰近字線的電位耦合。在步驟600中，系統(tǒng)基于每一鄰近者來確定偏移量。有許多 不同類型的偏移量及可使用的用于所述偏移量的值。在一個實施例中，如果鄰近存儲器 單元被編程到狀態(tài)A (請參看圖6),則偏移量是0.1伏如果所述鄰近存儲器爭元被編 程到狀態(tài)B，則偏移量將是0.2伏及如果所述鄰近存儲器單元被編程到狀態(tài)C，則偏 移量將是0.3伏。在其它實施例中，可使用其它值或方案。系統(tǒng)已在步驟504及506中 讀取鄰近字線中存儲的值，并且因此可確定將使用的偏移量。系統(tǒng)將確定用于每一鄰近 字線的一組偏移量，井且接著將所述兩個偏移量相加。在此方案中，有六個可能的偏移 量。
舉例來說，假設(shè)一給定存儲器單元具有兩個鄰近者。第一鄰近者被編程到狀態(tài)B。 第二鄰近者被編程到狀態(tài)C。則從第一鄰近者的偏移量是0.2伏，且從第二鄰近者的偏 移量是0.3伏。所述特定存儲器單元的總偏移量是0.5伏。
在其它實施例中，可有多于或少于六個電位偏移量。在一些實施方案中，所述偏移 量可包括零伏偏移量。舉例來說，當(dāng)鄰近存儲器單元保持在狀態(tài)E吋，可使用零伏偏移 量。
在圖15A的步驟602中，未接收任何偏移量的那些存儲器單元存儲來自步驟502的 先前讀取的數(shù)據(jù)。舉例來說，如果存儲器單元具有處于狀態(tài)E的鄰近者，則不使用任何 偏移量(或O伏偏移量)。在步驟604中，配合讀取點使用第一偏移量來執(zhí)行讀取過程。 舉例來說，可執(zhí)行圖14的過程。然而，不使用Vra、 Vrb及Vrc作為讀取比較點，而是， 讀取過程使用Vra+第一偏移量、Vrb+第一偏移量及Vrc+第一偏移量。在步驟606中， 存儲與第一偏移量相關(guān)聯(lián)的位線的數(shù)據(jù)。即，具有一個處于狀態(tài)E的鄰近者及處于狀態(tài) A的另一鄰近者的那些存儲器單元將具有來自步驟604的經(jīng)存儲的數(shù)據(jù)。在步驟608中， 配合讀取比較點使用第二組偏移量來執(zhí)行讀取過程。舉例來說，將配合用于讀取比較點 的Vra+第二偏移量、Vrb+第二偏移量及Vre+第二偏移量來使用圖14的過程。在步驟610 中，與第二偏移量相關(guān)聯(lián)的位線將存儲來自步驟608的數(shù)據(jù)。舉例來說，具有一個處于 狀態(tài)E的鄰近者及處于狀態(tài)B的另一鄰近者(或所述兩個鄰近者均處于狀態(tài)A)的那些 存儲器單元將己存儲來自步驟608的數(shù)據(jù)。在步驟612中，配合讀取比較點使用第三偏移量來執(zhí)行讀取過程。在步驟614中，存儲與第三偏移量相關(guān)聯(lián)的那些位線的數(shù)據(jù)。在 步驟616中，配合讀取比較點使用第四偏移量來執(zhí)行讀取過程。在步驟618中，存儲與 第四偏移量相關(guān)聯(lián)的那些位線的數(shù)據(jù)(其來自步驟616)。在步驟620中，配合讀取比較 點使用第五偏移量來執(zhí)行讀取過程。在步驟622中，存儲與第五偏移量相關(guān)聯(lián)的那些位 線的數(shù)據(jù)。在步驟624中，配合讀取比較點使用第六偏移量來執(zhí)行讀取過程。在步驟626 中，存儲與第六偏移量相關(guān)聯(lián)的那些位線的數(shù)據(jù)(其來自步驟624)。在一個實例中，第 一偏移量是0.1伏，第二偏移量是0.2伏，第三偏移量是0.3伏，第四偏移量是0.4伏， 第五偏移量是0.5伏及第六偏移量是0.6伏。關(guān)于補償耦合的更多信息，請參看陳建(Jian Chen)于2005年4月5日申請的美國專利申請案第11/099,133號標(biāo)題為"補償對非易 失性存儲器讀取操作期間的耦合(Compensating for Coupling During Read Operations On Non-Volatile Memory)",所述中請案全文以引用方式并入本文中。當(dāng)有來自兩個鄰近者的電位耦合時執(zhí)行圖15A的過程。如果在步驟508中確定僅有 來自一個鄰近者的電位耦合，則在步驟514中，將執(zhí)行圖15B的過程。在步驟630中， 系統(tǒng)將基于所述一個鄰近者來確定偏移量。在步驟632中，存儲不與任何偏移量相關(guān)聯(lián) 的那些位線的先前讀取的數(shù)據(jù)。在步驟634中，配合讀取比較點使用第一偏移量來執(zhí)行 讀取過程。在步驟636中，存儲與第一偏移量相關(guān)聯(lián)的那些位線的數(shù)據(jù)。在步驟638中， 配合讀取比較點使用第二偏移量來執(zhí)行讀取過程。在步驟640中，存儲與第二偏移量相 關(guān)聯(lián)的那些位線的數(shù)據(jù)。在步驟642中，配合讀取/比較點使用第三偏移量來執(zhí)行讀取過 程。在步驟644中，存儲與第三偏移量相關(guān)聯(lián)的那些位線的數(shù)據(jù)。在另一實施例中，不存儲時間戳，而是定時信息將存儲關(guān)于特定頁是在鄰近字線(或 其它鄰近者)上的數(shù)據(jù)之后或可能之前予以編程的指示。所述信息僅告知所述頁是否有 可能之前被寫入的原因在于有可能在擦除鄰近者時使所述頁被寫入，并且有可能鄰近 者從未被寫入。圖16提供數(shù)據(jù)頁的另一實例。所繪示的頁包括標(biāo)頭650、定時信息652、用戶數(shù)據(jù) 654、定時信息656及ECC 658。定時信息652提供關(guān)于前一字線的歷史(History Previous Word Line; HPWL)。定時信息656提供關(guān)于下一字線的歷史(History Next Word Line; HNWL)。關(guān)于定時信息652及656，使用的術(shù)語"前一"及"下一"不意味著描述時間 或順序。而是，使用"前一"或"下一"來識別兩個不同的鄰近者。舉例來說，請返回 參看圖5，字線WL2具有至少兩個鄰近者WL3及WL1。僅出于標(biāo)記的目的，最接近 源極的鄰近字線將稱為前一字線，且最接近漏極的鄰近字線將稱為下一字線。因此，對 于WLl,前一字線是WL1且下一字線是WL2?？膳c許多不同編程方案(包括以非預(yù)定義順序編程數(shù)據(jù)的編程方案)一起使用本文描述的用于確定耦合電位且在適當(dāng)情況下予 以補償?shù)募夹g(shù)。即，在一些實施例中，從WL0到WL3來編程字線。在其它實施例中， 系統(tǒng)可隨機選擇字線，及以任何順序來編程字線。本文描述的技術(shù)可配合任一實施例運 用。圖17是描述可在HPWL 652及HNWL 656中存儲的數(shù)據(jù)值的圖表。在一個實施例 中，所存儲的數(shù)據(jù)包括2個位11、 IO及OO。如果HPWL652或HNWL656存儲11, 則擦除存儲歷史的頁、扇區(qū)或字線。如果HPWL 652或HNWL 656存儲10,則存儲所 述歷史值的字線己在相應(yīng)鄰近字線之前予以編程。如果HPWL 652或HNWL 656存儲 00，則相應(yīng)鄰近字線是在存儲歷史的字線之前予以編程。圖18是描述用于編程圖16中所繪示頁的過程的一個實施例的流程圖。圖18的步 驟402-406與圖12中的步驟相同。步驟680包括讀取前一字線的歷史且確定HPWL。舉 例來說，如果圖5的字線WL2正被編程，則前一字線是WL1。步驟680將包括査看 WL1的HNWL656,以査看WL1是否被擦除(HNW1^11)或被編程(例如，HNWL=10)。 雖于WL1的HNWL,系統(tǒng)將確定WL2的HPWL 652。在步驟682,系統(tǒng)將讀取下一字 線的歷史且確定HNWL。舉例來說，當(dāng)寫入到圖5的WL2時，系統(tǒng)將先讀取字線WL3 的HPWL,并且基于此確定應(yīng)存儲在字線WL2的HNWL中的值。在步驟684中，將用 于編程標(biāo)頭650、 HPWL 652、用戶數(shù)據(jù)654、 HNWL 656及EC 658的數(shù)據(jù)存儲在每一 位線的適當(dāng)鎖存器中。圖17的步驟412-428與圖12中的步驟相同。圖19是描述從下一或前一字線讀取歷史信息且確定適當(dāng)HPWL或HNWL的過程的 一個實施例的流程圖。舉例來說，圖19提供步驟680或682的一個實施例。在步驟700， 通過施加電壓Vra到適當(dāng)?shù)淖志€來執(zhí)行讀取過程。在步驟702,感測位線以確定存儲器 單元是否被接通或關(guān)斷。僅需要對正在存儲歷史值(HPWL或HNWL)的存儲器單元執(zhí) 行步驟702。在其它實施例中，對連接到一字線的所有(或較大的不同組)存儲器單元 執(zhí)行步驟702。請注意，如果歷史值是ll (狀態(tài)E),則存儲器單元將接通。否則，存儲 歷史的存儲器單元將不響應(yīng)于Vra而接通。如果存儲歷史的存儲器單元接通，則假設(shè)連 接到鄰近字線的存儲器單元被擦除因此，當(dāng)前正被編程的存儲器單元可能在鄰近字線 被編程之前予以編程。如果存儲歷史的存儲器單元未接通，則假設(shè)鄰近字線上的存儲器 單元已被編程，并且當(dāng)前字線繼鄰近字線被編程之后予以編程。在步驟704中，存儲來 自步驟702的結(jié)果?；诖鎯v史信息的存儲器單元是否接通或關(guān)斷(步驟706)，將適 當(dāng)值存儲在當(dāng)前字線的歷史中。如果鄰近者的歷史是ll，則在步驟710中，將值10存 儲在當(dāng)前字線的適當(dāng)歷史值中，其指示出當(dāng)前字線是在鄰近者之前予以編程。如果鄰近者的歷史值是io，則將oo存儲在當(dāng)前字線的歷史中，以指示當(dāng)前字線是在鄰近者之后予以編程。圖20是描述用于讀取根據(jù)圖18的過程所編程的數(shù)據(jù)的讀取過程的一個實施例的流 程圖。請注意，圖20是圖IO的過程的另一實施例。在圖20的步驟800中，接收讀取 數(shù)據(jù)的請求。在步驟802中，對于字線執(zhí)行讀取過程，而不使用任何偏移量。舉例來說， 執(zhí)行圖14的過程。在步驟804中，存取正被讀取的字線的歷史。請注意，在一個實施 例中，在步驟802中讀取歷史數(shù)據(jù)作為整個頁的讀取過程的部分。接著，在步驟804， 由處理器、狀態(tài)機等等存取所述數(shù)據(jù)。在其它實施例中，可在步驟802之前或之后存取 歷史數(shù)據(jù)。如果HNWL或HPWL任一者是11 (步驟806),則假設(shè)頁已被擦除數(shù)據(jù)，并 且在步驟808,報告被擦除的數(shù)據(jù)。如果HNWL及HPWL兩者均為OO,則假設(shè)正被讀 取的當(dāng)前頁是在兩個鄰近者之后予以編程。因此，在步驟810，報告所述數(shù)據(jù)，而不需 要補償耦合。如果HNWI^00且HPWL-10 (步驟812)，則在步驟814中，執(zhí)行補償來 自前一鄰近者的耦合的額外讀取操作。如果HNWL-IO且HPWL-IO,則在步驟818中， 執(zhí)行補償來自兩個鄰近者的耦合的額外讀取操作。如果HNWL-IO且HPWL-OO,則在 步驟816中，執(zhí)行補償來自下一鄰近者的耦合的額外讀取操作。圖21是描述用于執(zhí)行補償來自一鄰近者的耦合的額外讀取操作的過程的一個實施 例的流程圖。舉例來說，圖21的過程可作為圖20的步驟814或816的部分予以執(zhí)行。 在步驟904中，使用在控制柵極或字線處提供的讀取比較點Vra，從鄰近字線讀取數(shù)據(jù)。 在步驟906中，確定整個字線或頁是否被擦除。如果所有存儲器單元均處于狀態(tài)E，則 所有存儲器單元將響應(yīng)于Vra而接通。如果所有存儲器單元被擦除(步驟卯6),則在步 驟卯8報告數(shù)據(jù)，而無需執(zhí)行對來自鄰近字線的耦合的任何補償。如果鄰近字線未被擦 除(步驟卯6)，則在步驟910中，讀取過程繼續(xù)使用讀取比較點Vrb進行讀取操作及使 用比較點Vrc進行讀取操作。基于三個讀取操作，可確定鄰近者中存儲的數(shù)據(jù)(請參看 圖14的論述)。在步驟910之后，鑒于鄰近者中存儲的數(shù)據(jù)，執(zhí)行補償電位耦合的額外 讀取過程。舉例來說，可執(zhí)行圖15B的過程。圖22是描述用于執(zhí)行額外讀取操作過程的一個實施例的流程圖，其考慮到來自兩 個鄰近者的耦合。舉例來說，圖22的過程可作為圖20的步驟818的部分予以執(zhí)行。在 步驟930中，使用讀取比較點Vra來讀取所述兩個鄰近字線。如果確定兩個鄰近者被擦 除(步驟932),則在步驟934報告所述數(shù)據(jù)，而無需補償耦合。如果確定一個鄰近者被 擦除(例如， 一個鄰近字線或頁的所有存儲器單元均接通，而另一鄰近者的所有存儲器 單元未響應(yīng)于Vra而接通)，則在步驟950,所述一個鄰近者將歷經(jīng)使用讀取比較點Vrb及Vrc執(zhí)行的讀取過程(類似于圖21的步驟910)。在步驟952中，執(zhí)行補償電位耦合 的額外讀取過程(類似于圖21的步驟912)。如果在步驟932確定鄰近者均未被擦除， 則在步驟936,將使用讀取比較點Vrb及Vrc執(zhí)行所述兩個鄰近者的讀取過程。在步驟 938，執(zhí)行補償來自兩個字線的電位耦合的額外讀取過程，并且將報告所述數(shù)據(jù)。在一 個實施例中，步驟938包括執(zhí)行圖15A的過程。本文描述的用于檢測耦合電位且補償所述耦合的技術(shù)可應(yīng)用于檢測其它類型錯誤 的電位且(視需要)補償所述錯誤。出于說明和描述的目的，已呈現(xiàn)上文詳細描述。其無意為詳盡的或使本發(fā)明限定于 所揭示的確切形式。可根據(jù)上文教示進行許多修改及變化。選擇所述實施例以便最佳地 解釋本發(fā)明的原理及其實際應(yīng)用，從而使所屬領(lǐng)域的技術(shù)人員能夠以各種實施例最佳地 運用本發(fā)明，并且各種修改均適用于所考慮的特定用途。希望本發(fā)明范圍由所附權(quán)利要 求書來定義。
權(quán)利要求
1.一種用于操作非易失性存儲裝置的方法，其包括存取針對一組數(shù)據(jù)定制的經(jīng)存儲的定時信息，所述組數(shù)據(jù)存儲在一個或一個以上非易失性存儲元件中；及從所述一個或一個以上非易失性存儲元件讀取所述組數(shù)據(jù)，包括基于所述定時信息來選擇性補償所述組數(shù)據(jù)中的一個或一個以上電位錯誤。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述一個或一個以上電位錯誤是歸因于所述一個或一個以上非易失性存儲元件 與一個或一個以上鄰近非易失性存儲元件之間的電位耦合。
3. 根據(jù)權(quán)利要求l所述的方法，其中所述存取及讀取包括讀取與所述一個或一個以上非易失性存儲元件相關(guān)聯(lián)的宇線的第一時間數(shù)據(jù)，所 述經(jīng)存儲的定時信息包括所述第一時間數(shù)據(jù)；讀取與所述鄰近非易失性存儲元件相關(guān)聯(lián)的字線的第二時間數(shù)據(jù)； 將所述第一時間數(shù)據(jù)與所述第二時間數(shù)據(jù)進行比較；及 基于所述比較來確定是否存在電位錯誤。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述選擇性補償一個或一個以上電位錯誤包括感測所述一個或一個以上非易失性存儲元件的鄰近非易失性存儲元件 基于從所述鄰近非易失性存儲元件感測的信息，確定所述一個或一個以上非易失 性存儲元件的讀取電壓偏移量及使用所述偏移量來讀取所述一個或一個以上非易失性存儲元件。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述存取及讀取包括從連接到第一字線的存儲器元件讀取數(shù)據(jù)，所述存儲器元件包括所述一個或一個 以上非易失性存儲元件及存儲所述定時信息的額外非易失性存儲元件，所述定時信 息包括第一值及第二值，所述第一值指示相對于第一組鄰近者編程所述一個或一個 以上非易失性存儲元件的定時，所述第二值指示相對于第二組鄰近者編程所述一個 或一個以上非易失性存儲元件的定時；如果所述第一值指示所述一個或一個以上非易失性存儲元件是在所述第一組鄰 近者之后予以編程，且所述第二值指示所述一 個或一個以上非易失性存儲元件是在 所述第二組鄰近者之后予以編程，則報告所述數(shù)據(jù)，而不補償一個或一個以上電位 錯誤；及如果所述第一值指示所述一個或一個以上非易失性存儲元件可能是在所述第一 組鄰近者之前予以編程，或所述第二值指示所述一 個或一個以上非易失性存儲元件 可能是在所述第二組鄰近者之前予以編程，則在補償一個或一 個以上電位錯誤之后 報告所述數(shù)據(jù)。
6. 根據(jù)權(quán)利要求l所述的方法，其進一歩包括將所述數(shù)據(jù)編程到所述一個或一個以上非易失性存儲元件，包括編程所述定時信息。
7. 根據(jù)權(quán)利要求6所述的方法，其中所述編程包括讀取與一組鄰近非易失性存儲元件相關(guān)聯(lián)的鄰近者定時信息及 基于所述鄰近者定時信息，確定針對所述組數(shù)據(jù)定制的所述定時信息。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述一個或一個以上非易失性存儲元件是多狀態(tài)非易失性存儲元件； 所述讀取鄰近者定時信息包括以一個參考電壓電平執(zhí)行讀取操作；及 所述確定所述定時信息完全基于所述以一個參考電壓電平的讀取操作。
9. 根據(jù)權(quán)利要求6所述的方法，其中所述編程包括讀取與第一組鄰近非易失性存儲元件相關(guān)聯(lián)的第一鄰近者定時信息； 基于所述第一鄰近者定時信息確定第一定時值讀取與第二組鄰近非易失性存儲元件相關(guān)聯(lián)的第二鄰近者定時信息；及 基于所述第二鄰近者定時信息確定第二定時值，與所述組鄰近非易失性存儲元件 相關(guān)聯(lián)的所述定時信息包括所述第一定時值及所述第二定時值。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述第一組鄰近非易失性存儲元件連接到第一字線；所述一個或一個以上非易失性存儲元件連接到第二字線，所述第二字線相鄰于所 述第一字線所述第二組鄰近非易失性存儲元件連接到第三字線，所述第三字線相鄰于所述第 二字線及所述一個或一個以上電位錯誤是基于所述一個或一個以上非易失性存儲元件與 所述第一組鄰近非易失性存儲元件的耦合及所述一個或一個以上非易失性存儲元 件與所述第二組鄰近非易失性存儲元件的耦合。
11. 根據(jù)權(quán)利要求l所述的方法，其中所述選擇性補償包括如果所述定時信息指示所述一個或一個以上非易失性存儲 元件是在編程一個或一個以上鄰近非易失性存儲元f牛之前予以編程，則對所述一個 或一個以上非易失性存儲元件與所述一個或一個以上鄰近非易失性存儲元件之間 的耦合執(zhí)行第一補償過程；及如果所述定時信息指示所述一個或一個以上非易失性 存儲元件在編程所述一個或一個以上鄰近非易失性存儲元件之前未經(jīng)編程，則進行 讀取而不執(zhí)行第一補償過程。
12. 根據(jù)權(quán)利要求l所述的方法，其中所述選擇性補償包括基于所述定時信息選擇是否使用電壓偏移量。
13. 根據(jù)權(quán)利要求l所述的方法，其中所述定時信息包括絕對時間。
14. 根據(jù)權(quán)利要求l所述的方法，其中所述定時信息包括循環(huán)計數(shù)時間。
15. 根據(jù)權(quán)利要求l所述的方法，其中所述定時信息包括對所述一個或一個以上非易失性存儲元件與鄰近非易失性存 儲元件之間的編程順序的指示。
16. 根據(jù)權(quán)利要求l所述的方法，其中所述定時信息包括兩位代碼，所述兩位代碼指示所述組數(shù)據(jù)是否是經(jīng)擦除數(shù)據(jù)、繼編程鄰近字線之后編程的數(shù)據(jù)或可能在編程鄰近字線之前編程的數(shù)據(jù)。
17. 根據(jù)權(quán)利要求l所述的方法，其中所述組數(shù)據(jù)包括一頁數(shù)據(jù)；所述一個或一個以上非易失性存儲元件連接到第一字線；及所述一個或一個以上電位錯誤歸因于所述一個或一個以上非易失性存儲元件中 的一者或一者以上與連接到鄰近所述第一字線的字線的一個或一個以上非易失性 存儲元件之間的耦合。
18. 根據(jù)權(quán)利要求l所述的方法，其中當(dāng)讀取所述組數(shù)據(jù)時存取所述經(jīng)存儲的定時信息。
19. 根據(jù)權(quán)利要求l所述的方法，其中在讀取所述組數(shù)據(jù)之前存取所述定時信息。
20. 根據(jù)權(quán)利要求l所述的方法，其進一步包括接收讀取所述組數(shù)據(jù)的請求。
21. 根據(jù)權(quán)利要求l所述的方法，其中所述一個或一個以上非易失性存儲元件是NAND快閃存儲器元件。
22. 根據(jù)權(quán)利要求l所述的方法，其中所述一個或一個以上非易失性存儲元件是多狀態(tài)快閃存儲器元件。
23. —種非易失性存儲系統(tǒng)，其包括多個非易失性存儲元件；及與所述非易失性存儲元件通信的一個或一個以上管理電路，所述一個或一個以上 管理電路存取針對存儲在所述多個非易失性存儲元件中的一組數(shù)據(jù)定制的經(jīng)存儲 的定時信息；及從所述多個非易失性存儲元件讀取所述組數(shù)據(jù)，包括基于所述定時 信息來選擇性補償所述組數(shù)據(jù)中的一個或一個以上電位錯誤。
24. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上電位錯誤歸因于所述一個或一個以上非易失性存儲元件與 一個或一個以上鄰近非易失性存儲元件之間的電位耦合。
25. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其屮所述組數(shù)據(jù)存儲在所述多個非易失性存儲元件的一子組中，所述子組具有鄰近非 易失性存儲元件所述一個或一個以上管理電路讀取與所述子組相關(guān)聯(lián)的字線的第一時間數(shù)據(jù)，且 讀取與所述鄰近非易失性存儲元件相關(guān)聯(lián)的字線的第二時間數(shù)據(jù)；及所述一個或一個以上管理電路將所述第一時間數(shù)據(jù)與所述第二時間數(shù)據(jù)進行比 較，且基于所述比較來確定是否存在電位錯誤。
26. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述選擇性補償包括基于所述鄰近非易失性存儲元件選擇在讀取過程期間是否 使用電壓偏移量及使用多少所述電壓偏移量。
27. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述組數(shù)據(jù)存儲在所述多個非易失性存儲元件的一子組中，所述子組具有第一組 鄰近者及第二組鄰近者所述一個或一個以上管理電路從連接到第一字線的存儲器元件讀取數(shù)據(jù)，所述存 儲器元件包括所述子組及存儲所述定時信息的額外非易失性存儲元件，所述定時信 息包括第一值及第二值，所述第一值指示相對于第一組鄰近者編程所述子組的定 時，所述第二值指示相對于第二組鄰近者編程子組的定時；如果所述第一值指示子組是在所述第一 組鄰近者之后予以編程，且所述第二值指 示所述子組是在所述第二組鄰近者之后予以編程，則所述一個或一個以上管理電路 報告所述數(shù)據(jù)，而不補償一個或一個以上電位錯誤及如果所述第一值指示所述子組可能是在所述第一組鄰近者之前予以編程，或所述 第二值指示所述子組可能是在所述第二組鄰近者之前予以編程，則所述一個或一個 以上管理電路在補償一個或一個以上電位錯誤之后報告所述數(shù)據(jù)。
28. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路將所述組數(shù)據(jù)編程到所述多個非易失性存儲元件的一子組，包括編程所述定時信息及所述編程所述組數(shù)據(jù)包括讀取鄰近者定時信息，及基于所述鄰近者定時信息來確 定針對所述組數(shù)據(jù)定制的所述定時信息。
29. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上非易失性存儲元件是多狀態(tài)非易失性存儲元件 所述讀取鄰近者定時信息包括以一個參考電壓電平執(zhí)行讀取操作及 所述確定所述定時信息是基于所述以一個參考電壓電平的讀取操作。
30. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述組數(shù)據(jù)存儲在所述多個非易失性存儲元件的一子組中，所述子組具有鄰近非 易失性存儲元件及所述選擇性補償包括如果所述定時信息指示所述子組是在編程所述鄰近非易失 性存儲元件之前予以編程，則對所述子組與所述鄰近非易失性存儲元件之間的耦合 執(zhí)行第一補償過程；及如果所述定時信息指示所述子組在編程所述鄰近非易失性存 儲元件之前未經(jīng)編程，則進行讀取而不執(zhí)行第一補償過程。
31. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述定時信息可包括絕對時間、相對時間或編程順序指示中的任一者。
32. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述組數(shù)據(jù)包括一頁數(shù)據(jù)；所述組數(shù)據(jù)存儲在所述多個非易失性存儲元件的一 子組中，所述子組連接到第一 字線；及所述一個或一個以上電位錯誤歸因于所述子組與連接到鄰近所述第一字線的字 線的一個或一個以上非易失性存儲元件之間的耦合。
33. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中當(dāng)讀取所述組數(shù)據(jù)時同時存取所述經(jīng)存儲的定時信息。
34. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路包括狀態(tài)機、解碼器、感測電路與控制器中的一者 或一者以上。
35. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述多個非易失性存儲元件是NAND快閃存儲器裝置。
36. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述多個非易失性存儲元件是多狀態(tài)快閃存儲器裝置。
37. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中所述多個非易失性存儲元件包括浮動?xùn)艠O。
全文摘要
非易失性存儲器單元的浮動?xùn)艠O(或其它電荷存儲元件)上存儲的表觀電荷的移位可因基于鄰近浮動?xùn)艠O(或其它鄰近電荷存儲元件)中存儲的電荷的電場耦合而發(fā)生。所述問題最顯著發(fā)生于已在不同時間編程的相鄰存儲器單元組之間。為了補償所述耦合，如果鄰近存儲器單元是繼給定存儲器單元之后予以編程，則對所述給定存儲器單元的讀取過程將考慮所述鄰近存儲器單元的經(jīng)編程狀態(tài)。本發(fā)明揭示用于確定所述鄰近存儲器單元是在所述給定存儲器單元之前還是之后予以編程的技術(shù)。
文檔編號G11C16/26GK101317235SQ200680041910
公開日2008年12月3日 申請日期2006年11月8日 優(yōu)先權(quán)日2005年11月10日
發(fā)明者建 陳 申請人:桑迪士克股份有限公司