專利名稱：半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器裝置，尤其涉及半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路。
背景技術(shù)：
一般而言，半導(dǎo)體存儲(chǔ)器裝置包括具有預(yù)定阻抗值的多個(gè)驅(qū)動(dòng)器，以便對應(yīng)于各種數(shù)據(jù)輸入和輸出阻抗，并且可通過選擇性操作多個(gè)驅(qū)動(dòng)器來獲得各種輸入與輸出阻抗。
如圖1所示，現(xiàn)有技術(shù)的半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路包括多個(gè)驅(qū)動(dòng)器40；阻抗調(diào)整單元10，其輸出第一碼PC<0:5>和第二碼NC<0:5>來調(diào)整驅(qū)動(dòng)器的組抗，使得總阻抗等于設(shè)定值；多個(gè)驅(qū)動(dòng)器控制單元20，其根據(jù)驅(qū)動(dòng)器使能信號(hào)stinf<0:6>確定是否輸出第一碼PC<0:5>和第二碼NC<0:5>；多個(gè)數(shù)據(jù)處理單元30，其根據(jù)第一碼PC<0:5>和第二碼NC<0:5>將數(shù)據(jù)(UP上拉數(shù)據(jù)和DN下拉數(shù)據(jù))輸出至多個(gè)驅(qū)動(dòng)器40；以及襯墊(pad)50，其共同地連接至多個(gè)驅(qū)動(dòng)器40的輸出端子，并輸出數(shù)據(jù)或接收數(shù)據(jù)。
圖1說明了一個(gè)例子，其中使用具有相同阻抗值(即240歐姆)的七個(gè)驅(qū)動(dòng)器、七個(gè)驅(qū)動(dòng)器控制單元20以及七個(gè)數(shù)據(jù)處理單元30。
圖1的多個(gè)驅(qū)動(dòng)器40中的每一個(gè)都包括上拉驅(qū)動(dòng)器與下拉驅(qū)動(dòng)器。上拉驅(qū)動(dòng)器包括多個(gè)PMOS晶體管，其具有共同連接至電源端子VDDQ的源極和分別連接至電阻器的漏極。下拉驅(qū)動(dòng)器包括多個(gè)NMOS晶體管，其具有共同連接至接地端子的源極和分別連接至數(shù)據(jù)下拉電阻器的漏極。上拉驅(qū)動(dòng)器和下拉驅(qū)動(dòng)器中的每個(gè)都包括例如六個(gè)電阻器以及六個(gè)用于控制電阻器連接的晶體管。電阻器的數(shù)量以及晶體管的數(shù)量可根據(jù)電路設(shè)計(jì)而改變。
參閱圖1，將說明根據(jù)現(xiàn)有技術(shù)的用于半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路的操作。
阻抗調(diào)整單元10輸出用于調(diào)整每個(gè)驅(qū)動(dòng)器的阻抗的第一碼PC<0:5>和第二碼NC<0:5>，以便校正阻抗值與預(yù)設(shè)定值之間的差。
根據(jù)驅(qū)動(dòng)器使能信號(hào)stinf<0:6>，七個(gè)驅(qū)動(dòng)器控制單元20將從阻抗調(diào)整單元10輸出的第一碼PC<0:5>和第二碼NC<0:5>輸出至七個(gè)數(shù)據(jù)處理單元30，或七個(gè)驅(qū)動(dòng)器控制單元20通過將第一碼PC<0:5>和第二碼NC<0:5>的碼值設(shè)定為預(yù)定值(例如0)來截取第一碼PC<0:5>和第二碼NC<0:5>的輸出。
當(dāng)輸入第一碼PC<0:5>和第二碼NC<0:5>時(shí)，七個(gè)數(shù)據(jù)處理單元30根據(jù)第一碼PC<0:5>輸出上拉數(shù)據(jù)UP至七個(gè)驅(qū)動(dòng)器40的上拉驅(qū)動(dòng)器，并根據(jù)第二碼NC<0:5>輸出下拉數(shù)據(jù)DN至七個(gè)驅(qū)動(dòng)器40的下拉驅(qū)動(dòng)器。
因此，根據(jù)以七個(gè)驅(qū)動(dòng)器40中已經(jīng)接收數(shù)據(jù)的驅(qū)動(dòng)器的阻抗組合為基礎(chǔ)的驅(qū)動(dòng)阻抗值來執(zhí)行數(shù)據(jù)驅(qū)動(dòng)操作。
根據(jù)現(xiàn)有技術(shù)，基于系統(tǒng)所需的驅(qū)動(dòng)阻抗值中的最大值來確定驅(qū)動(dòng)器的阻抗，并且確定了具有相同已確定阻抗的驅(qū)動(dòng)器數(shù)量，使得可獲得系統(tǒng)所需的各種驅(qū)動(dòng)阻抗。
例如當(dāng)系統(tǒng)所需驅(qū)動(dòng)阻抗的最大值為240歐姆且最小值為34歐姆時(shí)，如圖1所示，使用240歐姆的驅(qū)動(dòng)器。為了獲得34歐姆的最小值，使用七個(gè)240歐姆的驅(qū)動(dòng)器。所使用的驅(qū)動(dòng)器數(shù)量基于電阻器的并聯(lián)原理。
也就是，當(dāng)需要34歐姆驅(qū)動(dòng)器時(shí)，所有七個(gè)240歐姆驅(qū)動(dòng)器都彼此并聯(lián)，以獲得1/(1/240+1/240+1/240+1/240+1/240+1/240+1/240)＝240/7＝34.285的值。如果出現(xiàn)小差(例如小數(shù)差)，這并不會(huì)影響驅(qū)動(dòng)操作。因此，差可以忽略。
當(dāng)需要40歐姆驅(qū)動(dòng)器時(shí)，七個(gè)240歐姆驅(qū)動(dòng)器之中的六個(gè)驅(qū)動(dòng)器彼此并聯(lián)，以獲得1/(1/240+1/240+1/240+1/240+1/240+1/240)＝240/6＝40的值。
當(dāng)需要60歐姆驅(qū)動(dòng)器時(shí)，七個(gè)240歐姆驅(qū)動(dòng)器之中的四個(gè)240歐姆驅(qū)動(dòng)器彼此并聯(lián)。當(dāng)需要80歐姆驅(qū)動(dòng)器時(shí)，七個(gè)240歐姆驅(qū)動(dòng)器之中的三個(gè)240歐姆驅(qū)動(dòng)器彼此并聯(lián)。當(dāng)需要120歐姆驅(qū)動(dòng)器時(shí)，七個(gè)240歐姆驅(qū)動(dòng)器之中的兩個(gè)240歐姆驅(qū)動(dòng)器彼此并聯(lián)。當(dāng)需要240歐姆驅(qū)動(dòng)器時(shí)，則使用七個(gè)240歐姆驅(qū)動(dòng)器中的一個(gè)。這樣，選擇性操作七個(gè)驅(qū)動(dòng)器，從而獲得系統(tǒng)所需的驅(qū)動(dòng)阻抗。
此時(shí)，在驅(qū)動(dòng)器內(nèi)一起使用MOS(金屬硅化物Metal on Silicide)電阻器以及無源電阻器。為了實(shí)現(xiàn)線性驅(qū)動(dòng)，無源電阻器的數(shù)量需要遠(yuǎn)多于MOS電阻器的數(shù)量。例如在240歐姆驅(qū)動(dòng)器的情況下，MOS電阻器以及無源電阻器的比例大約是2∶8。
因?yàn)镸OS電阻器比無源電阻器具有更大的每單位面積電阻值，所以無源電阻器需要具有比MOS電阻器更大的面積才能有相同電阻值。MOS電阻器使用有源區(qū)域，而無源電阻器使用柵極區(qū)域和復(fù)合(poly)區(qū)域，在此要執(zhí)行復(fù)雜的控制操作。
因此，驅(qū)動(dòng)器的面積根據(jù)無源電阻器而確定。根據(jù)現(xiàn)有技術(shù)，驅(qū)動(dòng)器的阻抗越高，所使用的無源電阻器的數(shù)量越多。因此，驅(qū)動(dòng)器占用了半導(dǎo)體存儲(chǔ)器裝置內(nèi)的大量面積。
此外，驅(qū)動(dòng)器的電容根據(jù)結(jié)電容和寄生電容來確定。在兩電容之中，結(jié)電容占大部分電容。因?yàn)闊o源電阻器具有比結(jié)電容器更大的寄生電容，所以電容會(huì)隨無源電阻器的數(shù)量增加而增加。
因此，根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路具有下列問題。
首先，如上所述，隨著驅(qū)動(dòng)器的阻抗增加，驅(qū)動(dòng)器的大小就會(huì)增加。根據(jù)現(xiàn)有技術(shù)，因?yàn)槭褂枚鄠€(gè)具有高阻抗值的驅(qū)動(dòng)器，所以會(huì)增加半導(dǎo)體存儲(chǔ)器裝置的大小。
第二，因?yàn)闊o源電阻器的數(shù)量因多個(gè)高阻抗驅(qū)動(dòng)器而增加，所以電容增加，這會(huì)惡化驅(qū)動(dòng)器的阻抗特性。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其能夠減少半導(dǎo)體存儲(chǔ)器裝置的大小并改善其阻抗特性。
本發(fā)明的實(shí)施例提供一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其包括具有不同阻抗值的多個(gè)驅(qū)動(dòng)單元，且驅(qū)動(dòng)器的數(shù)量可少于多個(gè)所需驅(qū)動(dòng)阻抗值的數(shù)量，使得通過驅(qū)動(dòng)單元的組合可以獲得多個(gè)所需的驅(qū)動(dòng)阻抗值；以及驅(qū)動(dòng)控制單元，其可獨(dú)立控制多個(gè)驅(qū)動(dòng)單元的操作，以便獲得所需的多個(gè)驅(qū)動(dòng)阻抗值。
本發(fā)明的另一實(shí)施例提供一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其包括多個(gè)驅(qū)動(dòng)單元，驅(qū)動(dòng)器的數(shù)量可少于所需驅(qū)動(dòng)阻抗值的數(shù)量，其中可設(shè)定對應(yīng)所需驅(qū)動(dòng)阻抗值最小公倍數(shù)的阻抗值并可設(shè)定對應(yīng)最小公倍數(shù)的約數(shù)的其它阻抗值，使得可以通過將最小公倍數(shù)與約數(shù)進(jìn)行組合來獲得所需的驅(qū)動(dòng)阻抗值；多個(gè)驅(qū)動(dòng)器控制單元，其可確定是否輸出一個(gè)或多個(gè)碼，以便根據(jù)驅(qū)動(dòng)器使能信號(hào)設(shè)定多個(gè)驅(qū)動(dòng)單元的阻抗；以及多個(gè)數(shù)據(jù)處理單元，其可根據(jù)一個(gè)或多個(gè)碼來輸出數(shù)據(jù)至多個(gè)驅(qū)動(dòng)單元。
本發(fā)明的又一實(shí)施例提供一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其包括第一驅(qū)動(dòng)單元，其可設(shè)定成具有等于多個(gè)目標(biāo)阻抗值中的最大阻抗值的阻抗值；第二驅(qū)動(dòng)單元，其可設(shè)定成具有大于或等于目標(biāo)阻抗值的最小值的阻抗值，并對應(yīng)于最大阻抗值的約數(shù)；第三驅(qū)動(dòng)單元，其可設(shè)定成具有大于或等于目標(biāo)阻抗值中最小值且小于第二驅(qū)動(dòng)單元阻抗值的阻抗值，并對應(yīng)于最大阻抗值的約數(shù)；以及驅(qū)動(dòng)控制單元，其可選擇性操作第一至第三驅(qū)動(dòng)單元，以便獲得所有的多個(gè)目標(biāo)阻抗值。


圖1為根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路框圖；圖2為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路框圖；圖3為圖2的第一驅(qū)動(dòng)器控制單元的電路圖；以及圖4為圖2的第一數(shù)據(jù)處理單元的電路圖。
具體實(shí)施例方式
此后將參照

本發(fā)明的實(shí)施例。
如圖2所示，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路包括第一至第三驅(qū)動(dòng)器400、500和600；阻抗調(diào)整單元100，其輸出第一碼PC<0:5>和第二碼NC<0:5>以便將第一至第三驅(qū)動(dòng)器400、500和600中每個(gè)的阻抗值調(diào)整成設(shè)定值；第一至第三驅(qū)動(dòng)器控制單元200、210和220，其根據(jù)驅(qū)動(dòng)器使能信號(hào)stinf<0:2>來確定是否輸出第一碼PC<0:5>和第二碼NC<0:5>；第一至第三數(shù)據(jù)處理單元300、310和320，其根據(jù)第一碼PC<0:5>和第二碼NC<0:5>分別將數(shù)據(jù)(UP上拉數(shù)據(jù)和DN下拉數(shù)據(jù))輸出到第一至第三驅(qū)動(dòng)器400、500和600；以及襯墊700，其共同耦合至輸出數(shù)據(jù)或輸入數(shù)據(jù)的第一至第三驅(qū)動(dòng)器400、500和600的輸出端子。
第一至第三驅(qū)動(dòng)器400、500和600中的每個(gè)都可包括上拉驅(qū)動(dòng)器和下拉驅(qū)動(dòng)器。上拉驅(qū)動(dòng)器包括多個(gè)PMOS晶體管，所述多個(gè)PMOS晶體管具有共同耦合至電源端子VDDQ的源極以及分別耦合至電阻器的漏極。下拉驅(qū)動(dòng)器包括多個(gè)NMOS晶體管，所述多個(gè)NMOS晶體管具有共同耦合至接地端子的源極以及分別連接至電阻器的漏極。上拉驅(qū)動(dòng)器與下拉驅(qū)動(dòng)器中的每個(gè)都包括例如六個(gè)電阻器以及六個(gè)用于控制電阻器連接的晶體管。電阻器的數(shù)量以及晶體管的數(shù)量可根據(jù)電路設(shè)計(jì)而改變。
根據(jù)本發(fā)明的實(shí)施例，使用具有比現(xiàn)有技術(shù)阻抗小的阻抗的最少數(shù)量的驅(qū)動(dòng)器，并將驅(qū)動(dòng)器進(jìn)行組合來獲得系統(tǒng)所需的所有阻抗值。在圖2所示的本發(fā)明實(shí)施例內(nèi)，使用了遠(yuǎn)少于現(xiàn)有技術(shù)所使用的(例如七個(gè)240歐姆驅(qū)動(dòng)器)驅(qū)動(dòng)器。即，第一至第三驅(qū)動(dòng)器400、500和600分別具有240歐姆、120歐姆以及60歐姆的阻抗值，使得可獲得34歐姆、40歐姆、60歐姆、80歐姆、120歐姆和240歐姆的驅(qū)動(dòng)阻抗值。
以下將說明上述驅(qū)動(dòng)器的典型配置。首先，提供具有對應(yīng)于系統(tǒng)驅(qū)動(dòng)阻抗值的最小公倍數(shù)的阻抗的驅(qū)動(dòng)器。根據(jù)圖2的上述實(shí)施例，系統(tǒng)所需的驅(qū)動(dòng)阻抗值為34歐姆、40歐姆、60歐姆、80歐姆、120歐姆以及240歐姆。34歐姆、40歐姆、60歐姆、80歐姆、120歐姆以及240歐姆的最小公倍數(shù)為240歐姆。然而，在34歐姆的情況下，240歐姆并不能準(zhǔn)確地稱作它的最小公倍數(shù)。不過，在電路設(shè)計(jì)中不可能考慮最小公倍數(shù)值達(dá)到小數(shù)點(diǎn)以下的差。因?yàn)檫@種差難以影響驅(qū)動(dòng)操作，所以不考慮。
然后，通過根據(jù)電阻器的并聯(lián)連接來組合驅(qū)動(dòng)器以提供這樣的驅(qū)動(dòng)器，其具有可獲得120歐姆、60歐姆、80歐姆、40歐姆和34歐姆的驅(qū)動(dòng)阻抗且對應(yīng)于最小公倍數(shù)的約數(shù)之中最小數(shù)量的約數(shù)的阻抗。驅(qū)動(dòng)阻抗通過驅(qū)動(dòng)器的組合來確定，也就是通過彼此并聯(lián)耦合的驅(qū)動(dòng)器的內(nèi)部電阻器來確定。因此，可獲得120歐姆、80歐姆、60歐姆、40歐姆和34歐姆的驅(qū)動(dòng)阻抗的約數(shù)的最小數(shù)量為二，也就是120歐姆和60歐姆。
當(dāng)240歐姆驅(qū)動(dòng)器、120歐姆驅(qū)動(dòng)器和60歐姆驅(qū)動(dòng)器彼此并聯(lián)耦合時(shí)，驅(qū)動(dòng)阻抗變成1/(1/240+1/120+1/60)＝240/7＝34.285...。因?yàn)樾〔?小數(shù)差)難以影響驅(qū)動(dòng)操作并且可忽略，所以可獲得34歐姆的驅(qū)動(dòng)阻抗。
進(jìn)一步，當(dāng)120歐姆驅(qū)動(dòng)器和60歐姆驅(qū)動(dòng)器彼此并聯(lián)耦合時(shí)，驅(qū)動(dòng)阻抗變成1/(1/120+1/60)＝120/3＝40。因此，可獲得40歐姆的驅(qū)動(dòng)阻抗。
同樣，可以使用一個(gè)60歐姆驅(qū)動(dòng)器來獲得60歐姆的驅(qū)動(dòng)阻抗，可以將240歐姆和120歐姆驅(qū)動(dòng)器彼此并聯(lián)連接來獲得80歐姆的驅(qū)動(dòng)阻抗，可以使用一個(gè)120歐姆驅(qū)動(dòng)器來獲得120歐姆的驅(qū)動(dòng)阻抗，以及使用一個(gè)240歐姆驅(qū)動(dòng)器來獲得240歐姆的驅(qū)動(dòng)阻抗。
以下說明其中第一驅(qū)動(dòng)器400、第二驅(qū)動(dòng)器500和第三驅(qū)動(dòng)器600分別具有240歐姆、120歐姆和60歐姆阻抗的例子。
相較于現(xiàn)有技術(shù)，在本發(fā)明的實(shí)施例中減少了使用的驅(qū)動(dòng)器數(shù)量，而仍可獲得相同的驅(qū)動(dòng)阻抗。不過，所使用的驅(qū)動(dòng)器數(shù)量可根據(jù)系統(tǒng)所需驅(qū)動(dòng)阻抗而變化。
如圖3所示，典型的第一驅(qū)動(dòng)器控制單元200可包括數(shù)據(jù)轉(zhuǎn)換單元201，其轉(zhuǎn)換數(shù)據(jù)來使能上拉與下拉驅(qū)動(dòng)；上拉驅(qū)動(dòng)器控制單元202，其根據(jù)驅(qū)動(dòng)器使能信號(hào)stinf<0>來確定是否輸出第一碼PC<0:5>；以及下拉驅(qū)動(dòng)器控制單元203，其根據(jù)驅(qū)動(dòng)器使能信號(hào)stinf<0>來確定是否輸出第二碼NC<0:5>。第二驅(qū)動(dòng)器控制單元210和第三驅(qū)動(dòng)器控制單元220可具有與第一驅(qū)動(dòng)器控制單元200相同的配置。
數(shù)據(jù)轉(zhuǎn)換單元201可包括第一反向器IV21，其接收上拉數(shù)據(jù)UP并輸出反向的上拉數(shù)據(jù)UPb；以及第二反向器IV22，其接收下拉數(shù)據(jù)DN并輸出反向的下拉數(shù)據(jù)DNb。
上拉驅(qū)動(dòng)器控制單元202可包括第三反向器IV23，其接收驅(qū)動(dòng)器使能信號(hào)stinf<0>并輸出反向的驅(qū)動(dòng)器使能信號(hào)stinfb<0>；第四至第九反向器IV24至IV29，其接收第一碼PC<0:5>；以及第一至第六NOR門NR21至NR26，其具有共同輸入反向的驅(qū)動(dòng)器使能信號(hào)stinfb<0>的第一輸入端子，以及分別輸入第四至第九反向器IV24至IV29的輸出的第二輸入端子，使得第一至第六NOR門NR21至NR26輸出第一碼PC<0:5>。
下拉驅(qū)動(dòng)器控制單元203可包括第一至第六NAND門ND21至ND26，其具有共同輸入驅(qū)動(dòng)器使能信號(hào)stinf<0>的第一輸入端子，以及輸入第二碼NC<0:5>的第二輸入端子，使得第一至第六NAND門ND21至ND26輸出反向的第二碼NCb<0:5>。
如圖4所示，典型的第一數(shù)據(jù)處理單元300可包括上拉數(shù)據(jù)處理單元301，其根據(jù)第一碼PC<0:5>輸出反向的上拉數(shù)據(jù)UPb<0:5>至第一驅(qū)動(dòng)器400；以及下拉數(shù)據(jù)處理單元302，其根據(jù)反向的第二碼NCb<0:5>輸出反向的下拉數(shù)據(jù)DNb<0:5>至第一驅(qū)動(dòng)器400。第二和第三數(shù)據(jù)處理單元310和320可具有與第一數(shù)據(jù)處理單元300相同的配置。
上拉數(shù)據(jù)處理單元301可包括與第一碼PC<0:5>的位數(shù)一樣多的邏輯電路，該邏輯電路確定是否輸出反向的上拉數(shù)據(jù)UPb。因?yàn)樗羞壿嬰娐房删哂邢嗤呐渲?，所以下面說明只接收第一碼PC<0>的邏輯電路。邏輯電路可包括第一反向器IV31，其接收反向的上拉數(shù)據(jù)UPb；第二反向器IV32，其接收第一碼PC<0>；通過門PG31，其具有接收第一反向器IV31的輸出的輸入端子、接收第二反向器IV32的輸出的第一控制端子以及接收第一碼PC<0>的第二控制端子；晶體管M31，其具有接收第二反向器IV32的輸出的柵極、耦合至通過門PG31的輸出端子的漏極和耦合至接地端子的源極；以及第三反向器IV33，其耦合至晶體管M31的漏極。
下拉數(shù)據(jù)處理單元302可包括與反向的第二碼NCb<0:5>位數(shù)一樣多的邏輯電路，該邏輯電路確定是否輸出反向的下拉數(shù)據(jù)DNb。因?yàn)樗羞壿嬰娐房删哂邢嗤呐渲?，所以下面只說明接收反向的第二碼NCb<0>的邏輯電路。邏輯電路可包括第一反向器IV41，其接收反向的下拉數(shù)據(jù)DNb；第二反向器IV42，其接收反向的第二碼NCb<0>；通過門PG41，其具有接收第一反向器IV41的輸出的輸入端子、接收反向的第二碼NCb<0>的第一控制端子以及接收第二反向器IV42輸出的第二控制端子；晶體管M41，其具有接收第二反向器IV42的輸出的柵極、耦合至通過門PG41的輸出端子的源極和耦合至電源端子VDD的漏極；以及第三反向器IV43，其耦合至晶體管M41的源極。
現(xiàn)在將說明具有上述配置的根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的典型輸出驅(qū)動(dòng)操作。
首先，將說明其中系統(tǒng)所需驅(qū)動(dòng)阻抗為240歐姆的例子。
如上所述，根據(jù)本發(fā)明的實(shí)施例，第一驅(qū)動(dòng)器400具有240歐姆的阻抗、第二驅(qū)動(dòng)器500具有120歐姆的阻抗且第三驅(qū)動(dòng)器600具有60歐姆的阻抗。
為了獲得240歐姆的驅(qū)動(dòng)阻抗，將驅(qū)動(dòng)器使能信號(hào)stinf<0:2>設(shè)定為“1(高)0(低)0(低)”?？墒褂糜糜谠O(shè)定半導(dǎo)體存儲(chǔ)器裝置各種操作條件的模式電阻器來設(shè)定驅(qū)動(dòng)器使能信號(hào)stinf<0:2>。
因此，圖3的第一驅(qū)動(dòng)器控制單元200輸出在數(shù)據(jù)轉(zhuǎn)換單元201內(nèi)反向的上拉數(shù)據(jù)UPb和下拉數(shù)據(jù)DNb。因?yàn)轵?qū)動(dòng)器使能信號(hào)stinf<0>位于高電平，所以上拉驅(qū)動(dòng)器控制單元202將第一碼PC<0:5>輸出至第一數(shù)據(jù)處理單元300。因?yàn)轵?qū)動(dòng)器使能信號(hào)stinf<0>位于高電平，所以下拉驅(qū)動(dòng)器控制單元203將反向的第二碼NCb<0:5>輸出至第一數(shù)據(jù)處理單元300。同時(shí)，因?yàn)轵?qū)動(dòng)器使能信號(hào)stinf<1>和stinf<2>位于低電平，第二驅(qū)動(dòng)器控制單元210和第三驅(qū)動(dòng)器控制單元220將第一碼PC<0:5>改變至低電平并將反向的第二碼NCb<0:5>改變至高電平。
當(dāng)輸入至上拉數(shù)據(jù)處理單元301的第一碼PC<0:5>位于高電平時(shí)，圖4的第一數(shù)據(jù)處理單元300的上拉數(shù)據(jù)處理單元301將對應(yīng)的反向上拉數(shù)據(jù)UPb<0:5>輸出至第一驅(qū)動(dòng)器400。例如當(dāng)?shù)谝淮aPC<0>位于高電平，因?yàn)橐呀?jīng)開啟通過門PG31，所以反向的上拉數(shù)據(jù)UPb<0>會(huì)輸出至第一驅(qū)動(dòng)器400。進(jìn)一步，當(dāng)輸入至下拉數(shù)據(jù)處理單元302的反向的第二碼NCb<0:5>的碼位于低電平，則下拉數(shù)據(jù)處理單元302將對應(yīng)的反向下拉數(shù)據(jù)DNb<0:5>輸出至第一驅(qū)動(dòng)器400。例如當(dāng)?shù)诙aNCb<0>位于低電平(在此碼NC<0>位于高電平)，因?yàn)橐呀?jīng)開啟通過門PG41，所以反向的下拉數(shù)據(jù)DNb<0>會(huì)輸出至第一驅(qū)動(dòng)器400。同時(shí)，在第二數(shù)據(jù)處理單元310和第三數(shù)據(jù)處理單元320內(nèi)，因?yàn)榈谝淮aPC<0:5>位于低電平并且反向的第二碼NCb<0:5>位于高電平，所以通過門PG31和PG41全都關(guān)閉。結(jié)果，第二數(shù)據(jù)處理單元310和第三數(shù)據(jù)處理單元320并不會(huì)分別輸出反向的上拉數(shù)據(jù)UPb<0>和反向的下拉數(shù)據(jù)DNb<0:5>至第二驅(qū)動(dòng)器500和第三驅(qū)動(dòng)器600。
因此，第二驅(qū)動(dòng)器500和第三驅(qū)動(dòng)器600并不工作，且只有第一驅(qū)動(dòng)器400工作。因而，第一驅(qū)動(dòng)器400以240歐姆的驅(qū)動(dòng)阻抗在反向的上拉數(shù)據(jù)UPb<0>和反向的下拉數(shù)據(jù)DNb<0:5>上執(zhí)行驅(qū)動(dòng)操作，并通過襯墊700輸出數(shù)據(jù)。
現(xiàn)在將說明其中系統(tǒng)所需驅(qū)動(dòng)阻抗為80歐姆的另一例子。
如上所述，根據(jù)本發(fā)明的實(shí)施例，第一驅(qū)動(dòng)器400具有240歐姆的阻抗，第二驅(qū)動(dòng)器500具有120歐姆的阻抗且第三驅(qū)動(dòng)器600具有60歐姆的阻抗。
為了獲得80歐姆的驅(qū)動(dòng)阻抗，可將240歐姆驅(qū)動(dòng)器與120歐姆驅(qū)動(dòng)器彼此并聯(lián)耦合。因此，將驅(qū)動(dòng)器使能信號(hào)stinf<0:2>設(shè)定為“1(高)1(高)0(低)”。
因此，第一驅(qū)動(dòng)器400和第二驅(qū)動(dòng)器500以80歐姆的驅(qū)動(dòng)阻抗來操作并執(zhí)行數(shù)據(jù)驅(qū)動(dòng)操作。
現(xiàn)在將說明其中系統(tǒng)所需驅(qū)動(dòng)阻抗為34歐姆的又一例子。
如上所述，根據(jù)本發(fā)明的實(shí)施例，第一驅(qū)動(dòng)器400具有240歐姆的阻抗，第二驅(qū)動(dòng)器500具有120歐姆的阻抗且第三驅(qū)動(dòng)器600具有60歐姆的阻抗。
為了獲得34歐姆的驅(qū)動(dòng)阻抗，可將240歐姆驅(qū)動(dòng)器、120歐姆驅(qū)動(dòng)器和60歐姆驅(qū)動(dòng)器彼此并聯(lián)耦合。因此，將驅(qū)動(dòng)器使能信號(hào)stinf<0:2>設(shè)定為“1(高)1(高)1(高)”。
因此，第一驅(qū)動(dòng)器400、第二驅(qū)動(dòng)器500和第三驅(qū)動(dòng)器600全都工作，并以34歐姆的驅(qū)動(dòng)阻抗來執(zhí)行數(shù)據(jù)驅(qū)動(dòng)操作。
顯然對本領(lǐng)域技術(shù)人員而言，在不偏離本發(fā)明的范圍與精神的情況下，可進(jìn)行各種修改與變化。因此，應(yīng)理解上述的實(shí)施例僅為示例而非限制。本發(fā)明的范圍是由所附權(quán)利要求而非前面的實(shí)施方式來限定，且因此，處于權(quán)利要求的界限與范圍內(nèi)或處于所述界限與范圍的等同之內(nèi)的所有的變化與修改，都包括在權(quán)利要求的范圍內(nèi)。
根據(jù)本發(fā)明實(shí)施例的用于半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，可獲得下列效果。
首先，在現(xiàn)有技術(shù)內(nèi)使用具有高阻抗的多個(gè)驅(qū)動(dòng)器，而在本發(fā)明的實(shí)施例內(nèi)，驅(qū)動(dòng)器的數(shù)量可減少并且驅(qū)動(dòng)器可具有低阻抗。因此，可以顯著減少半導(dǎo)體存儲(chǔ)器裝置的大小。
第二，因?yàn)轵?qū)動(dòng)器的數(shù)量少于現(xiàn)有技術(shù)中驅(qū)動(dòng)器的數(shù)量，并且驅(qū)動(dòng)器可具有比現(xiàn)有技術(shù)低的阻抗，所以可減少無源電阻器的數(shù)量，從而降低電容。結(jié)果，可以改善驅(qū)動(dòng)器的阻抗特性。
主要元件符號(hào)說明10阻抗調(diào)整單元20驅(qū)動(dòng)器控制單元30數(shù)據(jù)處理單元40驅(qū)動(dòng)器50襯墊100阻抗調(diào)整單元200第一驅(qū)動(dòng)器控制單元201數(shù)據(jù)轉(zhuǎn)換單元202上拉驅(qū)動(dòng)器控制單元203下拉驅(qū)動(dòng)器控制單元210第二驅(qū)動(dòng)器控制單元220第三驅(qū)動(dòng)器控制單元300第一數(shù)據(jù)處理單元301上拉數(shù)據(jù)處理單元302下拉數(shù)據(jù)處理單元310第二數(shù)據(jù)處理單元320第三數(shù)據(jù)處理單元400第一驅(qū)動(dòng)器500第二驅(qū)動(dòng)器600第三驅(qū)動(dòng)器700襯墊IV21-IV29第一至第九反向器IV31-IV33第一至第三反向器IV41-IV43第一至第三反向器M31晶體管
M41晶體管ND21-ND26第一至第六NAND門NR21-NR26第一至第六NOR門PG31通過門PG41通過門VDD電源端子
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，包括具有彼此不同的阻抗值的多個(gè)驅(qū)動(dòng)單元，且驅(qū)動(dòng)器的數(shù)量少于驅(qū)動(dòng)阻抗值的預(yù)定數(shù)量，使得所述多個(gè)驅(qū)動(dòng)單元可以通過它們的組合來獲得所述驅(qū)動(dòng)阻抗值；以及驅(qū)動(dòng)控制單元，其配置成獨(dú)立控制所述多個(gè)驅(qū)動(dòng)單元以獲得所述驅(qū)動(dòng)阻抗值。
2.如權(quán)利要求1的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)單元包括多個(gè)第一電阻器，其每個(gè)都具有第一和第二端子，所述第一端子彼此共同耦合；多個(gè)第一切換元件，其每個(gè)都耦合在所述第一電阻器中相應(yīng)一個(gè)的所述第二端子與電源端子之間；多個(gè)第二電阻器，其每個(gè)都具有第一和第二端子，所述第一端子彼此共同耦合；以及多個(gè)第二切換元件，其每個(gè)都耦合在所述第二電阻器中相應(yīng)一個(gè)的所述第二端子與接地端子之間。
3.如權(quán)利要求1的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)控制單元包括多個(gè)驅(qū)動(dòng)器控制單元，其配置成根據(jù)驅(qū)動(dòng)器使能信號(hào)來確定是否輸出用于設(shè)定所述多個(gè)驅(qū)動(dòng)單元的阻抗的一個(gè)或多個(gè)碼；以及多個(gè)數(shù)據(jù)處理單元，其配置成根據(jù)所述一個(gè)或多個(gè)碼輸出數(shù)據(jù)至所述多個(gè)驅(qū)動(dòng)單元。
4.如權(quán)利要求3的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)器控制單元包括數(shù)據(jù)轉(zhuǎn)換單元，其配置成轉(zhuǎn)換所述數(shù)據(jù)來使能上拉與下拉驅(qū)動(dòng)；上拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否從所述一個(gè)或多個(gè)碼輸出第一碼；以及下拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否從所述一個(gè)或多個(gè)碼輸出第二碼。
5.如權(quán)利要求3的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述數(shù)據(jù)處理單元包括上拉數(shù)據(jù)處理單元，其配置成根據(jù)所述第一碼輸出反向的上拉數(shù)據(jù)至所述驅(qū)動(dòng)單元；以及下拉數(shù)據(jù)處理單元，其配置成根據(jù)反向的第二碼輸出反向的下拉數(shù)據(jù)至所述驅(qū)動(dòng)單元。
6.一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，所述數(shù)據(jù)輸出驅(qū)動(dòng)電路包括多個(gè)驅(qū)動(dòng)單元，所述驅(qū)動(dòng)單元的數(shù)量少于驅(qū)動(dòng)阻抗值的預(yù)定數(shù)量，其中設(shè)定了對應(yīng)于所述驅(qū)動(dòng)阻抗值最小公倍數(shù)的阻抗值，并設(shè)定了對應(yīng)于所述最小公倍數(shù)的約數(shù)的其它阻抗值，使得所述驅(qū)動(dòng)單元可以通過組合所述最小公倍數(shù)與所述約數(shù)來獲得所述驅(qū)動(dòng)阻抗值；多個(gè)驅(qū)動(dòng)控制單元，其配置成根據(jù)用于選擇性操作所述多個(gè)驅(qū)動(dòng)單元的驅(qū)動(dòng)器使能信號(hào)來確定是否輸出一個(gè)或多個(gè)碼以設(shè)定所述多個(gè)驅(qū)動(dòng)單元的阻抗；以及多個(gè)數(shù)據(jù)處理單元，其配置成根據(jù)所述一個(gè)或多個(gè)碼來輸出數(shù)據(jù)至所述多個(gè)驅(qū)動(dòng)單元。
7.如權(quán)利要求6的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)控制單元包括數(shù)據(jù)轉(zhuǎn)換單元，其配置成轉(zhuǎn)換所述數(shù)據(jù)來使能上拉與下拉驅(qū)動(dòng)；上拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否從所述一個(gè)或多個(gè)碼輸出第一碼；以及下拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否從所述一個(gè)或多個(gè)碼輸出第二碼。
8.如權(quán)利要求6的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述數(shù)據(jù)處理單元包括上拉數(shù)據(jù)處理單元，其配置成根據(jù)所述第一碼輸出所述反向的上拉數(shù)據(jù)至所述驅(qū)動(dòng)單元；以及下拉數(shù)據(jù)處理單元，其配置成根據(jù)反向的第二碼輸出所述反向的下拉數(shù)據(jù)至所述驅(qū)動(dòng)單元。
9.如權(quán)利要求5或8的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述上拉數(shù)據(jù)處理單元包括邏輯電路，所述邏輯電路中的每個(gè)包括第一反向器，其配置成接收所述反向的上拉數(shù)據(jù)并產(chǎn)生輸出；第二反向器，其接收所述第一碼并具有輸出；通過門，其具有配置成接收所述第一反向器的輸出的輸入端子、配置成接收所述第二反向器的輸出的第一控制端子、配置成接收所述第一碼的第二控制端子以及輸出端子；晶體管，其具有配置成接收所述第二反向器的輸出的柵極、耦合至所述通過門的所述輸出端子的漏極和耦合至接地端子的源極；以及第三反向器，其耦合至所述晶體管的所述漏極；且其中所述邏輯電路的數(shù)量等于所述第一碼的位的數(shù)量。
10.如權(quán)利要求5或8的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述下拉數(shù)據(jù)處理單元包括邏輯電路，所述邏輯電路中的每個(gè)包括第一反向器，其配置成接收所述反向的下拉數(shù)據(jù)并產(chǎn)生輸出；第二反向器，其配置成接收所述反向的第二碼并產(chǎn)生輸出；通過門，其具有配置成接收所述第一反向器的輸出的輸入端子、配置成接收所述反向的第二碼的第一控制端子、配置成接收所述第二反向器的輸出的第二控制端子以及輸出端子；晶體管，其具有配置成接收所述第二反向器的輸出的柵極、耦合至所述通過門的所述輸出端子的源極以及耦合至電源端子的漏極；以及第三反向器，其耦合至所述晶體管的所述源極；且其中所述邏輯電路的數(shù)量等于所述反向的第二碼的位的數(shù)量。
11.一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，所述數(shù)據(jù)輸出驅(qū)動(dòng)電路包括具有設(shè)定的阻抗值的多個(gè)驅(qū)動(dòng)單元，其中一個(gè)阻抗值等于多個(gè)目標(biāo)阻抗值的最大阻抗值，而一個(gè)或多個(gè)阻抗值大于或等于所述目標(biāo)阻抗值的最小值，且對應(yīng)于所述最大阻抗值的約數(shù)；以及驅(qū)動(dòng)控制單元，其配置成選擇性操作所述多個(gè)驅(qū)動(dòng)單元以獲得所有的所述多個(gè)目標(biāo)阻抗值。
12.如權(quán)利要求11的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)單元包括多個(gè)第一切換元件，其并聯(lián)耦合至電源端子；多個(gè)第一電阻器，其每個(gè)都具有第一和第二端子，所述第一端子耦合至所述第一切換元件中的每個(gè)；多個(gè)第二電阻器，其每個(gè)都具有第一和第二端子，所述第一端子耦合至所述多個(gè)第一電阻器中每個(gè)的所述第二端子；以及多個(gè)第二切換元件，其并聯(lián)耦合至接地端子和所述多個(gè)第二電阻器的所述第二端子中的相應(yīng)一個(gè)。
13.如權(quán)利要求11的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)控制單元包括數(shù)據(jù)轉(zhuǎn)換單元，其配置成轉(zhuǎn)換數(shù)據(jù)以便使能上拉與下拉驅(qū)動(dòng)；上拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否輸出第一碼；以及下拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否輸出第二碼。
14.一種半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸出驅(qū)動(dòng)電路，所述數(shù)據(jù)輸出驅(qū)動(dòng)電路包括第一驅(qū)動(dòng)單元，其具有等于多個(gè)目標(biāo)阻抗值的最大阻抗值的阻抗值；第二驅(qū)動(dòng)單元，其具有大于或等于所述目標(biāo)阻抗值的最小值并對應(yīng)于所述最大阻抗值的約數(shù)的阻抗值；第三驅(qū)動(dòng)單元，其具有大于或等于所述目標(biāo)阻抗值的最小值且小于所述第二驅(qū)動(dòng)單元阻抗值的對應(yīng)于所述最大阻抗值的約數(shù)的阻抗值；以及驅(qū)動(dòng)控制單元，其配置成選擇性操作所述第一至第三驅(qū)動(dòng)單元，以獲得所有的所述多個(gè)目標(biāo)阻抗值。
15.如權(quán)利要求14的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中設(shè)定給所述第一至第三驅(qū)動(dòng)單元的所述阻抗值包括240歐姆、120歐姆以及60歐姆。
16.如權(quán)利要求14的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述第一至第三驅(qū)動(dòng)單元中的每個(gè)包括多個(gè)第一切換元件，其并聯(lián)耦合至電源端子；多個(gè)第一電阻器，其每個(gè)都具有第一和第二端子，所述第一端子耦合至所述多個(gè)第一切換元件中的相應(yīng)一個(gè)；多個(gè)第二電阻器，其每個(gè)都具有第一和第二端子，所述第一端子耦合到所述多個(gè)第一電阻器中每個(gè)的相應(yīng)的第二端子；以及多個(gè)第二切換元件，其并聯(lián)耦合至接地端子和所述多個(gè)第二電阻器的相應(yīng)的第二端子。
17.如權(quán)利要求14的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述驅(qū)動(dòng)控制單元包括數(shù)據(jù)轉(zhuǎn)換單元，其配置成轉(zhuǎn)換數(shù)據(jù)以便使能上拉與下拉驅(qū)動(dòng)；上拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否輸出第一碼；以及下拉驅(qū)動(dòng)器控制單元，其配置成根據(jù)所述驅(qū)動(dòng)器使能信號(hào)來確定是否輸出第二碼。
18.如權(quán)利要求4、7、13或17的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述數(shù)據(jù)轉(zhuǎn)換單元包括第一反向器，其配置成接收上拉數(shù)據(jù)并輸出反向的上拉數(shù)據(jù)；以及第二反向器，其配置成接收下拉數(shù)據(jù)并輸出反向的下拉數(shù)據(jù)。
19.如權(quán)利要求4、7、13或17的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述上拉驅(qū)動(dòng)器控制單元包括第一反向器，其配置成接收所述驅(qū)動(dòng)器使能信號(hào)并輸出反向的驅(qū)動(dòng)器使能信號(hào)；第二至第七反向器，其配置成接收所述第一碼并產(chǎn)生輸出；以及第一至第六NOR門，其每個(gè)都具有配置成接收所述反向的驅(qū)動(dòng)器使能信號(hào)的第一輸入端子和配置成接收所述第二至第七反向器中相應(yīng)一個(gè)的輸出的第二輸入端子，以便輸出所述第一碼。
20.如權(quán)利要求4、7、13或17的數(shù)據(jù)輸出驅(qū)動(dòng)電路，其中所述下拉驅(qū)動(dòng)器控制單元包括第一至第六NAND門，其每個(gè)都具有配置成接收所述驅(qū)動(dòng)器使能信號(hào)的第一輸入端子和配置成接收所述第二碼的第二輸入端子，以便輸出反向的第二碼。
全文摘要
一種數(shù)據(jù)輸出驅(qū)動(dòng)電路，包括多個(gè)驅(qū)動(dòng)單元，其設(shè)定成彼此具有不同的阻抗值，并且驅(qū)動(dòng)單元的數(shù)量少于多個(gè)所需的驅(qū)動(dòng)阻抗值的數(shù)量，使得驅(qū)動(dòng)單元通過它們的組合可獲得多個(gè)所需的驅(qū)動(dòng)阻抗值；以及驅(qū)動(dòng)控制單元，其可獨(dú)立控制多個(gè)驅(qū)動(dòng)單元的操作以便獲得所需的多個(gè)驅(qū)動(dòng)阻抗值。
文檔編號(hào)G11C7/10GK101025997SQ20071008019
公開日2007年8月29日 申請日期2007年2月14日 優(yōu)先權(quán)日2006年2月22日
發(fā)明者金敬勛, 權(quán)兌輝 申請人:海力士半導(dǎo)體有限公司