專利名稱：非易失性存儲器襯底瞬時(shí)熱載流子注入編程和擦除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可編程可擦除存儲器，而特別是在非易失性存儲器的注入熱載流子技術(shù)方面。
背景技術(shù)：
以電荷儲存結(jié)構(gòu)為主的電可編程可擦除非易失性存儲器技術(shù)，現(xiàn)在被廣泛的應(yīng)用在電可編程可擦除只讀存儲器(EEPROM)和快閃存儲器中?？扉W存儲器由可獨(dú)立編程和讀取的存儲單元陣列所設(shè)計(jì)而成。以快閃存儲器的感測放大器用來決定數(shù)據(jù)值或儲存在非易失性存儲器的數(shù)值。在典型的感測方式中，借著電流感測放大器來感測與參考電流相比較的、通過該存儲單元的電流。
在EEPROM和快閃存儲器中使用一些存儲單元結(jié)構(gòu)。當(dāng)集成電路尺寸不斷地縮小，鑒于工藝上的擴(kuò)縮性和簡易性，使得以電荷捕捉介質(zhì)層為主的存儲單元結(jié)構(gòu)更加受到重視。舉例來說，電荷捕捉介質(zhì)層為主的存儲單元結(jié)構(gòu)，包含產(chǎn)業(yè)上所熟知的硅氧化氮化氧化硅(SONOS)和熱空穴注入氮電子儲存(PHINES)存儲器。而這些存儲單元結(jié)構(gòu)借著捕捉電荷至電荷捕捉介質(zhì)層來儲存數(shù)據(jù)。當(dāng)負(fù)電荷被捕捉時(shí)，存儲單元的臨界電壓會升高。而通過移除電荷捕捉層的負(fù)電荷來降低存儲單元的臨界電壓。
氮化物電荷捕捉存儲器裝置使用相對較厚的底層氧化物(例如厚度大于3納米，而一般約在5-9納米)來防止電荷流失。不使用直接隧穿方式，而采用熱空穴注入所引起的帶對帶(band-to-band)隧穿來擦除存儲單元。然而，熱空穴注入造成氧化層的傷害，導(dǎo)致在高臨界存儲單元的電荷流失和在低臨界存儲單元的電荷堆積。此外，隨著編程和擦除循環(huán)次數(shù)增加，因?yàn)殡姾刹蹲浇Y(jié)構(gòu)中難以擦除的電荷累積，從而造成擦除時(shí)間會逐漸地增加。而發(fā)生這樣電荷累積的情況，主要是因?yàn)榭昭ㄗ⑷朦c(diǎn)和電子注入點(diǎn)彼此不一致，以及在擦除脈沖后仍有一些電子殘留所造成。另外，在氮化物電荷捕捉存儲器裝置的擦除部分，由于在工藝上的差異(例如溝道長度差異)使得每一個存儲單元的擦除速度有所不同。在擦除速度上的差異會造成在擦除狀態(tài)上有極大的臨界電壓分布，使得某些存儲單元難以擦除，而有些存儲單元卻過度擦除。因此，發(fā)現(xiàn)在多次編程和擦除后存在著目標(biāo)臨界電壓窗關(guān)閉，以及耐久度降低的問題。隨著技術(shù)持續(xù)地縮小化，此現(xiàn)象會變得更為嚴(yán)重。
典型的快閃存儲單元結(jié)構(gòu)將隧穿氧化層置于傳導(dǎo)多晶硅(隧穿氧化層)柵極與硅晶半導(dǎo)體襯底之間。而該襯底指由底部溝道區(qū)域分開的源極區(qū)域和漏極區(qū)域。借著漏極感測或源極感測，快閃存儲器可執(zhí)行讀取操作。對于源極感測，一個或更多源極線連接至存儲單元的源極區(qū)域，以讀取存儲陣列中特定存儲單元的電流。
傳統(tǒng)的浮動?xùn)艠O裝置儲存在導(dǎo)電浮動?xùn)艠O內(nèi)的位電荷。氮化物電荷捕捉存儲器裝置包含多重存儲單元，其中每一個氮化物電荷捕捉存儲單元可在氧化-氮化-氧化(ONO)介質(zhì)層儲存兩位的電荷。在典型的氮化物電荷捕捉存儲單元結(jié)構(gòu)中，使用氮化物層作為頂層氧化層和下層氧化層間的捕捉材料。而該ONO層結(jié)構(gòu)有效地取代在浮動?xùn)艠O裝置中的柵極介電質(zhì)。
在具有氮化物層的ONO介電質(zhì)的電荷會被氮化物電荷捕捉存儲單元左側(cè)或右側(cè)所捕捉。
氮化物電荷捕捉存儲陣列中編程氮化物電荷捕捉存儲單元的常用技術(shù)為熱電子注入方法。而在擦除操作過程中，常用于擦除存儲單元的技術(shù)稱為帶對帶隧穿熱空穴注入，而其擦除能力高度取決于橫向電場。與氮化物電荷捕捉存儲單元被擦除的相對一側(cè)的電位很可能會具有一個對擦除能力有影響的橫向電場效應(yīng)。當(dāng)評估氮化物電荷捕捉存儲陣列的耐久性和保持性時(shí)，發(fā)現(xiàn)在擦除能力上的缺乏一致性會造成因?yàn)橹貜?fù)周期性和高溫導(dǎo)致的邊界損失。氮化物電荷捕捉存儲單元的另一側(cè)保持浮置(或接地)以及連接至不確定電壓(1伏特或4伏特)，其會造成陣列存儲單元的擦除臨界電壓的差異。這樣則會造成擦除操作后臨界電壓分布變得更寬。
氮化物電荷捕捉存儲器裝置一般經(jīng)過一連串的編程和擦除周期，造成電子遷移至更接近中間溝道區(qū)域。而之后使用諸如帶對帶穿透熱空穴技術(shù)之類的擦除操作，會難以將空穴朝向溝道區(qū)域中間移動，而使得這些位于溝道區(qū)域的剩余電子難以擦除。這種難以擦除的現(xiàn)象一般發(fā)生在多位存儲單元中，例如具有局部熱電子和熱空穴注入的編程和擦除機(jī)制的氮化物電荷捕捉存儲器。
因?yàn)榈餅橹鞯碾姾刹蹲娇扉W存儲器裝置與簡易硅晶CMOS工藝的高度相容性，其可以避免或消除錯誤位的發(fā)生、漏極開啟和耦合等問題，使其成為被廣泛接受的下一代快閃存儲器。高密度存儲器本身或嵌入型存儲器的應(yīng)用需要縮小存儲器裝置尺寸。與具有較薄隧穿氧化層的傳統(tǒng)SONOS存儲器比較起來，選擇較厚的底層氧化物可達(dá)到較佳的數(shù)據(jù)保留功能，不過較厚底層氧化物并不適于“與非門型”(NAND-type)氮化物電荷捕捉存儲器的應(yīng)用。在與非門結(jié)構(gòu)的應(yīng)用上，編程和擦除操作一般使用富勒-諾得罕(FN)隧穿技術(shù)。而FN隧穿技術(shù)的缺點(diǎn)為極低的電子和空穴FN穿透率。
因此，對于與非門結(jié)構(gòu)或相關(guān)結(jié)構(gòu)的氮化物電荷捕捉存儲器需要發(fā)展出一套能具有更快注入效率電子或空穴的熱載流子注入方法。

發(fā)明內(nèi)容
本發(fā)明描述電荷捕捉存儲器的編程方法和擦除方法，而通過襯底瞬時(shí)熱電子技術(shù)來進(jìn)行編程，以及襯底瞬時(shí)熱空穴技術(shù)來進(jìn)行擦除。本發(fā)明的方法可廣泛的應(yīng)用在電荷捕捉存儲器，包含n-溝道或p-溝道SONOS型存儲器、BE-SONOS型裝置和浮動?xùn)艠O(FG)型存儲器。并可選擇多種型式的電路結(jié)構(gòu)植入電荷捕捉存儲器中，例如與非門(NAND)結(jié)構(gòu)、或非門(NOR)結(jié)構(gòu)、與門(AND)結(jié)構(gòu)。不同的襯底瞬時(shí)熱載流子會被具有柵極偏壓(Vg)特定極化的電荷捕捉結(jié)構(gòu)所吸引。在本發(fā)明的第一部份，使用襯底瞬時(shí)熱電子注入來編程電荷捕捉存儲器，其中本體偏壓(Vb)具有短脈沖寬度，柵極偏壓(Vg)具有足以將電子由溝道區(qū)域移至電荷捕捉結(jié)構(gòu)(例如氮化硅層)的脈沖寬度。而本體偏壓(Vb)脈沖的下降沿和柵極偏壓(Vg)脈沖的上升沿之間的時(shí)序關(guān)系存在多種特征，例如柵極偏壓脈沖的上升沿落后于本體偏壓脈沖的下降沿，柵極偏壓脈沖的上升沿與本體偏壓脈沖的下降沿基本上發(fā)生在相同時(shí)間，或柵極偏壓脈沖的上升沿與本體偏壓脈沖的下降沿互相重迭。并會在包含帶對帶熱空穴、溝道空穴FN或柵極空穴注入擦除操作之后，以襯底瞬時(shí)熱電子注入來編程電荷捕捉存儲器。
本發(fā)明的第二個目的為使用襯底瞬時(shí)熱空穴注入來擦除電荷捕捉存儲器，其中本體偏壓(Vb)具有短脈沖寬度，柵極偏壓(Vg)具有足以將空穴由溝道區(qū)域移至電荷捕捉結(jié)構(gòu)的脈沖寬度。本體偏壓(Vb)脈沖的下降沿和柵極偏壓(Vg)脈沖的下降沿之間的時(shí)序關(guān)系存在多種特征，例如柵極偏壓脈沖的下降沿落后于本體偏壓的下降沿，柵極偏壓脈沖的下降沿與本體偏壓脈沖的下降沿基本上發(fā)生在相同時(shí)間，或柵極偏壓脈沖的上升沿與本體偏壓脈沖的下降沿互相重迭。并會在包含帶對帶熱空穴、溝道空穴FN或柵極空穴注入擦除操作之后，以襯底瞬時(shí)熱空穴注入來擦除電荷捕捉存儲器。
襯底瞬時(shí)熱電子編程和襯底瞬時(shí)熱空穴擦除操作用來模擬電荷捕捉存儲器與非門(NAND)結(jié)構(gòu)或其他類型結(jié)構(gòu)的富勒-諾得罕(FN)隧穿技術(shù)。而編程和擦除的速度原則上決定于本體偏壓、柵極偏壓、和瞬時(shí)收集時(shí)間的選擇。此外，分離襯底位線與非門(DSB-NAND)結(jié)構(gòu)的隨機(jī)位編程和隨機(jī)位擦除操作可以執(zhí)行快閃存儲器上數(shù)據(jù)和編碼應(yīng)用。
更廣泛說明，進(jìn)行編程和擦除電荷捕捉存儲器的方法包含經(jīng)由襯底瞬時(shí)熱電子編程或瞬時(shí)熱空穴擦除該電荷捕捉存儲器。而襯底瞬時(shí)熱電子進(jìn)行編程包含施加具有上升沿和下降沿脈沖的本體偏壓，以及施加具有上升沿和下降沿脈沖寬度的柵極偏壓，其中柵極偏壓的上升沿與本體偏壓的下降沿有著時(shí)序上的關(guān)連。而柵極偏壓的脈沖寬度在時(shí)間上足以將電子或空穴由溝道區(qū)域移至電荷捕捉存儲器。
本發(fā)明的優(yōu)勢在于提供適于電荷捕捉型或柵極浮動型存儲器裝置在較低操作偏壓和較短操作時(shí)間的編程和擦除方法。本發(fā)明的優(yōu)勢還有，經(jīng)由襯底瞬時(shí)熱電子注入和襯底瞬時(shí)熱空穴注入來產(chǎn)生一致的溝道編程和擦除特性。本發(fā)明的優(yōu)勢還在于實(shí)現(xiàn)期望的周期耐久性和數(shù)據(jù)保存特性。
本發(fā)明的結(jié)構(gòu)和方法將在以下說明中進(jìn)行詳細(xì)解釋。本發(fā)明的概述并非用來限制本發(fā)明。本發(fā)明是由權(quán)利要求所限制的。而通過參考以下的說明書、權(quán)利要求和相關(guān)附圖可以實(shí)現(xiàn)對本發(fā)明實(shí)施例、特征、外觀及優(yōu)點(diǎn)的更好的了解。


圖1說明依據(jù)本發(fā)明的具有襯底瞬時(shí)熱載流子注入電荷捕捉存儲器的簡單結(jié)構(gòu)圖；圖2說明依據(jù)本發(fā)明的在電荷捕捉存儲器中用來進(jìn)行編程操作的襯底瞬時(shí)熱電子注入脈沖順序的時(shí)序圖；圖3說明依據(jù)本發(fā)明的在電荷捕捉存儲器中用來擦除操作的襯底瞬時(shí)熱空穴注入脈沖順序的時(shí)序圖；圖4A說明依據(jù)本發(fā)明的襯底瞬時(shí)熱電子編程和襯底瞬時(shí)熱空穴擦除操作的臨界電壓(Vt)偏移圖；圖4B說明關(guān)于本發(fā)明的襯底瞬時(shí)熱電子編程操作的電流-電壓曲線圖；圖4C說明關(guān)于本發(fā)明的襯底瞬時(shí)熱空穴擦除操作的電流-電壓曲線圖；圖5A說明依據(jù)本發(fā)明的在擦除操作期間臨界電壓(Vt)偏移圖；圖5B說明依據(jù)本發(fā)明的使用襯底瞬時(shí)熱空穴擦除技術(shù)以獲得負(fù)臨界電壓值的電流-電壓曲線圖；圖6說明依據(jù)本發(fā)明編程和擦除周期的耐久特性圖；圖7說明依據(jù)本發(fā)明在編程操作襯底瞬時(shí)熱電子注入DSB-NAND陣列結(jié)構(gòu)電路圖；圖8說明依據(jù)本發(fā)明在擦除操作襯底瞬時(shí)熱空穴注入DSB-NAND陣列結(jié)構(gòu)電路圖；以及圖9說明依據(jù)本發(fā)明在讀取操作襯底瞬時(shí)熱電子注入DSB-NAND陣列結(jié)構(gòu)電路圖。
主要元件符號說明100電荷捕捉存儲單元110n+多晶硅柵極120頂層介電結(jié)構(gòu)130電荷捕捉結(jié)構(gòu)140底層介電結(jié)構(gòu)150襯底152p-植入?yún)^(qū)160、170n+植入?yún)^(qū)180、250、350柵極偏壓190、240、340本體偏壓200襯底瞬時(shí)熱電子注入來進(jìn)行編程操作的脈沖順序時(shí)序圖210、310保留區(qū)間220、320充電區(qū)間230、330收集區(qū)間300襯底瞬時(shí)熱空穴注入來擦除操作的脈沖順序時(shí)序圖400臨界電壓移動圖410、510、610臨界電壓值420編程/擦除次數(shù)430襯底瞬時(shí)熱電子編程數(shù)據(jù)曲線440襯底瞬時(shí)熱空穴擦除數(shù)據(jù)曲線450襯底瞬時(shí)熱電子編程操作電流-電壓曲線圖460正柵極偏壓箭頭470襯底瞬時(shí)熱空穴擦除操作電流-電壓曲線圖480負(fù)柵極偏壓箭頭500擦除操作中臨界電壓移動圖520擦除次數(shù)530臨界電壓約4伏特開始擦除操作的曲線540零電壓線542負(fù)電壓值區(qū)域
550襯底瞬時(shí)熱空穴擦除技術(shù)以獲得負(fù)臨界電壓的電流-電壓圖560負(fù)柵極偏壓箭頭600編程和擦除循環(huán)的耐久特性圖620編程/擦除循環(huán)次數(shù)630襯底瞬時(shí)熱電子的試驗(yàn)數(shù)據(jù)曲線640襯底瞬時(shí)熱空穴的試驗(yàn)數(shù)據(jù)曲線700進(jìn)行編程操作中襯底瞬時(shí)熱電子注入的DSB-NAND陣列結(jié)構(gòu)的電路圖710、720存儲單元800擦除操作中襯底瞬時(shí)熱空穴注入的DSB-NAND陣列結(jié)構(gòu)的電路圖900讀取操作中襯底瞬時(shí)熱電子注入的DSB-NAND陣列結(jié)構(gòu)的電路圖具體實(shí)施方式
圖1為說明SONOS存儲單元中進(jìn)行襯底瞬時(shí)熱載流子注入的電荷捕捉存儲單元100簡單結(jié)構(gòu)圖。電荷捕捉存儲單元100具有n+植入?yún)^(qū)160、170，以及在n+植入?yún)^(qū)160、170之間的p-植入?yún)^(qū)152的襯底150。底層介電結(jié)構(gòu)140(底層氧化物)覆蓋在該襯底150之上；電荷捕捉結(jié)構(gòu)130(例如氮化硅層)覆蓋在該底層介電結(jié)構(gòu)140之上；頂層介電結(jié)構(gòu)120(頂層氧化物)覆蓋在該電荷捕捉結(jié)構(gòu)130之上；n+多晶硅柵極110覆蓋在該頂層介電結(jié)構(gòu)120之上。柵極偏壓180(Vg)施加于該n+多晶硅柵極110，以及本體偏壓190(Vb)施加于該襯底150。典型的頂層介電質(zhì)包含厚度約在5至10納米的二氧化硅和氮氧化硅，或其他相似的高介電系數(shù)材料，例如氧化鋁。而典型的底層介電質(zhì)包含厚度約在3至10納米的二氧化硅和氮氧化硅，或其他相似的高介電系數(shù)材料，例如氧化鋁、氧化鉿、氧化鈰及其他金屬氧化物，或該底層介電結(jié)構(gòu)140亦可為帶隙加工隧穿結(jié)構(gòu)(bandgap engineered tunnel structure)，而其結(jié)構(gòu)為ONO，第一氧化物層厚度通常約小于20埃，較佳厚度約介于5至20埃之間，最佳厚度約小于15埃；第一氮化物層厚度通常約小于20埃，較佳厚度約介于10至20埃之間；第二氧化物層厚度通常約小于20埃，較佳厚度約介于15至20埃之間，此種存儲器稱為BE-SONOS存儲器。電荷捕捉結(jié)構(gòu)其電荷捕捉材料為非連續(xù)囊狀物(pockets)或顆粒，或是如圖1所示的連續(xù)層。
舉例來說，電荷捕捉存儲單元具有厚度在3至10納米的底層氧化物，厚度在3至9納米的電荷捕捉層，及厚度在5至10納米的頂層氧化物。而SONOS型的存儲單元，具有厚度在1至3納米的底層氧化物，厚度在3至9納米的電荷捕捉層，及厚度在3至10納米的頂層氧化物。
如同一般所使用的，所謂編程指提升存儲單元的臨界電壓，而進(jìn)行擦除指降低存儲單元的臨界電壓。然而，在本發(fā)明涵蓋了編程為提升存儲單元的臨界電壓和擦除為降低存儲單元的臨界電壓的產(chǎn)品和方法，以及編程為降低存儲單元的臨界電壓和擦除為提升存儲單元的臨界電壓的產(chǎn)品和方法兩者。
依據(jù)本發(fā)明電荷平衡脈沖實(shí)施例，柵極對襯底偏壓大小決定于介電質(zhì)堆迭的有效氧化物厚度(EOT)，而該介電質(zhì)堆迭包含頂層介電質(zhì)、電荷捕捉結(jié)構(gòu)、和底層介電質(zhì)，而該有效氧化物厚度為依照二氧化硅的介電常數(shù)標(biāo)準(zhǔn)化后的真實(shí)厚度。舉例來說，ONO堆迭結(jié)構(gòu)指頂層介電質(zhì)、電荷捕捉結(jié)構(gòu)和底層介電質(zhì)，而其材料分別為二氧化硅、氮化硅和二氧化硅。對于ONO堆迭，其有效氧化物厚度相當(dāng)于頂層氧化物厚度，加上底層氧化物厚度，再加上氮化物厚度乘以氧化物介電系數(shù)除以氮化物介電系數(shù)。定義電荷捕捉存儲器和類SONOS存儲器的電荷平衡脈沖偏壓分布如下述電荷捕捉存儲單元在本說明書中指具有底層氧化物厚度大于3納米的存儲單元。而其介電質(zhì)堆迭具有有效氧化厚度(例如10納米至25納米)，并且底層氧化物厚度大于3納米以避免空穴由襯底直接隧穿，并且柵極對襯底偏壓(例如-5伏特至-24伏特)，并且電壓除以有效氧化物厚度值大于0.7V/nm，而較佳約1.0V/nm，正負(fù)誤差約10％。
電荷捕捉存儲單元的氧化氮化氧化層的有效氧化物厚度計(jì)算

類SONOS存儲單元在本說明書中指具有底層氧化物厚度小于3納米的存儲單元。而其介電質(zhì)堆迭具有有效氧化厚度(例如5納米至16納米)，并且底層氧化物厚度小于3納米以允許空穴由襯底直接隧穿。類SONOS的柵極對襯底偏壓(例如-5伏特至-24伏特)，并且電壓除以有效氧化物厚度值大于0.3V/nm，而較佳約1.0V/nm，正負(fù)誤差約10％。電荷捕捉存儲器或類SONOS存儲器的柵極對襯底操作偏壓基本上相同或相同。然而，該電壓除以有效氧化物厚度的值取決于電荷捕捉存儲器和似SONOS的不同有效氧化物厚度。
類SONOS存儲單元的ONO層的有效氧化物厚度計(jì)算

對于堆迭中二氧化硅和氮化硅以外的材料，該有效氧化物厚度以相同方式計(jì)算，由二氧化硅介電系數(shù)除以該材料介電系數(shù)的數(shù)值來做為標(biāo)準(zhǔn)化該材料的厚度。此處要強(qiáng)調(diào)的是，底層氧化物在替代實(shí)施例中也可以為帶隙加工隧穿結(jié)構(gòu)(bandgap engineered tunnel structure)，而其結(jié)構(gòu)為ONO，第一氧化物層厚度通常約小于20埃，厚度尺寸約介于5至20埃之間，最佳厚度約小于15埃；第一氮化物層厚度通常約小于20埃，較佳厚度約介于10至20埃之間；第二氧化物層厚度通常約小于20埃，較佳厚度約介于15至20埃之間，而此種存儲器稱為BE-SONOS存儲器。
在圖2中顯示在電荷捕捉存儲單元100中以襯底瞬時(shí)熱電子(STHE)注入來進(jìn)行編程操作的脈沖順序的時(shí)序圖200。該時(shí)序圖200切割為三段，分別是保留區(qū)間210、充電區(qū)間220和收集區(qū)間230。在保留區(qū)間210期間，本體偏壓240(Vb)和柵極偏壓250(Vg)都設(shè)定為零和在關(guān)閉狀態(tài)。本體偏壓240(Vb)經(jīng)過充電區(qū)間220開始上升沿并持續(xù)約1μs或更短時(shí)間。柵極偏壓250(Vg)經(jīng)過收集區(qū)間230開始打開柵極正偏壓并持續(xù)足夠時(shí)間，例如持續(xù)約100μs或更短時(shí)間，以由溝道區(qū)域注入電子到電荷捕捉結(jié)構(gòu)130。本體偏壓240(Vb)和柵極偏壓250(Vg)之間的時(shí)序關(guān)系可實(shí)施于各種實(shí)施例中。在一個實(shí)施例中，當(dāng)充電區(qū)間220過渡至收集區(qū)間230時(shí)，在相同時(shí)間基本上關(guān)閉本體偏壓240(Vb)并開啟柵極偏壓250(Vg)。在另一實(shí)施例中，當(dāng)充電區(qū)間220過渡至收集區(qū)間230，在本體偏壓240(Vb)關(guān)閉后開啟柵極偏壓250(Vg)。在更進(jìn)一步的實(shí)施例中，當(dāng)充電區(qū)間220過渡至收集區(qū)間230時(shí)，本體偏壓240(Vb)的下降沿與柵極偏壓250(Vg)的上升沿重迭。
圖3中顯示在電荷捕捉存儲單元100中采用襯底瞬時(shí)熱空穴(STHH)注入來擦除操作的脈沖順序的時(shí)序圖300。該時(shí)序圖300切割為三段，分別是保留區(qū)間310、充電區(qū)間320和收集區(qū)間330。在保留區(qū)間310期間，本體偏壓340(Vb)和柵極偏壓350(Vg)都設(shè)定為零和在關(guān)閉狀態(tài)。本體偏壓340(Vb)經(jīng)過充電區(qū)間320開始上升沿并持續(xù)約1μs或更短時(shí)間。柵極偏壓350(Vg)經(jīng)過收集區(qū)間330開始打開柵極負(fù)偏壓并持續(xù)足夠時(shí)間，例如持續(xù)約10ms或更短時(shí)間，以便通過溝道區(qū)域注入空穴到電荷捕捉結(jié)構(gòu)130。本體偏壓340(Vb)和柵極偏壓350(Vg)之間的時(shí)序關(guān)系可實(shí)施于各種實(shí)施例中。在一個實(shí)施例中，當(dāng)充電區(qū)間320過渡至收集區(qū)間330時(shí)，在相同時(shí)間基本上關(guān)閉本體偏壓340(Vb)并開啟柵極偏壓350(Vg)。在另一實(shí)施例中，當(dāng)充電區(qū)間320過渡至收集區(qū)間330時(shí)，在本體偏壓340(Vb)關(guān)閉后開啟柵極偏壓350(Vg)。在更進(jìn)一步的實(shí)施例中，當(dāng)充電區(qū)間320過渡至收集區(qū)間330時(shí)，本體偏壓340(Vb)的下降沿與柵極偏壓350(Vg)的下降沿重迭。
圖2襯底瞬時(shí)熱電子注入和圖3襯底瞬時(shí)熱空穴注入都施加9伏特的本體偏壓，并將柵極接地和源極/漏極區(qū)域浮置。如圖1所顯示襯底熱載流子生成和注入位置圖，當(dāng)主體電壓(Vb)開啟，之前的偏壓源極/漏極結(jié)被加壓至本體偏壓減去內(nèi)建電位的值。隨后，將本體偏壓關(guān)閉，以及源極/漏極結(jié)轉(zhuǎn)變至反向偏壓。該反向偏壓造成快速起始放電以及瞬時(shí)大量的結(jié)崩潰使熱載流子生成。之后該熱載流子會分別地被不同柵極偏壓所吸引。在圖2編程操作中，在收集熱電子時(shí)，正柵極偏壓250(Vg)有效地使用。相反的在圖3擦除操作中，在收集熱空穴時(shí)，負(fù)柵極偏壓350(Vg)有效地使用。
襯底瞬時(shí)熱空穴和襯底瞬時(shí)熱電子兩者會被柵極偏壓所吸引，而引起大量(源極/漏極)結(jié)崩潰模式以提供襯底瞬時(shí)熱載流子生成的機(jī)制。而本體偏壓時(shí)間(Tb)和柵極偏壓收集時(shí)間(Tgc)為影響本裝置操作效率的兩項(xiàng)參數(shù)。
熱載流子生成需要短暫本體偏壓時(shí)間(例如Tb＝0.5μs)，使熱載流子在適當(dāng)?shù)臇艠O偏壓收集時(shí)間內(nèi)有效地被收集。而此短暫的本體偏壓時(shí)間可以節(jié)省能量耗損量。當(dāng)電壓大于10伏特時(shí)一般則認(rèn)定為高電壓，而這樣的電壓并不適合。在編程和擦除操作期間，將本體偏壓加壓至9伏特，而不借著高電壓來簡化設(shè)計(jì)。本發(fā)明與FN隧穿編程和擦除方式相比，采用降低充壓時(shí)間值以及較簡化的電路結(jié)構(gòu)。
襯底瞬時(shí)熱電子和襯底瞬時(shí)熱空穴注入操作速度大大地取決于柵極偏壓收集時(shí)間。在較長的收集時(shí)間會吸引較多的熱電子或熱空穴進(jìn)入如氮化硅(儲存)層。因此，結(jié)合合適的柵極偏壓收集時(shí)間(Tgc)與短暫襯底偏壓時(shí)間(Tb)，可以產(chǎn)生消耗較少能量的有效率的編程或擦除操作。
本裝置使用60納米標(biāo)準(zhǔn)CMOS技術(shù)制造。其溝道長度和溝道寬度分別為約0.14μm和0.1μm。本裝置是n-溝道金氧半場效電晶體(MOSFET)，其中該柵極介質(zhì)層用氧化/氮化硅/氧化(ONO)柵極介電質(zhì)堆迭取代。該氧化/氮化硅/氧化堆迭的厚度由底層至頂層分別為6納米、7納米、9納米。
圖4A說明襯底熱電子編程和襯底熱空穴擦除操作的臨界電壓移動圖400。在臨界電壓移動圖400中，其x軸代表編程/擦除次數(shù)420，而y軸代表臨界電壓值410(單位為伏特)，第一條曲線代表襯底瞬時(shí)熱電子編程數(shù)據(jù)曲線430，而第二條曲線代表襯底瞬時(shí)熱空穴擦除數(shù)據(jù)曲線440。對于編程操作，襯底瞬時(shí)熱電子編程數(shù)據(jù)曲線430為施加9伏特的正柵極偏壓且柵極偏壓收集時(shí)間為10μs。在擦除操作上，襯底瞬時(shí)熱空穴擦除數(shù)據(jù)曲線440為施加3伏特的負(fù)柵極偏壓且柵極偏壓收集時(shí)間為50μs。對于編程和擦除操作兩者，都施加本體偏壓9伏特和本體偏壓時(shí)間0.5μs。如圖4A所示，襯底瞬時(shí)熱電子編程數(shù)據(jù)曲線430顯示使用襯底瞬時(shí)熱電子技術(shù)電子的均勻注入。而襯底瞬時(shí)熱空穴擦除數(shù)據(jù)曲線440顯示使用襯底瞬時(shí)熱空穴技術(shù)空穴的均勻注入。
圖4B顯示襯底瞬時(shí)熱電子編程操作電流-電壓曲線圖450，而圖4C說明襯底瞬時(shí)熱空穴擦除操作的電流-電壓曲線圖470。在襯底瞬時(shí)熱電子編程操作電流-電壓曲線圖450中顯示在施加正柵極偏壓時(shí)，一連串試驗(yàn)的電流-電壓曲線朝右方移動，如正柵極偏壓箭頭460所指方向。在基本瞬時(shí)熱空穴擦除電流-電壓曲線圖470中顯示在施加負(fù)柵極偏壓時(shí)，一連串試驗(yàn)的電流-電壓曲線朝左方移動，如負(fù)柵極偏壓箭頭480所指方向。
可以發(fā)現(xiàn)在試驗(yàn)中，電流-電壓曲線為平行偏移。而這樣的結(jié)果解釋本發(fā)明的編程和擦除方法可以達(dá)到均勻的溝道編程和擦除行為以模仿溝道FN隧穿注入。襯底瞬時(shí)熱載流子一般在靠近源極和漏極結(jié)處生成，而造成該載子局部地被捕捉。然而，較短溝道裝置會造成電荷局部捕捉行為，進(jìn)而影響到整個溝道編程和擦除程序。
圖5A說明在擦除操作中臨界電壓移動圖500，而該圖中，x軸為擦除次數(shù)520，y軸為臨界電壓值510(單位為伏特)。由臨界電壓約4伏特開始擦除操作的曲線530。隨著過量執(zhí)行擦除操作，臨界電壓穿越零電壓線540而變?yōu)樨?fù)值，如負(fù)電壓值區(qū)域542所示。因此，在多次擦除循環(huán)后襯底瞬時(shí)熱空穴技術(shù)會獲得負(fù)臨界電壓值。圖5B說明使用襯底瞬時(shí)熱空穴擦除技術(shù)以獲得負(fù)臨界電壓值的電流-電壓圖550。該電流-電壓圖550說明在施加負(fù)柵極偏壓時(shí)，一連串襯底瞬時(shí)熱空穴操作電流-電壓曲線朝左方移動，如負(fù)柵極偏壓箭頭560所指方向。
圖6說明編程和擦除循環(huán)的耐久特性圖600，x軸代表編程/擦除循環(huán)次數(shù)620，y軸代表臨界電壓610(單位為伏特)。經(jīng)過一連串編程/擦除循環(huán)之后，襯底瞬時(shí)熱電子試驗(yàn)數(shù)據(jù)曲線630顯示除有小范圍波動外大致維持相同。而相似地，經(jīng)過一連串編程/擦除循環(huán)之后，襯底瞬時(shí)熱空穴試驗(yàn)數(shù)據(jù)曲線640顯示除有小范圍波動外，大致維持相同。
較高的柵極偏壓(Vg)和較高的本體偏壓(Vb)可增加襯底瞬時(shí)熱電子編程的速度。相似地，較高的柵極偏壓(Vg)和較高的本體偏壓(Vb)也可增加襯底瞬時(shí)熱空穴擦除的速度。一般來說，本體偏壓對于襯底瞬時(shí)熱載流子注入的編程和擦除而言更靈敏。擦除效率會比編程效率更慢，部分原因在于空穴電荷會遭遇較高的能障高度(4.6eV)，而電子電荷會遇到較低的能障高度(3.1eV)。然而，在較低偏壓的條件下，編程和擦除兩者速度皆優(yōu)于FN隧穿方式。
圖7顯示分離襯底位線與非門(DSB-NAND)結(jié)構(gòu)陣列的電路圖700。該襯底被淺溝槽隔離工藝分離，其中每一條位線連結(jié)至對應(yīng)的分離襯底。施加9伏特的正電壓至選擇的位線，而未選擇的位線則接地。9伏特和0伏特的位線電壓分別施加在選擇的和未選擇的存儲單元上。因?yàn)槲痪€連接至該襯底，通過開啟最上方的GSL電晶體來偏壓耦合，使該位線電壓可調(diào)整DSB-NAND列的井電位。在本實(shí)施例中，存儲單元710、720被選擇來進(jìn)行編程。而位線BL2和BL3施加正電壓(例如9伏特)，而將剩下的位線BL1和BL4設(shè)定為0伏特。再將字線WL2施加正電壓(例如9伏特)以分別激活存儲單元710、720的柵極終端，而字線WL1和WL3設(shè)定為0伏特。而分離襯底位線指一列存儲單元，而特定位線連接到該列存儲單元上每一個襯底。
圖8顯示在擦除操作中襯底瞬時(shí)熱空穴注入的DSB-NAND陣列結(jié)構(gòu)的電路圖800。施加9伏特的正電壓至選擇的位線以加壓于該井電位。而同時(shí)對所選擇的字線施加負(fù)電壓已達(dá)到熱空穴注入。因?yàn)槌藮艠O電壓極性外，擦除操作類似于編程操作，可完成該陣列結(jié)構(gòu)的隨機(jī)擦除操作。因此，使用襯底瞬時(shí)熱電子和襯底瞬時(shí)熱空穴操作方式，可實(shí)現(xiàn)隨機(jī)編程和隨機(jī)擦除以展示在DSB-NAND陣列的數(shù)據(jù)和編碼快閃應(yīng)用。存儲單元710、720被選擇來進(jìn)行擦除。而位線BL2和BL3施加正電壓(例如9伏特)，而剩下的位線BL1和BL4設(shè)定為0伏特。再將字線WL2施加負(fù)電壓(例如-9伏特)以分別激活存儲單元710、720的柵極終端，而字線WL1和WL3設(shè)定為0伏特。
圖9說明在讀取操作中襯底瞬時(shí)熱電子注入之DSB-NAND陣列結(jié)構(gòu)的電路圖900。存儲單元720被選擇來進(jìn)行讀取。將所有位線設(shè)定為0伏特(位線頁讀取感測)。字線WL2加壓至讀取電壓(例如柵極偏壓Vg)而字線WL1和WL3設(shè)定為通過柵極電壓，開啟所有通過柵極、GSL以及一般源極線、SSL。施加讀取電壓至選取的字線，包含開啟GSL、SSL和未選擇的柵極。并施加1伏特源極線電壓來感測電流和決定該存儲器位階。
已經(jīng)參考示例性實(shí)施例描述了本發(fā)明。舉例來說，在本發(fā)明中的方法適用于電荷捕捉存儲器的任何形式或種類，例如氮化物電荷捕捉存儲器，包含N-溝道和P-溝道SONOS型裝置，BE-SONOS型裝置和浮動?xùn)艠O存儲器。以及包含不脫離本發(fā)明精神和范圍的所做出的各種修改、調(diào)節(jié)和改變。因此，本說明書和附圖應(yīng)視為本發(fā)明原理的說明而并非用于進(jìn)行限制，本發(fā)明是由權(quán)利要求定義的。
權(quán)利要求
1.一種用于編程和擦除電荷捕捉存儲器的方法，包含通過襯底瞬時(shí)熱電子(STHE)注入，編程具有電荷捕捉結(jié)構(gòu)和溝道區(qū)域的所述電荷捕捉存儲器，包含施加具有脈沖寬度的本體偏壓，其具有下降沿；以及施加具有脈沖寬度的柵極偏壓，其具有上升沿，而所述柵極偏壓的所述上升沿與所述本體偏壓的所述下降沿具有時(shí)序關(guān)系；其中所述柵極偏壓的所述脈沖寬度足以將電子由所述溝道區(qū)域移至所述電荷捕捉結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中，所述時(shí)序關(guān)系包含下列三者之一所述柵極偏壓的所述上升沿落后于所述本體偏壓的所述下降沿，所述柵極偏壓的所述上升沿與所述本體偏壓的所述下降沿基本上在相同時(shí)間發(fā)生，以及所述柵極偏壓的所述上升沿與所述本體偏壓的所述下降沿重迭。
3.如權(quán)利要求1所述的方法，還包含擦除所述電荷捕捉存儲器的步驟。
4.如權(quán)利要求1所述的方法，其中，所述柵極偏壓施加正電壓來注入電子至所述電荷捕捉結(jié)構(gòu)。
5.如權(quán)利要求3所述的方法，其中，所述擦除步驟包含下列三者之一帶對帶熱空穴擦除操作，溝道空穴FN擦除操作，以及柵極空穴注入擦除操作。
6.如權(quán)利要求1所述的方法，其中，所述電荷捕捉存儲器包含下列三者之一與非門(NAND)結(jié)構(gòu)，或非閘(NOR)結(jié)構(gòu)，及與門(AND)結(jié)構(gòu)。
7.如權(quán)利要求1所述的方法，其中，所述電荷捕捉存儲器包含下列二者之一介電捕捉存儲器以及浮動?xùn)艠O存儲器。
8.如權(quán)利要求1所述的方法，其中，所述柵極偏壓的所述脈沖寬度約100μs或更低，來注入所述電子至所述電荷捕捉結(jié)構(gòu)。
9.如權(quán)利要求1所述的方法，其中，所述本體偏壓的所述脈沖寬度約1μs或更低。
10.如權(quán)利要求1所述的方法，其中，所述電荷捕捉結(jié)構(gòu)至少包含下列四者之一氮化硅(SiN)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鈰(CeO2)。
11.一種用于編程和擦除電荷捕捉存儲器的方法，包含通過襯底瞬時(shí)熱空穴(STHH)注入，擦除具有電荷捕捉結(jié)構(gòu)和溝道區(qū)域的所述電荷捕捉存儲器，包含施加具有脈沖寬度的本體偏壓，其具有下降沿；以及施加具有脈沖寬度的柵極偏壓，其具有下降沿，而所述柵極偏壓的所述下降沿與所述本體偏壓的所述下降沿具有時(shí)序關(guān)系；其中所述柵極偏壓的所述脈沖寬度足以將空穴由所述溝道區(qū)域移至所述電荷捕捉結(jié)構(gòu)。
12.如權(quán)利要求11所述的方法，其中，所述時(shí)序關(guān)系包含下列三者之一所述柵極偏壓的所述下降沿落后于所述本體偏壓的所述下降沿，所述柵極偏壓的所述下降沿與所述本體偏壓的所述下降沿基本上在相同時(shí)間發(fā)生，以及所述柵極偏壓的所述下降沿與所述本體偏壓的所述下降沿重迭。
13.如權(quán)利要求11所述的方法，其中，所述柵極偏壓施加負(fù)電壓來注入空穴至所述電荷捕捉結(jié)構(gòu)。
14.如權(quán)利要求11所述的方法，在所述擦除步驟之前，還包含編程所述電荷捕捉存儲器。
15.如權(quán)利要求14所述的方法，其中，所述電荷捕捉存儲器的編程步驟包含下列三者之一溝道高電子(CHE)編程操作，溝道電子FN編程操作，以及柵極電子注入編程操作。
16.如權(quán)利要求11所述的方法，其中，所述電荷捕捉存儲器包含下列三者之一與非門結(jié)構(gòu)，或非閘結(jié)構(gòu)，及與門結(jié)構(gòu)。
17.如權(quán)利要求11所述的方法，其中，所述電荷捕捉存儲器包含下列二者之一介電捕捉存儲器及浮動?xùn)艠O存儲器。
18.如權(quán)利要求11所述的方法，其中，所述柵極偏壓的所述脈沖寬度約10ms或更少。
19.如權(quán)利要求11所述的方法，其中，所述本體偏壓的所述脈沖寬度約1μs或更少。
20.如權(quán)利要求11所述的方法，其中，所述電荷捕捉結(jié)構(gòu)至少包含下列四者之一氮化硅、氧化鋁、氧化鉿、氧化鈰。
21.一種存儲器陣列系統(tǒng)，包含分離襯底位線與非門(DSB-NAND)存儲單元的第一列連接至第一位線，所述第一位線連接至所述存儲單元第一列的每一個襯底，而所述存儲單元第一列具有第一及第二存儲單元；分離襯底位線與非門存儲單元的第二列連接至第二位線，所述第二位線連接至所述存儲單元第二列的每一個襯底，所述存儲單元第二列具有第一及第二存儲單元；以及字線，共同連接至所述存儲單元第一列的所述第一存儲單元，以及所述存儲單元第二列的所述第一存儲單元；其中，在選擇的存儲單元進(jìn)行編程操作過程中，通過襯底瞬時(shí)熱電子注入，對所述選擇的存儲單元的所述字線和所述位線施加正電壓。
22.如權(quán)利要求21所述的系統(tǒng)，其中，對選擇的存儲單元進(jìn)行擦除操作過程中，通過襯底瞬時(shí)熱空穴注入，對所述選擇的存儲單元的所述字線施加負(fù)電壓，以及對所述選擇的存儲單元的所述位線施加正電壓。
23.如權(quán)利要求21所述的系統(tǒng)，其中，對選擇的存儲單元進(jìn)行讀取操作過程中，對所述字線施加讀取電壓且所述位線接地。
24.如權(quán)利要求21所述的系統(tǒng)，其中，所述電荷捕捉結(jié)構(gòu)至少包含下列四者之一氮化硅、氧化鋁、氧化鉿、氧化鈰。
25.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
26.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
27.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約小于20埃的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
28.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約介于5至20埃之間的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
29.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約小于15埃的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
30.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、厚度約小于20埃的第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
31.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、厚度約介于10至20埃之間的第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
32.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和厚度約小于20埃的第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
33.如權(quán)利要求1所述的方法，其中，所述電子由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和厚度約介于15至20埃之間的第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
34.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
35.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
36.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約小于20埃的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
37.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約介于5至20埃之間的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
38.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含厚度約小于15埃的第一氧化物層、第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
39.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、厚度約小于20埃的第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
40.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、厚度約介于10至20埃之間的第一氮化物層和第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
41.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和厚度約小于20埃的第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
42.如權(quán)利要求11所述的方法，其中，所述空穴由所述柵極偏壓從所述溝道區(qū)域經(jīng)由包含第一氧化物層、第一氮化物層和厚度約介于15至20埃之間的第二氧化物層的帶隙加工隧穿結(jié)構(gòu)移至所述電荷捕捉結(jié)構(gòu)。
全文摘要
本發(fā)明描述一種電荷捕捉存儲器的編程方法和擦除方法，而該電荷捕捉存儲器通過使用襯底瞬時(shí)熱電子技術(shù)來進(jìn)行編程，并通過襯底瞬時(shí)熱空穴技術(shù)來進(jìn)行擦除，并模擬與非門(NAND)存儲器操作的富勒－諾得罕(FN)隧穿方法。本發(fā)明的方法可廣泛的應(yīng)用在電荷捕捉存儲器上，包含n－溝道或p－溝道硅氧化氮化氧化硅(SONOS)型存儲器，帶隙加工硅氧化氮化氧化硅(BE－SONOS)型裝置和浮動?xùn)艠O(FG)型存儲器。該電荷捕捉存儲器的編程是使用襯底瞬時(shí)熱電子注入，而其本體偏壓(Vb)具有短暫脈沖寬度，以及柵極偏壓(Vg)具有足以將電子由溝道區(qū)域移至電荷捕捉結(jié)構(gòu)的脈沖寬度。
文檔編號G11C16/14GK101090118SQ20071009672
公開日2007年12月19日 申請日期2007年4月6日 優(yōu)先權(quán)日2006年4月6日
發(fā)明者徐子軒, 吳昭誼, 謝光宇, 金雅琴 申請人:旺宏電子股份有限公司