專利名稱：：閃存單元陣列、排列集成電路的方法
技術(shù)領(lǐng)域：
：本發(fā)明關(guān)于集成電路，更特別指閃存單元陣列的結(jié)構(gòu)與操作方法。
背景技術(shù)：
：閃存(flashmemory)近年來趨于熱門，典型的閃存包含排列成多個(gè)區(qū)塊的海量存儲(chǔ)器單元陣列。每個(gè)存儲(chǔ)器單元以一場(chǎng)效型晶體管制成，其中有一控制柵極和一浮動(dòng)?xùn)艠O。浮動(dòng)?xùn)艠O可保持電荷，而且與內(nèi)含在基板中的源極和漏極以一層薄薄的氧化層分開。每個(gè)存儲(chǔ)器單元從漏極經(jīng)由氧化層注入電子至浮動(dòng)?xùn)艠O而充電。在擦除操作時(shí)，電子可從浮動(dòng)?xùn)艠O經(jīng)由氧化層灌入源極而被移除。因此，由浮動(dòng)?xùn)艠O內(nèi)電荷的存在或消失可決定在存儲(chǔ)器單元的數(shù)據(jù)。圖1說明兩閃存單元2與20。閃存單元2包含浮動(dòng)?xùn)艠O4，電絕緣于浮動(dòng)?xùn)艠O4之上的控制柵極6，以及位于溝道12之上、浮動(dòng)?xùn)艠O4和控制柵極6的側(cè)壁的字線節(jié)點(diǎn)10。字線節(jié)點(diǎn)10控制位于位線節(jié)點(diǎn)14和源極節(jié)點(diǎn)16之間的溝道12的導(dǎo)通。在寫入操作時(shí)，一電壓施加在位線節(jié)點(diǎn)14和源極節(jié)點(diǎn)16之間，舉例而言，位線節(jié)點(diǎn)電壓約0.4伏特而源極節(jié)點(diǎn)電壓約5伏特。字線節(jié)點(diǎn)IO施以1.1伏特的電壓以導(dǎo)通溝道12。因此，電流流經(jīng)位線節(jié)點(diǎn)14和源極節(jié)點(diǎn)16之間。舉例而言，一高電壓約10伏特施在控制柵極6，因而電子可在高電場(chǎng)下寫入浮動(dòng)?xùn)艠O4。在擦除操作期間，舉例而言，一高電壓11伏特施在擦除柵極18。字線節(jié)點(diǎn)IO施以如0伏特的低電壓，另一方面源極節(jié)點(diǎn)16、位線節(jié)點(diǎn)14和控制柵極6施以0伏特電壓。在浮動(dòng)?xùn)艠O4中的電子因而驅(qū)趕至擦除柵極18。閃存單元以行列形式排成閃存陣列。圖2說明由圖1中的閃存單元所組成的傳統(tǒng)閃存陣列，其中，第一列的單元表示為閃存單元2和20。陣列剩余的部分實(shí)質(zhì)上是一些一樣而重復(fù)的閃存單元2和20。在陣列中的每一行，有一全局控制柵極。舉例而言，在第一行的全局控制柵極30以及第二行的全局控制柵極32，各自被相同行的閃存單元所使用。擦除柵極線34由第一行和第二行共享。在擦除操作時(shí)，一行的一小部分可能需要被擦除。然而，因?yàn)槭聦?shí)上所有同行的閃存單元共享一條共擦除柵極線，一整個(gè)行、或是包含多列的一整個(gè)區(qū)塊必需被擦除。不想被擦除的那些字節(jié)必需在非自愿性地擦除后被寫回。這不僅造成擦除操作的整體時(shí)間增加，也降低閃存單元的壽命，因?yàn)槎嗔瞬槐匾膶懭肱c擦除操作。急需用以解決上述問題的新方法。
發(fā)明內(nèi)容根據(jù)本發(fā)明的一方面，排列成多行和多列的閃存單元陣列有第一行包含多個(gè)單元。每個(gè)單元包含多個(gè)閃存單元，一擦除柵極線連接所有第一行閃存單元的擦除柵極，一源極線連接所有第一行閃存單元的源極節(jié)點(diǎn)，一字線連接所有第一行閃存單元的字線節(jié)點(diǎn)，以及一局部控制柵極線只連接一單元內(nèi)閃存單元的控制柵極，其中，在第一行中的每個(gè)局部控制柵極線彼此互不相連。該陣列進(jìn)一步包含多條位線，各自連接相同列的閃存單元的位線節(jié)點(diǎn)。根據(jù)本發(fā)明的另一方面，集成電路包含排列成多行和多列的存儲(chǔ)器單元陣列。該陣列包含多個(gè)單元、多條局部控制柵極線、多條擦除柵極線、多條源極線、多條位線、以及多條全局控制柵極線。每個(gè)單元包含多于一個(gè)的相互連接存儲(chǔ)器單元，其中，所述多個(gè)單元也排列成多行和多列。每條控制柵極線連接至一個(gè)單元內(nèi)閃存單元的控制柵極，而其中相同行的控制柵極線互不相連。每條擦除柵極線連接相同行上閃存單元的擦除柵極。每條源極線連接相同行上閃存單元的源極節(jié)點(diǎn)。每條位線連接相同行上閃存單元的位線節(jié)點(diǎn)。每條全局控制柵極線連接至多個(gè)單元的局部控制柵極線。根據(jù)本發(fā)明的另一方面，排列成多行和多列的閃存單元陣列包含第一行和第二行，包含共享一源極線和一擦除柵極線的多個(gè)共源極閃存單元，而其中第一行和第二行各包含多個(gè)單元。每個(gè)單元含有多個(gè)閃存單元、一擦除柵極線、一源極線、一字線、以及一局部控制柵極線。該擦除柵極線連接第一行與第二行上所有閃存單元的擦除柵極。該源極線連接第一行與第二行上所有閃存單元的源極節(jié)點(diǎn)。該字線連接第一行與第二行上所有閃存單元的字線節(jié)點(diǎn)。以及該局部控制柵極線，連接一單元上的閃存單元的控制柵極，其中，相同行上的局部控制柵極線互不相連而且第一行與第二行上的局部控制柵極線也不相連接。該陣列進(jìn)一步包含多條位線，每條位線各自連接相同列上閃存單元的位線節(jié)點(diǎn)。根據(jù)本發(fā)明的另一實(shí)施例，一種排成多行和多列的閃存單元陣列的排列和操作方法。排列包含多個(gè)單元的一第一行。該第一行上每個(gè)單元被形成以具有多個(gè)閃存單元。一擦除柵極線被形成以連接第一行上所有閃存單元的擦除柵極。一源極線被形成以連接第一行上所有閃存單元的源極節(jié)點(diǎn)。一字線被形成以連接第一行上所有閃存單元的字線節(jié)點(diǎn)。一局部控制柵極線被形成以連接一單元內(nèi)閃存單元的控制柵極，其中第一行上每條局部控制柵極線彼此互不相連。以及多條位線被形成以連接相同列上所有閃存單元的位線節(jié)點(diǎn)。根據(jù)本發(fā)明的另一方面，一種包含多行和多列的閃存單元陣列的集成電路的排列方法。陣列中的閃存單元被分成多個(gè)單元，每個(gè)單元包含一個(gè)或多個(gè)閃存單元，其中所述多個(gè)單元以行列形式排列。多條局部控制柵極線被形成，每條局部控制柵極線連接多個(gè)單元之一中的控制柵極，其中相同行上每條局部控制柵極線互不相連。多條擦除柵極線被形成，每條擦除柵極線連接相同行上閃存單元的擦除柵極。多條源極線被形成，每條源極線連接相同行上閃存單元的源極節(jié)點(diǎn)。多條位線被形成，每條位線連接相同列上閃存單元的位線節(jié)點(diǎn)。以及多條全局控制柵極線被形成，每條全局控制柵極線連接相同列上多個(gè)單元的局部控制柵極線。一種排成多行和多列的閃存單元陣列的操作方法，包含提供第一電壓至一行的第一單元的第一局部控制柵極線，以及提供不同于第一電壓的第二電壓至該行的第二單元的第二局部控制柵極線。本發(fā)明的多種良好特性包括降低不必要的擦除與寫入操作，所以不僅縮短了操作時(shí)間，而且也會(huì)增加閃存單元的壽命。通過下列詳細(xì)描述，結(jié)合附圖，本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更加清楚，其中圖1說明有一共擦除柵極的傳統(tǒng)兩閃存單元；圖2說明一傳統(tǒng)的存儲(chǔ)器陣列，其中同一行的閃存單元連接至一控制柵極線；圖3和圖4說明一共源極閃存單元對(duì)和其相對(duì)應(yīng)的符號(hào)圖；以及圖5說明本發(fā)明的一陣列，其中該陣列每個(gè)字節(jié)連接至一局部控制柵極線。其中，附圖標(biāo)記說明如下2、20、40、60閃存單元6、22、44、64控制柵極4、26、42、62浮動(dòng)?xùn)艠O10、24、46、66字線節(jié)點(diǎn)12溝道14、48、68位線節(jié)點(diǎn)16、50源極節(jié)點(diǎn)18、52擦除柵極30、32全局控制柵極線34擦除柵極線54基板Bll、B12、...、B42字節(jié)SWll、SW12、...、SW42切換器CGll、CG12、...、CG42局部控制柵極線GCG1、GCG2、GCG3、GCG4全局控制柵極線PS1、PS2行對(duì)選擇線WL1字線EG1擦除柵極線CS1共源極線具體實(shí)施例方式制造和使用本發(fā)明的諸多實(shí)施例詳述如下。然而，本發(fā)明提供許多可用的發(fā)明概念，應(yīng)可實(shí)施在廣泛的特定領(lǐng)域。以下討論的一些特定實(shí)施例僅用特定的方式說明，以制造和使用本發(fā)明，而不應(yīng)過度限制本發(fā)明權(quán)利要求的范疇。圖3說明解釋用的一對(duì)閃存單元截面圖，用來討論本發(fā)明的多個(gè)實(shí)施例。第一閃存單元40包含浮動(dòng)?xùn)艠O42，浮動(dòng)?xùn)艠O42之上的控制柵極44(有時(shí)稱為耦合柵極44)，鄰近浮動(dòng)?xùn)艠O42和控制柵極44側(cè)壁的字線節(jié)點(diǎn)46，以及基板54之內(nèi)的位線節(jié)點(diǎn)48和共源極節(jié)點(diǎn)50。第二閃存單元60包含浮動(dòng)?xùn)艠O62，浮動(dòng)?xùn)艠O62之上的控制柵極64，鄰近浮動(dòng)?xùn)艠O62和控制柵極64側(cè)壁的字線節(jié)點(diǎn)66，以及基板54之內(nèi)的位線節(jié)點(diǎn)68。閃存單元40和60共享共源極節(jié)點(diǎn)50和擦除柵極52，因而稱之為共源極閃存單元。圖4說明閃存單元40和60的符號(hào)圖，其中對(duì)應(yīng)的組件標(biāo)示為相同的號(hào)碼。圖5說明本發(fā)明要揭示的一實(shí)施例，其中展示了排成多行和多列的一閃存單元陣列。在一行中每8個(gè)閃存單元組成一字節(jié)，而一行通常包含多個(gè)字節(jié)。為了簡(jiǎn)化，只有8個(gè)字節(jié)B11、B12、B21、B22、B31、B32、B41、B42被標(biāo)示出來，其中在字母"B"之后的第一個(gè)數(shù)字和第二個(gè)數(shù)字分別代表行數(shù)和列數(shù)。該陣列可通過在X與Y方向復(fù)制相同的字節(jié)而推演下去。在第一列上第一行和第二行的閃存單元對(duì)，大致相同于圖4所示的閃存單元對(duì)，雖然閃存陣列相較于圖5而言，可能包含其它型式的閃存單元。在閃存陣列的每一行上，字線，例如第一行上的字線WL1，連接相同行上所有閃存單元的字線節(jié)點(diǎn)。擦除柵極線，例如擦除柵極線EG1，連接相同行上所有閃存單元的擦除柵極。同樣地，源極線，例如源極線CS1，連接相同行上所有閃存單元的源極線節(jié)點(diǎn)。每條擦除柵極線和源極線建議由有共源極閃存單元的兩相鄰行共享。每個(gè)行包含一位線(圖上未顯示)連接相同列上閃存單元的位線節(jié)點(diǎn)。在每個(gè)字節(jié)中，局部控制柵極線連接所有8個(gè)閃存單元的控制柵極。因?yàn)槊啃邪鄠€(gè)字節(jié)，所以每行有多個(gè)局部控制柵極線，其中每條局部控制柵極線排行于X方向上且彼此互不相連。所述多個(gè)局部控制柵極線也以行數(shù)和列數(shù)命名，例如圖5所示的CG11、CG12、CG21、CG22、CG31、CG32、CG41、CG42。每條局部控制柵極線連接至一全局控制柵極線，例如全局控制柵極線GCG1到全局控制柵極線GCG4，建議以Y方向排列。假設(shè)每行包含N個(gè)字節(jié)，其中N是大于1的整數(shù)，因?yàn)樵揘個(gè)字節(jié)彼此互不相連，所以需要用N條全局控制柵極線以連接同一行的N個(gè)字節(jié)。此外，相鄰行上含共源極閃存單元的兩字節(jié)稱為共源極字節(jié)，而共源極字節(jié)的兩條局部控制柵極線建議彼此不相連。因?yàn)楣苍礃O字節(jié)排列在相鄰行上，一條全局控制柵極線可連接至交替行上的多條局部控制柵極線，其中交替行指有共源極字節(jié)的相鄰兩行的任意一行。在圖5中所示的一解釋實(shí)施例中，全局控制柵極線GCG1連接第一行與第三行上的局部控制柵極線CG11和CG31，全局控制柵極線GCG2連接第二行與第四行上的局部控制柵極線CG21禾口CG41。在此實(shí)施例中，每條全局控制柵極線各別連接至交替行上所有局部控制柵極線。因此，如果每行上有N個(gè)字節(jié)，則全局控制柵極線最少要2N條。然而，一存儲(chǔ)器陣列可分成多個(gè)區(qū)塊，每個(gè)區(qū)塊多于一行。一條全局控制柵極線可只用于連接一區(qū)塊的局部控制柵極線，而與其它區(qū)塊的局部控制柵極線分開，雖然這樣的接線方式需要更多的全局控制柵極線。全局控制柵極線與局部控制柵極線之間的連接受控于切換器，例如切換器SWll、SW12、SW21、SW22等等。在一說明實(shí)施例中，切換器SWll、SW12、SW21、SW22是金屬氧化物半導(dǎo)體(MOS)組件。每行的多個(gè)切換器受控于一行對(duì)選擇線。含共源極閃存單元的兩相鄰行，例如第一行和第二行，稱為一個(gè)行對(duì)，建議由相同的行對(duì)選擇線PS1所控制。如果一選擇單元在一行中，則包含該選擇單元的行對(duì)稱為選擇行對(duì)。全局控制柵極線和行對(duì)選擇線結(jié)合用以控制每個(gè)獨(dú)立字節(jié)的電壓。本發(fā)明的一良好特性在于每個(gè)字節(jié)可視為一單元而單獨(dú)地被寫入或擦除。相較之下，在傳統(tǒng)的閃存陣列，一大塊的閃存陣列被視為一單元而被擦除。能夠單獨(dú)對(duì)一字節(jié)寫入和擦除而不影響其它字節(jié)的此特性，顯著地降低不期望的擦除操作以及不想擦除而被擦除的字節(jié)的重新寫入操作。因此，擦除操作被加速了，而閃存單元壽命得以延長(zhǎng)。綜觀以上所述，如果對(duì)一字節(jié)執(zhí)行寫入或擦除操作，則該字節(jié)稱為選擇字節(jié)，而不要被執(zhí)行寫入或擦除操作的字節(jié)則稱為未選擇字節(jié)。因此，有選擇字節(jié)的行與列就分別稱為選擇行或選擇列。在選擇字節(jié)的擦除操作中，例如字節(jié)Bll，一高電壓(例如11伏特)施于擦除柵極線EG1，同時(shí)局部控制柵極線CGll、字線WL1、和源極線CS1建議施以如0伏特的低電壓。行對(duì)選擇線PS1施以如11伏特的高電壓以導(dǎo)通切換器SWll。未選擇行對(duì)的行對(duì)選擇線施以如0伏特的低電壓，于是未選擇行對(duì)上的局部控制柵極線便通過切換器與其全局控制柵極線斷連。全局控制柵極線需施以高電壓。連接至選擇字節(jié)Bll內(nèi)閃存單元的8個(gè)位線(圖上未顯示)建議連接至如0伏特的低電壓。重回圖3，假設(shè)閃存單元40是該陣列里的選擇字節(jié)Bll的一個(gè)閃存單元。因?yàn)榭刂茤艠O44和源極節(jié)點(diǎn)50是低電壓，所以在浮動(dòng)?xùn)艠O42的耦合電壓也是低電壓。因?yàn)椴脸龞艠O52的電壓遠(yuǎn)大于耦合在浮動(dòng)?xùn)艠O42的電壓，所以電子從浮動(dòng)?xùn)艠O42流至擦除柵極52，因此閃存單元40被擦除了?；氐綀D5，因?yàn)檫x擇字節(jié)Bll的所有閃存單元相互連接至相同的電壓，因此所有8個(gè)閃存單元同時(shí)被擦除。在選擇字節(jié)B11被擦除的同時(shí)，未選擇字節(jié)如B12、B21和B22希望不要被擦除。因此，全局控制柵極線GCG4、GCG2、GCG3個(gè)別連接至高電壓，例如10伏特。如此一來，在未選擇字節(jié)的閃存單元就不會(huì)被擦除。此機(jī)制以圖3解釋如下。假設(shè)圖3中閃存單元60代表選擇行對(duì)中未選擇字節(jié)的一閃存單元。在選擇字節(jié)Bll的擦除操作期間，擦除柵極52施以ll伏特，因?yàn)殚W存單元60和選擇字節(jié)Bll連接相同的擦除柵極線EG1。因?yàn)榭刂茤艠O64連接至高電壓，例如11伏特，浮動(dòng)?xùn)艠O62也將耦合至一較高電壓，其中浮動(dòng)?xùn)艠O62的電壓，部分決定自基板54的電壓、控制柵極64的電壓、以及基板54與浮動(dòng)?xùn)艠O62構(gòu)成的電容和浮動(dòng)?xùn)艠O62與控制柵極64構(gòu)成的電容的比例。浮動(dòng)?xùn)艠O62的電壓提升導(dǎo)致擦除柵極52和浮動(dòng)?xùn)艠O62之間的電壓差減少。該電壓差小于穿隧(tunneling)，如Folwer-Nordheim(FN)穿隧，發(fā)生所需的電壓，因此未選擇字節(jié)不會(huì)被擦除。對(duì)于未選擇行對(duì)的字節(jié)(如第三行)，行對(duì)選擇線(如行對(duì)選擇線PS2)分別施以如0伏特的低電壓，于是其切換器將會(huì)被關(guān)閉。如此一來，全局控制柵極線的高電壓將不會(huì)施于這些字節(jié)，而在未選擇行上的字節(jié)的擦除柵極線為低電壓，因此不會(huì)發(fā)生擦除。在選擇字節(jié)的寫入操作時(shí)，如字節(jié)Bll，一高電壓，如IO伏特，施于局部控制柵極線CGll，行對(duì)選擇線PS1施以如11伏特的高電壓以導(dǎo)通切換器SWll。未選擇行對(duì)的行對(duì)選擇線施以如0伏特的低電壓，于是局部控制柵極線各自與其連接的全局控制柵極線斷開。全局控制柵極線GCG1需要施以一高電壓。在字線WL1施以一電壓以導(dǎo)通閃存單元的溝道，另一方面在擦除柵極線EG1施以一低電壓，如0伏特。一電壓可施于選擇字節(jié)Bll內(nèi)8個(gè)閃存單元的源極線CS1和位線(圖未顯示)之間，其中，施在位線的所需電壓依要寫入的狀態(tài)而決定。參考圖3，假設(shè)閃存單元40是選擇字節(jié)B11內(nèi)的一個(gè)閃存單元，施在共源極節(jié)點(diǎn)50和位線節(jié)點(diǎn)48之間的電壓造成一溝道電流。因?yàn)榭刂茤艠O44施以一較高電壓，電子灌入浮動(dòng)?xùn)艠O42經(jīng)由介于基板54和浮動(dòng)?xùn)艠O42的穿隧(tunneling)層(圖未顯示)，舉例而言，利用一種熱電子注入(hotelectroninjection,HEI)機(jī)制，因此閃存單元40被寫入?；氐綀D5，因?yàn)樵谶x擇字節(jié)Bll內(nèi)所有閃存單元相互連接至相同電壓，所有閃存單元會(huì)被同時(shí)寫入，而在選擇字節(jié)Bll內(nèi)的每個(gè)位的寫入是依各別位在線的電壓決定。在選擇字節(jié)Bll的寫入時(shí)期，選擇行對(duì)上的未選擇字節(jié)如B12、B21、B22不希望被寫入。因此，全局控制柵極線GCG4、GCG2、GCG3、分別連接至如0伏特的低電壓。此機(jī)制用圖3解釋如下。假設(shè)圖3中的閃存單元40代表選擇行對(duì)上未選擇字節(jié)的一閃存單元，共源極節(jié)點(diǎn)50是5伏特，因?yàn)槠溥B接至與選擇字節(jié)Bll相同的源極線。因?yàn)榭刂茤艠O44連接至如0伏特的低電壓，所以沒有電場(chǎng)驅(qū)動(dòng)電子進(jìn)入浮動(dòng)?xùn)艠O42。在相異于選擇行的其它行上的未選擇單元，因?yàn)槠涓?dòng)?xùn)艠O為低電壓，故不會(huì)被寫入。而對(duì)于未選擇行對(duì)的字節(jié)，因?yàn)槠湓礃O線為接地，因此沒有寫入發(fā)生。在選擇字節(jié)的讀取時(shí)，例如字節(jié)Bll，一適度的電壓如操作電壓VCC，在90納米技術(shù)可能是2.5伏特，施于局部控制柵極線CG11，和一適度的低電壓施于字線WL1以導(dǎo)通溝道，同時(shí)擦除柵極線EG1施以如0伏特的低電壓。一大于0伏特的低電壓施在連接字節(jié)B11的位在線。觀測(cè)字節(jié)上的電壓或電流以決定選擇字節(jié)Bll內(nèi)閃存單元的狀態(tài)。對(duì)于未選擇行對(duì)的未選擇字節(jié)，包含局部控制柵極線、擦除柵極線、源極線、位線和字線的所有線建議連接至0伏特，除非是那些有和選擇字節(jié)Bll共享到線才會(huì)有可能有非0的電壓。與擦除與寫入操作類似地，選擇行對(duì)的行對(duì)選擇線施以可導(dǎo)通其切換器的電壓，同時(shí)未選擇行對(duì)的行對(duì)選擇線施以一低電壓以關(guān)閉其切換器。表1提供多個(gè)例子，呈現(xiàn)施以存儲(chǔ)器陣列中選擇與未選擇字節(jié)的電壓。請(qǐng)注意表l的電壓僅是舉例，而適合的電壓依照閃存單元的設(shè)計(jì)有所不同。"Sel"代表選擇字節(jié)，而"Unsel"代表未選擇字節(jié)。"unselectedrow"代表與選擇行共享共源極閃存單元的相鄰行，而"unselectedsector"代表任兩相鄰行彼此共同共源極閃存單元，但不與選擇行共享共源極閃存單元。<table>tableseeoriginaldocumentpage13</column></row><table>權(quán)利要求1.一種排成多行和多列的閃存單元陣列，該陣列包括一第一行，包含多個(gè)單元，其中，所述多個(gè)單元中的每個(gè)包含多個(gè)閃存單元；一擦除柵極線，連接該第一行上的所有所述多個(gè)閃存單元的多個(gè)擦除柵極；一源極線，連接該第一行上的所有所述多個(gè)閃存單元的多個(gè)源極節(jié)點(diǎn)；一字線，連接該第一行上的所有所述多個(gè)閃存單元的多個(gè)字線節(jié)點(diǎn)；以及一局部控制柵極線，連接該單元內(nèi)所述多個(gè)閃存單元的多個(gè)控制柵極，其中，在該第一行上，每條局部控制柵極線互不相連；以及多條位線，連接相同列上多個(gè)所述多個(gè)閃存單元的多個(gè)位線節(jié)點(diǎn)。2.如權(quán)利要求1所述的閃存單元陣列，其中，多條局部控制柵極線的每個(gè)通過一個(gè)切換器，連接至一全局控制柵極線。3.如權(quán)利要求2所述的閃存單元陣列，其中，該切換器由一行對(duì)選擇線所控制。4.如權(quán)利要求2所述的閃存單元陣列，其中，所述多條全局控制柵極線的每條的排列方向垂直于一局部控制柵極線的排列方向。5.如權(quán)利要求2所述的閃存單元陣列，其中，所述多條全局控制柵極線的每條連接至交替行上的多條局部控制柵極線。6.如權(quán)利要求1所述的閃存單元陣列，還包括一第二行，該第二行包含多個(gè)單元，其中，該第一行和該第二行包含多個(gè)共源極閃存單元，而其中，該第一行和該第二行共享一共擦除柵極線，一共源極線，以及一共行對(duì)選擇線。7.如權(quán)利要求6所述的閃存單元陣列，其中，在該第一行的多條局部控制柵極線與該第二行的多條局部控制柵極線互不相連。8.如權(quán)利要求1所述的閃存單元陣列，其中，每個(gè)所述多個(gè)單元由一字節(jié)的多個(gè)閃存單元所組成。9.如權(quán)利要求1所述的閃存單元陣列，其中，在該閃存單元陣列的一閃存單元包括一浮動(dòng)?xùn)艠O，在一基板之上；一控制柵極，在該浮動(dòng)?xùn)艠O之上，且電絕緣于該浮動(dòng)?xùn)艠O；一字線節(jié)點(diǎn)，在該浮動(dòng)?xùn)艠O與該控制柵極的側(cè)壁，且電絕緣于該浮動(dòng)?xùn)艠O與該控制柵極；一位線節(jié)點(diǎn)，在該基板之內(nèi)且鄰近于該字線節(jié)點(diǎn)；一擦除柵極，在該浮動(dòng)?xùn)艠O與該控制柵極的側(cè)壁，其中，該擦除柵極電絕緣于該浮動(dòng)?xùn)艠O與該控制柵極，而其中，該擦除柵極對(duì)于該字線節(jié)點(diǎn)而言，是在該浮動(dòng)?xùn)艠O與該控制柵極的背面；以及一源極節(jié)點(diǎn)，在該基板之內(nèi)，且大體上在該擦除柵極之下。10.如權(quán)利要求9所述的閃存單元陣列，還包括一共源極閃存單元，與該閃存單元共享該擦除柵極和該源極節(jié)點(diǎn)。11.一種排列一集成電路的方法，包括對(duì)排成多行和多列的一閃存單元陣列進(jìn)行排列，該閃存單元陣列包含將該陣列中的多個(gè)閃存單元分成多個(gè)單元，所述多個(gè)單元的每個(gè)包含多于一個(gè)閃存單元，其中，所述多個(gè)單元以行列形式排列；排列多條局部控制柵極線，所述多條局部控制柵極線的每條連接所述多個(gè)單元中一個(gè)單元的多個(gè)閃存單元的控制柵極，其中，相同行的多個(gè)局部控制柵極彼此互不相連；排列多條擦除柵極線，所述多條擦除柵極線的每條連接至相同行上多個(gè)閃存單元的多個(gè)擦除柵極；排列多條源極線，所述多條源極線的每條連接至相同行上多個(gè)閃存單元的多個(gè)源極節(jié)點(diǎn)；排列多條位線，所述多條位線的每條連接至相同列上多個(gè)閃存單元的多個(gè)位線節(jié)點(diǎn)；以及排列多條全局控制柵極線，所述多條全局控制柵極線的每條連接至相同列上的多個(gè)單元的多條局部控制柵極線。12.如權(quán)利要求11所述的方法，在擦除操作期間還包括提供一高電壓至連接一選擇單元的一擦除柵極線；提供一低電壓至連接該選擇單元的一全局控制柵極線；以及提供一高電壓至連接未選擇多個(gè)單元的多條全局控制柵極線。13.如權(quán)利要求11所述的方法，在寫入操作期間還包括提供一高電壓至連接一選擇單元的一全局控制柵極線，以及提供一低電壓至多條全局控制柵極線，連接與選擇單元的相同行上的未選擇多個(gè)單元。14.如權(quán)利要求11所述的方法，在讀取操作期間還包括提供一第一電壓至連接一選擇單元的一全局控制柵極線，以及提供小于該第一電壓的一第二電壓至連接未選擇多個(gè)單元的多條全局控制柵極線。全文摘要本發(fā)明提供閃存單元陣列、排列集成電路的方法。其中一排成多行和多列的閃存單元陣列包括一第一行，包含多個(gè)單元。所述多個(gè)單元的每個(gè)包含多個(gè)閃存單元，一擦除柵極，一源極線，一字線，以及一局部控制柵極線。該擦除柵極線連接該第一行所有閃存單元的多個(gè)擦除柵極。該源極線連接該第一行所有閃存單元的多個(gè)源極節(jié)點(diǎn)。該字線連接該第一行所有閃存單元的多個(gè)字線節(jié)點(diǎn)。該局部控制柵極線只連接一單元內(nèi)多個(gè)閃存單元的多個(gè)控制柵極，而在該第一行上的每條所述多條局部控制柵極線彼此互不相連。該陣列還包括多條位線，各自連接相同列上多個(gè)閃存單元的多條位線節(jié)點(diǎn)。文檔編號(hào)G11C16/04GK101178935SQ20071010508公開日2008年5月14日申請(qǐng)日期2007年5月22日優(yōu)先權(quán)日2006年11月6日發(fā)明者池育德申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司