專利名稱：：Ddr接收器讀取重新同步的方法DDR接收器讀取重新同步的方法駄領(lǐng)域本發(fā)明通常涉及讀取數(shù)據(jù)。具體來說，本發(fā)明涉及執(zhí)行一種讀取操作，其中的數(shù)據(jù)根據(jù)外部數(shù)據(jù)選通信號(hào)由具有內(nèi)部時(shí)鐘信號(hào)的集成電路接背景駄現(xiàn)代計(jì)算機(jī)系統(tǒng)一般包括可以用來存儲(chǔ)計(jì)算機(jī)系統(tǒng)所利用的數(shù)據(jù)的剤^S。計(jì)穀幾系統(tǒng)中的其他體，例如，計(jì)算機(jī)處理器或者存儲(chǔ)控制器,可以訪問存儲(chǔ)裝置中存儲(chǔ)的數(shù)據(jù)并且處理該數(shù)據(jù)或者將數(shù)據(jù)傳送到計(jì)算機(jī)系統(tǒng)中的其他裝置。通常通過將讀取命令發(fā)給存儲(chǔ)裝置來訪問存儲(chǔ)在存儲(chǔ)裝置中的數(shù)據(jù)。針讀取命令通常通過剤i^a的接口來發(fā)出。響應(yīng)接收的讀取命令，在經(jīng)過某些時(shí)間之后，存儲(chǔ)裝置可以開始ffi31存儲(chǔ)裝置接口來傳輸由讀取命令請(qǐng)求的。圖1是描述用來通過存儲(chǔ)裝置接口傳輸數(shù)據(jù)的示范性信號(hào)的簡(jiǎn)圖。所描述的信號(hào)包括訪問存儲(chǔ)裝置的集成電路的內(nèi)部時(shí)鐘(CK，也稱為系統(tǒng)時(shí)鐘)、通過集成電路發(fā)給存儲(chǔ)裝置的^^令(COMMAND)、利用外部選通信號(hào)產(chǎn)生的外部選通信號(hào)(也稱為DQS)以及由存儲(chǔ)，呈現(xiàn)的M字節(jié)(DQ)。如圖1所述，在時(shí)間to處可以將讀取命令(READ)發(fā)給存儲(chǔ)裝置。隨后，在時(shí)間tl處，由存儲(chǔ)裝置將DQS信號(hào)降低，表示存儲(chǔ)驢已經(jīng)接收到讀取命令。在作為由列地址M(CAS)等待時(shí)間(CL)所指定的某一時(shí)間之后(如。接收來自存儲(chǔ)體的數(shù)據(jù)，例如，在CL的最后時(shí)鐘周期的開始。當(dāng)數(shù)據(jù)存在在于DQ上，DQS信號(hào)可以被斷言，標(biāo)即將從DQ中讀取的數(shù)據(jù)。在所描寫的示例中，在時(shí)間ts處、在^之后的系統(tǒng)時(shí)鐘周期的周期W的一半、最后時(shí)鐘周期CL的開始換(夂數(shù)據(jù)。然而，根據(jù)用來制造存儲(chǔ)體的過程、存儲(chǔ)裝置的溫度、存儲(chǔ)裝置的操作時(shí)鐘頻率、存儲(chǔ)裝置和集成電路之間的傳輸時(shí)間的變化和計(jì)算機(jī)系統(tǒng)中的其他變化，斷言DQS并且關(guān)于內(nèi)部時(shí)鐘CK(例如，相移)呈現(xiàn)的準(zhǔn)確時(shí)間(作為由訪問時(shí)間ke所指定)可以改變。因此，例如，在接收數(shù)據(jù)的訪問時(shí)間期間，數(shù)據(jù)訪問時(shí)間可以從零改變至嗟不多內(nèi)部時(shí)鐘CK的時(shí)鐘周期W的1.5倍。由于t^的變化和存儲(chǔ)裝置和集成電路之間的傳輸時(shí)間，在讀TO作期間，內(nèi)部時(shí)鐘信號(hào)CK可以與外部^1信號(hào)DQS不完全同步。為了成功地讀取M，集成電路通常嘗試將通過DQ/DQS讀取的數(shù)據(jù)與內(nèi)部時(shí)鐘CK同步。同時(shí)，為了增加系統(tǒng)性能，可增加存儲(chǔ)體的操作頻率，從而>數(shù)據(jù)眼(dataeye)的大小。隨著數(shù)據(jù)窗的大小減少，對(duì)于集成電路來說將變得難以使內(nèi)部時(shí)鐘CK和外部;1^1信號(hào)DQS之間的數(shù)據(jù)同步。因此，需要改進(jìn)的方法和設(shè)備來將通過外部選通信號(hào)接收的數(shù)據(jù)與內(nèi)部時(shí)鐘信號(hào)同步。
發(fā)明內(nèi)容本發(fā)明的實(shí)施例通常提供一種用于使用第二時(shí)鐘信號(hào)讀取通過第一時(shí)鐘信號(hào)接收的數(shù)據(jù)的方法和設(shè)備。在一個(gè)實(shí)施例中，該方法包括根據(jù)第一時(shí)鐘信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖，由其可以接收將要被讀取的數(shù)據(jù)，禾'傭每個(gè)產(chǎn)生的脈沖來鎖存在相應(yīng)時(shí)間接收的數(shù)據(jù)，以及檢測(cè)在其期間接收數(shù)據(jù)第一時(shí)間區(qū)域。該方法也包括利用檢測(cè)的第一時(shí)間區(qū)域來確定在其期間可利用第二時(shí)鐘信號(hào)讀取數(shù)據(jù)的第二時(shí)間區(qū)域，以及在第二時(shí)間區(qū)域期間利用第二時(shí)鐘信號(hào)讀取數(shù)據(jù)。為了使上面敘述的本發(fā)明的特征能夠被詳細(xì)地理解，可以通過參考實(shí)施例，某些實(shí)施例已經(jīng)在附圖中示出，上面簡(jiǎn)要概述的本發(fā)明將被更詳細(xì)描述。然而，需要注意，僅示出了本發(fā)明的典型實(shí)施例因而其并不限于此范圍，對(duì)于本發(fā)明來說允許其他同樣等效的實(shí)施例。圖1是描述用過存儲(chǔ)，接口傳輸數(shù)據(jù)的時(shí)序圖。圖3是鵬本發(fā)明的"^實(shí)施例IS^^^^據(jù)的示例過程的繊圖。圖5是根據(jù)本發(fā)明的""^實(shí)施例描述示例脈沖頓電路的結(jié)構(gòu)圖。圖6是鵬本發(fā)明的"H^&I例鵬由脈沖頓^!8&產(chǎn)生的^IJ脈沖的時(shí)序圖.圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例描標(biāo)例區(qū)職測(cè)電路的結(jié)構(gòu)圖。〖0018]圖8是職本發(fā)明的^h^l例MJ2^例區(qū)^^測(cè)^r出信號(hào)的時(shí)序圖。圖9-ll是職本發(fā)明的"^實(shí)施例SS^于從:jfi^a中^t據(jù)的,Wf^^號(hào)的時(shí)序圖。圖12是目本發(fā)明的"^實(shí)施例4S^^I^模式的^i贖取W的結(jié)構(gòu)圖，圖13是^g本發(fā)明的-^實(shí)施例^Mffl^Jl存由:j^^g接收的im具有四個(gè)脈沖的^^^g^^^號(hào)的時(shí)序圖。在下面，將##本發(fā)明的實(shí)施例.然而，可以理解本發(fā)明并^RX限于具體^的實(shí)施例。而是，以下ME^元件的^組合，不論S^及不同的^1&例，ipr以被考棘^p實(shí)a^發(fā)明.鈔卜，本發(fā)明的各種實(shí)施例H^fe于先有餘的多館點(diǎn)。然而，盡斜發(fā)明的鄉(xiāng)伊何以得蘿J^5tf其他可能解決方案和/或優(yōu)先于先有技術(shù)的優(yōu)點(diǎn)，不論是否M51給定的實(shí)施例得到特定的優(yōu)點(diǎn)均不限制本發(fā)明。從而，下面的方面、特征、實(shí)施例和優(yōu)點(diǎn)僅僅是說明性的并且不認(rèn)為是所附權(quán)利要求書中的元件或限制，在所附權(quán)利要求書中清楚地記載了權(quán)利要求。同樣地，參考"本發(fā)明"并不會(huì)被認(rèn)為是這里所公開的任何創(chuàng)造性的主題的概括并且不會(huì)被認(rèn)為是對(duì)所附權(quán)利要求的元件或限帝U，除非其中明確地在權(quán)利要求中記載。示例系統(tǒng)圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例描g例計(jì)算機(jī)系統(tǒng)200的結(jié)構(gòu)圖。如所述，計(jì)##1系統(tǒng)200可以包機(jī)成電路210和存儲(chǔ)裝置220。在一個(gè)實(shí)施例中，存儲(chǔ)錢220可以為同步的、動(dòng)態(tài)的、隨機(jī)存取存儲(chǔ)器(SDRAM)裝置，諸如雙倍數(shù)率(例如，DDR、DDR2、或甚至是更新的DDR)SDRAM裝置。存^^g220包括控制電路222，例如其用來訪問一個(gè)或多個(gè)存儲(chǔ)陣列224。響應(yīng)接收指定地址的訪問命令(例如，讀取命令)，存儲(chǔ)裝置220可以例如利用I/O電路226將存儲(chǔ)在存儲(chǔ)陣列224中地址處的數(shù)據(jù)傳輸?shù)郊呻娐?。其中利用DDRSDRAM，通過數(shù)據(jù)總線DQ在M時(shí)鐘信號(hào)DQS的上升沿和下降沿處傳送來自存儲(chǔ)裝置220的數(shù)據(jù)。DQS信號(hào)fflil存儲(chǔ)裝置220所產(chǎn)生。在一個(gè)實(shí)施例中，集成電路210可以為存儲(chǔ)控制器?？蛇x地，集成電路210可以為處理器、圖形處理器、網(wǎng)絡(luò)業(yè)務(wù)分類器引擎或其他類型的集成電路。集成電路210可包括控制電路212和I/0電路216以及其他電路。集成電路212中的控制電路212被用來發(fā)出命令給存儲(chǔ)裝置220并且訪問(例如，從中讀取或?qū)懭氲?存儲(chǔ)裝置220。其中集成電路210發(fā)送讀取命令給存儲(chǔ)裝置220，集成電路210可以從存儲(chǔ)裝置220中例如利用集成電路210的I/O電路216中的讀取電路218讀取數(shù)據(jù)。下面參考圖3更詳細(xì)地描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的讀取操作。示例的M(^作圖3是根據(jù)本發(fā)明實(shí)施例描述用于讀取數(shù)據(jù)的示例過程300的流程圖。在一個(gè)實(shí)施例中，讀取操作方面可以通過讀取電路216來執(zhí)行。如所描述的，過程300在步驟302處開始，在步驟302發(fā)出讀取命令。例如，集成電路的控制電路212可以確定需要來自存儲(chǔ)裝置220并且發(fā)出控制信號(hào)給I/O電路請(qǐng)求從剤線置220中讀取數(shù)據(jù)。響應(yīng)接收控制信號(hào)，1/0電路216可以發(fā)出具有源地址的讀取命令給存儲(chǔ)裝置220。在步驟304處，降低所接收的外部艦信號(hào)DQS，例如響應(yīng)接收讀取命令由存儲(chǔ)裝置220來降低。然后，步驟306處，當(dāng)存儲(chǔ)體220在麵總線DQ上為讀取命令方爐數(shù)據(jù)時(shí)，例如fflil存儲(chǔ)裝置可以提升外部i^I信號(hào)DQS。在步驟308處，響應(yīng)檢測(cè)外部選通信號(hào)DQS的上升沿，產(chǎn)生多個(gè)脈沖，并且在步驟310處，產(chǎn)生的脈沖可以被用來鎖存在第一組鎖存器中的DQ上呈現(xiàn)的數(shù)據(jù)。例如，產(chǎn)生的脈沖的總的數(shù)量足以鎖存DQ上呈現(xiàn)的讀取的每個(gè)字節(jié)。在一個(gè)實(shí)施例中，第一組鎖存器在外部時(shí)鐘域中保持鎖存的繊(例如，在由用來產(chǎn)生DQS的夕卜部時(shí)鐘信號(hào)或利用外部時(shí)鐘信號(hào)產(chǎn)生的其他信號(hào)控制的電路中)。從而，例如，M31讀取電路218可成功地將從存^^置220接收的數(shù)據(jù)鎖存在由外部艦信號(hào)或利用外部選通信號(hào)產(chǎn)生的信號(hào)所控制的鎖存器中。同樣，如下面更詳細(xì)的描述，所接收的數(shù)據(jù)的一部分可被串fi^也接收并被并行地呈現(xiàn)給系統(tǒng)時(shí)鐘域。通過并行地將數(shù)據(jù)的一部分呈現(xiàn)給系統(tǒng)時(shí)鐘域，內(nèi)部時(shí)鐘信號(hào)用來將呈現(xiàn)的數(shù)據(jù)從外部艦域同步到內(nèi)部時(shí)鐘域他稱為系統(tǒng)時(shí)鐘域)。在步驟312處，第一組鎖存器中的M可以被傳送到第二組鎖存器中。在一個(gè)實(shí)施例中，第一組鎖存器包括利用外部選通信號(hào)從外部時(shí)鐘域接收的數(shù)據(jù)并且第二組鎖存器包括具有內(nèi)部時(shí)鐘信號(hào)的內(nèi)部時(shí)鐘域中的數(shù)據(jù)。通過提供多組鎖存器，可以M利用內(nèi)部時(shí)鐘信號(hào)來將經(jīng)由外部itffi信號(hào)接收的繊與內(nèi)部時(shí)鐘信號(hào)進(jìn)行同步以選擇鎖存器組中鋪的一組。在步驟314處，識(shí)別接收,的區(qū)域。例如，識(shí)別的區(qū)域可以是時(shí)間區(qū)域，在其期間DQS信號(hào)的上升沿被檢測(cè)。于是，在步驟316處，對(duì)應(yīng)于識(shí)別區(qū)域的來自第一和第二組鎖存器中一組的數(shù)據(jù)可被選擇并且在步驟318處可利用內(nèi)部時(shí)鐘信號(hào)鎖存所選擇的數(shù)據(jù)。從而，通過第一和第二組鎖存器中存儲(chǔ)的所接收的數(shù)據(jù)，在內(nèi)部時(shí)鐘信號(hào)分開的時(shí)間區(qū)域(例如，第一時(shí)間區(qū)域和第二時(shí)間區(qū)域)期間接收的數(shù)據(jù)被呈現(xiàn)給內(nèi)部時(shí)鐘域。時(shí)間區(qū)域中的一個(gè)可以被識(shí)別作為在其期間斷言DQS信號(hào)的區(qū)域，表示識(shí)別區(qū)域包括從存儲(chǔ)體中接收的有效娜。然后，可利用內(nèi)部時(shí)鐘信號(hào)鎖存在識(shí)別區(qū)域中接收的數(shù)據(jù)，從而成功地將利用外部選通信號(hào)接收的與內(nèi)部時(shí)鐘數(shù)據(jù)同步。因此，在一個(gè)實(shí)施例中，可以禾,鎖存器娜獲并保持禾,外部艦信號(hào)在外部時(shí)鐘區(qū)域中從存儲(chǔ)裝置220接收的信號(hào)，直到將要利用內(nèi)部時(shí)鐘信號(hào)與內(nèi)部時(shí)鐘區(qū)域同步。示例的激鵬圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例描述示例讀取電路218的結(jié)構(gòu)圖。如所述，邏輯上(例如，不需要物理上)將讀取電路分成通過分界線440所分隔開的外部:i^l信號(hào)(DQS)域和內(nèi)部(系統(tǒng))時(shí)鐘域。讀取電路218包括脈沖生成器402和區(qū)，測(cè)器404。讀取電路218還包括多個(gè)鎖存器(每個(gè)鎖存器一次鎖存8位，例如字節(jié)鎖存)410、412、414、420、424、430、434和選擇電路422、432，其可用來鎖存DQS域中的f^^f專送鎖存的數(shù)據(jù)到系統(tǒng)時(shí)鐘域以利用內(nèi)部時(shí)鐘信號(hào)所讀取，如下面所述。鎖存器410、412、414可接收由脈沖生成電路402產(chǎn)生的脈沖，從而使讀取數(shù)據(jù)被鎖存并在外部選通信號(hào)(DQS)域和內(nèi)部系統(tǒng)時(shí)鐘信號(hào)(SysClk)域之間的分界線440處并^i也呈現(xiàn)。為了延iK接收的讀取i^(例如，為了按延遲方式呈現(xiàn)所接收的讀取數(shù)據(jù)給系統(tǒng)時(shí)鐘域中的電路)，由鎖存器412、414呈現(xiàn)的f^可以M延遲鎖存器(FFesl、FFosl)420、430進(jìn)行鎖存。然后，選擇電路422、432選擇第一鎖存器412、414的輸出(Dled、DLo)或者第二延iS鎖存器420、430的輸出(Dlddaye、DLdelayo)來4頓時(shí)鐘信號(hào)SysClk由鎖存器424、434迸行鎖存。由區(qū)域檢測(cè)電路404產(chǎn)生的延ifiit擇信號(hào)SelDday可以用擇由鎖存器424、434鎖存的讀取數(shù)據(jù)(未延遲的讀取■DLed、Dlo，或者延遲的讀取Dldelaye、DLdelayo)。脈沖生成電路402和區(qū)嫩測(cè)電路404的實(shí)施例將在下面進(jìn)行更詳細(xì)的描述。示例脈沖M鵬圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例描述的示例示例脈沖生成電路402的結(jié)構(gòu)圖。如所描述的，脈沖生成電路402可產(chǎn)生LTe、LTo和DQSstert信號(hào)。LTe信號(hào)被用來鎖存用DQS時(shí)鐘信號(hào)接收的偶數(shù)數(shù)據(jù)字節(jié)(例如，DQO、DQ2等)。相似地，LTo信號(hào)可以用來鎖存用DQS時(shí)鐘信號(hào)接收的奇數(shù)字節(jié)(例如，DQ1、DQ3等)。其中提供數(shù)據(jù)的存^^置為DDR-SDRAM，DQS時(shí)鐘信號(hào)的每個(gè)上升沿提供偶數(shù)數(shù)據(jù)字節(jié)以及DQS時(shí)鐘信號(hào)的每個(gè)下降沿提供奇數(shù)數(shù)據(jù)字節(jié)。DQSstart信號(hào)可表示何時(shí)最初接收DQS時(shí)鐘信號(hào)并且可用來利用區(qū):^t測(cè)器電路404確定DQS時(shí)鐘信號(hào)落在哪個(gè)時(shí)鐘區(qū)域內(nèi)。例如，當(dāng)檢測(cè)DQS時(shí)鐘信號(hào)的第一上升沿時(shí)，DQSstart信號(hào)可被斷言并保持?jǐn)嘌?，同時(shí)禾,DQS時(shí)鐘信號(hào)接收數(shù)據(jù)。在本發(fā)明的一個(gè)實(shí)施例中，利用延&電路502、AND門504、和NOR門506來產(chǎn)生脈沖信號(hào)LTe和LTo。例如，DQS時(shí)鐘信號(hào)可以通過延遲電路502來產(chǎn)生延遲的DQS時(shí)鐘信號(hào)，DQSd。根據(jù)所希望的讀取和電路的操作特性可以選擇任何合適的延遲。在一個(gè)實(shí)施例中，延遲電路502可延匠DQS時(shí)鐘信號(hào)四分之一的DQS時(shí)鐘信號(hào)周期tCK。然后，DQSd時(shí)鐘信號(hào)施加到AND門504的一1^俞入，同時(shí)DQS時(shí)鐘信號(hào)被輸入到AND門504的另一^f俞入。AND門504的輸出為L(zhǎng)Te信號(hào)。相f(i也，DQSd時(shí)鐘信號(hào)被施加到NOR門506的一，入，同時(shí)DQS時(shí)鐘{言號(hào)被輸^^合NOR門506的另一4i俞入。AND門504的輸出為L(zhǎng)To信號(hào)。脈沖生成電路402也被用來產(chǎn)生表示何時(shí)檢測(cè)到DQS時(shí)鐘信號(hào)的第一上升沿的信號(hào)(DQSstart)。例如，DQS信號(hào)被施加到鎖存器508(FF0)的時(shí)鐘輸入并且高邏輯電平(二進(jìn)制T)被施加到鎖存器508的輸入。在使用鎖存器508之前，復(fù)位信號(hào)!鵬加到鎖存器508，使得鎖存器輸出低邏輯電平d制f)。當(dāng)檢測(cè)到DQS時(shí)鐘信號(hào)的上升沿時(shí)，鎖存器508鎖存高邏輯電平，使得DQSstart信號(hào)從'0'轉(zhuǎn)變?yōu)椴⑶以跀?shù)據(jù)傳送期間保持該值。在隨后傳送數(shù)據(jù)之前(例如，在結(jié)束當(dāng)前讀取命令之后)，鎖存器508被再次復(fù)位。圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例描述由脈沖生成電路產(chǎn)生的示例脈沖的時(shí)序圖。如所描述的，當(dāng)DQS時(shí)鐘信號(hào)和DQSd信號(hào)都被斷言時(shí)(例如，在DQS時(shí)鐘信號(hào)的上升沿之后的四分之一周期，時(shí)間WVt6等)，通過AND門504產(chǎn)生LTe脈沖。相似地，當(dāng)DQS時(shí)鐘信號(hào)和DQSd信號(hào)都被斷氐時(shí)(例如，在DQS時(shí)鐘信號(hào)的上升沿之后四分;tH周期，時(shí)間Wt^等)，ffiilNOR門506產(chǎn)生LTo脈沖。同樣，當(dāng)在時(shí)間、處首先檢測(cè)到DQS信號(hào)的上升沿時(shí)，DQSstart信號(hào)可以被斷言并且可以保持?jǐn)嘌詳?shù)據(jù)傳送的持續(xù)時(shí)間。示例區(qū)撇測(cè)鵬圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例描述示例的區(qū):^t測(cè)電路404的結(jié)構(gòu)圖。如所描述的，一系列鎖存器702、704、706接收表示何時(shí)區(qū)嫩測(cè)電路404開始檢查其中接收針對(duì)讀取命令的數(shù)據(jù)的區(qū)域的信號(hào)(CHKstart)(例如，開始檢查如DQSstart信號(hào)所表示的DQS的第一上升沿)。在一個(gè)實(shí)施例中，iMS制電路212斷言CHKstart信號(hào)。例如，在已經(jīng)發(fā)送讀取命令給存儲(chǔ)裝置220之后的指定時(shí)間處斷言CHKstart信號(hào)(例如，在響應(yīng)由存儲(chǔ)裝置220接收的讀取命令降低DQS時(shí)鐘信號(hào)之后的給定時(shí)間處)。降低DQS信號(hào)之后，通過確定最小數(shù)目的系統(tǒng)時(shí)鐘周期選擇指定的時(shí)間，在其期間接收讀取數(shù)據(jù)。例如，表示存儲(chǔ)體220的訪問時(shí)間的CAS等待時(shí)間(CL)可被用來確定系統(tǒng)時(shí)鐘周期的最小數(shù)目，在其之后CHKstart信號(hào)可被斷言。例如，特定時(shí)間為CL的最后時(shí)鐘周期的開始。在斷言CHKstart信號(hào)之后，在反相系統(tǒng)時(shí)鐘SysC歸的上升沿上由第一鎖存器702鎖存CHKstart信號(hào)值。由第一鎖存器輸出的信號(hào)(CHKtAC05)表示在第一區(qū)域tAC05，在其期間區(qū)域檢測(cè)電路404可檢查來確定根據(jù)讀取命令的數(shù)據(jù)是否被接收。然后，系統(tǒng)時(shí)鐘信號(hào)SysClk的下一個(gè)上升沿{妙萬斷言的CHKtAC05信號(hào)由第二鎖存器704鎖存。從而，系統(tǒng)時(shí)鐘周期一半之后，CHKtAC10信號(hào)由第二鎖存器704斷言，表示第二區(qū)域tAC10，在其期間區(qū):^t測(cè)電路404可檢查來確定根據(jù)讀取命令的數(shù)據(jù)是否被接收。然后，另一t半時(shí)鐘周期之后，在SysCM的下一個(gè)上升沿處，斷言的CHKtAClO信號(hào)由第三鎖存器706鎖存。當(dāng)?shù)谌i存器706鎖存所斷言的CHKtAClO信號(hào)時(shí)，CHKtAC15信號(hào)可以被斷言，表示第三區(qū)域tAC15，在其期間區(qū)嫩測(cè)電路404可檢查來確定根據(jù)讀取命令的數(shù)據(jù)是否被接收。提供一系列鎖存器702、704、706的輸出被提供作為時(shí)鐘輸入到區(qū)嫩測(cè)器404中的第二組鎖存器712、714、716。輸入到第二組鎖存器712、714、716中的每一個(gè)的數(shù)據(jù)為DQSstart信號(hào)。從而，在系統(tǒng)時(shí)鐘信號(hào)(tAC05、tAC10、tAC15)的每個(gè)相應(yīng)區(qū)域期間，表示當(dāng)前系統(tǒng)時(shí)鐘區(qū)域的信號(hào)(CHKtAC05、CHKtAClO、CHKtAC15)使第二組鎖存器712、714、716鎖存DQSstart信號(hào)。如果在tAC05期間斷言DQSstart信號(hào)，那么鎖存器712的輸出b0將被斷言。如果在tAC10期間斷言DQSstart信號(hào)，那么鎖存器714的輸出bl將被斷言并且將降低鎖存器712的輸出b0。最后，如果在tAC15期間斷言DQSstart信號(hào)，那么鎖存器716的輸出b2將被斷言同時(shí)將降低鎖存器712、714的輸出b0、bl。從而，輸出bO、bl、b2的組合將表示在時(shí)間區(qū)域tAC05、tAC10、tAC15，在其期間接收DQS信號(hào)的第一上升沿。^H貞存器702、704、706、712、714、716也具有復(fù)位輸入，該復(fù)位輸入可以被用來在^^數(shù)據(jù)訪問之前之間復(fù)位每^H貞存器。第二組鎖存器712、714、716的輸出b0、bl、b2輸入到判定控制電路720?；谳斎隻O、bl、b2的組合，判定控制電路720產(chǎn)生同步控制信號(hào)，該同步控制信號(hào)表示何時(shí)鎖存讀取數(shù)據(jù)并且讀取數(shù)據(jù)將從哪個(gè)鎖存器中鎖存。例如，在兩組或兩組以上鎖存器中延遲接收的讀取數(shù)據(jù)，為將要被鎖存的讀取提供兩個(gè)或兩個(gè)以上時(shí)間，從而利用系統(tǒng)時(shí)鐘為后獲提供對(duì)數(shù)據(jù)的更好的定位。在一個(gè)實(shí)施例中，M51提供在其處鎖存讀取M的兩個(gè)或兩個(gè)以上時(shí)間，可以c^a外部選通信號(hào)DQS和內(nèi)部時(shí)鐘信號(hào)SysClk之間的同步，例如，i!31允許內(nèi)部時(shí)鐘信號(hào)SysClk用來鎖存從具有相應(yīng)較短數(shù)據(jù)讀取窗口的較決外部M信號(hào)所接收的讀取數(shù)據(jù)。圖8是根據(jù)本發(fā)明一個(gè)實(shí)施例描標(biāo)例的同步信號(hào)的時(shí)序圖。如所描述的，在時(shí)間t^處發(fā)出讀取命令。在之后的某一時(shí)間(tl)，陶氐外部M信號(hào)DQS，標(biāo)該讀取命令已經(jīng)被存儲(chǔ)裝置220接收。然后，在時(shí)間t2，斷言CHKstart信號(hào)，表示區(qū)嫩測(cè)電路404開始檢查讀取數(shù)據(jù)的接收(例如，通過檢查外部iiil信號(hào)DQS的下一個(gè)上升沿)。如上所述，在關(guān)于存儲(chǔ)驢220的CL(如在CL的最后時(shí)鐘周期的開始)的值的某一預(yù)定時(shí)間斷言CHKstart信號(hào)?？蛇x地，可以選擇其他預(yù)定時(shí)間。在時(shí)間tg，斷言的CHKstart信號(hào)由鎖存器702進(jìn)行鎖存，從而斷言CHKtAC05信號(hào)。然后，在時(shí)間t4，所斷言的CHKtAC05信號(hào)可以由鎖存器704進(jìn)行鎖存，從而斷言CHKtAClO信號(hào)。然后，在時(shí)間所斷言的CHKtAClO信號(hào)可以由鎖存器706進(jìn)行鎖存，從而斷言CHKtAC15信號(hào)。如上所述，可以在CHKstart信號(hào)斷言之后的某一時(shí)間tAC處接收外部選通信號(hào)DQS的第一上升沿。從而，在CHKstart信號(hào)斷言之后的時(shí)間tAC內(nèi)斷言DQSstart信號(hào)(例如，在時(shí)間tg處，如圖8所述)。下面將參考圖9-11來描述利用讀取電路218(包括區(qū):1S^測(cè)電路404和脈沖檢測(cè)電路402)來執(zhí)行讀取。在本發(fā)明的一個(gè)實(shí)施例中，同步信號(hào)包括延遲選擇信號(hào)SelDelay^和讀取使能信號(hào)RDena。MiSi擇信號(hào)SelDelay表示包括讀取j言號(hào)的延遲形式的一組鎖存器，從其中將輸入讀取數(shù)據(jù)。例如，如果向著系統(tǒng)時(shí)鐘周期的開始接收讀取M(例如，如果斷言b0，或者如果斷言b2而不斷言b0和bl，如區(qū)域tAC05或者tAC15)，選擇用于輸入讀取數(shù)據(jù)的另外的延遲量(例如，使得SelDday^，從而ililit擇電路422、432選擇鎖存器420、430的輸出并且將輸出施加到鎖存器424、434以及也如由圖9和11中虛線所描述的)，從而允許讀取數(shù)據(jù)在系統(tǒng)時(shí)鐘信號(hào)SysClk的隨后的上升沿上輸入。然而，如果向著系統(tǒng)時(shí)鐘周期的結(jié)束時(shí)接收讀取數(shù)據(jù)(例如，如果如區(qū)域tAC10中斷言bl而不斷言b0)，則較少的5SE量(例如，延遲量少于關(guān)于較大的延遲量)可被選擇(例如，使得SelDela"O，從而fflilit擇電路422、423選擇鎖存器412、414的輸出并且將輸出施加會(huì)舒貞存器424、434以及如由圖10中虛線所描述的，下面將迸行描述)。例如，基于所希望的延遲量，來自第一組鎖存器412、414或者第二組鎖存器420、430的數(shù)據(jù)將被輸入至嚇入鎖存器中。在一個(gè)實(shí)施例中，讀取使能信號(hào)RDena表示在其期間利用內(nèi)部時(shí)鐘信號(hào)SysClk來輸入讀取數(shù)據(jù)(例如，所鎖存的)的時(shí)鐘周期。例如，當(dāng)斷言CHKstart信號(hào)時(shí)，啟動(dòng)計(jì)數(shù)器并開始計(jì)數(shù)SysClk的內(nèi)部時(shí)鐘周期。RDena信號(hào)表示計(jì)數(shù)器的值，在此期間利用內(nèi)部時(shí)鐘信號(hào)鎖存讀取數(shù)據(jù)。例如，如果在檢測(cè)到外部艦信號(hào)DQS的第一上升沿之后(例如，如果斷言bO或bl),則讀取數(shù)據(jù)最初在一個(gè)時(shí)鐘周期內(nèi)接收，夷，么RDena信號(hào)表示在兩個(gè)系統(tǒng)時(shí)鐘周期之后鎖存的讀取數(shù)據(jù)(例如，允許外部時(shí)鐘信號(hào)用于鎖存讀取數(shù)據(jù)并用內(nèi)部系統(tǒng)時(shí)鐘呈現(xiàn)將要讀取的讀取數(shù)據(jù))。相似地，如果在檢測(cè)到外部選通信號(hào)DQS的第一上升沿之后(例如，如果斷言b2，而不斷言bl和bO)的兩個(gè)時(shí)鐘周期內(nèi)最初接收讀取數(shù)據(jù)，那么RDena信號(hào)表示在三個(gè)系統(tǒng)時(shí)鐘周期之后鎖存讀取。表l描述了由判定控制電路404使用的判定規(guī)則來產(chǎn)生如禾,輸入b0、bl、b2所描述的同步信號(hào)。表l:用于判定控制,的判定規(guī)則<table>tableseeoriginaldocumentpage18</column></row><table>示例ITO^圖9-11是根據(jù)本發(fā)明的一個(gè)實(shí)施例描述用于從存儲(chǔ)裝置接收的數(shù)據(jù)的示例傳送信號(hào)的時(shí)序圖。圖9是描述示例的傳輸?shù)臅r(shí)序圖，其中在tAC05期間接收數(shù)據(jù)。如戶;描述的，在時(shí)間V斷言CHKstart信號(hào)并且計(jì)數(shù)器在一開^i十?dāng)?shù)。然后，在時(shí)間V例如，斷言DQS時(shí)鐘信號(hào)并且在數(shù)據(jù)總線DQ上方爐數(shù)據(jù)的第一字節(jié)(DQ0)。從而，在tAC05區(qū)域期間，在時(shí)間^和t2之間開始接收DQS時(shí)鐘信號(hào)。如上所述，當(dāng)接收DQS信號(hào)時(shí)，脈沖生成電路402開始產(chǎn)生脈沖。第一脈沖可被產(chǎn)生，用于在時(shí)間^開始的偶數(shù)鎖存信號(hào)LTe并且可由讀取電路218的鎖存器410所使用(如圖4所述)來鎖存數(shù)據(jù)的第一字節(jié)(DLe=DQ0)。產(chǎn)生用于在時(shí)間t3開始奇數(shù)鎖存4言號(hào)LTo的第二脈沖。可由鎖存器414使用第二脈沖信號(hào)來鎖存數(shù)據(jù)的第二字節(jié)(DLo=DQl)并且該第二脈沖信號(hào)也由鎖存器412使用來鎖存DLe的值(DQO)，使得由鎖存器412輸出數(shù)據(jù)的第一字節(jié)(DLed^QO)。從而，時(shí)間、處，最初串行接收的接收數(shù)據(jù)的前兩個(gè)字節(jié)DQO和DQ1可在外部逸通(DQS)域和系統(tǒng)時(shí)鐘域(之間的分界線440由圖4中虛線所描述)處并行地呈現(xiàn)并且利用反相系統(tǒng)時(shí)鐘信號(hào)SysC歸的上升沿由延遲鎖存器420、430進(jìn)行鎖存，從而提供由系統(tǒng)時(shí)鐘信號(hào)隨后邊緣所捕獲的接收的更好的定位。關(guān)于圖7的，描述，區(qū)J^測(cè)電路404檢測(cè)在時(shí)間周期tAC05期間接收DQS的第一上升沿，作為響應(yīng)，在兩個(gè)時(shí)鐘周期之后斷言讀取使能信號(hào)RDena以及斷言延,擇信號(hào)(SdDda"l)。當(dāng)斷言延，擇信號(hào)時(shí)，選擇電路422、432呈現(xiàn)延遲的讀取數(shù)據(jù)(DLdelays和DLddayo).給輸入鎖存器424、434。然后，在時(shí)間^處的系統(tǒng)時(shí)鐘信號(hào)SysClk的下一個(gè)上升沿上由輸入鎖存器424、434鎖存延遲的讀取數(shù)據(jù)并且該延遲的讀取數(shù)據(jù)作為偶數(shù)和奇數(shù)有效M信號(hào)Dvalide、Dvalido來輸出。斷言的讀取使能信號(hào)RDena表示在集成電路裝置210中可由其他電路使用輸入鎖存器424、434中的鎖存DvaJide、Dvalido。例如，在寄存器(例如，移位寄存器)中積累數(shù)據(jù)，直到完成讀取，并且然后被存儲(chǔ)或者例如由通過控制電路212使用來執(zhí)行操作。隨后接收的數(shù)據(jù)可以相似的方式利用由脈沖生成電路402產(chǎn)生的脈沖鎖存、傳輸?shù)窖舆t鎖存器420、430并由輸入鎖存器424、434鎖存。從而，例如，在時(shí)間、處，第三和第四數(shù)據(jù)字節(jié)DQ2、DQ3可由延遲鎖存器420、430進(jìn)行鎖存并且在時(shí)間、處由輸入鎖存器424、434根據(jù)延遲鎖存器420、430的輸出鎖存數(shù)據(jù)字節(jié)DQ2、DQ3。從而，如上所述，經(jīng)由外部M信號(hào)DQS接收的數(shù)據(jù)由第一組鎖存器410、412、414進(jìn)行鎖存并且并行呈現(xiàn)于內(nèi)部時(shí)鐘域和外部時(shí)鐘域的分界線440處。在分界線440中呈現(xiàn)的數(shù)據(jù)由第二組鎖存器420、430進(jìn)行鎖存。取決于其中接收數(shù)據(jù)的時(shí)間域，來自第一或第二組鎖存器的數(shù)據(jù)可以由輸入鎖存器424、434進(jìn)行鎖存。例如，關(guān)于圖9所述，如果在用于接收的數(shù)據(jù)的最小開始時(shí)間的一半時(shí)鐘周期內(nèi)接收數(shù)據(jù)(例如，在當(dāng)斷言CHKstart信號(hào)時(shí)的一半時(shí)鐘周期內(nèi))，于是，來自第二組鎖存器420、430的被鎖存并且在最小開始時(shí)間之后在第二時(shí)間周期中讀取。圖10是描述其中在tAC10期間接收數(shù)據(jù)的示例的數(shù)據(jù)傳送的時(shí)序圖。如所述，在時(shí)間、處，斷言CHKstart信號(hào)并且并且計(jì)數(shù)驗(yàn)一處開始計(jì)數(shù)。然后，在時(shí)間、，例如，斷言DQS時(shí)鐘信號(hào)并且在數(shù)據(jù)總線DQ上方爐數(shù)據(jù)的第一字節(jié)(DQO)。從而，在tAC10區(qū)域期間，開始接收DQS時(shí)鐘信號(hào)。當(dāng)接收DQS信號(hào)時(shí)，脈沖生成電路402開始產(chǎn)生脈沖。在時(shí)間^開始產(chǎn)生第一脈沖LTe并且由讀取電路218的鎖存器410使用該第一脈沖LTe(如圖4中所述)來鎖存的第一字節(jié)(DLe=DQO)。在時(shí)間t3開始產(chǎn)生第二脈沖LTo。所產(chǎn)生的脈沖被用來鎖存如上所述的所接收的數(shù)據(jù)DQ0-DQ1。從而，在時(shí)間t4處，接收數(shù)據(jù)的前兩個(gè)字節(jié)DQO和DQ1可并4ft也呈現(xiàn)于外部時(shí)鐘域和系統(tǒng)時(shí)鐘域之間的分界線440處(如圖4中虛線所描述的)。關(guān)于圖7的上述的描述，區(qū)，測(cè)電路404可^^測(cè)在時(shí)間周期tAC10期間接收的DQS的第一上升沿，作為響應(yīng)，在兩個(gè)時(shí)鐘周期之后斷言讀取使能信號(hào)RDena并且降低延繊擇信號(hào)(SelDelay=0)。當(dāng)斷言延,擇信號(hào)時(shí)，選擇電路422、432呈現(xiàn)未延遲的讀取數(shù)據(jù)(DLed和DLo)給輸入鎖存器424、434。如上所述，由于在SysClk周期的第二半周期期間接收讀取數(shù)據(jù)，選擇未延遲的數(shù)據(jù)，從而允許在系統(tǒng)時(shí)鐘信號(hào)SysClk的下一個(gè)上升沿處輸入未延遲的數(shù)據(jù)。從而，在時(shí)間t4處由輸入鎖存器424、434鎖存未延遲的讀取數(shù)據(jù)并且作為奇數(shù)和偶數(shù)的有效信號(hào)Dvalide、Dvalido進(jìn)行輸出。斷言的讀取使能信號(hào)RDena表示在如上面描述的集成電路裝置210中由其他電路{^^輸入鎖存器424、434中的鎖存f^Dvalide、DvaJido。隨后的數(shù)據(jù)也如上面所述的被輸入。從而，如關(guān)于圖10所述的，如果在用于接收數(shù)據(jù)的最小開始時(shí)間的半個(gè)時(shí)鐘周期和整個(gè)時(shí)鐘周期之間接收數(shù)據(jù)(例如，在當(dāng)斷言CHKstart信號(hào)時(shí)的一半到一個(gè)周期內(nèi))，那么，根據(jù)第一組鎖存器412、414將數(shù)據(jù)鎖存并且在最小開始時(shí)間之后的第二時(shí)鐘周期中讀取該。圖11是描述其中在tAC15期間接收數(shù)據(jù)的示例的數(shù)據(jù)傳送的時(shí)序圖。如所述的，在時(shí)間to處，斷言CHKstart信號(hào)并且計(jì)數(shù)器在一處開^i十?dāng)?shù)。然后，在時(shí)間V例如，斷言DQS時(shí)鐘信號(hào)并且在i^總線DQ上方爐魏的第一字節(jié)(DQ0)。從而，在tAC15區(qū)域期間，開始接收DQS時(shí)鐘信號(hào)。如上所述，當(dāng)接收DQS信號(hào)時(shí)，脈沖生成電路402開始產(chǎn)生脈沖。第一脈沖可被產(chǎn)生用于在時(shí)間t2開始的偶數(shù)鎖存信號(hào)LTe并且fflil讀取電路218的鎖存器410所使用(如圖4所述)來鎖存數(shù)據(jù)的第一字節(jié)(DLe-DQO)。第二脈沖可產(chǎn)生用于在時(shí)間b開始的奇數(shù)鎖存信號(hào)LTo。由鎖存器414使用第二脈沖信號(hào)來鎖存數(shù)據(jù)的第二字節(jié)(DLo=DQl)并且該第二脈沖信號(hào)也由鎖存器412使用來鎖存DLe的值(DQO)，使得由鎖存器412輸出數(shù)據(jù)的第一字節(jié)(DLed=DQ0)。從而，時(shí)間^處，接收數(shù)據(jù)的前兩個(gè)字節(jié)DQO和DQ1在外部時(shí)鐘域和系統(tǒng)時(shí)鐘域之間的分界線440(由圖4中虛線所描述)處并^ite現(xiàn)并且利用反相系統(tǒng)時(shí)鐘信號(hào)SysC歸的上升沿由延遲鎖存器420、430進(jìn)行鎖存。關(guān)于圖7的上述的描述，區(qū)i^測(cè)電路404檢測(cè)在時(shí)間周期tAC15期間接收DQS的第一上升沿，作為響應(yīng)，在三個(gè)時(shí)鐘周期之后斷言讀取使能信號(hào)RDena并且斷言延ifi^擇信號(hào)(SelDelay^1)。在三個(gè)時(shí)鐘周期之后斷言讀取使能信號(hào)RDena來允許用于在時(shí)鐘周期之間的分界線處并行呈現(xiàn)的讀取數(shù)據(jù)的時(shí)間，并且延,擇信號(hào)SelDelay可被斷言來允許讀取的延遲形式來利用內(nèi)部時(shí)鐘信號(hào)SysClk的隨后的上升時(shí)鐘^iS行鎖存。從而，當(dāng)斷言EiHi^擇信號(hào)時(shí)，選擇電路422、432呈現(xiàn)蹈助勺讀取數(shù)據(jù)(DLdelays和DLdelayo)給輸入鎖存器424、434。然后，在時(shí)間{5處的系統(tǒng)時(shí)鐘信號(hào)SysClk的下一個(gè)上升沿上由輸入鎖存器424、434鎖存延遲的讀取數(shù)據(jù)并且該延遲的讀取數(shù)據(jù)作為偶數(shù)和奇數(shù)有效M信號(hào)Dvalide、Dvalido來輸出。斷言的讀取使能信號(hào)RDena表示在如上所述的集成電路裝置210中由其他電路使用輸入鎖存器424、434中的鎖存數(shù)據(jù)Dvalide、Dvalido。以如上所述的相似方式也可以鎖存隨后接收的數(shù)據(jù)。從而，如關(guān)于圖11的描述，如果在用于接收的數(shù)據(jù)最小開始時(shí)間之后大于一個(gè)時(shí)鐘周期(例如，斷言CHKstart信號(hào)之后大于一個(gè)時(shí)鐘周期)接收數(shù)據(jù)，那么從第二組鎖存器420、430中鎖存數(shù)據(jù)并且在最小開始時(shí)間之后的第三時(shí)鐘周期中讀取。其他織例在本發(fā)明的一個(gè)實(shí)施例中，讀取電路218具有多個(gè)同步模式。例如，一個(gè)同步模式如上面所述的進(jìn)行實(shí)現(xiàn)，在內(nèi)部時(shí)鐘域和外部時(shí)鐘域之間的分界線440^bM現(xiàn)兩個(gè)字節(jié)數(shù)據(jù)。也提供了第二同步模式，從而允許并行呈現(xiàn)的多個(gè)數(shù)據(jù)被鎖存(例如，與第一模式中的相比較)，并且隨后輸入到系統(tǒng)時(shí)鐘域。同樣，該實(shí)施例提供大于兩個(gè)模式并且如果需要，模式中任意一個(gè)(例如，僅第二模式)也可以與蟲提供。圖12是根據(jù)本發(fā)明一個(gè)實(shí)施例描述提供多個(gè)同步模式的示例的讀取電路1200的結(jié)構(gòu)圖。在本發(fā)明的實(shí)施例中，例如，通過發(fā)出命令給控制電路212(例如，通過執(zhí)行軟件命令，或者經(jīng)由集成電路裝置210的外部妾口通過接收并解^^令)選擇同步模式。例如，發(fā)出命令給控制電路212，其設(shè)置或者清除控制寄存器中的比特。如果設(shè)置比特，那么禾,第二同步模式。如果清除比特，那么禾傭第一同步模式。在本發(fā)明一個(gè)實(shí)施例中，修改模式選擇信號(hào)(Mode_2p4p)來選擇一種同步模式。例如，如果降低信號(hào)Mode一2p4p，可利用第一同步模式(關(guān)于圖4所描述的)。如果斷言信號(hào)Mode一2p4p，可利用第二同步模式，下面將進(jìn)行描述。其中利用第一同步模式，如關(guān)于圖4所述操作讀取電路1200，使得讀取電路1200中的特定電路1240在第一同步模式中不被使用(例如，用來操作電路1240的控制信號(hào)在第一同步模式中不被發(fā)出，但是可在第二同步模式中發(fā)出控制信號(hào)給電路)。同樣，在一個(gè)實(shí)施例中，讀取電路1200被設(shè)計(jì)來僅在單個(gè)模式中進(jìn)行操作(例如，第二同步模式)，使得總是4頓用于第二同步模式的電路1240。如所述，讀取電路1200包括脈沖生成電路1202和域檢測(cè)電路1204。同樣，讀取電路1200包括第一組鎖存器1210、1212、1214和1220、1222、1224、1226，其接i(tt自DQ數(shù)據(jù)總線的數(shù)據(jù)并且用由脈沖生成電路1202產(chǎn)生的脈沖鎖存所接收的。在第二模式中，其中四^l及存器1210、1212、1214、1226開始接收來自DQ的讀取數(shù)據(jù)，脈沖生成電路可產(chǎn)生四個(gè)鎖存信號(hào)(LT0、LT1、LT2、LT3)以鎖存所接收的數(shù)據(jù)。如所描述的，第一組鎖存器1210、1212、1214和1220、1222、1224、1226可接收并且呈現(xiàn)在外部時(shí)鐘域和內(nèi)部時(shí)鐘(SysClk)域之間的分界線440嫩圣過串行麵輸入DQ接收的,的四個(gè)字節(jié)。iM:接收娜的四個(gè)字節(jié)(或者更多，取決于f吏用的鎖存器的數(shù)量)并在第一組鎖存器1210、1212、1214和1220、1222、1224、1226中保存所接收的數(shù)據(jù)，例如，可保持所接收的數(shù)據(jù)，直到利用內(nèi)部系統(tǒng)時(shí)鐘SysClk鎖存數(shù)據(jù)并且從而該數(shù)據(jù)被傳送給系統(tǒng)時(shí)鐘域。在一個(gè)實(shí)施例中，其中第一組鎖存器1210、1212、1214和1220、1222、1224、1226包括保存全部系統(tǒng)時(shí)鐘周期所接收的鎖存器，系統(tǒng)時(shí)鐘被用來直接鎖存來自這些鎖存器的讀取數(shù)據(jù)(例如，而不需要由區(qū)域檢測(cè)電路1204的延遲或者未延遲娜的選擇)。從而，在第二同步模式中，區(qū)嫩測(cè)電路1204降低用于所接收數(shù)據(jù)的SelDelay的信號(hào)，因?yàn)樵诘谝唤M鎖存器1210、1212、1214和1220、1222、1224、1226中保持接收的數(shù)據(jù)，直到檢測(cè)到系統(tǒng)時(shí)鐘信號(hào)SysClk的另一個(gè)上升沿，而無需進(jìn)一步延遲所接收的數(shù)據(jù)(例如，利用關(guān)于圖4所述的第二組鎖存器)。其中使用第一同步模式，如關(guān)于圖7所描M5i區(qū)嫩測(cè)電路1204可選擇選擇信號(hào)SelDelay。在鎖存器1220、1222、1224、1226中接收到讀取繊之后，禾,系統(tǒng)時(shí)鐘{言號(hào)SysClk的隨后上升沿通過輸入鎖存器1230、1232、1234、1236鎖存讀取類娥。當(dāng)區(qū)微測(cè)電路1204斷言讀取使能信號(hào)RDena時(shí)。從輸入鎖存器可將接收的數(shù)據(jù)傳送到如寄存器中，允許保持讀取數(shù)據(jù)來隨后被輸入輸入鎖存器1230、1232、1234、1236中并且從其中讀取，直到完成讀取操作。在第二同步模式中，區(qū)域檢測(cè)電路確定何時(shí)以關(guān)于圖7和表1所述的第一同步模式相似的方式斷言讀取使能信號(hào)RDena。例如，如果在tAC05或者tAC10區(qū)域期間檢測(cè)DQS信號(hào)的第一上升沿，那么在計(jì)數(shù)達(dá)到3之后(例如，在斷言CHKstart信號(hào)之后三個(gè)SysClk周期)可斷言讀取使能信號(hào)RDena。如果在tAC15區(qū)娜間檢測(cè)到dqs信號(hào)的第一上升沿，那么在計(jì)^j&iij4(例如，在斷言CHKstart信號(hào):tJS四個(gè)Sysak周期)可斷言RDena,圖13是根據(jù)本發(fā)明一個(gè)實(shí)施例描^M的^lg^m信號(hào)的時(shí)序圖，具有四個(gè)脈沖用于以第二同步模式(Mbde—2p4p=，l，)鎖存從#^1!接收的數(shù)據(jù)。如m的，在時(shí)間1o處，言CHKstart信號(hào)并且計(jì)數(shù)器在l^f始計(jì)數(shù)。然后，例如，在時(shí)間t,處可斷言DQS時(shí)IWt號(hào)并且Wg繊DQ上^SW的第—字節(jié)(DQ0).從而，在tAC15區(qū)鄉(xiāng)間開始接收DQS時(shí),帽號(hào)。鎖#^1220、1222、1224。從而，,卜部i^M信號(hào)DQS串ffife^收的ilM^的四個(gè)接收字節(jié)^m餅部時(shí)W^繊時(shí)鐘(SysCIk),司的分微440^bSm。然后，利用時(shí)間、、tp和tw處^生的脈沖將l^接收的^gii入鎖，1210、1212、1214、1226內(nèi)?！?079]由于tAC15區(qū)鄉(xiāng)間接收DQS信號(hào),始J^沿，在計(jì)微4^，時(shí)間、處，以第二同步^^作的區(qū)糊!l鵬1204可以斷言讀敢使能信號(hào)RDena。如JJf^，區(qū)^1鵬1204也碟二同步麟中將的延遲^#信號(hào)^￡低暢(SeIDela"'O，).從而，在時(shí)間1^處，SysOk的上升沿鵬來將來自鎖存器1220、1222、1224、1226的接收的igWg的前四個(gè)字入到11入鎖^1230、1232、1234、1236中并且可斷言^H使能信號(hào)RDena，允W入鎖織1230、1232、1234、1236中的麟被讀鵬且如預(yù)述的由其他tl^所使用'〖0080]從而，如上所述，在第二同步模式中，禾,由脈沖生成電路產(chǎn)生的脈沖，在第一組鎖存器1210、1212、1214和1220、1222、1224、1226中鎖存串行接收的數(shù)據(jù)的四個(gè)字節(jié)。在數(shù)據(jù)并行地呈現(xiàn)于外部時(shí)鐘域和內(nèi)部時(shí)鐘域之間的分界線440^t后，利用內(nèi)部時(shí)鐘信號(hào)SysClk的下一個(gè)上升沿將輸入到輸入鎖存器1230、1232、1234、1236中。區(qū)域檢測(cè)電路可確定在其期間接收DQS時(shí)鐘信號(hào)的第一上升沿的區(qū)域，并且作為響應(yīng)，斷言表示何時(shí)從輸入鎖存器1230、1232、1234、1236中讀取數(shù)據(jù)的讀取使能^言號(hào)RDena。盡管關(guān)于在tAC15周期期間開始接收的數(shù)據(jù)進(jìn)行了描述，相似地禾,讀取電路1200，其中在另一個(gè)周期期間接收數(shù)據(jù)(例如，如所希望的tAC10、tAC05、或者另一個(gè)周期)。盡管關(guān)于兩個(gè)同步模式進(jìn)行了上述描述，但可利用另外模式，例如，使得另夕卜數(shù)據(jù)可以被接收并且在外部時(shí)鐘域禾吶部時(shí)鐘域之間的分界線440處并衍也呈現(xiàn)，允許接收的數(shù)據(jù)來利用內(nèi)部時(shí)鐘信號(hào)被隨后鎖定。同樣，在某些情況中，讀取電路僅利用單個(gè)模式，其中另外的數(shù)據(jù)被串《fi:也接收并并行(例如，四個(gè)、8個(gè)字節(jié)，16個(gè)字節(jié)等等)呈現(xiàn)。盡管關(guān)于集成電路描述了讀取串行來自存儲(chǔ)裝置的數(shù)據(jù)，對(duì)于在任何鄉(xiāng)裝置之間傳輸?shù)娜魏晤惗鹂珊虛肀景l(fā)明實(shí)施例。此外，本發(fā)明的實(shí)施例也在單^內(nèi){頓，例如，其使用多個(gè)內(nèi)部時(shí)鐘信號(hào)和相應(yīng)的時(shí)鐘域。其中在單個(gè)裝置內(nèi)禾擁本發(fā)明實(shí)施例，外部i^il信號(hào)為接收數(shù)據(jù)的時(shí)鐘域外部的時(shí)鐘信號(hào)，并且內(nèi)部時(shí)鐘信號(hào)為接收數(shù)據(jù)的時(shí)鐘域內(nèi)的時(shí)鐘信號(hào)。當(dāng)前述內(nèi)容針對(duì)本發(fā)明實(shí)施例時(shí)，可以設(shè)計(jì)本發(fā)明的其他和另外實(shí)施例而不偏離其基本范圍，并且由所附的權(quán)利要求確定其中的范圍。權(quán)利要求1.一種用于讀取數(shù)據(jù)方法，包括根據(jù)第一時(shí)鐘信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖，由其接收將要被讀取的數(shù)據(jù)；利用每個(gè)產(chǎn)生的脈沖來鎖存在相應(yīng)時(shí)間處接收的數(shù)據(jù)；檢測(cè)在其期間接收數(shù)據(jù)的第一時(shí)間區(qū)域；利用檢測(cè)的第一時(shí)間區(qū)域來確定第二時(shí)間區(qū)域，在該第二時(shí)間區(qū)域期間可利用第二時(shí)鐘信號(hào)讀取數(shù)據(jù)；以及在第二時(shí)間區(qū)域期間利用第二時(shí)鐘信號(hào)讀取數(shù)據(jù)。2.如權(quán)利要求l所述的方法，進(jìn)一步包括.-禾產(chǎn)生的脈沖將讀入第一組鎖存器內(nèi)；將來自第一組鎖存器的傳送到第二組鎖存器；禾,檢測(cè)的第一時(shí)間區(qū)^擇來自第一組鎖存器和第二組鎖存器中的一組的數(shù)據(jù)；利用第二時(shí)鐘信號(hào)，將魏輸入到來自第一組鎖存器禾瞎二組鎖存器中所選擇的一組的輸入鎖存器；以及在第二時(shí)間區(qū)域期間讀取來自輸入鎖存器的數(shù)據(jù)。3.如禾又利要求2所述的方法，其中所述讀入第一組鎖存器內(nèi)的在第一組鎖存器中每一個(gè)的輸入處被串行地接收并被并行地呈現(xiàn)在第一組鎖存器輸出處。4.如權(quán)利要求l所述的方法，進(jìn)一步包括接收模式i^擇^言號(hào)；如果所述模式選擇信號(hào)對(duì)應(yīng)于第一模式，貝J產(chǎn)生兩個(gè)脈沖，使得兩組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并fi^也呈現(xiàn)；以及如果所述模式選擇信號(hào)對(duì)應(yīng)于第二模式，貝IJ產(chǎn)生四個(gè)脈沖，使得四組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并^i也呈現(xiàn)。5.如權(quán)利要求1所述的方法，其中檢測(cè)在其期間接收數(shù)據(jù)的第一時(shí)間區(qū)域的步驟包括發(fā)出用于數(shù)據(jù)的讀取^^令；在發(fā)出讀取命令之后的預(yù)定時(shí)間處，斷言表示用來檢查的初始時(shí)間的檢查信號(hào)；產(chǎn)生在用來檢查數(shù)據(jù)的初始時(shí)間處開始的多個(gè)信號(hào)；以及確定是否在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中接收數(shù)據(jù)，其中多個(gè)信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域?qū)?yīng)于第一時(shí)間區(qū)域。6.—種集成電路，包括控制電路，其配置用于發(fā)出讀取^^令；讀取電路，其配置用于根據(jù)外部itil信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖；鎖存在每個(gè)產(chǎn)生的脈沖對(duì)應(yīng)的時(shí)間處接收的數(shù)據(jù)；檢測(cè)在其期間接收娜的第一時(shí)間區(qū)域；禾,檢測(cè)的第一時(shí)間區(qū)^^確定第二時(shí)間區(qū)域，在第二時(shí)間區(qū)域期間可利用內(nèi)部時(shí)鐘信號(hào)讀取數(shù)據(jù)；以及在第二時(shí)間區(qū)域期間利用內(nèi)部時(shí)鐘信號(hào)讀取數(shù)據(jù)。7.如權(quán)利要求6所述的集成電路，其中所述讀取電路進(jìn)一步被配置用于禾,*產(chǎn)生的脈沖將讀入第一組鎖存器內(nèi)；將來自第一組鎖存器的傳送到第二組鎖存器；利用檢測(cè)的第一時(shí)間區(qū)ttit擇來自第一組鎖存器和第二組鎖存器中的一組的數(shù)據(jù)；利用第二時(shí)鐘信號(hào)，將輸入至睞自第一組鎖存器和第二組鎖存器中所選擇的一組的輸入鎖存器；以及在第二時(shí)間區(qū)域期間讀取來自輸入鎖存器的數(shù)據(jù)。8.如豐又利要求7所述的集成電路，其中所述讀入第一組鎖存器內(nèi)的數(shù)據(jù)在第一組鎖存器中每一個(gè)的輸入處被串《fi也接收并被并衍也呈現(xiàn)在第一組鎖存器輸出處。9.如權(quán)利要求6所述的集成電路，其中讀取電路進(jìn)一步被配置用于接收模式選擇信號(hào)；如果所述模式選擇信號(hào)對(duì)應(yīng)于第一模式，貝IJ產(chǎn)生兩個(gè)脈沖，使得兩組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并衍也呈現(xiàn)；以及如果所述模式選擇信號(hào)對(duì)應(yīng)于第二模式，則產(chǎn)生四個(gè)脈沖，使得四組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并4Ti也呈現(xiàn)。10.如權(quán)利要求6所述的集成電路，其中所述讀取電路進(jìn)一步被配置用于:檢測(cè)表示用于檢查數(shù)據(jù)的初時(shí)時(shí)間的斷言的檢查信號(hào)，其中在發(fā)出讀取命令之后在預(yù)定時(shí)間處由控制電路斷言所斷言的檢查信號(hào)；在用于檢測(cè)數(shù)據(jù)的初時(shí)時(shí)間處產(chǎn)生開始多個(gè)信號(hào)；以及確定是否在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中接收數(shù)據(jù)，其中多個(gè)信號(hào)中的兩個(gè)之間的時(shí)間區(qū)自應(yīng)于第一時(shí)間區(qū)域。11.一種系統(tǒng)，包括存{置，包括配置用于產(chǎn)生數(shù)據(jù)時(shí)鐘信號(hào)并且響應(yīng)接收讀取命令而利用所述數(shù)據(jù)時(shí)鐘信號(hào)串行傳輸繊的電路；集成電路，包括時(shí)鐘電路，配置用于產(chǎn)生內(nèi)部時(shí)鐘信號(hào)；控制電路，配置用于將讀取命令發(fā)出給存儲(chǔ)裝置；讀取電路，配置用于根據(jù)所述類鄉(xiāng)時(shí)鐘信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖；鎖存在每個(gè)產(chǎn)生的脈沖對(duì)應(yīng)的時(shí)間處接收的串行傳輸;;檢測(cè)在其期間接收第一組串行傳輸數(shù)據(jù)的第一時(shí)間區(qū)域；利用檢測(cè)的第一時(shí)間區(qū)域確定第二時(shí)間區(qū)域，在第二時(shí)間區(qū)域期間可利用內(nèi)部時(shí)鐘信號(hào)讀取串行傳輸?shù)臄?shù)據(jù)；以及在第二時(shí)間區(qū)域期間利用內(nèi)部時(shí)鐘信號(hào)讀取串行傳輸繊。12.如權(quán)利要求ll所述的系統(tǒng)，其中所述讀取電路進(jìn)一步被配置用于禾,^產(chǎn)生的脈沖將串行傳輸?shù)臄?shù)據(jù)讀入第一組鎖存器內(nèi)；將來自第一組鎖存器的串行傳輸?shù)臄?shù)據(jù)傳送到第二組鎖存器；利用檢測(cè)的第一時(shí)間區(qū)^擇來自第一組鎖存器和第二組鎖存器中的一組的串行傳輸數(shù)據(jù)；禾'傭第二時(shí)鐘信號(hào)，將串行傳輸娜輸入至睞自第一組鎖存器和第二組鎖存器中選擇的一組的輸入鎖存器；以及在第二時(shí)間區(qū)域期間讀tt自輸入鎖存器的串行傳輸數(shù)據(jù)。13.如權(quán)利要求12所述的系統(tǒng)，其中所述讀取電路被配置用于在第一組鎖存器的每一個(gè)的輸入處將串行傳輸數(shù)據(jù)讀入第一組鎖存器內(nèi)并且在第一組鎖存器的輸出處并衍也呈現(xiàn)串行傳輸數(shù)據(jù)。14.如權(quán)利要求ll所述的系統(tǒng)，其中所述讀取電路進(jìn)一步被配置用于接收來自控制電路的模式選擇信號(hào)；如果所述模式選擇信號(hào)對(duì)應(yīng)于第一模式，貝lj產(chǎn)生兩個(gè)脈沖，使得兩組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并衍也呈現(xiàn)；以及如果所述模式選擇信號(hào)對(duì)應(yīng)于第二模式，貝IJ產(chǎn)生四個(gè)脈沖，使得四組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并4fi也呈現(xiàn)。15.如權(quán)利要求ll所述的系統(tǒng)，其中所述讀取電路進(jìn)一步被配置用于檢測(cè)表示用于檢查串行傳輸數(shù)據(jù)的初時(shí)時(shí)間的斷言的檢查信號(hào)，其中在發(fā)出讀取命令之后在預(yù)定時(shí)間處由控制電路斷言所斷言的檢查信號(hào)；產(chǎn)生在用于檢查串行傳輸數(shù)據(jù)的初時(shí)時(shí)間處開始的多個(gè)信號(hào)；以及確定是否在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中接收串行傳輸?shù)臄?shù)據(jù)，其中多個(gè)信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域?qū)?yīng)于第一時(shí)間區(qū)域。16.如權(quán)利要求11所述的系統(tǒng)，其中所述集成電路是存儲(chǔ)控制器，并且其中所述存^1^置為雙{率(DDR)同步動(dòng)態(tài)、隨機(jī)存取存儲(chǔ)器(SDRAM)裝置，其中所述DDRSDRAM體被配置用于在數(shù)據(jù)時(shí)鐘信號(hào)的上升沿上傳輸?shù)谝唤M并在時(shí)鐘信號(hào)的下降沿上傳輸?shù)诙M。17.—種集成電路裝置，包括控制電路，配置用于將讀取命令發(fā)出給其他裝置；讀取電路，包括脈沖生成電路，配置來產(chǎn)生脈沖；第一多個(gè)鎖存器，配置來利用由脈沖生成電路產(chǎn)生的脈沖鎖存用于讀取命令的讀取;第二多個(gè)鎖存器，配置來鎖存讀取數(shù)據(jù)，其中由第一多個(gè)鎖存器輸出鎖存的讀取數(shù)棍區(qū)il^t測(cè)電路，配置用于檢測(cè)在其期間接收讀取繊的時(shí)間區(qū)域；以及響應(yīng)檢測(cè)的時(shí)間區(qū)域，選擇第一多個(gè)鎖存器和第二多個(gè)鎖存器中的一個(gè)；以及第三多個(gè)鎖存器，配置用于從第一多個(gè)鎖存器和第二多^#、存器中選擇的一，入讀取。18.如權(quán)利要求17所述的集成電路裝置，其中所述第一多個(gè)鎖存器串行接收讀取數(shù)據(jù)并且并行地將讀取呈現(xiàn)給第二多個(gè)鎖存器。19.如權(quán)利要求17所述的集成電路裝置，其中所述讀取電路進(jìn)一步包括選擇電路，配置用于從區(qū)fe微測(cè)電路接收選擇信號(hào)，其中所繊擇信號(hào)表示第一多^fl存器和第二多^l貞存器中所選擇一個(gè)；接收由第一多個(gè)鎖存器和第二多個(gè)鎖存器并行輸出的讀取數(shù)據(jù)；以及響應(yīng)接收的選擇信號(hào)，將來自第一多W貞存器禾嘴二多^I貞存器中所選擇一個(gè)的讀取呈現(xiàn)給第三多^^存器的輸入。20.如權(quán)利要求17所述的集成電路裝置，其中所述區(qū)ilS^測(cè)電路被配置用于檢測(cè)表示用于檢查串行傳輸數(shù)據(jù)的初始時(shí)間的斷言的檢查信號(hào)，其中在發(fā)出讀取命令之后在預(yù)定時(shí)間處由控制電路斷言所斷言的檢查信號(hào)；產(chǎn)生在用于檢測(cè)串行傳輸?shù)某跏紩r(shí)間處開始的多個(gè)信號(hào)；以及確定在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中是否接收串行傳輸?shù)臄?shù)據(jù)，其中多個(gè)信號(hào)中的兩個(gè)之間的時(shí)間區(qū)綱應(yīng)于所檢測(cè)的時(shí)間區(qū)域。21.—種集成電路，包括用于控制的部件，配置來發(fā)出讀取命令；用于讀取的部件，配置用于根據(jù)外部i^l信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖；鎖存在^t產(chǎn)生的脈沖對(duì)應(yīng)的時(shí)間處接收的數(shù)據(jù)；檢測(cè)在其期間接收繊的第一時(shí)間區(qū)域；禾擁檢測(cè)的第一時(shí)間區(qū)域來確定第二時(shí)間區(qū)域，在該第二時(shí)間區(qū)域期間可利用內(nèi)部時(shí)鐘信號(hào)讀取數(shù)據(jù)；以及在第二時(shí)間區(qū)域期間利用內(nèi)部時(shí)鐘信號(hào)讀取數(shù)據(jù)。22.如權(quán)禾腰求21所述的集成電路，其中所述用于讀取的部件進(jìn)一步配置用于禾,旨產(chǎn)生的脈沖將讀入用于鎖存的第一部件內(nèi)；將來自用于鎖存的第一部件的娜傳送至,于鎖存的第二部件；禾,檢測(cè)的第一時(shí)間區(qū)域皿擇來自用于鎖存的第一部件和用于鎖存的第二部件中的一個(gè)的;禾IJ用第二時(shí)鐘信號(hào)，將輸入到來自用于鎖存的第一部件和用于鎖存的第二部件中選擇的一個(gè)的用于輸入的部件；以及在第二時(shí)間區(qū)域期間讀取來自用于輸入的部件的。23.如權(quán)利要求22所述的集成電路，其中所述讀入用于鎖存的第一部件內(nèi)的在用于鎖存的第一部件的每一個(gè)的輸入處被串行接收并且在用于鎖存的第一部件的輸出處并4Ti也呈現(xiàn)。24.如木又利要求21所述的集成電路，其中所述用于讀取的部件進(jìn)一步被配置用于接收模式選擇信號(hào)；如果所述模式選擇信號(hào)對(duì)應(yīng)于第一模式，貝IJ產(chǎn)生兩個(gè)脈沖，使得兩組串行接收的數(shù)據(jù)被鎖存并通過用于鎖存的第一部件并衍也呈現(xiàn)；以及如果所述模式選擇信號(hào)對(duì)應(yīng)于第二模式，則產(chǎn)生四個(gè)脈沖，使得四組串行接收的數(shù)據(jù)被鎖存并通過用于鎖存的第一部件并衍也呈現(xiàn)。25.如權(quán)利要求21所述的集成電路，其中所述用于讀取的部件進(jìn)一步被配置用于檢測(cè)表示用于檢查數(shù)據(jù)的初始時(shí)間的斷言的檢查信號(hào)，其中在發(fā)出讀取命令之后在預(yù)定的時(shí)間處由用于控制的部件斷言所斷言的檢查信號(hào)；產(chǎn)生在用于檢測(cè)數(shù)據(jù)的初始時(shí)間處開始的多個(gè)信號(hào)；以及確定在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中是否接收數(shù)據(jù)，其中多個(gè)信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域?qū)?yīng)于第一時(shí)間區(qū)域。26.—種用于讀取數(shù)據(jù)的方法，包括根據(jù)第一時(shí)鐘{言號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖，由其接收將要被讀取的數(shù)據(jù)；禾1」用^產(chǎn)生的脈沖將讀入第一組鎖存器內(nèi)；將來自第一組鎖存器的織傳想嗨二組鎖存器；檢測(cè)在其期間接收的第一時(shí)間區(qū)敏禾(J用檢測(cè)的第一時(shí)間區(qū):ll^擇來自第一組鎖存器和第二組鎖存器中的一組，從中在第二時(shí)間區(qū)域期間禾擁第二時(shí)鐘信號(hào)輸入;利用第二時(shí)鐘信號(hào)，將娜輸入到來自第一組鎖存器和第二組鎖存器中選擇的一組的輸入鎖存器；以及在第二時(shí)間區(qū)域期間讀取來自輸入鎖存器的數(shù)據(jù)。27.如權(quán)禾傻求26所述的方法，其中所述讀入第一組鎖存器內(nèi)的娜在第一組鎖存器中每一個(gè)的輸入處被串行地接收并被并行iikM現(xiàn)在第一組鎖存器輸出處。28.如權(quán)利要求26所述的方法，進(jìn)一步包括接收模式選擇Y言號(hào)；如果所述模式選擇信號(hào)對(duì)應(yīng)于第一模式，貝lj產(chǎn)生兩個(gè)脈沖，使得兩組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并碎fi也呈恥以及如果所述模式選擇信號(hào)對(duì)應(yīng)于第二模式，貝U產(chǎn)生四個(gè)脈沖，使得四組串行接收的數(shù)據(jù)被鎖存并通過第一組鎖存器并4fi也呈現(xiàn)。29.如權(quán)利要求26所述的方法，其中檢測(cè)在其期間接收數(shù)據(jù)的第一時(shí)間區(qū)域的步驟包括發(fā)出用于數(shù)據(jù)的讀取命令；在發(fā)出讀取命令之后的預(yù)定時(shí)間處，斷言表示用來檢查數(shù)據(jù)的初始時(shí)間的檢查信號(hào)；產(chǎn)生在用來檢查數(shù)據(jù)的初始時(shí)間處開始的多個(gè)數(shù)據(jù)；以及確定在多個(gè)產(chǎn)生的信號(hào)中的兩個(gè)之間的時(shí)間區(qū)域中是否接收數(shù)據(jù)，其中多個(gè)數(shù)據(jù)中的兩個(gè)之間的時(shí)間區(qū)域?qū)?yīng)于第一時(shí)間區(qū)域。全文摘要本發(fā)明的實(shí)施例提供一種用于讀取數(shù)據(jù)的方法。該方法包括根據(jù)第一時(shí)鐘信號(hào)產(chǎn)生兩個(gè)或兩個(gè)以上脈沖，由其接收將要被讀取的數(shù)據(jù)，利用每個(gè)產(chǎn)生的脈沖來鎖存在相應(yīng)時(shí)間處接收的鎖存數(shù)據(jù)，以及檢測(cè)在其期間接收數(shù)據(jù)的第一時(shí)間區(qū)域。該方法還包括利用檢測(cè)的第一時(shí)間區(qū)域來確定第二時(shí)間區(qū)域，在其期間可利用第二時(shí)鐘信號(hào)讀取數(shù)據(jù)并且利用在第二時(shí)間區(qū)域期間的第二時(shí)鐘信號(hào)讀取數(shù)據(jù)。文檔編號(hào)G11C7/22GK101101786SQ20071010536公開日2008年1月9日申請(qǐng)日期2007年4月4日優(yōu)先權(quán)日2006年4月4日發(fā)明者R·-S·考申請(qǐng)人:奇夢(mèng)達(dá)股份公司