專利名稱：：三狀態(tài)一次可編程存儲器元件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明總體涉及可編程存儲器器件的結(jié)構(gòu)和制造工藝，以及該可編程存儲器器件的電路配置和操作方法。更具體地，本發(fā)明涉及用于實施三狀態(tài)一次可編程存儲器元件的經(jīng)改進的器件配置和新穎的電路配置以及操作方法。
背景技術(shù)：
：為了減少集成電路產(chǎn)品的生產(chǎn)成本和縮短其時間-市場周期，設(shè)計部門越來越依賴于可容易得到的鑄造工藝以實行其原型設(shè)計和制造。但是，為后道封裝調(diào)整設(shè)計的器件特征要求額外的智能(IP,IntellectualProperty)模塊或引信。這些IP模塊可以包括通過鑄造提供的帶有額外成本的一次可編程(OTP，OneTimeProgram)存儲器或電可擦除可編程只讀存儲器(EEPROM，ElectricallyErasableProgrammableReadOnlyMemory)。所述弓l信調(diào)整可以在這些可編程存儲器元件上實行以實施這些IP模塊，用于提供帶有指定器件特征的產(chǎn)品。但是，引信調(diào)整操作要求帶有用于提供引信調(diào)整的高電流的特殊試驗配置體系的專用試驗設(shè)備。這些額外的處理或試驗要求將造成向市場發(fā)送產(chǎn)品的延誤，同時也增加生產(chǎn)成本。因此，在盡可能多地減少后道封裝調(diào)整以及試驗要求的同時仍達到所要求的器件特征是極其理想的。但是，由于配置和設(shè)計用于集成電路(IC，IntegratedCircuit)器件的OTP存儲器或EEPROM元件的常規(guī)技術(shù)涉及復(fù)雜的器件配置以及制造和調(diào)整工藝的事實，減少后道封裝調(diào)整以及試驗要求的目的并不能容易達到。很多專利發(fā)明已經(jīng)揭示了各種試圖解決這些困難的技術(shù)。在美國專利4,698,900中公開了一種制造帶有填充電介質(zhì)的溝槽的非易失性存儲器的方法。該發(fā)明提供了一種交叉點紫外擦除只讀存儲器(EPROM，ErasableProgrammableRead-OnlyMemory)陣列，該陣列具有在浮動柵雪崩注入型金屬氧化物半導體(FAMOS，F(xiàn)loating-GateAvalanche-InjectionMetalOxideSemiconductor)晶體管不分離相鄰的埋層N+位線的位置提供相鄰的埋層N+位線之間的經(jīng)改進的隔離的溝槽。該技術(shù)導致經(jīng)改進的漏電流，經(jīng)改進的擊穿電壓特性和經(jīng)改進的對于該元件的可編程性。在Reisinger等人的另一個美國專利6,215,140中公開了一種電可編程非易失性存儲器元件的配置。半導體襯底為第一導電類型的襯底。被對齊的溝槽互相平行并且被包括在該半導體襯底中，并且第一地址線的走向沿溝槽的側(cè)壁，第二地址線相對于該溝槽橫向形成在該半導體襯底上。設(shè)置二極管和其導電率可變的電介質(zhì)的半導體襯底區(qū)域位于第一地址線和第二地址線之間。適當?shù)碾娏髅}沖可用于產(chǎn)生電介質(zhì)中的擊穿，信息因此而存儲在該電介質(zhì)中。美國專利6,584,029公開了一種使用引信/反引信和垂直取向的引信單元存儲器元件的OTP存儲器。該OTP存儲器包括互相堆疊在頂部的一個或多個存儲器陣列。該OTP存儲器陣列為單位存儲器元件形成在交叉點上的交叉點陣列。該單位存儲器元件可以包括互相串聯(lián)的引信和反引信或可以包括垂直取向的引信。對存儲器的編程可以包括選擇單位存儲器元件和施加寫電壓以使被選元件兩端發(fā)生臨界電壓降的步驟。這樣將使所述元件的反引信擊穿而成為低電阻。反引信的低電阻使高電流脈沖傳遞到引信，轉(zhuǎn)而熔化該引信使其成為打開狀態(tài)。讀所述存儲器可以包括選擇被讀單位存儲器元件，向被選存儲器元件施加讀電壓和測量是否存在電流的步驟。但是上述專利存儲器元件不提供允許應(yīng)用標準鑄造工藝以滿足低成本后道封裝調(diào)整要求的解決方案。另外，該技術(shù)的電流狀態(tài)僅產(chǎn)生存儲器應(yīng)用的兩狀態(tài)OTP。增加每個OTP元件的狀態(tài)將增加與所存儲信息密度直接相關(guān)的狀態(tài)數(shù)相同的半導體面積中的存儲器密度。因此，在技術(shù)上仍存在提供經(jīng)改進的存儲器配置和制造方法，應(yīng)用標準鑄造工藝以及允許存儲和讀出OTP存儲器中數(shù)據(jù)位存儲的三狀態(tài)提供OTP存儲器元件的需要，以便目前在先有技術(shù)中遭遇的上述困難能得到解決。
發(fā)明內(nèi)容本發(fā)明提供的一種三狀態(tài)一次可編程存儲器元件，可以解決
背景技術(shù)：
中提到的困難和限制。因此本發(fā)明的一個方面通過應(yīng)用通常在鑄造中實施的標準的IC制造工藝提供新穎的和經(jīng)改進的OTP存儲器元件以實現(xiàn)低生產(chǎn)成本，從而可以解決上述困難和限制。本發(fā)明的另一個方面通過實施用于向OTP存儲器提供交替信號用以探測OTP的三個不同狀態(tài)的試驗器，取決于OTP的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對OTP存儲器元件更高度的利用，提供一種新穎的和經(jīng)改進的集成電路試驗和調(diào)整系統(tǒng)。本發(fā)明的另一個方面通過利用覆蓋多晶硅區(qū)段的薄氧化層的側(cè)壁和拐角擊穿特征提供一種OTP存儲器元件。柵氧化的工藝步驟之前發(fā)生的蝕刻底切現(xiàn)象進一步降低了薄氧化的擊穿特性。在制造IC器件的工藝中常用的實踐是對防止由因蝕刻底切現(xiàn)象造成的交互多晶硅擊穿引起的薄弱點的發(fā)展予以特別注意。具體地，要求在制造常規(guī)的IC多晶硅-多晶硅電容器或閃存/EEPROM存儲器中特別注意防止在這些交互多晶硅耦合層中的擊穿薄弱點。這樣的特殊要求可以包括在電子器件制造工藝中通常實踐的實施高質(zhì)量氧化-氮化-氧化復(fù)合層。相反，如本發(fā)明的公開，通常被認為是不希望有的特征的交互多晶硅側(cè)壁氧化擊穿的薄弱點被利用來實現(xiàn)更方便地實行對于OTP元件的經(jīng)加強的編程機制的有利結(jié)構(gòu)特征。通過薄氧化層覆蓋底切拐角以方便地誘發(fā)擊穿，兩個多晶硅層之間的導電能夠更方面地產(chǎn)生。通常被認為是不希望有的特征的多晶硅區(qū)段側(cè)壁結(jié)構(gòu)被實施來誘發(fā)擊穿和改變導電狀態(tài)以進行一次編程功能。簡短地說，在優(yōu)選實施例中，本發(fā)明公開了一種進行綜合試驗和調(diào)整操作的方法。該方法包括實施用于向OTP存儲器提供交替信號以檢測OTP的三個不同狀態(tài)的試驗器，用OTP存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對OTP存儲器元件更高度的利用的步驟。該方法進一步包括通過選擇兩個導電電路操作OTP存儲器的步驟，該兩個導電路帶有用于存儲和讀出OTP存儲器的三個不同狀態(tài)的兩個交替操作特性。該方法包括選擇作為線性電阻工作的第一導電電路和交替地選擇作為非線性電阻的第二導電電路，用于存儲和讀出OTP存儲器的三個狀態(tài)。本發(fā)明進一步公開了一種OTP存儲器元件。該OTP存儲器元件包括設(shè)置在兩個導電多晶硅區(qū)段之間的電介質(zhì)層，其中該電介質(zhì)層易于通過誘發(fā)的電壓擊穿而從非導電狀態(tài)改變到導電狀態(tài)。在優(yōu)選實施例中，導電多晶硅區(qū)段之一進一步包括蝕刻底切結(jié)構(gòu)，用于在電介質(zhì)層中方便地誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，導電多晶硅區(qū)段之一進一步包括蝕刻底切結(jié)構(gòu)，用于在電介質(zhì)層中通過拐角電場效應(yīng)方便地誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，電介質(zhì)層構(gòu)成覆蓋帶有蝕刻底切結(jié)構(gòu)的導電多晶硅區(qū)段之一的側(cè)壁，用于在電介質(zhì)層中通過邊緣電場效應(yīng)誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，導電多晶硅區(qū)段之一進一步包括用于在電介質(zhì)層中通過拐角電場效應(yīng)方便地誘發(fā)電壓擊穿的拐角。在另一個優(yōu)選實施例中，OTP存儲器元件進一步包括具有設(shè)置在其頂表面上的用于在其上支撐OTP存儲器元件的絕緣層的半導體襯底。在另一個優(yōu)選實施例中，OTP存儲器元件進一步包括覆蓋OTP存儲器元件的絕緣的鈍化層，該絕緣的鈍化層進一步包括用于在其中淀積用作電極的電極金屬以電接觸導電多晶硅區(qū)段的觸點開口。在另一個優(yōu)選實施例中，導電多晶硅區(qū)段為導電雜質(zhì)摻雜的多晶硅區(qū)段。該導電多晶硅區(qū)段可以是P型雜質(zhì)摻雜的或N型雜質(zhì)摻雜的多晶硅區(qū)段。本發(fā)明進一步公開了制造OTP存儲器元件的方法。該方法包括在兩個導電多晶硅區(qū)段之間淀積電介質(zhì)層的步驟，用于容易地在該電介質(zhì)中誘發(fā)電壓擊穿而從非導電狀態(tài)改變到導電狀態(tài)以實行一次編程操作。在另一個優(yōu)選實施例中，該方法進一步包括形成帶有蝕刻底切結(jié)構(gòu)的導電多晶硅區(qū)段之一的步驟，用于方便地在電介質(zhì)中誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，該方法進一步包括形成帶有具有拐角的蝕刻底切結(jié)構(gòu)的導電多晶硅區(qū)段之一的步驟，用于方便地在電介質(zhì)中通過拐角電場效應(yīng)誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，該方法進一步包括形成作為覆蓋帶有蝕刻底切結(jié)構(gòu)的導電多晶硅區(qū)段之一的側(cè)壁的電介質(zhì)層之一的步驟，用于在電介質(zhì)中通過邊緣電場效應(yīng)誘發(fā)電壓擊穿。在另一個優(yōu)選實施例中，該方法進一步包括形成帶有拐角的導電多晶硅區(qū)段之一的步驟，用于方便地在電介質(zhì)中通過拐角電場效應(yīng)誘發(fā)電壓擊穿。本發(fā)明提供的一種三狀態(tài)一次可編程存儲器元件，電路新穎，成本低廉。通過閱讀下文對于優(yōu)選實施例的詳盡敘述，本發(fā)明的上述和其他目標和優(yōu)點無疑對于本
技術(shù)領(lǐng)域：
的普通熟練人員是顯而易見的。附圖說明圖1是本發(fā)明的OTP存儲器元件的側(cè)截面圖；圖2A到2G是用于說明制造圖1的OTP存儲器元件的工藝步驟的一系列側(cè)截面圖；圖3是用于顯示實行電路調(diào)整操作的調(diào)整電路中包括的OTP存儲器器件的電路圖；圖4是用于顯示在不同的調(diào)整操作期間操作圖1的電路的OTP狀態(tài)的電流-電壓圖；圖5是用于在帶有用于讀取OTP存儲器的狀態(tài)的讀出電極的OTP存儲器的兩端產(chǎn)生兩個不同電壓的電路圖。具體實施方式參考圖1，本發(fā)明的OTP存儲器元件被支撐在半導體襯底100的頂表面上形成的厚場氧化層105上。該厚場氧化層105將所述元件與襯底100絕緣。第一摻雜多晶硅區(qū)域110被用薄層低電壓柵氧化120從第二摻雜多晶硅區(qū)域125侵入。每個多晶硅區(qū)域都具有用于數(shù)據(jù)紀錄和讀取分別連接的電極，例如電極135和140。兩個摻雜多晶硅區(qū)域之間的薄柵氧化層120阻止兩個摻雜多晶硅區(qū)域110和125之間的導電。但是，為了存儲器編程的目的，兩個摻雜多晶硅區(qū)域110和125之間的導電狀態(tài)可以改變。在編程如圖1所示的存儲器元件的處理中，高電壓可以施加到摻雜多晶硅區(qū)域110和125之間的電極上。當電壓足夠高時，在單晶薄柵氧化層120中誘發(fā)擊穿而變成導電。因此，該高電壓改變兩個摻雜多晶硅區(qū)域110和125之間的導龜性，并被用于在該元件中存儲二進制數(shù)位。閾值電壓與氧化層120的厚度以及微結(jié)構(gòu)相再次參考圖1，圖中顯示了OTP結(jié)構(gòu)的關(guān)鍵特征，尤其是第二多晶硅(多晶硅2)區(qū)段125在第一多晶硅(多晶硅l)區(qū)段110上的相對位置。與多晶硅1區(qū)段110重疊的側(cè)壁120包括在多晶硅1區(qū)段110下方延伸的底拐角底切120-UC區(qū)段。利用作為覆蓋多晶硅1區(qū)段110的側(cè)壁的薄氧化層120的底切120-UC和邊緣效應(yīng)，通過在電極135和140上施加高電壓可以方便地誘發(fā)擊穿，并且能夠容易地改變導電狀態(tài)，用于向存儲器元件寫入二進制數(shù)位。參考用于說明制造圖1的OTP存儲器元件的工藝步驟的一系列側(cè)截面圖2A到2F。圖2A中，通過使用熱氧化工藝在半導體襯底200的頂部形成大約3到8埃厚度的場氧化層205。在圖2B中，在場氧化層205的頂部淀積約500到2000埃層厚的多晶硅層210。然后在該多晶硅層210上實行約1X10"到lX10cn^離子束流強度的N型或P型離子注入，使多晶硅l更導電。然后應(yīng)用掩模蝕刻多晶硅層210的圖形以形成如圖所示的多晶硅1區(qū)段210。在多晶硅1區(qū)段上生長高電壓氧化層215。在圖2C中，在有源元件區(qū)域中蝕刻掉高電壓氧化層215并保留外圍區(qū)域中的高電壓氧化層以支持高電壓紀錄操作。蝕刻工藝在多晶硅l區(qū)段210的邊緣的下方產(chǎn)生底切218。在圖2D中，約120埃厚度的低電壓氧化薄層220生長在多晶硅1區(qū)段210上。在圖2E中淀積第二多晶硅層225。在第二多晶硅層225上實行相似摻雜濃度的N型或P型離子的離子注入。然后應(yīng)用掩模蝕刻如圖2E所示的第二多晶硅層225的圖形。在圖2F中，在頂部淀積氧化或BPSG層230以覆蓋全部頂表面。然后在圖2G中，應(yīng)用觸點掩模在BPSG層230中開觸點孔，然后金屬觸點被淀積到觸點開口中以形成電極235和240，用于分別對摻雜多晶硅1和多晶硅2層210和225建立電接觸。參考用于說明OTP調(diào)整元件300的圖3，其中通道門選擇模塊315連接到第一晶體管Ml和第二晶體管M2。第一晶體管Ml和第二晶體管M2的源極連接到控制模塊320，用于接收和施加可以處于15到18V之間的編程電壓Vpp。多晶硅-絕緣體-多晶硅(PIP)OTP元件330連接到Ml和M2的漏極，OTP元件330的另一個電極連接到地電位或低電壓。晶體管Ml的功能為通道門，用于以Vds=12-18V的電壓傳遞大于2mA的電流。晶體管M2的功能為另一個通道門，用于在漏極和源極之間施加編程電壓以提供Vds=12-18V的漏源電壓的同時傳導小于500pA的有限電流。通道晶體管的兩個柵極都由調(diào)整電路控制，該調(diào)整電路由試驗器(未顯示)控制。下面的表1概述上述調(diào)整操作表l<table>tableseeoriginaldocumentpage11</column></row><table>參考圖4的OTP存儲器的操作狀態(tài)圖。參考圖3,Ml和M2都與OTP元件330串聯(lián)連接。當在調(diào)整處選擇M1時，OTP元件被編程為如虛線A所示的線性電阻。當在調(diào)整處選擇M2時，OTP元件被編程為如曲線B所示的非線性電阻，該非線性電阻在2V以下不導電，在3.5V以上導電。通過在IV和5V處應(yīng)用兩級讀出配置，該OTP元件能夠被讀為總共三個狀態(tài)。下面的表2概述在IV和5V處的兩級讀出表2<table>tableseeoriginaldocumentpage12</column></row><table>再次參考圖1以及圖4的在對OTP進行編程操作之后OTP存儲器的操作狀態(tài)圖。當在編程期間不施加任何電壓時，兩個摻雜多晶硅區(qū)域110和125之間的導電狀態(tài)被表征為狀態(tài)C，該狀態(tài)C中薄柵氧化層120完整并用作絕緣體，因此當施加低于擊穿電壓的探測電壓時該兩個摻雜多晶硅區(qū)域110和125之間沒有電流流動。在高電壓施加到該存儲器元件并且不限制調(diào)整電流時進行編程期間，薄柵氧化層120將被擊穿并成為線性電阻。兩個慘雜多晶硅區(qū)域110和125之間的導電狀態(tài)則由電流隨探測電壓線性增加的狀態(tài)A表征。因此該存儲器元件能被編程為由狀態(tài)A和狀態(tài)C表征的兩狀態(tài)存儲器元件。但是在高電壓編程期間如果調(diào)整電流受到限制，則薄柵氧化層120被擊穿并成為非線性電阻，產(chǎn)生一種中間狀態(tài)。該第三狀態(tài)由曲線B表征，其中電流僅在探測電壓高于一定水平時流動。因此，該存儲器元件可以進一步被編程為三狀態(tài)存儲器元件。參考圖5的用于在OTP存儲器399兩端產(chǎn)生兩個不同的電壓以及實行如圖2所示的兩級讀出三狀態(tài)的操作示例性電路圖。電流源350向形成電流鏡像的器件360和370提供電流。當切換晶體管365導通時，節(jié)點375約有4V的電平，因此OTP在4V處被讀出。當切換晶體管365截止時，節(jié)點390有接近閾值電壓Vth的電壓降，節(jié)點約有1V的電平，因此OTP在IV處被讀出。如下所述，輸出電壓398在三狀態(tài)下被檢測。當節(jié)點365導通時，OTP元件399兩端的電壓約4V，而當節(jié)點365截止時，OTP元件399兩端的電壓約IV。節(jié)點365處的電壓由從控制信號發(fā)生器產(chǎn)生的時鐘信號控制。處理過程從接收節(jié)點365處的低電壓控制信號以截止所述晶體管并且產(chǎn)生OTP399兩端約1V的電壓的步驟開始。根據(jù)圖3，如果OTP處于由晶體管Ml調(diào)整的作為線性電阻工作的狀態(tài)，則OTP通過電流鏡像消耗比電流源350能夠提供的更大的電流，這樣就提升輸出節(jié)點398的電壓。398的邏輯輸出為1。另一方面，當OTP處于由晶體管M2調(diào)整的作為非線性電阻工作的狀態(tài)時，OTP不消耗電流，流過節(jié)點390的電流將節(jié)點398處的電壓拉到低電壓。398的邏輯輸出為0。另外，如果沒有任何通道門晶體管被選擇來調(diào)整OTP，也就是Ml和M2都不導通，OTP在高阻抗狀態(tài)下工作，則OTP同樣也不消耗電流。然后流過節(jié)點390的電流將節(jié)點398處的輸出電壓拉到低電壓。398的邏輯輸出為0。當由柵365接收的高電壓控制信號導通所述晶體管時，OTP兩端的電壓約為4V。根據(jù)圖3，當OTP399作為線性電阻時，則OTP通過電流鏡像消耗比電流源350能夠提供的更大的電流，這樣就提升輸出節(jié)點398的電壓。當OTP399作為非線性電阻時，OTP仍通過電流鏡像消耗比電流源350能夠提供的更大的電流，這樣也提升輸出節(jié)點398的電壓。另外，如果沒有任何通道門晶體管被選擇，也就是M1和M2在調(diào)整處理期間都不導通，OTP在高阻抗狀態(tài)下工作，則OTP不消耗電流。然后流過節(jié)點390的電流將節(jié)點398處的輸出電壓拉到低電壓。如上所述，如圖5所示的電路用于產(chǎn)生OTP兩端的不同的電壓，例如1V或4V。當由柵365控制的晶體管導通時，OTP兩端的電壓約4V，當該晶體管截止時，OTP399兩端的電壓約IV。根據(jù)圖3和圖4，OTP399在其兩端相應(yīng)的電壓下有不同的電流特性。因此，輸出電極398能夠讀出OTP的工作狀態(tài)。圖5的目的是用于顯示如下面的表3概述的能夠以三狀態(tài)即狀態(tài)A，B和C工作的OTP的工作狀態(tài)可通過檢測節(jié)點395和398處的電壓讀取的示例性實施例。表3<table>tableseeoriginaldocumentpage13</column></row><table><table>tableseeoriginaldocumentpage14</column></row><table>雖然根據(jù)本發(fā)明當前的優(yōu)選實施例對本發(fā)明進行了敘述，但應(yīng)該理解的是，本文揭示的內(nèi)容不應(yīng)被解釋為限制。在閱讀了上文的揭示內(nèi)容后，各種替代和修改對于本
技術(shù)領(lǐng)域：
的熟練人員無疑將是顯而易見的。因此，附后的權(quán)利要求被認為涵蓋了落入本發(fā)明的真實精神和范圍內(nèi)的所有替代和修改。權(quán)利要求1.一種進行實驗和調(diào)整操作的方法，其特征在于，該方法包括實施用于向一次可編程存儲器提供交替信號以探測一次可編程存儲器的三個不同狀態(tài)的試驗器，用一次可編程存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對一次可編程存儲器元件更高的利用。2.如權(quán)利要求l所述的方法，其特征在于，該方法進一步包括通過選擇具有存儲和讀出所述一次可編程存儲器的三個不同狀態(tài)的兩個交替操作特征的兩個導電電路操作所述一次可編程存儲器。3.如權(quán)利要求l所述的方法，其特征在于，該方法進一步包括通過選擇作為線性電阻工作的第一導電電路和交替地選擇作為非線性電阻工作的第二導電電路操作一次可編程存儲器，用以存儲和讀出所述一次可編程存儲器的三個狀態(tài)。4.如權(quán)利要求l所述的方法，其特征在于，該方法進一步包括通過選擇編程作為線性電阻工作的第一晶體管和交替地選擇編程作為非線性電阻工作的第二晶體管操作一次可編程存儲器，用以存儲和讀出所述一次可編程存儲器的三個狀態(tài)。5.—種用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)包括一次可編程存儲器，該一次可編程存儲器包括兩個導電電路，所設(shè)置的兩個導電電路用于編程存儲和讀出所述一次可編程存儲器的三個不同狀態(tài)的兩個交替工作特性。6.如權(quán)利要求5所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括用于向所述一次可編程存儲器提供交替信號以探測所述一次可編程存儲器的三個不同狀態(tài)的試驗器，用該一次可編程存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對一次可編程存儲器元件更高的利用。7.如權(quán)利要求5所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，其中所設(shè)置的所述兩個導電電路用于編程作為存儲和讀出所述一次可編程存儲器的三個不同狀態(tài)的所述兩個交替工作特性的線性電阻和非線性電阻。8.如權(quán)利要求5所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，其中所述兩個導電電路包括作為存儲和讀出所述一次可編程存儲器的三個不同狀態(tài)的所述兩個交替操作特性的用于編程線性電阻的第一晶體管和用于編程非線性電阻的第二晶體管。9.如權(quán)利要求5所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括連接到所述一次可編程的用于讀出所述一次可編程存儲器的所述三個不同狀態(tài)之一的讀出電路。10.如權(quán)利要求5所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括多晶硅-絕緣體-多晶硅(PIP)調(diào)整元件，該多晶硅-絕緣體-多晶硅(PIP)調(diào)整元件包括設(shè)置在第一和第二導電多晶硅區(qū)段之間的介電層，其中所述介電層進一步包括至少一個擊穿薄弱點，該擊穿薄弱點用于在其所在處通過誘發(fā)電壓擊穿從非導電狀態(tài)改變到導電狀態(tài)；以及所述第一導電多晶硅區(qū)段進一步包括蝕刻底切，該蝕刻底切具有由所述介電層覆蓋的底切拐角，所述擊穿薄弱點設(shè)置于所述底切拐角附近。11.如權(quán)利要求10所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，其中所述第二導電多晶硅區(qū)段延伸到所述介電層下方的所述蝕刻底切中，所述介電層覆蓋由所述蝕刻底切暴露的所述第一導電多晶硅區(qū)段的所述底表面。12.如權(quán)利要求10所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，其中所述第一導電多晶硅區(qū)段進一步包括蝕刻底切，該蝕刻底切具有由所述介電層覆蓋的底切拐角，用于產(chǎn)生在所述覆蓋在所述底切拐角上的介電層中誘發(fā)擊穿的邊緣電場。13.如權(quán)利要求8所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括連接到所述第一和第二晶體管，用于選擇性地分別將第一和第二晶體管編程為所述線性和所述非線性電阻的通道門選擇模塊。14.如權(quán)利要求13所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，其中所述第一晶體管用作線性電阻，在其中傳導的電流基本上大于在用作非線性電阻的所述第二晶體管中傳導的電流。15.如權(quán)利要求13所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括用于在所述一次可編程存儲器上施加兩級電壓的探測電路，以及所述探測電路進一步包括用于切換導通和截止的可切換晶體管，用以測量所述一次可編程存儲器的所述三個狀態(tài)之一。16.如權(quán)利要求13所述的用于試驗和調(diào)整電子器件的系統(tǒng)，其特征在于，該系統(tǒng)進一步包括用于在所述一次可編程存儲器上施加兩級電壓，切換通過所述第一和第二晶體管的電流的探測電路，用以在所述一次可編程存儲器上所述兩級電壓之一處測量所述一次可編程存儲器的不同的電流特性，測量所述一次可編程存儲器的所述三個狀態(tài)之一。17.—種進行編程，試驗和調(diào)整操作的方法，其特征在于，該方法包括應(yīng)用用于編程一次可編程存儲器以探測和讀出所述一次可編程存儲器的三個不同狀態(tài)之一的編程電路，用一次可編程存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對一次可編程存儲器元件更高的利用。18.如權(quán)利要求17所述的方法，其特征在于，該方法進一步包括通過選擇編程為兩個不同的操作特征的兩個導電電路而操作所述一次可編程存儲器，用以存儲和讀出所述一次可編程存儲器的三個不同狀態(tài)之一。19.如權(quán)利要求17所述的方法，其特征在于，該方法進一步包括通過選擇編程為線性電阻的第一導電電路和交替地選擇編程為非線性電阻的第二導電電路而操作一次可編程存儲器，用以存儲和讀出所述一次可編程存儲器的三個狀態(tài)。20.如權(quán)利要求17所述的方法，其特征在于，該方法進一步包括通過選擇第一晶體管和將其編程為線性電阻以及交替地選擇第二晶體管和將其編程為非線性電阻而操作一次可編程存儲器，用以存儲和讀出所述一次可編程存儲器的三個狀態(tài)。21.如權(quán)利要求17所述的方法，其特征在于，其中所述編程一次可編程存儲器的步驟進一步包括選擇高電壓并將其施加到第一晶體管，同時不限制用于將所述第一晶體管編程為線性電阻的編程電流的步驟。22.如權(quán)利要求17所述的方法，其特征在于，其中所述編程一次可編程存儲器的步驟進一步包括選擇高電壓并且通過限制用于將所述第二晶體管編程為非線性電阻的編程電流而將所述高電壓施加到第二晶體管的步驟。23.如權(quán)利要求17所述的方法，其特征在于，其中所述編程一次可編程存儲器的步驟進一步包括將兩個不同的電流施加到所述一次可編程存儲器中兩個不同的導電電路以產(chǎn)生兩個不同的導電特性的步驟，用以探測和讀出所述一次可編程存儲器的三個不同狀態(tài)之一，用一次可編程存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對一次可編程存儲器元件更高的利用。全文摘要本發(fā)明公開了一種進行編程，試驗和調(diào)整操作的方法。該方法包括應(yīng)用編程電路編程一次可編程存儲器以探測和讀出一次可編程存儲器的三個不同狀態(tài)之一的步驟，用一次可編程存儲器的三個狀態(tài)之一實行調(diào)整操作，由此實現(xiàn)對一次可編程存儲器元件更高的利用。選擇一次可編程的兩個導電電路并將其編程為兩個不同的操作特性因此而能實現(xiàn)存儲和讀出一次可編程存儲器的三個不同的狀態(tài)之一。該兩個導電電路可以包括兩個不同的晶體管，用于編程為具有不同的電流傳導特性的線性電阻和非線性電阻。所述編程處理包括施加高電壓和不同的編程電流，因此而產(chǎn)生該兩個晶體管的不同的工作特性。文檔編號G11C17/14GK101154466SQ200710149390公開日2008年4月2日申請日期2007年9月12日優(yōu)先權(quán)日2006年9月30日發(fā)明者張育誠,戴嵩山,胡永中申請人:萬國半導體股份有限公司