專利名稱：用于處理音頻信號的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多聲道接口，更具體地說，涉及一種用于靈活復(fù)用器和混頻器 的方法和系統(tǒng)。
背景技術(shù)：
隨著光盤技術(shù)的發(fā)展，與其它如磁記錄相比，在單盤上可以存儲更大量 的音頻和/或視頻數(shù)據(jù)。近來的發(fā)展通過在單盤內(nèi)部實現(xiàn)高數(shù)據(jù)存儲容量來進 一步擴展光盤的容量。例如，藍光盤技術(shù)可采用藍色激光讀寫光盤。如與多功
能數(shù)碼光盤(DVD)或緊致光盤(CD)比較，藍光盤(blu-ray disc)可以存 儲更多的數(shù)據(jù)，這是由于與DVDs采用的650 nm波長的紅色激光以及CD采 用的780nm的紅外光相比，藍色激光具有更短的波長，大約為405nm。使用 較短波長使得在同樣容量的空間中數(shù)字地存儲更多的信息。與也使用藍色激光 的高清晰多功能數(shù)碼光盤(HD-DVD)相比，藍光技術(shù)也可在每個光盤層中實 現(xiàn)更大的信息容量。
對于藍光的應(yīng)用，編碼器/解碼器(多媒體數(shù)字信號編解碼器)可用于壓 縮或解壓縮將要存儲到光盤或?qū)⒁獜墓獗P獲取的音頻和視頻信息。對于視頻運 用，單機藍光播放器便能解碼各種編解碼格式，如同樣用于DVD的MPEG-2 格式、由ISO/IEC'S MPEG和ITU-T'S VCEG聯(lián)合開發(fā)的新編解碼格式 H.264/AVC和/或基于微軟的視窗媒體播放器9 (Microsoft's Windows media 9) 的編解碼格式VC-1。對于音頻運用，藍光播放器可支持如高達7.1聲道的杜 比數(shù)碼環(huán)繞聲、數(shù)字影院系統(tǒng)(DTS)以及線性編碼脈沖調(diào)制(PCM)。藍光 播放器也可支持杜比數(shù)字+ (dolby digital plus)以及如杜比高保真(trueHD) 和DTSHD等無損格式。在某些例子中，藍光播放器需要支持線性編碼脈沖調(diào) 制(PCM) 5.1、杜比數(shù)碼環(huán)繞聲5.1和DTS5.1比特流格式，因其中的任一種格式都可用作光盤上的唯一音軌。對于采用PCM、杜比高保真(trueHD)或 DTS-HD格式的電影內(nèi)的無損音頻，藍光盤可支持高達用于6聲道的24比特 /192kHz的編碼，或用于8聲道的24比特/96kHz的編碼。
在HD-DVD音頻應(yīng)用中，可使用DVD上也使用的線性(未壓縮)PCM、 杜比數(shù)碼環(huán)繞聲和DTS格式來制作高達7.1聲道的環(huán)繞立體聲。此外，HD-DVD 播放器還支持杜比數(shù)字+以及無損格式如杜比高保真(trueHD)和DTS HD。 在HD-DVD應(yīng)用上，杜比格式，如杜比數(shù)碼環(huán)繞聲或杜比數(shù)字+音軌，可用作 光盤上的唯一音軌。對于采用PCM、杜比高保真(trueHD)或DTS-HD格式 的電影中的無損音頻，HD-DVD盤可支持用于2聲道的高達24比特/192kHz 的編碼，或用于8聲道的高達24比特/96kHz的編碼。
在數(shù)字系統(tǒng)中，PCM分時編碼可用于數(shù)據(jù)的傳輸，其允許在定義的時間 間隔中在單根線上同時傳送多個信號，作為二進制信號組。這些數(shù)字系統(tǒng)中需 要使用處理單元，用于控制系統(tǒng)中的各個單元，以允許中央處理單元使用包括 一個或多個PCM信道的PCM總線與所述各個單元之間通信。對于性價比高 的消費品的設(shè)計和實現(xiàn)，需要有能夠提供充分的架構(gòu)靈活性和有效性以支持新 的光存儲技術(shù)(如藍光和域HD-DVD)需求的編碼和/或解碼系統(tǒng)。
比較本發(fā)明后續(xù)將要結(jié)合附圖介紹的系統(tǒng)的各個特征，現(xiàn)有和傳統(tǒng)技術(shù)的 其它局限性和弊端對于本領(lǐng)域的普通技術(shù)人員來說是顯而易見的。

發(fā)明內(nèi)容
本發(fā)明涉及一種用于靈活復(fù)用器和混頻器的方法和系統(tǒng)，結(jié)合至少一幅附 圖進行了充分的展現(xiàn)和描述，并在權(quán)利要求中得到了更完整的闡述。
根據(jù)本發(fā)明的一個方面，本發(fā)明提供了一種用于處理音頻信號的系統(tǒng)，所 述系統(tǒng)包括
用于采樣接收到的音頻數(shù)據(jù)的一個或多個電路；
所述一個或多個電路基于對應(yīng)的元數(shù)據(jù)信息混頻所述采樣的音頻數(shù)據(jù)的 主音頻信息和次音頻信息，以生成混頻輸出音頻數(shù)據(jù)；以及
所述一個或多個電路拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級
(pipeline stage)。
優(yōu)選地，所述一個或多個電路使用與解碼的PCM幀關(guān)聯(lián)的幀頭指示器處 理所述對應(yīng)的元數(shù)據(jù)信息。
優(yōu)選地，所述一個或多個電路使用所述幀頭指示器標記所述解碼的PCM 幀的至少一部分。
優(yōu)選地，所述經(jīng)處理的對應(yīng)元數(shù)據(jù)信息包括多個混頻系數(shù)。
優(yōu)選地，所述一個或多個電路將所述多個混頻系數(shù)存儲在至少一個混頻系 數(shù)庫中以用于所述混頻。
優(yōu)選地，所述一個或多個電路基于輸出解碼率拉動所述生成的混頻輸出音 頻數(shù)據(jù)通過所述數(shù)據(jù)處理路徑。
優(yōu)選地，所述一個或多個電路基于所述采樣的音頻數(shù)據(jù)的優(yōu)先級判定所述 采樣的音頻數(shù)據(jù)的順序。
優(yōu)選地，所述一個或多個電路包括所述多個管線級，其中所述多個管線級 包括以下至少一級或多級緩沖級、采樣率轉(zhuǎn)換級、數(shù)據(jù)處理級和輸入/輸出 級。
根據(jù)本發(fā)明的一個方面，本發(fā)明提供了一種用于處理音頻信號的方法，包
括
基于對應(yīng)的元數(shù)據(jù)信息混頻采樣的接收到的音頻數(shù)據(jù)的主音頻信息和次 音頻信息以生成混頻輸出音頻數(shù)據(jù)；以及
拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
優(yōu)選地，所述方法進一步包括使用與解碼的PCM幀關(guān)聯(lián)的幀頭指示器
處理所述對應(yīng)的元數(shù)據(jù)信息。
優(yōu)選地，所述方法進一步包括使用所述幀頭指示器標記所述解碼的PCM 幀的至少一部分。
優(yōu)選地，所述經(jīng)處理的對應(yīng)元數(shù)據(jù)信息包括多個混頻系數(shù)。
優(yōu)選地，所述方法進一步包括將所述多個混頻系數(shù)存儲在至少一個混頻 系數(shù)庫中以用于所述混頻。
優(yōu)選地，所述方法進一步包括基于輸出解碼率拉動所述生成的混頻輸出
音頻數(shù)據(jù)通過所述數(shù)據(jù)處理路徑。
優(yōu)選地，所述方法進一步包括基于所述采樣的音頻數(shù)據(jù)的優(yōu)先級判定所 述采樣的音頻數(shù)據(jù)的順序。
優(yōu)選地，所述多個管線級包括以下至少一級或多級緩沖級、采樣率轉(zhuǎn)換 級、數(shù)據(jù)處理級和輸入/輸出級。
根據(jù)本發(fā)明的一個方面，本發(fā)明提供了一種機器可讀儲存器，其內(nèi)存儲的 計算機程序包括至少一個用于音頻信號處理的代碼段，所述至少一個代碼段由 機器執(zhí)行而使得所述機器執(zhí)行如下步驟
基于對應(yīng)的元數(shù)據(jù)信息混頻采樣的接收到的音頻數(shù)據(jù)的主音頻信息和次 音頻信息以生成混頻輸出音頻數(shù)據(jù)；
拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
優(yōu)選地，所述至少一個代碼段包括使用與解碼的PCM幀關(guān)聯(lián)的幀頭指示 器處理所述對應(yīng)的元數(shù)據(jù)信息的代碼。
優(yōu)選地，所述至少一個代碼段包括使用所述幀頭指示器標記所述解碼的 PCM幀的至少一部分的代碼。
優(yōu)選地，所述經(jīng)處理的對應(yīng)元數(shù)據(jù)信息包括多個混頻系數(shù)。
優(yōu)選地，所述至少一個代碼段包括將所述多個混頻系數(shù)存儲在至少一個混 頻系數(shù)庫中以用于所述混頻的代碼。
優(yōu)選地，所述至少一個代碼段包括基于輸出解碼率拉動所述生成的混頻輸 出音頻數(shù)據(jù)通過所述數(shù)據(jù)處理路徑的代碼。
優(yōu)選地，所述至少一個代碼段包括基于所述采樣的音頻數(shù)據(jù)的優(yōu)先級判定 所述采樣的音頻數(shù)據(jù)的順序的代碼。
優(yōu)選地，所述多個管線級包括以下至少一級或多級緩沖級、采樣率轉(zhuǎn)換 級、數(shù)據(jù)處理級和輸入/輸出級。
本發(fā)明的各種優(yōu)點、各個方面和創(chuàng)新特征，以及其中所示例的實施例的細 節(jié)，將在以下的描述和附圖中進行詳細介紹。


圖1A是根據(jù)本發(fā)明實施例的用于藍光和/或高清晰DVD的音頻解碼系統(tǒng) 的典型框圖IB是根據(jù)本發(fā)明實施例的順序FMM拓撲的典型框圖； 圖1C是根據(jù)本發(fā)明實施例的獨立FMM拓撲的典型框圖； 圖1D是根據(jù)本發(fā)明實施例的FMM頂級架構(gòu)的典型框圖； 圖IE是根據(jù)本發(fā)明實施例的解碼DSP和FMM模塊之間元數(shù)據(jù)流和操作 的典型框圖IF是根據(jù)本發(fā)明實施例的元數(shù)據(jù)模塊架構(gòu)的典型框圖2A是根據(jù)本發(fā)明實施例的靈活復(fù)用器和混頻器公共內(nèi)部接口的時序
圖2B是根據(jù)本發(fā)明實施例的當被請求的客戶機不可用時靈活復(fù)用器和混 頻器公共內(nèi)部接口的時序圖。
具體實施例方式
本發(fā)明實施例涉及一種用于靈活復(fù)用器和混頻器(flexible multiplexer and mixer,縮寫為FMM)的方法和系統(tǒng)。本發(fā)明的方法包括基于對應(yīng)的元數(shù)據(jù)信 息混頻經(jīng)采樣的接收到的音頻數(shù)據(jù)的主音頻信息和次音頻信息以生成混頻輸 出音頻數(shù)據(jù)。生成的混頻輸出音頻數(shù)據(jù)可被拉動通過生成混頻輸出音頻數(shù)據(jù)所 使用的數(shù)據(jù)處理路徑。
圖1A是根據(jù)本發(fā)明實施例的用于藍光和/或高清晰DVD的音頻解碼系統(tǒng) 的典型框圖。參照圖1A，示出了用于音頻解碼的系統(tǒng)，包括處理器100、解 碼數(shù)據(jù)信號處理器(DSP) 102、靈活音頻復(fù)用器和混頻器(以下簡稱為FMM) 模塊104以及存儲器108。處理器100可包括合適的邏輯、電路和/或代碼，用 于控制和/或管理解碼DSP 102、 FMM模塊104和/或存儲器108執(zhí)行的操作。 解碼DSP 102可包括合適的邏輯、電路和/或代碼，用于解碼音頻信息。在這 一點上，例如音頻信息可包含在PCM幀中。解碼DSP 102的輸出傳送給FMM 模塊104。存儲器106可包括合適的邏輯、電路和/或代碼，用于存儲經(jīng)解碼 DSP102禾口/或FMM模塊104處理過的數(shù)據(jù)。
FMM模塊104可包括合適的邏輯、電路和/或代碼，用于藍光和/或高清 晰DVD (HD-DVD)操作中的回放和聲道混頻。在這一點上，例如，F(xiàn)MM模 塊104可實現(xiàn)支持7個主揚聲器和一個亞低音揚聲器(又稱為低音效(LEF)聲 道)的7.1聲道主音頻、支持5個次揚聲器和一個亞低音揚聲器的5.1聲道次 音頻、和/或96 KHz的8聲道的單聲道音效的回放和聲道混頻。在本發(fā)明的典 型實施例中，例如，F(xiàn)MM模塊104可用于回放和聲道混頻立體聲主音頻、立 體聲次音頻、和/或192 KHz的立體聲或雙聲道音效。在本發(fā)明的典型實施例 中，F(xiàn)MM模塊104也可用于壓縮索尼/飛利浦數(shù)字接口 (SPDIF)的5.1聲道 AC-3或數(shù)字影院系統(tǒng)(DTS)的編碼；在此，AC-3是指在數(shù)字-HDTV標準 和已知的杜比數(shù)字環(huán)繞聲中指定的5.1聲道音響系統(tǒng)。
例如，F(xiàn)MM模塊104可用于各級混頻。第一混頻級可用于7.1聲道主音 頻、5.1聲道次音頻和8單聲道立體聲音效的混頻。另一混頻級可用于第一混 頻級輸出的下混頻。在這一點上，F(xiàn)MM模塊104可提供混頻系數(shù)的動態(tài)更新、 幀定界同步、混頻系數(shù)的平滑化(smoothing)或斜坡化(ramping)以及聲道 混頻的軟極限。
例如，F(xiàn)MM模塊104也可實現(xiàn)用于48/192、 48/96、 192/48、 96/48、 12/192、 12/96、 12/48、 24/192、 24/96和24/48 kHz的高品質(zhì)采樣率轉(zhuǎn)換(SRC)。也可 支持用于各個輸入的線性插入SRC。例如，F(xiàn)MM模塊104也可支持壓縮SPDIF、 數(shù)模轉(zhuǎn)換(DAC)和內(nèi)部集成電路聲音(I2S)輸出之間的延時平衡。此外， 例如，F(xiàn)MM模塊104也可支持音頻水印檢測、杜比低音管理以及DTS揚聲器 管理。
圖1B是根據(jù)本發(fā)明實施例的順序FMM拓撲的典型框圖。參照圖1B，示 出了用于回放和聲道混頻的系統(tǒng)的順序架構(gòu)或拓撲，其中所述系統(tǒng)可包括采樣 率轉(zhuǎn)換器(SRC ) 108 、復(fù)用和混頻(MUX/MIX )模塊110、 HDMI/SPDIF/DAC/I2S 模塊112a、 SRC112b、編碼器112c和SPDIF/HDMI模塊112d。所述系統(tǒng)還包 括解碼DSP，如圖1A中公開的解碼DSP 102。
SRC 108可包括合適的邏輯、電路和/或代碼，用于解碼DSP 102提供的 數(shù)據(jù)的采樣率轉(zhuǎn)換。MUX/MIX模塊110可包括合適的邏輯、電路和/或代碼，
用于混頻和/或復(fù)用SRC 108提供的數(shù)據(jù)。例如，MUX/MIX模塊110可傳送 處理過的數(shù)據(jù)到HDMI/SPDIF/DAC/I2S模塊112a和/或SRC 112b。例如， HDMI/SPDIF/DAC/I2S模塊112a可包括合適的邏輯、電路和/或代碼，用于處
理多種格式中至少一種格式的數(shù)據(jù)，其格式有例如高清晰多媒體接口 (HDMI)、 SPDIF、 DAC禾口/或I2S。 SRC 112b可包括合適的邏輯、電路和/ 或代碼，用于MUX/MIX模塊110提供的數(shù)據(jù)的采樣率轉(zhuǎn)換。編碼器112c可 包括合適的邏輯、電路和/或代碼，用于編碼來自SRC 112b的經(jīng)采樣率轉(zhuǎn)換的 數(shù)據(jù)。例如，SPDIF/HDMI模塊112d可包括合適的邏輯、電路和/或代碼，用 于處理編碼器112c生成的多種格式中至少一種格式的數(shù)據(jù)，其格式為例如高 清晰多媒體接口 (HDMI)、 SPDIF。
例如，從解碼DSP 102到SRC 108的通信和從SRC 108到MUX/MIX模 塊110的通信可通過多個聲道如22個聲道進行。例如，從MUX/MIX模塊110 到HDMI/SPDIF/DAC/I2S模塊112a的通信可通過14個聲道進行；從MUX/MIX 模塊no到SRC 112b的通信可通過8個聲道進行。
圖1B中公開的順序拓撲架構(gòu)可使用單個路徑，下混頻、解碼輸出、編碼 輸入在連續(xù)的管線中實現(xiàn)。在某些例子中，雖然這種拓撲架構(gòu)通過共用混頻輸 出而成本較低，但是由于解碼輸出和編碼輸入之間的延時依賴，這也會導(dǎo)致系 統(tǒng)和/或軟件設(shè)計更加復(fù)雜，如TSM或主機PI配置。在另一些例子中，如圖 1C公開的獨立拓撲架構(gòu)，由于其將用于解碼輸出和編碼輸入的混頻功能分開， 因而比較昂貴，但是由于解碼路徑和編碼路徑之間的獨立延時，其可帶來更有 效的系統(tǒng)和/或軟件設(shè)計。
圖1C是根據(jù)本發(fā)明實施例的獨立FMM拓撲的典型框圖。參照圖1C，示 出了用于可實現(xiàn)回放和聲道混頻的系統(tǒng)的獨立架構(gòu)或拓撲，其中所述系統(tǒng)包括 SRC 108禾n MUX/MIX模塊110。所述系統(tǒng)也可包括如圖IB中所示 HDMI/SPDIF/DAC/I2S模塊112a、 SRC 112b、編碼器112c、 SPDIF/HDMI模 塊112d以及解碼器DSP 102。SRC 108可包括第一SRC 109a和第二SRC 109b。 MUX/MIX模塊110可包括第一 MUX/MIX模塊111a和第二 MUX/MIX模塊 lllb。
SRC 109a、 109b可包括合適的邏輯、電路和/或代碼，用于對解碼DSP102 提供的數(shù)據(jù)進行采樣率轉(zhuǎn)換。MUX/MIX模塊11 la、 lllb可包括合適的邏輯、 電路和/或代碼，用于分別混頻和/或復(fù)用分別由SRC109a、 109b提供的數(shù)據(jù)。 MUX/MIX模塊llla、 lllb可分別傳輸處理過的數(shù)據(jù)到HDMI/SPDIF/DAC/12S 模塊112a和SRC 112B。例如，從解碼DSP 102到SRC 109a、 10%的通信和 從SRC 109a、 109b到MUX/MIX模塊llla、 lllb的通信可通過多個聲道如 22個聲道進行。例如，從MUX/MIX模塊llla到HDMI/SPDIF/DAC/12S模塊 112a的通信可通過14個聲道進行；從MUX/MIX模塊lllb到SRC 112b的通 信可通過8個聲道進行。
在某些例子中，如揚聲器管理(SM)和音頻水印檢測之類后處理功能， 可能需要將混頻的多路聲道回發(fā)到存儲環(huán)緩存器(例如DRAM緩存器)，并且 通過靈活復(fù)用和混頻(FMM)處理再次回放。在這一點上，后處理和沒有進行后 處理的輸出之間的延時平衡是必需的。由于啟用了后處理時，順序拓撲架構(gòu)的 回放和捕捉次數(shù)將比較少，連續(xù)和獨立拓撲都可用于實現(xiàn)音頻信號的回放和聲 道混頻的系統(tǒng)，例如那些用于藍光和/或HD-DVD操作的系統(tǒng)。在某些實施例 中，當使用二重解碼和編碼時，更適合使用獨立拓撲；同時當二重解碼以及揚 聲器管理和音頻水印檢測的后處理均啟用時，更適合使用獨立拓撲。
對于48 KHz回放和聲道混頻系統(tǒng)，混頻器和多聲道輸出可在48 KHz的 采樣率下工作。在這一點上，48KHz以外的采樣率下得到的輸入樣本將在48 KHz下進行采樣率轉(zhuǎn)換、混頻和回放。對于96KHz回放和聲道混頻系統(tǒng)，混 頻器和多聲道輸出可在96 KHz的采樣率下工作，并且96 KHz以外的采樣率 下得到的輸入樣本將在96KHz下進行采樣率轉(zhuǎn)換、混頻和回放。同樣的，對 于192KHz回放和聲道混頻系統(tǒng)，混頻器和多聲道輸出可在192 KHz的采樣率 下工作，并且192 KHz以外的采樣率下得到的輸入樣本將在192 KHz下進行 采樣率轉(zhuǎn)換、混頻和回放。
圖1D是根據(jù)本發(fā)明實施例的FMM頂級架構(gòu)的典型框圖。參照圖1D，示 出了圖1A公開的FMM模塊104的架構(gòu)實現(xiàn)。FMM模塊104包括元數(shù)據(jù)模 塊(MB) 120、總線仲裁器/橋接器122、緩沖模塊(BFO) 130、第一采樣率
轉(zhuǎn)換(SRC)模塊140a、第二SRC模塊140b、第一數(shù)據(jù)路徑(DP)或PCM 混頻模塊(DPO) 150a、第二數(shù)據(jù)路徑模塊(DPI) 150b、輸入-輸出模塊(IOP) 160、鎖向環(huán)(PLL) 124、 FMM公共內(nèi)部(FCI)接口仲裁器139、 147a、 147b、 157a和157b，以及FCI接口整合模塊138、 149a、 149b和159。
圖ID中公開的FMM的典型架構(gòu)可包括各種類型的數(shù)據(jù)流。 一種數(shù)據(jù)流 為從解碼環(huán)形緩沖器到音頻回放輸出的解碼數(shù)據(jù)流。另一數(shù)據(jù)流為從解碼環(huán)形 緩沖器到編碼輸入環(huán)形緩沖器的編碼數(shù)據(jù)流。這些數(shù)據(jù)流可共用同一數(shù)據(jù)管 線，使用數(shù)據(jù)拉動模型作為流控制方式。該管線級可包括BFO 130、 SRCO 140a、 SRC1 140b、 DP0 150a、 DPI 150b和IOP 160。這些數(shù)據(jù)可進行速率控制和/或 從IPO160拉動。例如，每一級都可包括一個處理單元和多個小FIFO緩沖器 作為管線緩沖器。每個聲道對可使用一個FIFO緩沖器。當FIFO緩沖器中的 空間可用時，在請求被多個FIFO緩沖器之間的循環(huán)仲裁批準以后，處理單元 可處理數(shù)據(jù)以填充FIFO緩沖器。
MB 120可包括合適的邏輯、電路和/或代碼，用于生成元數(shù)據(jù)信息以傳送 給FM模塊104的其它部分，用于處理音頻信息。在這一點上，例如，MB 120 可通過總線仲裁器/橋接器122傳輸元數(shù)據(jù)信息，例如幀頭指示器和/或混頻系 數(shù)。例如，MB 120可向BF0 130、SRC模塊140a禾口 140b、DP0 150a和DPl 150b 和/或IOP 160傳輸元數(shù)據(jù)信息。
BF0 130可包括客戶模塊(client module) 132、多個FIFO 134和多個緩 沖器135?？蛻裟K132可包括合適的邏輯、電路和/或代碼，用于如圖1A中 所示的FMM 104和存儲器(如存儲器106)之間的數(shù)據(jù)傳輸。在這一點上， 舉例來說，這個存儲器可以是DRAM存儲器。FIFO 134可包括合適的邏輯、 電路和/或代碼，用于先進先出數(shù)據(jù)存儲操作?？蓪IFO 134作如下標記sfifoO 到sfifo23用于源FIFO(源先進先出寄存器)；dfifo0到dfifo3用于目標FIFO(目 標先進先出寄存器)。緩沖器135可包括合適的邏輯、電路和/或代碼，用于存 儲數(shù)據(jù)?？蓪彌_器135如下標記標記與FIFO sfifo0到sfifo23相關(guān)的緩沖 器為bf0到bf23;標記與FIFO dfifol到dfifo3相關(guān)的緩沖器為bf0到bf3 。
例如，客戶模塊132、 FIFO sfifo0、 sfifol2禾Bdfifo3，以及與dfifo3相關(guān)
的緩沖器bfD、 bfl2和bf3可為編碼和解碼路徑功能所共享。例如，F(xiàn)IFO sfifol 到sfifoll和緩沖器bfl到bfll可用于解碼路徑功能。例如，F(xiàn)IFO sfifo13到 sfifo23和dfifoO到dfifo2以及與FIFO dfifoO到dfifo2相關(guān)的緩沖器bf13到bf23 及bf0到bf2可用于編碼路徑功能。
SRC0 140a可包括客戶機仲裁/輸入數(shù)據(jù)獲取模塊142a、多個采樣率控制 器144a和多個緩沖器146a?？蛻魴C仲裁/輸入數(shù)據(jù)獲取模塊142a可包括合適 的邏輯、電路和/或代碼，用于SRC0 140a和FCI仲裁器139之間的數(shù)據(jù)傳輸。 采樣率控制器144a可包括合適的邏輯、電路和/或代碼，用于聲道速率的調(diào)整。 采樣率控制器144a可標記為src_bp0到src—bpll 。緩沖器146a可包括合適的邏 輯、電路和/或代碼，用于存儲數(shù)據(jù)。緩沖器146a可標記為bfD到bfll。 src_bp0 和bf0可為編碼和解碼路徑功能所共享，而src_bpl到src—bpll和bfl到bfll 可用于解碼路徑功能。
SRC1 140b可包括客戶機仲裁/輸入數(shù)據(jù)獲取模塊142b、多個采樣率控制 器144b和多個緩沖器146b。客戶機仲裁/輸入數(shù)據(jù)獲取模塊142b可包括合適 的邏輯、電路和/或代碼，用于SRC1 140b和FCI仲裁器139之間的數(shù)據(jù)傳輸。 采樣率控制器144b可包括合適的邏輯、電路和/或代碼，用于聲道速率的調(diào)整。 采樣率控制器144b可標記為src_bp0到src_bpll 。緩沖器146b包括合適的邏輯、 電路和/或代碼，用于存儲數(shù)據(jù)。緩沖器146b可標記為bfO到bfl 1。 src.bpO和 bfD可為編碼和解碼路徑功能所共享，而src.bpl到src_bpll和bfl到bfll可用 于解碼路徑功能。
DPO 150a可包括客戶機仲裁/輸入數(shù)據(jù)獲取模塊152a、多個混頻器154a、 多個音量控制器(VC) 155a和多個緩沖器156a?？蛻魴C仲裁/輸入數(shù)據(jù)獲取模 塊152a可包括合適的邏輯、電路和/或代碼，用于DPO 150a和FCI整合器 (merger) 149a之間的數(shù)據(jù)傳輸。混頻器154a可包括合適的邏輯、電路和/或代 碼，用于各種音頻混頻操作?；祛l器154a可標記為mix0到mix7。音量控制 器155a可包括合適的邏輯、電路和/或代碼，用于在音頻混頻操作中控制音量。 音量控制器155a可標記為vc0到vc7。緩沖器156a包括合適的邏輯、電路和/ 或代碼，用于存儲數(shù)據(jù)。緩沖器156a可標記為bfD到bf15。在這一點上，例
如，兩個緩沖器156a可與一個音頻聲道相關(guān)聯(lián)。mix0、 vc0和bf0可為編碼和 解碼路徑功能所共享，而mixl到mix7、 vcl到vc7、 bf2到bfl5可用于解碼 路徑功能。
DPI 150b可包括客戶機仲裁/輸入數(shù)據(jù)獲取模塊152b、多個混頻器154b、 多個音量控制器(VCs) 155b和多個緩沖器156b。客戶機仲裁/輸入數(shù)據(jù)獲取 模塊152b可包括合適的邏輯、電路和/或代碼，用于DP1 150b和FCI整合器 149b之間的數(shù)據(jù)傳輸?；祛l器154b可包括合適的邏輯、電路和/或代碼，用于 各種音頻混頻操作?；祛l器154b可標記為mix0到mix7。音量控制器155b可 包括合適的邏輯、電路和/或代碼，用于在音頻混頻操作中控制音量。音量控 制器155b可標記為vc0到vc7。緩沖器156b包括合適的邏輯、電路和/或代碼， 用于存儲數(shù)據(jù)。緩沖器156b可標記為bfD到bf15。在這一點上，例如兩個緩 沖器156b可與一個音頻聲道相關(guān)聯(lián)。MixO、 vc0和b )可為編碼和解碼路徑 功能所共享，而mixl到mix7、 vcl到vc7、 bf2到bfl5用于編碼路徑功能。
DPO 150a和DPl 150b可用于提供如下操作使用8-聲道成對混頻器的 16到1聲道混頻、音頻混頻器內(nèi)的二重乒乓效應(yīng)系數(shù)組、系數(shù)平滑和/或軟極 限操作。例如，從數(shù)據(jù)路徑(DP)輸出端到輸入端的反饋環(huán)可實現(xiàn)來自主、 次和音響效果混頻的輸出端的7.1聲道PCM進一步下混頻到5.1聲道，用于 編碼或立體聲輸出。
IOP 160可包括客戶機仲裁/輸入數(shù)據(jù)獲取模塊161、 MS模塊162、 SPDIF 模塊163a、 HDMI模塊163b、 DAC_VC0模塊164a、多個I2S輸出模塊164b、 多個捕捉寄存器165、仲裁模塊166和I2S輸入模塊(I2S_in) 167。例如，多 個12S輸出模塊164b可標記為I2S0—out到I2S4—out。例如，多個捕捉寄存器 165可標記為cap—reg0到cap—reg3?？蛻魴C仲裁/輸入數(shù)據(jù)獲取模塊161可包括 合適的邏輯、電路和域代碼，用于IOP 160和FCI整合器159之間的數(shù)據(jù)傳 輸。MS模塊162可包括合適的邏輯、電路和/或代碼，用于客戶機仲裁/輸入 數(shù)據(jù)獲取模塊161和SPDIF模i央163a和/或HDMI模塊163b之間的數(shù)據(jù)傳輸。 SPDIF模塊163a可包括合適的邏輯、電路和/或代碼，用于按照索尼/飛利浦數(shù) 字接口 (SPDIF)處理音頻信息。HDMI模塊163b可包括合適的邏輯、電路 和/或代碼，用于按照高清晰多媒體接口 (HDMI)處理音頻信息。
DAC_VC0模塊164a可包括合適的邏輯、電路和/或代碼，通過執(zhí)行音頻 信號的數(shù)模轉(zhuǎn)換來調(diào)整音頻信號的音量。多個I2S輸出模塊164b可包括合適 的邏輯、電路和/或代碼，用于按照I2S接口處理音頻信息。多個捕捉寄存器 165可包括合適的邏輯、電路和/或代碼，用于存儲捕捉到的音頻信息。例如， 仲裁模塊166可包括合適的邏輯、電路和/或代碼，用于在多個捕捉寄存器165 之間做出選擇，以通過目標FIFO dfifoO到dfifo3向BF0 130提供反饋。I2S—in 167可包括合適的邏輯、電路和域代碼，用于接收與I2S接口相容的數(shù)據(jù)。
MS 162、 SPDIF模塊163a、 HDMI模塊163b、仲裁模塊166和I2S—in 167 可為編碼和解碼路徑功能所共享。DAC_VC0模塊164a和多個I2S輸出模塊 164b可用于解碼路徑功能。多個捕捉寄存器165可用于編碼路徑功能。
IOP 160可從PLL 124接收至少一個時鐘或參考信號。在這一點上，例如， PLL 124可包括合適的邏輯、電路和/或代碼，用于生成支持多個數(shù)據(jù)速率的時 鐘或參考信號。FCI仲裁器139、 147a、 147b、 157a和157b可包括合適的邏 輯、電路和/或代碼，用于在FMM104的一級向另一級通信生成的至少一個輸 出信號中做出選擇。例如，F(xiàn)CI仲裁器可使用能實現(xiàn)兩級優(yōu)先級輪轉(zhuǎn)方法的狀 態(tài)機。FCI整合器138、 149a、 14%和159可包括合適的邏輯、電路和/或代碼， 用于整合由FMM 104的一級向另一級通信生成至少一個輸出信號。
在圖1D中公開的本發(fā)明的典型實施例中，F(xiàn)MM104可通過48個聲道、 24個FIFO和/或48個環(huán)形緩沖器，用于24回放，每個回放采用2個聲道。 在本發(fā)明的一個典型實施例中，F(xiàn)MM可通過8個聲道、4個FIFO禾B/或8個 環(huán)形緩沖器，用于4個捕捉，每個捕捉采用2聲道。例如，F(xiàn)MM 104還可實 現(xiàn)8輸出，更確切地說，就是16個聲道的立體聲或多聲道輸出。該輸出可包 括用于PCM或壓縮音頻的SPDIF輸出、用于下混頻立體聲音頻的DAC輸出、 用于7.1聲道和下混頻立體聲的至少兩個I2S輸出，和/或HDMI輸出，并可與 其它輸出格式共用。FMM 104還可實現(xiàn)在IOP 160中而不是在BF0 130執(zhí)行 的I2S輸出，以使IOP 160能夠基于PLL 124處理I2S輸入和I2S輸出時鐘， 因為BF0 130可基于系統(tǒng)時鐘運行。
在圖1D中公開的FMM104可實現(xiàn)多聲道程序，允許在BF0 130、 SRCO 140a、 SRC1140b，、 DPO 150a、 DPI 150b和/或IOP 160中處理一個聲道組。在 這一點上， 一個聲道組中的每個聲道對可共用組標志符(ID)。 一個組中的聲 道可使用連續(xù)的聲道ID序列來標記。例如，組ID數(shù)字可以是第一聲道對ID或 管線FIFO。與管線緩沖器相關(guān)聯(lián)的仲裁器可將聲道組當作單個客戶機來處理， 更確切地說，當組中的其余客戶機也在向仲裁器請求時，處理第一個客戶機對 仲裁器的請求。當這個請求被批準以后，可按照每個聲道在其所在組中的ID 順序?qū)ζ湔埱筮M行處理。這種方式可確保FMM數(shù)據(jù)路徑上的聲道同步并還可 簡化混頻系數(shù)的調(diào)整。
在圖1D中公開的FMM 104還支持元數(shù)據(jù)信息的使用。元數(shù)據(jù)可是次音頻 句法(syntax)的一部分，攜帶主音頻和次音頻之間的動態(tài)混頻系數(shù)，以及混 頻功能中的更新的與次音頻幀定界對準所需的動態(tài)系數(shù)。元數(shù)據(jù)消息和幀信息 可從解碼DSP 102傳送到FMM 104，然后用于控制DPO 150a和/或DPl 150b內(nèi)的 混頻操作，以減弱計時需求以實現(xiàn)對準。在這一點上，例如，F(xiàn)MM104可支持 DP0 150a和/或DPl 150b中的元數(shù)據(jù)緩沖器、預(yù)先格式化的消息、消息解包器、 PCM標記和/或二重乒乓效應(yīng)系數(shù)組，并支持MI作控制接口 。
在圖1D中公開的FMM104可將采樣率轉(zhuǎn)換管線模塊與數(shù)據(jù)路徑模塊分 開，以便實現(xiàn)多采樣率轉(zhuǎn)換操作。在這一點上，所支持的采樣率轉(zhuǎn)換功能包括 高質(zhì)量的SRC，更確切地說，例如具有優(yōu)于-120dB噪聲抑制的SRC，比率為4/1、 1/4、 2/1和/或1/2。該采樣率轉(zhuǎn)換功能也包括回送路徑以支持比率在0和2之間 的串行SRC操作和/或線性插入。
FMM104可在各種組件中使用共用內(nèi)部接口 (FCI)以便可基于特征需求 增加或移除組件，而不會在各種FMM104組件間引起接口兼容性問題。例如， FCI可使用24-比特數(shù)據(jù)總線及多個信號。例如，F(xiàn)CI支持的多個信號包括請求 (REQ)信號、確認應(yīng)答(ACK)信號、無確認應(yīng)答(NOACK))信號、標識 (ID)信號、數(shù)據(jù)(DATA)信號、標記(TAG)信號、聲道指示器(CH—LEFT0 RIGH1)信號。
REQ信號為用于請求一對左和右采樣的輸入信號。在本發(fā)明的典型實施
例中，當有數(shù)據(jù)請求時，REQ信號在系統(tǒng)時鐘的上升沿上為高，而當?shù)诙嗀CK 信號為高或NOACK信號為高時，REQ信號為低。通常，REQ信號可由例如兩 個連續(xù)ACK信號來響應(yīng)，第一ACK信號為左聲道采樣和標記，第二ACK信號 為右聲道采樣和標記。當FCI的輸出客戶機不可用時，輸出NOACK信號且REQ 信號被無效。ACK信號可為用于確認請求步驟的輸出信號。例如，每個請求 可由兩個ACK信號來響應(yīng)。每個ACK信號可為一個時鐘寬。NOACK信號是 在當前客戶機不可用或請求的客戶機ID不合法時用于指示沒有確認應(yīng)答的輸 出信號。NOACK信號可終止向無效模塊的請求并防止狀態(tài)機掛機或死鎖。
ID信號為包括多個比特的輸入信號，對應(yīng)于管線模塊中的輸出聲道對的 標識。例如，ID信號可用于識另ljFMM104內(nèi)部模塊內(nèi)的客戶機和/或識另ljFMM 104內(nèi)部模塊。DATA信號可為包括多個比特的輸出信號，對應(yīng)于左或右聲道采 樣。DATA信號的一部分可用于回放數(shù)據(jù)，而另一部分用于捕獲數(shù)據(jù)，因為捕 獲的數(shù)據(jù)可以是PCM或壓縮數(shù)據(jù)，在此例如，該壓縮數(shù)據(jù)可以是16比特或32 比特。當CH一LEFT0，RIGHT1信號為低時，DATA信號中的數(shù)據(jù)可為左聲道采樣， 當CHJLEFT0一RIGHT1信號為高時，DATA信號中的數(shù)據(jù)可為右聲道采樣。例如， 當ACK信號在系統(tǒng)時鐘的上升沿為高時，DATA信號有效。
TAG信號為包括多個比特的輸出信號，其對應(yīng)于左或右聲道采樣標記。 當CIiLEFT(^RIGHTl信號為低時，TAG信號為左聲道采樣標記，當CH—LEFTO RIGHT1信號為高時，TAG信號為右聲道采樣標記。例如，當ACK信號在系統(tǒng) 時鐘上升沿上為高時，TAG信號有效。CH—LEFTO—RIGHT1信號為輸出信號， 當CH—LEFT0—RIGHT1信號為低時，可用于指示左聲道采樣；當CH—LEFTO— RIGHT1信號為高時，可用于指示右聲道采樣。例如，當ACK信號在系統(tǒng)時鐘 上升沿上為高時，CH工EFT0—RIGHT1信號有效。
對于某些應(yīng)用，如對于某些藍光規(guī)范，可在次音頻中定義元數(shù)據(jù)，攜帶 用于主和次音頻程序之間進行音頻混頻的動態(tài)系數(shù)。在這一點上，在混頻操作 過程中，所述系數(shù)需要與次音頻幀邊界對準。此外，元數(shù)據(jù)中的該系數(shù)可隨每 一幀而進行動態(tài)更新。
例如，因為主和次解碼PCM之間的混頻操作可由FMM104完成，而在解碼的PCM或現(xiàn)有的混頻硬件中都沒有可用的幀信息，因此從解碼DSP 102到 FMM104中的混頻硬件的數(shù)據(jù)路徑可能既需要傳送幀信息也需要傳送系數(shù)。此 外，由于混頻操作中所使用的系數(shù)需要在混頻過程中在合適的時間、正確的幀 邊界內(nèi)進行更新，因此在FMM 104混頻硬件和解碼DSP 102之間需要有同步接n。
圖1E是根據(jù)本發(fā)明實施例的編碼DSP和FMM模塊之間的元數(shù)據(jù)流和操 作的典型框圖。參照圖1E，示出了如圖IA公開的主機處理器IOO、 FMM104、 解碼DSP 102以及存儲器106。 FMM 104包括MB模塊120、 BF模塊176、 SRC模塊180、 DP模塊182以及IOP模塊188。 MB模塊120包括第一元數(shù)據(jù) 緩沖器(元數(shù)據(jù)緩沖器O) 172a、第二元數(shù)據(jù)緩沖器(元數(shù)據(jù)緩沖器l) 172b、 控制單元174、元數(shù)據(jù)解包器175。 BF模塊176可包括存儲地址管理器177、 解碼PCM幀(SCB)客戶機179以及FIFO 178。 FIFO 178可包括PCM標記 模塊178a。 DP模塊182可包括第一混頻系數(shù)庫(mixing coeff. bank 0) 184a、 第二混頻系數(shù)庫(mixing coeff. bank 1) 184b以及混頻器186。圖IE中公開的 至少一部分組件對應(yīng)圖ID中公開的FMM 104組件。
例如，解碼DSP 102可生成向MB模塊120傳送的元數(shù)據(jù)消息和/或通過 存儲器106向BF模塊176傳送的解碼PCM幀。元數(shù)據(jù)緩沖器172a和172b 可包括合適的邏輯、電路和/或代碼，用于存儲通過數(shù)據(jù)總線接收自解碼DSP 102的元數(shù)據(jù)消息?？刂茊卧?74可包括合適的邏輯、電路和/或代碼，用于處 理通過數(shù)據(jù)總線來自解碼DSP102的元數(shù)據(jù)消息計數(shù)器。元數(shù)據(jù)消息計數(shù)器可 用于指示元數(shù)據(jù)緩沖器中可用的元數(shù)據(jù)消息的數(shù)量。
元數(shù)據(jù)解包器175可包括合適的邏輯、電路和/或代碼，用于根據(jù)元數(shù)據(jù)緩 沖器172a、 172b和控制單元174生成或存儲的信息生成混頻系數(shù)信息和/或幀頭 指示器。例如，可能存在不止一個的元數(shù)據(jù)解包器175用于不止一個的數(shù)據(jù)流 或路徑。元數(shù)據(jù)解包器175可通過信號181向BF模塊176傳送例如幀頭指示器， 向DP模塊182傳送混頻系數(shù)。例如，MB模塊120也可通過信號183選擇混頻系 數(shù)庫184a或混頻系數(shù)庫184b 。
存儲地址管理器177可包括合適的邏輯、電路和/或代碼，用于管理存儲器
地址。在這一點上，存儲地址管理器177可使用元數(shù)據(jù)解包器175提供的幀頭指 示器。SCB客戶機179可包括合適的邏輯、電路和/或代碼，用于從存儲器106 接收解碼PCM幀信息。SCB客戶機179也可從存儲地址管理器177接收信息以用 于處理接收到的解碼PCM幀。FIF0178可包括合適的邏輯、電路和/或代碼，用 于先進先出存儲處理后的解碼PCM幀信息。PCM標記模塊178a可包括合適的 邏輯、電路和/或代碼，用于標記FIF0178中的已處理的解碼PCM幀的幀頭。在 這一點上，PCM標記模塊178a可使用至少一個信號指示由存儲地址管理器177
提供的幀信息的幀頭。
SRC模塊180可包括合適的邏輯、電路和/或代碼，用于來自BF模塊176的 經(jīng)處理的解碼PCM幀的采樣率轉(zhuǎn)換?；祛l系數(shù)庫184a和184b可包括合適的邏 輯、電路和/或代碼，用于存儲通過信號181從MB模塊120接收的混頻系數(shù)?；?頻器186可包括合適的邏輯、電路和/或代碼，用于從混頻系數(shù)庫184a和184b選 擇一組混頻系數(shù)以用于混頻來自SRC模塊180的經(jīng)采樣率轉(zhuǎn)換的PCM幀?；祛l 器186可基于對應(yīng)于的元數(shù)據(jù)信息，將主音頻信息(例如，支持7個主揚聲器和 一個亞低音揚聲器的7.1聲道主音頻)和次音頻信息(例如，支持5個次揚聲器 和一個亞低音揚聲器的5.1聲道次音頻)和/或96 KHz 8個聲道的單聲道音效混 頻以生成混頻輸出音頻數(shù)據(jù)。IOP 188可包括合適的邏輯、電路和域代碼，用 于拉動生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。所述多個管線級可為以下的 一個或多個緩沖級，如BF模塊176;采樣率轉(zhuǎn)換級，如SRC模塊180;數(shù)據(jù) 處理級，如DP模塊182，以及輸入/輸出級，如IOP模塊188。
在操作中，當次音頻在解碼DSP 102中解碼時，元數(shù)據(jù)和幀信息可通過并 存儲在MB模塊120的緩沖器中。元數(shù)據(jù)和/或幀信息可存儲到元數(shù)據(jù)緩沖器 172a和/或172b中。此外，系數(shù)和幀信息均可在適當?shù)臅r間傳輸?shù)紹F模塊176 和DP模塊182的配置寄存器以校準混頻系數(shù)與幀邊界。使用消息計數(shù)作為元數(shù) 據(jù)解包器175和解碼DSP 102之間的接口，以及使用消息計數(shù)作為元數(shù)據(jù)解包器 175和具有兵乓系數(shù)庫184a和184b的DP模塊182之間的消息索引，可實現(xiàn)計時 控制的減緩。
在這一點上，在解碼次音頻幀時，元數(shù)據(jù)緩沖器172a和172b可存儲從解
碼DSP 102通過總線寫入的預(yù)先格式化的消息。因為FMM 104中解碼和編碼路 徑都存在多個數(shù)據(jù)流，因而可運行多個元數(shù)據(jù)緩沖器以允許對應(yīng)的元數(shù)據(jù)消息 流并行從解碼DSP 102傳輸?shù)紽MM 104。元數(shù)據(jù)解包器175可用于在無限制的 時間內(nèi)處理和傳送消息到多個FMM104配置寄存器。例如，在元數(shù)據(jù)模塊120 中可有一個8比特的消息計數(shù)器。當解碼DSP 102將新的消息存儲到元數(shù)據(jù)緩沖 器后，可由解碼DSP102將該計數(shù)器加1。當消息經(jīng)元數(shù)據(jù)解包器175處理并發(fā) 送到BF模塊176和域DP模塊182以后，該計數(shù)器減l。當消息計數(shù)器的值大于O 且來自DP模塊182的控制信號符合一個或多個條件時，元數(shù)據(jù)解包器175可開 始處理消息。這些條件可以是動態(tài)改變的或是預(yù)先設(shè)定的。在本發(fā)明的一個典 型實施例中，可運行兩個元數(shù)據(jù)解包器175用于兩個元數(shù)據(jù)信息流。當正從其 它混頻系數(shù)庫讀出系數(shù)用于混頻操作時，DP模塊182內(nèi)的一個混頻系數(shù)庫中的 混頻系數(shù)可從元數(shù)據(jù)模塊120更新。
一個典型的元數(shù)據(jù)消息包括如環(huán)形緩沖器中解碼PCM幀的幀頭地址 (fmme_start_address)信號、索引(4-比特元數(shù)據(jù)索引(MI))、有效比特和/ 或用于主和次音頻的混頻系數(shù)。例如，元數(shù)據(jù)解包器175可通過信號181傳送 frame_start—adress、 MI和有效比特到BF模塊176，且傳輸混頻系數(shù)到DP模塊182。
在本發(fā)明的典型實施例中，每個PCM采樣的標記(如8比特標記)可與每 個24比特PCM相關(guān)，以攜帶來自BF模塊176、 SRC模塊180、 DP模塊182和輸入 -輸出模塊(IOP)(如圖1D中的I0P160)的邊信息(side information),使得這 些模塊在接收并處理每個PCM時可使用所述邊信息。所述邊信息可包括PCM 有效比特、PCM插入比特以及元數(shù)據(jù)索引。4比特的MI可直接從元數(shù)據(jù)消息中 復(fù)制得到，并且由解碼DSP102對其遞增以跟隨消息序列。當新的frame^art— adress和新遞增的MI加載入BF模塊176配置寄存器時，解碼DSP 102可設(shè)置消息 中的有效比特的值為l。 BF模塊176可使用frame一startadress識別接收到的幀中 的第一PCM采樣，且新遞增的MI將放置到用于幀的PCM采樣的8比特PCM標記 中。稍后DP模塊182接收PCM標記中的MI，用于主和次音頻之間的混頻。在 某些實施例中，DP模塊182可使用MI的最低有效比特以選擇兩個混頻系數(shù)庫中 的一個用于混頻操作。
DP模塊182接收到的PCM標記中的MI也可輸出返回給元數(shù)據(jù)解包器175 。 元數(shù)據(jù)解包器175可使用PCM標記中的MI和相關(guān)的信息計數(shù)器作為控制接口， 以確定下一元數(shù)據(jù)信息需要進行處理并發(fā)送到BF模塊176和/或DP模塊182的 時機。MI可向元數(shù)據(jù)解包器175指示BF模塊176和DP模塊182接收到的最后一 個消息，以及DP模塊182正在訪問的混頻系數(shù)庫。例如，在消息計數(shù)器大于0 的情況中，元數(shù)據(jù)緩沖器中的下一消息中的MI為來自DP模塊182的索引加1， 則將處理并發(fā)送緩沖器中的下一消息。在本發(fā)明的典型實施例中，在DP模塊 182和每個元數(shù)據(jù)解包器175之間可有兩個MI接口以允許處理兩個元數(shù)據(jù)消息 流。
圖1F是根據(jù)本發(fā)明實施例的元數(shù)據(jù)模塊架構(gòu)的典型框圖。參照圖1F，示 出了元數(shù)據(jù)模塊120的一部分，包括第一元數(shù)據(jù)緩沖器(元數(shù)據(jù)緩沖器0)172a、 第二元數(shù)據(jù)緩沖器(元數(shù)據(jù)緩沖器l) 172b、第一元數(shù)據(jù)解包器(元數(shù)據(jù)解包 器0) 175a、第二元數(shù)據(jù)解包器(元數(shù)據(jù)解包器l) 175b和總線接口 190。元 數(shù)據(jù)解包器175a和175b可與圖1E中公開的元數(shù)據(jù)解包器175相似或基本相 同。例如，總線接口 190可包括合適的邏輯、電路和/或代碼，用于MB模塊 120與FMM模塊104的至少一個組件之間的通信。在這一點上，總線接口 l卯 可與BF模塊176、 SRC模塊180和/或DP模塊182通信。
元數(shù)據(jù)緩沖器172a和172b中的一個可用于回放路徑中的音頻混頻，而另 一個用于編碼路徑。然而，元數(shù)據(jù)緩沖器的使用并不僅限于回放路徑或編碼路 徑。在本發(fā)明的典型實施例中，當編碼和解碼路徑均可用時，解碼DSP 102 可向元數(shù)據(jù)緩沖器均存儲同樣的消息，并可控制不同的消息計數(shù)器。在使用兩 個消息計數(shù)器的情況中，解碼DSP 102可向元數(shù)據(jù)緩沖器172a和172b中的一 個存儲一個消息，并控制兩個消息計數(shù)器和其中一個緩沖器的兩個地址組。在 另一個例子中，兩個獨立的消息流流經(jīng)兩個元數(shù)據(jù)緩沖器172a和172b以及 MB模塊120中的兩個元數(shù)據(jù)解包器175a和175b;并且所述兩個消息流可用 于控制兩個獨立的混頻器組。例如，元數(shù)據(jù)緩沖器172a和172b可在單端口 RAM中實現(xiàn)。元數(shù)據(jù)緩沖器的每個入口都可在RBUS地址范圍內(nèi)編址。
在每個元數(shù)據(jù)解包器175a和175b中可有一個或多個硬件配置寄存器。
MB模塊120可經(jīng)配置后執(zhí)行多個操作。例如，當MB使能信號為O時，可復(fù) 位對應(yīng)的元數(shù)據(jù)解包器，且合適的元數(shù)據(jù)消息計數(shù)信號和其它內(nèi)部狀態(tài)也復(fù)位 為0。在另一個例子中，主機處理器100或解碼DSP 102均可配置MB模塊120 地址寄存器。在這一點上，合適的元數(shù)據(jù)解包器可基于混頻器選擇信號啟用， 該信號指示DP模塊182中的最后一個混頻器使用該元數(shù)據(jù)解包器。
當解碼DSP 102接收并解碼來自次音頻的新元數(shù)據(jù)并生成新的元數(shù)據(jù)消 息時，解碼DSP102可在MB模塊120中的元數(shù)據(jù)緩沖器中寫入新的元數(shù)據(jù)消 息。解碼DSP102也可更新元數(shù)據(jù)緩沖器寫地址，并遞增對應(yīng)的元數(shù)據(jù)消息計 數(shù)器。在元數(shù)據(jù)解包器175a和/或175b處理完一個元數(shù)據(jù)塊后，消息計數(shù)器 減1。
當元數(shù)據(jù)解包器175a和/或175b可用時，元數(shù)據(jù)解包器可在元數(shù)據(jù)消息 計數(shù)器非0時可檢測到元數(shù)據(jù)緩沖器中有新的元數(shù)據(jù)消息。元數(shù)據(jù)解包器175a 和/或175b可解碼消息頭中的元數(shù)據(jù)MI和塊長度。在這一點上，在該消息是 自復(fù)位發(fā)生以來的第一消息時，元數(shù)據(jù)解包器175a和/或175b可盡快處理所 述元數(shù)據(jù)消息。在所述消息不是自復(fù)位發(fā)生以來的第一消息時，元數(shù)據(jù)解包器 175a和減175b可比較緩沖器中新消息中的MI和來自混頻器的MI。當緩沖 器信息中的MI等于混頻器中的MI加1時，元數(shù)據(jù)解包器可將該消息中的每 個寄存器內(nèi)容寫入FB模塊176和DP模塊182的總線地址。在處理完消息中 的所有入口后，元數(shù)據(jù)解包器將配置寄存器中的消息計數(shù)器減1。
在元數(shù)據(jù)緩沖器的MI不等于混頻器中的MI加2時，元數(shù)據(jù)解包器等到 混頻器中的MI增加時再盡快處理該消息。這表示BF模塊176和DP模塊182 未使用前一消息，因而下一消息將等到元數(shù)據(jù)緩沖器的MI等于混頻器的MI 加1時再處理。在元數(shù)據(jù)緩沖器的MI與混頻器的MI相等或元數(shù)據(jù)緩沖器的 MI大于混頻器的MI加2的情況下，下一消息可能不在正確的序列內(nèi)，因而 元數(shù)據(jù)解包器將生成錯誤信號。在這一點上，元數(shù)據(jù)解包器將等待，直到解碼 DSP 102生成復(fù)位信號。
因為可使用例如單端口RAM來實現(xiàn)元數(shù)據(jù)緩沖器，讀取或?qū)懭胄盘?如 外部RBUS寫入或來自解碼DSP 102或主機處理器的讀取信號)將比內(nèi)部讀取信號具有更高的優(yōu)先級。例如，消息的更新可達到每幀一次。消息處理速率 受到一對采樣從環(huán)形緩沖器到混頻器輸出所需的時間的限制。在消息輸入速率
高于FMM模塊104處理的速率的情況下，會發(fā)生元數(shù)據(jù)緩沖器溢出的情況。 圖2A是根據(jù)本發(fā)明實施例的靈活復(fù)用器和混頻器公共內(nèi)部接口的時序 圖。參照圖2A，示出了系統(tǒng)時鐘信號(SYSTEM_CLK) 202、請求信號(REQ) 204、 10比特標識信號(ID[9:0])206、確認(ACK)信號208、無確認(NOACK)) 信號210、聲道狀態(tài)(CH，LEFT0.RIGH1)信號212、24比特數(shù)據(jù)信號(data[23:0]) 214、 8比特標記信號(tag[7:0]) 216。應(yīng)當理解，標識信號206、數(shù)據(jù)信號214 和標記信號216并不只限于在此所公開的長度。相應(yīng)地，在不離開本發(fā)明的精 神和范圍情況下，也可使用其它比特長度。
靈活復(fù)用器和混頻器(FMM)共用內(nèi)部接口 (FCI)可實現(xiàn)內(nèi)部FMM模 塊之間接口的標準化。請求信號(REQ) 204表示對一對左和右聲道采樣的請 求。當有數(shù)據(jù)請求時，可在系統(tǒng)時鐘信號(SYSTEM CLK) 202的上升沿上設(shè) 置REQ204為高。當?shù)诙嗀CK208為高或NOACK210為高時，REQ204信號為 低。ACK208表示對請求步驟的確認應(yīng)答。每個請求可由兩個ACK來響應(yīng)。例 如，當信道狀態(tài)信號(CH_LEFT0_RIGHT1) 212設(shè)為低時，第一ACK用于左聲 道采樣。例如，當信道狀態(tài)信號(CH—LEFTO—RIGHT1)212設(shè)為高時，第二ACK 用于右聲道采樣。例如，每個ACK信號可為一個時鐘寬。NOACK210可在當 前客戶機不可用或請求的客戶機ID不合法時，表示沒有確認應(yīng)答。NOACK 210 可終止向無效模塊的請求并防止狀態(tài)機掛機或死鎖。
標識信號(如10比特標志符信號(ID[9:0p 206)表示FMM管線模塊內(nèi) 的輸出聲道對的ID。例如，6比特ID[5:0]可用于FMM模塊104內(nèi)的客戶機， 例如BF模塊176、 SRC模塊180、 DP模塊182或IOP模塊160。典型的24 比特數(shù)據(jù)信號(data [23:0])214表示用于回放的數(shù)據(jù)。例如，當信道狀態(tài)信號(CH LEFTO—RIGHT1) 212為高時，所述數(shù)據(jù)為左聲道采樣。例如，當信道狀態(tài)信 號(CH—LEFT0_RIGHT1)212為低時，所述數(shù)據(jù)為右聲道采樣。例如，當ACK208 在SYSTEM—CLK 202的上升沿為高時，典型的24比特數(shù)據(jù)信號(data [23:0])214 有效。在本發(fā)明的另一實施例中，數(shù)據(jù)信號可為32比特數(shù)據(jù)信號[31:0]。典型
的8比特標記信號(tag[7:0])表示左聲道或右聲道采樣標記。例如，當信道 狀態(tài)信號(CHJLEFT(^RIGHT1 )212設(shè)為低時，典型的8比特標記信號(tag[7:0]) 216表示左聲道采樣標記。在本發(fā)明的典型實施例中，當信道狀態(tài)信號(CH LEFT0_RIGHT1) 212設(shè)為高時，典型的8比特標記信號(tag[7:0]) 216表示 右聲道采樣標記。在ACK 208在SYSTEM—CLK 202的上升沿為高時，標記信 號(tag[7:0]) 216有效。
圖2B是根據(jù)本發(fā)明實施例的當請求的客戶機不可用時靈活復(fù)用器和混頻 器公共內(nèi)部接口的時序圖。參照圖2B，示出了系統(tǒng)時鐘信號(SYSTEM-CLK) 222、請求信號(REQ) 224、 10比特標識信號(ID[9:0]) 226、確認(ACK) 信號228、無確認(NOACK))信號230、聲道狀態(tài)(CH_LEFT0JRIGH1)信號 232、 24比特數(shù)據(jù)信號(data[23:0]) 234、 8比特標記信號(tag[7:0]) 236。各 個信號已在圖2A中進行了充分的描述。應(yīng)當理解，標識信號226、數(shù)據(jù)信號 234和標記信號236的長度并不只限于在此所公開的長度。相應(yīng)地，在不離開 本發(fā)明的精神和范圍情況下，也可使用其它比特長度。
在本發(fā)明典型實施例中，當請求的客戶機不可用的情況下，NOACK230 可設(shè)為高，且當NOACK復(fù)位為低時，REQ224將被無效。根據(jù)本發(fā)明的實施 例，F(xiàn)CI接口可實現(xiàn)為具有最小信號計數(shù)以及足夠的信息流，且對于DP模塊 182中使用的縱橫交叉功能來說是有成本效率的。FCI接口也可用于處理各種 信號流和錯誤狀態(tài)。
例如，F(xiàn)MM模塊104中的數(shù)據(jù)流可采用拉動模式(pull model)。在FMM 模塊104中可有兩種數(shù)據(jù)流。例如， 一種數(shù)據(jù)流為回放數(shù)據(jù)流，對應(yīng)從解碼環(huán)
形緩沖器到輸出i/o的音頻解碼數(shù)據(jù)。另一種數(shù)據(jù)流為捕捉流，對應(yīng)從解碼環(huán)
形緩沖器到IOP 160中的捕捉寄存器165、接著到多個編碼環(huán)形緩沖器的音頻 編碼數(shù)據(jù)?；胤怕窂街械臄?shù)據(jù)可從回放環(huán)形緩沖器流向BF模塊176、 SRC模 塊180、 DP模塊182和IOP模塊160。 IOP模塊160可用于通過DAC中的基 于時間的或速率管理的或PLL時鐘(如I2S或SPIF采樣時鐘)或速率管理器 來控制數(shù)據(jù)速率和時序。數(shù)據(jù)可由IOP 160依次從DP模塊182、 SRC模塊180 和BF模塊176拉動。捕捉路徑中的數(shù)據(jù)可從BF模塊176傳送到IOP 160，并
且由IOP 160控制其速率。捕捉的數(shù)據(jù)可通過BF模塊176中的捕捉FIFO 178 直接從IOP160存儲到環(huán)形緩沖器內(nèi)，而無需額外的管線緩沖器。
根據(jù)本發(fā)明的實施例，每個管線級可包括一個處理單元和多個FIFO緩沖 器，共用一個RAM作為管線緩沖器。例如，每個聲道對可使用一個FIFO。 例如，當FIFO緩沖器中有可用的采樣對空間時，且請求已被多個FIFO緩沖 器之間的輪轉(zhuǎn)仲裁器批準以后，F(xiàn)MM模塊104可處理數(shù)據(jù)以填充FIFO緩沖 器。通過設(shè)計可使每個處理單元具有足夠的周期，以在特定的采樣時間中處理 來自所有FIFO的請求，例如，對于108MHz的系統(tǒng)時鐘，需要48KHz采樣 時間或2250個周期?？删哂袃蓚€輪轉(zhuǎn)仲裁器組。例如， 一組輪轉(zhuǎn)仲裁器為高 優(yōu)先級組，而另一組輪轉(zhuǎn)仲裁器為低優(yōu)先級組。另外還可使用除輪轉(zhuǎn)仲裁方案 之外的其它仲裁方案。每個客戶機被配置給其中一個輪轉(zhuǎn)仲裁器組。例如，可 將96 KHz或192 KHz采樣率的客戶機編程給高優(yōu)先級的輪換仲裁器組，而將 48 KHz采樣率的客戶機編程給低優(yōu)先級的輪換仲裁器組。可設(shè)計FMM模塊 104使其在一個輪換仲裁器組中少于半數(shù)的客戶機具有二重采樣率時，避免請 求兩倍的周期。
根據(jù)本發(fā)明的典型實施例，管線緩沖器中的FIFO調(diào)整大小以保持來自下 一級的至少兩次連續(xù)提取(fetch)。在SRC比率為4:1的例子中，BF模塊176 中的每個FIFO可存儲高達8對采樣以對來自SRC模塊180的每次提取支持高 達4對采樣。例如，BF模塊176中的每個FIFO可針對來自SRC模塊180的 每次提取支持2對采樣，針對來自DP模塊182的每次提取支持10對采樣， 其中的8對采樣支持到SRC模塊180的反饋路徑，額外兩對用于支持每個DP FIFO中的兩個讀地址。
例如，根據(jù)本發(fā)明的又一實施例，可使用同一同步復(fù)位信號來復(fù)位FMM 模塊104中的各模塊。管線緩沖器初始化后被無效PCM信號填滿。BF回放 FIF0178初始化后，其中一半填滿無效PCM數(shù)據(jù)，以避免在啟動狀態(tài)下FIFO 從空到滿的轉(zhuǎn)換過程中出現(xiàn)二重DRAM請求。IOP 160請求DP 182管線緩沖 器中的數(shù)據(jù)來啟動數(shù)據(jù)流。當運行狀態(tài)適合BF176回放以后，有效PCM采樣 可用并準備好流動。如果請求的模塊輸出不可用或不是有效輸出，將發(fā)送無效
PCM對。如果請求ID不合法，將發(fā)送NOACK230。如果請求模塊輸出可用， 將發(fā)送二個ACK。例如，當PCM有效比特(PV)是1時，輸出的采樣有效; 當PCM有效比特是O時，輸出的采樣無效。如果接收的請求是到關(guān)于一組聲 道的，可以請求這個組中的所有聲道，并且對于這些聲道請求的確認是按照他 們的聲道對ID順序進行的。在確認為有效采樣之前，仲裁器將檢測所有可用 的采樣，否則序列中的所有信號將被標記為無效或INSERTED
在BF模塊176中，從環(huán)形緩沖器接收到第一對采樣后，PCM對有效。 如果運行條件未滿足，當管線緩沖器中有一對采樣空間可用時，將一對無效 PCM采樣存儲到該管線緩沖器中。在接收到第一采樣以后，在先流所在的條 件可滿足，且回放FIF0178可出現(xiàn)欠載執(zhí)行(imder-nm)，基于回放輸出配置， 插入(INSERTED)比特可設(shè)為1且采樣對可為在先對的重復(fù)或為0。
在SRC 180中，如果PCM標記中的PV比特從無效變到有效，若斜坡特 性可用，PCM對可通過斜升(ramp-up)和/或斜降(ramp-down)從有效變到 無效。否則，該PV比特將復(fù)制到輸出PCM中。在DP模塊182中，第一混 頻器輸入端的MI比特可復(fù)制到其輸出端。如果沒有混頻可用時，可復(fù)制PV 比特到PCM的輸出端，且如果所述輸入端中一個有效時，可設(shè)置PV比特為 1。否則，當所有的輸入端都使用插入(INSERTEN)比特標記時，PV比特可 設(shè)為0，且插入比特可設(shè)為1。在IOP 160中，如果輸入是壓縮數(shù)據(jù)，且PV 比特是0或插入比特是1，則SPDIF112a內(nèi)將發(fā)送出中止脈沖(pauseburst)。 對于I2S、 SPDIF或DAC中的PCM輸出，只有接收到有效PCM對以后，才 能輸出具有0值的采樣?？蓸擞汸CM音頻采樣向BF模塊176、 SRC 180、 DP模塊182和IOP 160 傳輸信息。元數(shù)據(jù)索引(MI)可指示出接收到的元數(shù)據(jù)的順序。例如，MI可 為4比特計數(shù)器，并可在具有元數(shù)據(jù)的次音頻幀被解碼并生成新的元數(shù)據(jù)以 后，由解碼DSP 102對其遞增。由于基于PCM標記內(nèi)的INSERTED比特的值， 管線緩沖器下溢，PCM音頻采樣可為O值或者可以是從在先輸入聲道對復(fù)制 來的。由于基于PCM有效比特值確定的欠載，PCM音頻采樣可以是從環(huán)形緩 沖器獲取的或者是插入的。當從BF模塊176中的源FIFO 178中讀出一對PCM
音頻采樣時，可由BF模塊176插入PCM標記。該PCM標記可在SRC 182和 DP模塊182的順序處理管線中進行修改，以保持或更新處理后的PCM信息。
當按成對的順序處理PCM音頻采樣時，可對每個聲道對輸出指定一個聲 道接口ID。例如，該聲道接口 ID可為10比特的值，其中的最低有效6比特 可標識輸出聲道對，最高有效4比特可標識以下至少其一BF模塊176、 SRC 180、 DP模塊182或IOP160。當然，也可使用其它的比特配置。針對處理模 塊中的每個輸入和輸出聲道對，都有唯一的ID。處理輸入的請求是基于可用 傳輸管線緩沖器空間的，每個處理模塊中的仲裁是基于聲道對ID序列中的輪 轉(zhuǎn)仲裁算法的?？稍贐F模塊176、 SRC 180、 DP模塊182和IOP 160中的聲 道組中處理多個聲道對。
DP模塊182包括多個混頻器186，例如包括8個混頻器，每個混頻器都 具有兩對輸出聲道。每個輸出聲道具有單獨的啟動器(enable)和單獨的ID。 一對輸出聲道可傳送給IOP 160，而其它輸出聲道對可作為輸入反饋回DP模 塊182。盡管如此，兩種聲道對均可傳送給IOP 160，且輸出聲道之間的時滯 (timing skew)可小于或等于兩倍的采樣時間。當一對輸出聲道被反饋回SRC (如SRC 140a)以用于下采樣轉(zhuǎn)換時，其它輸出聲道對可傳送給IOP160。
在本發(fā)明的典型實施例中，當多個輸入聲道對例如8個輸入聲道對均可用 時，DP模塊182可執(zhí)行16到1聲道混頻。每個輸入PCM音頻采樣可由聲道 接口ID來標識。例如，該聲道接口ID可為10比特的值。在運行時間中，每 個輸入PCM音頻采樣和輸出PCM音頻采樣可動態(tài)地變化為可用和/或不可用。 每個輸入PCM音頻采樣具有兩個混頻系數(shù)庫(混頻系數(shù)庫0 184a和混頻系數(shù) 庫1184b)中的兩組混頻系數(shù)。每組混頻系數(shù)可通過一個比特來選擇或?qū)ぶ罚?例如，元數(shù)據(jù)索引(MI)中的第一比特，即MI[O]?；祛l器186的第一聲道對 輸入中的MI可用于選擇特定的混頻系數(shù)庫以用于混頻器186的所有的輸入。 例如，每個輸入聲道對可有4個混頻系數(shù)。例如，可有兩個混頻系數(shù)用于左輸 出聲道，兩個混頻系數(shù)用于右輸出聲道。
每個輸出可具有兩個音量系數(shù)， 一個用于左聲道，另一個用于右聲道。當 更新該音量系數(shù)時，每個音量控制可平滑地支持系數(shù)的躍遷。多個混頻器輸入
可共用一個輸入聲道對。混頻器的輸入可由其輸入FIFO讀指針來跟蹤。當啟 動器被設(shè)置并在啟動和完成狀態(tài)被清零后，可接收和處理輸入的PCM音頻采 樣。
用于左聲道的混頻器輸出可表示為如下公式
ML—out=ML—out+CLL* SPL+CRL* SPR 其中CLL是左聲道混頻系數(shù)L， SPL是左聲道采樣，CRL是右聲道混頻系數(shù) L， SPR是右聲道采樣。用于右聲道的混頻器輸出可表示為如下公式
MR—out=MR_out+CLR* SPL+CRR* SPR 其中CLL是左聲道混頻系數(shù)R， SPL是左聲道采樣，CRL是右聲道混頻系數(shù) R， SPR是右聲道采樣。
根據(jù)本發(fā)明實施例，一種用于靈活復(fù)用器和混頻器104的方法和系統(tǒng)可包 括接口緩沖器，如用于與存儲器106接口連接的BF模塊176。 FMM模塊104 可包括至少一個采樣率轉(zhuǎn)換器，如用于轉(zhuǎn)換存儲在接口緩沖器BF模塊176中 的音頻數(shù)據(jù)的采樣率的SRC模塊180。 FMM模塊104可包括數(shù)據(jù)路徑電路， 如用于混頻經(jīng)采樣率轉(zhuǎn)換后的音頻數(shù)據(jù)的DP模塊182。 FMM模塊104可包 括用于拉動經(jīng)混頻和采樣率轉(zhuǎn)換的音頻數(shù)據(jù)的輸出電路。FMM模塊104可包 括元數(shù)據(jù)電路，例如生成用于接口緩沖器(BF模塊176)和數(shù)據(jù)路徑電路(DP 模塊182)的控制數(shù)據(jù)的MB120。元數(shù)據(jù)電路(MB模塊120)可包括至少一 個元數(shù)據(jù)緩沖器，例如，元數(shù)據(jù)緩沖器0 172a和元數(shù)據(jù)緩沖器l 172b。元數(shù) 據(jù)電路(MB模塊120)可包括控制單元174。元數(shù)據(jù)電路(MB模塊120)可 包括元數(shù)據(jù)解包器175。元數(shù)據(jù)解包器175可用于使用與解碼PCM幀相關(guān)的 幀頭指示器處理元數(shù)據(jù)消息。處理后的元數(shù)據(jù)消息可包括多個混頻系數(shù)。
元數(shù)據(jù)緩沖器172a和172b可用于存儲通過數(shù)據(jù)總線接收自解碼DSP 102 的元數(shù)據(jù)消息。控制單元174可用于處理通過數(shù)據(jù)總線來自解碼DSP102的元數(shù) 據(jù)信息計數(shù)。元數(shù)據(jù)解包器175可用于根據(jù)元數(shù)據(jù)緩沖器172a、 172b和控制單 元174生成或存儲的信息生成混頻系數(shù)信息和/或幀頭指示器。例如，可存在不 止一個的元數(shù)據(jù)解包器175，以用于不止一個的數(shù)據(jù)流或路徑。例如，元數(shù)據(jù) 解包器175可通過信號181向BF模塊176傳輸幀頭指示器，向DP模塊182傳輸混
頻系數(shù)庫。例如，MB模塊120也可通過信號183選擇混頻系數(shù)庫184a或混頻系 數(shù)庫184b。
接口緩沖器(BF模塊176)可包括存儲地址管理器177。接口緩沖器(BF 模塊176)可包括FIFO緩沖器178。接口緩沖器(BF模塊176)可包括標記 電路(PCM標記模塊178a)。標記電路(PCM標記模塊178a)可使用幀頭 指示器標記解碼PCM幀的至少一部分。存儲地址管理器177可用于管理存儲 器地址。在這一點上，存儲地址管理器177可使用元數(shù)據(jù)解包器175提供的幀 頭指示器。FIFO 178可用于處理后的解碼PCM幀信息的先進先出存儲。PCM 標記模塊178a可用于標記FIF0178中的已處理的解碼PCM幀的幀頭。在這 一點上，PCM標記模塊178a可使用至少一個信號來指出由存儲地址管理器177 提供的幀頭信息。
數(shù)據(jù)路徑電路(DP模塊182)可包括至少一個存儲器，例如用于存儲混 頻系數(shù)的混頻系數(shù)庫0 184a和混頻系數(shù)庫l 184b。數(shù)據(jù)路徑電路(DP模塊182) 可包括混頻電路，如混頻器186。 FMM模塊104可基于輸出解碼率拉動經(jīng)混 頻采樣率轉(zhuǎn)換的音頻數(shù)據(jù)通過多個管線級中的每一個。FMM模塊104可將多 個管線級中至少其一的輸出反饋回前一級的輸入端。FMM模塊104可用于整 合接口緩沖器(BF模塊176)的輸出和以下至少一者或兩者SRC模塊180 的輸出和數(shù)據(jù)路徑電路(DP模塊182)的輸出。
根據(jù)本發(fā)明實施例， 一種用于靈活復(fù)用器和混頻器104的方法和系統(tǒng)可包 括采樣率轉(zhuǎn)換器，如用于采樣接收到的音頻數(shù)據(jù)的SRC模塊180?；祛l器186 可基于對應(yīng)于的元數(shù)據(jù)信息，將主音頻信息(例如，支持7個主揚聲器和一個 亞低音揚聲器的7.1聲道主音頻)和次音頻信息(例如，支持5個次揚聲器和一 個亞低音揚聲器的5.1聲道次音頻)和/或96KHz8個聲道的單聲道音效混頻以 生成混頻輸出音頻數(shù)據(jù)。IOP 188可用于拉動生成的混頻輸出音頻數(shù)據(jù)通過多 個管線級。所述多個管線級可為以下的一個或多個緩沖級，如BF模塊176; 采樣率轉(zhuǎn)換級，如SRC模塊180;數(shù)據(jù)處理級，如DP模塊182，以及輸入/輸出 級，如IOP模塊188。
元數(shù)據(jù)解包器175可使用與解碼PCM幀相關(guān)的幀頭指示器處理對應(yīng)的元 數(shù)據(jù)信息。PCM標記模塊178a可使用幀頭指示器標記解碼PCM幀的至少一部 分。已處理的相應(yīng)的元數(shù)據(jù)信息可包括多個混頻系數(shù)?；祛l系數(shù)庫184a和184b 用于存儲多個混頻系數(shù)，以基于相應(yīng)的元數(shù)據(jù)信息混頻主音頻信息和次音頻信 息，生成混頻輸出音頻數(shù)據(jù)。IOP 160可基于輸出解碼率，拉動生成的混頻輸 出音頻信號通過數(shù)據(jù)處理路徑(DP 182)。例如，F(xiàn)CI仲裁器139可基于采樣接 收到的音頻數(shù)據(jù)的優(yōu)先級仲裁采樣接收到的音頻數(shù)據(jù)。
當FIFO緩沖器中有采樣對空間可用時，且請求被多個FIFO緩沖器之間的 輪轉(zhuǎn)仲裁批準以后，F(xiàn)MM模塊104可處理數(shù)據(jù)以填充FIFO緩沖器?？墒褂脙山M 輪轉(zhuǎn)緩沖器。例如， 一組輪轉(zhuǎn)緩沖器為高優(yōu)先級組，而另一組輪轉(zhuǎn)緩沖器為低 優(yōu)先級組。每個客戶機可配置給任何一組輪轉(zhuǎn)仲裁器。
本發(fā)明的又一實施例可提供一種機器可讀存儲器，其內(nèi)存儲的計算機程序 包括至少一個代碼段，所示至少一個代碼段由機器執(zhí)行而使得所述機器執(zhí)行上 述方法，以用于靈活復(fù)用器和混頻器。
因此，本發(fā)明可以通過硬件、軟件，或者軟、硬件結(jié)合來實現(xiàn)。本發(fā)明可 以在至少一個計算機系統(tǒng)中以集中方式實現(xiàn)，或者由分布在幾個互連的計算機 系統(tǒng)中的不同部分以分散方式實現(xiàn)。任何可以實現(xiàn)方法的計算機系統(tǒng)或其它設(shè) 備都是可適用的。常用軟硬件的結(jié)合可以是安裝有計算機程序的通用計算機系 統(tǒng)，通過安裝和執(zhí)行程序控制計算機系統(tǒng)，使其按方法運行。
本發(fā)明還可以通過計算機程序產(chǎn)品進行實施，程序包含能夠?qū)崿F(xiàn)本發(fā)明方 法的全部特征，當其安裝到計算機系統(tǒng)中時，可以實現(xiàn)本發(fā)明的方法。本文件 中的計算機程序所指的是可以采用任何程序語言、代碼或符號編寫的一組指 令的任何表達式，該指令組使系統(tǒng)具有信息處理能力，以直接實現(xiàn)特定功能， 或在進行下述一個或兩個步驟之后實現(xiàn)特定功能a)轉(zhuǎn)換成其它語言、編碼或 符號；b)以不同的格式再現(xiàn)。
雖然本發(fā)明是通過具體實施例進行說明的，本領(lǐng)域技術(shù)人員應(yīng)當明白，在 不脫離本發(fā)明范圍的情況下，還可以對本發(fā)明進行各種變換及等同替代。另外， 針對特定情形或材料，可以對本發(fā)明做各種修改，而不脫離本發(fā)明的范圍。因 此，本發(fā)明不局限于所公開的具體實施例，而應(yīng)當包括落入本發(fā)明權(quán)利要求范 圍內(nèi)的全部實施方式。
權(quán)利要求
1、一種用于處理音頻信號的系統(tǒng)，其特征在于，所述系統(tǒng)包括用于采樣接收到的音頻數(shù)據(jù)的一個或多個電路；所述一個或多個電路基于對應(yīng)的元數(shù)據(jù)信息混頻所述采樣的音頻數(shù)據(jù)的主音頻信息和次音頻信息，以生成混頻輸出音頻數(shù)據(jù)；以及所述一個或多個電路拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
2、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述一個或多個電路使用 與解碼的PCM幀關(guān)聯(lián)的幀頭指示器處理所述對應(yīng)的元數(shù)據(jù)信息。
3、 根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述一個或多個電路使用 所述幀頭指示器標記所述解碼的PCM幀的至少一部分。
4、 根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述經(jīng)處理的對應(yīng)元數(shù)據(jù)信息包括多個混頻系數(shù)。
5、 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述一個或多個電路將所 述多個混頻系數(shù)存儲在至少一個混頻系數(shù)庫中以用于所述混頻。
6、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述一個或多個電路基于 輸出解碼率拉動所述生成的混頻輸出音頻數(shù)據(jù)通過所述數(shù)據(jù)處理路徑。
7、 一種用于處理音頻信號的方法，其特征在于，所述方法包括 基于對應(yīng)的元數(shù)據(jù)信息混頻采樣的接收到的音頻數(shù)據(jù)的主音頻信息和次音頻信息以生成混頻輸出音頻數(shù)據(jù)；以及拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
8、 根據(jù)權(quán)利要求7所述的方法，其特征在于，所述方法進一步包括使 用與解碼的PCM幀關(guān)聯(lián)的幀頭指示器處理所述對應(yīng)的元數(shù)據(jù)信息。
9、 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述方法進一步包括使 用所述幀頭指示器標記所述解碼的PCM幀的至少一部分。
10、 一種機器可讀儲存器，其內(nèi)存儲的計算機程序包括至少一個用于音頻 信號處理的代碼段，所述至少一個代碼段由機器執(zhí)行而使得所述機器執(zhí)行如下 步驟- 基于對應(yīng)的元數(shù)據(jù)信息混頻采樣的接收到的音頻數(shù)據(jù)的主音頻信息和次 音頻信息以生成混頻輸出音頻數(shù)據(jù)；拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
全文摘要
本發(fā)明涉及一種用于處理音頻信號的方法和系統(tǒng)。所述方法包括基于對應(yīng)的元數(shù)據(jù)信息混頻所述采樣接收到的音頻數(shù)據(jù)的主音頻信息和次音頻信息以生成混頻輸出音頻信號；拉動所述生成的混頻輸出音頻數(shù)據(jù)通過多個管線級。
文檔編號G11B20/12GK101178921SQ200710169658
公開日2008年5月14日 申請日期2007年11月9日 優(yōu)先權(quán)日2006年11月9日
發(fā)明者卡姆·明赫·盧, 基思·克林勒, 戴維·伍, 本杰明·吉斯, 格倫·格羅弗, 嬋 疏, 達恩·紐曼 申請人:美國博通公司