專利名稱：編程多階存儲(chǔ)單元存儲(chǔ)陣列的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用多階存儲(chǔ)單元(Multi-level cells, MLCs)的存儲(chǔ)裝置， 尤其涉及在雙側(cè)電荷捕捉存儲(chǔ)單元中，編程電荷捕捉位置的方法。
背景技術(shù)：
現(xiàn)有技術(shù)中，快閃存儲(chǔ)單元儲(chǔ)存電荷于一浮動(dòng)?xùn)艠O上(通常為摻雜的多 晶硅)，由此儲(chǔ)存的電荷改變存儲(chǔ)單元的閾值電壓(Vth)。在讀取操作中，施加讀取電壓至存儲(chǔ)單元的柵極，通過(guò)存儲(chǔ)單元是否開(kāi)啟的狀態(tài)(例如是否 傳導(dǎo)電流)，來(lái)顯示該存儲(chǔ)單元的編程狀態(tài)。舉例來(lái)說(shuō)，在讀取操作期間引 發(fā)電流的存儲(chǔ)單元可設(shè)定為數(shù)值"1"，而在讀取操作期間未引發(fā)電流的存 儲(chǔ)單元可設(shè)定為數(shù)值"0"。自該浮動(dòng)?xùn)艠O加入或移除電荷，可以編程或擦 除該存儲(chǔ)單元，也就是將該己儲(chǔ)存數(shù)值自1改變至o。另有一種存儲(chǔ)器采用電荷捕捉結(jié)構(gòu)，例如一層非導(dǎo)體的氮化硅材料， 而非在浮動(dòng)?xùn)艠O元件中所使用的傳導(dǎo)柵極材料。編程電荷捕捉存儲(chǔ)單元 時(shí)，電荷即被捕捉，而不會(huì)通過(guò)非傳導(dǎo)層。直到擦除存儲(chǔ)單元之前，電荷 均會(huì)留存于電荷捕捉層，而在未持續(xù)施加電能的情況下保持?jǐn)?shù)據(jù)狀態(tài)。電 荷捕捉存儲(chǔ)單元亦可以以雙側(cè)存儲(chǔ)單元的型態(tài)運(yùn)作。此即，由于電荷未通 過(guò)非傳導(dǎo)電荷捕捉層，，因此電荷可局部化存在于不同的龜荷捕捉位置上。圖1A為雙側(cè)電荷捕捉存儲(chǔ)單元100的剖面圖。雙側(cè)電荷捕捉存儲(chǔ)單 元儲(chǔ)存兩個(gè)數(shù)值，在此以左電荷捕捉位置108與右電荷捕捉位置110代表。 此處，『左』和『右』僅供討論與舉例方便之用。存儲(chǔ)單元100的各個(gè)電 荷捕捉位置可編程為多個(gè)階層之中的任何一階。舉例而言，左電荷捕捉位 置可編程為L(zhǎng)O、 Ll、 L2、 L3四階中的任何一階，而右電荷捕捉位置則可 編程為L(zhǎng)O、 Ll、 L2、 L3中的任何一階(見(jiàn)圖1B)。各電荷捕捉位置的編 程數(shù)值，例如可為ll、 01、 00、與10;但這些數(shù)據(jù)數(shù)值僅作為范例之用，亦可指派其它數(shù)值作為多個(gè)編程階層的數(shù)值。雙側(cè)電荷捕捉存儲(chǔ)單元100具有柵極電極102、第一介電絕緣層104、 具有該第一 (左)電荷捕捉位置108與該第二 (右)電荷捕捉位置110的 電荷捕捉層106、以及第二介電絕緣層112?，F(xiàn)有技術(shù)中，電荷捕捉存儲(chǔ) 單元為非易失存儲(chǔ)元件中所周知的，此處省略其詳細(xì)說(shuō)明存儲(chǔ)單元結(jié)構(gòu)與 存儲(chǔ)單元材料的內(nèi)容。雙側(cè)電荷捕捉存儲(chǔ)單元IOO制作于襯底114之上，例如可為硅晶圓或 其它半導(dǎo)體，同時(shí)其具有源極/漏極區(qū)域116、 118。在元件終端施加偏壓， 即可由電荷捕捉位置108與IIO之中將電荷移轉(zhuǎn)或移除。存儲(chǔ)單元的電荷 捕捉結(jié)構(gòu)所儲(chǔ)存的數(shù)據(jù)值，可利用施加于柵極龜極102的讀取電壓讀取， 或者通過(guò)感測(cè)源極/漏極區(qū)域116、 118之間的電流來(lái)讀取。源極/漏極區(qū)域 究竟以源極型態(tài)還是以漏極型態(tài)運(yùn)作，取決于偏壓條件，因此這些實(shí)體結(jié) 構(gòu)將以『源極/漏極區(qū)域』的方式表示，以便于討論。雙側(cè)電荷捕捉存儲(chǔ)單元可在第一與第二電荷捕捉位置108、 110中編 程為不同階層。換句話說(shuō)，左電荷捕捉位置108與右電荷捕捉位置110可 編程為不同的階層(數(shù)據(jù)數(shù)值)。現(xiàn)有技術(shù)已深入探討雙側(cè)電荷捕捉存儲(chǔ) 單元編程與讀取的技術(shù)，故此處省略其詳細(xì)內(nèi)容的敘述。圖1B顯示具有電荷捕捉存儲(chǔ)單元的MLC陣列的存儲(chǔ)單元分布對(duì)應(yīng)的 讀取電壓(Vt)。電荷捕捉存儲(chǔ)單元具有四個(gè)階層，LO為擦除狀態(tài)，Ll、 L2、 與L3則為編程階層；在編程階層中.，移轉(zhuǎn)到電荷捕捉存儲(chǔ)單元電荷捕捉 位置的電荷逐漸增加，由此增加各個(gè)相繼階層的Vt值。電荷捕捉存儲(chǔ)單 元中的位置，通常先利用第一編程技術(shù)，編程為初步編程驗(yàn)證值(pvr， PV2'， PV3')，隨后再利用第二編程技術(shù)，將存儲(chǔ)單元編程為最終編程驗(yàn) 證值(PV1， PV2， PV3)。第二編程技術(shù)通常可以更準(zhǔn)確地控制Vt階層， 其可在編程階層之間，造成較狹窄的Vt分布以及較寬廣的讀取窗口 (e.g. RW12，RW23)。為便利『讀取』操作，必須創(chuàng)造較寬廣的讀取窗口。數(shù)值 11， 01， 00， 10隨意地分配至編程階層LO， Ll， L2， L3，其僅供例示與 討論之用。在雙側(cè)電荷捕捉存儲(chǔ)單元中，各電荷捕捉位置均可作為一多階 位置。此即表示，左電荷儲(chǔ)存位置可獨(dú)立于右電荷儲(chǔ)存位置之外，編程為 多個(gè)階層，而反之亦然。若電荷捕捉存儲(chǔ)單元的左右電荷捕捉位置(參見(jiàn)圖1A，編號(hào)108、 110) 均可獨(dú)立地被編程或讀取，則在電荷捕捉位置之間就會(huì)產(chǎn)生通常稱為『相 鄰效應(yīng)』的交互作用。相鄰效應(yīng)，基本上是由于電荷捕捉位置的編程值， 以及用以達(dá)到編程值的編程偏壓，二者會(huì)影響其它電荷捕捉位置，以致在 相鄰位置中造成閾值電壓Vt變動(dòng)。在編程雙側(cè)電荷捕捉存儲(chǔ)元件時(shí)，存 有減少相鄰效應(yīng)的需求。發(fā)明內(nèi)容有鑒于此，本發(fā)明的主要目的在于提供一種在電荷捕捉多階存儲(chǔ)單元 的陣列上操作一選定存儲(chǔ)單元的方法，其中該選定存儲(chǔ)單元包含至少二個(gè) 電荷捕捉位置，通常稱為存儲(chǔ)單元中的左電荷捕捉位置與右電荷捕捉位 置，各電荷捕捉位置可編程為至少四個(gè)閾值電壓階層。上述至少四個(gè)臨界 階層個(gè)別代表第一最低臨界狀態(tài)、第二中間臨界狀態(tài)、第三中間臨界狀態(tài) 和第四最高臨界狀態(tài)。在上述第一編程中，將電荷捕捉位置的最高臨界狀態(tài)編程為最終編程驗(yàn)證數(shù)值(PV3)，可通過(guò)阻隔該最高臨界狀態(tài)在第二編 程的偏壓，降低相鄰效應(yīng)。依據(jù)本發(fā)明之一種實(shí)施例，該方法包含編程第一電荷捕捉位置成為編 程狀態(tài)，依據(jù)編程的數(shù)據(jù)，其可為左位置或者右位置，舉例而言，該編程 狀態(tài)可為中間臨界狀態(tài)之一，該編程狀態(tài)對(duì)應(yīng)于較低臨界階層范圍，并采 用一第一編程序列；以及編程第二電荷捕捉位置為編程狀態(tài)，舉例而言該 編程狀態(tài)對(duì)應(yīng)于最高臨界狀態(tài)的較高臨界階層范圍，并采用一第二編程序 列。編程序列包含一個(gè)雙階編程，包含利用一第一編程機(jī)制，該第一編程 機(jī)制可將第一電荷捕捉位置的閾值電壓數(shù)值，設(shè)定低于較低階層閾值電壓 范圍，同時(shí)利用一第二編程機(jī)制，該第二編程機(jī)制可將第一電荷捕捉位置 的閾值電壓值，設(shè)定在較低階層閾值電壓范圍之內(nèi)。應(yīng)用于第二電荷捕捉 位置的第二編程序列，包含利用一第一編程機(jī)制(可與先前首先應(yīng)用于第 一編程機(jī)制的編程機(jī)制相同或不同)，該第一編程機(jī)制可將第二電荷捕捉 位置的閾值電壓值，設(shè)定在較高階層閾值電壓范圍之內(nèi)。第二編程序列利 用第二編程機(jī)制(其可與先前第二步驟應(yīng)用于第一編程序列的編程機(jī)制相同或不同)，只有在利用第一編程機(jī)制后的驗(yàn)證編程顯示有必要時(shí)才會(huì)進(jìn)行。因此，該方法所包含的實(shí)施例，是在利用第一編程機(jī)制將第二電荷捕 捉位置編程的步驟之后，檢査第二電荷捕捉位置的閾值電壓是否位于目標(biāo) 的較高階層閾值電壓范圍之內(nèi)。若閾值電壓值未落在較高階層閾值電壓范 圍之內(nèi)，則進(jìn)行第二編程機(jī)制，該第二編程機(jī)制可將閾值電壓值設(shè)定在較 高階層閾值電壓范圍之內(nèi)。因此，編程序列可進(jìn)行二階段編程，其中第一階段并非將目標(biāo)設(shè)在最 終閾值電壓范圍之內(nèi)；而第二編程序列即將編程序列的第一階段，設(shè)定至 最終閾值電壓范圍之內(nèi)。上述技術(shù)方案中，第一編程機(jī)制包含依據(jù)偏壓安排施加一序列脈沖， 該偏壓安排可造成電荷的相對(duì)高階層，以利用各脈沖將電荷導(dǎo)入電荷捕捉位置，以快速會(huì)聚至目標(biāo)臨界值；第二編程機(jī)制包含依據(jù)偏壓安排施加一序列脈沖，該偏壓安排可在各脈沖之中造成較少的電荷移轉(zhuǎn)，以在最終 閾值電壓中造成更緊密的閾值電壓分布。捕捉位置中的臨界數(shù)值，是在編 程機(jī)制各脈沖之間，利用驗(yàn)證電位讀取存儲(chǔ)單元來(lái)進(jìn)行驗(yàn)證。驗(yàn)證電位的 設(shè)計(jì)，應(yīng)稍微高于正常操作下讀取捕捉位置的電位，就像現(xiàn)有技術(shù)中提供 的感應(yīng)邊界一樣。因此，上述技術(shù)方案中，第一編程機(jī)制利用低于目標(biāo)的 初步驗(yàn)證電位，將捕捉位置編程至較低階層臨界范圍，同時(shí)利用最終目標(biāo) 驗(yàn)證電位，將捕捉位置編程為較高階層臨界范圍。第二編程機(jī)制在所有捕 捉位置上均以最終目標(biāo)驗(yàn)證電位操作。由此，編程為較高階層閾值電壓范 圍的捕捉位置，是在第一編程機(jī)制中編程為(或近于)最終目標(biāo)閾值電壓 范圍(在閾值電壓可及的范圍內(nèi))，而編程為較低階層閾值電壓范圍的捕 捉位置，則在第一編程機(jī)制中編程為低于目標(biāo)范圍的階層。由此，編程為 最高臨界階層的捕捉位置，通常不需要進(jìn)一步在第二編程機(jī)制中進(jìn)行編 程。由于稱為相鄰位元效應(yīng)的閾值電壓干擾，在存儲(chǔ)單元中編程為最高臨 界階層的電荷捕捉位置最為明顯，因此可以將存儲(chǔ)單元的捕捉位置編程為 最高階層閾值電壓范圍，減低或者消除第二編程機(jī)制造成的干擾。在編程操作中，陣列中的捕捉位置可特性化為包含編程為第一中間 閾值電壓范圍的第一電荷捕捉位置，編程為第二中間閾值電壓范圍的第二 電荷捕捉位置，以及編程為最高閾值電壓范圍的第三電荷捕捉位置。在一 特定實(shí)施例中，第一編程機(jī)制內(nèi)的字線電壓固定，而第一電荷捕捉位置的第一位線電壓、第二電荷捕捉位置的第二位線電壓、與第三電荷捕捉位置 的第三位線電壓同時(shí)階梯化，以將電荷移轉(zhuǎn)至第一、第二、與第三電荷捕 捉位置中。第二編程機(jī)制中，第一電荷捕捉位置的第一位線電壓，以及第 二電荷捕捉位置的至少一個(gè)第二位線電壓為固定，而第一電荷捕捉位置與 第二電荷捕捉位置的字線電壓被階梯化，以在必要情況下，將電荷移轉(zhuǎn)至 第一位、第二位、以及第三位。在一特定實(shí)施例中，在第一編程機(jī)制位線電壓的各階之后，第一電荷 捕捉位置驗(yàn)證為初步第一編程驗(yàn)證階層，第二電荷捕捉位置驗(yàn)證為初步第 二編程驗(yàn)證階層，而第三電荷捕捉位置驗(yàn)證為最終第三編程驗(yàn)證階層。在 第二編程機(jī)制中字線電壓各階之后，第一電荷捕捉位置驗(yàn)證為最終第一編 程驗(yàn)證階層，第二電荷捕捉位置驗(yàn)證為最終第二編程驗(yàn)證階層，而第三電 荷捕捉位置驗(yàn)證為最終第三編程驗(yàn)證階層。本發(fā)明亦提供一種集成電路，該集成電路具有存儲(chǔ)陣列，該存儲(chǔ)陣列 包含雙側(cè)電荷捕捉存儲(chǔ)單元，存儲(chǔ)單元內(nèi)含電荷捕捉位置與控制邏輯，控 制邏輯內(nèi)又包含第一編程驗(yàn)證邏輯與第二編程驗(yàn)證邏輯。第一編程驗(yàn)證邏 輯的設(shè)定，可利用第一編程機(jī)制，編程第一電荷捕捉位置第一初步編程階 層、編程第二電荷捕捉位置為第二初步編程階層、也可編程第三電荷捕捉 位置為第三最終編程階層。第二編程驗(yàn)證邏輯的設(shè)定，可在第一編程驗(yàn)證 邏輯操作之后，利用第二編程機(jī)制，編程第一電荷捕捉位置為第一最終編 程階層，并編程第二電荷捕捉位置為第二最終編程階層。在另一實(shí)施例中， 第二編程驗(yàn)證邏輯的設(shè)定，還可利用第二編程機(jī)制，驗(yàn)證第三電荷捕捉位 置為第三最終編程階層；此外，若第三電荷捕捉位置中的電荷捕捉位置未 通過(guò)驗(yàn)證，也可將第三電荷捕捉位置編程為第三最終編程階層。本發(fā)明其它目的與優(yōu)點(diǎn)，可參照下列說(shuō)明書(shū)附圖具體實(shí)施方式
與權(quán) 利要求范圍的介紹。


圖1A為一雙側(cè)電荷捕捉元件100的剖面圖。圖1B為現(xiàn)有MLC存儲(chǔ)陣列存儲(chǔ)單元分布對(duì)應(yīng)的Vt。圖2A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示現(xiàn)有編程雙側(cè)電荷捕捉存儲(chǔ)單元存儲(chǔ)陣列經(jīng)過(guò)第一編程機(jī)制后的相鄰效應(yīng)。圖2B為圖2A所示存儲(chǔ)陣列經(jīng)過(guò)第二編程機(jī)制后，存儲(chǔ)單元分布對(duì)應(yīng)的Vt。圖3A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示現(xiàn)有編程雙側(cè)電荷捕捉存儲(chǔ)陣 列，經(jīng)過(guò)另一個(gè)第一編程機(jī)制后的相鄰效應(yīng)。圖3B為圖3A的存儲(chǔ)陣列經(jīng)過(guò)第二編程機(jī)制后，存儲(chǔ)單元分布對(duì)應(yīng) 的Vt。圖4A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示雙側(cè)電荷捕捉存儲(chǔ)陣列，依據(jù) 本發(fā)明的一種實(shí)施例經(jīng)過(guò)第一編程序列后的相鄰效應(yīng)。圖4B為圖4A的存儲(chǔ)陣列，依據(jù)本發(fā)明的一種實(shí)施例經(jīng)過(guò)第二編程 序列后，存儲(chǔ)單元分布對(duì)應(yīng)的Vt。圖5A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示雙側(cè)電荷捕捉存儲(chǔ)單元存儲(chǔ)陣 列，依據(jù)本發(fā)明的一種實(shí)施例經(jīng)過(guò)第一編程序列后，存儲(chǔ)單元分布對(duì)應(yīng)的 Vt。圖5B為圖5A的存儲(chǔ)陣列，依據(jù)本發(fā)明的一種實(shí)施例經(jīng)過(guò)第二編程 序列后，存儲(chǔ)單元分布對(duì)應(yīng)的Vt。圖6為依據(jù)本發(fā)明的一種實(shí)施例，操作雙側(cè)電荷捕捉存儲(chǔ)元件的方法 流程圖。圖7A為依據(jù)本發(fā)明的一種實(shí)施例，第一編程機(jī)制的時(shí)序圖。 圖7B為依據(jù)本發(fā)明的一種實(shí)施例，第二編程機(jī)制的時(shí)序圖。 圖8為依據(jù)本發(fā)明的一種實(shí)施例，集成電路的示意圖。主要元件符號(hào)說(shuō)明100 雙側(cè)電荷捕捉存儲(chǔ)單元102 柵極電極104 第一介電絕緣層106 電荷捕捉層108 第一 (左)電荷捕捉位置110 第二 (右)電荷捕捉位置114 襯底116 源極區(qū)域118 漏極區(qū)域200、 202、 204、 206、 208、 210、 224、 226、 230、 232、 234、 236、 238-404、 406、 408、 410、 412、 414、 416、 442、 444 位置分布與電壓Vt對(duì)應(yīng)212、 214、 216、 218、 220、 222、 240、 242、 244、 246、 400、 402、 420、 424、 430、 432、 436、 438、600方法流程圖602、606、 608、 610、 611、612、 615、 616、步驟604第一編程機(jī)制614第二編程機(jī)制800集成電路802存儲(chǔ)陣列804控制邏輯806數(shù)據(jù)輸入808第一編程驗(yàn)證邏輯810、812、 814、 818、 820數(shù)據(jù)儲(chǔ)存位置816第二編程驗(yàn)證邏輯L0、Ll、 L2、 U位置LV1、LV2、 LV3階層PV1，、PV2'、 PV3，初步數(shù)值PV1、PV2、 PV3最終數(shù)值RW12、 RW23讀取窗口BE、VPPD位線電壓WL、VCVP字線電壓具體實(shí)施方式
以下將參照?qǐng)D2A至圖8，詳細(xì)說(shuō)明本發(fā)明提供的雙側(cè)電荷捕捉存儲(chǔ) 陣列。在雙側(cè)電荷捕捉存儲(chǔ)單元中， 一電荷捕捉位置優(yōu)先編程，隨后再編程另一電荷捕捉位置。兩個(gè)電荷捕捉位置不會(huì)同時(shí)被編程，因?yàn)榇鎯?chǔ)單元終 端會(huì)依據(jù)個(gè)別狀況施加不同的偏壓。在某些存儲(chǔ)單元中，第一電荷捕捉位 置與第二電荷捕捉位置被編程為相同階層(應(yīng)理解為該階層包含該階層的 閾值電壓范圍)。此即第一電荷捕捉位置編程為一階層，而第二電荷捕捉 位置編程為同樣的階層。通常而言，第一電荷捕捉位置與第二電荷捕捉位 置被編程為不同的階層，而其中一個(gè)的階層較高。這樣一來(lái)，轉(zhuǎn)移到電荷 捕捉層的一部分的電荷，較轉(zhuǎn)移至另一部分的電荷更多。當(dāng)電荷捕捉層的 位置編程為不同階層(數(shù)據(jù)數(shù)值)時(shí)，即會(huì)增加相鄰效應(yīng)。相鄰效應(yīng)是由電荷捕捉層(以SiN為典型)中的區(qū)域電子被捕捉于其 中所造成。被捕捉于電荷捕捉層之一位置的電荷，影響另一位置的閾值電 壓。相鄰效應(yīng)在短?hào)艠O元件中尤其顯著，因?yàn)橄噍^于柵極較為寬廣的元件， 短?hào)艠O元件的第一電荷捕捉位置與第二電荷捕捉位置距離較近。當(dāng)編程具有雙側(cè)電荷捕捉存儲(chǔ)單元的存儲(chǔ)陣列時(shí)，有時(shí)第一電荷捕捉 位置的編程階層，會(huì)高于第二電荷捕捉位置(例如移轉(zhuǎn)較多電荷至該位 置)。在另一種情況中，第一電荷捕捉位置的編程階層，會(huì)低于第二電荷 捕捉位置。第一位置與第二位置所捕捉到的電荷差異越大，相鄰效應(yīng)越顯 著，而與第一位置與第二位置的電荷差異較小而成遞減。此即表示，在雙側(cè)電荷捕捉存儲(chǔ)單元的一個(gè)位置具有最低階層，而另一位置具有最高階層 時(shí)，相鄰效應(yīng)最為顯著。同樣地，較高編程階層(較高Vth)會(huì)造成較為顯著的相鄰效應(yīng)。舉例 而言，在一雙側(cè)電荷捕捉存儲(chǔ)單元中，各個(gè)位置可以具有四個(gè)編程階級(jí)(L0、 Ll、 L2與L3，其中L3為最高的編程階級(jí)(捕捉最多電子))，雙側(cè) 電荷捕捉存儲(chǔ)單元的一個(gè)電荷捕捉位置被編程為L(zhǎng)3階層，該電荷捕捉位 置將在相鄰雙側(cè)電荷捕捉存儲(chǔ)單元的電荷捕捉位置上，顯現(xiàn)最明顯的相鄰 效應(yīng)。為在上述實(shí)施例中有效地編程電荷捕捉存儲(chǔ)陣列，即采用第一編程機(jī) 制快速編程存儲(chǔ)陣列中的電荷捕捉存儲(chǔ)單元，使存儲(chǔ)單元成為初步編程驗(yàn) 證(PV')值，低于編程狀態(tài)目標(biāo)臨界范圍；此后進(jìn)行第二編程機(jī)制，以 微調(diào)Vt，通過(guò)編程電荷捕捉存儲(chǔ)單元至其最終編程驗(yàn)證(PV)值，以確 保存儲(chǔ)單元的閾值落在編程狀態(tài)的目標(biāo)閾值范圍之內(nèi)。舉例而言，第一編程機(jī)制第一與第二序列的較佳實(shí)施例，字線偏壓為固定，而漏極偏壓為階 梯狀；而在第二編程機(jī)制的第一與第二序列較佳實(shí)施例中，位線電壓依據(jù) 該電荷捕捉位置所需的編程階層而固定，字線偏壓則為階梯狀。若未達(dá)到 所需的編程階層，位線電壓即會(huì)改變，而字線偏壓再度成為階梯狀。通常 而言，各存儲(chǔ)單元的編程階層是在各機(jī)制的電壓階段之后驗(yàn)證，或者可在 施加電荷脈沖之前驗(yàn)證各存儲(chǔ)單元的編程階層。通常情況下，編程階層是 在各個(gè)脈沖之間驗(yàn)證，若存儲(chǔ)單元通過(guò)編程驗(yàn)證，即可被屏蔽，而無(wú)須進(jìn) 行下一步編程。類似的技術(shù)亦可用于編程雙側(cè)電荷捕捉存儲(chǔ)單元的個(gè)別位置。在雙側(cè) 電荷捕捉存儲(chǔ)單元中，左右位置是在不同的時(shí)間被編程，因?yàn)槎吖蚕碜?線與位線，并且具有不同的偏壓安排。編程兩側(cè)的時(shí)間可任意決定，因此 可為連續(xù)，亦可為非連續(xù)。圖2A顯示現(xiàn)有編程的雙側(cè)電荷捕捉存儲(chǔ)陣列，經(jīng)過(guò)第一編程機(jī)制后 的存儲(chǔ)單元分布對(duì)應(yīng)的Vt，以顯示相鄰效應(yīng)。分布200、 204、 208代表存 儲(chǔ)陣列的雙側(cè)電荷捕捉存儲(chǔ)單元中第一編程位置的Vt，而第一編程機(jī)制已 先將第一編程位置編程為初步第三編程階層PV3，。利用階層3分布作為 例示，因?yàn)樵诖饲闆r下造成的相鄰效應(yīng)最為顯著。相鄰效應(yīng)同時(shí)會(huì)產(chǎn)生于 編程為L(zhǎng)2(相鄰位置Ll或LO)的位置以及編程為L(zhǎng)l(相鄰位置為L(zhǎng)0)的位 置。分布202、 206、 210顯示雙側(cè)電荷捕捉存儲(chǔ)單元第二編程位置的Vt， 第一編程機(jī)制已經(jīng)先個(gè)別將第二編程位置編程為初步第一編程階層PV1'、 初步第二編程階層PV2'、以及初步起始(擦除)階層LO'。虛線212、 214、 216代表雙側(cè)電荷捕捉存儲(chǔ)單元，編程其相鄰位置后，電荷捕捉位置的新 Vt分布。原始分布200、 204、 210的位移，顯示第一編程機(jī)制后的相鄰效 應(yīng)。由于第三階層首先編程，編程相鄰位置至第一階層202會(huì)將第一編程 位置的Vt分布由原始分布200位移至分布212。類似地，編程相鄰位置至 第二階層206會(huì)將第一編程位置的Vt分布由原始分布204位移至分布 214，而當(dāng)相鄰電荷捕捉位置編程至第一階層時(shí)，位移量會(huì)更為可觀。相 鄰位置編程至最低階層(例如擦除狀態(tài)，其中編程時(shí)未增加任何電荷)并不 會(huì)影響第三階層的編程，但會(huì)受到相鄰階層三位置208的影響位移至216。圖2B顯示圖2A經(jīng)過(guò)第二編程機(jī)制后，存儲(chǔ)陣列中存儲(chǔ)單元分布對(duì) 應(yīng)的Vt。在第二編程機(jī)制中，各個(gè)位置編程為其最終數(shù)值PV1、 PV2、或 PV3，或留在起始(擦除)位階LO。最終PV值高于初步值PV1'、PV2'、PV3'， 表示額外電荷在第二編程機(jī)制中，增加至L1、 L2、與L3位置。分布218、 222、 226表示存儲(chǔ)陣列中，雙側(cè)電荷捕捉存儲(chǔ)單元內(nèi)的第 一編程位置的Vt，該第一編程位置的Vt是經(jīng)過(guò)第二編程機(jī)制，將第一編 程位置轉(zhuǎn)為最終第三編程階層PV3。分布220、 224代表雙側(cè)電荷捕捉存 儲(chǔ)單元中的第二編程位置的Vt，該第二編程位置的Vt是經(jīng)過(guò)第二編程機(jī) 制，將第二編程位置轉(zhuǎn)為最終第一編程階層PV1與最終第二編程階層 PV2。初始(擦除)階層LO未經(jīng)調(diào)整。然而，LO位置216系受到相鄰位置 226的最終L3編程影響，同時(shí)移動(dòng)至分布234。虛線230、 232、 234代表 雙側(cè)電荷捕捉存儲(chǔ)單元中，各個(gè)位置的新Vt分布，其已將雙側(cè)電荷捕捉 存儲(chǔ)單元的各個(gè)位置編程為其最終數(shù)值。由第三階層原始分布218、 222的位移，可見(jiàn)第二編程機(jī)制后的相鄰 效應(yīng)。比較圖2B與圖2A，可見(jiàn)第二編程機(jī)制增加相鄰效應(yīng)。相鄰效應(yīng)所 需的存儲(chǔ)系統(tǒng)設(shè)計(jì)，必須提供各階層較寬廣的臨界范圍，同時(shí)減低各臨界 階層之間的空白(即讀取窗口，見(jiàn)圖1B的RW12、 RW23)。圖3A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示現(xiàn)有編程雙側(cè)電荷捕捉存儲(chǔ)陣 列經(jīng)過(guò)另一第一編程機(jī)制后的相鄰效應(yīng)。在此例中，雙側(cè)電荷捕捉存儲(chǔ)單 元的第二位置編程為第三階層，而第一位置已經(jīng)先被編程為較低階層。因 此，較晚編程的相鄰位置拉動(dòng)較早編程位置的Vt分布。分布202、 206、 210代表雙側(cè)電荷捕捉存儲(chǔ)單元中第一編程位置的 Vt，該第一編程位置的Vt是經(jīng)過(guò)第一編程機(jī)制將第一編程位置轉(zhuǎn)換為初 步第一編程階層PV1'與初步第二編程階層PV2'。未編程(LO)位置是在初 步階層LO'。分布200、 204、 208代表雙側(cè)電荷捕捉存儲(chǔ)單元中第二編程 位置的Vt，該第二編程位置的Vt是經(jīng)過(guò)第一編程機(jī)制將第二編程位置轉(zhuǎn) 換為初步第三編程階層PV3'。虛線236、 238、 240代表在將存儲(chǔ)單元的 第二編程位置編程為第三初步編程階層后，雙側(cè)電荷捕捉存儲(chǔ)單元中第一 編程位置的新Vt分布。編程雙側(cè)電荷捕捉存儲(chǔ)單元之第一位置后，再編 程第三初步階層，同時(shí)第一編程位置202、 206、 210的原始Vt分布移動(dòng)至分布236、 238、 240。圖3B顯示圖3A經(jīng)過(guò)第二編程機(jī)制后的存儲(chǔ)單元分布對(duì)應(yīng)的Vt。第 二編程機(jī)制中，各個(gè)位置編程為最終數(shù)值PV1、 PV2或PV3。最終數(shù)值高 于初步數(shù)值PV1'、 PV2'、 PV3'，表示第二編程機(jī)制中，加入額外電荷至 Ll、 L2、與L3位置。分布220、 224、 240代表存儲(chǔ)陣列的雙側(cè)電荷捕捉存儲(chǔ)單元中，第一 編程電荷捕捉位置的Vt，該第一編程電荷捕捉位置的Vt是經(jīng)過(guò)第二編程 機(jī)制，將第一編程電荷捕捉位置轉(zhuǎn)為最終編程階層PV1、 PV2。未編程(先 前擦除)位置240仍為第一編程機(jī)制所造成的階層0。分布218、 222、 226 代表雙側(cè)電荷捕捉存儲(chǔ)單元中第二編程位置的Vt，該第二編程位置的Vt 是經(jīng)過(guò)第二編程機(jī)制將第二編程位置轉(zhuǎn)換為最終第三編程階層PV3。虛線 242、 244、 246代表雙側(cè)電荷捕捉存儲(chǔ)單元中第一編程位置的Vt，該第一 編程位置的Vt是將存儲(chǔ)單元相鄰位置轉(zhuǎn)換為其最終第三編程階層PV3。由第一階層、第二階層與第0階層的分布220、 224、 240位移，可見(jiàn) 第二編程機(jī)制后的相鄰效應(yīng)已經(jīng)將第二編程位置轉(zhuǎn)至第三階層。比較圖3B 與圖3A，即知第二編程機(jī)制增加相鄰效應(yīng)。相鄰效應(yīng)所需的存儲(chǔ)系統(tǒng)設(shè) 計(jì)，需在各階層具有較寬廣的臨界范圍，同時(shí)減低各臨界階層之間的空白 (即讀取窗口，見(jiàn)第1B圖的RW12、 RW23)。圖4A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示雙側(cè)電荷捕捉存儲(chǔ)陣列，經(jīng)過(guò) 另一種實(shí)施例的第一編程機(jī)制后的相鄰效應(yīng)。分布400、 404、 408代表雙 側(cè)電荷捕捉存儲(chǔ)單元中第二編程位置與階層0的Vt，該第二編程位置與階 層0的Vt是經(jīng)過(guò)第一編程機(jī)制將第二編程位置與階層0轉(zhuǎn)換為初步第一 編程階層PV1'與初步第二編程階層PV2'。初始(擦除)階層LO'位置410未 經(jīng)編程，但L0，位置4i6的Vt分布被相鄰L3位置408所移動(dòng)。虛線412、 414、 416代表雙側(cè)電荷捕捉存儲(chǔ)單元中編程位置的新Vt分布，該分布己 經(jīng)將電荷捕捉存儲(chǔ)單元的相鄰位置編程。由原始分布400、 404、 410的位 移，可見(jiàn)第一編程機(jī)制后的相鄰效應(yīng)。由于第三階層于第一編程序列時(shí)首先完成最終程編程階層PV3，編程 相鄰電荷捕捉位置至第一階層402會(huì)將第一編程L3位置的Vt分布，由原 始分布400移動(dòng)至位移分布412。相類似地，編程相鄰位置至第二階層406，會(huì)將第一編程L3位置的Vt分布由原始分布404移動(dòng)至位移分布414，此 一位移較相鄰位置編程至Ll時(shí)更大(比較400、 412)。被編程至最低階 層(例如擦除狀態(tài)，在編程的過(guò)程中未加入任何電荷)的相鄰位置，不會(huì) 影響第三階層Vt分布408，但會(huì)因相鄰第三階層位置408而移動(dòng)至416。圖4B顯示圖4A依據(jù)本發(fā)明的一種實(shí)施例，經(jīng)過(guò)第二編程序列，所 得的存儲(chǔ)分布對(duì)應(yīng)的Vt。在第二編程機(jī)制中，Ll與L2電荷捕捉位置編程 為其最終PV數(shù)值PV1與PV2。 L3位置在圖4A的第一編程序列中，編程 為L(zhǎng)3位置最終數(shù)值PV3。 Ll與L2的最終PV數(shù)值高于初步數(shù)值PV1'、 PV2'，代表在第二編程機(jī)制中，沒(méi)有增加額外電荷至L1與L2位置。分布400、 404、 408代表存儲(chǔ)陣列的雙側(cè)電荷捕捉存儲(chǔ)單元中，第一 編程電荷捕捉位置的Vt，該第一編程電荷捕捉位置的Vt是經(jīng)過(guò)第二編程 機(jī)制。該分布與圖4A相同，因?yàn)閳D4A的第一編程機(jī)制使用相同的最終 編程階層PV3，而非初步L3階層PV3，(比較圖2A與圖2B)，同時(shí)在第 二編程機(jī)制中，未增加額外電荷至L3位置中。分布420、 424、 416代表 雙側(cè)電荷捕捉存儲(chǔ)單元中第二編程位置的Vt，該第二編程位置的Vt是利 用第二編程機(jī)制，將第二編程位置轉(zhuǎn)化為最終第一編程階層PV1以及最終 第二編程階層PV2。虛線430、 432代表雙側(cè)電荷捕捉存儲(chǔ)單元中各位置 的新Vt分布，該分布己將電荷捕捉存儲(chǔ)單元的相鄰位置編程為其最終數(shù) 值。由于第二編程機(jī)制未增加額外電荷至L3位置408，因此利用第一編 程機(jī)制的階層0分布416，與圖4A中的Vt分布416相同。比較圖4B與圖2B，可見(jiàn)圖4A與圖4B的編程技術(shù)，減低現(xiàn)有編程 技術(shù)中的相鄰效應(yīng)。由此可依據(jù)本發(fā)明的一種實(shí)施例，設(shè)計(jì)存儲(chǔ)系統(tǒng)，使 其在各階層上具有較窄的臨界范圍，同時(shí)增加各臨界階層之間的邊界(即 讀取窗口)。圖5A為存儲(chǔ)單元分布對(duì)應(yīng)的Vt，顯示雙側(cè)電荷捕捉存儲(chǔ)陣列中的相 鄰效應(yīng)，該存儲(chǔ)單元分布對(duì)應(yīng)的Vt是利用依據(jù)本發(fā)明另一種實(shí)施例的第 一編程序列。在本例中，雙側(cè)電荷捕捉存儲(chǔ)單元的第二編程位置，在第一 編程電荷捕捉位置400、 404、 408編程為較低階層(L1，402或L2，406)后， 編程為第三階層。因此，第二編程相鄰L3電荷捕捉位置拉動(dòng)第一編程位 置的Vt分布。分布402、 406代表雙側(cè)電荷捕捉存儲(chǔ)單元中第一編程位置的Vt，該 第一編程位置的vt是利用第一編程機(jī)制，將第一編程位置轉(zhuǎn)換為初步第 一編程階層PV1，與初步第二編程階層PV2，。初始(擦除)階層LO'位置 410未被編程，但相鄰L3位置408將階層0位置移動(dòng)至Vt分布416。分 布400、 404、 408代表雙側(cè)電荷捕捉存儲(chǔ)單元中的第二編程L3位置的Vt， 該第二編程L3位置的Vt是利用第一編程機(jī)制，將第二編程L3位置轉(zhuǎn)換 為第三編程階層PV3。虛線436、 438、 416代表雙側(cè)電荷捕捉存儲(chǔ)單元經(jīng) 過(guò)第一編程與LO位置的Vt分布，該分布已經(jīng)將存儲(chǔ)單元的第二編程位置， 編程為第三編程階層L3。原始分布的移動(dòng)，顯示第一編程機(jī)制后的相鄰 效應(yīng)。圖5B顯示圖5A存儲(chǔ)陣列依據(jù)本發(fā)明的另一種實(shí)施例，經(jīng)過(guò)第二編 程序列所得的存儲(chǔ)分布對(duì)應(yīng)Vt。在第二編程機(jī)制中，Ll與L2位置編程為 其最終數(shù)值PV1與PV2。第二編程機(jī)制并未進(jìn)一步編程第三階層位置。最 終PV值PV1、 PV2高于初步數(shù)值PV1'、 PV2'，代表在第二編程機(jī)制中， 未有額外電荷增加至Ll與L2位置。第二編程機(jī)制中增加至Ll與L2位 置的額外電荷，稍微拉動(dòng)L3位置的Vt分布。即是，分布400被相鄰L1 位置420拉動(dòng)至分布442，而分布404被相鄰L2位置424拉動(dòng)至分布444。分布420、 424、 416代表存儲(chǔ)陣列中雙側(cè)電荷捕捉存儲(chǔ)單元第一編程 位置的Vt，該第一編程位置的Vt是利用第二編程機(jī)制，將第一編程位置 轉(zhuǎn)換為最終編程階層。由階層三位置原始分布400、 404的位移，可見(jiàn)第 二編程機(jī)制后的相鄰效應(yīng)，將第二編程位置帶到階層Ll與L2。比較圖5B 與圖3B，可見(jiàn)圖5A與圖5B的編程技術(shù)范例，可減低現(xiàn)有編程技術(shù)的相 鄰效應(yīng)。如此，可讓依據(jù)本發(fā)明的一種實(shí)施例所設(shè)計(jì)的存儲(chǔ)系統(tǒng)，在各階 層具有狹小的臨界范圍，同時(shí)增加各臨界階層之間的邊界(讀取窗口)。圖6顯示依據(jù)本發(fā)明的一種實(shí)施例，操作雙側(cè)電荷捕捉存儲(chǔ)陣列的方 法600流程圖。數(shù)據(jù)輸入至電荷捕捉存儲(chǔ)陣列(步驟602)。存儲(chǔ)陣列的雙 側(cè)電荷捕捉存儲(chǔ)單元，其中一側(cè)上的電荷捕捉位置是利用第一編程機(jī)制 (步驟604)進(jìn)行編程。編程各個(gè)位置，包含增加電荷至雙側(cè)電荷捕捉存 儲(chǔ)單元的電荷捕捉層上的電荷捕捉位置(例如，第1A圖的右110或左108 電荷捕捉位置)。在特定實(shí)施例中，電荷捕捉位置為雙側(cè)電荷捕捉存儲(chǔ)單元的第一編程位置。在另一實(shí)施例中，電荷捕捉位置為雙側(cè)電荷捕捉存儲(chǔ)單 元的第二編程位置。雙側(cè)電荷捕捉存儲(chǔ)單元的一第一電荷捕捉位置，是編程為第一初步編 程階層(例如PV1');雙側(cè)電荷捕捉存儲(chǔ)單元的第二電荷捕捉位置，是編 程為第二初步編程階層(例如PV2');而雙側(cè)電荷捕捉存儲(chǔ)單元的第三電 荷捕捉位置，則編程為一最終編程階層(例如PV3);其中最終編程階層 高于第二初步編程階層，而第二初步編程階層又再高于第一初步編程階 層。在特定實(shí)施例中，第一編程機(jī)制604包含耦合一電荷脈沖至階層一、階層二、與階層三位置(步驟606)，驗(yàn)證編程階層(例如至PVr、 PV2'、 與PV3)(步驟608)，同時(shí)重復(fù)步驟606與608(分支610)直到這些位置通 過(guò)驗(yàn)證(分支612)。換句話說(shuō)，該存儲(chǔ)單元/位置系在各個(gè)脈沖之后，會(huì) 依據(jù)編程驗(yàn)證階層來(lái)評(píng)估。 一偏壓參數(shù)，例如施加至被編程的電荷捕捉存 儲(chǔ)單元/位置的位線電壓等，會(huì)在電荷脈沖之間遞增(步驟611)。若電荷捕 捉位置通過(guò)編程驗(yàn)證，存儲(chǔ)單元/位置則不會(huì)再被選擇，而在第一編程機(jī)制 中不會(huì)另外加入電荷。隨后，第二編程機(jī)制(步驟614)編程雙側(cè)電荷捕捉存儲(chǔ)單元的多個(gè) 位置。雙側(cè)電荷捕捉存儲(chǔ)單元的第一電荷捕捉位置，被編程為第一最終編 程階層(例如PV1)，而雙側(cè)電荷捕捉存儲(chǔ)單元的第二電荷捕捉位置，被 編程為第二最終編程階層(例如PV2)。增加電荷(步驟615)至第一、第二、與第三電荷捕捉位置。增加電 荷至第一與第二多電荷捕捉位置，將第一編程機(jī)制604形成的Vt階層PV1' 與PV2，，轉(zhuǎn)化朝向?yàn)樽罱K編程驗(yàn)證階層。第三電荷捕捉位置，在第一編 程機(jī)制中編程為PV3階層。第二編程機(jī)制(步驟614)的第一電荷脈沖增加 可忽略的電荷到這些位置，因?yàn)殡姾刹蹲轿恢帽痪幊痰迷礁?，在各個(gè)脈沖 之中可移轉(zhuǎn)的電荷數(shù)量就越低。任何增加至L3位置的電荷均會(huì)增加Vt， 但不會(huì)減損存儲(chǔ)裝置的運(yùn)作，因?yàn)長(zhǎng)3位置為最高。在L3的Vt分布之上 沒(méi)有讀取窗口。任何L3位置上的偶發(fā)電荷增加，實(shí)質(zhì)上會(huì)增加L2的Vt 分布與L3的Vt分布之間的讀取窗口。雙側(cè)電荷捕捉存儲(chǔ)單元的第一、第二、與第三多電荷捕捉位置的編程階層，驗(yàn)證為第一最終編程階層、第二最終編程階層、與第三最終編程階層(步驟616)。 L3位置驗(yàn)證為PV3階層，因?yàn)榧呻娐分械脑S多因素 均會(huì)影響一位置上的Vt階層。若任何電荷捕捉位置未充分編程(分支 618)， 一偏壓條件或參數(shù)，如字線電壓等，即可被遞增(步驟620)并增加 額外電荷至這些位置上。在大部分情況下，不需增加額外電荷至階層三位 置，因?yàn)殡A層三位置是在第一編程機(jī)制(步驟604)中驗(yàn)證為最終編程階 層PV3。若電荷捕捉位置通過(guò)驗(yàn)證(分支622)，則會(huì)該位置會(huì)被屏蔽。電 荷捕捉位置經(jīng)過(guò)編程和驗(yàn)證之后，此流程即告結(jié)束(步驟624)。依據(jù)本發(fā)明的另一種實(shí)施例，第一、第二、與第三電荷捕捉位置被驗(yàn) 證為其個(gè)別最終階層，若可通過(guò)驗(yàn)證，則成為非活性(被屏蔽)。若其不 能通過(guò)驗(yàn)證，則一偏壓參數(shù)，如字線電壓等，即會(huì)被遞增并增加額外電荷 至這些位置上。重復(fù)此一操作，直至所有位置均經(jīng)過(guò)驗(yàn)證為止。在操作電荷捕捉MLC存儲(chǔ)陣列的兩種編程機(jī)制中，利用第一編程機(jī) 制，將階層三位置編程至最終第三編程階層，同時(shí)可讓雙側(cè)電荷捕捉存儲(chǔ) 單元減低相鄰效應(yīng)，并緊縮Vt (編程)分布。通過(guò)降低相鄰效應(yīng)，可以造 成寬廣的讀取窗口，促進(jìn)存儲(chǔ)裝置的運(yùn)作。圖7A為依據(jù)本發(fā)明的一種實(shí)施例，所為的第一編程機(jī)制時(shí)序圖范例。 字線電壓(WL)設(shè)為初始值(例如7V)，同時(shí)在第一編程機(jī)制操作的過(guò)程 中維持恒定。雙側(cè)電荷捕捉存儲(chǔ)單元的位線(BL)電壓(VPPDs)，由初始電 壓定額逐步遞增。在特定實(shí)施例中，位線每200奈秒增加50mV。位線電壓中的各(增加)段落均會(huì)產(chǎn)生一電荷脈沖。電荷捕捉位置是 由各電荷脈沖之間的驗(yàn)證電壓來(lái)進(jìn)行檢驗(yàn)。編程為第一階層的電荷捕捉位 置是依據(jù)第一初步階層(例如PV1')進(jìn)行檢驗(yàn)，編程為第二階層的電荷 捕捉位置系依據(jù)第二初步階層(例如PV2，)進(jìn)行驗(yàn)證，而編程為第三階 層的電荷捕捉位置是依據(jù)第三最終階層(例如PV3)。初步階層LV1。、LV20、 LV3。的數(shù)值，是依據(jù)雙側(cè)電荷捕捉存儲(chǔ)單元電荷捕捉位置編程的情況而改 變。舉例而言，若電荷捕捉位置編程為第一階層，該電荷捕捉位置的位線 即以LVlo為起始。數(shù)個(gè)雙側(cè)電荷捕捉內(nèi)存的電荷捕捉位置為平行編程， 然而，任何存儲(chǔ)單元每次都僅編程其中一側(cè)。此即，在雙側(cè)電荷捕捉存儲(chǔ) 單元其中一面上，每200nS，位線電壓階層化為(VPPDs)Ll、 L2、與L3位置，逐步以50mV增加至最大值VPPDmax(例如7V)，并且依據(jù)適當(dāng)?shù)?編程驗(yàn)證階層驗(yàn)證。若電荷捕捉位置通過(guò)編程驗(yàn)證，其位線即不會(huì)被選擇 (被屏蔽)，同時(shí)該位置不再被編程。其它電荷捕捉位置繼續(xù)編程，直到所 有位置均被編程為所需的階層，或者編程失敗為止。圖7B為依據(jù)本發(fā)明的一種實(shí)施例，所為的第二編程機(jī)制時(shí)序圖范例。 雙側(cè)電荷捕捉存儲(chǔ)單元其中一側(cè)的位線(源極)電壓，依據(jù)第一編程機(jī)制， 選擇設(shè)定為一階層。在特定實(shí)施例中，電荷捕捉位置的位線電壓編程為一 通常階層，其數(shù)值設(shè)定為最終位線電壓，即完成第一編程機(jī)制之電壓減去 200mV。如此即可避免位置上的過(guò)度充電荷。就L3位置而言，是在第一 脈沖減低電壓，若在PV3驗(yàn)證(屏蔽)之前施加電壓，'則可將任何轉(zhuǎn)移至L3 位置的電荷降低至可以忽略的程度。舉例而言，L3位置的位線將設(shè)定為 LV3階層，而L2位置的位線將設(shè)定為L(zhǎng)V2階層，以及Ll位置的位線將 設(shè)定為L(zhǎng)V1階層，其中LV3大于LV2， LV2又大于LV1。不同階層的位線電壓在字線電壓逐步攀升時(shí)保持恒定。在特定實(shí)施例 中，字線逐步由VCVPinitial值升高至VCVPMax值，而每階段升高250mV。 若電荷捕捉Vt階層在字線達(dá)到最大允許電壓時(shí)，未通過(guò)編程驗(yàn)證，則位 線逐步變化，而字線重新由VCVPinitial值逐步變化。在第二編程機(jī)制中，第一最終編程階層(PV1)用以驗(yàn)證階層一電荷 捕捉位置已經(jīng)適當(dāng)?shù)鼐幊?，而第二最終編程階層(PV2)用以驗(yàn)證階層二 電荷捕捉位置已經(jīng)適當(dāng)?shù)鼐幊?，而最終第三編程階層(PV3)用以驗(yàn)證階 層三位置維持第一編程機(jī)制中所獲得的編程階層。此即第二編程機(jī)制(PV3) 中，L3位置的編程驗(yàn)證階層與第一編程機(jī)制(亦為PV3)L3位置的編程驗(yàn) 證階層相同，而此階層是一最終編程層級(jí)。如參照?qǐng)D6所述，雖然L3位 置通常不需在第二編程機(jī)制中進(jìn)一步編程，但若L3位置未能通過(guò)PV3， 另一實(shí)施例亦包含在第二編程機(jī)制中，將額外電荷加入L3位置的動(dòng)作。圖8為依據(jù)本發(fā)明一種實(shí)施例的集成電路(IC) 800示意圖。該集成 電路具有包含雙側(cè)電荷捕捉存儲(chǔ)單元(未個(gè)別顯示，見(jiàn)圖1A)的存儲(chǔ)陣 列802。該集成電路同時(shí)包含控制邏輯804，控制邏輯804的組態(tài)為依據(jù) 由數(shù)據(jù)輸入806所接收的數(shù)據(jù)以編程存儲(chǔ)陣列802的電荷捕捉位置至所選 擇的階層?？刂七壿?04包含第一編程驗(yàn)證邏輯808，第一編程驗(yàn)證邏輯808的 組態(tài)為依據(jù)數(shù)據(jù)輸入806所接收的數(shù)據(jù)，利用第一編程機(jī)制(例如，見(jiàn)圖 6編號(hào)604、圖7A)以選擇性地編程存儲(chǔ)陣列802中的電荷捕捉位置。在 一應(yīng)用范例中，電荷捕捉位置儲(chǔ)存的電荷，代表LO、 Ll、 L2、 L3四個(gè)邏 輯階層之一。其中LO為擦除階層，Ll、 L2、 L3代表逐漸增加移轉(zhuǎn)到電荷 捕捉結(jié)構(gòu)中的電荷。第一編程驗(yàn)證邏輯808的運(yùn)作與數(shù)據(jù)儲(chǔ)存位置810、 812、 814儲(chǔ)存的數(shù)值PV1'、 PV2'、 PV3相關(guān)；其中PV1'為一初步第一編 程驗(yàn)證階層(例如供Ll電荷捕捉位置)，PV2，為一初步第二編程驗(yàn)證階層 (例如供L2電荷捕捉位置)，而PV3則是一最終編程驗(yàn)證階層(例如供 L3電荷捕捉位置)，而PV3是使用第一編程機(jī)制。數(shù)據(jù)儲(chǔ)存位置810、 812、 814(以及下方818、 820)，顯示在控制邏輯804之內(nèi)，但也可存在于集成 電路800的其它位置，甚至可以在芯片之外。在控制邏輯804進(jìn)行第一編程驗(yàn)證邏輯808，以分別編程存儲(chǔ)陣列802 中的電荷儲(chǔ)存位置L1、 L2、 L3為PV1'、 PV2'、 PV3階層進(jìn)行之后，控制 邏輯804進(jìn)行第二編程驗(yàn)證邏輯816。第二編程驗(yàn)證邏輯816的運(yùn)作，與 數(shù)據(jù)儲(chǔ)存位置818、 820中儲(chǔ)存的數(shù)據(jù)數(shù)值PV1與PV2相關(guān)；其中PV1 是最終第一編程驗(yàn)證階層(例如供L1電荷捕捉位置)，PV2是最終第二編 程驗(yàn)證階層(例如供L2電荷捕捉位置)，而數(shù)值PV3則儲(chǔ)存在數(shù)據(jù)儲(chǔ)存 位置814中。此及，第一編程驗(yàn)證邏輯808與第二編程驗(yàn)證邏輯816均利 用最終L3編程驗(yàn)證數(shù)值PV3，以第二編程機(jī)制，編程存儲(chǔ)陣列802的電 荷儲(chǔ)存位置為所需的階層(數(shù)據(jù)數(shù)值)。本發(fā)明的較佳實(shí)施例與范例詳細(xì)描述如上，所應(yīng)理解的是，上述實(shí)施 例僅作為范例，并非用以限制本發(fā)明的保護(hù)范圍。對(duì)于本領(lǐng)域普通技術(shù)人 員而言，對(duì)本發(fā)明提供的內(nèi)容所做的修改、組合或等同替換等，均應(yīng)包含 在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種在一電荷捕捉存儲(chǔ)單元陣列中操作一選定存儲(chǔ)單元的方法，其特征在于，該選定存儲(chǔ)單元包含一第一電荷捕捉位置與一第二電荷捕捉位置，該第一電荷捕捉位置與該第二電荷捕捉位置可編程為不同的多個(gè)閾值電壓，包括一低階層閾值電壓與一高階層閾值電壓，該方法包含在該選定存儲(chǔ)單元中，將該第一電荷捕捉位置編程為對(duì)應(yīng)于該低階層閾值電壓范圍，該編程過(guò)程包含應(yīng)用一第一編程機(jī)制，該第一編程機(jī)制可將該第一電荷捕捉位置的一閾值電壓設(shè)定在一低于該低閾值電壓范圍的階層，該編程過(guò)程還包含應(yīng)用一第二編程機(jī)制，該第二編程機(jī)制可將該第一電荷捕捉位置的該閾值電壓，設(shè)定于該低階層閾值電壓范圍之內(nèi)；以及在該選定存儲(chǔ)單元中，將該第二電荷捕捉位置編程為對(duì)應(yīng)于該高階層閾值電壓范圍，該編程過(guò)程包含應(yīng)用該第一編程機(jī)制，該第一編程機(jī)制可將該第二電荷捕捉位置的一閾值電壓，設(shè)定于該高階層閾值電壓范圍之內(nèi)。
2、 根據(jù)權(quán)利要求1所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定存儲(chǔ)單元的方法，其特征在于，在將該第一編程機(jī)制應(yīng)用于該第二電荷捕捉位置之后，該方法進(jìn)一步包括檢查該第二電荷捕捉位置的該閾值電壓是否位于該高階層閾值電壓 范圍之內(nèi)，如果沒(méi)有位于該高階層閾值電壓范圍之內(nèi)，則應(yīng)用該第二編程 機(jī)制，將該第二電荷捕捉位置的該閾值電壓，設(shè)定在該高階層閾值電壓范 圍之內(nèi)。
3、 根據(jù)權(quán)利要求1所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定 存儲(chǔ)單元的方法，其特征在于，在該選定存儲(chǔ)單元中，在編程該第一電荷 捕捉位置之前，先編程該第二電荷捕捉位置。
4、 根據(jù)權(quán)利要求1所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定存儲(chǔ)單元的方法，其特征在于，用以編程該第一與該第二電荷捕捉位置的 該第一編程機(jī)制，包含依據(jù)一第一編程偏壓安排施加脈沖，以移動(dòng)選定的 該第一與該第二電荷捕捉位置的其中之一的該閾值電壓，以及檢查該閾值 電壓是否滿足一第一編程驗(yàn)證目標(biāo)，如果不滿足，則反復(fù)施加一脈沖并進(jìn)行檢查，直到該選定電荷捕捉位置的該閾值電壓滿足該第一編程驗(yàn)證目 標(biāo)，該方法更包含利用用以編程該第一電荷捕捉位置的該第一編程機(jī)制，通過(guò)將該第一 編程驗(yàn)證目標(biāo)設(shè)定為低于該低階層閾值電壓范圍的一數(shù)值，來(lái)編程該第一 電荷捕捉位置，以及利用用以編程該第二電荷捕捉位置的該第一編程機(jī)制，通過(guò)將該第一 編程驗(yàn)證目標(biāo)設(shè)定為該高階層閾值電壓范圍內(nèi)的一數(shù)值，來(lái)編程該第二電 荷捕捉位置。
5、 根據(jù)權(quán)利要求4所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定存儲(chǔ)單元的方法，其特征在于，該第一.編程機(jī)制的該第一編程偏壓安排， 包含固定一字線電壓，以及在相繼的步驟中，將一位線電壓階梯化上升。
6、 根據(jù)權(quán)利要求1所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定 存儲(chǔ)單元的方法，其特征在于，該第二編程機(jī)制包含依據(jù)一第二編程偏壓 安排施加脈沖，以移動(dòng)選定的該第一與該第二電荷捕捉位置的其中之一的 閾值電壓，以及檢查該閾值電壓是否滿足一第二編程驗(yàn)證目標(biāo)，如果不滿 足，則反復(fù)施加一脈沖并進(jìn)行檢查，直到該選定電荷捕捉位置的該閾值電壓滿足該第二編程驗(yàn)證目標(biāo)，該方法更包含利用用以編程該第一電荷捕捉位置的該第二編程機(jī)制，通過(guò)將該第二 編程驗(yàn)證目標(biāo)設(shè)定在該低階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第一電 荷捕捉位置。
7、 根據(jù)權(quán)利要求6所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定 存儲(chǔ)單元的方法，其特征在于，該第二編程機(jī)制的該第二編程偏壓安排， 包含固定一位線電壓，以及在相繼的步驟中，將一字線電壓階梯化上升。
8、 根據(jù)權(quán)利要求2所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定 存儲(chǔ)單元的方法，其特征在于，該第二編程機(jī)制包含依據(jù)一第二編程偏壓 安排施加脈沖，以移動(dòng)選定的該第一與該第二電荷捕捉位置的其中之一的 該閾值電壓，以及檢查該閾值電壓是否滿足一第二編程驗(yàn)證目標(biāo)，如果不 滿足，則反復(fù)施加一脈沖并進(jìn)行檢査，直到該選定電荷捕捉位置的該閾值電壓滿足該第二編程驗(yàn)證目標(biāo)，該方法更包含利用用以編程該第一電荷捕捉位置的該第二編程機(jī)制，通過(guò)將該第二編程驗(yàn)證目標(biāo)設(shè)定在該低階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第一電 荷捕捉位置，以及利用用以編程該第二電荷捕捉位置的該第二編程機(jī)制，通過(guò)將該第二 編程驗(yàn)證目標(biāo)值設(shè)定在該高階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第二 電荷捕捉位置。
9、 根據(jù)權(quán)利要求1所述的在一電荷捕捉存儲(chǔ)單元陣列中操作一選定 存儲(chǔ)單元的方法，其特征在于，該第一電荷捕捉位置與該第二電荷捕捉位 置可編程為至少四階層，包含一第一最低臨界狀態(tài)， 一第二中間臨界狀態(tài)、 一第三中間臨界狀態(tài)和一第四最高臨界狀態(tài)，而其中該低閾值電壓對(duì)應(yīng)于 該第二中間臨界狀態(tài)或該第三中間臨界狀態(tài)之一，而該高閾值電壓對(duì)應(yīng)于 該四者中臨界狀態(tài)最高者。
10、 一種集成電路，包含一存儲(chǔ)陣列，包含多個(gè)雙側(cè)電荷捕捉存儲(chǔ)單元，該存儲(chǔ)單元具有個(gè)別 的第一電荷捕捉位置與第二電荷捕捉位置，可編程為不同的多個(gè)閾值電 壓，包含一低階層閾值電壓與一高階層閾值電壓，代表多個(gè)編程狀態(tài)；一偏壓電路與該存儲(chǔ)陣列耦合，用以為一選定存儲(chǔ)單元施加偏壓；以及一控制邏輯，用以操作該偏壓電路，并通過(guò)操作該偏壓電路編程該存 儲(chǔ)陣列中的該選定存儲(chǔ)單元，該控制邏輯包含編程該選定存儲(chǔ)單元中的該第一電荷捕捉位置的一第一邏輯，對(duì)應(yīng)于 該低階層閾值電壓范圍，并且利用一第一編程機(jī)制，將該第一電荷捕捉位 置的一閾值電壓設(shè)定在低于該低階層閾值電壓范圍的一數(shù)值，以及利用一 第二編程機(jī)制，將該第一電荷捕捉位置的該閾值電壓，設(shè)定在該低階層閾 值電壓范圍內(nèi)的一數(shù)值；以及編程該選定存儲(chǔ)單元中的該第二電荷捕捉位置的一第二邏輯，對(duì)應(yīng)于 該高階層閾值電壓范圍，并且利用該第一編程機(jī)制，將該第二電荷捕捉位 置的一閾值電壓，設(shè)定在該高階層閾值電壓范圍內(nèi)的一數(shù)值。
11、 根據(jù)權(quán)利要求10所述的集成電路，其特征在于，該控制邏輯包 含通過(guò)該第一編程機(jī)制編程該第二電荷捕捉位置，操作的一邏輯，該邏輯 可檢査該第二電荷捕捉位置的該閾值電壓是否落入該高階層閾值電壓范圍之內(nèi)，如果沒(méi)有落入該高階層閾值電壓范圍之內(nèi)，則施以該第二編程機(jī) 制，將該第二電荷捕捉位置的該閾值電壓設(shè)定在該高階層閾值電壓范圍之 內(nèi)。
12、 根據(jù)權(quán)利要求10所述的集成電路，其特征在于，該控制邏輯的 設(shè)定，是在編程該第一電荷捕捉位置之前，先編程該第二電荷捕捉位置。
13、 根據(jù)權(quán)利要求10所述的集成電路，其特征在于，該第一編程機(jī)制，是利用一重復(fù)編程，該重復(fù)編程中的一重復(fù)步驟，包含依據(jù)一第一編 程偏壓安排，施加一脈沖，以移動(dòng)一選定電荷捕捉位置的該閾值電壓，以 及檢驗(yàn)該閾值電壓是否符合一第一編程驗(yàn)證目標(biāo)，并重復(fù)執(zhí)行，直至該選 定電荷捕捉位置的該閾值電壓符合該第一編程驗(yàn)證目標(biāo)，該集成電路更包含用以編程該第一電荷捕捉位置的該第一編程機(jī)制，用于將該第一編程 驗(yàn)證目標(biāo)設(shè)定在低于該低階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第一電 荷捕捉位置；以及用以編程該第二電荷捕捉位置的該第一編程機(jī)制，用于將該第一編程 驗(yàn)證目標(biāo)設(shè)定在該高階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第二電荷捕 捉位置。
14、 根據(jù)權(quán)利要求13所述的集成電路，其特征在于，該第一編程機(jī) 制的該第一編程偏壓安排，包含固定一字線電壓，以及在相繼的該重復(fù)步 驟中將一位線電壓階梯化上升。
15、 根據(jù)權(quán)利要求10所述的集成電路，其特征在于，該第二編程機(jī) 制，是利用一重復(fù)編程，該重復(fù)編程中的一重復(fù)步驟，包含依據(jù)一第二編 程偏壓安排施加一脈沖，以移動(dòng)一選定電荷捕捉位置的該閾值電壓，以及 檢查該閾值電壓是否符合一第二編程驗(yàn)證目標(biāo)，并重復(fù)執(zhí)行，直至該選定 電荷捕捉位置的該閾值電壓符合該第二編程驗(yàn)證目標(biāo)，該集成電路更包含用以編程該第一電荷捕捉位置的該第二編程機(jī)制，用于將該第二編程 驗(yàn)證目標(biāo)設(shè)定在該低階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第一電荷捕 捉位置。
16、 根據(jù)權(quán)利要求15所述的集成電路，其特征在于，該第二編程機(jī)制的該第二編程偏壓安排，包含固定一位線電壓，以及在相繼的該重復(fù)步 驟中將一字線電壓階梯化上升。
17、 根據(jù)權(quán)利要求11所述的集成電路，其特征在于，該第二編程機(jī) 制利用一重復(fù)編程，其中該重復(fù)編程中的一重復(fù)步驟，包含依據(jù)一第二編 程偏壓安排施加一脈沖，以移動(dòng)一選定電荷捕捉位置的該閾值電壓，以及 檢查該閾值電壓是否符合一第二編程驗(yàn)證目標(biāo)，并重復(fù)執(zhí)行，直至該選定 電荷捕捉位置的該閾值電壓符合該第二編程驗(yàn)證目標(biāo)，該集成電路更包 含用以編程該第一電荷捕捉位置的該第二編程機(jī)制，用于將該第二編程 驗(yàn)證目標(biāo)設(shè)定在該低階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第一電荷捕 捉位置；以及用以編程該第二電荷捕捉位置的該第二編程機(jī)制，用于將該第二編程 驗(yàn)證目標(biāo)設(shè)定在該高階層閾值電壓范圍內(nèi)的一數(shù)值，以編程該第二電荷捕 捉位置。
18、 根據(jù)權(quán)利要求10所述的集成電路，其特征在于，該第一電荷捕 捉位置與該第二電荷捕捉位置可編程為至少四階層，包含一第一最低臨界 狀態(tài)， 一第二中間臨界狀態(tài)、 一第三中間臨界狀態(tài)和一第四最高臨界狀態(tài)， 且其中該低閾值電壓對(duì)應(yīng)于該第二中間臨界狀態(tài)或該第三中間臨界狀態(tài) 之一，而該高閾值電壓對(duì)應(yīng)于該四者中臨界狀態(tài)最高者。
全文摘要
本發(fā)明公開(kāi)了一種操作電荷捕捉多階存儲(chǔ)單元存儲(chǔ)陣列的方法，包含利用一第一編程機(jī)制，編程一第一電荷捕捉位置成為一初步第一階值，編程一第二電荷捕捉位置成為一初步第二階值，以及編程一第三電荷捕捉位置成為一最終第三階值。隨后，再利用一第二編程機(jī)制，將該第一電荷捕捉位置編程為一最終第一階值，而該第二電荷捕捉位置編程為一最終第二階值。
文檔編號(hào)G11C16/10GK101236786SQ20071018231
公開(kāi)日2008年8月6日 申請(qǐng)日期2007年10月17日 優(yōu)先權(quán)日2007年2月1日
發(fā)明者何信義, 陳重光, 黃俊仁 申請(qǐng)人:旺宏電子股份有限公司