專利名稱：閃存裝置以及錯誤校正方法
技術領域：
本發(fā)明有關于閃存(flash memory),特別有關于用于多層單元閃存裝置 (multi-level cell flash memory device)的增強的錯誤校正。
背景技術：
圖1為存儲器陣列100的示意圖。存儲器陣歹UlOO包含主區(qū)域(main area)102 以及保留區(qū)域(spare area)104。傳統(tǒng)上，存儲器陣列100由只能表示兩種狀態(tài)0 和l的單層單元(single-level cells,以下簡稱SLC)所組成。隨著容量的增加， 產(chǎn)生錯誤單元的可能性也在增加。因此，普遍會在存儲器陣列100中執(zhí)行錯誤 校正。主區(qū)域102占用主要容量以儲存數(shù)據(jù)字節(jié)，保留區(qū)域104用以儲存校驗 信息以使所儲存的數(shù)據(jù)可以容錯(fault tolerance)。錯誤校正碼(Error correction codes,以下簡稱ECC碼)的各種算法用以將部分被破壞的數(shù)據(jù)進行復原。例如， 理德 所羅門編碼為一種廣泛運用的用以偵測和校正錯誤的算法。如果具有2N 的校驗信息，包含最多N個錯誤的錯誤數(shù)據(jù)區(qū)塊依然可以得到校正。例如，在 SLC型的存儲器陣列100中，2048字節(jié)的數(shù)據(jù)區(qū)塊以及64字節(jié)的校驗信息，在 此數(shù)據(jù)區(qū)塊中最大可以容忍32字節(jié)的錯誤。容錯的能力由保留區(qū)域104所決 定，然而，存儲器陣列100的容量是有限的，且保留區(qū)域104的容量受規(guī)格限 制無法自行加大。
圖2為傳統(tǒng)錯誤校正方法的流程圖，在步驟202中，讀取儲存在主區(qū)域102 中的數(shù)據(jù)區(qū)塊及與其相關的校驗信息。在步驟204中，根據(jù)校驗信息，執(zhí)行錯 誤校正算法，如理德，所羅門編碼，以更正數(shù)據(jù)區(qū)塊中潛在的錯誤。在步驟 206中，將數(shù)據(jù)送去處理器做解碼。例如，與數(shù)據(jù)區(qū)塊相關的校驗信息的數(shù)量 為2N，因此，最多可以容忍N個錯誤。在步驟210中，如果錯誤的數(shù)量沒有超 過N，則數(shù)據(jù)可復原,處理器會輸出錯誤位置與值用以校正數(shù)據(jù)區(qū)塊并將其輸
出。否則數(shù)據(jù)區(qū)塊無法復原，在步驟208中，丟棄數(shù)據(jù)區(qū)塊。
對于多層單元閃存來說， 一個單元需要儲存多于0和1的狀態(tài)，所以發(fā)生 錯誤的可能性比單層單元閃存要高。上述錯誤校正將不足以對信息起到保護 的作用。因此需要提出一種增強的錯誤校正。

發(fā)明內(nèi)容
有鑒于此，為了解決在多層單元中釆用現(xiàn)有技術的錯誤校正不能對信息 起到保護作用的問題，特提出一種閃存裝置以及錯誤校正方法。
本發(fā)明提供一種閃存裝置，包含存儲器陣列，其包含用以儲存數(shù)據(jù)的主 區(qū)域，以及用以儲存與數(shù)據(jù)相關的校驗信息的保留區(qū)域；錯誤地址表格，用 以保存錯誤地址列表，其中錯誤地址列表儲存存儲器陣列中數(shù)據(jù)儲存內(nèi)容有 錯誤的地址；以及處理器，根據(jù)校驗信息以及錯誤地址列表對數(shù)據(jù)執(zhí)行錯誤 校正以輸出校正結(jié)果。
本發(fā)明還提供一種錯誤校正方法，用于閃存裝置，其中閃存裝置包含存 儲器陣列，存儲器陣列包含用以儲存數(shù)據(jù)的主區(qū)域，以及用以儲存與數(shù)據(jù)相
關的校驗信息的保留區(qū)域，錯誤校正方法包含建立錯誤地址列表用以保存存 儲器陣列中數(shù)據(jù)儲存內(nèi)容有錯誤的地址；以及根據(jù)校驗信息以及錯誤地址列 表對該數(shù)據(jù)執(zhí)行錯誤校正以輸出校正結(jié)果。
因此，本發(fā)明根據(jù)校驗信息以及錯誤地址列表對數(shù)據(jù)執(zhí)行錯誤校正，故 可以增強數(shù)據(jù)復原的能力。


圖1為存儲器陣列100的示意圖。 圖2為傳統(tǒng)錯誤校正方法的流程圖。 圖3為本發(fā)明實施例的閃存裝置的方塊圖。 圖4為本法明實施例的錯誤校正方法的流程圖。
具體實施方式
圖3為本發(fā)明實施例的閃存裝置的方塊圖。閃存裝置包含至少三個主要部 分存儲器陣列302、處理器304以及錯誤地址表格306。存儲器陣列302為分 割成主區(qū)域312以及保留區(qū)域314的儲存陣列，其中，主區(qū)域312用以儲存數(shù)據(jù)， 保留區(qū)域314儲存與所儲存數(shù)據(jù)相關的校驗信息或其它信息。錯誤地址表格306 用以保存錯誤地址列表，指示存儲器陣列302中無法獲得儲存數(shù)據(jù)的錯誤所在 的地址。當儲存在存儲器陣列302中的數(shù)據(jù)需要被存取時，處理器304根據(jù)校 驗信息以及錯誤地址列表對所儲存的數(shù)據(jù)執(zhí)行錯誤校正，以輸出校正結(jié)果 #DOUT。
根據(jù)錯誤校正原理，當存儲器陣列302中的特定地址為已知錯誤，數(shù)據(jù)復 原的能力則會增強。因此，借助于錯誤地址列表，存儲器陣列302可以容忍更 多的錯誤。在此實施例中，處理器304使用理德，所羅門編碼算法。其它算法 也可適用，如漢明編碼(hamming code), BCH編碼，理德 馬勒編碼(Reed-Muller code), 二進帝賂萊碼(Binary Golay code),巻積編碼(convolutional code), Turbo編碼(turbo code)。存儲器陣列302由多層單元組成，每個多層單元可以 表示比0和1更多的狀態(tài)。存儲器陣列為每512字節(jié)的數(shù)據(jù)提供至少16字節(jié)的校 驗信息。
錯誤地址列表可以在制造階段建立。例如，處理器304通過寫入已知值至 存儲器陣列302并且將其與讀出的值進行比較以建立新的錯誤地址列表。另一 方面，由于持續(xù)以及重復的使用，新的錯誤可能發(fā)生。處理器304在執(zhí)行錯誤 校正時在存儲器陣列302發(fā)現(xiàn)新的錯誤，并且當處理器304發(fā)現(xiàn)新錯誤時，作 為響應，錯誤地址表格306則會對錯誤地址列表進行更新。
錯誤地址列表的格式并沒有限制。例如，錯誤地址可直接儲存至錯誤地 址表格306，或者也可將指示錯誤所在地址的標志直接儲存至錯誤地址表格306。 錯誤地址可以錯誤地址功率的形式儲存，這樣可以直接適用于理德 所羅門 編碼算法的解碼操作。
當需要請求讀取數(shù)據(jù)區(qū)塊時，處理器304從存儲器陣列302獲得數(shù)據(jù)區(qū)塊
以及校驗信息，并將數(shù)據(jù)區(qū)塊以及校驗信息傳送至處理器304。處理器304對
數(shù)據(jù)區(qū)塊進行解碼，并執(zhí)行校驗，只有當滿足以下不等式(l)時，數(shù)據(jù)區(qū)塊才
可被正確的更正而認為是正確的 2E+S<2N (1)
其中E是錯誤的數(shù)量，S是已知錯誤地址的數(shù)量，2N是校驗信息的數(shù)量。 換句話說，當錯誤地址列表與錯誤校正合并在一起，最多可以容忍2N個錯誤。 圖4為本法明實施例的錯誤校正方法的流程圖。使用錯誤地址列表的錯誤
校正將在以下步驟中進行描述。步驟400，建立錯誤地址列表，用以保存存儲 器陣列302中無法獲得儲存數(shù)據(jù)的錯誤所在的地址。步驟402，響應請求，讀 取數(shù)據(jù)區(qū)塊以及與其相關的校驗信息和錯誤所在的地址。步驟404，校驗信息 和錯誤所在的地址以及數(shù)據(jù)區(qū)塊被傳送至處理器304用以進行數(shù)據(jù)解碼。步驟 406，如果數(shù)據(jù)滿足不等式(l)，則可正確判斷出錯誤位置與錯誤值并在步驟 410中執(zhí)行錯誤校正，否則，如果不滿足不等式(l)，數(shù)據(jù)區(qū)塊則被認為是不可 復原的，并在步驟408中被丟棄。
權利要求
1.一種閃存裝置，其特征在于，所述閃存裝置包含存儲器陣列，包含用以儲存數(shù)據(jù)的主區(qū)域，以及用以儲存與該數(shù)據(jù)相關的多個校驗信息的保留區(qū)域；錯誤地址表格，用以保存錯誤地址列表，其中該錯誤地址列表儲存該存儲器陣列中數(shù)據(jù)儲存內(nèi)容有錯誤的地址；以及處理器，根據(jù)該多個校驗信息以及該錯誤地址列表對該數(shù)據(jù)執(zhí)行錯誤校正以輸出校正結(jié)果。
2. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該處理器利用理德*所 羅門編碼算法執(zhí)行該錯誤校正。
3. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該存儲器陣列由多層 單元所組成。
4. 根據(jù)權利要求3所述的閃存裝置，其特征在于，該存儲器陣列為每512 字節(jié)的數(shù)據(jù)提供至少16字節(jié)的校驗信息。
5. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該處理器在執(zhí)行該錯誤 校正時發(fā)現(xiàn)該存儲器陣列中的多個新錯誤；以及當該處理器偵測到新錯誤時， 該錯誤地址表格更新該錯誤地址列表。
6. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該處理器通過將多個 已知值寫入至該存儲器陣列并將該多個寫入的已知值與從該存儲器陣列所讀 出的多個值進行比較，以建立該錯誤地址列表。
7. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該錯誤地址列表包含 以錯誤地址功率形式儲存的錯誤地址。
8. 根據(jù)權利要求1所述的閃存裝置，其特征在于，該處理器從該存儲器 陣列獲得數(shù)據(jù)區(qū)塊以及與該數(shù)據(jù)區(qū)塊相關的多個校驗信息；以及該處理器根據(jù)該數(shù)據(jù)區(qū)塊以及與該數(shù)據(jù)區(qū)塊相關的該多個校驗信息執(zhí)行 數(shù)據(jù)解碼，以決定該數(shù)據(jù)區(qū)塊是否可校正。
9. 根據(jù)權利要求8所述的閃存裝置，其特征在于，只有當滿足2E+S〈2N 時，該處理器對該數(shù)據(jù)區(qū)塊執(zhí)行該錯誤校正，其中，E是錯誤的數(shù)量，S是 己知錯誤地址的數(shù)量，2N是該多個校驗信息的數(shù)量。
10. —種錯誤校正方法，用于閃存裝置，其中該閃存裝置包含存儲器陣列， 該存儲器陣列包含用以儲存數(shù)據(jù)的主區(qū)域，以及用以儲存與該數(shù)據(jù)相關的多個校驗信息的保留區(qū)域，該錯誤校正方法包含建立錯誤地址列表用以保存該存儲器陣列中數(shù)據(jù)儲存內(nèi)容有錯誤的地 址；以及根據(jù)該多個校驗信息以及該錯誤地址列表對該數(shù)據(jù)執(zhí)行錯誤校正以輸出 校正結(jié)果。
11. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，該錯誤校正使 用理德，所羅門編碼算法。
12. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，該存儲器陣列 由多層單元所組成。
13. 根據(jù)權利要求12所述的錯誤校正方法，其特征在于，該存儲器陣列 為每512字節(jié)的數(shù)據(jù)提供至少16字節(jié)的校驗信息。
14. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，更包含 當執(zhí)行該錯誤校正時發(fā)現(xiàn)該存儲器陣列中的多個新的錯誤；以及 當偵測到新的錯誤時更新該錯誤地址列表。
15. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，更包含 通過將多個已知值寫入至該存儲器陣列并將該多個寫入的已知值與從該存儲器陣列所讀出的多個值進行比較，以建立該錯誤地址列表。
16. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，該錯誤地址列 表包含以錯誤地址功率形式儲存的錯誤地址。
17. 根據(jù)權利要求10所述的錯誤校正方法，其特征在于，更包含-從該存儲器陣列獲得數(shù)據(jù)區(qū)塊以及與該數(shù)據(jù)區(qū)塊相關的多個校驗信息；以及根據(jù)該數(shù)據(jù)區(qū)塊以及與該數(shù)據(jù)區(qū)塊相關的該多個校驗信息執(zhí)行數(shù)據(jù)解 碼，以決定該數(shù)據(jù)區(qū)塊是否可校正。
18.根據(jù)權利要求17所述的錯誤校正方法，其特征在于，更包含只有當滿足2E+S〈N時，該數(shù)據(jù)區(qū)塊才可正確執(zhí)行該錯誤校正，其中，E 是錯誤的數(shù)量，S是已知錯誤地址的數(shù)量，2N是該多個校驗信息的數(shù)量。
全文摘要
本發(fā)明涉及一種錯誤校正方法以及閃存裝置，閃存裝置包含存儲器陣列，其包含用以儲存數(shù)據(jù)的主區(qū)域，以及用以儲存與儲存數(shù)據(jù)相關的校驗信息的保留區(qū)域；錯誤地址表格，用以保存錯誤地址列表，其中錯誤地址列表指示存儲器陣列中數(shù)據(jù)儲存內(nèi)容有錯誤的地址；處理器，根據(jù)校驗信息以及錯誤地址列表對該數(shù)據(jù)執(zhí)行錯誤校正以輸出校正后的輸出結(jié)果。因此，本發(fā)明根據(jù)校驗信息以及錯誤地址列表對數(shù)據(jù)執(zhí)行錯誤校正，可以增強數(shù)據(jù)復原的能力。
文檔編號G11C16/06GK101373640SQ20071018653
公開日2009年2月25日 申請日期2007年12月7日 優(yōu)先權日2007年8月21日
發(fā)明者林利蓮 申請人:聯(lián)發(fā)科技股份有限公司