專利名稱：具有觸發(fā)元件的存儲單元的制作方法
技術領域：
本發(fā)明總體涉及存儲裝置，尤其涉及被配置為有選擇地存取存 ^諸單元的電^各。
背景技術：
在常規(guī)存儲裝置尤其是常規(guī)半導體存儲裝置的情況下，在功能存儲裝置(例如，PLA、 PAL等)和表存儲裝置之間進行區(qū)分通常 存在共性。例如， 一些表存儲裝置包括諸如PROM、 EPROM、 EEPROM、閃存等的ROM裝置(只讀存儲器)，以及諸如DRAM 和SRAM的RAM裝置(隨機存取存儲器或讀寫存儲器)。在SRAM (H態(tài)隨才幾存耳又存儲器)的情況下，單個存儲單元由 例如^皮配置為交叉耦合鎖存器的六個晶體管組成。在DRAM (動態(tài) 隨機存取存儲器)的情況下，通常僅有一個單個的、相應的控制電 容元件(例如，MOSFET的柵-源電容)被采用，其中電荷被儲存在 該電容中。然而，DRAM中的電荷4叉一皮保留^艮短的時間，必須沖丸4亍 周期性更新，以維持數(shù)據(jù)狀態(tài)。與DRAM相反，SRAM不需要更 新，儲存在存儲單元中的數(shù)據(jù)保留的時間和供給SRAM的合適的供 電電壓的時間 一樣長。SRAM和DRAM均#皮當作易失性存儲器， 其中，僅數(shù)據(jù)狀態(tài)被保留的時間為和供應給其的能量的時間一樣長。和易失性存儲器相反，非易失性存4諸裝置(NVM)，例如， EPROM、 EEPROM、以及閃存，展示出不同的特性，其中，即l吏當與其相關的供電電壓被切斷時所存儲的數(shù)據(jù)也能保留。這種類型的 存儲器在用于多種類型的通信裝置(諸如，在移動電話的電子rolodex中)方面具有很多優(yōu)勢，其中，存儲在其中的數(shù)據(jù)即使在移 動電話關閉時也會保留。一種類型的非易失性存儲器被稱之為阻抗或電阻開關存儲裝 置。在這種阻抗存儲器中，位于兩個合適的電極(例如，正極和負 極)之間的存儲材料通過合適的開關處理被放置在或高或低的導電 狀態(tài)，其中，高的導電狀態(tài)對應于邏輯'T，以及低的導電狀態(tài)對應 于邏輯"0"(或者相反)。合適的阻抗存儲器可以是例如4丐鈦礦存儲 器，正如W. W. Zhuamg等人在IEDM 2002的"Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)"所描述的，也可以是例如二元氧化物中的阻抗開 關(OxRAM )，正如I. G. Baek等人在IEDM 2005的"Multi-layer crosspoint binary oxide resistive memory ( OxRAM ) for post-NAND storage application", 還可以是相變存儲器(phase change memory, PCRAM )和導電橋4妄RAM ( conductive bridging RAM, CBRAM )， 正i口 M. Kund等人在IEEE 2005的"Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20 nm"。在相變存儲器的情況下，合適的AlL族化合物(例如GeSbTe或 AglnSbTe化合物)可以例如一皮用作位于兩個相應電4及之間的活性材 料。硫族化合物材料可通過合適的開關處理被置于非晶狀(例如相 當弱的導電狀態(tài))或者晶態(tài)(例如相當強的導電狀態(tài))，從而變現(xiàn)的 和以上所重點表述的可變電阻元件一樣，可以用作不同的凝:據(jù)狀態(tài)。為了實現(xiàn)相變材沖牛乂人非晶態(tài)到晶態(tài)的改變，合適的加熱電流凈皮 施加給電極，其中電流加熱相變材料超過其結晶溫度。這種才喿作通 常被稱作SET操作(設置操作)。類似地，從晶態(tài)到非晶態(tài)的狀態(tài)改變通過施加適當?shù)牧跓犭娏髅}沖來實現(xiàn)，其中，相變材泮+凈皮加熱 超過其融化溫度，以及在其快速冷卻處理期間獲得非晶態(tài)。這種才喿作通常被稱之為RESET操作(重置操作)。SET操作和RESET操 作的組合是一種將數(shù)據(jù)寫入相變材料單元的手段。傳統(tǒng)上，諸如相變存儲裝置的阻抗開關存儲器被以存儲裝置的 核心區(qū)域中的一個或多個相變單元陣列組織，其中，每個相變存儲 單元均由耦合至選4奪開關裝置的相變存儲單元組成。 一種常力見結構 如圖1所示，其中，相變元件IO被耦合在位線12和單極選擇晶體 管14之間。字線16被耦合至晶體管14的基才及端。通過正確地尋址 位線12和與其關聯(lián)的字線16，數(shù)據(jù)可被寫入并從其中讀出。以上發(fā)明內容下述展示出簡單的介紹，以提供對本發(fā)明的一個或多個方面的 基本理解。發(fā)明內容并非用于對本發(fā)明的概括性描述，不應該-故用 來識別本發(fā)明的重要或關鍵元素，也不應該被用來描繪其范圍。相 反，本發(fā)明內容的首要目的是以簡單的形式展示本發(fā)明的一些概念， 作為隨后呈現(xiàn)的更詳細的"i兌明書的前奏。在本發(fā)明的一個實施例中，披露了一種存儲裝置，包括多條成 行延伸的字線和多條成列延伸的位線。該存儲裝置還包括耦合在字 線和位線之間的單極存儲單元。該存儲單元包括通過觸發(fā)元件有選 擇地耦合至該位線的存儲元件。在本發(fā)明的另 一個實施例中， -坡露了 一種存取單極存儲單元的 方法。存卩諸單元可經(jīng)由耦合至字線的觸發(fā)元件有選^^也井禹合至4立線， 該方法包括將位線升至存取電壓，并脈沖施加給字線，該脈沖的脈 沖持續(xù)時間小于將所述單極存儲元件的存取的持續(xù)時間。在另 一個實施例中，施加給字線的脈沖的持續(xù)時間和讀存取的 時間一才羊長。在另 一個實施例中，施加給字線的脈沖的持續(xù)時間長于讀存取 時間。下面的說明和附圖將詳細描述本發(fā)明的示范性方面和實施方 式。這4又示出一些采用了本發(fā)明的原理的變4匕形式。


圖1是示出常規(guī)存儲器結構的示意圖，該常規(guī)性存儲器結構采用對相互關聯(lián)的存儲元件進行選擇存取的選擇晶體管；圖2是示出根據(jù)本發(fā)明的一個實施例的，采用對相互關聯(lián)的存 儲元件進行選擇存取的觸發(fā)元件的存儲器結構的示意圖；圖3和圖4是示出才艮據(jù)本發(fā)明的多個實施例的示例性觸發(fā)元件 的示意圖；圖5示出了突出顯示4艮據(jù)本發(fā)明的實施例的處于多個偏壓狀態(tài) 的觸發(fā)元件的特性的兩條曲線；的存儲裝置結構的框圖；圖7是示出根據(jù)本發(fā)明的實施例的采用可控硅裝置作為觸發(fā)元 件的存儲裝置結構的示意圖；圖8是示出根據(jù)本發(fā)明的實施例的采用垂直可控硅裝置作為觸 發(fā)器元件的存儲陣列的一部分的部分設計的平面圖，其中，字線圍 繞垂直可控^l:結構；圖9是示出根據(jù)本發(fā)明的實施例的具有由圖8中的字線圍繞的 部分的垂直可控^圭裝置的部分透^L圖；圖10是示出根據(jù)本發(fā)明的一個實施例的采用垂直可控硅裝置 作為觸發(fā)元件的存儲陣列的一部分的部分i殳計的平面圖，其中字線 基本與垂直可控硅結構鄰接；圖11是示出根據(jù)本發(fā)明的實施例的具有與圖IO中的字線鄰接 的部分的垂直可控石圭裝置的部分側一見圖；圖12是示出根據(jù)本發(fā)明的另一實施例的形成在半導體襯底之 上或之中的橫向可控硅裝置的部分側視圖；以及圖13是示出根據(jù)本發(fā)明的實施例的用于存取諸如圖3或圖6 的裝置結構的存儲裝置的方法的流程圖。
具體實施方式
下面將參照附圖描述本發(fā)明的一個或多個實施方式，其中，相 同的標號通篇被用來表示相同的部件(元素)。本發(fā)明涉及存儲電路 結構和用于尋址這種結構的相關方法。圖2是示出根據(jù)本發(fā)明的一個實施例的，采用對相互關聯(lián)的存 儲元件進行選擇存取的觸發(fā)元件的存儲器結構20的示意圖。在圖2 的實施例中，NOR類型的存4諸結構具有諸如l禹合至位線22的相變 存儲元件21的單極存儲元件，然而，任意阻抗開關型存儲元件(電 阻開關型存儲元件)可一皮采用，并且應一皮;現(xiàn)為落入本發(fā)明的范圍。 觸發(fā)元件24被耦合在存儲元件21和字線26之間，可#:才喿作以通過 建立貫通至源線(SL ) 28的導電路徑將存4諸元件有選擇地耦合至位 線22,源線(SL) 28 ,皮耦合至諸如電^各地的預定電位。觸發(fā)元件24經(jīng)由字線26通過施加給其的脈沖激活。觸發(fā)元件24有利地不需 要字線26在對存儲單元21的整個存取期間被維持在高電壓。在本發(fā)明的一個實施例中，觸發(fā)元件24包括可控硅裝置，如圖 3所示。在圖3的實施例中，可控硅元件24具有正極30、負極32 和才冊才及(gate) 34。在一個實施例中，可控硅元件可^皮當作補償再 生式開關，其中，第一晶體管Ql具有來源于第二晶體管Q2的基電 流，以及其中，第二晶體管具有來源于第一晶體管Ql的基電流。 可控硅元件24可,皮用作開關，其中基電流一皮施加給棚-極端34 (經(jīng) 由在一個實施例中施加給其的電壓)，以及Ql導通，從而使得Q2 導通。兩個晶體管彼此饋電的方式有時被稱作再生式開關或前向饋 電。在可控硅元件24導通后，該裝置保持導電，即使在節(jié)點34處 的柵極驅動電壓被去除。因此，在一個實施例中，可控硅元件24 可僅通過一個短脈沖被激活或觸發(fā)。結果，在耦合至字線的柵極34 處的激活信號不必在貫穿整個存取時間期間保持為高?？煽毓柙?24可通過降低電壓直至低于預定電壓(通常,皮稱作最小保持電壓) 來關閉或去;敫活可控石圭元件24。減少電流的一種方式是通過^f吏正^L 端和負極端(30和32)短路，諸如通過將經(jīng)由存儲元件21可才喿作 地耦合至正才及30的位線22降至源線(SL )電壓(其在一個實施例 中是電^各i也)。圖4是經(jīng)常,皮用來表示可控硅元件的觸發(fā)元件的另一示意圖。 應當理解，盡管在一個實施例中示出和說明的傳統(tǒng)的可控石圭元件， 本發(fā)明預期任意類型的觸發(fā)裝置或電^^,這種變化應當為理解為落 入本發(fā)明的保護范圍。圖5示出根據(jù)本發(fā)明的一個示范性實施例(諸如圖6中的存儲 裝置結構50)的操作中的可控硅元件的曲線圖。圖6的結構50是"n"列和"m"行(分別包括位線52a-52n和位線54a-54m ) i殳置的存儲器陣列部分。在一個實施例中，陣列部分5(H皮以NOR型結 構配置，其中，每個存儲單位單元56被耦合在相應的位線52和共 源線(SL )之間。每個單位單元56包括單極存儲元件或組件21以 及觸發(fā)元件24。每個觸發(fā)元件24進一步纟皮耦合至相應的字線54, 并被配置以基于相應的字線54的脈沖狀態(tài)將相應的存儲元件21有 選沖奪地電耦合至其相應的位線52?，F(xiàn)在參考圖5和圖6，在操作中，觸發(fā)元件24在圖6的架構50 中進行如下操作。當特定位線52b為低時，圖5的頂部曲線60是 才是供4言息的(informative )。在一個實施例中正才及-負才及電壓小于約2 V的情況下，觸發(fā)元件24起到開路電路的作用，從而從它們的相應 位線電隔離與字線相關聯(lián)的相應存儲元件21 。通過將與存儲元件關 聯(lián)的位線保持在低電壓值(諸如相應的源線(SL)處的值)來維持 這一狀態(tài)。在一個實施例中，這個值可以是0V。如果位線電壓上 升至基本比相應的源線電壓高2 V,則觸發(fā)元件擊穿，如圖5的62 處的快速恢復電壓所示出的。結果，在本發(fā)明的一個實施例中，位 線存取電壓被維持在約2V或更小，以防止觸發(fā)元件的不希望擊穿。通過優(yōu)化觸發(fā)元件的一個或多個處理參lt,擊穿電壓可^皮控制 在不同于2 V的電壓。仍參考圖5和圖6,當存儲單元^皮存^f又時，字線電壓至少暫時為 非零，相應的位線52被升至存取電壓。如圖5中的曲線66所示， 這樣4吏得觸發(fā)元件24以與其相關if關的前向偏置電壓動作，在一個實 施例中，該前向偏置電壓與傳統(tǒng)的二極管的前向偏置電壓類似。在 觸發(fā)元件動作的情況下，所關聯(lián)的存儲元件21被電耦合至相應的位 線52,并且可用于存耳又，諸如讀"t喿作或寫4乘作。乂人上述討i侖可以理 解，相應的位線54僅需要被升高至足夠的觸發(fā)電壓達較短時間，使13得觸發(fā)元件24被激活，此后，位線可被恢復至低電位，且觸發(fā)元件 24繼續(xù)動作。另外，對于其它未選4奪位線而言，當未選4奪位線被保持在4氐電 壓時，字線上的"永沖不會^吏得相應的觸發(fā)元〗牛動作，原因在于，觸 發(fā)元件被有效地短路。另外，通過不在整個存耳又時間期間保持相應 的字線為高，極大地降低了和未選一奪位線相關的任何漏電。現(xiàn)在回到圖7，根據(jù)本發(fā)明的另一實施例披露了另一結構60。 在圖7中，觸發(fā)元件24通過特定類型的觸發(fā)元件替換，也就是可控 硅元件24，，其中，柵極端被耦合至相應的字線54。另外，其正極 被耦合至相應的存儲元件21，同時其負極被耦合至共源線(SL)。 在脈沖一皮施加鄉(xiāng)合字線54時(當相應的位線52處于存耳又電壓時)，可 控石圭元件24，一皮激活，并在整個存耳又時間期間動作，當相應的^f立線 向源線電壓降j氐時，其纟冬止。如supra所討i侖的，由于字線4又需要 -故升壓足夠長的時間來觸發(fā)可控硅24，，其顯著的短于整個存耳又時 間周期，顯著地降低了與未選擇位線相關的漏電。圖6和圖7的結構50和60可以任意設計方式實現(xiàn)，所有這些 改變均被認為落入本發(fā)明的范圍。在一個實施例中，可采用一種i殳 計，其中，觸發(fā)元件24包括半導體SCR型裝置，具有垂直定向的 pnpn配置結構，如圖8和9中參考標號100所示出的。在圖8中， 提供了存儲陣列的一部分的不完整平面圖，其中，字線102成行橫 向延伸，位線104成列在其上垂直延伸。字線102伏在半導體S于底 106 (在一個實施例中為n型材料)之上，在一個實施例中，絕緣層 (未示出)相互交叉。覆蓋字線102的是絕緣層(未示出)，穿過絕 纟彖層形成垂直延伸的溝道，進一步延伸通過相應的<立線和底部絕*彖 體。在一個實施例中，氧4匕物4于墊(或絕纟彖體)4妄著形成在延伸進 字線的孔周圍，接著通過選4奪性外延沉積形成p型半導體材沖牛110(在字線孔中)。后續(xù)在溝道中形成n型材料112和另一 p型材料 114導致形成垂直SCR結構。在一個實施例中，另一個薄絕緣體形 成在其上(未示出)，接著在溝道中形成存儲材料120。傳導位線104 接著形成(在一個實施例中是沉積和圖樣化)在其上，形成與存儲 元件材料120的電4妄觸。如從圖8所看到的，設計提供了緊湊單位單元130，其中，其區(qū) 域通過控制被首先驅動，其中，設置字線和位線。字線102和可控 硅24之間的薄絕緣材料提供了其電容耦合。另外，可控硅元件24 和存儲元件材料120之間的絕緣材料還提供了它們之間的電容耦 合。圖10是示出根據(jù)本發(fā)明的一個實施例的采用垂直可控石圭裝置作 為觸發(fā)元件的存儲陣列部分150的設計的部分平面圖。陣列部分150 包括字線102和位線104。參看圖10和圖11，可控硅元件24是通 過存儲元件120電耦合至覆蓋位線104的垂直結構。在一個實施例 中，絕緣材料(未示出)介于區(qū)域114和120之間，以提供存儲元 件120和可控娃元件24之間的電容耦合。和圖8和圖9中的設計相 反，圖10和圖11的垂直可4空石圭結構不沿相應的字線102延伸，而 是沖黃向鄰接字線結構102。在一個實施例中，絕緣材料(未示出) 駐留在字線102和可控硅元件24的區(qū)域110之間，以提供到其的電 容耦合。圖10中示出的所產生的單位單元160示出了沿垂直可控硅元件 /存儲元件結構兩旁延伸的字線102。這種設計允許字線102盡可能 的薄，而不用考慮由于在區(qū)域變薄的阻抗部，在該區(qū)i或，字線否則 可能環(huán)繞可控^:元件。在本發(fā)明的另一實施例中，可控硅裝置24可包括圖12所示的 橫向結構，與圖9和圖11所示出的垂直結構相反。每個可控硅元件 對24均共享物理共源線(SL),并包4舌可控硅裝置的一部分106。 在一個實施例中，可控硅元件24形成在半導體襯底中，或者在另一 個實施例中，形成在半導體襯底表面上?？煽厥缭?4經(jīng)由垂直延 伸的導電接觸件182電耦合至其相應的存儲元件120,導電4妾觸件 延伸穿過絕緣材料(為了簡潔起見，未示出)。相應的字線102形成 在每個可控硅元件24的一部分110之上。在一個實施例中，絕鄉(xiāng)彖材 料(未示出)介于它們之間，以提供字線和可控硅元件之間的電容 耦合。根據(jù)本發(fā)明的另一實施例，在圖13中提供了存取單極存儲裝置 的方法，以參考標號200示出。盡管方法200和本發(fā)明的其它方法 如下示出和描述為一系列4亍動或事件，應當理解，本發(fā)明并不限于 這種行動或事件的示范性順序。例如， 一些行動可以不同順序發(fā)生， 和/或與此處所示出和/或描述的這些內容不同的^f亍動或時間同步發(fā) 生。另外，不是所有的示范性行動都被需要以用來實現(xiàn)根據(jù)本發(fā)明 的方法。最初，方法200在202處開始，將位線升至存耳又電壓。在一個 實施例中，對存儲器裝置的陣列部中的一個或多個存儲元件的存取 包括讀操作，然而，在另一個實施例中，存取包括寫才喿作或編程梯: 作。在讀操作中，可從一個或多條位線存取一個存儲元件。使元件 被讀取的每條相應位線被升至位線讀取電壓。在一個實施例中，位 線讀取電壓小于和此處所采用的觸發(fā)元件24關聯(lián)的擊穿電壓。這樣在一個實施例中，參看圖6，只要位線52已經(jīng)升至合適的存取電壓， 方法200進行至204,其中，脈沖施加給與相應的存儲單元關聯(lián)的 相應字線54。如上述所強調的，由于觸發(fā)元〗牛24,字線3永沖不需要 和存取時間周期一樣長的時間。相反，短脈沖激活觸發(fā)元件24，從而將相應的存儲元件21電耦合至相應的位線52。位線52中流動的 電流因此是相應的存儲單元21的數(shù)據(jù)狀態(tài)的函數(shù)，且該電流凈皮讀出 以識別lt據(jù)狀態(tài)。在本發(fā)明的另一實施例中，存取包括寫操作或編程才喿作。在一 個存儲元件包括相變存儲元件的實施例中，存4諸元件基于施加到其 上的電流或電壓的量和持續(xù)時間被設置(SET)或重置(RESET )。 在一個實施例中，用于SET操作的位線電壓小于用于RESET #:作 的位線電壓。由于脈沖持續(xù)時間不能通過字線控制，相應位線;故恢 復到低值以去激活觸發(fā)元件的定時(timing)將指示編程電流脈沖 的持續(xù)時間。因此，在SET編程操作期間，方法200包括在202處將相應的 位線52升至SET電壓(低于RESET電壓)。3妾著，在204處，月永 沖被施加給相應的字線54，從而將相應的存儲元件電耦合至上升的 位線。由于字線上的脈沖持續(xù)時間將不能影響觸發(fā)元件的繼續(xù)傳導， 所以采用位線電壓關閉觸發(fā)元件24。另夕卜，SET脈沖的持續(xù)時間通 過用來激活觸發(fā)元件的字線的脈沖和當位線SET電壓凈皮降低以關閉 觸發(fā)元件24 (在圖13的206處)的時間之間的時間周期示出。在 一個實施例中，SET持續(xù)時間是長于RESET才喿作持續(xù)時間的時間 周期。在一個實施例中，SET和RESET脈沖持續(xù)時間和SET才喿作和 RESET操作通過施加功率來區(qū)分的時間相同。在一個實施例中，SET^喿作以施加給單元的大功率電平初始化， 以擊穿存儲元件，接著通過脈沖傳輸較少能量以使存儲元件結晶。在RESET期間，在202處，位線一皮才是升至RESET電壓，在一 個實施例中大于SET值。字線接著在204處被脈沖，以激活觸發(fā)元件，接著RESET位線電壓在206處以RESET電流脈沖所需要的時 間-故降j氐，其中，降^f氐位線電壓去激活觸發(fā)元件。在一個實施例中， RESET位線電壓被降低的時間周期小于SET操作的時間周期，其 中，RESE;T電流脈沖在數(shù)量上大于SET脈沖，在持續(xù)時間上短于 SET月永沖。盡管已經(jīng)參照 一個或多個實施例說明和描述了本發(fā)明，可以對 示范性實施例進行各種改變和/或修改，而不脫離所附的權利要求的 精神和范圍。特別地，在上述元件或結構(組件、裝置、電路、系 統(tǒng)等)所執(zhí)行的各種功能方面，用來描述這種元件的術語(包括"裝 置(means)"的參考)一皮用來對應于，除非特別示出，4丸4亍所描述 的部件的專用功能的任何元件或結構(例如，功能上等同)，即使沒 有結構上對應于所披露的、用于執(zhí)行本發(fā)明的示范性實施方式的功 能的結構。另外，盡管已經(jīng)僅參照多個實施方式中之一來披露本發(fā) 明的特定特征，這種特征可與其它實施方式的一個或多個其它特征 合并，并且對于任意給定或特定應用是有利的。另外，在某種程度 上，術i吾"包4舌(including )，，、"包4舌(includes )，，、"具有(having )，，、 "具有(has)"、"具有(with)"或其變換形式—皮用在具體實施方式
和權利要求中，這樣的術語旨在包括與術語"包括(comprising)" 類似、的方式在內。
權利要求
1.一種存儲裝置，包括多條成行延伸的字線和多條成列延伸的位線；以及耦合在字線和位線之間的存儲單元，所述存儲單元包括通過觸發(fā)元件有選擇地耦合至所述位線的單極存儲元件。
2. 根據(jù)權利要求1所述的存儲裝置，其中，所述觸發(fā)元件包括耦 合至所述字線的可控-圭元件。
3. 根據(jù)權利要求2所述的存儲裝置. 置為在將脈沖施加到其柵極上時:存儲元件耦合至所述位線，其中， 述存儲單元的存取的持續(xù)時間。
4. 根據(jù)權利要求2所述的存儲裝置:置為在將脈沖施力口到其柵極上時:存4諸元件耦合至所述位線，其中， 述存儲單元的存取的持續(xù)時間。
5. 根據(jù)權利要求2所述的存儲裝置.置為在將"永沖施加到其柵-才及上時:存儲元件耦合至所述位線，其中， 述存儲單元的存取的持續(xù)時間。其中，所述可控石圭元件-陂配 經(jīng)由相應的字線將所述單極 所述"永沖的持續(xù)時間小于所其中，所述可控石圭元4牛,皮配 經(jīng)由相應的字線將所述單極所述^o中的持續(xù)時間等于所其中，所述可控石圭元件凈皮配 經(jīng)由相應的字線將所述單招_ 所述脈沖的持續(xù)時間大于所
6. 根據(jù)權利要求1所述的存儲裝置，其中，所述單極存儲元件包括阻抗開關存儲元件。
7. 根據(jù)權利要求6所述的存儲裝置，其中，所述阻抗開關存儲元件包括相變存儲元件。
8. —種存儲單元，包括與位線相關聯(lián)的單極存儲元件；觸發(fā)元件， 一皮配置為有選4奪地將所述單才及存^f諸元件電耦合 至所述位線，以對其進行存取。
9. 根據(jù)權利要求8所述的存儲單元，其中，所述觸發(fā)元件包括可 控石圭元件，所述可控石圭元件具有耦合至與相應的單才及存4渚元件 相關聯(lián)的字線的4冊極。
10. 根據(jù)權利要求9所述的存儲單元，其中，所述可控硅元件被配 置為在將"永沖施加到其4冊才及上時，經(jīng)由相應的字線將所述單^L 存儲元件耦合至所述位線。
11. 根據(jù)權利要求8所述的存儲單元，其中，所述單極存儲元件包 4舌阻抗開關存j諸元件。
12. 根據(jù)權利要求11所述的存儲單元，其中，所述阻抗開關存儲 元件包纟舌相變存^f諸元件。
13. —種存儲裝置，包括多條成行延伸的字線和多條成列延伸的位線；以及耦合裝置，用于有選擇地將單極存4諸元件電耦合至相應的 位線，其中，所述耦合裝置在脈沖施加到其上時被激活，以及 其中，所述脈沖的持續(xù)時間小于將所述單極存儲元件電耦合至 所述位線的持續(xù)時間。
14. 根據(jù)權利要求13所述的存儲裝置，其中，所述耦合裝置包括 可控硅元件，所述可控硅元件具有耦合至相應的字線的柵極 端，其中，所述脈沖經(jīng)由所述相應的字線施加給所述4冊才及端。
15. 根據(jù)權利要求13所述的存儲裝置，其中，所述單極存儲元件 包括阻抗開關存^諸元件。
16. 根據(jù)權利要求15所述的存儲裝置，其中，所述阻抗開關存儲 元件包纟舌相變存4諸元件。
17. —種存儲裝置，包括單極存儲裝置陣列，以多個行和列i殳置，分別包括字線和 位線，其中每個存儲裝置經(jīng)由觸發(fā)裝置有選4奪地電耦合至相應 的位線，所述觸發(fā)裝置被配置為通過持續(xù)時間小于與其相關的 存取持續(xù)時間的脈沖激活。
18. 根據(jù)權利要求17所述的存儲裝置，其中，所述存儲裝置包括 阻抗開關存儲元件，其中，所述觸發(fā)裝置包括可控硅元件。
19. 根據(jù)權利要求18所述的存儲裝置，其中，所述可控硅元件包 括形成在半導體襯底上的垂直結構，其中，所述阻抗開關存儲 元件形成在所述垂直可控硅元件之上。
20. 根據(jù)權利要求19所述的存儲裝置，其中，所述相應的位線在 所述阻抗開關存儲元件之上延伸，并電耦合至所述阻抗開關存 儲元件，以及其中，所述相應的位線圍繞并電耦合至所述可控 硅元件的柵4及端部分。
21. 4艮據(jù)權利要求19所述的存儲裝置，其中，所述相應的位線在 所述阻抗開關存儲元件之上延伸，并電耦合至所述阻抗開關存 儲元件，以及其中，所述相應的字線橫向鄰"l妄并電耦合至所述 可控硅元件的柵極端部分。
22. 根據(jù)權利要求19所述的存儲裝置，其中，所述可控硅元件包 括形成在半導體襯底之中或之上的橫向結構。
23. 根據(jù)權利要求22所述的存儲裝置，其中，所述相應的位線在 所述相應的開關存4諸元件之上延伸，并電并禹合至所述相應的開 關存儲元件，以及所述存儲裝置進一步包括垂直延伸傳導接觸 件，用于將所述阻抗開關存儲元件電耦合至所述可控石圭元件。
24. 4艮據(jù)權利要求23所述的存儲裝置，其中，所述相應的字線在 所述相應的位線之下并在所述可控-圭元4牛之上延伸，并與其片冊極端電接觸。
25. —種存取單極存儲單元的方法，所述單才及存4諸單元經(jīng)由耦合至 字線的觸發(fā)元件有選^^地耦合至位線，包括將所述位線升至存取電壓；以及將脈沖施加給所述字線，所述脈沖的脈沖持續(xù)時間小于所 述單極存儲單元的存取的持續(xù)時間。
26. 根據(jù)權利要求25所述的方法，其中，所述存取包括讀操作， 以及其中，施加所述脈沖激活所述觸發(fā)元件，從而將所述單極 存儲單元電耦合至所述位線。
27. 根據(jù)權利要求26所述的方法，其中，所述觸發(fā)元件包括可控 硅元件，以及其中，其激活時間周期大于所述脈沖持續(xù)時間。
28. 根據(jù)權利要求26所述的方法，進一步包括將所述位線降至去 激活電位，乂人而去激活所述觸發(fā)元件。
29. 根據(jù)權利要求25所述的方法，其中，所述存取包括寫操作， 以及其中，施加所述脈沖激活所述觸發(fā)元件，從而將所述單招^ 存儲單元電耦合至所述位線。
30. 根據(jù)權利要求29所述的方法，其中，所述單極存儲單元包括 相變存儲元件，以及其中，所述寫操作包括設置操作，其中，電平達與所述設置操作相關聯(lián)的預定時間段。
31. 根據(jù)權利要求29所述的方法，其中，所述單極存儲單元包括 相變存儲元件，以及其中，所述寫操作包括重置操作，其中，壓電平高的重置電壓電平達與所述重置操作相關聯(lián)的預定時 間段，與所述重置操作相關聯(lián)的所述預定時間段短于用于設置 操作的時間段。
全文摘要
一種存儲裝置，包括多條成行延伸的字線和多條成列延伸的位線。存儲單元耦合在字線和位線之間，其中存儲單元包括經(jīng)由觸發(fā)元件有選擇地耦合至位線的單極存儲元件。
文檔編號G11C16/06GK101256834SQ20071018739
公開日2008年9月3日 申請日期2007年11月27日 優(yōu)先權日2006年11月28日
發(fā)明者托馬斯·哈普, 托馬斯·尼爾希, 揚·鮑里斯·菲利普 申請人:奇夢達北美公司