專利名稱：一種閃存陣列裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及閃存裝置，尤其涉及一種將閃存模塊以陣列形式設(shè)置的存儲 裝置。
背景技術(shù)：
閃存(flash memory)存儲技術(shù)，如NAND閃存，相對于傳統(tǒng)的基于磁盤的存 儲具有明顯的電力消耗和可靠性的優(yōu)勢，在便攜式和嵌入式系統(tǒng)中特別有利，可以 最大限度減少包括二級存儲在內(nèi)的系統(tǒng)組件的電力消耗。傳統(tǒng)的磁盤在低功耗和高 性能之間的交替運作，會過早磨損它們轉(zhuǎn)動的部件，使得整個存儲系統(tǒng)無法工作。 因此可以嘗試使用閃存存儲來代替?zhèn)鹘y(tǒng)的比如硬盤存儲的磁盤存儲。
但是，在嘗試作替代的過程中遇到這一問題，閃存存儲與傳統(tǒng)的磁盤存儲相 比，其容量受到了限制，使得閃存存儲在高容量性價比中每單位存儲要比磁盤花費 更多的成本。而且，當(dāng)閃存容量變大時，其存取速度會隨著容量的變大而減小。
發(fā)明內(nèi)容
本實用新型的目的在于解決上述問題，提供了一種閃存陣列裝置，加大存儲 容量、加快存取速度、降低了功耗。
本實用新型的技術(shù)方案為本實用新型揭示了一種閃存陣列裝置，包括-物理輸入/輸出接口，與外界進行數(shù)據(jù)傳輸； 多個閃存模塊組成的閃存陣列；
閃存陣列控制器，設(shè)置在該物理輸入/輸出接口和該閃存陣列之間，進一步包
括
塊映射單元，在該物理輸入/輸出接口與外界之間數(shù)據(jù)傳輸?shù)倪壿嫷刂贰?該物理輸入/輸出接口與該閃存陣列之間數(shù)據(jù)傳輸?shù)奈锢淼刂分g進行地址映射。 上述的閃存陣列裝置，其中，該閃存陣列中的該些閃存模塊是并列的。上述的閃存陣列裝置，其中，該物理輸入/輸出接口包括USB接口、 SATA接 口、 eSATA接口、 ATA接口其中之一。
上述的閃存陣列裝置，其中，該裝置還包括容納該閃存陣列控制器的印刷電路板。
上述的閃存陣列裝置，其中，該裝置還包括一外殼。
上述的閃存陣列裝置，其中，該塊映射單元是通過將該些閃存模塊組成的陣 列作為線性的可尋址塊的獨立陣列來映射地址的。
上述的閃存陣列裝置，其中，該塊映射單元是通過同時平行存取該些閃存模 塊來映射地址的。
本實用新型對比現(xiàn)有技術(shù)有如下的有益效果本實用新型通過將多個閃存模 塊并列成一個閃存陣列，并通過建立接口與外部通信的邏輯地址和內(nèi)部物理地址之 間的映射，相較于傳統(tǒng)的閃存裝置(比如閃存卡)，其具有更大的存儲容量，相較 于傳統(tǒng)的磁盤存儲裝置，其具有更快的存取速度和更低的功耗。


圖1是本實用新型的閃存陣列裝置的較佳實施例的原理圖。
具體實施方式

以下結(jié)合附圖和實施例對本實用新型作進一步的描述。 圖1示出了本實用新型的閃存陣列裝置的較佳實施例的原理。請參見圖1， 閃存陣列裝置1包括物理輸入/輸出接口 10、閃存陣列控制器12、閃存陣列14。 當(dāng)然，陣列裝置還可以包括容納閃存陣列控制器12的印刷電路板(未圖示)和外 殼(未圖示)。閃存陣列控制器12內(nèi)設(shè)置塊映射單元120。閃存陣列14由閃存模 塊141、閃存模塊142……閃存模塊14N等多個閃存模塊組成，可以是如圖1所示 的平行并列，也可以是其他的排列方式。
物理輸入/輸出接口 10與外界進行數(shù)據(jù)傳輸，這種數(shù)據(jù)傳輸是基于邏輯地址 進行的。外界包括存儲設(shè)備、讀寫設(shè)備、總線結(jié)構(gòu)等。物理輸入/輸出接口 10包括 USB接口、 SATA接口、 IDE接口、 eSATA接口、 ATA接口其中之一。例如當(dāng)裝置1 同計算機連接時，接口 IO與主機的物理存儲總線相互作用，并在運行期把主機的輸入/輸出請求轉(zhuǎn)換成邏輯的讀寫命令。接口 io也處理總線特定命令，如那些發(fā)現(xiàn) 和初始化設(shè)備的命令。 一旦收到存儲總線的讀寫命令，它們將被裝置的接口io翻 譯。物理輸入/輸出接口 io的具體接口形式不限制本實用新型的范圍。
從物理輸入/輸出接口 10以邏輯地址接收到的數(shù)據(jù)，需要存儲在閃存陣列14 的其中一個閃存模塊中。由于接口 IO與內(nèi)部的各個閃存模塊是基于物理地址尋址 的，閃存陣列控制器12中的塊映射單元120負責(zé)將該邏輯地址映射到物理地址。 數(shù)據(jù)基于映射后的物理地址存儲在對應(yīng)的閃存模塊上。類似的，當(dāng)存儲在某一閃存 模塊的數(shù)據(jù)通過接口 IO向外傳輸時，也需要通過塊映射單元120將內(nèi)部的物理地 址映射到外部的邏輯地址。
塊映射單元120的映射方式有兩種。塊映射單元120可以把并列的閃存模塊 所組成的閃存陣列作為線性的可尋址塊的獨立陣列。例如，假設(shè)每個閃存模塊的容 量為256個物理塊，則第一個邏輯塊包括邏輯地址0 255，第二個邏輯塊包括邏 輯地址256 511，依此類推。但對于大批量線性數(shù)據(jù)轉(zhuǎn)移來說，其總體性能受到 其中任何一個獨立存儲模塊的吞吐量的限制。
塊映射單元120可同時平行存儲閃存模塊。例如，假設(shè)裝置1使用4個平行 的閃存模塊(即N=4)，把第一個邏輯塊放在第一個閃存模塊中，第二個邏輯塊 放在第二個閃存模塊中，第三個邏輯塊放在第三個閃存模塊中，第四個邏輯塊放在 第四個閃存模塊中。這樣裝置能支持的有效吞吐量是每個單獨閃存模塊的4倍。假 設(shè)N是閃存模塊的數(shù)目，邏輯地址A對應(yīng)的物理塊位置是在閃存模塊(A mod N) 中。這一映射技術(shù)已經(jīng)在硬盤中使用。
本實用新型可通過閃存存儲來替代磁盤存儲以獲得更低的功耗。本實用新 型通過將多個閃存模塊組織成陣列，加大了閃存存儲的容量。本實用新型中的 閃存陣列可以從每個閃存模塊中平行讀寫數(shù)據(jù)，例如，它可以在讀寫部分閃存 模塊的同時中止另一些閃存模塊上的數(shù)據(jù)讀寫，這樣可以加快閃存存儲的速 度。
上述實施例是提供給本領(lǐng)域普通技術(shù)人員來實現(xiàn)或使用本實用新型的，本 領(lǐng)域普通技術(shù)人員可在不脫離本實用新型的發(fā)明思想的情況下，對上述實施例 做出種種修改或變化，因而本實用新型的保護范圍并不被上述實施例所限，而 應(yīng)該是符合權(quán)利要求書提到的創(chuàng)新性特征的最大范圍。
權(quán)利要求1、一種閃存陣列裝置，其特征在于，包括物理輸入/輸出接口，與外界進行數(shù)據(jù)傳輸；多個閃存模塊組成的閃存陣列；閃存陣列控制器，設(shè)置在該物理輸入/輸出接口和該閃存陣列之間，進一步包括塊映射單元，在該物理輸入/輸出接口與外界之間數(shù)據(jù)傳輸?shù)倪壿嫷刂贰⒃撐锢磔斎?輸出接口與該閃存陣列之間數(shù)據(jù)傳輸?shù)奈锢淼刂分g進行地址映射。
2、 根據(jù)權(quán)利要求1所述的閃存陣列裝置，其特征在于，該閃存陣列中的該些閃存模塊是并列的。
3、 根據(jù)權(quán)利要求2所述的閃存陣列裝置，其特征在于，該物理輸入/輸出接 口包括USB接口、 SATA接口、 eSATA接口、 ATA接口其中之一。
4、 根據(jù)權(quán)利要求1所述的閃存陣列裝置，其特征在于，該裝置還包括容納該 閃存陣列控制器的印刷電路板。
5、 根據(jù)權(quán)利要求1所述的閃存陣列裝置，其特征在于，該裝置還包括一外殼。
6、 根據(jù)權(quán)利要求2所述的閃存陣列裝置，其特征在于，該塊映射單元是通過 將該些閃存模塊組成的陣列作為線性的可尋址塊的獨立陣列來映射地址的。
7、 根據(jù)權(quán)利要求2所述的閃存陣列裝置，其特征在于，該塊映射單元是通過 同時平行存取該些閃存模塊來映射地址的。
專利摘要本實用新型公開了一種閃存陣列裝置，加大存儲容量、加快存取速度、降低了功耗。其技術(shù)方案為閃存陣列裝置包括物理輸入/輸出接口，與外界進行數(shù)據(jù)傳輸；多個閃存模塊組成的閃存陣列；閃存陣列控制器，設(shè)置在該物理輸入/輸出接口和該閃存陣列之間，進一步包括塊映射單元，在該物理輸入/輸出接口與外界之間數(shù)據(jù)傳輸?shù)倪壿嫷刂贰⒃撐锢磔斎?輸出接口與該閃存陣列之間數(shù)據(jù)傳輸?shù)奈锢淼刂分g進行地址映射。本實用新型應(yīng)用于存儲設(shè)備領(lǐng)域。
文檔編號G11C7/10GK201142229SQ20072019888
公開日2008年10月29日 申請日期2007年12月5日 優(yōu)先權(quán)日2007年12月5日
發(fā)明者保羅·威爾曼, 林貽基, 英 胡, 舒曼·拉菲扎德 申請人:蘇州壹世通科技有限公司