專利名稱：嵌入式存儲(chǔ)器中的位線預(yù)充電的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)一般涉及存儲(chǔ)器，尤其涉及存儲(chǔ)器的預(yù)充電技術(shù)。
背景技術(shù)：
許多存儲(chǔ)器系統(tǒng)利用位線預(yù)充電通過(guò)輸出驅(qū)動(dòng)器在讀訪問(wèn)過(guò)程中 協(xié)助檢測(cè)存儲(chǔ)的數(shù)據(jù)。同步預(yù)充電系統(tǒng)典型地使用一定的時(shí)鐘邊緣觸 發(fā)多種事件，包括存儲(chǔ)器預(yù)充電。然而，由于在時(shí)鐘邊緣之前地址信 息典型地是可用的，因此對(duì)時(shí)鐘邊緣的依賴典型地引入了時(shí)序空泡
(timing bubble),其使存儲(chǔ)器訪問(wèn)處理變慢。而且，在這些傳統(tǒng)的預(yù) 充電系統(tǒng)中，與同步預(yù)充電相關(guān)的有害問(wèn)題，諸如偏斜、抖動(dòng)和建立 吋間，可能在多個(gè)時(shí)鐘周期中積累，由此阻礙對(duì)存儲(chǔ)器適時(shí)地存取。 因此， 一種改進(jìn)的存儲(chǔ)器預(yù)充電技術(shù)將是有利的。


通過(guò)參考附圖，可以更好地理解本公開(kāi)，并且使本公開(kāi)的多種特 征和優(yōu)點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員變得顯而易見(jiàn)。
圖1是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的實(shí)現(xiàn)異步存儲(chǔ)器預(yù) 充電的示例性處理系統(tǒng)的框圖。
圖2是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的示例性異步存儲(chǔ)器 預(yù)充電系統(tǒng)的框圖。
圖3是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的示例性局部位線和 全局位線預(yù)充電方案的時(shí)序圖。
圖4是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的示例性存儲(chǔ)器組件 的示圖。
圖5是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的圖4的存儲(chǔ)器組件
的示例性實(shí)現(xiàn)方案的示圖。
圖6是說(shuō)明了根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例的圖5的存儲(chǔ)器組件 實(shí)現(xiàn)方案的示例性操作的時(shí)序圖。
不同附圖中使用的相同的參考符號(hào)表示相似或相同的事項(xiàng)。
具體實(shí)施例方式
根據(jù)本公開(kāi)的一個(gè)方面， 一種方法包括，基于第一地址值確定第 一預(yù)解碼值并且響應(yīng)第一時(shí)鐘信號(hào)鎖存第一預(yù)解碼值以提供鎖存的第 一預(yù)解碼值。該方法進(jìn)一步包括，僅直接響應(yīng)鎖存的第一預(yù)解碼值， 終止存儲(chǔ)器組件的第一位線的預(yù)充電。
根據(jù)本公開(kāi)的另一方面， 一種方法包括，在第一時(shí)鐘信號(hào)的第一 相位期間，基于第一地址值和第二地址值確定第一預(yù)解碼值和第二預(yù) 解碼值。該方法進(jìn)一步包括，響應(yīng)第一時(shí)鐘信號(hào)的第一相位終止時(shí)的 第一邊緣事件，鎖存第一預(yù)解碼值和第二預(yù)解碼值，以提供鎖存的第 一預(yù)解碼值和鎖存的第二預(yù)解碼值。該方法額外包括，僅直接響應(yīng)鎖 存的第一預(yù)解碼值，終止高速緩存的標(biāo)簽陣列的第一區(qū)段的第一位線 的預(yù)充電。該第一區(qū)段是響應(yīng)鎖存的第一預(yù)解碼值的對(duì)應(yīng)比特的斷言 而選擇的。該方法進(jìn)一步包括，在第二時(shí)鐘信號(hào)的第一相位期間，確 定第一區(qū)段的第一字線處的第一標(biāo)簽值。該第一字線是響應(yīng)鎖存的第 二預(yù)解碼值的對(duì)應(yīng)比特的斷言而選擇的。該方法額外包括，響應(yīng)第二 時(shí)鐘信號(hào)的第一相位終止時(shí)的第二邊緣事件，鎖存第一標(biāo)簽值。
根據(jù)本公開(kāi)的另一方面， 一種集成電路器件包括，第一鎖存器， 其具有用于接收第一預(yù)解碼值的第一輸入，用于接收第一時(shí)鐘信號(hào)的 第二輸入，和用于響應(yīng)第一時(shí)鐘信號(hào)的邊緣事件提供鎖存的第一預(yù)解 碼值的輸出。該集成電路器件進(jìn)一步包括存儲(chǔ)器組件。該存儲(chǔ)器組件 包括用于接收鎖存的第一預(yù)解碼值和鎖存的第二預(yù)解碼值的輸入、第 一位線、和聯(lián)接到第一位線的多個(gè)字線。每個(gè)字線與鎖存的第二預(yù)解
碼值的對(duì)應(yīng)比特相關(guān)聯(lián)。該集成電路器件進(jìn)一步包括邏輯，其具有用 于接收鎖存的第一預(yù)解碼值的對(duì)應(yīng)比特的輸入。該邏輯用于僅直接響 應(yīng)鎖存的第一預(yù)解碼值的對(duì)應(yīng)比特處的值，對(duì)第一位線預(yù)充電。
圖1 6說(shuō)明了用于對(duì)存儲(chǔ)器組件預(yù)充電的示例性技術(shù)。地址信息，
諸如基地址和偏移值，用于生成預(yù)解碼值?；诘谝粫r(shí)鐘鎖存預(yù)解碼 值。然后，在不等待時(shí)鐘邊緣事件(例如，上升時(shí)鐘邊緣)的情況下， 鎖存的預(yù)解碼值用于直接終止存儲(chǔ)器組件的指明的局部位線以及全局 位線的預(yù)充電，由此減少或消除由于存儲(chǔ)器預(yù)充電要求引起的存儲(chǔ)器 訪問(wèn)處理中的時(shí)序空泡。
盡管此處為了易于說(shuō)明在用于處理設(shè)備中的數(shù)據(jù)高速緩存的標(biāo)簽 陣列的背景下描述了示例性技術(shù)，但是本領(lǐng)域的技術(shù)人員可以在不偏 離本公開(kāi)的范圍的前提下，在其他的存儲(chǔ)器組件中實(shí)現(xiàn)公開(kāi)的技術(shù)， 諸如嵌入式存儲(chǔ)器、外部存儲(chǔ)器等。
圖1說(shuō)明了根據(jù)本公開(kāi)的一個(gè)實(shí)施例的利用位線預(yù)充電的示例性
處理系統(tǒng)100。處理系統(tǒng)100表示利用存儲(chǔ)器存儲(chǔ)信息的多種處理系統(tǒng) 中的任何處理系統(tǒng)。系統(tǒng)100的示例性實(shí)現(xiàn)方案包括諸如微處理器或 微控制器的集成電路器件、諸如個(gè)人計(jì)算機(jī)主板等的多芯片設(shè)計(jì)。為 了易于說(shuō)明，此處在具有嵌入式數(shù)據(jù)高速緩存的集成電路器件的背景 下討論處理系統(tǒng)100。
如所說(shuō)明的，處理系統(tǒng)100包括處理核心102、地址解碼模塊104、 和1級(jí)(Ll)數(shù)據(jù)高速緩存106，該數(shù)據(jù)高速緩存通過(guò)一個(gè)或多個(gè)總線 連接。Ll數(shù)據(jù)高速緩存106包括標(biāo)簽陣列108和數(shù)據(jù)陣列110。在操 作中，處理核心102訪問(wèn)L1數(shù)據(jù)高速緩存106以獲得存儲(chǔ)的數(shù)據(jù)，用 于在執(zhí)行指令時(shí)使用。作為訪問(wèn)處理的一部分，處理核心102向地址 解碼模塊104提供與高速緩存訪問(wèn)相關(guān)聯(lián)的地址信息120用于預(yù)解碼。 地址信息120包括兩個(gè)或多個(gè)操作數(shù)，諸如操作數(shù)A和B。在一個(gè)實(shí)
施例中，操作數(shù)A和B包括基地址和偏移值，其由存儲(chǔ)器管理單元 (MMU)(未示出)使用，以計(jì)算用于訪問(wèn)Ll數(shù)據(jù)高速緩存106的 有效地址。
響應(yīng)接收地址信息120的操作數(shù)A和B，地址解碼模塊104生成 兩個(gè)或多個(gè)預(yù)解碼值，包括預(yù)解碼值A(chǔ)和預(yù)解碼值B。在2005年10 月25日提交的題為"SYSTEM AND METHOD FOR MEMORY ARRAY WITH FAST ADDRESS DECODER "的美國(guó)專利申請(qǐng)Serial No. 11/257,932 (Attorney Docket No. SCI 3 805TC)中描述了由操作數(shù)A和 B生成預(yù)解碼值A(chǔ)和預(yù)解碼值B的示例性方法，其整體內(nèi)容在此處并 入作為參考。
地址解碼模塊104向標(biāo)簽陣列108提供預(yù)解碼值A(chǔ)和預(yù)解碼值B， 分別作為信號(hào)122和信號(hào)124。標(biāo)簽陣列108通過(guò)基于預(yù)解碼值A(chǔ)和 預(yù)解碼值B激活字線，完成地址信息120的預(yù)解碼。在上文引用的美 國(guó)專利申請(qǐng)Serial No. 11/257,932中描述了基于預(yù)解碼值A(chǔ)和預(yù)解碼值 B生成有效地址的方法。然后標(biāo)簽陣列108比較與該有效地址相關(guān)聯(lián)的 標(biāo)簽存儲(chǔ)器位置處存儲(chǔ)的標(biāo)簽數(shù)據(jù)，以確定所請(qǐng)求的數(shù)據(jù)是否存儲(chǔ)在 數(shù)據(jù)陣列110中。如果是，則將請(qǐng)求的數(shù)據(jù)作為信號(hào)126從L1數(shù)據(jù)高 速緩存106提供給處理核心102。
應(yīng)當(dāng)認(rèn)識(shí)到，標(biāo)簽陣列108和數(shù)據(jù)陣列110執(zhí)行高速傳感，并且 因此在讀訪問(wèn)過(guò)程中利用存儲(chǔ)器預(yù)充電，用于在標(biāo)簽陣列108和數(shù)據(jù) 陣列110的輸出驅(qū)動(dòng)器(未示出)處進(jìn)行適當(dāng)?shù)谋忍刂禉z測(cè)。然而， 與將時(shí)鐘邊緣或時(shí)鐘相位的改變用作在確認(rèn)對(duì)應(yīng)位線時(shí)觸發(fā)終止預(yù)充 電的傳統(tǒng)技術(shù)相反，，在一個(gè)實(shí)施例中，處理系統(tǒng)100利用預(yù)解碼值A(chǔ) 和預(yù)解碼值B異步終止由預(yù)解碼值A(chǔ)和預(yù)解碼值B確認(rèn)的對(duì)應(yīng)位線的 預(yù)充電(即，不等待作為觸發(fā)事件的時(shí)鐘邊緣)。如所說(shuō)明的，標(biāo)簽 陣列108接收時(shí)鐘信號(hào)132 (時(shí)鐘Q)并且地址解碼模塊104接收時(shí) 鐘信號(hào)133 (時(shí)鐘C2)，其中在一個(gè)實(shí)施例中，時(shí)鐘信號(hào)133基本上
是時(shí)鐘信號(hào)132的反相表示。如此處參考圖2更詳細(xì)的描述，地址解 碼模塊104利用時(shí)鐘信號(hào)133控制操作數(shù)A和B的預(yù)解碼以生成預(yù)解 碼值A(chǔ)和預(yù)解碼值B并且進(jìn)一步控制預(yù)解碼值A(chǔ)和預(yù)解碼值B的鎖存。 一旦鎖存之后，直接響應(yīng)預(yù)解碼值A(chǔ)和預(yù)解碼值B至少之一，終止標(biāo) 簽陣列108處的對(duì)應(yīng)位線的預(yù)解碼值A(chǔ)和B的預(yù)充電。然后標(biāo)簽陣列 108使用時(shí)鐘信號(hào)132控制由預(yù)解碼值A(chǔ)和預(yù)解碼值B計(jì)算的有效地 址所確認(rèn)的標(biāo)簽值的鎖存。因此，不同于依賴時(shí)鐘信號(hào)132觸發(fā)標(biāo)簽 陣列108的預(yù)充電的終止，標(biāo)簽陣列108可以利用預(yù)解碼值A(chǔ)和預(yù)解 碼值B確認(rèn)適當(dāng)?shù)奈痪€并且在鎖存預(yù)解碼值A(chǔ)和預(yù)解碼值B時(shí)立刻終 止預(yù)充電過(guò)程。相比于傳統(tǒng)的同步預(yù)充電技術(shù)，通過(guò)減少對(duì)時(shí)鐘信號(hào) 132的依賴性，標(biāo)簽陣列108可以更快地訪問(wèn)適當(dāng)?shù)奈痪€并且因此更快 地使對(duì)應(yīng)的標(biāo)簽數(shù)據(jù)可用。
參考圖2，根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例更加詳細(xì)地描述了處理 系統(tǒng)100利用的異步預(yù)充電系統(tǒng)。在所示出的示例中，地址解碼模塊 104包括解碼模塊202和鎖存器204，并且標(biāo)簽陣列108包括標(biāo)簽解碼 模塊206、比特單元陣列208和鎖存器210。解碼模塊202具有分別用 于接收操作數(shù)A (信號(hào)212)和B (信號(hào)214)的輸入，和用于接收時(shí) 鐘信號(hào)133 (時(shí)鐘C2)的輸入。解碼模塊202進(jìn)一步具有用于提供通 過(guò)解碼模塊202由操作數(shù)A和B的值生成的預(yù)解碼值A(chǔ)和預(yù)解碼值B (信號(hào)216)的輸出，以及用于提供全局預(yù)充電控制信號(hào)218的輸出。 全局預(yù)充電控制信號(hào)218用于控制如此處所述的標(biāo)簽陣列108的全局 位線的預(yù)充電。鎖存器204包括用于接收操作數(shù)A和B的值的鎖存輸 入、用于接收全局預(yù)充電控制信號(hào)218的鎖存輸入、用于接收時(shí)鐘信 號(hào)133的控制輸入、以及用于響應(yīng)時(shí)鐘信號(hào)133提供鎖存的預(yù)解碼值A(chǔ) 和預(yù)解碼值B (信號(hào)226)和鎖存的全局預(yù)充電控制信號(hào)228的輸出。 鎖存器204可以包括動(dòng)態(tài)鎖存器、靜態(tài)鎖存器、偽鎖存器(cheater latch) 等。
標(biāo)簽解碼模塊206包括用于接收預(yù)解碼值A(chǔ)和預(yù)解碼值B (信號(hào)
226)的輸入、用于接收鎖存的全局預(yù)充電控制信號(hào)228的輸入、以及 用于提供由預(yù)解碼值A(chǔ)和預(yù)解碼值B確定的對(duì)應(yīng)地址值的讀字線
(RWL)標(biāo)識(shí)符的輸出。比特單元陣列208包括用于接收RWL標(biāo)識(shí)符 的輸入、對(duì)應(yīng)于多個(gè)讀字線的多個(gè)比特單元行、以及用于提供對(duì)應(yīng)于 輸入處接收的RWL標(biāo)識(shí)符的存儲(chǔ)在比特單元行處的標(biāo)簽值(信號(hào)230) 的輸出。鎖存器210包括用于接收標(biāo)簽值的鎖存輸入、用于接收時(shí)鐘 信號(hào)132的控制輸入、以及用于響應(yīng)時(shí)鐘信號(hào)132提供鎖存的標(biāo)簽值
(信號(hào)232)的輸出。
如圖2說(shuō)明的，解碼模塊202生成預(yù)解碼值A(chǔ)和B的操作由時(shí)鐘 信號(hào)133控制，同樣通過(guò)鎖存器204的預(yù)解碼值A(chǔ)和B的鎖存也是由 信號(hào)133控制。然而，亦如所說(shuō)明的，鎖存的比特單元陣列208的預(yù) 充電僅直接響應(yīng)鎖存的預(yù)解碼值A(chǔ)和B和全局預(yù)充電控制信號(hào)228， 不依賴于作為預(yù)充電觸發(fā)事件的時(shí)鐘信號(hào)。
參考圖3，根據(jù)本發(fā)明的至少一個(gè)實(shí)施例說(shuō)明了時(shí)序圖300，其說(shuō) 明了圖2的預(yù)充電系統(tǒng)的示例性操作。時(shí)序圖300包括表示時(shí)鐘信號(hào) 132和時(shí)鐘信號(hào)133的時(shí)鐘信號(hào)302、表示用于高速緩存訪問(wèn)序列的預(yù) 解碼值A(chǔ)和B的生成的預(yù)解碼信號(hào)304、以及響應(yīng)預(yù)解碼值A(chǔ)和B表 示標(biāo)簽值的確定的標(biāo)簽輸出信號(hào)306。
如所說(shuō)明的，在時(shí)鐘相位310期間，其中時(shí)鐘信號(hào)133為高并且 時(shí)鐘信號(hào)132為低，位線的預(yù)充電開(kāi)始于時(shí)間to并且解碼模塊202 (圖 2)在時(shí)長(zhǎng)320中生成預(yù)解碼值A(chǔ)和預(yù)解碼值B。鎖存器204 (圖2) 在時(shí)鐘相位310的時(shí)長(zhǎng)321中鎖存預(yù)解碼值A(chǔ)和預(yù)解碼值B。在時(shí)鐘 相位310的末端處的邊緣事件之前，鎖存的預(yù)解碼值A(chǔ)和B在時(shí)長(zhǎng)321 的時(shí)間ti處對(duì)于標(biāo)簽解碼模塊206 (圖2)是可用的。響應(yīng)鎖存器204 輸出預(yù)解碼值A(chǔ)和預(yù)解碼值B，比特單元陣列208 (圖2)在時(shí)長(zhǎng)322 中結(jié)束由預(yù)解碼值A(chǔ)和B至少之一確認(rèn)的一個(gè)或多個(gè)位線的預(yù)充電。 在時(shí)長(zhǎng)322中，標(biāo)簽解碼模塊206繼續(xù)確定有效地址，其確認(rèn)比特單
元陣列208的對(duì)應(yīng)的存儲(chǔ)位置，并且一旦確認(rèn)，則將確認(rèn)的存儲(chǔ)位置 中存儲(chǔ)的標(biāo)簽值輸出到鎖存器210 (圖2)。在時(shí)長(zhǎng)323的時(shí)間b處， 鎖存器210響應(yīng)時(shí)鐘相位311和312之間的邊緣事件鎖存標(biāo)簽值并且 提供鎖存的標(biāo)簽值用于輸出，其中鎖存的標(biāo)簽值用于確定數(shù)據(jù)陣列110 (圖1)的對(duì)應(yīng)存儲(chǔ)位置是否存儲(chǔ)了請(qǐng)求的數(shù)據(jù)。因此，不同于傳統(tǒng)的 預(yù)充電方案，其中必須等待時(shí)間t2處的邊緣事件，標(biāo)簽解碼模塊206 可以在鎖存的值在時(shí)間tl處可用時(shí)立刻停止預(yù)充電，由此減少或消除 了鎖存的預(yù)解碼值A(chǔ)和B變?yōu)榭捎脮r(shí)(時(shí)間t。同邊緣事件發(fā)生時(shí)(時(shí) 間t》之間的時(shí)間滯后334。
參考圖4和5，根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例說(shuō)明了標(biāo)簽陣列108 的示例性實(shí)現(xiàn)方案。如圖4所示，標(biāo)簽陣列108可以分為多個(gè)存儲(chǔ)器 塊402，其中每個(gè)存儲(chǔ)器塊402包括標(biāo)簽解碼模塊404和比特單元模塊 406。每個(gè)標(biāo)簽解碼模塊404接收對(duì)應(yīng)的預(yù)解碼比特預(yù)解碼值A(chǔ)[x]和來(lái) 自預(yù)解碼值B
的n比特值，由其控制對(duì)應(yīng)的多個(gè)讀字線(RWLs)。 為了在圖4的背景下說(shuō)明，預(yù)解碼值A(chǔ)和B是八比特的值(預(yù)解碼值 A
和預(yù)解碼值B
)，其中第一存儲(chǔ)器塊402接收預(yù)解碼值A(chǔ)[O] 和預(yù)解碼值B
以控制RWLs 0~7，第二存儲(chǔ)器塊402接收預(yù)解碼值 A[l]和預(yù)解碼值B
以控帝ij RWLs 8~15，如此等等。標(biāo)簽陣列108 進(jìn)一步包括多個(gè)預(yù)充電模塊408，其中每個(gè)預(yù)充電模塊408接收來(lái)自預(yù) 解碼值A(chǔ)的對(duì)應(yīng)的比特值。為了說(shuō)明，第一預(yù)充電模塊408接收預(yù)解 碼值A(chǔ)[O]，第二預(yù)充電模塊410接收預(yù)解碼值A(chǔ)[l]，如此等等。
在所示出的示例中，每個(gè)預(yù)解碼值A(chǔ)和B是獨(dú)熱(one hot)值， 因此僅斷言每個(gè)值的一個(gè)比特位置。由于每個(gè)存儲(chǔ)器塊402接收預(yù)解 碼值A(chǔ)的不同比特，因此預(yù)解碼值A(chǔ)的斷言比特確認(rèn)將被訪問(wèn)用于讀 操作的對(duì)應(yīng)的存儲(chǔ)器塊402。通過(guò)相似的方式，利用獨(dú)熱的預(yù)解碼值B 的多個(gè)比特值確定所確認(rèn)的存儲(chǔ)器塊402的哪個(gè)讀字線將被斷言。為 了說(shuō)明，假設(shè)預(yù)解碼值A(chǔ)
具有值x01000000 (即，斷言預(yù)解碼值 A[l])，其中第二存儲(chǔ)器塊402在其輸入處接收預(yù)解碼值A(chǔ)[l]。進(jìn)一
步假設(shè)預(yù)解碼值B
具有值x00000100 (即，斷言B[5])。在該示例 中，由于預(yù)解碼值A(chǔ)[l]被斷言導(dǎo)致第二存儲(chǔ)器塊402的標(biāo)簽解碼模塊 404被觸發(fā)，因此標(biāo)簽解碼模塊404被激活，并且作為響應(yīng)，斷言RWL 5，其對(duì)應(yīng)于斷言的預(yù)解碼B[5]比特位置。
除了確認(rèn)與讀操作相關(guān)聯(lián)的存儲(chǔ)器塊和讀字線之外，預(yù)解碼值A(chǔ) 還用于直接觸發(fā)適當(dāng)?shù)奈痪€的預(yù)充電的終止。由于預(yù)解碼值A(chǔ)是獨(dú)熱 值，因此僅有一個(gè)預(yù)充電模塊408接收斷言值。因此，每個(gè)預(yù)充電模 塊408被配置為響應(yīng)預(yù)解碼值A(chǔ)的其對(duì)應(yīng)比特值的斷言，停止對(duì)應(yīng)的 存儲(chǔ)器塊的局部位線的預(yù)充電。為了說(shuō)明，假設(shè)預(yù)解碼值A(chǔ)
具有值 xlOOOOOOO(即，斷言預(yù)解碼A[O]比特值)，其中第一存儲(chǔ)器塊402和 第一預(yù)充電模塊408在其輸入處接收預(yù)解碼值A(chǔ)[O]。在該示例中，第 一預(yù)充電模塊408將響應(yīng)斷言的預(yù)解碼A[O]比特值的接收，停止第一 存儲(chǔ)器塊402的局部位線的預(yù)充電。
圖5更加詳細(xì)地說(shuō)明了圖4的實(shí)現(xiàn)方案。在所示示例中，存儲(chǔ)器 塊402的每個(gè)比特單元模塊406包括多行比特單元502。每行比特單元 502連接到存儲(chǔ)器塊402的對(duì)應(yīng)的讀字線(例如，RWLO)。而且，比 特單元模塊402的每列比特單元502連接到對(duì)應(yīng)的局部位線504。每個(gè) 局部位線504依次連接到對(duì)應(yīng)的全局位線506。每個(gè)全局位線506連接 到輸出驅(qū)動(dòng)器570，其基于全局位線506上承載的電壓或電流確定存儲(chǔ) 的比特值。在所說(shuō)明的示例中，輸出驅(qū)動(dòng)器570包括晶體管572，其 具有聯(lián)接到全局位線506的第一電流承載電極、聯(lián)接到電壓參考(例 如，Vcc)的第二電流承載電極、和聯(lián)接到輸出驅(qū)動(dòng)器570的輸出 (DOUT)的控制電極；以及反相器574，其具有連接到全局位線506 的輸入和連接到輸出驅(qū)動(dòng)器570的輸出(dout)的輸出。
在所說(shuō)明的示例中，每個(gè)比特單元502包括八晶體管(8T)比特 單元，其連接到寫(xiě)字線(WWL) 512、讀字線(RWL) 510、寫(xiě)位線514 (Wb》和516 (WIV)、以及對(duì)應(yīng)的局部位線504。因此，比特單元
502包括晶體管520，其具有聯(lián)接到寫(xiě)字線512的控制電極、連接到 寫(xiě)位線514的第一電流承載電極、和連接到節(jié)點(diǎn)521的第二電流承載 電極；晶體管522，其具有聯(lián)接到寫(xiě)字線512的控制電極、連接到寫(xiě)位 線516的第一電流承載電極、和連接到節(jié)點(diǎn)523的第二電流承載電極； 反相器524，其具有聯(lián)接到節(jié)點(diǎn)521的輸入和聯(lián)接到節(jié)點(diǎn)523的輸出； 反相器526，其具有聯(lián)接到節(jié)點(diǎn)523的輸入和聯(lián)接到節(jié)點(diǎn)521的輸出； 晶體管528，其具有連接到讀字線510的控制電極、聯(lián)接到節(jié)點(diǎn)529的 第一電流承載電極和聯(lián)接到局部位線504的第二電流承載電極；以及 晶體管530，其具有聯(lián)接到節(jié)點(diǎn)523的控制電極、聯(lián)接到節(jié)點(diǎn)529的第 一電流承載電極和聯(lián)接到電壓參考(例如，地)的第二電流承載電極。
如圖5說(shuō)明的，標(biāo)簽解碼模塊404可被實(shí)現(xiàn)為組合邏輯，其中每 個(gè)比特對(duì)(預(yù)解碼值A(chǔ)[x]，預(yù)解碼值B[n])被輸入到對(duì)應(yīng)的NAND (與 非門)門542，并且NAND門的輸出被輸入到反相器，其依次用于斷 言和解除斷言對(duì)應(yīng)的讀字線。為了說(shuō)明，第一存儲(chǔ)器塊404接收預(yù)解 碼值A(chǔ)
和預(yù)解碼值
，其中預(yù)解碼值A(chǔ)[O]和預(yù)解碼值[O]被輸入到 NAND門542并且NAND門542的輸出被提供給反相器544，其依次 控制讀字線510 (RWLO)。因此，當(dāng)比特預(yù)解碼值A(chǔ)[O]和預(yù)解碼值 B[O]被斷言用獨(dú)熱的預(yù)解碼值A(chǔ)和B時(shí)，反相器544的輸出將被斷言， 由此斷言讀字線510。同樣地，當(dāng)任一比特預(yù)解碼值A(chǔ)[O]或預(yù)解碼值 B[O]未被斷言時(shí)，反相器544的輸出未被斷言，由此讀字線510未被斷 言。而且，在特定情況中，可以利用讀使能信號(hào)控制讀訪問(wèn)。因此， NAND門542可以進(jìn)一步包括用于接收讀使能信號(hào)的第三輸入，由此 NAND的輸出僅在讀使能信號(hào)被斷言時(shí)求反。
如圖5進(jìn)一步說(shuō)明的，預(yù)充電模塊408也可被實(shí)現(xiàn)為組合邏輯。 在所示示例中，每個(gè)預(yù)充電模塊408包括反相器546，其具有用于接 收預(yù)解碼值A(chǔ)的對(duì)應(yīng)比特值的輸入和輸出；反相器548，其具有聯(lián)接 到反相器546的輸出的輸入和輸出；p型晶體管560，其具有聯(lián)接到反 相器548的輸出的控制電極、聯(lián)接到電壓參考(例如，Vcc)的第一電
流承載電極和聯(lián)接到局部位線504的第二電流承載電極；反相器562, 其具有聯(lián)接到局部位線504的輸入和輸出；保持晶體管561，其具有聯(lián) 接到電壓參考(例如，Vcc)的第一電流承載電極、聯(lián)接到反相器562 的輸入的第二電流承載電極和聯(lián)接到反相器562的輸出的控制電極； 以及晶體管564，其具有聯(lián)接到反相器562的輸出的控制電極、聯(lián)接到 電壓參考(例如，地)的第一電流承載電極和聯(lián)接到全局位線506的 第二電流承載電極。因此，晶體管560僅直接響應(yīng)預(yù)解碼值A(chǔ)的對(duì)應(yīng) 比特值的斷言，停止其電流承載電極之間的電流，由此允許局部位線 504承載比特單元502中存儲(chǔ)的值。應(yīng)當(dāng)認(rèn)識(shí)到，預(yù)充電模塊408包括 與存儲(chǔ)器塊502的其他局部位線相同的配置。
除了異步終止待訪問(wèn)的存儲(chǔ)器塊402的局部位線的預(yù)充電之外， 全局預(yù)充電模塊560用于響應(yīng)全局預(yù)充電控制信號(hào)218(圖2)的斷言， 異步終止標(biāo)簽陣列108的全局位線506的預(yù)充電。在一個(gè)實(shí)施例中， 當(dāng)任何預(yù)解碼值A(chǔ)的比特位置被斷言時(shí)(g卩，當(dāng)預(yù)解碼值A(chǔ)不是零時(shí))， 預(yù)充電控制信號(hào)218被斷言。因此，全局預(yù)充電控制信號(hào)218可被生 成為，例如，OR (或)門(或者OR門層級(jí))的輸出，該OR門對(duì)預(yù) 解碼值A(chǔ)的每個(gè)比特位置都具有輸入。在所示示例中，全局預(yù)充電模 塊560被實(shí)現(xiàn)為組合邏輯，包括反相器552，其具有用于接收全局預(yù) 充電控制信號(hào)218的輸入和輸出；反相器554，其具有聯(lián)接到反相器 552的輸出的輸入和輸出；以及p型晶體管556，其具有聯(lián)接到反相器 554的輸出的控制電極、聯(lián)接到電壓參考(例如，Vcc)的第一電流承 載電極和聯(lián)接到全局位線506的第二電流承載電極。應(yīng)當(dāng)認(rèn)識(shí)到，反 相器552和554用于匹配NAND門542和反相器544用于斷言對(duì)應(yīng)的 讀字線時(shí)引入的延遲。因此，當(dāng)全局預(yù)充電控制信號(hào)218被斷言時(shí)， 晶體管556停止其電流承載電極之間的電流，由此允許全局位線506 承載局部位線504上的值。
參考圖6，根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例說(shuō)明了時(shí)序圖600，其說(shuō) 明了圖4和5的實(shí)現(xiàn)方案的示例性操作。時(shí)序圖600包括表示時(shí)鐘信
號(hào)132和133 (圖1)的信號(hào)601、表示預(yù)解碼值A(chǔ)和預(yù)解碼值B的斷 言的信號(hào)602、表示存儲(chǔ)器塊的局部位線的預(yù)充電的信號(hào)604(低有效)、 表示存儲(chǔ)器塊的全局位線的預(yù)充電的信號(hào)606 (低有效)、表示存儲(chǔ)器 塊的讀字線的斷言的信號(hào)608、表示施加到對(duì)應(yīng)的局部位線上的比特單 元行的值的輸出的信號(hào)610、表示從局部位線到全局位線的值的傳輸?shù)?信號(hào)612、和表示由全局位線的傳感放大導(dǎo)致的標(biāo)簽值的輸出的信號(hào) 614。
在時(shí)間tQ (時(shí)間620)，時(shí)鐘信號(hào)(信號(hào)601)的邊緣事件(例如， 上升邊緣)使能預(yù)解碼值A(chǔ)和預(yù)解碼值B的生成。在時(shí)間t,之前，局 部和全局位線被預(yù)充電。在時(shí)間t,(時(shí)間621)，預(yù)解碼值A(chǔ)和B被 鎖存，并且作為響應(yīng)，由預(yù)解碼值A(chǔ)確認(rèn)的存儲(chǔ)器塊的局部位線和全 局位線的預(yù)充電在時(shí)間t2 (時(shí)間622)被異步終止，由預(yù)解碼值A(chǔ)確認(rèn) 的對(duì)應(yīng)的讀字線被斷言。在時(shí)間{3 (時(shí)間623)，沿對(duì)應(yīng)于斷言的讀字 線的行的每個(gè)比特單元的值被傳輸?shù)綄?duì)應(yīng)的已預(yù)充電的位線，并且在 時(shí)間t4(時(shí)間624)，局部位線上的值被傳輸?shù)綄?duì)應(yīng)的全局位線并且被 提供為輸出。
在時(shí)間ts (時(shí)間625)，預(yù)解碼值A(chǔ)和B被拉低或者未被斷言， 并且作為響應(yīng)，關(guān)于局部和全局位線的預(yù)充電處理開(kāi)始于時(shí)間16(時(shí)間 626)。隨后，局部位線和全局位線在時(shí)間t7 (時(shí)間627)被預(yù)充電， 并且因此，標(biāo)簽陣列108的輸出被解除斷言或者被拉低。
通過(guò)考慮此處公開(kāi)的本公開(kāi)的說(shuō)明書(shū)和實(shí)踐，本公開(kāi)的其他的實(shí) 施例、應(yīng)用和優(yōu)點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員是顯而易見(jiàn)的。說(shuō)明書(shū)和附 圖應(yīng)僅被視為示例性的，并且因此本公開(kāi)的范圍應(yīng)僅由附屬權(quán)利要求 及其等效物限定。
權(quán)利要求
1. 一種方法，包括基于第一地址值確定第一預(yù)解碼值；響應(yīng)第一時(shí)鐘信號(hào)，鎖存所述第一預(yù)解碼值以提供鎖存的第一預(yù)解碼值；以及僅直接響應(yīng)所述鎖存的第一預(yù)解碼值，終止存儲(chǔ)器組件的第一位線的預(yù)充電。
2. 如權(quán)利要求l所述的方法，其中所述存儲(chǔ)器組件包括高速緩存 的標(biāo)簽陣列。
3. 如權(quán)利要求2所述的方法，進(jìn)一步包括基于所述鎖存的第一預(yù)解碼值，確定與所述標(biāo)簽陣列相關(guān)聯(lián)的標(biāo) 簽值；以及響應(yīng)第二時(shí)鐘信號(hào)，鎖存所述標(biāo)簽值。
4. 如權(quán)利要求3所述的方法，其中所述第二時(shí)鐘信號(hào)包括所述第 一時(shí)鐘信號(hào)的基本上反相的表示。
5. 如權(quán)利要求l所述的方法，進(jìn)一步包括 基于第二地址值確定第二預(yù)解碼值；響應(yīng)所述第一時(shí)鐘信號(hào)，鎖存所述第二預(yù)解碼值以提供鎖存的第二預(yù)解碼值；以及僅直接響應(yīng)所述鎖存的第二預(yù)解碼值，終止所述存儲(chǔ)器組件的第 二位線的預(yù)充電，其中所述存儲(chǔ)器組件的所述第二位線與所述第二預(yù)解碼值相關(guān)聯(lián)。
6. 如權(quán)利要求5所述的方法，其中- 所述第一位線包括與所述存儲(chǔ)器組件的第一存儲(chǔ)器區(qū)段相關(guān)聯(lián)的 第一局部位線，所述第一存儲(chǔ)器區(qū)段包括第一多個(gè)字線；以及所述第二位線包括與所述存儲(chǔ)器組件的第二存儲(chǔ)器區(qū)段相關(guān)聯(lián)的第二局部位線，所述第二存儲(chǔ)器區(qū)段包括第二多個(gè)字線。
7. 如權(quán)利要求6所述的方法，進(jìn)一步包括僅直接響應(yīng)所述第一預(yù)解碼值和所述第二預(yù)解碼值至少之一，終 止與所述第一位線和所述第二位線相關(guān)聯(lián)的全局位線的預(yù)充電。
8. 如權(quán)利要求l所述的方法，其中所述存儲(chǔ)器組件包括多個(gè)存儲(chǔ)器區(qū)段，每個(gè)存儲(chǔ)器區(qū)段包括對(duì)應(yīng) 的多個(gè)字線；所述第一預(yù)解碼值的每個(gè)比特與所述多個(gè)存儲(chǔ)器區(qū)段中的對(duì)應(yīng)的 一個(gè)存儲(chǔ)器區(qū)段相關(guān)聯(lián)；以及其中直接響應(yīng)所述第一預(yù)解碼值的對(duì)應(yīng)比特的斷言，終止存儲(chǔ)器 區(qū)段的位線的預(yù)充電。
9. 一種方法，包括在第一時(shí)鐘信號(hào)的第一相位期間，基于第一地址值和第二地址值確定第一預(yù)解碼值和第二預(yù)解碼值；響應(yīng)所述第一時(shí)鐘信號(hào)的所述第一相位終止時(shí)的第一邊緣事件， 鎖存所述第一預(yù)解碼值和所述第二預(yù)解碼值，以提供鎖存的第一預(yù)解 碼值和鎖存的第二預(yù)解碼值；僅直接響應(yīng)所述鎖存的第一預(yù)解碼值，終止高速緩存的標(biāo)簽陣列 的第一區(qū)段的第一位線的預(yù)充電，其中所述第一區(qū)段是響應(yīng)所述鎖存 的第一預(yù)解碼值的對(duì)應(yīng)比特的斷言而選擇的；在第二時(shí)鐘信號(hào)的第一相位期間，確定所述第一區(qū)段的第一字線 處的第一標(biāo)簽值，其中所述第一字線是響應(yīng)所述鎖存的第二預(yù)解碼值 的對(duì)應(yīng)比特的斷言而選擇的；以及響應(yīng)所述第二時(shí)鐘信號(hào)的所述第一相位終止時(shí)的第二邊緣事件，鎖存所述第一標(biāo)簽值。
10. 如權(quán)利要求9所述的方法，其中所述標(biāo)簽陣列包括全局位線 和多個(gè)區(qū)段，所述多個(gè)區(qū)段包括所述第一區(qū)段，每個(gè)區(qū)段包括對(duì)應(yīng)的 多個(gè)字線和聯(lián)接到所述全局位線的局部位線，其中所述第一區(qū)段的所 述第一位線包括所述第一區(qū)段的局部位線。
11. 如權(quán)利要求IO所述的方法，進(jìn)一步包括僅直接響應(yīng)所述鎖存的第一預(yù)解碼值，終止所述全局位線的預(yù)充電。
12. 如權(quán)利要求9所述的方法，進(jìn)一步包括-在所述第一相位隨后的所述第一時(shí)鐘信號(hào)的第二相位期間，基于第三地址值和第四地址值確定第三預(yù)解碼值和第四預(yù)解碼值；響應(yīng)所述第一時(shí)鐘信號(hào)的所述第二相位終止時(shí)的第三邊緣事件， 鎖存所述第三預(yù)解碼值和所述第四預(yù)解碼值，以提供鎖存的第三預(yù)解 碼值和鎖存的第四預(yù)解碼值；僅直接響應(yīng)所述鎖存的第三預(yù)解碼值，終止所述標(biāo)簽陣列的第二 區(qū)段的第二位線的預(yù)充電，其中所述第二區(qū)段是響應(yīng)所述鎖存的第三預(yù)解碼值的對(duì)應(yīng)比特的斷言而選擇的；在所述第二時(shí)鐘信號(hào)的第二相位期間，確定所述第二區(qū)段的第二 字線處的第二標(biāo)簽值，其中所述第二字線是響應(yīng)所述鎖存的第四預(yù)解 碼值的對(duì)應(yīng)比特的斷言而選擇的；以及響應(yīng)所述第二時(shí)鐘信號(hào)的所述第二相位終止時(shí)的第四邊緣事件， 鎖存所述第二標(biāo)簽值。
13. —種集成電路器件，包括第一鎖存器，所述第一鎖存器具有用于接收第一預(yù)解碼值的第一 輸入，用于接收第一時(shí)鐘信號(hào)的第二輸入，和用于響應(yīng)所述第一時(shí)鐘 信號(hào)的邊緣事件提供鎖存的第一預(yù)解碼值的輸出；存儲(chǔ)器組件，包括輸入，所述輸入用于接收所述鎖存的第一預(yù)解碼值和所述鎖 存的第二預(yù)解碼值；第一位線；多個(gè)字線，所述多個(gè)字線聯(lián)接到所述第一位線，其中每個(gè)字 線與所述鎖存的第二預(yù)解碼值的對(duì)應(yīng)比特相關(guān)聯(lián)；以及邏輯，所述邏輯具有用于接收所述鎖存的第一預(yù)解碼值的所述對(duì) 應(yīng)比特的輸入，所述邏輯用于僅直接響應(yīng)所述鎖存的第一預(yù)解碼值的 所述對(duì)應(yīng)比特處的值，對(duì)所述第一位線預(yù)充電。
14. 如權(quán)利要求13所述的集成電路器件，進(jìn)一步包括 預(yù)解碼模塊，所述預(yù)解碼模塊包括用于接收第一地址值的第一輸入，用于接收第二地址值的第二輸入和聯(lián)接到所述鎖存器的所述第一 輸入以基于所述第一地址值和所述第二地址值提供所述第一預(yù)解碼值 的輸出。
15. 如權(quán)利要求13所述的集成電路器件，進(jìn)一步包括 第二鎖存器，所述第二鎖存器具有聯(lián)接到所述存儲(chǔ)器組件的輸出的第一輸入，用于接收第二時(shí)鐘信號(hào)的第二輸入，和用于響應(yīng)所述第 二時(shí)鐘信號(hào)的邊緣事件提供鎖存的輸出值的輸出。
16. 如權(quán)利要求15所述的集成電路器件，其中所述存儲(chǔ)器組件包 括高速緩存的標(biāo)簽陣列，并且所述鎖存的輸出值包括鎖存的標(biāo)簽值。
17. 如權(quán)利要求13所述的集成電路器件，其中所述第一鎖存器包 括從由動(dòng)態(tài)鎖存器、靜態(tài)鎖存器和偽鎖存器構(gòu)成的組中選擇的鎖存器。
18. 如權(quán)利要求13所述的集成電路器件，其中所述存儲(chǔ)器組件進(jìn) 一步包括邏輯，所述邏輯具有用于接收所述鎖存的第二預(yù)解碼值的輸入， 所述邏輯用于響應(yīng)對(duì)應(yīng)于確認(rèn)的字線的所述鎖存的第二預(yù)解碼值的比 特處的值的斷言，斷言所述多個(gè)字線中的所述確認(rèn)的字線。
19. 如權(quán)利要求13所述的集成電路器件，其中所述存儲(chǔ)器組件進(jìn) 一步包括第二位線；以及邏輯，所述邏輯具有用于接收所述鎖存的第一預(yù)解碼值的輸入， 所述邏輯用于直接響應(yīng)所述鎖存的第一預(yù)解碼值，對(duì)所述第二位線預(yù) 充電。
20. 如權(quán)利要求13所述的集成電路器件，其中所述第二時(shí)鐘信號(hào) 包括所述第一時(shí)鐘信號(hào)的基本上反相的表示。
全文摘要
一種集成電路器件(100)包括第一鎖存器(204)，其具有用于接收第一預(yù)解碼值的第一輸入，用于接收第一時(shí)鐘信號(hào)的第二輸入，和用于響應(yīng)第一時(shí)鐘信號(hào)的邊緣事件提供鎖存的第一預(yù)解碼值的輸出。該集成電路器件(100)進(jìn)一步包括存儲(chǔ)器組件(104)。該存儲(chǔ)器組件(104)包括用于接收鎖存的第一預(yù)解碼值和鎖存的第二預(yù)解碼值的輸入、第一位線(514)、和聯(lián)接到第一位線的多個(gè)字線。每個(gè)字線與鎖存的第二預(yù)解碼值的對(duì)應(yīng)比特相關(guān)聯(lián)。該集成電路器件(100)進(jìn)一步包括邏輯，其具有用于接收鎖存的第一預(yù)解碼值的對(duì)應(yīng)比特的輸入。該邏輯(404)用于僅直接響應(yīng)鎖存的第一預(yù)解碼值的對(duì)應(yīng)比特處的值，對(duì)第一位線預(yù)充電。
文檔編號(hào)G11C8/00GK101390169SQ200780006887
公開(kāi)日2009年3月18日 申請(qǐng)日期2007年2月8日 優(yōu)先權(quán)日2006年2月27日
發(fā)明者拉溫德拉·拉馬拉朱 申請(qǐng)人:飛思卡爾半導(dǎo)體公司