專利名稱：具有在用于缺陷位置的數(shù)據(jù)鎖存器中緩沖的冗余數(shù)據(jù)的非易失性存儲器及方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及非易失性半導(dǎo)體存儲器，比如電可擦除可編程只讀存儲器 (EEPROM)和快閃EEPROM，且特別是實(shí)施列冗余特征的非易失性半導(dǎo)體存儲器。
背景技術(shù)：
能夠以非易失性方式存儲電荷的固態(tài)存儲器(特別是封裝成小型因數(shù)卡的EEPROM 和快閃EEPROM形式)近來己成為各種移動和手持裝置中的優(yōu)選存儲裝置，特別是信 息設(shè)備及消費(fèi)型電子產(chǎn)品。不同于同樣是固態(tài)存儲器的RAM (隨機(jī)存取存儲器)，快閃 存儲器是非易失性的，且即使在電力斷開后仍保持其存儲的數(shù)據(jù)。雖然與磁盤存儲裝置 相比成本較高，但快閃存儲器正逐漸用于大容量存儲應(yīng)用?；诒热缬豺?qū)動器及軟盤的 旋轉(zhuǎn)磁性媒體的常規(guī)大容量存儲裝置不適合移動和手持環(huán)境。這是因?yàn)?，盤驅(qū)動器往往 較笨重，容易出現(xiàn)機(jī)械故障，并且具有高等待時間和高電力要求。這些不合意的屬性使 得基于盤的存儲裝置在大多移動和便攜應(yīng)用中不現(xiàn)實(shí)。另一方面，嵌入式和可移除卡形 式的兩種快閃存儲器都理想地適合于移動和手持環(huán)境，因?yàn)槠渚哂谐叽缧?、電力消耗低?速度快和可靠性高的特征。存儲器裝置通常包括一個或一個以上可安裝在卡上的存儲器芯片。每個存儲器芯片 包括由比如解碼器和擦除、寫入和讀取電路等外圍電路支持的存儲器單元陣列。更加復(fù) 雜的存儲器裝置還具有執(zhí)行智能且較高水平的存儲器操作及介接的控制器。有許多如今 正在使用的暢銷的非易失性固態(tài)存儲器裝置。這些存儲器裝置可采用不同類型的存儲器 單元，每個類型具有一個或一個以上電荷存儲元件。EEPROM的實(shí)例及其制造方法在第 5,595,924號美國專利中給出?？扉WEEPR0M、其在存儲器系統(tǒng)中的使用及其制造方法 在第5,070,032、 5,095,344、 5,315,541、 5,343,063、 5,661,053、 5,313,421和6,222,762號 美國專利中給出。具有NAND單元結(jié)構(gòu)的存儲器裝置的實(shí)例在第5,570,315、 5,903,495 和6,046,935號美國專利中描述。具有用于存儲電荷的介電層的存儲器裝置的實(shí)例已在 以下中描述艾坦等人的"NR0M:新穎的局部捕獲，2位非易失性存儲器單元"("NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell," IEEE電子裝置通訊，2000年11月，第21巻，第11期，第543 — 545頁)以及第5,768,192和6,011,725號美國專 利。存儲器裝置通常被組織成排列成行和列且可由字線和位線來尋址的存儲器單元二 維陣列。陣列可根據(jù)NOR類型或NAND類型結(jié)構(gòu)形成。NOR類型存儲器的實(shí)例在第 5,172,338和5,418,752號美國專利中揭示。NAND結(jié)構(gòu)陣列的實(shí)例及其作為存儲器系統(tǒng) 的一部分的操作見第5,570,315、 5,774,397和6,046,935號美國專利。存儲器將常常具有缺陷部分，其可能源于制造過程或在裝置操作期間出現(xiàn)。確切地 說，為了使制造合格率最大化，校正在制造時發(fā)現(xiàn)的缺陷，以便挽救原本會帶有缺陷的 產(chǎn)品。存在多種用于管理這些缺陷的技術(shù)，其中包含對存儲器的若干部分的錯誤校正編 碼或重映射，比如在第5,602,987、 5,315,541、 5,200,959、 5,428,621號美國專利和US 2005/0141387等中描述的。這些公開案的揭示內(nèi)容特此以引用的形式并入本文中。在制造之后，在發(fā)貨之前測試存儲器芯片。如果發(fā)現(xiàn)缺陷，則可通過用冗余部分替 代存儲器的缺陷部分來挽救芯片。存儲器中常見類型的缺陷是起因于陣列的列中的問 題。舉例來說，在快閃存儲器中，列缺陷可能是起因于存儲器單元區(qū)域中的任何一個以下錯誤位線到位線的短路；位線短路到其它信號；位線斷開；不編程或編程過慢的壞 單元；及/或壞的數(shù)據(jù)鎖存器。常規(guī)列冗余方案替換整個列，包含列內(nèi)的位線、讀出放大器和數(shù)據(jù)鎖存器。冗余方 案還具有高速匹配電路以及單獨(dú)的存取信號，所述單獨(dú)的存取信號在遇到壞列時被啟 用。一種管理存儲器芯片自身上的缺陷列的現(xiàn)有技術(shù)系統(tǒng)使用二進(jìn)制解碼方案來管理 對壞列的替換。首先將來自主機(jī)的地址鎖存到寄存器中，并用10位加法器將列地址遞 增，以便管理從0到540字節(jié)的列。接著，將列地址(IO位)預(yù)解碼成15到20個線， 所述線貫穿列解碼器區(qū)域。從這15到20個線中選出三個信號，以便形成列選擇。通過 將傳入的列地址與壞列地址的列表比較來管理此二進(jìn)制解碼系統(tǒng)中的壞列。如果發(fā)現(xiàn)匹 配，則將傳入的列地址重指派給另一好的列地址。如果傳入地址不與壞列地址匹配，則 不改變傳入的列地址。二進(jìn)制列選擇方案在定位隨機(jī)列地址方面具有高度靈活性。然而， 其具有以下不足其相對較慢，因?yàn)楸仨氂卸鄠€邏輯級來替換缺陷列，且這使得二進(jìn)制 解碼方案的運(yùn)行速度難以遠(yuǎn)高于20MHz數(shù)據(jù)輸入或輸出速率。此外，在具有由來自陣列的頂部和底部兩者的讀出放大器組服務(wù)的結(jié)構(gòu)的存儲器陣 列的情況下，缺陷列可能因冗余列相對于每組讀出放大器的位置而不被有效重映射。因此， 一般需要具有改進(jìn)的性能的高性能、高容量非易失性存儲器。確切地說，需要具有改進(jìn)的性能和效率的缺陷管理。發(fā)明內(nèi)容在缺陷列的數(shù)據(jù)鎖存器中緩沖的冗余數(shù)據(jù)根據(jù)本發(fā)明另一方面， 一種缺陷列鎖存冗余方案將用于缺陷存儲器位置的冗余或替 代數(shù)據(jù)從冗余數(shù)據(jù)鎖存器重定位到更容易存取的位置，比如對應(yīng)缺陷列的數(shù)據(jù)鎖存器。 此方案是依據(jù)這一事實(shí)缺陷列通常由位線而不是相關(guān)聯(lián)的列電路中的問題引起。因此， 舉例來說，雖然位線可被短路并變得不可用，但其相關(guān)聯(lián)的數(shù)據(jù)鎖存器和列解碼器可能 仍可操作。本發(fā)明認(rèn)識到，當(dāng)無法經(jīng)由缺陷位線執(zhí)行比如感應(yīng)和編程等存儲器操作時， 所述列電路仍可用來緩沖數(shù)據(jù)。在優(yōu)選實(shí)施例中，采用與缺陷位置相關(guān)聯(lián)的數(shù)據(jù)鎖存器來緩沖常規(guī)存儲在與對應(yīng)冗 余位置相關(guān)聯(lián)的數(shù)據(jù)鎖存器中的替代數(shù)據(jù)。以此方式，就將數(shù)據(jù)流式傳出到數(shù)據(jù)總線而 言，可將用戶部分視為仿佛幾乎沒有任何缺陷。因此，只需要用來尋址用戶部分的尋址 方案，而不需要每次遇到缺陷位置都切換成冗余數(shù)據(jù)鎖存器。在讀取操作中，首先感應(yīng)和鎖存包含用戶數(shù)據(jù)和冗余數(shù)據(jù)兩者的頁。需要用額外操 作將冗余數(shù)據(jù)的副本從冗余數(shù)據(jù)鎖存器放置到與用戶部分中的對應(yīng)缺陷列相關(guān)聯(lián)的數(shù) 據(jù)鎖存器。以此方式，當(dāng)將數(shù)據(jù)輸出到數(shù)據(jù)總線時，只需要存取用戶數(shù)據(jù)鎖存器，而不 管任何缺陷列。在寫入操作中，首先將待寫入的數(shù)據(jù)頁鎖存到用戶數(shù)據(jù)鎖存器中，而不管任何缺陷 列。以此方式，就從數(shù)據(jù)總線流式傳入數(shù)據(jù)而言，可將用戶部分視為仿佛幾乎沒有任何 缺陷。需要用額外操作將數(shù)據(jù)副本從與缺陷列相關(guān)聯(lián)的數(shù)據(jù)鎖存器放置到對應(yīng)的冗余數(shù) 據(jù)鎖存器。還將指示不編程條件的預(yù)定義數(shù)據(jù)存儲在缺陷列的數(shù)據(jù)鎖存器中以如此指 示。接著，可將包含來自用戶數(shù)據(jù)鎖存器和冗余數(shù)據(jù)鎖存器兩者的數(shù)據(jù)的整個頁編程到 相應(yīng)的存儲器單元中。通過對本發(fā)明優(yōu)選實(shí)施例的以下描述將了解本發(fā)明的額外特征和優(yōu)點(diǎn)，所述描述應(yīng) 結(jié)合附圖閱讀。


圖1說明具有僅可從冗余部分獲得冗余數(shù)據(jù)的常規(guī)列冗余方案的存儲器裝置。圖2A是用常規(guī)冗余方案的讀取操作的示意時序圖。圖2B是說明用常規(guī)列冗余方案的讀取操作的流程圖。 圖3A是用常規(guī)冗余方案的寫入操作的示意時序圖。 圖3B是說明用常規(guī)列冗余方案的編程操作的流程圖。圖4示意性說明提供實(shí)施遠(yuǎn)程冗余方案的上下文的緊致存儲器裝置的優(yōu)選排列。圖5說明經(jīng)配置以將數(shù)據(jù)傳出到I/O總線的冗余數(shù)據(jù)緩沖電路。圖6是用遠(yuǎn)程冗余方案的讀取操作的示意時序圖。圖7是根據(jù)優(yōu)選實(shí)施例采用遠(yuǎn)程冗余方案的讀取操作的流程圖。圖8說明經(jīng)配置以從I/O總線傳遞數(shù)據(jù)的冗余數(shù)據(jù)緩沖電路。圖9是用遠(yuǎn)程冗余方案的寫入操作的示意時序圖。圖IO是說明根據(jù)優(yōu)選實(shí)施例采用遠(yuǎn)程冗余方案的編程數(shù)據(jù)加載操作的流程圖。 圖11示意性說明服務(wù)兩組數(shù)據(jù)鎖存器和數(shù)據(jù)總線的冗余數(shù)據(jù)緩沖電路。 圖12示意性說明提供實(shí)施缺陷列鎖存冗余方案的上下文的緊致存儲器裝置的優(yōu)選 排列。圖13示意性說明用于在用戶數(shù)據(jù)鎖存器與冗余數(shù)據(jù)鎖存器之間來回傳輸數(shù)據(jù)以便 實(shí)施另一列冗余方案而無需采用2向?qū)ぶ返臄?shù)據(jù)鎖存緩沖器。 圖14是用缺陷列鎖存冗余方案的讀取操作的示意時序圖。 圖15是說明根據(jù)優(yōu)選實(shí)施例采用缺陷列鎖存冗余方案的讀取操作的流程圖。 圖16是用缺陷列鎖存冗余方案的寫入操作的示意時序圖。圖17是說明根據(jù)優(yōu)選實(shí)施例采用缺陷列鎖存冗余方案的編程數(shù)據(jù)加載操作的流程圖。
具體實(shí)施方式
對采用列冗余的典型存儲器的初步說明對于與本發(fā)明的區(qū)分是有用的。 常規(guī)局部冗余數(shù)據(jù)方案圖1說明具有僅可從冗余部分獲得冗余數(shù)據(jù)的常規(guī)列冗余方案的存儲器裝置。所述 存儲器裝置具有存儲器單元陣列100，其分成用戶部分102和冗余部分102'。陣列100 中的存儲器單元可由沿著一行的一組字線和沿著一列的一組位線存取。所述組字線可經(jīng) 由行解碼器130通過行地址來選擇。類似地，所述組位線可經(jīng)由列解碼器160通過列地 址來選擇。通常，由對應(yīng)的一組感應(yīng)電路170—起讀取或?qū)懭胙刂恍械拇鎯ζ鲉卧摗?使用對應(yīng)的一組數(shù)據(jù)鎖存器180來鎖存已從存儲器中讀取或待寫入到存儲器的數(shù)據(jù)頁。在讀取操作結(jié)束時，經(jīng)由數(shù)據(jù)輸出總線192將來自數(shù)據(jù)鎖存器的數(shù)據(jù)傳出。類似地，在 寫入操作開始時，經(jīng)由數(shù)據(jù)輸入總線194將待寫入的數(shù)據(jù)傳遞到數(shù)據(jù)鎖存器。通常列地址具有一次可尋址一列中的一群組位線的顆粒度，且因此位線缺陷是逐列 地映射。舉例來說， 一可尋址的列可含有八個或十六個位線，對應(yīng)于沿著一給定行的字 節(jié)或數(shù)據(jù)字。當(dāng)在用戶部分102中識別出比如112等缺陷列時，提供來自冗余部分102'的比如列 112'的替代列來替換所述缺陷列。在測試期間發(fā)現(xiàn)壞列，且在缺陷圖116中保存關(guān)于任 何缺陷列及其替代的信息，所述缺陷圖116可存儲在存儲器裝置中，比如存儲在當(dāng)加電 時被讀取的存儲器陣列(ROMFUSE區(qū)塊)中。每當(dāng)存儲器裝置加電時，便將缺陷圖加 載到芯片上控制器200的RAM 216中以便快速存取。通常用戶只可存取陣列的用戶部分102,而不允許用戶存取冗余部分102'。因此， 列地址范圍Ay是供用戶僅存取用戶部分102。受保護(hù)的一組列地址Ay'是供系統(tǒng)存取冗 余部分102'。陣列的冗余部分102'由其自身的一組列電路來服務(wù)，所述列電路比如是冗 余列解碼器160'、冗余感應(yīng)電路170'和冗余數(shù)據(jù)鎖存器180'。每個缺陷列可由隔離鎖存器來標(biāo)記。在所述情況下，將不編程所述列中的所尋址的 字節(jié)或字，而不管數(shù)據(jù)鎖存器中用于所述列的數(shù)據(jù)，且將在編程驗(yàn)證期間已忽略所尋址 的字節(jié)或字。典型現(xiàn)有技術(shù)系統(tǒng)管理存儲器芯片自身上的缺陷列，其使用2向解碼方案來管理壞 列替換。將用戶地址Ay轉(zhuǎn)變成地址Ay以供存取用戶陣列，或轉(zhuǎn)變成地址Ay'以供存取 冗余陣列。通過將傳入的(用戶)列地址Ay與缺陷圖216中的壞列地址列表進(jìn)行比較來管理 此2向解碼系統(tǒng)中的壞列。如果發(fā)現(xiàn)匹配，則將傳入的列地址Ay重指派或映射到冗余 部分102'中的另一好列地址Ay1 (Ay—Ay')。如果傳入地址不與壞列地址匹配，則傳入 列地址不改變(Ay—Ay)。舉例來說，在感應(yīng)操作之后，將讀取數(shù)據(jù)頁鎖存到數(shù)據(jù)鎖存器中。當(dāng)用戶請求數(shù)據(jù) 時，將經(jīng)由線194把數(shù)據(jù)流式傳出到數(shù)據(jù)總線190。當(dāng)?shù)刂分赶驂牧?例如列3)時， 列冗余模塊210將停用針對用戶陣列的地址Ay,且改為啟用地址Ay'以改為尋址陣列的 冗余部分中的冗余或替代列。在所述情況下，將把來自冗余列的數(shù)據(jù)在運(yùn)行中插入到經(jīng) 由線190'到數(shù)據(jù)輸出總線192的串流中。圖2A是用常規(guī)冗余方案的讀取操作的示意時序圖。主機(jī)通過發(fā)布開始發(fā)送開始讀 取地址的初始讀取命令來起始讀取操作。在此之后，發(fā)送實(shí)際開始讀取地址。接著，主機(jī)發(fā)布命令以執(zhí)行讀取。存儲器裝置接著發(fā)出"繁忙"信號，并操作以感應(yīng)數(shù)據(jù)頁。將 感應(yīng)數(shù)據(jù)頁鎖存到相關(guān)聯(lián)的數(shù)據(jù)鎖存器中。所述頁將包含陣列的用戶部分和冗余部分。 當(dāng)鎖存了所有數(shù)據(jù)時，存儲器裝置用"準(zhǔn)備就緒"信號發(fā)信號。用戶可接著通過主機(jī)請求將數(shù)據(jù)從數(shù)據(jù)鎖存器流式傳出到數(shù)據(jù)輸出總線192。在流 式傳出操作期間，每當(dāng)遇到缺陷列時，將用戶地址Ay切換成Ay'，以便尋址冗余部分中 的對應(yīng)冗余數(shù)據(jù)鎖存器，以便可將對應(yīng)的冗余數(shù)據(jù)在運(yùn)行中插入到串流中。當(dāng)將冗余數(shù) 據(jù)輸出到總線時，存儲器切換回到用戶地址Ay,且此過程一直繼續(xù)到到達(dá)頁末為止。圖2B是說明用常規(guī)列冗余方案的讀取操作的流程圖。加電步驟310:將缺陷圖從非易失性存儲器加載到控制器RAM。 步驟312:通過設(shè)置對應(yīng)的隔離鎖存器來標(biāo)記壞列。 讀取步驟320:接收跨越多個列從存儲器單元讀取數(shù)據(jù)頁的讀取命令。 步驟322:發(fā)信號"繁忙"。步驟324:感應(yīng)存儲器單元頁，并將數(shù)據(jù)鎖存到對應(yīng)的數(shù)據(jù)鎖存器中。步驟326:發(fā)信號"準(zhǔn)備就緒"。I/O步驟330:逐列地流式傳出鎖存的數(shù)據(jù)列。步驟332:待流式傳出的數(shù)據(jù)的當(dāng)前列地址Ay二缺陷圖中的壞列之一？如果存在匹 配，則前進(jìn)到步驟334，否則前進(jìn)到步驟336。步驟334:切換成Ay'以尋址冗余列，以便獲取替代數(shù)據(jù)并將其插入到串流中，并前 進(jìn)到步驟338。步驟336:以常規(guī)地址Ay繼續(xù)，并前進(jìn)到步驟338。步驟338:最后的列？如果到達(dá)最后的列則前進(jìn)到步驟340，否則在步驟332中前 進(jìn)到下一列。步驟340:讀出數(shù)據(jù)頁。圖3A是用常規(guī)冗余方案的寫入操作的示意時序圖。寫入操作中的數(shù)據(jù)傳遞類似于 讀取操作的數(shù)據(jù)傳遞，只不過將編程數(shù)據(jù)從總線流式傳輸?shù)綌?shù)據(jù)鎖存器是在編程之前發(fā) 生而己。舉例來說，當(dāng)遇到缺陷列3時，不是將數(shù)據(jù)流式傳輸?shù)接糜诹?的數(shù)據(jù)鎖存器， 而是將其重引導(dǎo)到替代的列。主機(jī)通過發(fā)布開始發(fā)送開始寫入地址的初始寫入命令來起始存儲器裝置中的寫入操作。這之后是發(fā)送實(shí)際開始寫入地址。主機(jī)可接著發(fā)布將寫入數(shù)據(jù)從數(shù)據(jù)輸入總線192 流式傳入到數(shù)據(jù)鎖存器的信號。在流式傳入操作期間，每當(dāng)遇到缺陷列時，將用戶地址 Ay切換成Ay'，以便尋址冗余部分中的對應(yīng)冗余數(shù)據(jù)鎖存器，以便可在運(yùn)行中將對應(yīng)的 冗余數(shù)據(jù)插入到對應(yīng)的冗余鎖存器中。當(dāng)已鎖存冗余數(shù)據(jù)時，存儲器切換回到用戶地址 Ay，且此流式傳輸過程---直繼續(xù)到到達(dá)頁末為止。接著，主機(jī)發(fā)布執(zhí)行編程的命令。存儲器裝置接著發(fā)出"繁忙"信號，并操作以編 程數(shù)據(jù)頁。所述頁將包含陣列的用戶部分和冗余部分。當(dāng)編程驗(yàn)證了所有數(shù)據(jù)時，存儲 器裝置用"準(zhǔn)備就緒"信號發(fā)信號。圖3B是說明用常規(guī)列冗余方案的編程操作的流程圖。加電步驟350:將缺陷圖從非易失性存儲器加載到控制器RAM。步驟352:通過設(shè)置對應(yīng)的隔離鎖存器來標(biāo)記壞列。I/O步驟360:接收跨越多個列寫入數(shù)據(jù)頁的寫入命令。步驟362:逐列地流式傳輸待寫入到數(shù)據(jù)鎖存器的第一頁的第一數(shù)據(jù)頁。步驟364:待流式傳出的數(shù)據(jù)的當(dāng)前列地址Ay二缺陷圖中的壞列之一？如果存在匹 配，則前進(jìn)到步驟366，否則前進(jìn)到步驟368。步驟366:切換成Ay'以尋址冗余列，以便獲取替代數(shù)據(jù)并將其插入到串流中，并前 進(jìn)到步驟369。步驟368:以常規(guī)地址Ay繼續(xù)，并前進(jìn)到步驟369。步驟369:最后的列？如果到達(dá)最后的列則前進(jìn)到步驟370,否則在步驟362中前 進(jìn)到下一列。 編程步驟370:接收編程命令。 步驟.372:發(fā)信號"繁忙"。步驟374:寫入數(shù)據(jù)頁，直到編程驗(yàn)證了整個頁為止。 步驟376:發(fā)信號"準(zhǔn)備就緒"。2向列選擇方案因?yàn)槟軌螂S機(jī)存取列而更加靈活。然而，其不足在于，其相對較慢， 因?yàn)楸仨氂卸鄠€邏輯級來替換缺陷列。如上所述，保護(hù)陣列的冗余部分不被用戶存取， 因此其具有其自身的唯一地址信號。在運(yùn)行中在用戶部分與冗余部分之間切換將必須在兩個完全不同的尋址方案之間切換，且這使得2向解碼方案的運(yùn)行速度難以遠(yuǎn)高于20MHz數(shù)據(jù)輸入或輸出速率。遠(yuǎn)程冗余方案 .根據(jù)本發(fā)明一方面， 一種遠(yuǎn)程冗余方案將用于缺陷存儲器位置的冗余或替代數(shù)據(jù)從 冗余數(shù)據(jù)鎖存器重定位到一組緩沖電路。以此方式，冗余數(shù)據(jù)處于更容易存取的位置， 從而使得必須用一個尋址方案在存儲器陣列與I/0總線之間交換數(shù)據(jù)。確切地說，在本 遠(yuǎn)程冗余方案中，將用戶數(shù)據(jù)與用戶數(shù)據(jù)鎖存器相關(guān)聯(lián)，且將冗余數(shù)據(jù)與冗余數(shù)據(jù)鎖存 器相關(guān)聯(lián)，但可使用存儲器陣列的用戶部分的地址來存取用戶數(shù)據(jù)和因此任何替代的冗 余數(shù)據(jù)。當(dāng)當(dāng)前地址是針對好(無缺陷)地址時，數(shù)據(jù)總線與用戶數(shù)據(jù)鎖存器交換數(shù)據(jù)。 另一方面，當(dāng)當(dāng)前地址是針對缺陷位置時，數(shù)據(jù)總線與其中加載有冗余數(shù)據(jù)的遠(yuǎn)程緩沖 器交換數(shù)據(jù)。在優(yōu)選實(shí)施例中，采用冗余數(shù)據(jù)緩沖電路來緩沖與冗余部分的鎖存器相關(guān)聯(lián)的替代 數(shù)據(jù)。只需要用于尋址用戶部分的尋址方案。 一般，在i/o總線與用戶部分的數(shù)據(jù)鎖存 器之間交換數(shù)據(jù)。當(dāng)遇到缺陷地址位置時，在i/o總線與更易存取的緩沖電路而不是冗余部分中的數(shù)據(jù)鎖存器之間交換替代數(shù)據(jù)。圖4示意性說明提供實(shí)施遠(yuǎn)程冗余方案的上下文的緊致存儲器裝置的優(yōu)選排列。所 述存儲器裝置包含個別存儲單位或存儲器單元的二維陣列400、控制電路410、行解碼 器420A和420B以及列電路。在一個實(shí)施例中，存儲單位能個別存儲一個位的數(shù)據(jù)。在 另一實(shí)施例中，存儲單位能個別存儲一個以上位的數(shù)據(jù)。在最優(yōu)選的實(shí)施例中，在可移 除地附接到主機(jī)系統(tǒng)的存儲卡中實(shí)施緊致存儲器裝置。存儲器陣列400可由字線經(jīng)由行解碼器420A、 420B且由耦合到列電路的位線來尋 址。列電路包含感應(yīng)電路430A、 430B、數(shù)據(jù)鎖存器440A、 440B和列解碼器450A、 450B 和數(shù)據(jù)I/0總線490。將了解，對于每個感應(yīng)電路有一組數(shù)據(jù)鎖存器。舉例來說，在每 個存儲器單元能夠存儲兩個位的數(shù)據(jù)的4狀態(tài)存儲器中，可能有存儲兩個或兩個以上位 的信息的鎖存器。在2004年12月29日申請的標(biāo)題為"具有用于讀取/寫入電路集合的 共享處理的非易失性存儲器及方法"("Non-Volatile Memory and Method with Shared Processing for an Aggregate of Read/Write Circuits,")的第11/026,536號美國專利申請案 中揭示了用于存儲多個位的一組數(shù)據(jù)鎖存器，所述申請案的整個揭示內(nèi)容特此以引用的 形式并入本文中。在優(yōu)選實(shí)施例中，在耦合到所有偶數(shù)位線的電路430A中有一感應(yīng)電路，且在耦合 到所有奇數(shù)位線的電路430B中有一感應(yīng)電路。以此方式，當(dāng)一起操作時，并行使用所 有位線。在另一實(shí)施例中，只有每隔一個位線(偶數(shù)的或奇數(shù)的)在并行操作。優(yōu)選在陣列兩端上分布行解碼器和列電路，以便適應(yīng)密集的封裝。因此，將行解碼 器420A和420B分別部署在陣列的左側(cè)和右側(cè)。類似地，將列電路"A"和"B"分別 部署在陣列底部和頂部。通常列電路"A"和"B"分別存取交錯的位線組。舉例來說， 列電路"A"可存取偶數(shù)位線，且列電路"B"可存取奇數(shù)位線。為了方便起見，除非特 別指出，否則下文中描述將針對一組電路，比如"A"電路。將列電路的感應(yīng)電路430A實(shí)施為一排讀出放大器，其允許并行地讀取或編程沿著 一行的存儲器單元的區(qū)塊(也稱為"頁")。在優(yōu)選實(shí)施例中，頁由一行連續(xù)的存儲器單 元(比如1024字節(jié))構(gòu)成。在另一實(shí)施例中，將一行存儲器單元分成多個區(qū)塊或頁， 例如具有偶數(shù)位線的頁和具有奇數(shù)位線的頁?？刂齐娐?10與行解碼器及列電路協(xié)作，以便對存儲器陣列400執(zhí)行存儲器操作。 控制電路中的狀態(tài)機(jī)412提供對存儲器操作的芯片級控制。進(jìn)一步將存儲器陣列400分成用戶部分402和冗余部分402'。用戶部分402'可通過 經(jīng)由地址總線496供應(yīng)的用戶地址Ay來逐列地存取。冗余部分402'無法由用戶存取， 且具有其自身的受保護(hù)的地址Ay'。冗余部分提供預(yù)定數(shù)目的冗余或替代列，用于替換 在用戶部分中發(fā)現(xiàn)的任何缺陷列。在缺陷圖416中寄存缺陷列的列表，優(yōu)選將缺陷圖416 存儲在非易失性存儲器陣列402中。舉例來說，冗余區(qū)402'可提供每一者為一個字節(jié)寬 的八個替代列。原則上這允許替換可能在用戶部分中出現(xiàn)的多達(dá)八個缺陷列。然而，由于在現(xiàn)有技術(shù)系統(tǒng)中，冗余或替代數(shù)據(jù)局部化于冗余列的鎖存器中，所以 圖4所示的優(yōu)選排列的層疊結(jié)構(gòu)中可能會發(fā)生另一問題，其中底部和頂部列電路每一者 只可存取偶數(shù)列或奇數(shù)列。如果在圖1中描述的現(xiàn)有技術(shù)系統(tǒng)中實(shí)施兩層結(jié)構(gòu)，則底部 和頂部列電路中的每一者將可存取冗余部分中的替代列的池(pool)中的一半。這是因 為，奇數(shù)列電路無法存取偶數(shù)替代列，且反之亦然。結(jié)果將是對替代列的池的低效利用。 舉例來說，對于八個冗余列(四個偶數(shù)列，和四個奇數(shù)列)的池，即使在池中實(shí)際上存 在八個替代列，也不再能替換用戶部分中的偶數(shù)列中的第五個缺陷列。圖4展示冗余數(shù)據(jù)緩沖電路與存儲器裝置協(xié)作以提供遠(yuǎn)程冗余服務(wù)的優(yōu)選實(shí)施例。 在冗余數(shù)據(jù)緩沖電路460中緩沖與冗余部分402'相關(guān)聯(lián)的冗余數(shù)據(jù)。為了清楚起見，將 結(jié)合圖5描述傳遞到數(shù)據(jù)輸出總線492的數(shù)據(jù)。將結(jié)合圖6描述從數(shù)據(jù)輸入總線傳遞的 數(shù)據(jù)。圖5說朋經(jīng)配置以將數(shù)據(jù)傳出到1/0總線的冗余數(shù)據(jù)緩沖電路。此傳出模式可在感 應(yīng)操作之后當(dāng)已將感應(yīng)到的數(shù)據(jù)的頁鎖存到所述組用戶數(shù)據(jù)鎖存器440A中時應(yīng)用。用 戶可通過經(jīng)由地址總線496供應(yīng)的列地址Ay來存取數(shù)據(jù)頁內(nèi)的數(shù)據(jù)。如前所述，依據(jù)尋址的顆粒度，將含有預(yù)定數(shù)目的位線的列作為一個單位來尋址。當(dāng)要尋址一連串的列 時，優(yōu)選的尋址方案將是供應(yīng)開始地址然后是運(yùn)行長度。當(dāng)由列解碼器450A (見圖4) 解碼列地址時，實(shí)行列選擇。在圖5中，由來自地址總線496的指針示意性描繪列選擇。 列電路還包含一組用戶數(shù)據(jù)傳出柵極472，其控制將選定的鎖存數(shù)據(jù)傳遞到I/0總線492。冗余數(shù)據(jù)緩沖電路460包含冗余數(shù)據(jù)緩沖器462、 一組傳出柵極482、缺陷圖緩沖 器466和比較電路468。冗余數(shù)據(jù)緩沖器對來自冗余部分402'的數(shù)據(jù)進(jìn)行緩沖。在感應(yīng) 了數(shù)據(jù)頁之后，將鎖存在冗余鎖存器440A'中的冗余數(shù)據(jù)加載到冗余數(shù)據(jù)緩沖器462中。 如圖6將展示的，當(dāng)冗余數(shù)據(jù)緩沖電路460經(jīng)配置以處于數(shù)據(jù)輸出總線492從冗余數(shù)據(jù) 鎖存器接收數(shù)據(jù)并將其傳遞到冗余數(shù)據(jù)緩沖器時，執(zhí)行向冗余數(shù)據(jù)緩沖器462的傳遞。 類似地，缺陷圖緩沖器466緩沖在缺陷圖416中保存的缺陷列表，且在存儲器裝置加電 時，將其加載到緩沖器466中。在優(yōu)選實(shí)施例中，冗余數(shù)據(jù)緩沖器462和缺陷圖緩沖器466兩者均包括一組個別寄 存器，用于存儲個別數(shù)據(jù)條目。將缺陷列的地址以預(yù)定義的次序存儲到缺陷圖緩沖器466 的個別寄存器中。類似地，將與每個個別地址相關(guān)聯(lián)的個別冗余數(shù)據(jù)存儲在冗余數(shù)據(jù)緩 沖器462中，使得缺陷地址與其相關(guān)聯(lián)的冗余數(shù)據(jù)之間存在寄存器到寄存器的對應(yīng)關(guān)系。 以此方式，不同于常規(guī)方案，缺陷圖不需要含有用于定位相關(guān)聯(lián)的冗余數(shù)據(jù)的索引。比較電路468是一對多的比較器，其本質(zhì)上為缺陷圖緩沖器中的每個條目提供個別 比較器。每個個別比較器將共同的輸入地址與存儲在其個別寄存器之一中的缺陷圖緩沖 器中的地址條目之一進(jìn)行比較。在下述另一實(shí)施例中，視情況使用子列解碼器452將冗 余數(shù)據(jù)緩沖器處的尋址解析成比存儲器陣列級別更精細(xì)的級別。如果未實(shí)施所述選項(xiàng)， 那么對冗余數(shù)據(jù)緩沖器的輸入地址主要是列地址Ay。因此，當(dāng)輸入地址是當(dāng)前尋址的列 地址Ay時，將其匹配于在缺陷圖緩沖器中寄存的缺陷列的每個地址。如果根本不存在 匹配，則比較電路468基本上經(jīng)由多AND門469輸出"不匹配"信號NP。使用此信號 N^來啟用用戶數(shù)據(jù)傳出柵極472，使得數(shù)據(jù)輸出總線492可從尋址的數(shù)據(jù)鎖存器440A 獲取數(shù)據(jù)。另一方面，如果存在匹配，則這意味著當(dāng)前地址位置是缺陷列，且必須改為 使用其相關(guān)聯(lián)的冗余數(shù)據(jù)。此操作通過對應(yīng)的個別比較器寄存匹配并輸出"匹配"信號 M來完成。將冗余數(shù)據(jù)從冗余數(shù)據(jù)緩沖器462傳遞到數(shù)據(jù)輸出總線492受到所述組傳出柵極 482的控制。確切地說，總線對于冗余數(shù)據(jù)緩沖器的每個個別寄存器的存取受到對應(yīng)傳 出柵極的控制。因此，當(dāng)當(dāng)前地址與特定的缺陷列地址匹配時，將使用"匹配"信號M 來啟用對應(yīng)的傳出柵極，以便可將冗余數(shù)據(jù)緩沖器462的對應(yīng)寄存器中的相關(guān)聯(lián)的冗余數(shù)據(jù)傳遞到數(shù)據(jù)輸出總線492。圖6是用遠(yuǎn)程冗余方案的讀取操作的示意性時序圖。主機(jī)通過發(fā)布開始發(fā)送開始讀 取地址的初始讀取命令來起始存儲器裝置中的讀取操作。這之后是發(fā)送實(shí)際開始讀取地 址。接著主機(jī)發(fā)布執(zhí)行讀取的命令。存儲器裝置用"繁忙"信號進(jìn)行響應(yīng)，并接著感應(yīng) 數(shù)據(jù)頁。將包含用戶部分和冗余部分的感應(yīng)數(shù)據(jù)頁鎖存到相關(guān)聯(lián)的數(shù)據(jù)鎖存器440A和 440A'中(見圖5)。在鎖存了數(shù)據(jù)頁之后，遠(yuǎn)程冗余方案要求將冗余數(shù)據(jù)從其鎖存器復(fù) 制到冗余數(shù)據(jù)緩沖器462的額外步驟。當(dāng)緩沖數(shù)據(jù)處于適當(dāng)位置時，存儲器裝置接著用 "準(zhǔn)備就緒"信號發(fā)信號。主機(jī)可接著發(fā)布將數(shù)據(jù)從數(shù)據(jù)鎖存器流式傳出到數(shù)據(jù)輸出總線492的讀出信號。在 流式傳出操作期間，每當(dāng)遇到缺陷列時，冗余數(shù)據(jù)緩沖電路460便控制流式傳出，以使 得數(shù)據(jù)輸出總線492改為從冗余數(shù)據(jù)緩沖器462接收冗余數(shù)據(jù)，以便可將對應(yīng)的冗余數(shù) 據(jù)在運(yùn)行中插入到串流中。當(dāng)遇到的下一列沒有缺陷時，冗余數(shù)據(jù)緩沖電路460允許數(shù) 據(jù)輸出總線492從數(shù)據(jù)鎖存器440A獲取數(shù)據(jù)，且此過程一直繼續(xù)到到達(dá)頁末為止。圖7是說聽根據(jù)優(yōu)選實(shí)施例采用遠(yuǎn)程冗余方案的讀取操作的流程圖。加電步驟510:將缺陷圖從非易失性存儲器加載到缺陷圖緩沖器。 讀取步驟520:接收用于跨越多個列從存儲器單元讀取數(shù)據(jù)頁的讀取命令。 步驟522:發(fā)信號"繁忙"。步驟524:感應(yīng)存儲器單元頁，并將數(shù)據(jù)鎖存到對應(yīng)的數(shù)據(jù)鎖存器。 步驟526:將冗余數(shù)據(jù)從冗余數(shù)據(jù)鎖存器加載到冗余數(shù)據(jù)緩沖器。 步驟528:發(fā)信號"準(zhǔn)備就緒"。 I/O步驟530:將鎖存的數(shù)據(jù)逐列地流式傳出到數(shù)據(jù)總線，同時執(zhí)行與缺陷圖緩沖器中的列的一對多列地址匹配。步驟532:待流式傳出的數(shù)據(jù)的當(dāng)前列地址Ay二缺陷圖緩沖器中的壞列之一？如果存在匹配，則前進(jìn)到步驟534，否則前進(jìn)到步驟536。步驟534:啟用將替代數(shù)據(jù)從冗余數(shù)據(jù)緩沖器輸出到數(shù)據(jù)總線上，并前進(jìn)到步驟538。 步驟536:啟用將尋址數(shù)據(jù)從用戶數(shù)據(jù)部分輸出到數(shù)據(jù)總線上，并前進(jìn)到步驟338。 步驟538:最后的列？如果到達(dá)了最后的列則前進(jìn)到步驟540，否則在步驟534中前進(jìn)到下一列。步驟540:讀出數(shù)據(jù)頁。因此，在本遠(yuǎn)程冗余方案中，只使用存儲器陣列的用戶部分的地址。當(dāng)當(dāng)前地址是 針對好(無缺陷)位置時，數(shù)據(jù)總線從數(shù)據(jù)鎖存器獲取數(shù)據(jù)。另一方面，當(dāng)當(dāng)前地址是 針對缺陷位置時，數(shù)據(jù)總線從遠(yuǎn)程緩沖器獲取冗余數(shù)據(jù)。圖8說明經(jīng)配置以從I/O總線傳遞數(shù)據(jù)的冗余數(shù)據(jù)緩沖電路。此傳入模式可在編程 操作之前當(dāng)要將待編程的數(shù)據(jù)頁鎖存到所述組用戶數(shù)據(jù)鎖存器440A中時應(yīng)用。所述配 置類似于圖5的配置，只不過數(shù)據(jù)的傳遞是在從數(shù)據(jù)輸入總線494傳入的方向中而已。 一組用戶數(shù)據(jù)傳入柵極474控制數(shù)據(jù)從數(shù)據(jù)輸入總線494傳遞到數(shù)據(jù)鎖存器440A。在傳入模式中，冗余數(shù)據(jù)緩沖電路460也類似于圖5所示的電路，只不過不是采用 所述組傳出柵極482而是采用一組傳入柵極484。圖9是用遠(yuǎn)程冗余方案的寫入操作的示意時序圖。主機(jī)通過發(fā)布開始發(fā)送開始寫入 地址的初始寫入命令來起始存儲器裝置中的寫入操作。這之后是發(fā)送實(shí)際開始寫入地 址。主機(jī)可接著發(fā)布將寫入數(shù)據(jù)從數(shù)據(jù)輸入總線494流式傳入到數(shù)據(jù)鎖存器440A的信 號(見圖8)。在流式傳入操作期間，每當(dāng)遇到缺陷列時，冗余數(shù)據(jù)緩沖電路460將把用 于缺陷列的對應(yīng)數(shù)據(jù)捕獲到冗余數(shù)據(jù)緩沖器462中。流式傳輸過程一直繼續(xù)到到達(dá)頁末 為止。在流式傳入頁之后，遠(yuǎn)程冗余方案要求將冗余數(shù)據(jù)從冗余數(shù)據(jù)緩沖器462復(fù)制到 其鎖存器440A'的額外步驟。接著主機(jī)發(fā)布執(zhí)行編程的命令。存儲器裝置接著發(fā)出"繁忙"信號，并操作以編程 數(shù)據(jù)頁。頁將包含陣列的用戶部分和冗余部分。當(dāng)編程驗(yàn)證了所有數(shù)據(jù)時，存儲器裝置 用"準(zhǔn)備就緒"信號發(fā)信號。圖IO是說明根據(jù)優(yōu)選實(shí)施例采用遠(yuǎn)程冗余方案的編程數(shù)據(jù)加載操作的流程圖。加電步驟550:將缺陷圖從非易失性存儲器加載到缺陷圖緩沖器。 I/O步驟560:接收跨越多個列將數(shù)據(jù)頁寫入到尋址的存儲器單元的寫入命令。步驟562:從數(shù)據(jù)總線逐列地流式傳輸數(shù)據(jù)，同時執(zhí)行與缺陷圖緩沖器中的列的一對多列地址匹配。步驟564:待流式傳入的數(shù)據(jù)的當(dāng)前列地址Ay二缺陷圖緩沖器中的壞列之一？如果 存在匹配，則前進(jìn)到步驟566,否則前進(jìn)到步驟570。步驟566:啟用從數(shù)據(jù)總線輸入數(shù)據(jù)并將其緩沖到冗余數(shù)據(jù)緩沖器中的對應(yīng)位置。 步驟568:將當(dāng)前列的數(shù)據(jù)鎖存器設(shè)置成"不編程"條件。前進(jìn)到步驟572。步驟570:啟用從數(shù)據(jù)總線輸入數(shù)據(jù)并將其鎖存到對應(yīng)的數(shù)據(jù)鎖存器中。 步驟572:最后的列？如果到達(dá)最后的列則前進(jìn)到步驟580，否則在步驟564中前 進(jìn)到下一列。步驟580:從冗余數(shù)據(jù)緩沖器傳遞數(shù)據(jù)，并將其鎖存到對應(yīng)冗余數(shù)據(jù)鎖存器。這是 一次性操作，其涉及切換成地址Ay'以存取冗余陣列。 編程步驟590:接收編程命令 步驟592:發(fā)信號"繁忙"。步驟594:寫入鎖存數(shù)據(jù)的頁，直到編程驗(yàn)證了整個頁為止。步驟596:發(fā)信號"準(zhǔn)備就緒"。位級別冗余支持在另一實(shí)施例中，冗余數(shù)據(jù)緩沖電路的地址顆粒度無需與列電路的地址顆粒度相 同。優(yōu)選的是，地址單位的解析率比列的解析率精細(xì)。舉例來說，如果列的寬度是一字 節(jié)從而一次尋址一群組八個位線，則可用位線級別來尋址冗余數(shù)據(jù)緩沖器。圖5及圖8兩圖展示冗余數(shù)據(jù)緩沖電路460包含可選的子列解碼器452。子列解碼 器進(jìn)一步將列地址Ay和列偏移地址Ay"解碼成子列地址。這樣做的優(yōu)點(diǎn)是更高效地利用 冗余資源，因?yàn)閱蝹€缺陷位線可由另一冗余位線替換，且不必由八位寬的冗余列來替換。多層疊冗余支持為了清楚起見，已描述采用冗余數(shù)據(jù)緩沖電路460的遠(yuǎn)程冗余方案以一組數(shù)據(jù)鎖存 器操作，比如圖4所示的數(shù)據(jù)鎖存器440A。其優(yōu)點(diǎn)是明顯的，因?yàn)橛捎谥皇褂糜脩舻?址，所以避免了現(xiàn)有技術(shù)的緩慢的2向?qū)ぶ贩桨?。?dāng)操作中存在一組以上列電路時，也獲得另一優(yōu)點(diǎn)。如結(jié)合圖4提到的，由于現(xiàn)有 技術(shù)系統(tǒng)中冗余數(shù)據(jù)局部化于替代列的鎖存器處，所以當(dāng)存在一層以上列電路時可能會 發(fā)生另一問題。舉例來說， 一組偶數(shù)列電路僅可存取偶數(shù)列，且因此不能夠使用任何奇 數(shù)冗余列，對于奇數(shù)列電路與此類似。本方案允許將所有冗余數(shù)據(jù)緩沖在任何數(shù)目的列 電路不論其相對位置如何均可存取的中央位置中。圖11示意性說明服務(wù)兩組數(shù)據(jù)鎖存器和數(shù)據(jù)總線的冗余數(shù)據(jù)緩沖電路。在此配置 中，冗余數(shù)據(jù)緩沖電路460用"A"組數(shù)據(jù)鎖存器440A操作，操作方式與圖5和圖8 所示的相似。即使對于額外的"B"組數(shù)據(jù)鎖存器440B，原理也是相同的。亦即，使用 冗余數(shù)據(jù)緩沖電路來一方面控制"A"或"B"組數(shù)據(jù)鎖存器之間的總線交換，且另一方 面控制冗余數(shù)據(jù)緩沖器462。在一個實(shí)施例中，進(jìn)一步由層疊解碼器480使用Ay地址范圍來解碼用于啟用數(shù)據(jù)鎖存器傳遞的信號M，以產(chǎn)生M^或M^啟用信號，其分別用于 "A"組或"B"組。因此，當(dāng)"A"組數(shù)據(jù)鎖存器正在操作時，通過鎖存器傳遞控制472A/474A上的 M^來啟用與數(shù)據(jù)鎖存器440A的總線傳遞。當(dāng)"B"組數(shù)據(jù)鎖存器正在操作時，通過鎖 存器傳遞控制472B/474B上的M^的來啟用與數(shù)據(jù)鎖存器440B的總線傳遞。當(dāng)當(dāng)前地 址不與缺陷圖緩沖器466中的任何地址匹配時也是這種情況。另一方面，每當(dāng)存在匹配 對，信號M,或M^變得無效，且緩沖器傳遞控制482/484由信號M啟用。這導(dǎo)致改為 在數(shù)據(jù)總線492與冗余數(shù)據(jù)緩沖器462內(nèi)的對應(yīng)寄存器之間交換數(shù)據(jù)。在缺陷列的數(shù)據(jù)鎖存器中緩沖的冗余數(shù)據(jù)根據(jù)本發(fā)明另一方面， 一種缺陷列鎖存冗余方案具有用于缺陷存儲器位置的冗余或 替代數(shù)據(jù)，其從冗余數(shù)據(jù)鎖存器重定位到更容易存取的位置，比如對應(yīng)缺陷列的數(shù)據(jù)鎖 存器。此方案是依據(jù)這一事實(shí)缺陷列通常由位線而不是相關(guān)聯(lián)的列電路中的問題引起。 因此，舉例來說，雖然位線可被短路并變得不可用，但其相關(guān)聯(lián)的數(shù)據(jù)鎖存器和列解碼 器可能仍可操作。本發(fā)明認(rèn)識到，當(dāng)無法經(jīng)由缺陷位線執(zhí)行比如感應(yīng)和編程等存儲器操 作時，所述列電路仍可用來緩沖數(shù)據(jù)。在優(yōu)選實(shí)施例中，采用與缺陷位置相關(guān)聯(lián)的數(shù)據(jù)鎖存器來緩沖常規(guī)存儲在與對應(yīng)冗 余位置相關(guān)聯(lián)的數(shù)據(jù)鎖存器中的替代數(shù)據(jù)。以此方式，就將數(shù)據(jù)流式傳出到數(shù)據(jù)總線而 言，可將用戶部分視為仿佛幾乎沒有任何缺陷。因此，只需要用來尋址用戶部分的尋址 方案，而不需要每次遇到缺陷位置都切換成冗余數(shù)據(jù)鎖存器。在讀取操作中，首先感應(yīng)和鎖存包含用戶數(shù)據(jù)和冗余數(shù)據(jù)兩者的頁。需要用額外操 作將冗余數(shù)據(jù)的副本從冗余數(shù)據(jù)鎖存器放置到與用戶部分中的對應(yīng)缺陷列相關(guān)聯(lián)的數(shù) 據(jù)鎖存器。以此方式，當(dāng)將數(shù)據(jù)輸出到數(shù)據(jù)總線時，只需要存取用戶數(shù)據(jù)鎖存器，而不 管任何缺陷列。在寫入操作中，首先將待寫入的數(shù)據(jù)頁鎖存到用戶數(shù)據(jù)鎖存器中，而不管任何缺陷 列。以此方式，就從數(shù)據(jù)總線流式傳入數(shù)據(jù)而言，可將用戶部分視為仿佛幾乎沒有任何 缺陷。需要用額外操作將數(shù)據(jù)副本從與缺陷列相關(guān)聯(lián)的數(shù)據(jù)鎖存器復(fù)制到對應(yīng)的冗余數(shù) 據(jù)鎖存器。還將指示不編程條件的預(yù)定義數(shù)據(jù)存儲在缺陷列的數(shù)據(jù)鎖存器中以如此指 示。接著，可將包含來自用戶數(shù)據(jù)鎖存器和冗余數(shù)據(jù)鎖存器兩者的數(shù)據(jù)的整個頁編程到 相應(yīng)的存儲器單元中。圖12示意性說明提供實(shí)施缺陷列鎖存冗余方案的上下文的緊致存儲器裝置的優(yōu)選 排列。所述存儲器裝置本質(zhì)上具有與圖4所示的存儲器裝置類似的結(jié)構(gòu)，但不需要冗余數(shù)據(jù)緩沖電路460。確切地說，所述存儲器裝置包含存儲器單元的二維陣列400、控制 電路610、行解碼器420A和420B以及列電路。存儲器陣列400可由字線經(jīng)由行解碼器420A、 420B且由耦合到列電路的位線來尋 址。列電路包含感應(yīng)電路430A、 430B、數(shù)據(jù)鎖存器640A、 640B和列解碼器450A、 450B 和數(shù)據(jù)I/0總線490。如之前結(jié)合圖4提到的，對于每個感應(yīng)電路有一組數(shù)據(jù)鎖存器。在優(yōu)選實(shí)施例中，在耦合到所有偶數(shù)位線的電路430A中有一感應(yīng)電路，且在耦合 到所有奇數(shù)位線的電路430B中有一感應(yīng)電路。以此方式，當(dāng)一起操作時，并行使用所 有位線。在另一實(shí)施例中，只有每隔一個位線(偶數(shù)的或奇數(shù)的)在并行操作。優(yōu)選在陣列兩端上分布行解碼器和列電路，以便適應(yīng)密集的封裝。因此，將行解碼 器420A和420B分別部署在陣列的左側(cè)和右側(cè)。類似地，將列電路"A"和"B"分別 部署在陣列底部和頂部。通常列電路"A"和"B"分別存取交錯的位線組。舉例來說， 列電路"A"可存取偶數(shù)位線，且列電路"B"可存取奇數(shù)位線。為了方便起見，除非特 別指出，否則下文中描述將針對總的一組電路，其中去掉參考標(biāo)號中的"A"或"B"附 標(biāo)。將列電路的感應(yīng)電路430實(shí)施為一排讀出放大器，其允許并行地讀取或編程沿著一 行的存儲器單元的區(qū)塊(也稱為"頁")。在優(yōu)選實(shí)施例中，頁由一行連續(xù)的存儲器單元 (比如1024字節(jié))構(gòu)成。在另一實(shí)施例中，將一行存儲器單元分成多個區(qū)塊或頁?？刂齐娐?10與行解碼器及列電路協(xié)作，以便對存儲器陣列400執(zhí)行存儲器操作。 控制電路中的狀態(tài)機(jī)612提供對存儲器操作的芯片級控制。進(jìn)一步將存儲器陣列400分成用戶部分402和冗余部分402'。用戶部分402可通過 經(jīng)由地址總線496供應(yīng)的用戶地址Ay來逐列地存取。冗余部分402'無法由用戶存取， 且具有其自身的受保護(hù)的地址Ay'。冗余部分提供預(yù)定數(shù)目的冗余或替代列，用于替換 在用戶部分中發(fā)現(xiàn)的任何缺陷列。在缺陷圖416中寄存缺陷列的列表，優(yōu)選將缺陷圖416 存儲在非易失性存儲器陣列402中。舉例來說，冗余區(qū)402'可提供每一者為一個字節(jié)寬 的八個替代列。原則上這允許替換可能在用戶部分中出現(xiàn)的多達(dá)八個缺陷列。在圖12所示的列電路結(jié)構(gòu)中，由用戶列解碼器450來控制用戶數(shù)據(jù)鎖存器群組640 與數(shù)據(jù)輸入總線494之間的數(shù)據(jù)交換。用戶列解碼器450解碼用戶列地址Ay，且允許存 取用戶列中的數(shù)據(jù)鎖存器群組，以便存取數(shù)據(jù)輸入總線494。類似地，由冗余列解碼器 450'來控制冗余數(shù)據(jù)鎖存器群組640'與數(shù)據(jù)輸入總線494之間的數(shù)據(jù)交換。冗余列解碼 器450'解碼冗余列地址Ay'，且允許存取冗余列中的數(shù)據(jù)鎖存器群組，以存取I/0總線。本發(fā)明提供允許在用戶列的數(shù)據(jù)鎖存器與冗余列的數(shù)據(jù)鎖存器之間來回傳輸數(shù)據(jù)的額外結(jié)構(gòu)。圖13示意性說明用于在用戶數(shù)據(jù)鎖存器與冗余數(shù)據(jù)鎖存器之間來回傳輸數(shù)據(jù)以便 實(shí)施另一列冗余方案而無需采用2向?qū)ぶ返臄?shù)據(jù)鎖存緩沖器。在優(yōu)選實(shí)施例中，在輸出數(shù)據(jù)總線492與輸入數(shù)據(jù)總線494之間提供數(shù)據(jù)鎖存緩沖 器620。數(shù)據(jù)鎖存緩沖器620包含串聯(lián)連接的第一移位寄存器622和第二移位寄存器644。 第一移位寄存器622和第二移位寄存器624以管線方式操作，其中由時鐘信號CLK控 制逐單位地將來自輸出總線492的數(shù)據(jù)單位移位穿過兩個寄存器并返回到輸入總線494。 以此方式，I/O總線490的輸出和輸入部分兩者可同時操作?？刂齐娐?10提供用戶列和冗余列的數(shù)據(jù)鎖存器之間的尋址和傳遞控制。舉例來說， 在已在用戶數(shù)據(jù)鎖存器450和冗余數(shù)據(jù)鎖存器450'中鎖存了數(shù)據(jù)頁后，將把冗余數(shù)據(jù)鎖 存器450'中的數(shù)據(jù)復(fù)制到缺陷列的對應(yīng)數(shù)據(jù)鎖存器?？刂齐娐?10將冗余列地址Ay'提 供到冗余列解碼器450'，并將來自冗余數(shù)據(jù)鎖存器640'的冗余數(shù)據(jù)單位經(jīng)由數(shù)據(jù)輸出總 線492逐個地移位到數(shù)據(jù)鎖存緩沖器620中。移位的冗余數(shù)據(jù)單位從數(shù)據(jù)鎖存緩沖器另 一端出來，并進(jìn)入輸入數(shù)據(jù)總線494。通過參照加載到控制電路610中的缺陷圖616， 產(chǎn)生對應(yīng)的缺陷列地址Ay并由用戶列解碼器450用其將冗余數(shù)據(jù)單位引導(dǎo)到其在缺陷 列中的對應(yīng)鎖存器。類似地原理應(yīng)用于從缺陷列的數(shù)據(jù)鎖存器傳遞到對應(yīng)的冗余數(shù)據(jù)鎖存器。在此情況 下，基于缺陷圖，逐個地存取缺陷列的數(shù)據(jù)鎖存器并移位通過數(shù)據(jù)鎖存緩沖器620。在 數(shù)據(jù)鎖存緩沖器另一端，經(jīng)由冗余列解碼器450'對Ay'的適當(dāng)解碼將冗余數(shù)據(jù)單位引導(dǎo) 到其相應(yīng)的冗余數(shù)據(jù)鎖存器。圖14是用缺陷列鎖存冗余方案的讀取操作的示意時序圖。主機(jī)通過發(fā)布開始發(fā)送 開始讀取地址的初始讀取命令來起始存儲器裝置中的讀取操作。在此之后，發(fā)送實(shí)際開 始讀取地址。接著主機(jī)發(fā)布執(zhí)行讀取的命令。存儲器裝置用"繁忙"信號回應(yīng)，并繼續(xù) 感應(yīng)數(shù)據(jù)頁。將包含用戶部分和冗余部分的感應(yīng)的數(shù)據(jù)頁鎖存到相關(guān)聯(lián)的數(shù)據(jù)鎖存器 440A和440A'中(見圖13)。在鎖存了數(shù)據(jù)頁之后，缺陷列鎖存冗余方案要求將冗余數(shù) 據(jù)從其鎖存器復(fù)制到對應(yīng)缺陷列的數(shù)據(jù)鎖存器的額外步驟。在將冗余數(shù)據(jù)鎖存在對應(yīng)的 缺陷列中之后，存儲器裝置接著用"準(zhǔn)備就緒"信號發(fā)信號。本質(zhì)上，當(dāng)存儲器裝置具 有預(yù)定義的時序規(guī)范時，必須在"繁忙"和"準(zhǔn)備就緒"所分界的周期允許的最大時間 內(nèi)完成所述額外步驟。主機(jī)可接著發(fā)布將數(shù)據(jù)從用戶數(shù)據(jù)鎖存器440流式傳出到數(shù)據(jù)輸出總線492的讀出 信號。由于缺陷列的數(shù)據(jù)鎖存器現(xiàn)在含有對應(yīng)的冗余數(shù)據(jù)，所以不需要像常規(guī)情況下一樣使用第二組地址Ay'將其從冗余數(shù)據(jù)鎖存器440'中檢索出來。圖15是說明根據(jù)優(yōu)選實(shí)施例采用缺陷列鎖存冗余方案的讀取操作的流程圖。 加電步驟710:將缺陷圖從非易失性存儲器加載到控制器RAM。 讀取步驟720:接收跨越多個列從存儲器單元讀取包含用戶數(shù)據(jù)和冗余數(shù)據(jù)的頁的讀取 命令。步驟722:發(fā)信號"繁忙"。步驟724:感應(yīng)存儲器單元頁，并將數(shù)據(jù)鎖存到對應(yīng)的數(shù)據(jù)鎖存器中。 步驟726:將數(shù)據(jù)從冗余數(shù)據(jù)鎖存器復(fù)制到對應(yīng)缺陷列的數(shù)據(jù)鎖存器。 步驟728:發(fā)信號"準(zhǔn)備就緒"。 I/O步驟730:將數(shù)據(jù)從用戶數(shù)據(jù)鎖存器逐列地流式傳出到數(shù)據(jù)總線，不管缺陷列。 步驟740:讀出數(shù)據(jù)頁。因此，在本缺陷列鎖存冗余方案中，只使用存儲器陣列的用戶部分的地址來流式傳 出數(shù)據(jù)，且只需要存取用戶數(shù)據(jù)鎖存器。圖16是用缺陷列鎖存冗余方案的寫入操作的示意時序圖。主機(jī)通過發(fā)布開始發(fā)送 開始寫入地址的初始寫入命令來起始存儲器裝置中的寫入操作。在此之后，發(fā)送實(shí)際開 始寫入地址。主機(jī)可接著發(fā)布將寫入數(shù)據(jù)從數(shù)據(jù)輸入總線494流式傳入到數(shù)據(jù)鎖存器440 的信號(見圖8)，而不論對應(yīng)的列是否有缺陷。接著主機(jī)發(fā)布執(zhí)行編程的命令。存儲器 裝置接著發(fā)出"繁忙"信號，就仿佛其在繼續(xù)編程數(shù)據(jù)頁一樣。然而，控制電路(見圖 13)不周于實(shí)際編程，因?yàn)槿毕萘墟i存冗余方案要求將數(shù)據(jù)從缺陷列的鎖存器復(fù)制到對 應(yīng)冗余列的冗余數(shù)據(jù)鎖存器的額外步驟。在復(fù)制數(shù)據(jù)之后，將缺陷列的鎖存器設(shè)置成預(yù) 定值以指示不編程條件?？刂齐娐方又^續(xù)編程存儲器中的頁。頁將包含陣列的用戶部分和冗余部分。當(dāng)編 程驗(yàn)證了所有數(shù)據(jù)時，存儲器裝置用"準(zhǔn)備就緒"信號發(fā)信號。圖17是說明根據(jù)優(yōu)選實(shí)施例采用缺陷列鎖存冗余方案的編程數(shù)據(jù)加載操作的流程圖。加電步驟760:將缺陷圖從非易失性存儲器加載到控制器RAM。 I/O步驟770:接收跨越多個列將數(shù)據(jù)頁寫入到尋址的存儲器單元的寫入命令。 步驟772:流式傳輸數(shù)據(jù)頁以寫入到用戶數(shù)據(jù)鎖存器中，而不管任何缺陷列。 步驟774:發(fā)信號"繁忙"。 用戶數(shù)據(jù)鎖存器到冗余數(shù)據(jù)鎖存器的傳遞步驟776:將數(shù)據(jù)從缺陷列的用戶鎖存器傳遞到冗余列的對應(yīng)冗余鎖存器。 步驟778:通過將預(yù)定義的數(shù)據(jù)值寫入到其相關(guān)聯(lián)的用戶數(shù)據(jù)鎖存器中的每一者來 標(biāo)記所有缺陷列。編程步驟780:接收編程命令。步驟782:寫入包含用戶數(shù)據(jù)和冗余數(shù)據(jù)的頁，直到編程驗(yàn)證了整個頁為止。步驟784:發(fā)信號"準(zhǔn)備就緒"。雖然已用各個列冗余方案的實(shí)例進(jìn)行了描述，但所屬領(lǐng)域的技術(shù)人員將容易明白， 用于缺陷存儲器位置的其它替換單元也是可能的。雖然已相對于特定實(shí)施例描述了本發(fā)明的各個方面，但應(yīng)了解，本發(fā)明在隨附權(quán)利 要求書的完整范圍內(nèi)受到保護(hù)。
權(quán)利要求
1.一種在劃分成用戶陣列部分和冗余陣列部分使得所述用戶陣列部分中的缺陷位置可由所述冗余陣列部分中的對應(yīng)冗余位置替換的非易失性存儲器中，跨越所述存儲器的所述用戶陣列部分和冗余陣列部分從存儲器位置群組讀取數(shù)據(jù)的方法，其包括提供所述用戶陣列部分的缺陷位置的列表；提供用于鎖存與所述用戶陣列部分和冗余陣列部分兩者相關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)鎖存器群組；感應(yīng)待讀取的所述存儲器位置群組；將所述感應(yīng)的數(shù)據(jù)鎖存到所述數(shù)據(jù)鎖存器群組中；將冗余數(shù)據(jù)從所述冗余陣列部分的所述數(shù)據(jù)鎖存器傳遞到所述用戶陣列部分中的對應(yīng)缺陷存儲器位置的所述數(shù)據(jù)鎖存器；以及將所述數(shù)據(jù)從所述用戶陣列部分的所述數(shù)據(jù)鎖存器讀出到數(shù)據(jù)總線，而不管所述用戶陣列部分中的任何缺陷存儲器位置。
2. 根據(jù)權(quán)利要求l所述的方法，其中-所述用戶陣列部分和冗余陣列部分可通過行和列尋址；且 所述缺陷位置是可由來自所述冗余陣列部分的冗余列替換的缺陷列。
3. 根據(jù)權(quán)利要求l所述的方法，其中所述將所述數(shù)據(jù)讀出到數(shù)據(jù)總線是根據(jù)用于存取所述用戶陣列部分的地址。
4. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括所述在所述冗余陣列部分的所述數(shù)據(jù)鎖存器與所述對應(yīng)缺陷存儲器位置的數(shù)據(jù)鎖存器之間傳遞冗余數(shù)據(jù)進(jìn)一步包括將所述冗余陣列部分的所述數(shù)據(jù)鎖存器耦合到所述數(shù)據(jù)總線的輸出部分； 將對應(yīng)缺陷存儲器位置的所述數(shù)據(jù)鎖存器耦合到所述數(shù)據(jù)總線的輸入部分；以及緩沖在所述數(shù)據(jù)總線的所述輸出部分與輸入部分之間傳遞的所述數(shù)據(jù)。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述緩沖在所述數(shù)據(jù)總線的所述輸出部分與輸入部分之間傳遞的所述數(shù)據(jù)是通 過移位通過一組管線寄存器進(jìn)行的。
6. 根據(jù)權(quán)利要求5所述的方法，其中所述組管線寄存器是一組兩級移位寄存器。
7. 根據(jù)權(quán)利要求1所述的方法，其中所述非易失性存儲器是快閃EEPROM。
8. 根據(jù)權(quán)利要求1所述的方法，其中所述非易失性存儲器實(shí)施在存儲卡中。
9. 根據(jù)權(quán)利要求1到8中任一權(quán)利要求所述的方法，其中所述非易失性存儲器的個別 存儲單位每一者存儲兩個存儲器狀態(tài)之一。
10. 根據(jù)權(quán)利要求1到8中任一權(quán)利要求所述的方法，其中所述非易失性存儲器的個別 存儲單位每一者存儲兩個以上存儲器狀態(tài)之一。
11. 一種在劃分成用戶陣列部分和冗余陣列部分使得所述用戶陣列部分中的缺陷位置 可由所述冗余陣列部分中的對應(yīng)冗余位置替換的非易失性存儲器中，跨越所述用戶 陣列部分和冗余陣列部分向存儲器位置群組寫入數(shù)據(jù)的方法，其包括提供所述用戶陣列部分的缺陷位置的列表；提供用于鎖存與所述用戶陣列部分和冗余陣列部分兩者相關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)鎖 存器群組；將待從數(shù)據(jù)總線寫入的數(shù)據(jù)鎖存到與所述用戶陣列部分相關(guān)聯(lián)的所述數(shù)據(jù)鎖存 器中，而不管所述用戶陣列部分中的任何缺陷存儲器位置；將數(shù)據(jù)從用于所述用戶陣列部分中的缺陷存儲器位置的所述數(shù)據(jù)鎖存器傳遞到 所述冗余陣列部分中的對應(yīng)冗余位置的所述數(shù)據(jù)鎖存器；通過將預(yù)定義的數(shù)據(jù)存儲到用于所述缺陷存儲器位置的所述數(shù)據(jù)鎖存器中來指 示用于所述缺陷存儲器位置的不編程條件；以及將所述數(shù)據(jù)從所述數(shù)據(jù)鎖存器群組編程到所述存儲器位置群組中。
12. 根據(jù)權(quán)利要求ll所述的方法，其中所述用戶陣列部分和冗余陣列部分可通過行和列尋址；且所述缺陷位置是可由來自所述冗余陣列部分的冗余列替換的缺陷列。
13. 根據(jù)權(quán)利要求11所述的方法，其中所述鎖存待從所述數(shù)據(jù)總線寫入的數(shù)據(jù)是根據(jù)用于存取所述用戶陣列部分的地 址。
14. 根據(jù)權(quán)利要求ll所述的方法，其中所述在用于缺陷存儲器位置的所述數(shù)據(jù)鎖存器與所述冗余陣列部分中的所述對 應(yīng)冗余位置的數(shù)據(jù)鎖存器之間傳遞數(shù)據(jù)進(jìn)一步包括將用于缺陷存儲器位置的所述數(shù)據(jù)鎖存器耦合到所述數(shù)據(jù)總線的輸出部分；將所述冗余陣列部分中的對應(yīng)冗余位置的所述數(shù)據(jù)鎖存器耦合到所述數(shù)據(jù)總線 的輸入部分；以及緩沖在所述數(shù)據(jù)總線的所述輸出部分與輸入部分之間傳遞的所述數(shù)據(jù)。
15. 根據(jù)權(quán)利要求14所述的方法，其中所述緩沖在所述數(shù)據(jù)總線的所述輸出部分與輸入部分之間傳遞的所述數(shù)據(jù)是通 過移位通過一組管線寄存器進(jìn)行的。
16. 根據(jù)權(quán)利要求15所述的方法，其中所述組管線寄存器是一組兩級移位寄存器。
17. 根據(jù)權(quán)利要求11所述的方法，其中所述非易失性存儲器是快閃EEPROM。
18. 根據(jù)權(quán)利要求ll所述的方法，其中所述非易失性存儲器實(shí)施在存儲卡中。
19. 根據(jù)權(quán)利要求11到18中任一權(quán)利要求所述的方法，其中所述非易失性存儲器的個 別存儲單位每一者存儲兩個存儲器狀態(tài)之一。
20. 根據(jù)權(quán)利要求11到18中任一權(quán)利要求所述的方法，其中所述非易失性存儲器的個 別存儲單位每一者存儲兩個以上存儲器狀態(tài)之一。
21. —種非易失性存儲器，其包括非易失性存儲單位的存儲器陣列，其被劃分成用戶陣列部分和冗余陣列部分，使 得所述用戶陣列部分中的缺陷位置可由所述冗余陣列部分中的冗余位置替換；存取電路群組，其包括用于鎖存與所述用戶陣列部分和所述冗余陣列部分兩者相 關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)鎖存器群組；數(shù)據(jù)總線，其耦合到所述數(shù)據(jù)鎖存器群組，且具有組成的數(shù)據(jù)輸出總線和數(shù)據(jù)輸 入總線；缺陷圖緩沖器，其用于存儲所述用戶陣列部分的缺陷位置的列表； 數(shù)據(jù)緩沖器，其耦合在所述數(shù)據(jù)輸出總線與所述數(shù)據(jù)輸入總線之間；以及 控制電路，其控制冗余數(shù)據(jù)穿過所述數(shù)據(jù)緩沖器在所述冗余陣列部分的所述數(shù)據(jù)鎖存器與所述缺陷圖緩沖器中列出的對應(yīng)缺陷存儲器位置的數(shù)據(jù)鎖存器之間的傳遞。
22. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述用戶陣列部分和冗余陣列部分可通過行和列尋址；且 所述缺陷位置是可由來自所述冗余陣列部分的冗余列替換的缺陷列。
23. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述數(shù)據(jù)緩沖器是一組用于從所述數(shù)據(jù)輸出總線接收數(shù)據(jù)并將所述數(shù)據(jù)輸出到 所述數(shù)據(jù)輸入總線的管線移位寄存器。
24. 根據(jù)權(quán)利要求23所述的非易失性存儲器，其中所述組管線移位寄存器是一組兩級移位寄存器。
25. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述控制電路在讀取操作期間控制將冗余數(shù)據(jù)從所述冗余陣列部分的所述數(shù)據(jù) 鎖存器穿過所述數(shù)據(jù)緩沖器緩沖到在所述缺陷圖緩沖器中列出的對應(yīng)缺陷存儲器 位置的數(shù)據(jù)鎖存器。
26. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述控制電路在寫入操作期間控制將數(shù)據(jù)從對應(yīng)于在所述缺陷圖緩沖器中列出的缺陷存儲器位置的所述用戶陣列部分的所述數(shù)據(jù)鎖存器穿過所述數(shù)據(jù)緩沖器緩 沖到對應(yīng)冗余陣列部分的所述數(shù)據(jù)鎖存器。
27. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述控制電路在寫入操作期間控制設(shè)置對應(yīng)于在所述缺陷圖中列出的缺陷存儲 器位置的所述用戶陣列部分的所述數(shù)據(jù)鎖存器，以指示用于不編程的條件。
28. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述存儲器陣列可由一端上的存取電路群組及其另一端上的另一存取電路群組 存取。
29. 根據(jù)權(quán)利要求21所述的非易失性存儲器，其中所述非易失性存儲器是快閃 EEPROM。
30. 根據(jù)權(quán)利要求31所述的非易失性存儲器，其中所述非易失性存儲器實(shí)施在存儲卡 中。
31. —種非易失性存儲器，其包括非易失性存儲單位的存儲器陣列，其被劃分成用戶陣列部分和冗余陣列部分，使 得所述用戶陣列部分中的缺陷位置可由所述冗余陣列部分中的冗余位置替換；存取電路群組，其包含用于鎖存與所述用戶陣列部分和所述冗余陣列部分兩者相 關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)鎖存器群組；數(shù)據(jù)總線，其耦合到所述數(shù)據(jù)鎖存器群組，且具有組成的數(shù)據(jù)輸出總線和數(shù)據(jù)輸 入總線；缺陷圖緩沖器，其用于存儲所述用戶陣列部分的缺陷位置的列表；以及 用于在所述冗余陣列部分的所述數(shù)據(jù)鎖存器與在所述缺陷圖緩沖器中列出的對 應(yīng)缺陷存儲器位置的數(shù)據(jù)鎖存器之間傳遞冗余數(shù)據(jù)的裝置。
32. 根據(jù)權(quán)利要求21到31中任一權(quán)利要求所述的非易失性存儲器，其中所述非易失性 存儲器的個別存儲單位每一者存儲兩個存儲器狀態(tài)之一。
33.根據(jù)權(quán)利要求21到31中任一權(quán)利要求所述的非易失性存儲器，其中所述非易失性 存儲器的個別存儲單位每一者存儲兩個以上存儲器狀態(tài)之一。
全文摘要
一種存儲器在其用戶部分中具有缺陷位置，所述缺陷位置可由冗余部分中的冗余位置替換。所述用戶部分及冗余部分中的數(shù)據(jù)鎖存器允許通過數(shù)據(jù)總線交換從存儲器感應(yīng)的數(shù)據(jù)或?qū)懭氲酱鎯ζ鞯臄?shù)據(jù)。缺陷位置鎖存冗余方案采用包含用于使缺陷列仍可使用的數(shù)據(jù)鎖存器的列電路。使用用于缺陷列的數(shù)據(jù)鎖存器來緩沖對應(yīng)的冗余數(shù)據(jù)，所述對應(yīng)的冗余數(shù)據(jù)一般可從其在所述冗余部分中的數(shù)據(jù)鎖存器獲得。以此方式，可從所述用戶數(shù)據(jù)鎖存器獲得所述用戶數(shù)據(jù)和冗余數(shù)據(jù)兩者，且簡化了將數(shù)據(jù)流式傳入到數(shù)據(jù)總線或從數(shù)據(jù)總線流式傳出，并改善了性能。
文檔編號G11C29/00GK101405815SQ200780010178
公開日2009年4月8日 申請日期2007年3月13日 優(yōu)先權(quán)日2006年3月24日
發(fā)明者勞爾-阿德里安·切爾內(nèi)亞, 曹壽彰, 曾泰元, 法魯克·莫加特 申請人:桑迪士克股份有限公司