專利名稱：在讀取操作期間具有后臺(tái)數(shù)據(jù)鎖存器高速緩存的非易失性存儲(chǔ)器及其方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及例如電可擦除可編程只讀存儲(chǔ)器(EEPROM)及快閃EEPROM 的非易失性半導(dǎo)體存儲(chǔ)器，且特定來說涉及基于允許重疊存儲(chǔ)器操作的共享鎖存器結(jié)構(gòu) 的高速緩存操作。
背景技術(shù)：
能夠進(jìn)行電荷的非易失性存儲(chǔ)(特定來說采取封裝為較小形狀因數(shù)的卡的EEPROM 及快閃EEPROM的形式)的固態(tài)存儲(chǔ)器近來已成為多種移動(dòng)及手持裝置(尤其為信息設(shè) 備及消費(fèi)型電子產(chǎn)品)中所選的存儲(chǔ)裝置。不同于也為固態(tài)存儲(chǔ)器的RAM (隨機(jī)存取存 儲(chǔ)器)，快閃存儲(chǔ)器為非易失性的，即使在斷開功率之后仍保持其存儲(chǔ)的數(shù)據(jù)。盡管成本 較高，但快閃存儲(chǔ)器越來越多地用于大容量存儲(chǔ)應(yīng)用中?；诶缬豺?qū)動(dòng)器及軟磁盤的 旋轉(zhuǎn)磁性媒體的常規(guī)大容量存儲(chǔ)裝置不適于移動(dòng)及手持環(huán)境。這是由于硬驅(qū)動(dòng)器往往體 積較大，易于產(chǎn)生機(jī)械故障且具有較高等待時(shí)間及較高功率要求。所述不合需要的屬性 使得基于磁盤的存儲(chǔ)裝置在大多數(shù)移動(dòng)及便攜應(yīng)用中不實(shí)用。另一方面，嵌入式及采取 可拆卸式卡的形式的快閃存儲(chǔ)器由于其較小大小、較低功率消耗、較高速度及較高可靠 性的特征而理想地適于移動(dòng)及手持環(huán)境中。
EEPROM及電可編程只讀存儲(chǔ)器(EPROM)為可經(jīng)擦除且有新的數(shù)據(jù)寫入或"編程" 到存儲(chǔ)器單元的非易失性存儲(chǔ)器。兩者均利用場效晶體管結(jié)構(gòu)中定位于半導(dǎo)體襯底中源 極與漏極區(qū)域之間的溝道區(qū)域上的浮動(dòng)(未連接)傳導(dǎo)柵極。接著在浮動(dòng)?xùn)艠O上提供控 制柵極。通過保持于浮動(dòng)?xùn)艠O上的電荷量來控制晶體管的閾值電壓特征。即，對(duì)于浮動(dòng) 柵極上的給定的電荷電平，存在必須于"接通"晶體管以允許其源極與漏極區(qū)域之間的 傳導(dǎo)之前施加到控制柵極的對(duì)應(yīng)電壓(閾值)。
浮動(dòng)?xùn)艠O可保持 一 定范圍的電荷且因此可經(jīng)編程為閾值電壓窗口內(nèi)的任何闡值電壓 電平。通過裝置的最小及最大閾值電平而對(duì)閾值電壓窗口的大小定界，所述閾值電平又 對(duì)應(yīng)于可編程到浮動(dòng)?xùn)艠O上的電荷的范圍。閎值窗口一般視存儲(chǔ)器裝置的特征、操作條 件及歷史而定。窗口內(nèi)的每一獨(dú)特、可解析閾值電壓電平范圍可(原則上)用以表示單元的明確存儲(chǔ)器狀態(tài)。
通常通過兩個(gè)機(jī)制中的一者將用作存儲(chǔ)器單元的晶體管編程為"經(jīng)編程"狀態(tài)。在 "熱電子注入"中，施加到漏極的高電壓加速電子跨越襯底溝道區(qū)域。同時(shí)，施加到控制 柵極的高電壓經(jīng)由薄柵極電介質(zhì)將熱電子拉到浮動(dòng)?xùn)艠O上。在"隧穿注入"中，相對(duì)于 襯底向控制柵極施加高電壓。以此方式，將電子從襯底拉到介入的浮動(dòng)?xùn)艠O。
可通過許多機(jī)制而擦除存儲(chǔ)器裝置。對(duì)于EPROM來說，通過以紫外線輻射將電荷 從浮動(dòng)?xùn)艠O移除而可整體擦除存儲(chǔ)器。對(duì)于EEPROM來說，通過相對(duì)于控制柵極施加高 電壓到襯底以便誘發(fā)浮動(dòng)?xùn)艠O中的電子經(jīng)由薄氧化物而隧穿到襯底溝道區(qū)域(即，福勒-諾德海姆隧穿)而可電擦除存儲(chǔ)器單元。通常，可逐字節(jié)地擦除EEPROM。對(duì)于快閃 EEPROM來說，可一次全部或每次一個(gè)或一個(gè)以上塊地電擦除存儲(chǔ)器，其中一塊可由存 儲(chǔ)器的512或512以上的字節(jié)組成。
非易失性存儲(chǔ)器單元的實(shí)例
存儲(chǔ)器裝置通常包含可安裝于卡上的一個(gè)或一個(gè)以上存儲(chǔ)器芯片。每一存儲(chǔ)器芯片 包含由例如解碼器及擦除、寫入及讀取電路的外圍電路支持的存儲(chǔ)器單元的陣列。較為 尖端的存儲(chǔ)器裝置還與執(zhí)行智能型及較高層級(jí)的存儲(chǔ)器操作及介接的控制器一同提供。 現(xiàn)今正使用許多商業(yè)成功的非易失性固態(tài)存儲(chǔ)器裝置。所述存儲(chǔ)器裝置可使用不同類型 的存儲(chǔ)器單元，每一類型具有一個(gè)或一個(gè)以上電荷存儲(chǔ)元件。
圖1A到圖1E示意性地說明非易失性存儲(chǔ)器單元的不同實(shí)例。
圖1A示意性地說明采取具有用于存儲(chǔ)電荷的浮動(dòng)?xùn)艠O的EEPROM單元的形式的非 易失性存儲(chǔ)器。電可擦除及可編稈只讀存儲(chǔ)器(EEPROM)具有與EPROM類似的結(jié)構(gòu)， 但額外提供用于在施加適當(dāng)電壓時(shí)電裝載電荷及從其浮動(dòng)?xùn)艠O電移除電荷(無需暴露于 UV輻射)的機(jī)制。美國專利第5,595,924號(hào)中給出所述單元的實(shí)例及制造其的方法。
圖1B示意性地說明具有選擇柵極及控制或操縱柵極的快閃EEPROM單元。存儲(chǔ)器 單元IO具有源極14與漏極16擴(kuò)散之間的"分開溝道(split-channel)" 12。用串聯(lián)的兩 個(gè)晶體管Tl及T2有效地形成單元。Tl用作具有浮動(dòng)?xùn)艠O20及控制柵極30的存儲(chǔ)器晶 體管。浮動(dòng)?xùn)艠O能夠存儲(chǔ)可選量的電荷?？闪鬟^溝道的Tl部分的電荷的量視控制柵極 30上的電壓及駐留于介入的浮動(dòng)?xùn)艠O20上的電荷量而定。T2用作具有選擇柵極40的選 擇晶體管。當(dāng)通過選擇柵極40處的電壓而接通T2時(shí)，其允許溝道的Tl部分中的電流穿 過源極與漏極之間。選擇晶體管提供沿源極-漏極溝道獨(dú)立于控制柵極處的電壓的開關(guān)。 一優(yōu)點(diǎn)在于其可用以斷開于零控制柵極電壓下仍導(dǎo)通的所述單元，零控制柵極電壓歸因于所述單元在其浮動(dòng)?xùn)艠O處的電荷耗盡(正)。另一優(yōu)點(diǎn)在于其使得能夠較易于實(shí)施源極 側(cè)注入編程。
分開溝道存儲(chǔ)器單元的一簡單實(shí)施例為選擇柵極與控制柵極連接到如通過圖IB所 示的虛線而示意性地指示的同一字線的存儲(chǔ)器單元。此通過將電荷存儲(chǔ)元件(浮動(dòng)?xùn)艠O) 定位于溝道的一部分上且將控制柵極結(jié)構(gòu)(其為字線的部分)定位于另一溝道部分以及 電荷存儲(chǔ)元件上而完成。此用串聯(lián)的兩個(gè)晶體管有效地形成單元， 一晶體管(存儲(chǔ)器晶 體管)具有電荷存儲(chǔ)元件上的電荷量與字線上的電壓的組合，所述組合控制可流過其溝 道的部分的電流量，且另一晶體管(選擇晶體管)具有單獨(dú)用作其柵極的字線。美國專 利第5,070,032、 5,095,344、 5,315,541、 5，343，063及5,661,053號(hào)中給出所述單元的實(shí)例、 其在存儲(chǔ)器系統(tǒng)中的使用及制造其的方法。
圖1B所示的分開溝道單元的一較為精細(xì)的實(shí)施例為選擇柵極與控制柵極獨(dú)立且不 由其間的虛線相連接時(shí)的實(shí)施例。 一實(shí)施方案具有單元陣列中的一列控制柵極，其連接 到垂直于字線的控制(或操縱)線。作用為使得字線無需在讀取或編程所選單元時(shí)同時(shí) 執(zhí)行兩個(gè)功能。所述兩個(gè)功能為(1)用作選擇晶體管的柵極，因此要求適當(dāng)電壓以接通 及斷開選擇晶體管，及(2)經(jīng)由耦合于字線與電荷存儲(chǔ)元件之間的電場(電容性的)而 將電荷存儲(chǔ)元件的電壓驅(qū)動(dòng)到所要電平。通常難以通過單 一 電壓而以最佳方式執(zhí)行所述 功能的兩者。通過對(duì)控制柵極4選擇柵極的單獨(dú)控制，字線僅需執(zhí)行功能(1)，而所添 加的控制線執(zhí)行功能(2)。此能力允許較高性能編程的設(shè)計(jì)，其中使編程屯壓適應(yīng)目標(biāo) 數(shù)據(jù)。獨(dú)立控制(或操縱)柵極在快閃EEPROM陣列中的使用描述于(例如)美國專利 第5,313,421及6，222，762號(hào)中。
圖1C示意性地說明具有雙浮動(dòng)?xùn)艠O及獨(dú)立的選擇及控制柵極的另一快閃EEPROM 單元。存儲(chǔ)器單元IO類似于圖1B的存儲(chǔ)器單元，除了其有效地具有串聯(lián)的三個(gè)晶體管。 在此類型的單元中，在其于源極與漏極擴(kuò)散之間的溝道上包括兩個(gè)存儲(chǔ)元件(即，T1-左及Tl-右的存儲(chǔ)元件)連同所述兩個(gè)存儲(chǔ)元件之間的選擇晶體管Tl。存儲(chǔ)器晶體管分 別具有浮動(dòng)?xùn)艠O20及20'，以及控制柵極30及30'。由選擇柵極40來控制選擇晶體管 T2。任何時(shí)候僅存取所述對(duì)存儲(chǔ)器晶體管中的一者用于讀取或?qū)懭?。?dāng)存取存儲(chǔ)單位Tl-左時(shí)，接通T2及Tl-右以允許溝道的Tl-左的部分中的電流通過源極與漏極之問。類似 地，當(dāng)存取存儲(chǔ)單位Tl-右時(shí)，接通T2及Tl-左。通過使選擇柵極多晶硅的一部分接近 亍浮動(dòng)?xùn)艠O及向選擇柵極施加大量正電壓(例如，20 V)以使得存儲(chǔ)丁-浮動(dòng)?xùn)艠O內(nèi)的電 子可隧穿到選擇柵極多晶硅而實(shí)現(xiàn)擦除。圖ID示意性地說明經(jīng)組織為NAND單元的一串存儲(chǔ)器單元。NAND單元50由一連 串存儲(chǔ)器晶體管M1、 M2......Mn (n=4、 8、 16或16以上)組成，所述存儲(chǔ)器晶體管通
過其源極及漏極而經(jīng)菊式鏈接。 一對(duì)選擇晶體管Sl、 S2控制存儲(chǔ)器晶體管鏈經(jīng)由NAND 單元的源極端子54及漏極端子56與外部的連接。在存儲(chǔ)器陣列中，當(dāng)接通源極選擇晶 體管S1時(shí)，源極端子耦合到源極線。類似地，當(dāng)接通漏極選擇晶體管S2時(shí)，NAND單 元的漏極端子耦合到存儲(chǔ)器陣列的位線。鏈中的每一存儲(chǔ)器晶體管具有電荷存儲(chǔ)元件以 存儲(chǔ)給定量的電荷從而表示預(yù)期的存儲(chǔ)器狀態(tài)。每一存儲(chǔ)器晶體管的控制柵極提供對(duì)讀 取及寫入操作的控制。選擇晶體管SK S2中的每一者的控制柵極分別經(jīng)由NAND單元 的源極端子54及漏極端子56而提供對(duì)NAND單元的控制存取。
當(dāng)在編程期間讀取并驗(yàn)證NAND單元內(nèi)的經(jīng)尋址的存儲(chǔ)器晶體管時(shí)，向其控制柵極 供應(yīng)適當(dāng)電壓。同時(shí)，NAND單元50中未經(jīng)尋址的存儲(chǔ)器晶體管的剩余部分通過在其控 制柵極上施加充足電壓而完全接通。以此方式，從個(gè)別存儲(chǔ)器晶體管的源極到NAND單 元的源極端子54及同樣地針對(duì)個(gè)別存儲(chǔ)器晶體管的漏極到單元的漏極端子56而形成的 傳導(dǎo)路徑為有效的。美國專利第5，570，315、5，903，495、6,046，935號(hào)中描述具有所述NAND 單元結(jié)構(gòu)的存儲(chǔ)器裝置。
圖1E示意性地說明具有用于存儲(chǔ)電荷的介電層的非易失性存儲(chǔ)器。替代早先描述的 傳導(dǎo)浮動(dòng)?xùn)艠O元件而使用介電層。利用介電存儲(chǔ)元件的所述存儲(chǔ)器裝置已由埃特恩 (Eitan)等人于"NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell (NROM:新穎的定位捕集、2位非易失性存儲(chǔ)器單元)，"IEEE Electron Device Letters(IEEE 電子器件快報(bào))，第21巻，第ll號(hào)，2000年11月，第543-545頁中描述。ONO介電層 延伸跨越源極與漏極擴(kuò)散之間的溝道。將一數(shù)據(jù)位的電荷定位于介電層中鄰近于漏極處， 且將另一數(shù)據(jù)位的電荷定位于介電層中鄰近于源極處。舉例來說，美國專利第5,768,192 及6,011,725號(hào)揭示具有夾于兩個(gè)二氧化硅層之間的捕集電介質(zhì)的非易失性存儲(chǔ)器單元。 通過單獨(dú)讀取電介質(zhì)內(nèi)的空間分離電荷存儲(chǔ)區(qū)域的二元狀態(tài)來實(shí)施多狀態(tài)數(shù)據(jù)存儲(chǔ)。
存儲(chǔ)器陣列
存儲(chǔ)器裝置通常包含布置成行及列且可通過字線及位線尋址的存儲(chǔ)器單元的二維陣 列?？筛鶕?jù)NOR型或NAND型架構(gòu)而形成陣列。 NOR陣列
圖2說明存儲(chǔ)器單元的NOR陣列的一實(shí)例。已通過圖IB或圖1C中所說明的類型 的單元而實(shí)施具有NOR型架構(gòu)的存儲(chǔ)器裝置。每一行存儲(chǔ)器單元通過其源極及漏極以菊式鏈接的方式而連接。有時(shí)將此設(shè)計(jì)稱作虛接地設(shè)計(jì)。每一存儲(chǔ)器單元IO具有源極14、 漏極16、控制柵極30及選擇柵極40。 一行中的單元使其選擇柵極連接到字線42。 一列 中的單元使其源極及漏極分別連接到所選位線34及36。在獨(dú)立控制存儲(chǔ)器單元的控制 柵極及選擇柵極的一些實(shí)施例中，操縱線36還連接一列中的單元的控制柵極。
許多快閃EEPROM裝置通過存儲(chǔ)器單元而實(shí)施，其中每一存儲(chǔ)器單元由其連接到一 起的控制柵極及選擇柵極而形成。在此情形中，不需要操縱線且字線簡單地連接沿每一 行的單元的所有控制柵極及選擇柵極。美國專利第5,172,338及5,418,752號(hào)中揭示所述 設(shè)計(jì)的實(shí)例。在所述設(shè)計(jì)中，字線本質(zhì)上執(zhí)行兩個(gè)功能行選擇及向行中的所有單元供 應(yīng)控制柵極電壓以進(jìn)行讀取或編程。
NAND陣列
圖3說明例如圖1D所示的存儲(chǔ)器單元的NAND陣列的一實(shí)例。沿NAND單元的每 一列，位線耦合到每一 NAND單元的漏極端子56。沿NAND單元的每一行，源極線可 連接所有其源極端子54。沿一行的NAND單元的控制柵極還連接到一連串對(duì)應(yīng)字線?？?通過經(jīng)由所連接的字線以其控制柵極上的適當(dāng)電壓接通所述對(duì)選擇晶體管(見圖1D)而 尋址一整行NAND單元。在讀取NAND單元的鏈內(nèi)的一存儲(chǔ)器晶體管時(shí)，鏈中的剩余存 儲(chǔ)器晶體管經(jīng)由其相關(guān)聯(lián)的字線而經(jīng)硬接通以使得流過所述鏈的電流本質(zhì)上視存儲(chǔ)于所 讀取的單元中的電荷的電平而定。在美國專利第5,570,315、 5,774,397及6,046,935號(hào)中 可找到NAND架構(gòu)陣列的 一 實(shí)例及其作為存儲(chǔ)器系統(tǒng)的部分的操作。
塊擦除
電荷存儲(chǔ)存儲(chǔ)器裝置的編程可僅導(dǎo)致向其電荷存儲(chǔ)元件添加更多電荷。因此，在編 程操作之前，必須移除(或擦除)電荷存儲(chǔ)元件中的現(xiàn)有電荷。提供擦除電路(未圖示) 以擦除存儲(chǔ)器單元的一個(gè)或一個(gè)以上塊。當(dāng)一同(即，瞬問)電擦除單元的整個(gè)陣列或 陣列的單元的重要群組時(shí)，將例如EEPROM的非易失性存儲(chǔ)器稱作"快閃"EEPROM。 一旦經(jīng)擦除，則單元的群組可經(jīng)再編程。可一同擦除的單元的群組可由一個(gè)或一個(gè)以上 可尋址擦除單位組成。擦除單位或塊通常存儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)頁，頁為編程及讀取 的單位，但可在單一操作中編程或讀取一個(gè)以上頁。每一頁通常存儲(chǔ)一個(gè)或一個(gè)以上扇 區(qū)的數(shù)據(jù)，扇區(qū)的大小由主機(jī)系統(tǒng)來界定。 一實(shí)例為具有512字節(jié)的用戶數(shù)據(jù)(其遵循 關(guān)于磁盤驅(qū)動(dòng)器而建立的標(biāo)準(zhǔn))加上某一數(shù)目的字節(jié)的關(guān)于用戶數(shù)據(jù)及/或其存儲(chǔ)于的塊 的丌銷信息的扇區(qū)。
讀取/寫入電路在常見雙態(tài)EEPROM單元中，建立至少一電流斷點(diǎn)電平以便將導(dǎo)通窗口分割為兩個(gè) 區(qū)域。當(dāng)通過施加預(yù)定、固定電壓而讀取單元時(shí)，其源極/漏極電流通過與斷點(diǎn)電平(或 參考電流IREF)比較而轉(zhuǎn)變?yōu)榇鎯?chǔ)器狀態(tài)。如果電流讀數(shù)高于斷點(diǎn)電平的讀數(shù)，則確定 單元處于一邏輯狀態(tài)(例如，"零"狀態(tài))。另一方面，如果電流小于斷點(diǎn)電平的電流， 則確定單元處于另一邏輯狀態(tài)(例如，"一"狀態(tài))。因此，所述雙態(tài)單元存儲(chǔ)一位的數(shù) 字信息。通常提供可在外部可編程的參考電流源作為存儲(chǔ)器系統(tǒng)的部分以產(chǎn)生斷點(diǎn)電平 電流。
為了增大存儲(chǔ)器容量，隨著半導(dǎo)體技術(shù)的狀態(tài)進(jìn)步而制造具有越來越高的密度的快 閃EEPROM裝置。增大存儲(chǔ)容量的另一方法為使得每一存儲(chǔ)器單元存儲(chǔ)兩個(gè)以上狀態(tài)。
對(duì)于多狀態(tài)或多電平EEPROM存儲(chǔ)器單元，通過一個(gè)以上斷點(diǎn)將執(zhí)行窗口分割為兩 個(gè)以上區(qū)域以使得每一單元能夠存儲(chǔ)一個(gè)以上數(shù)據(jù)位。給定EEPROM陣列可存儲(chǔ)的信息 因此隨每一單元可存儲(chǔ)的狀態(tài)的數(shù)目而增加。美國專利第5,172,338號(hào)中己描述具有多狀 態(tài)或多電平存儲(chǔ)器單元的EEPROM或快閃EEPROM。
實(shí)際上，通常通過在向控制柵極施加參考電壓時(shí)感測跨越單元的源極與漏極電極的 傳導(dǎo)電流而讀取單元的存儲(chǔ)器狀態(tài)。因此，對(duì)于單元的浮動(dòng)?xùn)艠O上的每一給"電荷，可 檢測到相對(duì)于固定參考控制柵極電壓的對(duì)應(yīng)傳導(dǎo)電流。類似地，可編程到浮動(dòng)?xùn)艠O上的 電荷的范圍界定對(duì)應(yīng)閾值電壓窗口或?qū)?yīng)傳導(dǎo)電流窗口 。
或者，替代檢測經(jīng)分割的電流窗口中的傳導(dǎo)電流，在控制柵極處的測試中可能對(duì)于 給定存儲(chǔ)器狀態(tài)設(shè)定閾值電壓且檢測傳導(dǎo)電流是否低于或高于閾值電流。在 一 實(shí)施方案 中，通過檢查傳導(dǎo)電流經(jīng)由位線的電容而放電的速率來完成對(duì)傳導(dǎo)電流相對(duì)于閾值電流 的檢測。
圖4說明對(duì)于浮動(dòng)?xùn)艠O于任一時(shí)間可選擇性地存儲(chǔ)的四個(gè)不同電荷Ql-Q4的源極-
漏極電流ID與控制柵極電壓VcG之間的關(guān)系。四個(gè)實(shí)線Id與VcG的關(guān)系曲線表示可在存
儲(chǔ)器單元的浮動(dòng)?xùn)艠O上編程的四個(gè)可能電荷電平，其分別對(duì)應(yīng)于四個(gè)可能存儲(chǔ)器狀態(tài)。 作為一實(shí)例， 一定數(shù)目的單元的閾值電壓窗口可在0.5V到3.5V的范圍中。可通過以各 0.5 V的間隔將閾值窗口分割為五個(gè)區(qū)域而劃分六個(gè)存儲(chǔ)器狀態(tài)。舉例來說，如果如圖示 而使ffl 2 的參考電流IREF，則可將以Ql而編程的單元視作處于存儲(chǔ)器狀態(tài)"1"中， 因?yàn)槠淝€與iREF相交于閾值窗口的通過VCC3=0.5 V與1.0 V所劃分的區(qū)域中。類似地，
Q4處于存儲(chǔ)器狀態(tài)"5"中。
如從上文的描述可見，使存儲(chǔ)器單元存儲(chǔ)越多狀態(tài)，其閾值窗口受到越細(xì)致的劃分。此將要求編程及讀取操作中的較高精確度以便能夠?qū)崿F(xiàn)所需分辨率。
美國專利第4,357,685號(hào)揭示編程2-狀態(tài)EPROM的方法，其中當(dāng)將單元編程為給定 狀態(tài)時(shí)，其經(jīng)受連續(xù)編程電壓脈沖，每一次向浮動(dòng)?xùn)艠O添加遞增的電荷。在脈沖之間， 回讀或驗(yàn)證單元以確定其相對(duì)于斷點(diǎn)電平的源極-漏極電流。在已驗(yàn)證當(dāng)前狀態(tài)達(dá)到所要 狀態(tài)時(shí)停止編程。所使用的編程脈沖串可具有遞增的周期或振幅。
現(xiàn)有技術(shù)的編程電路簡單地施加編程脈沖以從擦除狀態(tài)或基態(tài)逐步調(diào)試閾值窗口直 到達(dá)到目標(biāo)狀態(tài)。實(shí)際上，為了允許足夠的分辨率，每一經(jīng)分割或劃分的區(qū)域?qū)⑿枰?少約五個(gè)編程步驟以橫穿。性能對(duì)于2-狀態(tài)存儲(chǔ)器單元來說為可接受的。然而，對(duì)于多 狀態(tài)單元，所需步驟的數(shù)目隨分割的數(shù)目而增加，且因此，編程精確度或分辨率必然增 加。舉例來說，16-狀態(tài)單元可能需要平均至少40個(gè)編程脈沖以編程到一目標(biāo)狀態(tài)。
圖5示意性地說明具有存儲(chǔ)器陣列100的通過讀取/寫入電路170經(jīng)由行解碼器130 及列解碼器160可存取的典型布置的存儲(chǔ)器裝置。如結(jié)合圖2及圖3所描述，存儲(chǔ)器陣 列100中的存儲(chǔ)器單元的存儲(chǔ)器晶體管可經(jīng)由一組所選字線及位線而尋址。行解碼器130 選擇一個(gè)或一個(gè)以上字線目.列解碼器160選擇一個(gè)或一個(gè)以上位線以便向經(jīng)尋址的存儲(chǔ) 器晶體管的相應(yīng)柵極施加適當(dāng)電壓。提供讀取/寫入電路170以讀取或?qū)懭?編程)經(jīng)尋 址的存儲(chǔ)器晶休管的存儲(chǔ)器狀態(tài)。讀取/寫入電路170包含可經(jīng)由位線連接到陣列中的存 儲(chǔ)器元件的若干讀取/寫入模塊。
圖6A為個(gè)別讀取/寫入模塊190的示意性框圖。本質(zhì)上，在讀取或驗(yàn)證期間，感測 放大器確定流過經(jīng)由所選位線而連接的經(jīng)尋址的存儲(chǔ)器晶體管的漏極的電流。所述電流 視存儲(chǔ)于存儲(chǔ)器晶體管中的電荷及其控制柵極電壓而定。舉例來說，在多狀態(tài)EEPROM 單元中，可對(duì)其浮動(dòng)?xùn)艠O充電到若干不同電平中的一者。對(duì)于4-電平單元，其可用以存 儲(chǔ)兩個(gè)數(shù)據(jù)位。通過電平-位轉(zhuǎn)換邏輯而將感測放大器所檢測的電平轉(zhuǎn)換為待存儲(chǔ)于數(shù)據(jù)
鎖存器中的一組數(shù)據(jù)位。
影響讀取/寫入性能及準(zhǔn)確性的因素
為了改進(jìn)讀取及編程性能，并行地讀取或編程陣列中的多個(gè)電荷存儲(chǔ)元件或存儲(chǔ)器 晶休管。因此， 一同讀取或編程存儲(chǔ)器元件的邏輯"頁"。在現(xiàn)有存儲(chǔ)器架構(gòu)中， 一行通 常含有若干交錯(cuò)頁。將一同讀取或編程一頁的所有存儲(chǔ)器元件。列解碼器將選擇性地將 交錯(cuò)頁中的每一者連接到對(duì)應(yīng)數(shù)目的讀取/寫入模塊。舉例來說，在一實(shí)施方案中，將存 儲(chǔ)器陣列設(shè)計(jì)為具有532字節(jié)(512字節(jié)加上20字節(jié)的開銷)的頁大小。如果每一列含 有一漏極位線且每一行存在兩個(gè)交錯(cuò)頁，則此量達(dá)到8512列，其中每一頁與4256列相關(guān)聯(lián)。將存在可連接以并行讀取或?qū)懭胨信紨?shù)位線或奇數(shù)位線的4256個(gè)感測模塊。以 此方式，從存儲(chǔ)器元件的頁讀取數(shù)據(jù)的并行的4256個(gè)位(即，532字節(jié))的頁或?qū)⑵渚?程到存儲(chǔ)器元件的頁。可將形成讀取/寫入電路170的讀取/寫入模塊布置為各種架構(gòu)。
參看圖5，將讀取/寫入電路170組織為成組的讀取/寫入堆棧180。每一讀取/寫入堆 棧180為讀取/寫入模塊190的堆棧。在存儲(chǔ)器陣列中，列間距由占據(jù)其的-一或兩個(gè)晶體 管的大小而確定。然而，如從圖6A可見，讀取/寫入模塊的電路將可能用多得多的晶體 管及電路元件而實(shí)施且因此將占據(jù)越過許多列的空間。為了服務(wù)于所占據(jù)的列中的一個(gè) 以上的列，將多個(gè)模塊堆疊于彼此頂部上。
圖6B展示由讀取/寫入模塊190的堆棧按照慣例實(shí)施的圖5的讀取/寫入堆棧。舉例 來說，讀取/寫入模塊可延伸越過十六列，接著可使用具有八個(gè)讀取/寫入模塊的堆棧的讀 取/寫入堆棧18 0來服務(wù)并聯(lián)的八列。讀取/寫入堆棧可經(jīng)由列解碼器而耦合到組中的八個(gè) 奇數(shù)(1、 3、 5、 7、 9、 U、 13、 15)列或八個(gè)偶數(shù)(2、 4、 6、 8、 10、 12、 14、 16)歹ij 。
如前文所提及，常規(guī)存儲(chǔ)器裝置通過以整體并行方式一次對(duì)所有偶數(shù)或所有奇數(shù)位
線進(jìn)行操作而改進(jìn)讀取/寫入操作。由兩個(gè)交錯(cuò)頁組成的行的此架構(gòu)將有助:r減輕裝配讀
取/寫入電路的塊的問題。其還由對(duì)控制位線到位線的電容耦合的考慮而規(guī)定。使用塊解 碼器以將所述組瀆取/寫入模塊多路復(fù)用到偶數(shù)頁或奇數(shù)頁。以此方式，當(dāng)讀取或編程一 組位線時(shí)，可使交錯(cuò)組接地以最小化緊鄰的耦合。
然而，交錯(cuò)頁架構(gòu)在至少三個(gè)方面存在缺點(diǎn)。第一，其需要額外多路復(fù)用電路。第 二，其在性能上較慢。為了完成由字線連接的或一行中的存儲(chǔ)器單元的讀取或編程，需 要兩個(gè)讀取或兩個(gè)編程操作。第二，其在處理例如浮動(dòng)?xùn)艠O電平處的相鄰的電荷存儲(chǔ)元 件之間的場耦合(當(dāng)例如分別處于奇數(shù)與偶數(shù)頁中的兩個(gè)相鄰元件于不同時(shí)間受到編程 時(shí))的其它干擾效應(yīng)中也不是最佳的。
相鄰場耦合的問題隨著存儲(chǔ)器晶體管之間的日益緊密的間距而變得較為顯著。在存 儲(chǔ)器晶體管中，電荷存儲(chǔ)元件夾T溝道區(qū)域與控制柵極之間。在溝道區(qū)域中流動(dòng)的電流 依據(jù)由控制柵極與電荷存儲(chǔ)元件處的場起作用的合成電場而變。隨著日益增加的密度， 存儲(chǔ)器晶體管越來越緊密地形成在一起。接著來自相鄰電荷元件的場變?yōu)閷?duì)受影響的單 元的合成場的重要貢獻(xiàn)者。相鄰場視經(jīng)編程到相鄰者的電荷存儲(chǔ)元件中的電荷而定。此 擾動(dòng)場本質(zhì)上為動(dòng)態(tài)的，因?yàn)槠潆S相鄰者的編程狀態(tài)而改變。因此，可視相鄰者的改變 狀態(tài)而在不同時(shí)間對(duì)受影響的單元進(jìn)行不同的讀取。
交錯(cuò)頁的常規(guī)架構(gòu)加劇由相鄰浮動(dòng)?xùn)艠O耦合而造成的誤差。由于偶數(shù)頁與奇數(shù)頁獨(dú)立于彼此而經(jīng)編程及讀取，因此可視當(dāng)時(shí)發(fā)生于交錯(cuò)頁上的情況而在一組條件下編程一 頁但在一完全不同組的條件下回讀所述頁。讀取誤差隨著增加的密度將變得較為嚴(yán)重， 從而要求較為準(zhǔn)確的讀取操作及對(duì)閾值窗口的較粗分割以用于多狀態(tài)實(shí)施方案。性能將 受到損害且多狀態(tài)實(shí)施方案中的潛在能力受到限制。
美國專利公開案第US-2004-0060031-A1號(hào)揭示高性能而又緊密的非易失性存儲(chǔ)器 裝置，其具有讀取/寫入電路的一較大塊以并行地讀取及寫入存儲(chǔ)器單元的對(duì)應(yīng)塊。具體 來說，存儲(chǔ)器裝置具有將讀取/寫入電路的塊中的冗余度降低到最小的架構(gòu)。通過將讀取 /寫入模塊的塊再分配到塊讀取/寫入模塊核心部分中而完成空間以及功率的顯著節(jié)省，所
述核心部分在與顯著較小組的共同部分以時(shí)間多路復(fù)用的方式相互作用時(shí)并行操作。具 體來說，通過共享處理器來執(zhí)行多個(gè)感測放大器與數(shù)據(jù)鎖存器之間的讀取/寫入電路中的 數(shù)據(jù)處理。
因此，存在對(duì)于高性能及高容量非易失性存儲(chǔ)器的普遍需要。具體來說，存在對(duì)于 具有增強(qiáng)的讀取及編程性能的緊密非易失性存儲(chǔ)器的需要，所述存儲(chǔ)器具有緊密且有效 而對(duì)于處理讀取/寫入電路中的數(shù)據(jù)更是高通用的改進(jìn)處理器。

發(fā)明內(nèi)容
根據(jù)木發(fā)明的 一 方面，提出允許在內(nèi)部存儲(chǔ)器處于例如讀取、編程或擦除的另- 操 作中時(shí)將數(shù)據(jù)轉(zhuǎn)移入或轉(zhuǎn)移出存儲(chǔ)器的高速緩存操作。具體來說，描述允許所述高速緩 存操作的數(shù)據(jù)鎖存器的布置及其使用方法。
描述許多物理頁共享數(shù)據(jù)鎖存器的架構(gòu)。舉例來說，讀取/寫入堆棧與存儲(chǔ)器的由多 個(gè)字線共享的位線相關(guān)聯(lián)。當(dāng)一操作在存儲(chǔ)器中進(jìn)行時(shí)，如果所述鎖存器中的任一者空
閑，則其可高速緩存數(shù)據(jù)用于同一或另一字線中的將來的操作，從而節(jié)省轉(zhuǎn)移時(shí)間，因 為此口 J藏于另 一 操作之后。此Bf通過增加對(duì)不同操作或操作的不同階段的管線式操作的 量而改進(jìn)性能。在一實(shí)例中，在高速緩存編程操作屮，當(dāng)編程一頁數(shù)據(jù)時(shí)，可加載另 頁數(shù)據(jù)以節(jié)省轉(zhuǎn)移時(shí)間。對(duì)于另一實(shí)例，在一示范性實(shí)施例中，將對(duì)一字線的讀取操作 插入到對(duì)另一字線的寫入操作中，從而允許來自所述讀取的數(shù)據(jù)在數(shù)據(jù)寫入繼續(xù)的同時(shí) 轉(zhuǎn)移出存儲(chǔ)器。
根據(jù)各種方面，可在寫入或其它操作對(duì)于第 一 頁數(shù)據(jù)進(jìn)行的同時(shí)將來自同 一 塊中但 不同字線上的另-一頁的數(shù)據(jù)切出(toggle out)(以(例如)進(jìn)行ECC操作)。對(duì)操作的此 階段間管線式操作允許數(shù)據(jù)轉(zhuǎn)移所需的時(shí)間藏于對(duì)第一頁數(shù)據(jù)的操作之后。更一般地， 此允許將一操作的一部分插入于另一操作(通常較長)的階段之間。另一實(shí)例會(huì)將感測操作插入于(如)擦除操作的階段之間，例如在擦除脈沖之前或在用作擦除的稍后部分 的軟編程階段之前。
如果正執(zhí)行一具有不同階段的相對(duì)較長的操作，則主要方面將通過使用讀取/寫入堆 棧的共享鎖存器(如果鎖存器可用)而插入較快速的操作。舉例來說，可將讀取插入于 編程或擦除操作中，或者可將二進(jìn)制編程插入于擦除中。主要示范性實(shí)施例將在編程操 作期間針對(duì)一頁切入及/或切出數(shù)據(jù)以用于另一頁，所述頁共享相同的讀取寫入堆棧，其 中(例如)，將對(duì)待切出并修改的數(shù)據(jù)的讀取插入于數(shù)據(jù)寫入的驗(yàn)證階段中。
開放的數(shù)據(jù)鎖存器的可用性可以許多方式而發(fā)生。 一般來說，對(duì)于每單元存儲(chǔ)n個(gè) 位的存儲(chǔ)器來說，對(duì)于每一位線將需要n個(gè)所述數(shù)據(jù)鎖存器；然而，并非總是需要所述 鎖存器的全部。舉例來說，在以上部頁/下部頁的格式存儲(chǔ)數(shù)據(jù)的每單元兩位的存儲(chǔ)器中， 在編程下部頁時(shí)將需要一個(gè)數(shù)據(jù)鎖存器(如果實(shí)施快速通過寫入則使用另一鎖存器)。在 編程上部頁時(shí)將需要兩個(gè)數(shù)據(jù)鎖存器(如果實(shí)施快速通過寫入則使用第三鎖存器)。更一 般來說，對(duì)于存儲(chǔ)多個(gè)頁的存儲(chǔ)器來說，僅在編程最高頁時(shí)將需要全部鎖存器。此使得 其它鎖存器可用于高速緩存操作。此外，即使在'與'入最高頁時(shí)，由T從'與'入操作的驗(yàn)證 階段移除各種狀態(tài)，因此鎖存器將為自由的。特定來說， 一旦僅剩最高狀態(tài)待驗(yàn)證，則 僅需單一鎖存器用于驗(yàn)證的目的且其它鎖存器可用于高速緩存操作。
一示范性實(shí)施例基于每單元存儲(chǔ)兩個(gè)位且具有針對(duì)每一位線上的數(shù)據(jù)的兩個(gè)鎖存器 及用于快速通過寫入的一額外鎖存器的四狀態(tài)存儲(chǔ)器。寫入下部頁或擦除或進(jìn)行后擦除 軟編程的操作基本上為二進(jìn)制操作目.其中數(shù)據(jù)鎖存器中的一者為空閑的，可使用其來高 速緩存數(shù)據(jù)。類似地，在進(jìn)行上部頁或全序列寫入時(shí)， 一旦除最高層級(jí)之外的所有層級(jí) 已經(jīng)驗(yàn)證，則僅單 一 狀態(tài)需驗(yàn)證且存儲(chǔ)器可釋放 一 鎖存器，p /使用所述鎖存器來高速緩 存數(shù)據(jù)。如何可使用此的一實(shí)例為在(例如于復(fù)制操作中)編程一頁時(shí)，對(duì)共享同一組 的數(shù)據(jù)鎖存器的另一頁(例如同一組的位線上的另一字線)的讀取可在編程脈沖與寫入 的驗(yàn)證之間插入。接著可將地址切換到正S'入的頁，允許'與'入處理在其停止處處拾起而 無需重新開始。在寫入繼續(xù)的同時(shí)，在插入的讀取期間高速緩存的數(shù)據(jù)可經(jīng)切出、檢查 或修改且轉(zhuǎn)移返回以存在用于在一旦早先寫入操作完成時(shí)即寫回。此種類的高速緩存操 作允許將對(duì)第二頁數(shù)據(jù)的切出及修改藏于對(duì)第 一 頁的編程之后。
讀取期間的高速緩存操作——后臺(tái)讀取及寫入操作
根據(jù)本發(fā)明的一方面，提供一讀取高速緩存方案以用于具有最小化存儲(chǔ)器單元之間 的擾動(dòng)(Yupin效應(yīng))的需要的多狀態(tài)存儲(chǔ)器單元的情形。用于高速緩存讀取數(shù)據(jù)的方案如下即使對(duì)于校正視來自相鄰物理頁或字線的數(shù)據(jù)而定的讀取操作，數(shù)據(jù)鎖存器及I/0 總線也有效地用以在當(dāng)前頁正從存儲(chǔ)器核心而被感測的同時(shí)切出先前讀取頁。
在優(yōu)選實(shí)施方案中，對(duì)于以"LM"編碼而編碼且以先行("LA")校正而讀取的存 儲(chǔ)器使用有效讀取高速緩存方案。"LM"編碼及"LA"校正兩者均需要除僅僅切換讀取 數(shù)據(jù)以外的額外鎖存器及總線活動(dòng)。在必須以對(duì)鄰近字線上的數(shù)據(jù)的預(yù)先必要的讀取而 先行于對(duì)當(dāng)前字線上的當(dāng)前頁的讀取時(shí)，所述預(yù)先必要的讀取連同任何I/O存取在讀取 先前頁的循環(huán)中經(jīng)搶先完成以使得可在先前讀取頁忙于I/O存取的同時(shí)執(zhí)行當(dāng)前讀取。
根據(jù)本發(fā)明的另一方面，對(duì)于一個(gè)以上的位經(jīng)一同感測的多位存儲(chǔ)器單元頁實(shí)施讀 取高速緩存方案。在優(yōu)選實(shí)施方案中， 一同感測所有多個(gè)位。所感測的多位存儲(chǔ)器單元 頁對(duì)應(yīng)于多個(gè)二進(jìn)制頁，對(duì)于多個(gè)位中的每一者存在一個(gè)二進(jìn)制頁。在每一循環(huán)中輸出 二進(jìn)制頁，同時(shí)在多個(gè)循環(huán)中執(zhí)行多位感測。所述多個(gè)與多個(gè)位中的位的數(shù)目相同。
將從以下對(duì)于其優(yōu)選實(shí)施例的描述而了解本發(fā)明的額外特征及優(yōu)點(diǎn)，應(yīng)結(jié)合附圖而 進(jìn)行所述描述。


圖1A到圖IE示意性地說明非易失性存儲(chǔ)器單元的不同實(shí)例。
圖2說明存儲(chǔ)器單元的NOR陣列的一實(shí)例。
圖3說明例如圖1D所示的存儲(chǔ)器單元的NAND陣列的一實(shí)例。
圖4說明對(duì)于浮動(dòng)?xùn)艠O于任一時(shí)間可存儲(chǔ)的四個(gè)不同電荷Ql-Q4的源極-漏極電流與
控制柵極電壓之間的關(guān)系。
圖5示意性地說明通過讀取/寫入電路經(jīng)由行及列解碼器可存取的存儲(chǔ)器陣歹'J的典型布置。
圖6A為個(gè)別讀取/寫入模塊的示意性框圖。
圖6B展示由讀取/寫入模塊的堆棧按照慣例實(shí)施的圖5的讀取/寫入堆棧。 圖7A示意性地說明具有一組經(jīng)分割的讀取/寫入堆棧的的緊密存儲(chǔ)器裝置，其中實(shí) 施本發(fā)明的改進(jìn)處理器。
圖7B說明圖7A所示的緊密存儲(chǔ)器裝置的優(yōu)選布置。
圖8示意性地說明圖7A所示的讀取/寫入堆棧中的基本組件的一般布置。
圖9說明圖7A及圖7B所示的讀取/寫入電路中的讀取/寫入堆棧的-優(yōu)選布置。
圖IO說明圖9所示的共用處理器的改進(jìn)實(shí)施例。
圖IIA說明圖IO所示的共用處理器的輸入邏輯的優(yōu)選實(shí)施例。圖11B說明圖UA的輸入邏輯的真值表。
圖12A說明圖IO所示的共用處理器的輸出邏輯的優(yōu)選實(shí)施例。 圖12B說明圖I2A的輸出邏輯的真值表。
圖13為圖IO的簡化版本，其展示在本發(fā)明的二位實(shí)施例中與當(dāng)前論述相關(guān)的一些 特定元件。
圖14指示對(duì)于其中讀入下部頁數(shù)據(jù)的上部頁編程的對(duì)與圖13的相同元件的鎖存器 指派。
圖15說明以單頁模式進(jìn)行的高速緩存編程的方面。 圖16展示可用于下部頁到全序列轉(zhuǎn)換中的編程波形。
圖n說明在具有全序列轉(zhuǎn)換的高速緩存編程操作中的相對(duì)時(shí)序。
圖18描述鎖存器在高速緩存頁復(fù)制操作中的部署。
圖19A及圖19B說明高速緩存頁復(fù)制操作中的相對(duì)時(shí)序。
圖20A說明在每一存儲(chǔ)器單元使用LM代碼存儲(chǔ)兩個(gè)位的數(shù)據(jù)時(shí)4狀態(tài)存儲(chǔ)器陣列 的閾值電壓分布。
圖20B說明使用LM代碼在現(xiàn)有2循環(huán)編程方案中進(jìn)行的下部頁編程。
圖20C說明使用LM代碼在現(xiàn)有2循環(huán)編程方案中進(jìn)行的上部頁編程。
圖20D說明辨別以LM代碼編碼的4狀態(tài)存儲(chǔ)器的下部位所需的讀取操作。
圖20E說明辨別以LM代碼編碼的4狀態(tài)存儲(chǔ)器的上部位所需的讀取操作。
圖21為下部頁編程的示意性時(shí)序圖，其說明將下一頁編程數(shù)據(jù)加載到未使用的數(shù)據(jù)
鎖存器中的后臺(tái)操作。
圖22為展示在使用QWP的4狀態(tài)上部頁或全序列編程的各種階段期間需跟蹤的狀
態(tài)的數(shù)目的表。
圖23為上部頁或全序列編程的示意性時(shí)序圖，其說明將下一頁編程數(shù)據(jù)加載到未使 用的數(shù)據(jù)鎖存器中的后臺(tái)操作。
圖24為說明根據(jù)本發(fā)明的一般實(shí)施例的與當(dāng)前多階段存儲(chǔ)器操作同時(shí)發(fā)生的鎖存 器操作的流程圖。
圖25為下部頁編程的示意性時(shí)序圖，其說明使用可用鎖存器而進(jìn)行的讀取中斷操作。
圖26為上部頁編程的示意性時(shí)序圖，其說明使用可用鎖存器而進(jìn)行的讀取中斷操作。圖27說明與典型存儲(chǔ)器操作相關(guān)聯(lián)的信息的封裝。
圖28說明支持簡單高速緩存操作的常規(guī)存儲(chǔ)器系統(tǒng)。
圖29為說明多個(gè)存儲(chǔ)器操作的排隊(duì)及可能合并的流程圖。
圖30說明并入有存儲(chǔ)器操作隊(duì)列及存儲(chǔ)器操作隊(duì)列管理器的優(yōu)選芯片上控制電路 的示意性框圖。
圖31為說明擦除操作期間在后臺(tái)中的高速緩存操作的示意性流程圖。
圖32為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明擦除操作的第一擦除 階段期間的編程數(shù)據(jù)加載操作。
圖33為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明擦除操作的軟編程/ 驗(yàn)證階段期間的編程數(shù)據(jù)加載操作。
圖34為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明插入的讀取操作及使 用可用鎖存器而進(jìn)行的所得數(shù)據(jù)輸出操作。
圖3 5為說明圖31的步驟7 80中在擦除操作期間在后臺(tái)中用于讀取擦洗應(yīng)用的特定 高速緩存操作的示意性流程圖。
圖36說明擦除期間的搶先后臺(tái)讀取。
圖37示意性地說明典型讀取高速緩存方案。
圖38A為針對(duì)高速緩存讀取以LM代碼編碼的邏輯頁的示意性時(shí)序圖。
圖38B為針對(duì)以LM代碼進(jìn)行的高速緩存讀取在尚未對(duì)上部位邏輯頁進(jìn)行編程時(shí)讀
取下部位邏輯頁的特殊情形中的示意性時(shí)序圖。
圖39說明對(duì)于2位存儲(chǔ)器以所有位感測而進(jìn)行的高速緩存讀取的示意性時(shí)序圖。 圖40說明一存儲(chǔ)器的實(shí)例，其具有2位存儲(chǔ)器單元且其中其頁以最佳序列編程從而
最小化鄰近字線上的存儲(chǔ)器單元之間的Yupin效應(yīng)。
圖41說明根據(jù)圖37所示的常規(guī)方案對(duì)于LM代碼連同LA校正的讀取高速緩存的
實(shí)施方案。
圖42說明以LM代碼及LA校正進(jìn)行的改進(jìn)讀取高速緩存方案。 圖43為說明改進(jìn)讀取高速緩存的示意性流程圖。 圖44為以進(jìn)一步的清晰度說明圖43的步驟850的示意性流程圖。 圖45為以進(jìn)一步的清晰度說明圖43的步驟830的示意性流程圖。
具體實(shí)施例方式
圖7A示意性地說明具有一組經(jīng)分割的讀取/寫入堆棧的緊密存儲(chǔ)器裝置，其中實(shí)施本發(fā)明的改進(jìn)處理器。存儲(chǔ)器裝置包括存儲(chǔ)器單元的二維陣列300、控制電路310及讀 取/寫入電路370。存儲(chǔ)器陣列300通過字線經(jīng)由行解碼器330及通過位線經(jīng)由列解碼器 360而可尋址。讀取/寫入電路370經(jīng)實(shí)施為一組經(jīng)分割的讀取/寫入堆棧400且允許存儲(chǔ) 器單元的塊(還稱作"頁")經(jīng)并行地讀取或編程。在優(yōu)選實(shí)施例中， 一頁由一行鄰接存 儲(chǔ)器單元構(gòu)成。在將一行存儲(chǔ)器單元分割為多個(gè)塊或頁的另一實(shí)施例中，提供塊多路復(fù) 用器350以將讀取/寫入電路370多路復(fù)用到個(gè)別塊。
控制電路310與讀取/寫入電路370協(xié)作以對(duì)存儲(chǔ)器陣列300執(zhí)行存儲(chǔ)器操作。控制 電路310包括狀態(tài)機(jī)312、芯片上地址解碼器314及功率控制模塊316。狀態(tài)機(jī)312提供 存儲(chǔ)器操作的芯片級(jí)控制。芯片上地址解碼器314提供由主機(jī)或存儲(chǔ)器控制器所使用的 地址與解碼器330及370所使用的硬件地址之間的地址接口 。功率控制模塊316控制在 存儲(chǔ)器操作期間供應(yīng)到字線及位線的功率及電壓。
圖7B說明圖7A所示的緊密存儲(chǔ)器裝置的優(yōu)選布置。以在陣列的相對(duì)側(cè)上對(duì)稱的方 式實(shí)施各種外圍電路對(duì)存儲(chǔ)器陣列300的存取，以使得每側(cè)上的存取線及電路減半。因 此，將行解碼器拆分為行解碼器330A及330B且將列解碼器拆分為列解碼器360A及 360B。在將一行存儲(chǔ)器單元分割為多個(gè)塊的實(shí)施例中，將塊多路復(fù)用器350拆分為塊多 路復(fù)用器350A及350B。類似地，將讀取/寫入電路拆分為從陣列300的底部連接到位線 的讀取/寫入電路370A及從陣列300的頂部連接到位線的讀取/寫入電路370B。以此方式， 讀取/寫入模塊的密度及因此經(jīng)分割的讀取/寫入堆棧400的密度本質(zhì)上減半。
圖8示意性地說明圖7A所示的讀取/寫入堆棧中的基本組件的一般布置。根據(jù)本發(fā) 明的一般架構(gòu)，讀取/寫入堆棧400包含用于感測k個(gè)位線的感測放大器堆棧212、用于 數(shù)據(jù)經(jīng)由I/O總線231的輸入或輸出的1/0模塊440、用于存儲(chǔ)輸入或輸出數(shù)據(jù)的數(shù)據(jù)鎖 存器堆棧430、用以處理及存儲(chǔ)讀取/寫入堆棧400中的數(shù)據(jù)的共用處現(xiàn)器500及用于堆 棧組件中的通信的堆棧總線421。讀取/寫入電路370中的堆棧總線控制器經(jīng)由線411提 供控制及定時(shí)信號(hào)以控制讀取/寫入堆棧中的各種組件。
圖9說明圖7A及圖7B所示的讀取/寫入電路中的讀取/寫入堆棧的一優(yōu)選布置。每 一讀取/寫入堆棧400對(duì)k個(gè)位線的群組并行地操作。如果一頁具有p^-化個(gè)位線，則將 存在r個(gè)讀取/寫入堆棧400-1，......，400-r。
并行操作的經(jīng)分割的讀取/寫入堆棧400的整個(gè)組允許并行地讀取或編程沿一行的p 個(gè)單元的塊(或頁)。因此，將存在p個(gè)讀取/寫入模塊用于整行單元。由于每一堆棧服 務(wù)于k個(gè)存儲(chǔ)器單元，因此通過r=p/k而給出組中的讀取/寫入堆棧的總數(shù)。舉例來說，如果r為組中的堆棧的數(shù)目，則p=r*k。 一實(shí)例存儲(chǔ)器陣列可具有p=512字節(jié)(512x8位)， k-8且因此口512。在優(yōu)選實(shí)施例中，塊為整行單元的游程。在另一實(shí)施例中，塊為行中 的單元的子組。舉例來說，單元的子組可為整行的一半或整行的四分之一。單元的子組 可為一游程的鄰接單元或每隔一個(gè)的單元或每隔預(yù)定數(shù)目個(gè)的單元。
例如400-1的每一讀取/寫入堆棧本質(zhì)上含有并行地服務(wù)于k個(gè)存儲(chǔ)器單元的段的感 測放大器212-1到212-k的堆棧。美國專利公開案第2004-0109357-Al號(hào)中揭示優(yōu)選感測 放大器，所述公開案的全部揭示內(nèi)容以引用的方式并入本文中。
堆?？偩€控制器410經(jīng)由線411向讀取/寫入電路370提供控制及定時(shí)信號(hào)。堆?？?線控制器自身經(jīng)由線311視存儲(chǔ)器控制器310而定。通過互連堆棧總線431而實(shí)現(xiàn)每一 讀取/寫入堆棧400中的通信且通過堆?？偩€控制器410而控制所述通信?？刂凭€411從 堆?？偩€控制器410向讀取/寫入堆棧400-1的組件提供控制及時(shí)鐘信號(hào)。
在優(yōu)選布置中，將堆?？偩€分割為用于共用處理器500與感測放大器的堆棧212之 間的通信的SA總線(SABus) 422及用于處理器與數(shù)據(jù)鎖存器的堆棧430之間的通信的 D總線(DBus〉 423。
數(shù)據(jù)鎖存器的堆棧430包含數(shù)據(jù)鎖存器430-1到430-k，對(duì)于與堆棧相關(guān)聯(lián)的每一存 儲(chǔ)器單元存在一者。I/O模塊440使得數(shù)據(jù)鎖存器能夠經(jīng)由I/O總線231與外部交換數(shù)據(jù)。
共用處理器還包括用于輸出指示存儲(chǔ)器操作的狀態(tài)(例如誤差狀況)的狀態(tài)信號(hào)的 輸出507。狀態(tài)信號(hào)用以驅(qū)動(dòng)線或(Wired-Or)配置中連結(jié)到旗標(biāo)總線(FLAG BUS) 509 的n晶體管550的柵極。旗標(biāo)總線優(yōu)選地通過控制器310而預(yù)充電且將在讀取/寫入堆棧 中的任一者斷言狀態(tài)信號(hào)時(shí)被下拉。
圖IO說明圖9所示的共用處理器的改進(jìn)實(shí)施例。共用處理器500包含用于與外部電 路通信的處理器總線P總線(PBUS)505、輸入邏輯510、處理器鎖存器P鎖存器(PLatch) 520及輸出邏輯530。
輸入邏輯510從P總線接收數(shù)據(jù)且作為視經(jīng)由信號(hào)線411來自堆?？偩€控制器410 的控制信號(hào)而處于邏輯狀態(tài)"1"、 "0"或"Z"(浮動(dòng))中的一者的經(jīng)變換數(shù)據(jù)輸出到BSI 節(jié)點(diǎn)。設(shè)定/重設(shè)鎖存器P鎖存器520接著鎖存BSI，導(dǎo)致如MTCH及MTCH+的一對(duì)補(bǔ)
充輸出信號(hào)。
輸出邏輯530接收MTCH及MTCH+信號(hào)且在P總線505上輸出視經(jīng)由信號(hào)線411 來自堆?？偩€控制器410的控制信號(hào)而處于邏輯狀態(tài)"1"、 "0"或"Z"(浮動(dòng))中的一 者的經(jīng)變換數(shù)據(jù)。在任一時(shí)刻，共用處理器500處理與給定存儲(chǔ)器單元相關(guān)的數(shù)據(jù)。舉例來說，圖10 說明存儲(chǔ)器單元耦合到位線1的情形。對(duì)應(yīng)感測放大器212-1包含感測放大器數(shù)據(jù)出現(xiàn) 的節(jié)點(diǎn)。在優(yōu)選實(shí)施例中，節(jié)點(diǎn)采取存儲(chǔ)數(shù)據(jù)的SA鎖存器214-1的形式。類似地，對(duì)應(yīng) 組的數(shù)據(jù)鎖存器430-1存儲(chǔ)與耦合到位線1的存儲(chǔ)器單元相關(guān)聯(lián)的輸入或輸出數(shù)據(jù)。在
優(yōu)選實(shí)施例中，所述組的數(shù)據(jù)鎖存器430-1包含充足數(shù)據(jù)鎖存器434-1,.......434-n以存儲(chǔ)
n位的數(shù)據(jù)。
當(dāng)通過一對(duì)補(bǔ)充信號(hào)SAP及SAN而啟用轉(zhuǎn)移柵極501時(shí)，共用處理器500的P總 線505經(jīng)由S總線422可接近SA鎖存器214-1。類似地，當(dāng)通過一對(duì)補(bǔ)充信號(hào)DTP及 DTN而啟用轉(zhuǎn)移柵極502時(shí)，P總線505經(jīng)由D總線423可接近所述組數(shù)據(jù)鎖存器430-1。 明確地將信號(hào)SAP、 SAN、 DTP及DTN說明為來自堆?？偩€控制器410的控制信號(hào)的部分。
圖11A說明圖10所示的共用處理器的輸入邏輯的優(yōu)選實(shí)施例。輸入邏輯520在P 總線505上接收數(shù)據(jù)且視控制信號(hào)而使得輸出BSI為相同、反相或浮動(dòng)的。輸出BSI節(jié) 點(diǎn)本質(zhì)上受轉(zhuǎn)移柵極522或包含串聯(lián)到Vdd的p晶體管524及525的上拉電路或者包含 串聯(lián)接地的n晶體管526及527的下拉電路的輸出的影響。上拉電路具有到p晶體管524 及525的柵極，其分別由信號(hào)P總線及ONE控制。下拉電路具有到n晶體管526及527 的柵極，其分別由信號(hào)ONEB< 1 >及P總線控制。
圖11B說明圖11A的輸入邏輯的真值表。由P總線及作為來自堆?？偩€控制器410 的控制信號(hào)的部分的控制信號(hào)ONE、 ONEB<0>、 ONEB〈b而控制邏輯。本質(zhì)上，支持 三個(gè)轉(zhuǎn)移模式通過(PASSTHROUGH)、反相(INVERTED)及浮動(dòng)(FLOATED)。
在BSI與輸入數(shù)據(jù)相同的通過模式的情形下，信號(hào)ONE處于邏輯"1"， ONEB<0> 處于"0"且ONEBd〉處于"0"。此將停用上拉或下拉但將啟用轉(zhuǎn)移柵極522以在P總 線505上將數(shù)據(jù)傳遞到輸出523。在BSI為輸入數(shù)據(jù)的反相的反相模式的情形下，信號(hào) ONE處于"0"， ONEB〈0〉處于"1"且ONE〈b處于"1"。此將停用轉(zhuǎn)移柵極522。同樣， 當(dāng)P總線處于"0"時(shí)，將停用下拉電路而啟用上拉電路，此導(dǎo)致BSI處于"1"。類似地， 當(dāng)P總線處于"1"時(shí)，將停用上拉電路而啟用下拉電路，此導(dǎo)致BSI處于"0"。最后， 在浮動(dòng)模式的情形下，可通過使得信號(hào)ONE處于"1"， ONEB〈0〉處于"1 "且ONEB<l> 處于"0"而使輸出BSI浮動(dòng)。為了完整性而列出浮動(dòng)模式，但在實(shí)際上不使用所述模式。
圖12A說明圖10所示的共用處理器的輸出邏輯的優(yōu)選實(shí)施例。在處理器鎖存器P 鎖存器520中鎖存BSI節(jié)點(diǎn)處來自輸入邏輯520的信號(hào)。輸出邏輯530從P鎖存器520的輸出接收數(shù)據(jù)MTCH及MTCH+且視控制信號(hào)而在P總線上以通過、反相或浮動(dòng)模式 輸出。換句話說，四個(gè)分支充當(dāng)P總線505的驅(qū)動(dòng)器，主動(dòng)將其拉到高、低或浮動(dòng)狀態(tài)。 此通過P總線505的四個(gè)分支電路(即兩個(gè)上拉電路及兩個(gè)下拉電路)而完成。第一上 拉電路包含串聯(lián)到Vdd的p晶體管531及532,且能夠在MTCH處于"0"時(shí)上拉P總 線。第二上拉電路包含串聯(lián)到接地的p晶體管533及534，且能夠在MTCH處于"1"時(shí) 上拉P總線。類似地，第一下拉電路包含串聯(lián)到Vdd的n晶體管535及536，且能夠在 MTCH處于"0"時(shí)下拉P總線。第二上拉電路包含串聯(lián)到接地的n晶體管537及538， 且能夠在MTCH處于"1"時(shí)上拉P總線。
本發(fā)明的一特征為以PMOS晶體管構(gòu)成上拉電路且以NMOS晶體管構(gòu)成下拉電路。 由于通過NMOS的拉動(dòng)遠(yuǎn)強(qiáng)于PMOS的拉動(dòng)，因此在任何競爭中下拉將總是勝過上拉。 換句話說，節(jié)點(diǎn)或總線可總是默認(rèn)為上拉或"1"狀態(tài)，且必要時(shí)可總通過下拉而倒轉(zhuǎn)為 "0"狀態(tài)。
圖12B說明圖12A的輸出邏輯的真值表。通過從輸入邏輯鎖存的MTCH、 MTCH* 及作為來自堆?？偩€控制器410的控制信號(hào)的部分的控制信號(hào)PDIR、PINV、NDIR、NINV 而控制邏輯。支持四個(gè)操作模式通過、反相、浮動(dòng)及預(yù)充電。
在浮動(dòng)模式中，停用所有四個(gè)分支。此通過使信號(hào)PINV=1、 NINV=0、 PDIR=1、 NDIR=0 (此也為默認(rèn)值)而完成。在通過模式中，當(dāng)MTCH^O時(shí)，其將要求P總線=0。 此通過僅啟用具有n晶體管535及536的下拉分支(其中所有控制信號(hào)處于其默認(rèn)值， 除了NDIR4)而完成。當(dāng)MTCH-1時(shí)，其將要求P總線^。此通過僅啟用具有p晶體 管533及534的上拉分支(其中所有控制信號(hào)處于其默認(rèn)值，除了 PINV-O)而完成。在 反相模式中，當(dāng)MTCH=0時(shí)，其將要求P總線=1。此通過僅啟用具有p晶體管531及 532的上拉分支(其中所有控制信號(hào)處于其默認(rèn)值，除了PDIR二O)而完成。當(dāng)MTCH二1 時(shí)，其將要求P總線^。此通過僅啟用具有n晶體管537及538的下拉分支(其中所有 控制信號(hào)處于其默認(rèn)值，除了NINV^)而完成。在預(yù)充電模式中，PDIR=0及PINV=0 的控制信號(hào)設(shè)定將在MTCH^時(shí)啟用具有p晶體管531及531的上拉分支或在MTCH=0 時(shí)啟用具冇p晶體管533及534的上拉分支。
共用處理器操作在2004年12月29日的美國專利申請案號(hào)11/026,536中展開地更為 充分，所述申請案的全文以引用的方式并入本文中。
數(shù)據(jù)鎖存器在髙速緩存操作中的使用
本發(fā)明的若干方面利用上文于圖10中描述的讀取/寫入堆棧的數(shù)據(jù)鎖存器以用于高速緩存操作，所述執(zhí)行將在內(nèi)部存儲(chǔ)器進(jìn)行例如讀取、寫入或擦除的其它操作的同時(shí)輸 入及輸出數(shù)據(jù)。在上文所述的架構(gòu)中，若干物理頁共享數(shù)據(jù)鎖存器。舉例來說，由于處 于由所有字線所共享的位線的讀取/寫入堆棧上，因此當(dāng)一操作進(jìn)行時(shí)，如果所述鎖存器 中的任一者空閑，則其可高速緩存數(shù)據(jù)用于同一或另一字線中的將來的操作，從而節(jié)省 轉(zhuǎn)移時(shí)間(因?yàn)榇丝呻[藏于另一操作之后)。此可通過增加對(duì)不同操作或操作的不同階段 的管線式操作的量而改進(jìn)性能。在一實(shí)例中，在高速緩存編程操作中，當(dāng)編程一頁數(shù)據(jù) 時(shí)，可加載另一頁數(shù)據(jù)以節(jié)省轉(zhuǎn)移時(shí)間。對(duì)于另一實(shí)例，在一示范性實(shí)施例中，將對(duì)一 字線的讀取操作插入到對(duì)另一字線的寫入操作中，從而允許來自所述讀取的數(shù)據(jù)在數(shù)據(jù) 寫入繼續(xù)的同時(shí)轉(zhuǎn)移出存儲(chǔ)器。
注意，此允許在寫入或其它操作針對(duì)第一頁數(shù)據(jù)進(jìn)行的同時(shí)將來自同一塊中但不同 字線上的另一頁的數(shù)據(jù)切出(以(例如)進(jìn)行ECC操作)。對(duì)操作的此階段間管線式操 作允許數(shù)據(jù)轉(zhuǎn)移所需的時(shí)間藏于對(duì)第一頁數(shù)據(jù)的操作之后。更一般地，此允許將一個(gè)操 作的 一 部分插入于另 一 (通常較長)操作的階段之間。另 一 實(shí)例會(huì)將感測操作插入于(如) 擦除操作的階段之間，例如在擦除脈沖之前或在用作擦除的稍后部分的軟編程階段之前。
為了論述操作中的 一 些所需的相對(duì)時(shí)間，可將用于上文所述的系統(tǒng)的 一 組示范性時(shí) 間值取為
數(shù)據(jù)寫入~700 ^s (下部頁 600 ns，上部頁800]iis)
二進(jìn)制數(shù)據(jù)寫入 200)LIS
擦除~2，50(His 讀取~20-40|_lS
讀取及切出數(shù)據(jù)2KB數(shù)據(jù)，~80^is; 4KB 160ps; 8 KB-320 ps
所述值可用于參考以給出對(duì)下文的時(shí)序圖所涉及的相對(duì)時(shí)間的概念。如果具有一具 有不同階段的較長操作，則主要方面將通過使用讀取/寫入堆棧的共享鎖存器(如果鎖存 器可用)而插入于較快速的操作中。舉例來說，可將讀取插入于編程或擦除操作中，或 者可將二進(jìn)制編程插入于擦除中。主要示范性實(shí)施例將在編程操作期間針對(duì) 一 頁切入及/ 或切出數(shù)據(jù)以用于另一頁，所述頁共享相同的讀取寫入堆棧，其中(例如)將對(duì)待切出 并經(jīng)修改的數(shù)據(jù)的讀取插入于數(shù)據(jù)寫入的驗(yàn)證階段中。
開放的數(shù)據(jù)鎖存器的可用性可以若干方式而發(fā)生。 一般來說，對(duì)于每單元存儲(chǔ)n個(gè) 位的存儲(chǔ)器來說，對(duì)于每一位線將需耍n個(gè)所述數(shù)據(jù)鎖存器；然而，并非總是需耍所有 所述鎖存器。舉例來說，在以上部頁/下部頁的格式存儲(chǔ)數(shù)據(jù)的每單元兩位的存儲(chǔ)器中，在編程下部頁時(shí)將需要兩個(gè)數(shù)據(jù)鎖存器。更一般地，對(duì)于存儲(chǔ)多個(gè)頁的存儲(chǔ)器來說，僅 在編程最高頁時(shí)將需要所有鎖存器。此使得其它鎖存器可用于高速緩存操作。此外，即 使在寫入最高頁時(shí)，由于從寫入操作的驗(yàn)證階段移除各種狀態(tài)，因此鎖存器將釋放。特 定來說， 一旦僅剩最高狀態(tài)待驗(yàn)證，則僅需單一鎖存器用于驗(yàn)證的目的且其它鎖存器可 用于高速緩存操作。
以下論述將基于如并入于上文中的題為"數(shù)據(jù)鎖存器在非易失性存儲(chǔ)器的多階段編 禾呈中的使用 (Use of Data Latches in Multi-Phase Programming of Non-Volatile Memories )"
的美國專利申請案中所描述的每單元存儲(chǔ)兩個(gè)位且具有針對(duì)每一位線上的數(shù)據(jù)的兩個(gè)鎖 存器及用于快速通過寫入的一額外鎖存器的四狀態(tài)存儲(chǔ)器，所述申請案與本申請案同時(shí) 申請。寫入下部頁或擦除或進(jìn)行后擦除軟編程的操作基本上為二進(jìn)制操作且其中數(shù)據(jù)鎖 存器中的一者為空閑的，可使用其來高速緩存數(shù)據(jù)。類似地，在迸行上部頁或全序列寫 入時(shí)， 一旦除最高層級(jí)的所有層級(jí)已經(jīng)驗(yàn)證，則僅單一狀態(tài)需驗(yàn)證且存儲(chǔ)器可釋放一鎖 存器，可使用所述鎖存器來高速緩存數(shù)據(jù)。如何可使用此的一實(shí)例為在(例如于復(fù)制操 作中)編程一頁時(shí)，對(duì)共享同一組數(shù)據(jù)鎖存器的另一頁(例如同一組位線上的另一字線) 的讀取可在寫入的驗(yàn)證階段期間塞入。接著可將地址切換到正寫入的頁，從而允許寫入 處理在其停止之處拾起而無需重新開始。在寫入繼續(xù)的同時(shí)，在經(jīng)內(nèi)插的讀取期間高速 緩存的數(shù)據(jù)可經(jīng)切出、檢查或修改且轉(zhuǎn)移返回以存在用于在 一 旦早先寫入操作完成時(shí)即 寫回。此種類的高速緩存操作允許將對(duì)第二頁數(shù)據(jù)的切出及修改藏于對(duì)第一頁的編程之 后。
作為第一實(shí)例，用于二位存儲(chǔ)器的高速緩存編程操作以單頁(下部頁/上部頁的格式) 編程模式而操作。圖13為圖IO的簡化版本，其展示在二位實(shí)施例中與當(dāng)前論述相關(guān)的 一些特定元件，去除其它元件以簡化論述。所述包括連接數(shù)據(jù)I/O線231的數(shù)據(jù)鎖存器 DLO 434-0、通過線423而連接到共用處理器500的數(shù)據(jù)鎖存器DLl 434-1、通過線435 而與其它數(shù)據(jù)鎖存器共同地連接的數(shù)據(jù)鎖存器DL2 434-2以及通過線422而連接到共用 處理器500的感測放大器數(shù)據(jù)鎖存器DLS 214。圖13的各種元件根據(jù)其在對(duì)下部頁的編 程期間的部署而被標(biāo)記。如題為"數(shù)據(jù)鎖存器在非易失性存儲(chǔ)器的多階段編程中的使用 (Use of Data Latches in Multi-Phase Programming of Non-Volatile Memories)"的與本申請 案同時(shí)申請的美國專利申請案中所描述，鎖存器DL2 434-2用于快速通過寫入模式中的 下部驗(yàn)證(VL);對(duì)寄存器的包括以及在包括寄存器時(shí)對(duì)使用快速通過寫入的包括為可 選的，但示范性實(shí)施例將包括此寄存器。對(duì)下部頁的編程可包括以下步驟
(1) 處理以將數(shù)據(jù)鎖存器DLO 434-0重設(shè)為默認(rèn)值"1"而開始。此慣例用以簡化部 分頁的編程，因?yàn)閷⒔箤?duì)所選行中不待編程的單元進(jìn)行編程。
(2) 沿I/O線231將編程數(shù)據(jù)供應(yīng)到DLO 434-0。
(3) 編程數(shù)據(jù)將被轉(zhuǎn)移到DL1 434-1及DL2 434-2 (如果包括此鎖存器且實(shí)施快速通 過寫入)。
(4) 一旦將編程數(shù)據(jù)轉(zhuǎn)移到DL1 434-1，即可將數(shù)據(jù)鎖存器DLO 434-0重設(shè)為"1" 且在編程時(shí)間期間，可沿I/O線231將下一數(shù)據(jù)頁加載到DLO 434-0，從允許在寫入第一 頁的同時(shí)對(duì)第二頁的高速緩存。
(5) —旦將第一頁加載到DL1 434-1中，編程即可開始。使用DL1 434-1數(shù)據(jù)以將 單元從進(jìn)一步編程鎖定。如題為"數(shù)據(jù)鎖存器在非易失性存儲(chǔ)器的多階段編程中的使用 (Use of Data Latches in Multi-Phase Programming of Non-Volatile Memories)"的與本申請 案同時(shí)申請的美國專利申請案中所描述，DL2 434-2數(shù)據(jù)用于管理向快速通過寫入的第二 階段的轉(zhuǎn)變的下部驗(yàn)證鎖定。
(6) —旦編程開始，在一編程脈沖之后，下部驗(yàn)證的結(jié)果即用以更新DL2 434-2;較 高驗(yàn)證的結(jié)果用以更新DLl 434-1。(此論述基于"常規(guī)"編碼，其中下部頁編程將達(dá)到 A狀態(tài)。題為"數(shù)據(jù)鎖存器在非易失性存儲(chǔ)器的多階段編程中的使用(Use of Data Latches in Multi-Phase Programming of Non-Volatile Memories)"的與本申請案同時(shí)申請的美國專 利申請案及于2005年3月16日申請的題為"具有功率節(jié)省讀取及編程驗(yàn)證操作的非易 失性存儲(chǔ)器及方法(Non-Volatile Memory and Method with Power-Saving Read and Program-Verify Operations)"的美國專利申請案進(jìn) 一 步論述了此及其它編碼。當(dāng)前論述向 其它編碼的擴(kuò)展易于隨后產(chǎn)生)。
(7) 在確定編程是否完成的過程中，僅檢査行的單元的DLl 434-1寄存器(或編程 的適當(dāng)物理單位)。
一旦寫入下部頁，則可對(duì)上部頁進(jìn)行編程。圖14展示與圖13相同的元件，但指示 對(duì)于其中讀入下部頁數(shù)據(jù)的上部頁編程的鎖存器指派。(所述描述再次使用常規(guī)編碼，使 得上部頁的編程將達(dá)到B及C狀態(tài))。對(duì)上部頁的編程可包括以下步驟
(1) 一旦下部頁結(jié)束編程，即以來自狀態(tài)機(jī)控制器的信號(hào)而開始上部頁(或下一頁) 寫入，其中(未執(zhí)行的)高速緩存編程命令得以保存。
(2) 編程數(shù)據(jù)將被從DLO 434-0 (在步驟(3)中下部頁寫入期間將數(shù)據(jù)加載到DLO434-0)轉(zhuǎn)移到DL1 434-1及DL2 434-2。
(3) 將從陣列讀入下部頁數(shù)據(jù)且將其放置于DL0 434-0中。
(4) DL1 434-1及DL2 434-2再次分別用于驗(yàn)證高及驗(yàn)證低鎖定數(shù)據(jù)。鎖存器DL0 434-0 (保持下部頁數(shù)據(jù))作為編程參考數(shù)據(jù)而經(jīng)檢査，但并不以驗(yàn)證結(jié)果對(duì)其加以更新。
(5) 作為驗(yàn)證B狀態(tài)的部分，在于下部驗(yàn)證VBL處感測之后，將在DL2 434-2中相 應(yīng)地更新數(shù)據(jù)，同時(shí)通過高驗(yàn)證VBH結(jié)果而更新DL1 434-1數(shù)據(jù)。類似地，C驗(yàn)證將具 有對(duì)應(yīng)命令以通過相應(yīng)VCL及VCH結(jié)果來更新鎖存器DL2 434-2及DL1 434-1。
(6) —旦B數(shù)據(jù)完成，則不需要下部頁數(shù)據(jù)(保持于DL0 434-0中用于參考)，因?yàn)?僅需執(zhí)行對(duì)C狀態(tài)的驗(yàn)證。將DL0 434-0重設(shè)為"1"且可從1/0線231加載另一頁的編 程數(shù)據(jù)且在鎖存器DL0 434-0中對(duì)其進(jìn)行高速緩存。共用處理器500可設(shè)定僅C狀態(tài)待 驗(yàn)證的指示。
(7) 在確定上部頁編程是否完成的過程中，對(duì)于B狀態(tài)檢查鎖存器DL1 434-1及DL0 434-0兩者。 一旦將單元編程為B狀態(tài)且僅驗(yàn)證C狀態(tài)，則僅需檢査鎖存器DL1 434-1 數(shù)據(jù)以觀察是否存在未經(jīng)編程的任何位。
注意，在此布置下，在步驟6中，不再需要鎖存器DLO 434-0且其可用以高速緩存 數(shù)據(jù)以進(jìn)行下一編程操作。另外，在使用快速通過寫入的實(shí)施例中， 一旦進(jìn)入第二緩慢 編程階段，即也可使得鎖存器DL2 434-2可用于高速緩存數(shù)據(jù)，但在實(shí)際上，實(shí)際情形 常為此僅可以此方式可用相當(dāng)短而無法證明經(jīng)常需要以實(shí)施此特征的額外開銷足合理的 時(shí)間周期。
圖15可用以說明上幾幅圖中已描述的以單頁模式進(jìn)行的高速緩存編程的許多方面。 圖15展示存儲(chǔ)器內(nèi)部事件發(fā)生(下部"真實(shí)忙碌"線)與從存儲(chǔ)器外部觀察(上部"高 速緩存忙碌"線)的相對(duì)時(shí)序。
在時(shí)間^處，將待編程到所選字線(WLn)上的下部頁加載到存儲(chǔ)器中。此假定先 前未曾高速緩存第一下部頁的數(shù)據(jù)，因?yàn)槠鋵⒂糜诤罄m(xù)頁。在時(shí)間"處，完成下部頁加 載且存儲(chǔ)器開始寫入下部頁。由于這在此點(diǎn)上等效于二進(jìn)制操作，因此僅需驗(yàn)證狀態(tài)A ("pvfyA")且數(shù)據(jù)鎖存器DLO 434-0可用于接收下一頁數(shù)據(jù)，此處將下一頁數(shù)據(jù)取作待 在時(shí)間^處經(jīng)編程到WLn中的上部頁，其因此在對(duì)下部頁的編程期間于鎖存器DL0 434-0 中經(jīng)高速緩存。上部頁在時(shí)間b處完成加載且可在下部頁于"處一結(jié)束時(shí)即得以編程。 在此布置下，雖然數(shù)據(jù)的全部(下部及上部頁)待寫入編程的物理單位(此處為字線WLn) 中，但是存儲(chǔ)器必須從時(shí)間b等待到時(shí)間"才可寫入上部頁數(shù)據(jù)，此不同于下文描述的全序列實(shí)施例。
對(duì)上部頁的編程開始于時(shí)間"，其中最初僅驗(yàn)證B狀態(tài)("pvfyB")，在^處添加C 狀態(tài)("pvfyB/C")。 一旦于^處不再驗(yàn)證B狀態(tài)，則僅C狀態(tài)需經(jīng)驗(yàn)證("pvfyC")且 鎖存器DL0 434-0被釋放。此允許在上部頁完成編程的同時(shí)高速緩存下一數(shù)據(jù)組。
如所提到的，根據(jù)如圖15所示的關(guān)于高速緩存編程的單頁算法，即使上部頁數(shù)據(jù)可 在時(shí)間O處可用，存儲(chǔ)器仍將在開始寫入此數(shù)據(jù)之前等待直到時(shí)間&。在向全序列編程 操作的轉(zhuǎn)換(例如在美國專利申請案11/013,125中更為充分展開的轉(zhuǎn)換)中， 一旦上部 頁可用，上部及下部頁數(shù)據(jù)即可同時(shí)經(jīng)編程。
用于全序列(低到全的轉(zhuǎn)換)寫入中的高速緩存編程的算法如同上文而以下部頁編 程開始。因此，步驟(1)到(4)關(guān)于以單頁編程模式進(jìn)行的下部頁處理
(1) 處理以將數(shù)據(jù)鎖存器DLO 434-0重設(shè)為默認(rèn)值"1"而開始。此慣例用以簡化部 分頁的編程，因?yàn)閷⒔箤?duì)所選行中不待編程的單元進(jìn)行編程。
(2) 沿I/O線231將編程數(shù)據(jù)供應(yīng)到DL0 434-0。
(3) 編程數(shù)據(jù)將被轉(zhuǎn)移到DL1 434-1及DL2 434-2 (如果包括此鎖存器且實(shí)施快速通 過寫入)。
(4) 一旦將編程數(shù)據(jù)轉(zhuǎn)移到DL1 434-1，即可將數(shù)據(jù)鎖存器DL0 434-0重設(shè)為"1" 且在編程時(shí)問期間，可沿I/O線231將下一數(shù)據(jù)頁加載到DLO 434-0，從而允許在寫入第 一頁的同時(shí)對(duì)第二頁的高速緩存。
一旦加載第二頁數(shù)據(jù)，則如果對(duì)應(yīng)于正寫入的下部頁的上部月.下部頁尚未結(jié)束編程， 則可實(shí)施向全序列寫入的轉(zhuǎn)換。此論述集中于數(shù)據(jù)鎖存器在所述算法中的使用，其中許 多其它細(xì)節(jié)較充分地展開于共同待決、共同轉(zhuǎn)讓的美國專利申請案11/013,125中。
(5) 在將上部頁數(shù)據(jù)加載到鎖存器DL0 434-0中之后，將在地址塊中進(jìn)行判斷以檢 查2頁是否在同一字線及同一塊上，其中一頁為下部頁且一頁為上部頁。如果是，則編 程狀態(tài)機(jī)將觸發(fā)下部頁編程向全序列編程的轉(zhuǎn)換(如果此為允許的)。在所有未決驗(yàn)證完 成之后，接著實(shí)現(xiàn)轉(zhuǎn)變。
(6) 在編程序列從下部頁改變?yōu)槿蛄袝r(shí)通常將改變一些操作參數(shù)。在示范性實(shí)施 例中，所述參數(shù)包括
(i)如果下部頁數(shù)據(jù)尚未經(jīng)鎖定，則對(duì)于脈沖驗(yàn)證循環(huán)的數(shù)目的最大編程循環(huán)將從 下部頁算法的最大編程循環(huán)改變?yōu)槿蛄械淖畲缶幊萄h(huán)，但已完成的編程循環(huán)的數(shù)目 將不由轉(zhuǎn)換重設(shè)。(ii) 如圖16所示，編程波形以用于下部頁編程處理中的值VPGM_L開始。如果編 程波形已前進(jìn)到其超過用于上部頁處理中的開始值VPGM一U之處，則在向全序列轉(zhuǎn)換 時(shí)，在使階梯繼續(xù)上升之前，階梯將降回到VPGM—U。
(iii) 確定編程脈沖的步長大小及最大值的參數(shù)不改變。
(7) 應(yīng)執(zhí)行對(duì)存儲(chǔ)器單元的當(dāng)前狀態(tài)的全序列讀取以保證將編程正確數(shù)據(jù)用于多級(jí) 編碼。此確保可能之前在下部頁編程中己經(jīng)鎖定但需要進(jìn)一步編程以計(jì)及上部頁數(shù)據(jù)的 狀態(tài)在全序列開始時(shí)不被禁止編程。
(8) 如果啟動(dòng)快速通過寫入，則將同樣更新鎖存器DL2 434-2的數(shù)據(jù)以反映上部頁 編程數(shù)據(jù)，因?yàn)殒i存器DL2 434-2的數(shù)據(jù)之前基于僅關(guān)于A狀態(tài)的下部驗(yàn)證。
(9) 編程接著以多級(jí)、全序列編程算法而恢復(fù)。如圖16所示，如果下部頁處理中的 編程波形已增加超過上部頁開始電平，則在轉(zhuǎn)換時(shí)波形逐步后退到此電平。
圖17為下部頁向全序列轉(zhuǎn)換寫入處理中所涉及的相對(duì)時(shí)間的示意性表示。直到時(shí)間 b，處理與上文關(guān)于圖15中的處理所描述的相同。在已加載上部頁的數(shù)據(jù)且進(jìn)行向全序 列算法的轉(zhuǎn)變的b處，切換驗(yàn)證處理以包括B狀態(tài)連同A狀態(tài)。一旦鎖定A狀態(tài)的全部， 驗(yàn)證處理即在時(shí)間"處切換為檢査B及C狀態(tài)。 一旦于b處已驗(yàn)證B狀態(tài)，則僅C狀態(tài) 需檢査且寄存器可被釋放以加載待編程的下 一 數(shù)據(jù)，例如如在高速緩存忙碌線上所指示 的下一字線(WL,，+I)上的下部頁。在時(shí)問！6處，已高速緩存此下一數(shù)據(jù)組且一凡對(duì)先前 組的C數(shù)據(jù)的編程于f7處結(jié)朿，此下一數(shù)據(jù)組即開始編程。另外，在(此處)字線WLn" 上的下部頁正編程的同時(shí)，可將下一數(shù)據(jù)(例如對(duì)應(yīng)的上部頁數(shù)據(jù))加載到開放的鎖存 器DL0 434-0中。
在全序列寫入期間，以獨(dú)立給出下部頁與上部頁狀態(tài)的方式實(shí)施狀態(tài)報(bào)告。在編程 序列的結(jié)尾，如果存在未完成的位，則可執(zhí)行對(duì)物理頁的掃描。第一掃描可檢查鎖存器 DL0 434-0以獲得未完成的上部頁數(shù)據(jù)，第二掃描可檢查DL1 434-1以獲得未完成的下部 頁數(shù)據(jù)。由于對(duì)B狀態(tài)的驗(yàn)證將改變DL0 434-0及DL1 434-1數(shù)據(jù)，因此應(yīng)以如果位的 閾值值高于A驗(yàn)證電平則DL1 434-1數(shù)據(jù)"0"將改變?yōu)?1"的方式而執(zhí)行A狀態(tài)驗(yàn)證。 此后驗(yàn)證將檢查是否存在任何編程不足的B電平在A電平通過；如果其在A電平通過， 則誤差僅存在于上部頁而不存在于下部頁上；如果其在A電平未通過，則下部頁及上部 頁均具有誤差。
如果使用高速緩存編程算法，則在編程A及B數(shù)據(jù)之后，C狀態(tài)將經(jīng)轉(zhuǎn)移到鎖存器 DL1 434-1以完成編程。在此情形下，對(duì)鎖存器的掃描對(duì)于下部頁不必要，因?yàn)橄虏宽搶⒁淹ㄟ^編程而無任何不合格位。
本發(fā)明的另一組示范性實(shí)施例關(guān)于頁復(fù)制操作，其中將數(shù)據(jù)組從一個(gè)位置再定位到 另一位置。2004年5月13日申請的美國專利申請案第US 10/846,289號(hào)；2004年12月 21日申請的第11/022,462號(hào)；及2004年8月9日申請的第US 10/915,039號(hào)；以及美國 專利第6,266,273號(hào)中描述了數(shù)據(jù)再定位操作的各種方面，所述專利的全部以引用的方式 并入本文中，所述專利的全部以引用的方式并入本文中。當(dāng)將數(shù)據(jù)從一位置復(fù)制到另一 者時(shí)，常將數(shù)據(jù)切出以對(duì)其進(jìn)行檢査(以(例如)尋找誤差)、更新(例如更新標(biāo)頭)或 兩者(例如校正所檢測到的誤差)。所述轉(zhuǎn)移還為了在垃圾收集操作中使日期固定。本發(fā) 明的主要方面允許在寫入操作的驗(yàn)證階段期間內(nèi)插對(duì)開放寄存器的數(shù)據(jù)讀取，其中接著 隨著寫入操作繼續(xù)而將此經(jīng)高速緩存的數(shù)據(jù)轉(zhuǎn)移出存儲(chǔ)器裝置，從而允許用于切出數(shù)據(jù) 的時(shí)間藏于寫入操作之后。
下文存在高速緩存頁復(fù)制操作的兩個(gè)示范性實(shí)施例。在兩種情形下，均描述使用快 速通過寫入實(shí)施方案的實(shí)施方案。圖18指示隨著處理進(jìn)行的鎖存器的示范性布置的部 署。
高速緩存頁復(fù)制的第一版本將寫入到下部頁且可包括以下步驟，其中將讀取地址標(biāo) 記為M、 M+l......且將寫入地址標(biāo)記為N、 N+l......:
(1) 將待復(fù)制的頁("頁M")讀取到鎖存器DL1 434-l中。此可為上部頁或下部頁 的數(shù)據(jù)。
(2) 接著將頁M轉(zhuǎn)移到DL0 434-0中。
(3) 接著切出DL0 434-0中的數(shù)據(jù)且對(duì)其進(jìn)行修改，在此之后將其轉(zhuǎn)移回鎖存器中。
(4) 編程序列接著可開始。在將待寫入下部頁N中的數(shù)據(jù)轉(zhuǎn)移到DL1 434-1及DL2 434-2之后，鎖存器DL0 434-0準(zhǔn)備好高速緩存數(shù)據(jù)。將對(duì)此下部頁進(jìn)行編程。對(duì)于此實(shí) 施例，編程狀態(tài)機(jī)將停于此處。
(5) 接著將待復(fù)制的下一頁讀取到DL0 434-0中。接著編程可恢復(fù)。在步驟(4)的
結(jié)尾停止的狀態(tài)機(jī)將從開始重新開始編程序列。
(6) 編程繼續(xù)直到下部頁結(jié)束。
復(fù)制目的頁地址將確定寫入是到下部頁還是上部頁。如果編程地址為上部頁地址， 則編程序列將不停止直到編程結(jié)束且將在寫入完成之后執(zhí)行步驟(5)的讀取。
在第二高速緩存頁復(fù)制方法中，可暫停編程/驗(yàn)證處理以插入讀取操作且接著重新開 始寫入操作(在其停止之處拾起)。接著可切出在此交錯(cuò)的感測操作期間讀取的數(shù)據(jù)，同時(shí)經(jīng)恢復(fù)的寫入操作繼續(xù)。同樣，此第二處理允許一旦僅C狀態(tài)正被驗(yàn)證且每一位線上 的一個(gè)鎖存器開放，即在上部頁或全序列寫入處理中使用頁復(fù)制機(jī)制。第二高速緩存頁 復(fù)制操作以與第一情形中相同的前三個(gè)步驟開始，但接著不同。其可包括以下步驟
(1) 將待復(fù)制的頁("頁M")讀取到鎖存器DL1 434-1中。此可為下部或上部頁。
(2) 接著將來自頁M的數(shù)據(jù)轉(zhuǎn)移到DL0 434-0中。(如同之前一樣，N等等將表示 寫入地址，M等等用于讀取地址)。
(3) 接著切出DL0 434-0中的數(shù)據(jù)且對(duì)其進(jìn)行修改，且接著將其轉(zhuǎn)移回鎖存器。
(4) 狀態(tài)機(jī)編程將進(jìn)入無限等待狀態(tài)直到輸入命令(讀取命令)且接著到鎖存器DL0 434-0的對(duì)另一頁(如下一頁M+1)的讀取將開始。
(5) —旦步驟(4)的讀取完成，即將地址切換回字線及塊地址以將步驟(1到3) 中的數(shù)據(jù)編程到頁N (此處為下部頁)且編程得以恢復(fù)。
(6) 在對(duì)頁M+1的讀取結(jié)束之后，可切出數(shù)據(jù)，對(duì)其進(jìn)行修改且將其返回。如果兩 頁為同一WL上的對(duì)應(yīng)的上部頁及下部頁，則一旦處理完成，即可將寫入轉(zhuǎn)換為全序列 操作。
(7) 如在早先所述的正常高速緩存編程中一樣， 一旦在全序列寫入中完成A及B電 平，即將DL0 434-0中的數(shù)據(jù)轉(zhuǎn)移到DL1 434-1，且可發(fā)出對(duì)于另一頁(例如，頁M+2) 的讀取命令。如果不存在單頁到全序列的轉(zhuǎn)換，則下部頁將完成寫入且接著上部頁將開 始。在完全完成B電平狀態(tài)之后，相同的DL0 434-0到DL1 434-1數(shù)據(jù)轉(zhuǎn)移將發(fā)生，且 狀態(tài)機(jī)將進(jìn)入等待對(duì)于頁M+2的讀取命令的狀態(tài)。
(8) —旦讀取命令到達(dá)，即將地址切換到讀取地址且讀出下一頁(頁M+2)。
(9) 一旦讀取完成，即將地址切換回先前的上部頁地址(編程地址N+l)直到寫入 完成。 ，
如上文所提到的，示范性實(shí)施例除了包括用于保持可經(jīng)編程到存儲(chǔ)器單元中的每一 者中的(此處，2位)數(shù)據(jù)的鎖存器DL0 434-0及DL1 434-1之外還包括用于快速通過寫 入技術(shù)的下部驗(yàn)證的鎖存器DL2 434-2。 一旦通過下部驗(yàn)證，即鎖存器DL2 434-2還可被 釋放且用以高速緩存數(shù)據(jù)，但此在示范性實(shí)施例中未進(jìn)行。
圖19A及圖19B說明第二高速緩存頁復(fù)制方法的相對(duì)時(shí)序，其中圖19B說明具有全 序列寫入轉(zhuǎn)換的算法且圖19A說明不具有全序列寫入轉(zhuǎn)換的算法。(圖19A及圖19B均 由兩個(gè)部分構(gòu)成開始于對(duì)應(yīng)于^的斷續(xù)豎直線A處且以對(duì)應(yīng)于^的斷續(xù)豎直線B結(jié)束 的第一上部部分；為上部部分的延續(xù)且以對(duì)應(yīng)于b的斷續(xù)豎直線B開始的第二下部部分。在兩種情形中，時(shí)間b處的線B在上部部分中與在下部部分中相同，兩部分中僅存在一 接縫以允許將其顯示于兩條線上)。
圖19A展示一過程，其以讀取在此實(shí)例中取作下部頁的第一頁(頁M)而開始，假 定先前尚未高速緩存數(shù)據(jù)，且以單頁模式操作，在開始寫入上部頁之前等待直到下部頁 結(jié)束寫入。過程以時(shí)間"處對(duì)頁M的讀取(感測頁M (L))而開始，頁M在此處為由 此編碼中的A及C電平處的讀取而感測的下部頁。在時(shí)間^處讀取完成且可將頁M切 出且對(duì)其進(jìn)行檢查或修改。開始于時(shí)間f2，通過于B電平的讀取而感測下一頁(此處為 頁M+1，對(duì)應(yīng)于與下部頁M相同的物理的上部頁)，其為結(jié)束于時(shí)間^的過程。在此點(diǎn) 上，第一頁(來源于頁M)(下部)準(zhǔn)備好被編程返回到存儲(chǔ)器中頁N處，且從頁M+1 讀取的數(shù)據(jù)保持于鎖存器中且可被轉(zhuǎn)移出以受到修改/檢查。所述過程中的兩者均可開始 于同一時(shí)間，在此處為b。通過使用上文所述的典型時(shí)間值，到時(shí)間"為止已切出來自 頁M+l的數(shù)據(jù)且已對(duì)其進(jìn)行修改；然而，對(duì)于未實(shí)施全序列轉(zhuǎn)換的實(shí)施例來說，存儲(chǔ)器 將等待直到頁N于時(shí)間f5處結(jié)束以開始將第二讀取頁的數(shù)據(jù)(來源于頁M+1)寫入到頁 N+l中。
由于頁N+l為上部頁，因此其寫入最初以B電平處的驗(yàn)證而開始，在時(shí)間？6處添加 C電平。 一旦存儲(chǔ)元件于時(shí)間f7處使目標(biāo)狀態(tài)B全部鎖定(或者達(dá)到最大計(jì)數(shù))，即撤銷 B狀態(tài)驗(yàn)證。如上文所述，根據(jù)本發(fā)明的若干主要方面，此允許數(shù)據(jù)鎖存器被釋放，中 止正在進(jìn)行的寫入操作，插入讀取操作(在與經(jīng)中止的編程/驗(yàn)證操作不同的地址處)， 寫入接著在其停止之處恢復(fù)，且可在經(jīng)恢復(fù)的寫入操作繼續(xù)的同時(shí)將于經(jīng)插入的寫入操 作期間所感測的數(shù)據(jù)切出。
在時(shí)間《7處針對(duì)(此處)下部頁M+2而執(zhí)行經(jīng)插入的寫入操作。此感測結(jié)束于時(shí)間 fs，且頁N+l的寫入重新拾起，且來自頁M+2的數(shù)據(jù)同時(shí)經(jīng)切出及修改。在此實(shí)例中， 頁N+l在頁M+2結(jié)朿于時(shí)間^之前在時(shí)間^結(jié)束編程。在時(shí)間"f)處，源自頁M+2的 數(shù)據(jù)的寫入可開始；然而，在此實(shí)施例中，替代地，首先執(zhí)行頁M+3的讀取，此允許將 此頁的數(shù)據(jù)切出及修改藏于開始于時(shí)間 處的將源自頁M+2的數(shù)據(jù)寫入頁N+2中之后。 過程接著如圖式的早先部分中而繼續(xù)，但頁碼移位，其中時(shí)間f〃對(duì)應(yīng)于時(shí)間G,時(shí)間^ 對(duì)應(yīng)于時(shí)間"等等，直到復(fù)制過程停止。
圖19B再次展示以讀取下部頁(取作下部頁的頁M)而開始且假定先前未高速緩存 數(shù)據(jù)的過程。圖19B不同于圖19A在于其于時(shí)間"實(shí)施向全序列寫入的轉(zhuǎn)換。此一般說 來將過程加速了圖19A的時(shí)間(b-f》。在時(shí)間"(=圖19A中的f5)處，如先前所述而實(shí)施與全序列轉(zhuǎn)換相關(guān)的各種改變。其它方面，過程類似于圖19A的過程，包括在時(shí)間 f7與~2之間的本發(fā)明的所述方面。
在頁復(fù)制過程及此處描述的涉及寫入數(shù)據(jù)的其它技術(shù)中，可遵循以引用的方式并入 本文中的美國專利公開案號(hào)US-2004-0109362-A1中描述的方法而明智地選擇在給定時(shí) 間驗(yàn)證的狀態(tài)。舉例來說，在全序列寫入中，寫入過程可開始僅驗(yàn)證A電平。在A驗(yàn)證 之后，對(duì)其進(jìn)行檢查以觀察是否存在已通過的任何位。如果是，則向驗(yàn)證階段添加B電 平。將在所有存儲(chǔ)單位以A電平驗(yàn)證作為其目標(biāo)值驗(yàn)證(或除了基于可設(shè)定參數(shù)的最大 計(jì)數(shù))之后將A電平驗(yàn)證移除。類似地，在B電平處的驗(yàn)證之后可添加C電平的驗(yàn)證， 其中將在所有存儲(chǔ)單位以B電平驗(yàn)證作為其目標(biāo)值驗(yàn)證(或除了基于可設(shè)定參數(shù)的最大 計(jì)數(shù))之后將B電平驗(yàn)證移除。
編程操作期間數(shù)據(jù)鎖存器中的高速緩存操作
關(guān)于優(yōu)選多狀態(tài)編碼而描述具有用于其它操作的后臺(tái)數(shù)據(jù)高速緩存的編程操作。 對(duì)于4狀態(tài)存儲(chǔ)器的示范性優(yōu)選"LM"編碼
圖20A到圖20E說明對(duì)丁-以2位邏輯代碼("LM"代碼)編碼的4狀態(tài)存儲(chǔ)器的編 程及讀取。此代碼提供容錯(cuò)性且減輕歸因于Yupin效應(yīng)的相鄰單元耦合。圖20A說明在 每一存儲(chǔ)器單元使用LM代碼存儲(chǔ)兩個(gè)的數(shù)據(jù)位時(shí)4狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。 LM編碼不同于常規(guī)格雷碼(Gray code)在于上部及下部位對(duì)于狀態(tài)"A"及"C"反轉(zhuǎn)。 "LM"代碼己揭示于美國專利第6，657，891號(hào)中且優(yōu)點(diǎn)在于通過避免需要電荷的較大改變 的編程操作而減少鄰近浮動(dòng)?xùn)艠O之間的場效應(yīng)耦合。如將于圖20B及圖20C中所見，每 一編程操作導(dǎo)致電荷存儲(chǔ)單位中的電荷的適度改變(如從閾值電壓Vt的適度改變所顯而 易見)。
對(duì)編碼進(jìn)行設(shè)計(jì)以使得2個(gè)位(下部及上部)可單獨(dú)經(jīng)編程及讀取。。編程下部位 時(shí)，單元的閾值電平保持于未經(jīng)編程的區(qū)域中或移動(dòng)到閾值窗口的"中下"區(qū)域。當(dāng)編 程上部位時(shí)，在所述兩個(gè)區(qū)域中的任一者中的閾值電平進(jìn)一步前進(jìn)到稍高(不多于閾值 窗口的四分之一)的電平。
圖20B說明使用LM代碼在現(xiàn)有2循環(huán)編程方案中進(jìn)行的下部頁編程。容錯(cuò)LM代 碼本質(zhì)上避免任何上部頁編程轉(zhuǎn)變越過任何中間狀態(tài)。因此，第一循環(huán)下部頁編程使得 邏輯狀態(tài)(l，l)轉(zhuǎn)變?yōu)槟骋恢虚g狀態(tài)(x，O)，如由將"未經(jīng)編程"的存儲(chǔ)器狀態(tài)"U"編 程為以(x，O)表示的具有在大于Da但小于Dc的寬廣分布中的編程閾值電壓的"中間" 狀態(tài)所表示。在編程期間，相對(duì)于界線DVA而驗(yàn)證中間狀態(tài)。圖20C說明使用LM代碼在現(xiàn)有2循環(huán)編程方案中進(jìn)行的上部頁編程。在將上部頁 位編程為"0"的第二循環(huán)中，如果下部頁位處于"1"，則邏輯狀態(tài)(1,1)轉(zhuǎn)變?yōu)?O，l)， 如由將"未經(jīng)編程"的存儲(chǔ)器狀態(tài)"U"編程為"A"所表示。在編程為"A"期間，驗(yàn) 證是關(guān)于DVA。如果下部頁位處于"0"，則通過從"中間"狀態(tài)編程為"B"而獲得邏 輯狀態(tài)(O，O)。編程驗(yàn)證是關(guān)于界線DVB。類似地，如果上部頁將保持于"1"，而下部 頁已經(jīng)編程為"0"，則其將需要從"中間"狀態(tài)向(l，O)的轉(zhuǎn)變，如由將"中間"狀態(tài) 編程為"C"所表示。編程驗(yàn)證是關(guān)于界線DVc。由于上部頁編程僅涉及向下一鄰近存 儲(chǔ)器狀態(tài)的編程，因此從一循環(huán)到另一循環(huán)無大量電荷改變。設(shè)計(jì)從"U"到大致"中間" 狀態(tài)的下部頁編程以節(jié)省時(shí)間。
在優(yōu)選實(shí)施例中，實(shí)施在較早章節(jié)中所提到的"快速通過寫入"編程技術(shù)。舉例來 說，在圖20C中，最初編程驗(yàn)證("pvfyAi/')關(guān)于經(jīng)設(shè)定于低于DVA的邊緣處的DVAL。 一旦對(duì)單元進(jìn)行于DV^處的編程驗(yàn)證，則后續(xù)編程將以較精細(xì)的步長而進(jìn)行且編程驗(yàn)證 (pvfyA)將關(guān)于DVA。因此在編程操作期間必須鎖存額外轉(zhuǎn)變態(tài)Amw以指示己對(duì)單元 進(jìn)行關(guān)于dal的編程驗(yàn)證。類似地，如果實(shí)施QPW以編程為"B"狀態(tài)，則將存在額外 轉(zhuǎn)變態(tài)BLow待鎖存。對(duì)于BLow的編程驗(yàn)證將關(guān)于界線DVbl且対于"B"的編程驗(yàn)證將 關(guān)于界線DVB。在處于Au)w或B^w狀態(tài)中時(shí)，對(duì)所討論存儲(chǔ)器單元的編程將通過對(duì)位 線電壓的適當(dāng)偏置或通過修改編程脈沖而被切換到較緩慢(即，較精細(xì))的模式。以此 方式，最初可使用較大編程步長以用于在無超出目標(biāo)狀態(tài)的危險(xiǎn)的情況下快速收斂。2005 年12月29日申請且題為"用于非易失性存儲(chǔ)器中的改進(jìn)編程驗(yàn)證操作的方法(Methods for Improved Program-Verify Operations in Non-Volatile Memories)"的美國專禾ll申請案序 號(hào)11/323,596中已揭示"QPW"編程算法，該專利全部揭示內(nèi)容以引用的方式并入本文 中。
圖20D說明辨別以LM代碼編碼的4狀態(tài)存儲(chǔ)器的下部位所需的讀取操作。解碼將 視是否已對(duì)上部頁進(jìn)行編程而定。如果已對(duì)上部頁進(jìn)行編程，則讀取下部頁將需要關(guān)于 劃界閾值電壓db的讀取B的一遍讀取。另一方面，如果尚未對(duì)上部頁進(jìn)行編程，則將下 部頁編程為"中間"狀態(tài)(圖20B)，且讀取B將引起誤差。確切地，讀取下部頁將需要 關(guān)于劃界閾值電壓Da的達(dá)取A的一遍讀取。為了分辨兩種情形，在上部頁被編程時(shí)在 上部頁中(通常在開銷或系統(tǒng)區(qū)中)寫入旗標(biāo)("LM"旗標(biāo))。在讀取期間，將首先假定 已對(duì)上部頁進(jìn)行編程且因此將執(zhí)行讀取B操作。如果LM旗標(biāo)被讀取，則假定正確且完 成讀取操作。另一方面，如果第一讀取未產(chǎn)生旗標(biāo)，則其將指示尚未對(duì)上部頁進(jìn)行編程且因此需通過讀取A操作而讀取下部頁。
圖20E說明辨別以LM代碼編碼的4狀態(tài)存儲(chǔ)器的上部位所需的讀取操作。如從圖 式清楚可見，上部頁讀取將需要讀取A及讀取C的2遍讀取，其分別關(guān)于劃界閾值電壓 Da及Dc。類似地，如果尚未對(duì)上部頁進(jìn)行編程，則還可通過"中間"狀態(tài)干擾上部頁 的解碼。再一次，LM旗標(biāo)將指示是否己對(duì)上部頁進(jìn)行編程。如果尚未對(duì)上部頁進(jìn)行編程， 則讀取數(shù)據(jù)將被重設(shè)為"1"而指示未對(duì)上部頁數(shù)據(jù)進(jìn)行編程。
以LM代碼及QPW進(jìn)行的編程操作期間的鎖存器利用
如圖10所示，每一位線允許讀取/寫入模塊沿存儲(chǔ)器陣列的所選行而存取給定存儲(chǔ) 器單元。存在于一行的存儲(chǔ)器單元的一頁上并行操作的P個(gè)讀取/寫入模塊的頁。每一讀 取/寫入模塊包含耦合到共用處理器500的感測放大器212-1及數(shù)據(jù)鎖存器430-1 。感測放 大器212-1經(jīng)由位線感測存儲(chǔ)器單元的傳導(dǎo)電流。數(shù)據(jù)由共用處理器500處理且存儲(chǔ)于 數(shù)據(jù)鎖存器430-1中。通過耦合到數(shù)據(jù)鎖存器的I/O總線231 (見圖13及圖14)而實(shí)現(xiàn) 存儲(chǔ)器陣列外部的數(shù)據(jù)交換。在優(yōu)選架構(gòu)中，由沿一行的一游程的p個(gè)鄰接存儲(chǔ)器單元 形成頁，所述存儲(chǔ)器單元共享相同字線且可由存儲(chǔ)器陣列的p個(gè)鄰接位線存取。在替代 架構(gòu)中，通過沿一行的偶數(shù)或奇數(shù)存儲(chǔ)器單元而形成頁。以足以執(zhí)行各種所需存儲(chǔ)器操 作的最少n個(gè)鎖存器DL1到DLn而實(shí)施數(shù)據(jù)鎖存器430-1。圖13及圖"說明4狀態(tài)存 儲(chǔ)器的優(yōu)選配置，其中存在三個(gè)鎖存器DLO到DL2。
當(dāng)前頁編程期間的下一頁編程數(shù)據(jù)加載
圖21為下部頁編程的示意性時(shí)序圖，其說明將下一頁編程數(shù)據(jù)加載未使用的數(shù)據(jù)鎖 存器中的后臺(tái)操作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心的活動(dòng)。圖20B 中說明以LM代碼進(jìn)行的下部頁編程，其中將擦除或未經(jīng)編程的狀態(tài)(l，l)編程為"中 下"或中間狀態(tài)(X，O)。在此情形下， 一位(即，下部位)將足以在未經(jīng)編程的"1"狀 態(tài)與中間"0"狀態(tài)之間進(jìn)行區(qū)分。舉例來說，DL2 (見圖3及圖14)可用以存儲(chǔ)下部 位。
在第N頁數(shù)據(jù)待寫入時(shí)，主機(jī)最初向存儲(chǔ)器發(fā)布寫入命令以將所述頁數(shù)據(jù)寫入到指 定地址。此后為將待經(jīng)編程的所述頁數(shù)據(jù)發(fā)送到存儲(chǔ)器。經(jīng)由I/O總線將編程數(shù)據(jù)切入 且將其鎖存到每一讀取/寫入模塊的DL2中。因此，1/0總線在此切入周期(例如可具有 300 ps的持續(xù)時(shí)間)期間暫時(shí)忙碌。
下部頁編程為二進(jìn)制的且僅需在如通過DVA閾值電平劃界的"U"狀態(tài)與"中間狀 態(tài)"(見圖20B)之間區(qū)分。施加到字線的每一編程脈沖由讀回或編程驗(yàn)證跟隨以確定單元是否己達(dá)到表示編程數(shù)據(jù)的目標(biāo)狀態(tài)。在此情形下，編程驗(yàn)證為關(guān)于DVA的("pvfyA")。 因此僅需要來自每一讀取/寫入模塊的一鎖存器以存儲(chǔ)每一單元的一位。
關(guān)于數(shù)據(jù)鎖存器，含有編程數(shù)據(jù)的DL2有效地用于發(fā)生于存儲(chǔ)器陣列或存儲(chǔ)器核心 中的當(dāng)前下部位編程操作。因此，正由核心使用的鎖存器的數(shù)目為一，而另兩個(gè)鎖存器 (即DL0及DL1)仍為閑置的。
在核心處的編程繼續(xù)的同時(shí)，兩個(gè)閑置的鎖存器及空閑的I/O總線可用于設(shè)立下一 頁編程數(shù)據(jù)。主機(jī)可發(fā)布另一命令以寫入第N+l頁數(shù)據(jù)且經(jīng)由I/O總線切換數(shù)據(jù)以鎖存 于兩個(gè)空閑的鎖存器中的一者(如DL0)中。以此方式， 一旦核心完成編程第N頁，其 即可開始對(duì)第N+l頁進(jìn)行編程而無需等待另一 300 )us而使數(shù)據(jù)切入。
在此點(diǎn)處，已使用兩個(gè)鎖存器(例如，DL2及DLO)， 一者用于正在進(jìn)行的對(duì)第N 頁(下部頁)的編程且一者用于高速緩存第N+1頁的編程數(shù)據(jù)。因此，多出一鎖存器為 空閑的，但對(duì)其的利用將視己經(jīng)高速緩存的第N+l頁為上部頁還是下部頁而定。
如果第N+1頁為通常屬于相同頁單元或字線的上部頁，則在優(yōu)選實(shí)施例中，必須保 留最后空閑的鎖存器以最佳化上部頁的后續(xù)編程。這是由T "快速通過'與'入"("QPW") 編程算法(在早先章節(jié)中提及)的實(shí)施要求額外鎖存器以存儲(chǔ)旗標(biāo)來指示是否已將單元 編程為接近于目標(biāo)狀態(tài)。
如果第N+1頁為屬于單元或字線的另一頁的另一下部頁，則可視情況使用最后空閑 的鎖存器以在主機(jī)提出的情況下對(duì)另一第N+2 (下部或上部)頁數(shù)據(jù)進(jìn)行高速緩存。
圖22為展示在使用QWP的4狀態(tài)上部頁或全序列編程的各種階段期間需跟蹤的狀 態(tài)的數(shù)目的表。圖20C中說明以LM代碼進(jìn)行的上部頁或全序列編程，其中分別將下部 頁狀態(tài)"U"或(l，l)中的一些及"中間"狀態(tài)(X,O)進(jìn)一步編程為狀態(tài)"A"或(0,1)、 "B"或(0,0)及"C"或(1,0)。具體來說，狀態(tài)"A"是由"U"編程而來且狀態(tài)"B" 及"C"是由"中間"編程而來。在實(shí)施QWP技術(shù)用于狀態(tài)"A"及"B"但非"C"的 情況下，編程最初需要在總計(jì)共五個(gè)狀態(tài)的基本狀態(tài)"A"、 "B"及"C"加上"ALOW" 及"B^w"之間進(jìn)行區(qū)分。在三個(gè)位處于二個(gè)鎖存器的情況中，存在23或九個(gè)可能代碼， 其對(duì)于在所述六個(gè)狀態(tài)之間進(jìn)行區(qū)分來說是綽綽有余。
編程期間的若干階段可隨編程前進(jìn)而出現(xiàn)
"A"完成——在己關(guān)于DA界線而編程驗(yàn)證目標(biāo)為"A"狀態(tài)的頁中的所有單元之后。 此將需要首先完成關(guān)于DAL界線的編程驗(yàn)證。存在四個(gè)狀態(tài)"L"(編程鎖定)、"BL"、 "B" 及"C"需留意。此將需要以兩位代碼表2CT ("A")提供的預(yù)定編碼而存儲(chǔ)兩個(gè)位的兩個(gè)鎖存器。
"B"完成一一在己關(guān)于DB界線而編程驗(yàn)證目標(biāo)為"B"狀態(tài)的頁中的所有單元之后。 此將需要首先完成關(guān)于dbl界線的編程驗(yàn)證。存在四個(gè)狀態(tài)"L"、 "Al/'、 "A"及"C" 需留意。此將需耍以兩位代碼表2CT("B")提供的預(yù)定編碼而存儲(chǔ)兩個(gè)位的兩個(gè)鎖存器。
"C"完成一一在已關(guān)于Dc界線而編程驗(yàn)證目標(biāo)為"C"狀態(tài)的頁中的所有單元之后。 存在五個(gè)狀態(tài)"L"、 "AL"、 "A"、 "BL"及"B"需留意。此將需要以三位代碼表3CT("C") 提供的預(yù)定編碼而存儲(chǔ)三個(gè)位的三個(gè)鎖存器。
"A" + "B"完成——在已分別關(guān)于da界線及db界線而編程驗(yàn)證目標(biāo)為"A"狀態(tài) 及"B"狀態(tài)的頁中的所有單元之后。存在兩個(gè)狀態(tài)"L"及"C"需留意。此將需要以 一位代碼表1CT ("A" + "B")提供的預(yù)定編碼而存儲(chǔ)一位的一鎖存器。
"a" + "c"完成——在已分別關(guān)于Da界淺及Dc界線而編程驗(yàn)證目標(biāo)為"a"狀態(tài) 及"C"狀態(tài)的頁中的所有單元之后。存在三個(gè)狀態(tài)"L"、 "Bl"及"B"需留意。此將 需要以兩位代碼表2CT ("a" + "c")提供的預(yù)定編碼而存儲(chǔ)兩個(gè)位的兩個(gè)鎖存器。
"B" + "C"完成——在己分別關(guān)丁- Ds界線及Dc界線而編程驗(yàn)證目標(biāo)為"B"狀態(tài) 及"C"狀態(tài)的頁中的所有單元之后。存在三個(gè)狀態(tài)"L"、 "AL"及"A"需留意。此將 需要以兩位代碼表2CT ("B" + "C")提供的預(yù)定編碼而存儲(chǔ)兩個(gè)位的兩個(gè)鎖存器。
"a" + "b" + "C"完成——在已分別關(guān)于DA界線、DB界線及Dc界線而編程驗(yàn)證 目標(biāo)為"A"狀態(tài)、"B"狀態(tài)及"C"狀態(tài)的頁中的所有單元之后。已編程驗(yàn)證頁的所有 目標(biāo)狀態(tài)a完成對(duì)所述頁的編程。將不需要鎖存器。
圖23為上部頁或全序列編程的示意性時(shí)序圖，其說明將下一頁編程數(shù)據(jù)加載到未使 用的數(shù)據(jù)鎖存器中的后臺(tái)操作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心的活 動(dòng)。
當(dāng)上部頁數(shù)據(jù)的第N頁待寫入時(shí)，必須參考先前編程的下部頁數(shù)據(jù)。先前編程的下 部頁已鎖存于每一讀取/寫入模塊的DL2中。關(guān)于上部頁數(shù)據(jù)的第N頁，主機(jī)最初向存
儲(chǔ)器發(fā)布寫入命令以將所述頁數(shù)據(jù)寫入到指定地址。此后為將待經(jīng)編程的所述頁數(shù)據(jù)發(fā) 送到存儲(chǔ)器。經(jīng)由1/0總線將編程數(shù)據(jù)切入且將其鎖存到每一讀取/寫入模塊的DL0中。 因此，I/O總線在此切入周期(例如可具有300 )j s的持續(xù)時(shí)問)期間暫時(shí)忙碌。
上部頁或全序列編程為多狀態(tài)的，其中狀態(tài)"A"、 "B"及"C"分別由DA、 Db及 Dc劃界(見圖20C)。施加到字線的每一編程脈沖由讀回或編程驗(yàn)證跟隨以確定單元是否 已達(dá)到表示編程數(shù)據(jù)的目標(biāo)狀態(tài)。如圖22中所示，在編程期間需要的鎖存器的數(shù)目關(guān)于編程已進(jìn)行到何階段而變化。 舉例來說，最初使用所有三個(gè)鎖存器。當(dāng)已編程驗(yàn)證所有"A"狀態(tài)("A"完成)時(shí)， 在后續(xù)編程期間存儲(chǔ)器核心僅需要兩個(gè)鎖存器(例如，DL2及DL1)以存儲(chǔ)四個(gè)可能狀 態(tài)。此使得一鎖存器(例如，DL0)空閑以用于高速緩存操作。
在核心處的編程繼續(xù)的同時(shí)，空閑的鎖存器及空閑的I/O總線可用于設(shè)立下一頁編 程數(shù)據(jù)。主機(jī)可發(fā)布另一命令以寫入第N+l頁數(shù)據(jù)(下部頁數(shù)據(jù))且經(jīng)由I/0總線切換 數(shù)據(jù)以鎖存于空閑的鎖存器DLO中。以此方式， 一旦核心完成編程第N頁，其即可開始 對(duì)第N+l頁進(jìn)行編程而無需等待另一 300 ^而使數(shù)據(jù)切入。將相同考慮應(yīng)用于如圖22 所示存在至少一空閑的鎖存器的其它編程階段中。
另一可能性為當(dāng)編程進(jìn)入僅需一鎖存器以進(jìn)行操作且因此具有兩個(gè)空閑的鎖存器用 于高速緩存操作的階段時(shí)。舉例來說，如圖22所示，此發(fā)生于已編程驗(yàn)證"A"及"B" 狀態(tài)兩者時(shí)。在此點(diǎn)處，兩個(gè)鎖存器可用。如果為了加載(N+l)下部頁數(shù)據(jù)而用盡一 鎖存器，則剩余一者可用以加載(N+2)上部或下部頁數(shù)據(jù)。
如果第N+l頁為通常屬于相同頁單元或字線的上部頁，則在優(yōu)選實(shí)施例中，必須保 留最后空閑的鎖存器以最佳化上部頁的后續(xù)編程。這是由于"快速通過寫入"("QPW") 編程算法(在早先章節(jié)中提及)的實(shí)施要求額外鎖存器以存儲(chǔ)一或兩個(gè)旗標(biāo)來指示是否 已將單元編程為接近于目標(biāo)狀態(tài)。
如果第N+l頁為屬于單元或字線的另一頁的另一下部頁，則可視情況使用最后吟:閑 的鎖存器以在主機(jī)提出的情況下對(duì)另一第N+2 (下部或上部)頁數(shù)據(jù)進(jìn)行高速緩存。
根據(jù)本發(fā)明的一方面，當(dāng)寫入操作的多個(gè)階段關(guān)于待跟蹤的狀態(tài)的數(shù)目而變化時(shí)， 階段相關(guān)的編碼啟用對(duì)可用數(shù)據(jù)鎖存器的有效利用，從而允許最大量的剩余鎖存器用于 后臺(tái)高速緩存操作。
圖24為說明根據(jù)本發(fā)明的一般實(shí)施例的與當(dāng)前多階段存儲(chǔ)器操作同時(shí)發(fā)生的鎖存 器操作的流程圖。
步驟600:開始操作具有一具有可尋址的存儲(chǔ)器單元頁的存儲(chǔ)器陣列的存儲(chǔ)器。
步驟610:向經(jīng)尋址的頁的每一存儲(chǔ)器單元提供一組具有鎖存預(yù)定數(shù)目的位的能力
的數(shù)據(jù)鎖存器。
存錄器,^/^游^諒多,虔存錄器凝^r
步驟620:對(duì)存儲(chǔ)器陣列執(zhí)行當(dāng)前存儲(chǔ)器操作，所述存儲(chǔ)器操作具有一個(gè)或一個(gè)以 上階段，每一階段與一組預(yù)定操作狀態(tài)相關(guān)聯(lián)。邀1存資必,皮淑關(guān)游潔^,釋,錄'存器
步驟622:為每一階段提供一階段相關(guān)的編碼，以使得對(duì)于階段中的至少一些來說， 其一組操作狀態(tài)以大致最小量的位編碼從而有效地利用所述組數(shù)據(jù)鎖存器且釋放一子組 空閑數(shù)據(jù)鎖存器。
廚好發(fā)主游錄存器凝伊
步驟624:與當(dāng)前存儲(chǔ)器操作同時(shí)地以與對(duì)存儲(chǔ)器陣列進(jìn)行的一個(gè)或一個(gè)以上后續(xù) 存儲(chǔ)器操作相關(guān)的數(shù)據(jù)對(duì)所述子組空閑數(shù)據(jù)鎖存器執(zhí)行操作。 當(dāng)前編程期間的讀取中斷
圖25為下部頁編程的示意性時(shí)序圖，其說明使用可用鎖存器而進(jìn)行的讀取中斷操 作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心的活動(dòng)。
在第N頁數(shù)據(jù)待寫入時(shí)，主機(jī)最初向存儲(chǔ)器發(fā)布寫入命令以將所述頁數(shù)據(jù)寫入到指 定地址。此后為將待經(jīng)編程的所述頁數(shù)據(jù)發(fā)送到存儲(chǔ)器。經(jīng)由I/O總線將編程數(shù)據(jù)切入 且將其鎖存到每一讀取/寫入模塊的DL2中(見圖13及圖14)。因此，1/0總線在此切入 周期(例如可具有300 )as的持續(xù)時(shí)間)期間暫時(shí)忙碌。
下部頁編程為二進(jìn)制的且僅需在如通過DA閾值電平劃界的"U"狀態(tài)與"中間狀態(tài)" (見圖20A)之間區(qū)分。施加到字線的每一編程脈沖由讀回或編程驗(yàn)證跟隨以確定單元是 否已達(dá)到表示編程數(shù)據(jù)的目標(biāo)狀態(tài)。在此情形下，編程驗(yàn)證為關(guān)于DA的("pvfyA")。因 此，僅需要來自每一讀取/寫入模塊的一鎖存器以存儲(chǔ)每一單元的一位。
關(guān)于數(shù)據(jù)鎖存器，含有編程數(shù)據(jù)的DL2有效地用于發(fā)生于存儲(chǔ)器陣列或存儲(chǔ)器核心 中的當(dāng)前下部位編程操作。因此，正由核心使用的鎖存器的數(shù)目為一，而另兩個(gè)鎖存器 (B卩DL0及DL1)仍為閑置的。
在核心處的編程繼續(xù)的同時(shí)，兩個(gè)閑置的鎖存器及空閑的1/0總線可用于讀取操作。 讀取操作需要已由當(dāng)前編程操作先占的存儲(chǔ)器核心(即，存儲(chǔ)器陣列)自身中的感測。 然而，讀取操作的實(shí)際感測階段通常遠(yuǎn)遠(yuǎn)短于編程操作(通常為編程時(shí)間的十分之一 )， 從而可中斷后者而插入感測操作而不引起性能的較大損失。在感測之后，將讀取數(shù)據(jù)鎖 存于空閑數(shù)據(jù)鎖存器中的一者或一者以上中。用戶接著可將讀取數(shù)據(jù)切出到I/O總線。 此處可節(jié)省時(shí)間，因?yàn)槠渑c存儲(chǔ)器陣列中的編程操作同時(shí)發(fā)生。
因此，在對(duì)下部頁進(jìn)行編程的同時(shí)，主機(jī)可發(fā)布讀取命令以中斷編程同時(shí)應(yīng)暫停的 要求將編程狀態(tài)保存于數(shù)據(jù)鎖存器中。感測另一頁數(shù)據(jù)目J每其鎖存于兩個(gè)空閑鎖存器中 的一者(如DL0)中。接著編程可以所存儲(chǔ)的編程狀態(tài)而恢復(fù)。在存儲(chǔ)器陣列仍由恢復(fù)的編程所占據(jù)的同時(shí)可將數(shù)據(jù)鎖存器中的讀取數(shù)據(jù)切出到I/O總線。
如早先所描述，在四狀態(tài)(2位)存儲(chǔ)器的實(shí)例中，對(duì)于所述頁的每一存儲(chǔ)器單元 來說優(yōu)選鎖存器數(shù)目為三。僅需要用以存儲(chǔ)下部頁編程數(shù)據(jù)的一鎖存器用于下部頁編程。 此留下兩個(gè)空閑鎖存器。在通常的讀取操作中僅需一個(gè)空閑鎖存器來鎖存經(jīng)感測的數(shù)據(jù) 位。在優(yōu)選先行("LA")讀取操作中，需要兩個(gè)空閑鎖存器。將在稍后章節(jié)中對(duì)此進(jìn)行 更詳細(xì)描述。
圖26為上部頁編程的示意性時(shí)序圖，其說明使用可用鎖存器而進(jìn)行的讀取中斷操 作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心的活動(dòng)。已結(jié)合圖23描述了多 階段編程，其導(dǎo)致在不同階段期間不同數(shù)目的空閑的數(shù)據(jù)鎖存器可用。舉例來說，在巳 對(duì)狀態(tài)"A"進(jìn)行編程驗(yàn)證之后， 一個(gè)數(shù)據(jù)鎖存器空閑，且在已對(duì)狀態(tài)"A"及狀態(tài)"B" 進(jìn)行編程驗(yàn)證之后，兩個(gè)數(shù)據(jù)鎖存器空閑。
因此，在已對(duì)狀態(tài)"A"進(jìn)行編程驗(yàn)證之后，.單一空閑鎖存器可用以鎖存從常規(guī)讀取 感測的數(shù)據(jù)。另一方面，如果已對(duì)狀態(tài)"A"及狀態(tài)"B"進(jìn)行編程驗(yàn)證，則兩個(gè)可用鎖 存器將能夠支持上文所解釋的LA讀取。
對(duì)多個(gè)經(jīng)高速緩存命令的管理
需管理同時(shí)發(fā)生的存儲(chǔ)器操作以支持高速緩存操作，其中在存儲(chǔ)器的核心中正執(zhí)行 一個(gè)存儲(chǔ)器操作，同時(shí)于數(shù)據(jù)鎖存器處高速緩存或經(jīng)由I/O總線轉(zhuǎn)移用于額外未決存儲(chǔ)
器操作的數(shù)據(jù)。常規(guī)存儲(chǔ)器裝置通常不具有足夠數(shù)目的+:閑數(shù)據(jù)鎖存器來執(zhí)行高速緩存 操作。即使其具有足夠數(shù)目的空閑數(shù)據(jù)鎖存器，仍僅在己完成當(dāng)前存儲(chǔ)器操作之后執(zhí)行 未決存儲(chǔ)器操作(其數(shù)據(jù)正被高速緩存)。
圖27說明與典型存儲(chǔ)器操作相關(guān)聯(lián)的信息的封裝。當(dāng)請求存儲(chǔ)器執(zhí)行存儲(chǔ)器操作
時(shí)，其接收表示指定存儲(chǔ)器操作開始的前命令。此后為存儲(chǔ)器陣列中操作將要發(fā)牛的地 址。在擦除操作的情形下，地址為待擦除的存儲(chǔ)器單元的塊。在編程或讀取操作的情形 下，地址為待操作的存儲(chǔ)器單元的頁。如果所指定的操作為編程操作，則將供應(yīng)編程數(shù) 據(jù)以加載到數(shù)據(jù)鎖存器中。當(dāng)編程數(shù)據(jù)處于適當(dāng)位置時(shí)，將發(fā)布執(zhí)行命令以關(guān)于可用編 程數(shù)據(jù)而執(zhí)行編程操作。如果所指定的操作為讀取操作，則將不向存儲(chǔ)器發(fā)送數(shù)據(jù)。將 發(fā)布執(zhí)行命令以執(zhí)行讀取操作。將感測經(jīng)尋址的存儲(chǔ)器單元的頁且將把經(jīng)感測的數(shù)據(jù)鎖
存于數(shù)據(jù)鎖存器中以最后經(jīng)由1/0總線切出。
圖28說明支持簡單高速緩存操作的常規(guī)存儲(chǔ)器系統(tǒng)。存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器 8，其經(jīng)由存儲(chǔ)器控制器8而控制存儲(chǔ)器芯片301。存儲(chǔ)器芯片具有由芯片上主機(jī)接口/控制電路310控制的存儲(chǔ)器陣列100?？刂齐娐钒ü芾泶鎯?chǔ)器陣列的基本存儲(chǔ)器操作 的狀態(tài)機(jī)。主機(jī)6經(jīng)由執(zhí)行例如映射及維護(hù)的較高級(jí)存儲(chǔ)器功能的存儲(chǔ)器控制器8而嚙 合存儲(chǔ)器系統(tǒng)。
狀態(tài)信號(hào)就緒/忙碌*允許主機(jī)或存儲(chǔ)器控制器在存儲(chǔ)器芯片不忙碌時(shí)請求存儲(chǔ)器操 作。將所請求的存儲(chǔ)器操作保持于緩沖器322中且釋放到狀態(tài)機(jī)312以在狀態(tài)機(jī)不執(zhí)行 另一存儲(chǔ)器操作時(shí)執(zhí)行。舉例來說，在存儲(chǔ)器陣列中由狀態(tài)機(jī)控制而執(zhí)行存儲(chǔ)器操作 MEMOP0。如果存在可用的空閑數(shù)據(jù)鎖存器，則將向控制器發(fā)信號(hào)以允許將未決存儲(chǔ)器 操作MEM OP1發(fā)送到存儲(chǔ)器芯片且在緩沖器322中經(jīng)緩沖。同時(shí)，將與MEM 0P1相 關(guān)聯(lián)的數(shù)據(jù)切入存儲(chǔ)器芯片且鎖存到數(shù)據(jù)鎖存器中。MEMOP0—完成執(zhí)行，狀態(tài)機(jī)即釋 放緩沖器中的MEM 0P1以開始其執(zhí)行。因此，在常規(guī)存儲(chǔ)器系統(tǒng)中，在完成當(dāng)前存儲(chǔ) 器操作之后執(zhí)行未決存儲(chǔ)器操作。
在圖28所示的實(shí)例中，每一命令在其可開始執(zhí)行之前必須等待直到最后一個(gè)完成， 但其數(shù)據(jù)在最后一個(gè)的執(zhí)行期間經(jīng)高速緩存。因此，在MEM OP0執(zhí)行于存儲(chǔ)器核心中 的同時(shí)，與MEM 0P1相關(guān)聯(lián)的數(shù)據(jù)1正被鎖存。MEM 0P1將在完成MEM OP0之后作 用于經(jīng)高速緩存的數(shù)據(jù)l。類似地，在MEM 0P1執(zhí)行于存儲(chǔ)器核心中的同時(shí)，與MEM OP2相關(guān)聯(lián)的數(shù)據(jù)2正被鎖存。此方案阻礙加載同一字線的下部及上部邏輯頁及有效地 在同 一編程操作中編程多個(gè)位的可能性。
存在影響編程操作(尤其對(duì)于連續(xù)編程)的性能的兩個(gè)因素。第一個(gè)關(guān)于加載編程 數(shù)據(jù)的時(shí)間。隨著快閃存儲(chǔ)器容量變得較大，其頁大小也隨每一新生代而增加。待被編 程的較大頁數(shù)據(jù)因此占用較長時(shí)間來加載到數(shù)據(jù)鎖存器中。為了增大編程性能，需要將 數(shù)據(jù)加載時(shí)間藏于別處。此通過在存儲(chǔ)器核心于前臺(tái)中忙于一編程操作但使其數(shù)據(jù)鎖存 器及1/0總線閑置的同時(shí)在后臺(tái)中高速緩存盡可能多的編程數(shù)據(jù)而完成。
本發(fā)明的一特征為通過在編程期間于后臺(tái)中將較多頁加載到數(shù)據(jù)鎖存器以使得數(shù)據(jù) 鎖存器一可用即被用于高速緩存未決編程數(shù)據(jù)而處理第一因素。此包括允許在同一前臺(tái) 操作期間于后臺(tái)中高速緩存與一個(gè)以上命令相關(guān)聯(lián)的數(shù)據(jù)。
針對(duì)編程性能的第二因素關(guān)于編程一頁(尤其對(duì)于編程具有同一字線的多位單元的 頁)的時(shí)間。如之前所述，可將多位單元的頁作為個(gè)別單位頁的集合而處理。舉例來說， 可將2位頁作為兩個(gè)稍微獨(dú)立的單位頁(即下部位頁及上部位頁)而對(duì)其進(jìn)行編程及讀 取。具體來說，下部位頁的編程數(shù)據(jù)一可用即可對(duì)下部位頁進(jìn)行編程。在第二遍中將上 部位頁編程到存儲(chǔ)器單元的同一頁且所述編程視已編程于單元中的下部頁的值而定。以此方式，可在兩個(gè)不同時(shí)間于兩個(gè)單獨(dú)的遍中對(duì)兩個(gè)位進(jìn)行編程。然而，較為有效且較 為準(zhǔn)確的方式(具有較少編程干擾)為在稱作"所有位"或"全序列"的編程中在單遍 中編程兩個(gè)位。此僅在所有數(shù)據(jù)位在編程期間可用的情況下為可能的。因此，在實(shí)際上， 如果所有位可用，則優(yōu)選地執(zhí)行所有位編程。另一方面，如果僅下部頁數(shù)據(jù)可用，則將 首先對(duì)下部頁進(jìn)行編程。稍后如果屬于同一字線的上部頁數(shù)據(jù)變得可用，則將在第二遍 中對(duì)所述頁的單元進(jìn)行編程?；蛘?，如果上部頁數(shù)據(jù)在下部頁編程完成之前變得可用， 則將需要停止下部頁編程且替代地轉(zhuǎn)為執(zhí)行所有位編程。
圖28所示的方案將不支持在后臺(tái)中將一個(gè)以上命令排隊(duì)且因此不支持高速緩存一 個(gè)以上頁的數(shù)據(jù)。此外，其無法處理以下情形下部頁編程過早終止且在所有位變得可 用時(shí)替代地轉(zhuǎn)為執(zhí)行不同的"所有位"編程。
本發(fā)明的另一特征為通過允許高速緩存對(duì)于所有位編程為必要的所有位以使得所有 位編程可發(fā)生而處理第二因素。此外，命令隊(duì)列管理器管理多個(gè)未決命令且允許特定命 令(視其相關(guān)聯(lián)的數(shù)據(jù)的狀態(tài)而定)在完成之前終止以有利于下一未決命令。
本發(fā)明的兩個(gè)特征合作以通過高速緩存較多編程數(shù)據(jù)及允許使用較為有效的編程算 法而增強(qiáng)編稈性能。
根據(jù)本發(fā)明的一方面，nj—在將其它多個(gè)未決存儲(chǔ)器操作排隊(duì)的同時(shí)執(zhí)行當(dāng)前存儲(chǔ)器 操作。此外，當(dāng)滿足特定條件時(shí)，所述命令中用于個(gè)別操作的一些命令可合并到組合操 作中。在一情形中，當(dāng)滿足條件以將隊(duì)列中的多個(gè)未決存儲(chǔ)器操作中的一者或一者以上 與在執(zhí)行中的當(dāng)前存儲(chǔ)器操作合并時(shí)，當(dāng)前存儲(chǔ)器操作終止且由對(duì)經(jīng)合并操作的操作而 替代。在另一情形中，當(dāng)滿足條件以合并隊(duì)列中的多個(gè)未決存儲(chǔ)器操作中的兩者或兩者 以上時(shí)，對(duì)經(jīng)合并操作的操作將在處于執(zhí)行中的當(dāng)前操作完成之后開始。
一個(gè)實(shí)例為在編程共享一共用字線的若干存儲(chǔ)器單元的多位頁中?？蓪⒍鄠€(gè)位中的 每一者視作形成二進(jìn)制邏輯頁的位。以此方式，2位存儲(chǔ)器單元的頁將具有下部邏輯頁 及上部邏輯頁。3位存儲(chǔ)器單元的頁將具有另外一中部邏輯頁?？蓡为?dú)對(duì)每一二進(jìn)制邏 輯頁進(jìn)行編程。因此，對(duì)于2位存儲(chǔ)器單元來說，可在第一遍中對(duì)下部邏輯頁進(jìn)行編程 且在第二遍中對(duì)上部邏輯頁進(jìn)行編程?；蛘咔腋鼮閮有У兀绻?個(gè)位的編程數(shù)據(jù)可用， 則優(yōu)選地在單遍中對(duì)多位頁進(jìn)行編程。
視有多少編程數(shù)據(jù)位可用而定，對(duì)于多個(gè)二進(jìn)制編程或經(jīng)合并且單遍多位編程來說 若干情況為可能的。理想地，如果所有位在編程之前可用，則在單遍中對(duì)存儲(chǔ)器單元的 多位頁進(jìn)行編程。如早先所描述，如果僅下部邏輯頁編程數(shù)據(jù)可用，則對(duì)下部邏輯頁的單位編程可開始。隨后，當(dāng)上部邏輯頁編程數(shù)據(jù)可用時(shí)，可在第二遍中對(duì)存儲(chǔ)器單元的 同一頁進(jìn)行編程。另一可能性為上部頁數(shù)據(jù)在下部頁編程完成之前變得可用。在所述情 形下，為了利用較為有效的單遍多位或"全序列"編程，終止下部頁編程且用多位編程 替代。其好像合并或組合對(duì)于下部邏輯頁與上部頁的編程。
對(duì)于具有多位單位的存儲(chǔ)器，由主機(jī)發(fā)送的邏輯編程數(shù)據(jù)的頁可為下部、上部或一
些其它中間邏輯頁的混合物。因此， 一般來說，需要高速緩存數(shù)據(jù)鎖存器將允許的盡可 能多的編程數(shù)據(jù)的頁。此將增大邏輯頁屬于存儲(chǔ)器單元的同一頁以執(zhí)行多位編程的合并 可能性。
圖29為說明多個(gè)存儲(chǔ)器操作的排隊(duì)及可能合并的流程圖。向具有核心陣列及用于鎖 存與陣列的經(jīng)尋址的頁相關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)鎖存器的存儲(chǔ)器應(yīng)用用于管理多個(gè)存儲(chǔ)器操 作的算法。
步驟710:提供一先進(jìn)先出隊(duì)列以對(duì)待執(zhí)行于核心陣列中的傳入的存儲(chǔ)器操作進(jìn)行 排序。
步驟720:無論何時(shí)數(shù)據(jù)鎖存器可用于高速緩存?zhèn)魅氲拇鎯?chǔ)器操作的數(shù)據(jù)時(shí)接受傳 入的存儲(chǔ)器操作進(jìn)入隊(duì)列。
步驟730:確定正執(zhí)行于核心陣列中的存儲(chǔ)器操作是否可潛在地與隊(duì)列中的存儲(chǔ)器 操作中的任一者合并。如果其潛在地可合并，則前進(jìn)到步驟740，否則前進(jìn)到步驟750。
(就"潛在可合并"來說，其意味著可在單遍中對(duì)與存儲(chǔ)器單元的同一頁相關(guān)聯(lián)的至 少兩個(gè)邏輯頁一同進(jìn)行編程。舉例來說，在具有2位存儲(chǔ)器單元的存儲(chǔ)器中，分別用以 編程下部邏輯頁與編程上部邏輯頁的兩個(gè)操作潛在地可合并。類似地，在具有3位存儲(chǔ) 器單元的存儲(chǔ)器中，用以編程下部邏輯頁與中間頁的操作潛在地可合并。同樣，用于下 部、中間及上部邏輯頁的編程操作潛在地可合并。返回到2位單元的實(shí)例，如果下部邏 輯頁正在核心陣列中處于執(zhí)行中，則其在下一編程是編程屬于存儲(chǔ)器單元的同一頁的上 部邏輯頁的情況下與來自隊(duì)列未決的下一編程操作潛在地可合并。另一方面，如果上部 頁正在核心陣列中處于執(zhí)行中，則其并非潛在可合并的，因?yàn)榇幎挼南乱晃礇Q頁將必 須來自于存儲(chǔ)器單元的不同頁。類似考慮應(yīng)用于存儲(chǔ)器操作為讀取操作的情況中)。
歩驟740:無論何時(shí)來自隊(duì)列的下一個(gè)或一個(gè)以上存儲(chǔ)器操作5核心陣列中的存儲(chǔ) 器操作可合并時(shí)，
終止核心中對(duì)存儲(chǔ)器操作的執(zhí)行且開始替代地執(zhí)行經(jīng)合并的存儲(chǔ)器操作 否則在執(zhí)行來自隊(duì)列的下一存儲(chǔ)器操作之前等待直到核心中存儲(chǔ)器操作完成。前進(jìn)到步 驟720。
(就"可合并"來說，其意味著滿足可合并性的條件。在此情形下，下部及上部邏輯 頁的編程數(shù)據(jù)在其經(jīng)鎖存于數(shù)據(jù)鎖存器中之后可用。類似地，"合并的存儲(chǔ)器操作"將對(duì) 應(yīng)于一同編程或感測下部及上部邏輯頁)。
步驟750:等待直到核心中的存儲(chǔ)器操作完成；及
無論何時(shí)來自隊(duì)列的下兩個(gè)或兩個(gè)以上存儲(chǔ)器操作可合并時(shí)，在核心陣列中執(zhí)行經(jīng) 合并的存儲(chǔ)器操作； 否則
在核心陣列中執(zhí)行來自隊(duì)列的下一存儲(chǔ)器操作。前進(jìn)到步驟720。
通過提供由存儲(chǔ)器操作隊(duì)列管理器控制的存儲(chǔ)器操作隊(duì)列而完成對(duì)多個(gè)命令的管
理。優(yōu)選地將存儲(chǔ)器操作隊(duì)列管理器實(shí)施為狀態(tài)機(jī)中控制存儲(chǔ)器陣列中的存儲(chǔ)器操作的
執(zhí)行的模塊。
圖30說明并入有存儲(chǔ)器操作隊(duì)列及存儲(chǔ)器操作隊(duì)列管理器的優(yōu)選芯片上矜:制電路 的示意性框圖。芯片上控制電路310'包括用來控制存儲(chǔ)器陣列100 (也見圖28)的基本 操作的有限狀態(tài)機(jī)312'。通過先進(jìn)先出堆棧存儲(chǔ)器而實(shí)施存儲(chǔ)器操作隊(duì)列330以保持任 何傳入的存儲(chǔ)器操作請求。通常，從主機(jī)或存儲(chǔ)器控制器(見圖28)發(fā)布存儲(chǔ)器操作請 求。
將存儲(chǔ)器操作隊(duì)列管理器332實(shí)施為狀態(tài)機(jī)312'中的一模塊以管理多個(gè)未決及執(zhí)行 的存儲(chǔ)器操作。隊(duì)列管理器332基本上調(diào)度隊(duì)列330中待釋放到狀態(tài)機(jī)312'中以執(zhí)行的 未決存儲(chǔ)器操作。
當(dāng)將例如MEM OP0的存儲(chǔ)器操作從隊(duì)列釋放到狀態(tài)機(jī)的程序寄存器324中時(shí)，將 在存儲(chǔ)器陣列上由狀態(tài)機(jī)控制而執(zhí)行MEMOP0。在任何時(shí)候，狀態(tài)機(jī)均知曉可用的空閑 數(shù)據(jù)鎖存器的數(shù)目且此狀態(tài)經(jīng)由信號(hào)就緒/忙碌*而傳達(dá)到主機(jī)/存儲(chǔ)器控制器。如果一個(gè) 或一個(gè)以上空閑的數(shù)據(jù)鎖存器可用，則主機(jī)將能夠請求例如編程或讀取的額外存儲(chǔ)器操 作。因此容許由主機(jī)發(fā)送的MEM 0P1、 MEM OP2等等進(jìn)入隊(duì)列330。將通過卩J用的空 閑數(shù)據(jù)存儲(chǔ)器的數(shù)目而確定隊(duì)列中存儲(chǔ)器操作的最大數(shù)目。
當(dāng)存儲(chǔ)器操作在隊(duì)列330中處于未決狀態(tài)時(shí)，隊(duì)列管理器332將控制未決存儲(chǔ)器操 作從隊(duì)列330向狀態(tài)機(jī)中的程序寄存器324的釋放。此外，其確定是否存儲(chǔ)器操作中的 任一者可合并到如結(jié)合圖29而描述的組合操作中。在隊(duì)列中的兩個(gè)或兩個(gè)以上的操作可合并的情形下，隊(duì)列管理器332將從隊(duì)列330釋放所述可合并操作且將在狀態(tài)機(jī)中的當(dāng) 前操作完成執(zhí)行之后由狀態(tài)機(jī)312'執(zhí)行組合的操作。在隊(duì)列中的一個(gè)或一個(gè)以上操作可 與正由狀態(tài)機(jī)執(zhí)行的操作合并的情形下，隊(duì)列管理器將使得狀態(tài)機(jī)終止當(dāng)前執(zhí)行的操作 且替代地執(zhí)行組合的操作。因此，存儲(chǔ)器操作管理器332與狀態(tài)機(jī)312'的剩余部分協(xié)作 以調(diào)度且(可能地)合并多個(gè)存儲(chǔ)器操作。
已將本發(fā)明描述為使用具有2位存儲(chǔ)器的實(shí)例。只要在當(dāng)前存儲(chǔ)器操作期間釋放數(shù) 據(jù)鎖存器，即可使用其以高速緩存更多數(shù)據(jù)用于任何未決存儲(chǔ)器操作。此將允許將更多 數(shù)據(jù)位加載到可用數(shù)據(jù)鎖存器中以及增加合并存儲(chǔ)器操作的可能性。所屬領(lǐng)域的技術(shù)人 員將易于能夠?qū)邇涌筛髯源鎯?chǔ)兩個(gè)以上數(shù)據(jù)位的單元的存儲(chǔ)器(例如，3位或4位存 儲(chǔ)器)應(yīng)用相同原理。舉例來說，在3位存儲(chǔ)器中，可將存儲(chǔ)器的頁視作具有二個(gè)個(gè)別 位頁，即下部、中部及上部位頁。可在存儲(chǔ)器單元的同一頁上于不同時(shí)間個(gè)別地對(duì)所述 頁進(jìn)行編程。或者，所有三個(gè)位在可用時(shí)可以所有位編程模式而一同經(jīng)編程。此要求將 高速緩存編程命令排隊(duì)用于許多頁。在2位存儲(chǔ)器中，可在全序列轉(zhuǎn)換為可能時(shí)一同執(zhí) 行兩個(gè)編程命令。類似地，在3位存儲(chǔ)器中，三個(gè)連續(xù)編程命令可在轉(zhuǎn)換為所有位或全 序列模式時(shí)一同經(jīng)執(zhí)行。又，命令隊(duì)列管理器將跟蹤哪一命令已完成或終止且哪一者為 下一待執(zhí)行的。以此方式，在編程期間到達(dá)特定存儲(chǔ)器狀態(tài)里程碑時(shí)， 一些數(shù)據(jù)鎖存器 得以釋放且可有效地用于高速緩存未決編程數(shù)據(jù)。
擦除期間的高速緩存操作——后臺(tái)讀取及寫入操作
擦除操作的等待時(shí)間為快閃存儲(chǔ)系統(tǒng)的整體性能開銷的主耍組成部分中的一者。舉 例來說，擦除操作的周期可能比編程操作的周期長四或五倍且比讀取操作的周期長十倍。 為了改進(jìn)快閃存儲(chǔ)器的性能，例如高速緩存操作的后臺(tái)操作變得非常重要以利用等待擦 除操作結(jié)束的時(shí)間。本發(fā)明將在存儲(chǔ)器由存儲(chǔ)器核心中的擦除操作占用而忙碌時(shí)利用數(shù) 據(jù)鎖存器及I/O總線。舉例來說，可與擦除操作同時(shí)執(zhí)行用于下一編程操作的數(shù)據(jù)或從 讀取操作輸出的數(shù)據(jù)。以此方式，當(dāng)下一編程或讀取操作確實(shí)發(fā)生時(shí)，所述操作的數(shù)據(jù) 輸入或輸出部分已完成，從而減少編程或讀取等待時(shí)間且增加性能。
可以許多方式而實(shí)施擦除操作。美國專利第5,172,338號(hào)中揭示的一方法通過交替擦 除脈沖繼之以驗(yàn)證而擦除。 一旦對(duì)單元進(jìn)行了擦除驗(yàn)證，即禁止其不受進(jìn)一步擦除脈沖 的影響。另一擦除操作(優(yōu)選地用于NAND存儲(chǔ)器)包括兩個(gè)階段。在第一階段中，存 在通過將電荷從存儲(chǔ)器單元的電荷元件移除到預(yù)定"擦除"或"接地"狀態(tài)以下的某一 閾值電平而進(jìn)行的擦除。在第二階段中，通過一系列關(guān)于預(yù)定"擦除"閾值的軟編程/驗(yàn)證而將經(jīng)擦除的單元的閾值值收緊為處于適當(dāng)界定的閾值分布內(nèi)。
根據(jù)本發(fā)明的一般方面，在擦除操作發(fā)生的同時(shí)，任何空閑的數(shù)據(jù)鎖存器均用以高 速緩存與另一未決存儲(chǔ)器操作相關(guān)的數(shù)據(jù)。
圖31為說明擦除操作期間在后臺(tái)中的高速緩存操作的示意性流程圖。
步驟760:向經(jīng)尋址的頁的每一存儲(chǔ)器單元提供一組具有鎖存預(yù)定數(shù)目的位的能力 的數(shù)據(jù)鎖存器。
步驟770:對(duì)指定組的頁執(zhí)行擦除操作。
步驟780:與擦除操作同時(shí)地以與對(duì)于存儲(chǔ)器陣列進(jìn)行的一個(gè)或一個(gè)以上后續(xù)存儲(chǔ) 器操作相關(guān)的數(shù)據(jù)對(duì)所述組數(shù)據(jù)鎖存器執(zhí)行操作。
根據(jù)本發(fā)明的一方面，在擦除操作發(fā)生的同時(shí)，經(jīng)由I/O總線而將用于未決編程操 作的編程數(shù)據(jù)加載到數(shù)據(jù)鎖存器中。具體來說，在擦除操作的第一階段期間移除電荷時(shí)， 所有數(shù)據(jù)鎖存器均可用于高速緩存編程數(shù)據(jù)。在擦除操作的第二階段期間軟編程發(fā)生時(shí)， 除一數(shù)據(jù)鎖存器之外的所有數(shù)據(jù)鎖存器可用于高速緩存編程數(shù)據(jù)，因?yàn)樾枰獢?shù)據(jù)鎖存器 中的一者來存儲(chǔ)成功驗(yàn)證軟編程之后所述位置處的編程鎖定狀況。如果存儲(chǔ)器架構(gòu)支持 每單元2個(gè)位，則存在至少2個(gè)數(shù)據(jù)鎖存器，每一位一個(gè)。在優(yōu)選實(shí)施例中，使用額外 數(shù)據(jù)鎖存器以存儲(chǔ)在操作期間出現(xiàn)的特定狀況。因此，視存儲(chǔ)器架構(gòu)而定，對(duì)于2位單 元存在向每 一 單元提供的至少兩個(gè)且優(yōu)選地三個(gè)數(shù)據(jù)鎖存器。所有所述數(shù)據(jù)鎖存器可在 擦除的第一階段期間用于高速緩存用途，且除一者之外的所有所述數(shù)據(jù)鎖存器可在擦除 操作的第二階段期間用丁-高速緩存用途。因此可視擦除階段及存儲(chǔ)器架構(gòu)而將一個(gè)或一 個(gè)以上頁的編程數(shù)據(jù)加載到可用數(shù)據(jù)鎖存器中。
圖32為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明擦除操作的第一擦除 階段期問的編程數(shù)據(jù)加載操作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心的活 動(dòng)。如圖中所示，存儲(chǔ)器核心處的擦除操作包括第一擦除階段，隨后為第二軟編程/驗(yàn)證 階段。
在擦除操作的第一階段期間，存儲(chǔ)器陣列或核心被先占，但數(shù)據(jù)鎖存器及I/O總線 為空閑以用于后臺(tái)操作。在此時(shí)間期間，可經(jīng)由I/O總線而將編程數(shù)據(jù)加載到數(shù)據(jù)鎖存 器中。舉例來說，在對(duì)于每一單元存在三個(gè)數(shù)據(jù)鎖存器的優(yōu)選實(shí)施例中，所有所述鎖存 器在第一擦除階段期間均可用于高速緩存操作。
舉例來說，在第N頁數(shù)據(jù)待'4入時(shí)，主機(jī)最初向存儲(chǔ)器發(fā)布'與'入命令以將所述頁數(shù) 據(jù)寫入到指定地址。此后為將待經(jīng)編稈的所述頁數(shù)據(jù)發(fā)送到存儲(chǔ)器。經(jīng)由I/O總線將編程數(shù)據(jù)切入且將其鎖存到每一讀取/寫入模塊的DL2中(見圖13及圖14)。因此，1/0總 線在此切入周期(例如可具有300 ^的持續(xù)時(shí)間)期間暫時(shí)忙碌。在三個(gè)數(shù)據(jù)鎖存器可 用的情況下，原則上可高速緩存高達(dá)三頁的編程數(shù)據(jù)。舉例來說，在擦除操作進(jìn)行的同 時(shí)可加載第N頁的下部頁部分，或者可順序地加載第N頁的下部及上部頁部分。
圖33為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明擦除操作的軟編程/ 驗(yàn)證階段期間的編程數(shù)據(jù)加載操作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ)器核心 的活動(dòng)。
在擦除操作的第二軟編程/驗(yàn)證階段期間，存儲(chǔ)器陣列或核心也被先占。然而，如上 文所述，除一數(shù)據(jù)鎖存器以外的所有數(shù)據(jù)鎖存器及I/O總線為空閑的?？蓪⒕幊虜?shù)據(jù)加 載到未由擦除操作使用的數(shù)據(jù)鎖存器中。舉例來說，在對(duì)于每一單元存在三個(gè)數(shù)據(jù)鎖存 器的優(yōu)選實(shí)施例中，軟編程/驗(yàn)證操作僅使用鎖存器中的一者。因此仍存在兩個(gè)空閑的鎖 存器可用于高速緩存操作。
舉例來說，在第N頁數(shù)據(jù)待寫入時(shí)，主機(jī)最初向存儲(chǔ)器發(fā)布寫入命令以將所述頁數(shù) 據(jù)寫入到指定地址。此后為將待經(jīng)編程的所述頁數(shù)據(jù)發(fā)送到存儲(chǔ)器。經(jīng)由I/O總線將編 程數(shù)據(jù)切入且將其鎖存到每一讀取/寫入模塊的DL2中(見圖13及圖14)。因此，1/0總 線在此切入周期(例如可具有300 ns的持續(xù)時(shí)間)期間暫時(shí)忙碌。在兩個(gè)數(shù)據(jù)鎖存器可 用的情況下，原則上可高速緩存高達(dá)兩頁的編程數(shù)據(jù)。舉例來說，在擦除操作進(jìn)行的問 時(shí)可加載第N頁的下部頁部分，或者可順序地加載第N頁的下部及上部頁部分。
一般來說，可加載到數(shù)據(jù)鎖存器中的頁的最大數(shù)目依據(jù)存儲(chǔ)器架構(gòu)以及并行編程多 少平面/組及多少芯片/電路小片及數(shù)據(jù)傳送率的速度而變。
根據(jù)本發(fā)明的另一方面，在擦除操作發(fā)生時(shí)，可插入讀取操作且可在擦除操作期間 輸出數(shù)據(jù)鎖存器中的所得讀取數(shù)據(jù)。優(yōu)選地，在不中斷軟編程脈沖自身的情形下將讀取 操作插入于軟編程/驗(yàn)證操作之間。 一旦將數(shù)據(jù)感測且鎖存到未使用的數(shù)據(jù)鎖存器中，即 可在擦除于陣列內(nèi)部進(jìn)行時(shí)經(jīng)由I/O總線而將數(shù)據(jù)輸出到主機(jī)系統(tǒng)。此特征對(duì)于隱藏系 統(tǒng)開銷以(例如)執(zhí)行讀取擦洗操作及其它系統(tǒng)維護(hù)來說為理想的。
在現(xiàn)有技術(shù)的系統(tǒng)中，當(dāng)擦除操作被中斷時(shí)，其將必須從循環(huán)開始處重新開始。此 可為非常耗時(shí)的(尤其在NAND存儲(chǔ)器中)。
可將讀取操作插入于軟編程與擦除驗(yàn)證脈沖之間?？蓪⑴c軟編程脈沖的數(shù)目一樣多 的讀取插入擦除操作中。感測時(shí)間為額外時(shí)間，但與整體軟編程/驗(yàn)證操作相比具有較短 持續(xù)時(shí)間。益處在與正在進(jìn)行中的編稈/驗(yàn)證操作并行發(fā)生時(shí)切出讀取數(shù)據(jù)中獲得。讀取操作還可用以在管理內(nèi)部控制及數(shù)據(jù)管理時(shí)執(zhí)行后臺(tái)操作。
讀取在快閃存儲(chǔ)系統(tǒng)中于擦除期間的一有用應(yīng)用在于實(shí)施讀取擦洗操作以將所存儲(chǔ) 的數(shù)據(jù)保持于良好狀況。周期性地讀取存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)的部分以檢査單元中的編程電 荷是否隨時(shí)間而改變或在其環(huán)境中改變。如果是，則通過以適當(dāng)容限再編程單元而對(duì)其 進(jìn)行校正。美國專利第7,012,835號(hào)中已揭示讀取擦洗的各種方案，所述專利的全部揭示 內(nèi)容以引用的方式并入本文中。由于讀取擦洗為主機(jī)的操作的外部的系統(tǒng)操作，因此將 讀取擦洗藏于一些其它操作之后為最佳的，其中存儲(chǔ)器無論如何均將為忙碌的。在此情 形下，在擦除操作期間，可插入讀取擦洗操作以使得可隱藏讀取等待時(shí)間。
圖34為對(duì)存儲(chǔ)器陣列進(jìn)行的擦除操作的示意性時(shí)序圖，其說明插入的讀取操作及使 用可用鎖存器而進(jìn)行的所得數(shù)據(jù)輸出操作。同時(shí)展示主機(jī)、1/0總線、數(shù)據(jù)鎖存器及存儲(chǔ) 器核心的活動(dòng)。如圖中所示，在擦除操作的第二階段中，操作為軟編程/驗(yàn)證。優(yōu)選地在 不中斷任何軟編程脈沖的完成的情形下插入一個(gè)或一個(gè)以上讀取操作。
在芯片處于擦除操作的第二階段中時(shí)，用于軟編程/驗(yàn)證的算法將執(zhí)行。例如忙碌/ 就緒* (未圖示)的狀態(tài)信號(hào)將以信號(hào)表明存儲(chǔ)器核心忙于內(nèi)部擦除操作。同時(shí)，如高速 緩存忙碌/高速緩存就緒* (未圖示)的另一狀態(tài)信號(hào)將從忙碌變?yōu)榫途w以接受讀取命令 輸入。讀取命令一迸入，高速緩存忙碌/高速緩存就緒*即轉(zhuǎn)為忙碌以防止另一命令進(jìn)入。 讀取命令接著將等待直到當(dāng)前軟編程脈沖在內(nèi)部完成才可對(duì)同 一 芯片中的另 一 經(jīng)尋址的 塊執(zhí)行。在讀取完成后，將地址變回先前執(zhí)行的擦除塊。軟編程/驗(yàn)證操作可對(duì)于擦除塊 而恢復(fù)。
同時(shí)，可將數(shù)據(jù)鎖存器中的讀取數(shù)據(jù)切出。切出時(shí)間通常遠(yuǎn)長于讀取時(shí)間。舉例來 說，讀取時(shí)間為大約25ns,而切出時(shí)間為大約200 w。因此將讀取插入于擦除操作中的 益處為從原本在等待擦除結(jié)束時(shí)浪費(fèi)的時(shí)間搶救約200 ps。
可在擦除期間在擦除時(shí)間允許的情況下將此高速緩存讀取插入盡可能多次。然而， 過多讀取可延長總擦除時(shí)間且讀取可能招致的擦除操作的時(shí)間損失與從讀取搶救的切換 時(shí)間之間的平衡將受到?jīng)_擊。如果擦除期間在一個(gè)或一個(gè)以上插入的讀取之后仍存在剩 余空閑時(shí)間，則可如早先章節(jié)中所述而使用口 J用數(shù)據(jù)鎖存器以高速緩存任何編程數(shù)據(jù)。 如果加載編程數(shù)據(jù)，則編程操作僅可在整個(gè)擦除操作完成之后開始。必須保留足夠的空 閑鎖存器用于對(duì)編程操作的適當(dāng)執(zhí)行，因此在多數(shù)情形下在加載編程數(shù)據(jù)之后其它高速 緩存操作將為不可能的。
圖35為說明圖31的步驟780中在擦除操作期間在后臺(tái)中用于讀取擦洗應(yīng)用的特〉i'高速緩存操作的示意性流程圖。
將圖31所示的步驟780進(jìn)一步清楚表示為如下 步驟782:暫停擦除操作以感測一指定頁。
步驟784:在將用于指定頁的數(shù)據(jù)鎖存于數(shù)據(jù)鎖存器中之后恢復(fù)擦除操作。 步驟786:在擦除操作期間輸出用于指定頁的數(shù)據(jù)。 步驟788:調(diào)度指定頁以在輸出數(shù)據(jù)含有誤差的情況下進(jìn)行再編程。 到此為止對(duì)高速緩存讀取的描述大部分關(guān)于優(yōu)選擦除操作的第二階段而進(jìn)行。優(yōu)選
擦除操作如下第一階段為擦除所有單元到預(yù)定閾值以下的某一闔值電平且第二階段為
將單元軟編程到預(yù)定閾值。如上文所述，此擦除方案優(yōu)選地用于具有NAND結(jié)構(gòu)的快閃 存儲(chǔ)器，因?yàn)槠湫枰喈?dāng)準(zhǔn)確的基態(tài)且通過對(duì)N阱偏置而擦除存儲(chǔ)器，此耗費(fèi)時(shí)間。因 此，優(yōu)選地在軟編程之前一同執(zhí)行所有擦除。在使用擦除脈沖發(fā)出/驗(yàn)證/禁止的方案的另 一存儲(chǔ)器架構(gòu)中，還預(yù)期高速緩存操作。舉例來說，可在循環(huán)的驗(yàn)證部分期間插入讀取 操作。
圖36說明擦除期間的搶先后臺(tái)讀取。當(dāng)讀取恰于擦除操作之前發(fā)生以使得無需中斷 擦除操作時(shí)，此為更優(yōu)選的高速緩存讀取。此在于擦除操作開始之前已知讀取操作的情 況下為可能的。舉例來說，主機(jī)p」 能具有 一 未決的讀取請求或者如果存儲(chǔ)器系統(tǒng)具有經(jīng) 調(diào)度的某一讀取操作?；蛘撸?一智能算法可能預(yù)見下--讀取可能在何處且調(diào)度所述讀取。 即使稍后弄清楚其為未命中，也將不會(huì)招致嚴(yán)重?fù)p失。如果其為一命中，則其可利用擦 除時(shí)間以切出讀取數(shù)據(jù)。
可組合擦除操作期間高速緩存讀取數(shù)據(jù)及高速緩存編程數(shù)據(jù)的兩個(gè)方面以提供進(jìn)一 步的靈活性來最小化整體系統(tǒng)或存儲(chǔ)器開銷。即使在多平面及多芯片數(shù)據(jù)輸入操作的情 況下，數(shù)據(jù)輸入時(shí)間也可能未充分利用擦除操作所招致的忙碌時(shí)間。在所述情形下，還 可添加讀取操作及或編程操作以充分利用擦除時(shí)間。
讀取期間的高速緩存操作——后臺(tái)讀取及寫入操作
在順序地讀出許多頁時(shí)通常實(shí)施高速緩存讀取以節(jié)省時(shí)間?？稍谇谐鱿惹案袦y的頁 的時(shí)間期間隱藏對(duì) 一 頁的感測以使得用于感測的時(shí)間不招致用戶的額外等待時(shí)間。 一 常 見方案將在切出當(dāng)前頁時(shí)感測下 一 頁。
圖37示意性地說明典型讀取高速緩存方案。在先前循環(huán)中感測第(n-l)頁且將其 鎖存于數(shù)據(jù)鎖存器中。在時(shí)間tO處，如由T (n-l)所指示而經(jīng)由I/O總線從數(shù)據(jù)鎖存器 切出第(n-l)頁。在切換發(fā)生的同時(shí)，可如S (n)所指示而感測且鎖存第n頁。在t2處，完成對(duì)第(n-l)頁的切換且因此其可繼之以如由T (n)所指示的從數(shù)據(jù)鎖存器切換 第n頁的數(shù)據(jù)。類似地，在切出第n頁數(shù)據(jù)時(shí)，可如S(n+l)所指示而感測且鎖存第(n+l) 頁的數(shù)據(jù)。可緊于第n頁完成切換之后切換此第(n+l)頁。理想地，數(shù)據(jù)鎖存器及I/0 總線在整個(gè)讀取高速緩存期間完全處于使用中以使得任何閑置時(shí)間得以最小化。
根據(jù)本發(fā)明的一方面，提供讀取高速緩存方案用于具有最小化存儲(chǔ)器單元之間的擾 動(dòng)(Yupin效應(yīng))的需要的多狀態(tài)存儲(chǔ)器單元的情形。在優(yōu)選實(shí)施方案中，使用有效讀取 高速緩存方案用于以"LM"編碼而編碼且以先行("LA")校正而讀取的存儲(chǔ)器。"LM" 編碼及"LA"校正均需要除僅僅切換讀取數(shù)據(jù)以外的額外鎖存器及總線活動(dòng)。結(jié)合圖37 而描述的常規(guī)方案的直接應(yīng)用將不產(chǎn)生最佳讀取高速緩存。
隨著半導(dǎo)體存儲(chǔ)器中的日益提高的集成度，存儲(chǔ)器單元之間歸因于所存儲(chǔ)的電荷的 電場的擾動(dòng)(Yupin效應(yīng))在單元間間距正在收縮時(shí)變得越來越明顯。優(yōu)選地使用LM編 碼來對(duì)存儲(chǔ)器的多狀態(tài)存儲(chǔ)器單元進(jìn)行編碼，以最佳次序編程存儲(chǔ)器中的頁，且使用LA 校正而讀取經(jīng)編程的頁。改進(jìn)的讀取操作將實(shí)施最佳高速緩存操作。
對(duì)于LM代碼的高速緩存讀取算法
當(dāng)待讀取的頁為多狀態(tài)時(shí)，讀取高速緩存的實(shí)施方案需滿足所使用的多狀態(tài)編碼的 要求。如之前結(jié)合圖20A到圖20E而描述，用于多狀態(tài)存儲(chǔ)器的LM編碼本質(zhì)上使存儲(chǔ) 器單元中經(jīng)編程的電荷在不同遍的編程之間的改變最小化。所示的實(shí)例是針對(duì)2位存儲(chǔ) 器，其用于編碼每一單元中如由三個(gè)不同劃界閾值值(例如，DA、 DB、 Dc)而劃界的四 個(gè)可能存儲(chǔ)器狀態(tài)(例如，"U"、 "A"、 "B"、 "C")。舉例來說'在2位存儲(chǔ)器單元中， 對(duì)下部邏輯頁的編程至多將閾值電平推進(jìn)為略低于單元的閾值窗口的中部。后續(xù)上部邏 輯頁編程將現(xiàn)有闊值電平進(jìn)一步推進(jìn)約距離的另一四分之一。因此，從第一遍下部到第 二遍最終上部編程，凈改變至多為閾值窗口的大約四分之一，且此將為單元從其沿一字 線的相鄰者處可能經(jīng)歷的擾動(dòng)的最大量。
LM編碼的一特征在于可單獨(dú)地考慮兩個(gè)位(下部及上部位)中的每一者。然而，對(duì) 下部位頁的解碼將視是否已對(duì)上部頁進(jìn)行編程而定。如果已對(duì)上部頁進(jìn)行編稈，則讀取 下部頁將需要關(guān)于劃界閾值電壓Db的達(dá)取B的一讀取通過。如果尚未對(duì)上部頁進(jìn)行編 程，則讀取下部頁將需要關(guān)于劃界閾值電壓Da的逮取A的一讀取通過。為了區(qū)分兩種 情形，在對(duì)上部頁進(jìn)行編程時(shí)在上部頁中(通常在開銷或系統(tǒng)區(qū)中)寫入旗標(biāo)("LM" 旗標(biāo))。在對(duì)下部位頁的讀取期間，將首先假定已對(duì)上部頁進(jìn)行編程目-因此將執(zhí)行讀取B 操作。如果LM旗標(biāo)經(jīng)讀取，則假定正確且完成讀取操作。另一方面，如果第一讀取未產(chǎn)生旗標(biāo)，則其將指示尚未對(duì)上部頁進(jìn)行編程且因此必須通過讀取A操作而再讀取下部 頁。
對(duì)上部位頁讀取的解碼將需要操作讀取A及讀取C，其分別關(guān)于劃界閾值電壓DA 及Dc。類似地，如果尚未對(duì)上部頁進(jìn)行編程，則上部頁的解碼也可被干擾。再一次，LM 旗標(biāo)將指示是否已對(duì)上部頁進(jìn)行編程。如果尚未對(duì)上部頁進(jìn)行編程，則讀取數(shù)據(jù)將被重 設(shè)為"1"而指示未對(duì)上部頁數(shù)據(jù)進(jìn)行編程。
在使用LM編碼而實(shí)施對(duì)存儲(chǔ)器的高速緩存讀取時(shí)，存在需要檢査與數(shù)據(jù)存儲(chǔ)于同 一區(qū)上的LM旗標(biāo)的額外考慮。為了使?fàn)顟B(tài)機(jī)檢査LM旗標(biāo)，其將必須經(jīng)由I/O總線而 從數(shù)據(jù)鎖存器輸出。此將需要對(duì)I/O總線進(jìn)行分配以在具有高速緩存的讀取操作期間除 了切換所感測的數(shù)據(jù)以外用于輸出LM旗標(biāo)。
圖38A為關(guān)于以LM代碼編碼的邏輯頁的高速緩存讀取的示意性時(shí)序圖。在感測當(dāng) 前頁的同時(shí)切換上一頁數(shù)據(jù)的一般方案類似于圖37所示的常規(guī)讀取的方案。然而，以 LM代碼進(jìn)行的感測由于潛在地必須進(jìn)行兩遍感測(LM旗標(biāo)的檢査在其間)而為復(fù)雜的。
在時(shí)間t0處，如由T (n-1)所指示而將上一循環(huán)中所感測的第(n-1)邏輯頁從數(shù) 據(jù)鎖存器切出到I/O總線。同時(shí)，S, (n)感測下一邏輯頁(n)。在LM編碼的情況下， 需區(qū)分兩種情形對(duì)下f'鄰位邏輯頁的讀?。患皩?duì)上部位邏輯頁的讀取。
對(duì)于讀取下部位邏輯頁的情形，優(yōu)選感測將以對(duì)于己對(duì)上部邏輯頁進(jìn)行編程的假定 而開始，因此第一感測(n)將處于關(guān)于劃界閾值電壓Db的逮取B處。在tl處完成 St (n)且將產(chǎn)生LM旗標(biāo)。然而，其僅可在I/O總線完成切換第(n-1)頁之后的t2處 輸出。在將LM旗標(biāo)傳達(dá)到狀態(tài)機(jī)之后，對(duì)其進(jìn)行檢查以確定上部頁是否存在。如果LM 旗標(biāo)經(jīng)設(shè)定，則假定正確且下部位頁經(jīng)正確讀取。已鎖存的頁(n)的數(shù)據(jù)準(zhǔn)備好在下一 循環(huán)中被切出。
對(duì)于讀取上部位邏輯頁的情形，S, (n)將逐步通過分別關(guān)于劃界閾值電壓Da及Dc 的讀取A及讀取C。上部位頁的所感測的數(shù)據(jù)將存儲(chǔ)于DL2中且DLO數(shù)據(jù)鎖存器用于 切出數(shù)據(jù)(見圖13及圖14)。在t2處，將DL2的感測的數(shù)據(jù)轉(zhuǎn)移到DL0。又，在于第 (n-1)頁的切換的結(jié)尾處輸出LM旗標(biāo)之后對(duì)其進(jìn)行檢查。如果上部頁經(jīng)編程，則一切 情況良好且鎖存器中的所感測的數(shù)據(jù)(頁(n))準(zhǔn)備好在下一循環(huán)中被切出。
在讀取上部位邏輯頁時(shí)，如果發(fā)現(xiàn)LM旗標(biāo)未經(jīng)設(shè)定，則其將指示上部頁未經(jīng)編程。 從S, (n)感測的數(shù)據(jù)將被重設(shè)為"1"以與LM編碼適當(dāng)?shù)匾恢?。感測的數(shù)據(jù)接著準(zhǔn)備 好輸出。接著將預(yù)取出第一字節(jié)且隨后為下一循環(huán)開始時(shí)的整頁切出。圖38B為關(guān)于以LM代碼進(jìn)行的高速緩存讀取在尚未對(duì)上部位邏輯頁進(jìn)行編程時(shí)讀 取下部位邏輯頁的特殊情形中的示意性時(shí)序圖。又，在tO處開始第一感測S, (n)且在 tl處讀取LM旗標(biāo)。輸出LM旗標(biāo)用于t2處的檢査。如果發(fā)現(xiàn)LM旗標(biāo)未經(jīng)設(shè)定，則St (n)在讀取B處不正確地讀取了下部位頁。第二感測S2 (n)將開始于t3以在讀取A處 執(zhí)行。然而，此額外感測(結(jié)束于t4)無法隱藏于第(n-l)頁的切換(例如，T (n-l)) 的時(shí)間后，因?yàn)樵诘诙袦y之前檢查來自S, (n)的旗標(biāo)將需要存取I/O總線且將必須等 待直到T (n-l)切換完成。
以所有位感測而進(jìn)行的高速緩存讀取算法
在替代方案中，當(dāng)在一字線上待讀取的頁為具有同一物理頁上的多個(gè)邏輯頁的多個(gè) 位時(shí)，可在一感測操作中一同感測所有多個(gè)位以節(jié)省功率。
圖39說明對(duì)于2位存儲(chǔ)器以所有位感測而進(jìn)行的高速緩存讀取的示意性時(shí)序圖。在 2位的情形下，在同一操作中感測表示四個(gè)存儲(chǔ)器狀態(tài)的兩個(gè)位。此將需要在讀取A、讀 取B及讀取C處感測以區(qū)分四個(gè)狀態(tài)。在此情形下，感測將在每隔一個(gè)的循環(huán)中發(fā)生。 舉例來說，感測僅在奇數(shù)循環(huán)上發(fā)生且在偶數(shù)循環(huán)上將被跳過。將在每一循環(huán)順序地切 出在一感測中獲得的兩個(gè)邏輯頁。
在存在八個(gè)狀態(tài)(例如"U"、 "A"、 "B"、 "C"、 "D"、 "E"、 "F"及"G")的3位 情形下，所有位感測將涉及在讀取A、讀取B、讀取C、讀取D、讀取E、讀取F及讀取 G處的感測以區(qū)分八個(gè)狀態(tài)。
一般來說，少于所有位的任何多位感測將用來減少讀取頁的所有位所需感測的次數(shù) 且將有助于節(jié)省功率。結(jié)合圖30而描述的存儲(chǔ)器操作隊(duì)列及隊(duì)列管理器可用以通過合并 兩個(gè)或兩個(gè)以上的二進(jìn)制頁感測而管理所有位感測操作。所有位感測方案可應(yīng)用于具有 LM代碼的存儲(chǔ)器且還可應(yīng)用于具有LA校正的存儲(chǔ)器(其將在下一章節(jié)中得以描述)。
關(guān)于LM代碼連同LA校正的高速緩存讀取算法
關(guān)"？鄰近字線上的存儲(chǔ)器單元之間的擾動(dòng)，其可通過使用優(yōu)選編程方案而在編程期 間得以減輕。此將有效地將擾動(dòng)減半。還可通過使用優(yōu)選LA讀取方案而在讀取期間校 正剩余的一半。
優(yōu)選編程方案將以最佳序列而編程與字線相關(guān)聯(lián)的頁。舉例來說，在每一物理頁保 持一頁二進(jìn)制數(shù)據(jù)的二進(jìn)制存儲(chǔ)器的情形下，優(yōu)選地沿始終如一的方向(例如從底部到 頂部)而順序地對(duì)頁進(jìn)行編程。以此方式，當(dāng)編程特定頁時(shí)，其下側(cè)的頁已經(jīng)編程。無 論其對(duì)于當(dāng)前頁有何擾動(dòng)效應(yīng)，在鑒于所述擾動(dòng)而對(duì)當(dāng)前頁進(jìn)行編程驗(yàn)證時(shí)均對(duì)其加以計(jì)及。本質(zhì)上，編程頁的序列應(yīng)允許正進(jìn)行編程的當(dāng)前頁在其經(jīng)編程之后經(jīng)歷圍繞其環(huán) 境的最小改變。因此，每一經(jīng)編程的頁僅受其上側(cè)的頁的擾動(dòng)且字線到字線的Yupin效 應(yīng)通過此編程序列而有效地減半。
在存儲(chǔ)器單元的每一物理頁為多狀態(tài)的存儲(chǔ)器的情形下，序列較不直接。舉例來說， 在2位存儲(chǔ)器中，可將與一字線相關(guān)聯(lián)的每一物理頁視作具有2位數(shù)據(jù)的單一頁或兩個(gè) 單獨(dú)的邏輯頁(各自具有1位數(shù)據(jù)的下部及上部位)。因此W在一遍中關(guān)于兩個(gè)位對(duì)物理 頁進(jìn)行編程，或在兩個(gè)單獨(dú)遍中，首先關(guān)于下部位頁且接著稍后關(guān)于上部位頁而對(duì)物理 頁進(jìn)行編程。當(dāng)將在兩個(gè)單獨(dú)遍中對(duì)每一物理頁進(jìn)行編程時(shí)，經(jīng)修改的最佳序列為可能 的。
圖40說明一存儲(chǔ)器的實(shí)例，其具有2位存儲(chǔ)器單元且其中其頁以最佳序列編程從而 最小化鄰近字線上的存儲(chǔ)器單元之間的Yupin效應(yīng)。為了方便，表示法為如下物理頁 PO、 Pl、 P2......分別駐留于字線WO、 Wl、 W2......上。對(duì)于2位存儲(chǔ)器來說，每一物理
頁具有與其相關(guān)聯(lián)的兩個(gè)邏輯頁，即各自具有二進(jìn)制數(shù)據(jù)的下部位及上部位邏輯頁。一 般來說，通過LP (字線.邏輯一頁)而給出特定邏輯頁。舉例來說，將WO上的PO的下部 位及上部位頁分別標(biāo)為LP (0.0)及LP (0.1),且W2上的對(duì)應(yīng)者將為LP (2.0)及LP (2.1)。
本質(zhì)上，邏輯頁的編程將遵循序列n以使得正進(jìn)行編程的當(dāng)前頁在其經(jīng)編程之后將 經(jīng)歷圍繞其環(huán)境的最小改變。在此情形下，再次在從底部到頂部的一始終如一的方向上 遞增地移動(dòng)將有助T消除來自一側(cè)的擾動(dòng)。此外，因?yàn)槊恳晃锢眄摽赡芫哂袃杀榫幊蹋?所以在編程對(duì)于物理頁上移時(shí)，當(dāng)前上部位頁在已對(duì)其鄰近的下部位頁進(jìn)行編程之后經(jīng) 編程以使得將在對(duì)當(dāng)前上部位頁進(jìn)行編程時(shí)計(jì)及所述下部位頁的擾動(dòng)效應(yīng)將為優(yōu)選的。 因此，如果編程從LP (0.0)開始，則序列將如以將產(chǎn)生LP (0.0)、 LP (1.0)、 LP (0.1)、
LP (2.0)、 LP (1.1)、 LP (3.0)、 LP (2.1)......的頁編程次序0、 1、 2、 ...n、...而做記號(hào)。
關(guān)于LM代碼連同LA校正的高速緩存讀取算法
根據(jù)本發(fā)明的一方面，實(shí)施用于高速緩存讀取數(shù)據(jù)的方案以使得即使對(duì)于校正視來 自相鄰物理頁或字線的數(shù)據(jù)而定的讀取操作，數(shù)據(jù)鎖存器及I/O總線也有效地用以在當(dāng) 前頁正從存儲(chǔ)器核心而被感測的同時(shí)切出先前讀取頁。具體來說，優(yōu)選讀取操作為"先 行"("LA")讀取且對(duì)于存儲(chǔ)器狀態(tài)的優(yōu)選編碼為"中下"("LM")代碼。在必須以對(duì) 鄰近字線上的數(shù)據(jù)的預(yù)先必要的讀取而居先于對(duì)當(dāng)前字線上的當(dāng)前頁的讀取時(shí)，所述預(yù)先必要的讀取連同任何I/O存取在讀取先前頁的循環(huán)中經(jīng)搶先完成以使得可在先前讀取 的頁忙于I/O存取的同時(shí)執(zhí)行當(dāng)前讀取。
在2005年4月5日申請的題為"用于包括補(bǔ)償耦合的非易失件存儲(chǔ)裝置的讀取操作 (Read Operations for Non-Volatile Storage that Includes Compensation for Coupling)"的美 國專利申請案第11/099,049號(hào)中已揭示LA讀取方案，所述專利全部揭示內(nèi)容以引用的 方式并入本文中。伴隨LA ("先行")校正的讀取基本上檢查編程到鄰近字線上的單元中 的存儲(chǔ)器狀態(tài)且校正其對(duì)當(dāng)前字線上正被讀取的存儲(chǔ)器單元所造成的任何擾動(dòng)效應(yīng)。如 果頁已根據(jù)上文描述的優(yōu)選編程方案而編程，則鄰近字線將來自緊在當(dāng)前字線上方的字 線。LA校正方案將需要鄰近字線上的數(shù)據(jù)先于當(dāng)前頁而經(jīng)讀取。
舉例來說，參看圖40，如果待讀取的當(dāng)前頁(n)處于WLm (例如，WL1)上，則 如將由Sw (n)所表示的LA讀取將首先讀取下一字線WLm+1 (例如，WL2)且將數(shù)據(jù) 結(jié)果保存于一數(shù)據(jù)鎖存器中。接著，將接著鑒于S^ (n)結(jié)果而感測當(dāng)前頁且此將由S,' (n)表示。
如早先結(jié)合圖40所描述，在具有優(yōu)選編程序列的LM代碼中，下部頁(例如，LP (1.0))將經(jīng)編程到Db或接近于Db (中間狀態(tài))。將僅在對(duì)WLm+1下部頁(例如，LP (2.0))編程之后編程上部頁(例如，LP (l.l))。接著將完全消除下部頁的WL-WL的 Yupin效應(yīng)。因此，將僅對(duì)"A"及"C"狀態(tài)而不對(duì)"U"或"B"狀態(tài)執(zhí)行數(shù)據(jù)相關(guān)的 校正。
在LA讀取的優(yōu)選實(shí)施中，使用鎖存器以指示LA讀取是否發(fā)現(xiàn)"A"或"C"狀態(tài) 或者"U"或"B"狀態(tài)。在前一情形下需要校正且在后一情形下不需要校正。將通過對(duì) 感測參數(shù)的合適調(diào)整(例如提升感測期間的字線電壓)而對(duì)應(yīng)地校正當(dāng)前讀取S, (n)中 的對(duì)應(yīng)單元。此通過在調(diào)整的情況中感測一次且在未調(diào)整的情況下感測另一次而對(duì)整個(gè) 當(dāng)前頁進(jìn)行。接著將根據(jù)鎖存器是否指示校正而從所述兩次感測選擇頁的毎一單元的數(shù) 據(jù)。
以LM代碼進(jìn)行的讀取將需要在最終定下讀取結(jié)果之前檢査LM旗標(biāo)(通過第二遍 讀取或通過重設(shè)讀取數(shù)據(jù))。LA校正需在讀取當(dāng)前字線之前首先進(jìn)行下一字線讀取。因 此，需通過狀態(tài)機(jī)而檢查來自下一字線讀取的LM旗標(biāo)及來自^l前字線的LM旗標(biāo)。需 在I/O總線不忙于切換讀取數(shù)據(jù)時(shí)經(jīng)由I/O總線將所述兩個(gè)LM旗標(biāo)輸出到狀態(tài)機(jī)。
圖41說明根據(jù)圖37所示的常規(guī)方案的對(duì)"f LM代碼連同LA校正的讀取高速緩存 的實(shí)施方案?；旧希Ｒ?guī)方案關(guān)于將對(duì)當(dāng)前頁的感測藏于所感測的先前頁的數(shù)據(jù)切出時(shí)間內(nèi)。然而，在此情形下，必須以WLm+l上的額外先行讀取SLA (n)居先于WLm 上的當(dāng)前頁感測sr (n)。必須在確定所感測的數(shù)據(jù)之前經(jīng)由I/O總線輸出所述感測中的 每一者的LM旗標(biāo)。鑒于來自SLA (n)的數(shù)據(jù)而執(zhí)行當(dāng)前頁感測S,' (n)以產(chǎn)生當(dāng)前頁 的經(jīng)校正的數(shù)據(jù)。應(yīng)了解如圖38B所示，如果n為下部位頁且上部位頁尚未經(jīng)編程，則 S「 (n)之后可存在額外S2' (n)。
在開始于t0的下一循環(huán)中，接著如T(n)所指示而切出頁n的經(jīng)校正的感測的數(shù)據(jù)。 同時(shí)，當(dāng)前感測現(xiàn)已以必須由SLA (n+l)居先的S,' (n+l)而移動(dòng)到下一頁。然而，來 自所述感測的LM旗標(biāo)的輸出必須等待直到對(duì)頁n的切換T(n)完成。此外，僅可在SLA (n+l)的結(jié)果確定之后執(zhí)行S, (n+l)。因此，S,' (n+l)僅可在數(shù)據(jù)切換周期之外執(zhí)行 且因此無法藏于其之后。此在未充分利用鎖存器及I/O總線時(shí)添加額外感測時(shí)間，且浪 費(fèi)的時(shí)間對(duì)于每一后續(xù)循環(huán)均重復(fù)。此實(shí)施方案在使用LA校正時(shí)使用戶的讀取性能降 級(jí)。
以LM代碼連同LA校正進(jìn)行的高速緩存讀取的優(yōu)選實(shí)施為以所有感測將藏于數(shù)據(jù) 切換內(nèi)的方式而對(duì)下一字線感測及當(dāng)前字線感測進(jìn)行管線式操作。下一字線感測總在當(dāng) 前字線感測之前執(zhí)行。在每一群組數(shù)據(jù)切換內(nèi)，將執(zhí)行當(dāng)前字線感測且隨后為下下---字 線感測。當(dāng)已結(jié)束切出所述群組數(shù)據(jù)且I/O總線可用時(shí)，將首先取出下下一字線LM旗 標(biāo)且對(duì)其進(jìn)行檢查。如果LM旗標(biāo)處于指示上部頁未經(jīng)編程的狀態(tài)中，則將下下一字線 的感測的數(shù)據(jù)重設(shè)為"1"(由于無校正)。隨后將檢査當(dāng)前字線LM旗標(biāo)。視當(dāng)前字線 LM旗標(biāo)而定，保持所感測的數(shù)據(jù)或需執(zhí)行另一感測(在下部頁讀取的情形下)或者將數(shù) 據(jù)重設(shè)為均為"1"(在上部頁讀取的情形下)。對(duì)于具有2位存儲(chǔ)器單元的存儲(chǔ)器，可通 過3個(gè)數(shù)據(jù)鎖存器而管理所有所述感測及數(shù)據(jù)切出。
圖42說明以LM代碼及LA校正進(jìn)行的改進(jìn)讀取高速緩存方案。從-t5到t0的第一 循環(huán)為讀取WLm上的當(dāng)前頁(n)的時(shí)間且不同于循環(huán)的剩余部分。如前所述，LA校 正需要在先的讀取SLA (n)，其中讀取A、讀取B及讀取C將感測WLm+l上的單元狀 態(tài)。來自此讀取的LM旗標(biāo)FLA( n)將于-t4輸出且經(jīng)檢查。如果旗標(biāo)指示上部頁在WLm+l 上未受到編程，則感測的數(shù)據(jù)將被重設(shè)為均為"1"以指示將不存在校正。如果旗標(biāo)指示 上部頁己經(jīng)編程，則指示校正與否的經(jīng)鎖存的數(shù)據(jù)將保持為原狀。在-t3處，將根據(jù)早先 描述的LM代碼及LA校正方案以S, (n)及(可能地)S2' (n)感測WLm上的當(dāng)前頁。 與圖41所說明的方案形成對(duì)比，還對(duì)于下一頁(n+l)執(zhí)行搶先先行讀取。因此，在時(shí) 間-t2處執(zhí)行Si^ (n+l)且在-tl處輸出并檢查其LM旗標(biāo)。在第一循環(huán)之后，在tO處的下一循環(huán)的開始時(shí)，將如由T (n)所指示而切出先前從 S!'(n)感測的數(shù)據(jù)(現(xiàn)經(jīng)LA校正)。頁地址將首先遞增到駐留于由圖38所指示的次序 給出的字線上的(n+l)。因此，在時(shí)間tO處，伴隨著T (n)的開始，對(duì)第(n+l)頁的 感測S,' (n+l)可立刻開始，因?yàn)槠漕A(yù)先必要的先行SLA (n+l)已在先前循環(huán)中完成。 在tl處的S。 (n+I)的結(jié)尾處，將取出并檢查LM旗標(biāo)F (n+l)且任何額外動(dòng)作將視 LM旗標(biāo)而跟隨。經(jīng)校正的頁(n+l)的數(shù)據(jù)接著將準(zhǔn)備好在下一循環(huán)中切換。同時(shí)，雖 然仍在切出頁(n)，但可預(yù)先且在T(n)的切換周期內(nèi)執(zhí)行對(duì)下一頁的先行感測Suv(n+2)。
T (n)(對(duì)頁(n)的切換) 一完成，下一循環(huán)即開始且T (n+l)以對(duì)經(jīng)LA校正的 頁(n+l)的數(shù)據(jù)的切出而跟隨。對(duì)于頁(n+l)的循環(huán)以與對(duì)于頁(n)的循環(huán)相似的方 式而繼續(xù)。重要特征在于在早先循環(huán)中搶先執(zhí)行對(duì)于給定頁的先行讀取。
圖43為說明改進(jìn)讀取高速緩存的示意性流程圖
步驟810:在每一讀取循環(huán)(其中將從存儲(chǔ)器感測來自一系列頁中的一頁)中，在 當(dāng)前循環(huán)中輸出在上一循環(huán)中感測的先前頁。
步驟830:在所述輸出先前頁期間感測當(dāng)前頁，所述感測當(dāng)前頁執(zhí)行于當(dāng)前字線上 且需要在鄰近字線處的預(yù)先必要的感測以校正來自于鄰近字線上的數(shù)據(jù)的任何擾動(dòng)效 應(yīng)。
步驟850:在早于當(dāng)前循環(huán)的循環(huán)中搶先地執(zhí)行與當(dāng)前頁相關(guān)的鄰近字線的所述預(yù) 先必要的感測。
圖44為以進(jìn)一步的清晰度說明圖41的步驟850的示意性流程圖
步驟852:輸出作為來自所述預(yù)先必要的感測的數(shù)據(jù)的部分而獲得的第一旗標(biāo)。
步驟854:根據(jù)輸出的第一旗標(biāo)而調(diào)整來自所述預(yù)先必要的感測的數(shù)據(jù)。
步驟856:鎖存數(shù)據(jù)以指示是否需要對(duì)于跟隨的對(duì)當(dāng)前頁的所述感測而進(jìn)行校正。
圖45為以進(jìn)一步的清晰度說明圖41的步驟830的示意性流程圖
步驟832:以或不以來自預(yù)先必要的感測的校正而執(zhí)行對(duì)當(dāng)前頁的所述感測。
步驟834:輸出作為來自所述當(dāng)前感測的數(shù)據(jù)的部分而獲得的第一-旗標(biāo)。
步驟836:響應(yīng)于第二旗標(biāo)，通過將數(shù)據(jù)保持為不改變或?qū)?shù)據(jù)調(diào)整一預(yù)定值或者
在另 一 組感測條件下重復(fù)對(duì)當(dāng)前頁的所述感測而獲得新數(shù)據(jù)來修訂來自所述當(dāng)前感測的數(shù)據(jù)。
步驟838:鎖存根據(jù)來自預(yù)先必要的感測的數(shù)據(jù)是指示校正還是無校正而經(jīng)校正或 未經(jīng)校正的修訂數(shù)據(jù)。已使用2位LM代碼而描述以上的算法。算法為對(duì)于3個(gè)或3個(gè)以上的位同樣地可 應(yīng)用的LM代碼。
雖然己關(guān)于特定實(shí)施例而描述本發(fā)明的各種方面'但應(yīng)了解'本發(fā)明有權(quán)保護(hù)所附 權(quán)利要求書的全部范圍。
權(quán)利要求
1. 一種非易失性存儲(chǔ)器裝置，其具有在相關(guān)聯(lián)字線上的可尋址的存儲(chǔ)器單元頁，所述非易失性存儲(chǔ)器裝置包含為經(jīng)尋址頁的每一存儲(chǔ)器單元提供的一組數(shù)據(jù)鎖存器，所述組數(shù)據(jù)鎖存器具有用于鎖存預(yù)定數(shù)目的位的能力；控制對(duì)指定群組的頁進(jìn)行的讀取操作的狀態(tài)機(jī)；所述狀態(tài)機(jī)在一系列讀取循環(huán)中的每一者中感測并鎖存數(shù)據(jù)頁，其中在當(dāng)前讀取循環(huán)中的所述感測及鎖存針對(duì)于當(dāng)前字線上的當(dāng)前數(shù)據(jù)頁，且響應(yīng)于來自鄰近字線的預(yù)先必要的數(shù)據(jù)而執(zhí)行以校正從其產(chǎn)生的任何擾動(dòng)效應(yīng)；所述狀態(tài)機(jī)在所述當(dāng)前讀取循環(huán)之前搶先地感測并鎖存所述當(dāng)前頁的所述預(yù)先必要的數(shù)據(jù)；且所述狀態(tài)機(jī)在所述當(dāng)前讀取循環(huán)而非第一讀取循環(huán)中執(zhí)行對(duì)所述當(dāng)前頁的所述感測及鎖存，同時(shí)輸出在剛剛過去的讀取循環(huán)中感測并鎖存的先前頁。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器單元每一者存儲(chǔ)一個(gè)數(shù)據(jù)位。
3. 根據(jù)權(quán)利要求所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器單元?dú)?-者存儲(chǔ)一個(gè)以上數(shù)據(jù) 位，且字線上的每一存儲(chǔ)器單元頁與一個(gè)以上二進(jìn)制數(shù)據(jù)頁相關(guān)聯(lián)，所述二進(jìn)制數(shù) 據(jù)頁對(duì)應(yīng)于每一存儲(chǔ)器單元的個(gè)別位。
4. 根據(jù)權(quán)利要求3所述的存儲(chǔ)器裝置，其中對(duì)所述當(dāng)前頁的所述預(yù)先必要的數(shù)據(jù)的所 述狀態(tài)機(jī)感測及鎖存進(jìn)一步包含輸出作為來自所述預(yù)先必要的感測的所述預(yù)先必要的數(shù)據(jù)的 一部分而獲得的第 一旗標(biāo)；響應(yīng)于所述第一旗標(biāo)而調(diào)整所述預(yù)先必要的數(shù)據(jù)；及鎖存所述經(jīng)調(diào)整的預(yù)先必要的數(shù)據(jù)以指示是否需要對(duì)所述當(dāng)前頁進(jìn)行校正。
5. 根據(jù)權(quán)利要求4所述的存儲(chǔ)器裝置，其中所述第一旗標(biāo)指示是否已就所有所述位對(duì) 所述鄰近字線上的預(yù)先必要的存儲(chǔ)器單元頁進(jìn)行編程。
6. 根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中當(dāng)所述第一旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程時(shí)，所述預(yù)先必 要的數(shù)據(jù)經(jīng)調(diào)整以指示不需要校正。
7. 根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中當(dāng)所述第一旗標(biāo)指示所述鄰近字線已就所有所述位而進(jìn)行編程時(shí)，所述預(yù)先必要的數(shù)據(jù)經(jīng)調(diào)整以指示需要校正。
8. 根據(jù)權(quán)利要求3所述的存儲(chǔ)器裝置，其中對(duì)當(dāng)前頁的所述狀態(tài)機(jī)感測及鎖存進(jìn)一步 包含通過來自所述經(jīng)調(diào)整的預(yù)先必要的數(shù)據(jù)的校正而執(zhí)行對(duì)所述當(dāng)前頁的所述感測； 輸出作為所述當(dāng)前頁的一部分而獲得的第二旗標(biāo)以用于所述狀態(tài)機(jī) 響應(yīng)于所述第二旗標(biāo)，所述狀態(tài)機(jī)通過將所述頁保持為不改變或?qū)⑺鲰撜{(diào)整到預(yù)定值或者以通過在另一組感測條件下重復(fù)對(duì)所述當(dāng)前頁的所述感測而獲得的新頁進(jìn)行替換來刷新所述當(dāng)前頁；及鎖存所述經(jīng)刷新的當(dāng)前頁以用于在下一讀取循環(huán)中輸出。
9. 根據(jù)權(quán)利要求8所述的存儲(chǔ)器裝置，其中對(duì)那些存儲(chǔ)器單元的如所述經(jīng)調(diào)整的預(yù)先 必要的數(shù)據(jù)所指示需要校正的所述當(dāng)前頁的所述狀態(tài)機(jī)感測是以具有預(yù)定升壓的 字線電壓執(zhí)行的。
10. 根據(jù)權(quán)利要求8所述的存儲(chǔ)器裝置，其中所述第二旗標(biāo)指示是否已就所有所述位對(duì) 所述當(dāng)前字線上的所述當(dāng)前存儲(chǔ)器單元頁進(jìn)行編程。
11. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器裝置，其中當(dāng)所述第二旗標(biāo)指示所述鄰近字線已就所冇所述位而進(jìn)行編程時(shí)，所述狀態(tài)機(jī)通 過將所述當(dāng)前頁保持為不改變而在空值操作中刷新所述。前頁。
12. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器單元每一者存儲(chǔ)兩個(gè)數(shù)據(jù)位； 所述存儲(chǔ)器單元頁由下部位頁及上部位頁構(gòu)成；且當(dāng)所述第二旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程且正被感測的 所述當(dāng)前頁為上部位頁時(shí)，所述刷新所述當(dāng)前頁是通過將所述^前頁全部重設(shè)為指 示所述上部位頁尚未進(jìn)行編程的預(yù)定位而進(jìn)行。
13. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器單元每一者存儲(chǔ)兩個(gè)數(shù)據(jù)位； 所述存儲(chǔ)器單元頁由下部位頁及上部位頁構(gòu)成；且當(dāng)所述第二旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程且正被感測的 所述當(dāng)前頁為下部位頁時(shí)，所述刷新所述當(dāng)前頁是通過相對(duì)于另一預(yù)定參考來感測 所述當(dāng)前頁而進(jìn)行。
14. 一種非易失性存儲(chǔ)器裝置，其具有在相關(guān)聯(lián)的字線上的可尋址的存儲(chǔ)器單元頁，所述非易失性存儲(chǔ)器裝置包含為經(jīng)尋址頁的每一存儲(chǔ)器單元提供的一組數(shù)據(jù)鎖存器，所述組數(shù)據(jù)鎖存器具有用 于鎖存預(yù)定數(shù)目的位的能力；用于控制對(duì)指定群組的頁進(jìn)行的讀取操作的構(gòu)件；用于在一系列讀取循環(huán)中的每一者中感測并鎖存數(shù)據(jù)頁的構(gòu)件，其中用于當(dāng)前讀 取循環(huán)中的所述感測及鎖存的所述構(gòu)件針對(duì)于當(dāng)前字線上的當(dāng)前數(shù)據(jù)頁，且響應(yīng)于來自鄰近字線的預(yù)先必要的數(shù)據(jù)以校正從其產(chǎn)牛的任何擾動(dòng)效應(yīng)；用于在所述當(dāng)前讀取循環(huán)之前搶先地感測并鎖存所述當(dāng)前頁的所述預(yù)先必要 的數(shù)據(jù)的構(gòu)件；且所述用于在所述當(dāng)前讀取循環(huán)而非第一讀取循環(huán)中感測并鎖存的構(gòu)件感測并 鎖存所述當(dāng)前頁，同時(shí)輸出在剛剛過去的讀取循環(huán)中感測并鎖存的先前頁。
15. —種非易失性存儲(chǔ)器裝置，其具有在相關(guān)聯(lián)的字線上的可尋址的存儲(chǔ)器單元頁，所 述非易失性存儲(chǔ)器裝置包含用于一同感測一群組兩個(gè)二進(jìn)制頁且單獨(dú)鎖存所述兩個(gè)二進(jìn)制頁的構(gòu)件； 用于除了前兩個(gè)循環(huán)以外每 一 操作循環(huán)輸出經(jīng)鎖存的二進(jìn)制數(shù)據(jù)頁的構(gòu)件；且 其中所述用于感測及鎖存的構(gòu)件每兩個(gè)操作循環(huán)起作用，同時(shí)所述用于輸出經(jīng)鎖 存的二進(jìn)制頁的構(gòu)件也起作用。
16. —種讀取具有在相關(guān)聯(lián)的字線上的可尋址的存儲(chǔ)器單元頁的非易失性存儲(chǔ)器的方法，其包含在一系列讀取循環(huán)中的每一者中感測并鎖存數(shù)據(jù)頁，其中在當(dāng)前讀取循環(huán)中的所 述感測及鎖存針對(duì)于當(dāng)前字線上的當(dāng)前數(shù)據(jù)頁，且響應(yīng)于來自鄰近字線的預(yù)先必要的數(shù)據(jù)而執(zhí)行以校正從其產(chǎn)生的任何擾動(dòng)效應(yīng)；在所述當(dāng)前讀取循環(huán)之前搶先地感測并鎖存所述當(dāng)前頁的所述預(yù)先必要的數(shù) 據(jù)；及在所述當(dāng)前讀取循環(huán)而非第一讀取循環(huán)中執(zhí)行對(duì)所述當(dāng)前頁的所述感測及鎖 存，同時(shí)輸出在剛剛過去的讀取循環(huán)中感測并鎖存的先前頁。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述存儲(chǔ)器單元每一者存儲(chǔ)一個(gè)數(shù)據(jù)位。
18. 根據(jù)權(quán)利要求16所述的方法，其中所述存儲(chǔ)器單元每一者存儲(chǔ)一個(gè)以上數(shù)據(jù)位， 且字線上的每一存儲(chǔ)器單元頁與一個(gè)以上二進(jìn)制數(shù)據(jù)頁相關(guān)聯(lián)，所述二進(jìn)制數(shù)據(jù)頁 對(duì)應(yīng)于每一存儲(chǔ)器單元的個(gè)別位。
19. 根據(jù)權(quán)利要求18所述的方法，其中對(duì)所述當(dāng)前頁的所述預(yù)先必要的數(shù)據(jù)的所述感 測及鎖存進(jìn)一步包含輸出作為來自所述預(yù)先必要的感測的所述預(yù)先必要的數(shù)據(jù)的一部分而獲得的第 一旗標(biāo)；響應(yīng)于所述第一旗標(biāo)而調(diào)整所述預(yù)先必要的數(shù)據(jù)；及鎖存所述經(jīng)調(diào)整的預(yù)先必要的數(shù)據(jù)以指示是否需要對(duì)所述當(dāng)前頁進(jìn)行校正。
20. 根據(jù)權(quán)利要求19所述的方法，其中所述第一旗標(biāo)指示是否己就所有所述位對(duì)所述鄰近字線上的預(yù)先必要的存儲(chǔ)器單元頁進(jìn)行編程。
21. 根據(jù)權(quán)利要求20所述的方法，其中當(dāng)所述第一旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程時(shí)，調(diào)整所述預(yù) 先必要的數(shù)據(jù)以指示不需要校正。
22. 根據(jù)權(quán)利要求20所述的方法，其中當(dāng)所述第一旗標(biāo)指示所述鄰近字線己就所有所述位而進(jìn)行編程時(shí)，調(diào)整所述預(yù)先 必要的數(shù)據(jù)以指示需要校正。
23. 根據(jù)權(quán)利要求18所述的方法，其中對(duì)當(dāng)前頁的所述感測及鎖存進(jìn)一步包含通過來自所述經(jīng)調(diào)整的預(yù)先必要的數(shù)據(jù)的校正而執(zhí)行對(duì)所述當(dāng)前頁的所述感測；輸出作為所述^前頁的一部分而獲得的第二旗標(biāo)；響應(yīng)于所述第二旗標(biāo)，通過將所述頁保持為不改變或?qū)⑺鲰撜{(diào)整到預(yù)定值或者 以通過在另 一 組感測條件下重復(fù)對(duì)所述當(dāng)前頁的所述感測而獲得的新頁進(jìn)行替換 來刷新所述當(dāng)前頁；及鎖存所述經(jīng)刷新的當(dāng)前頁以用于在下一讀取循環(huán)中輸出。
24. 根據(jù)權(quán)利要求23所述的方法，其中以具有預(yù)定升壓的字線電壓執(zhí)行對(duì)那些存儲(chǔ)器 單元的如所述經(jīng)調(diào)整的預(yù)先必要的數(shù)據(jù)所指示需要校正的所述當(dāng)前頁的所述感測。
25. 根據(jù)權(quán)利要求23所述的方法，其中所述第二旗標(biāo)指示是否已就所有所述位對(duì)所述 當(dāng)前字線上的當(dāng)前存儲(chǔ)器單元頁進(jìn)行編程。
26. 根據(jù)權(quán)利要求25所述的方法，其中當(dāng)所述第二旗標(biāo)指示所述鄰近字線已就所有所述位而進(jìn)行編程時(shí)，所述刷新所述 當(dāng)前頁是通過將所述當(dāng)前頁保持為不改變的空值操作。
27. 根據(jù)權(quán)利要求25所述的方法，其中所述存儲(chǔ)器單元每一者存儲(chǔ)兩個(gè)數(shù)據(jù)位；所述存儲(chǔ)器單元頁由下部位頁及上部位頁構(gòu)成；且當(dāng)所述第二旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程且正被感測的 所述當(dāng)前頁為上部位頁時(shí)，所述刷新所述當(dāng)前頁是通過將所述當(dāng)前頁全部重設(shè)為指 示所述上部位頁尚未經(jīng)編程的預(yù)定位而進(jìn)行。
28. 根據(jù)權(quán)利要求25所述的方法，其中所述存儲(chǔ)器單元每一者存儲(chǔ)兩個(gè)數(shù)據(jù)位； 所述存儲(chǔ)器單元頁由下部位頁及上部位頁構(gòu)成；且當(dāng)所述第二旗標(biāo)指示所述鄰近字線尚未就所有所述位而進(jìn)行編程且正被感測的 所述當(dāng)前頁為下部位頁時(shí)，所述刷新所述當(dāng)前頁是通過相對(duì)T另一預(yù)定參考來感測 所述當(dāng)前頁而進(jìn)行。
29. —種讀取具有在相關(guān)聯(lián)的字線上的可尋址的存儲(chǔ)器單元頁的非易失性存儲(chǔ)器的方 法，其包含一同感測一群組兩個(gè)二進(jìn)制頁且單獨(dú)鎖存所述兩個(gè)二進(jìn)制頁； 除了前兩個(gè)循環(huán)以外每一操作循環(huán)輸出經(jīng)鎖存的二進(jìn)制數(shù)據(jù)頁；且 其中在經(jīng)鎖存的 一-進(jìn)制頁從先前操作循環(huán)的所述輸出期間每兩個(gè)操作循環(huán)執(zhí)行 所述感測及鎖存。
全文摘要
來自存儲(chǔ)器讀取或?qū)懭氩僮鞯牡却龝r(shí)間的一部分是用于將數(shù)據(jù)經(jīng)由I/O總線輸入到存儲(chǔ)器的數(shù)據(jù)鎖存器或從存儲(chǔ)器的數(shù)據(jù)鎖存器輸出數(shù)據(jù)。存在通過允許存儲(chǔ)器在存儲(chǔ)器核心忙于讀取操作時(shí)于后臺(tái)中執(zhí)行所述數(shù)據(jù)高速緩存及轉(zhuǎn)移操作中的一些而改進(jìn)非易失性存儲(chǔ)器裝置的性能的方法及電路。實(shí)施用于高速緩存讀取數(shù)據(jù)的方案，以使得即使對(duì)鄰近字線上的數(shù)據(jù)的預(yù)先必要的讀取必須先于對(duì)當(dāng)前字線上的當(dāng)前頁的讀取時(shí)，在用于讀取先前頁的循環(huán)中搶先完成所述預(yù)先必要的讀取連同任何I/O存取，以使得可在所述先前讀取的頁忙于所述I/O存取的同時(shí)執(zhí)行當(dāng)前讀取。
文檔編號(hào)G11C16/26GK101438353SQ200780016198
公開日2009年5月20日 申請日期2007年5月2日 優(yōu)先權(quán)日2006年5月5日
發(fā)明者彥 李 申請人:桑迪士克股份有限公司