專利名稱：用于擦除內存器件的方法以及多級程序化內存器件的制作方法
技術領域：
本發(fā)明大致系關于內存器件，且尤其關于用于擦除以及程序化雙 位內存器件的技術。
背景技術：
閃存是為一種電子內存媒體，其可在沒有操作電力的狀況下保有 其資料。閃存可在其有效的使用年限(對于典型的閃存器件而言，其使 用年限可達到一百萬次的寫入循環(huán))期間被程序化、擦除以及再程序化。 閃存在一些消費者、商業(yè)以及其它應用領域中逐漸普及作為可靠、輕 巧以及便宜之非揮發(fā)性內存。由于電子器件愈來愈小，故而需要增加
可儲存在諸如是閃存單元之集成電路內存胞(memory cell)上每單元面
積的資料量。
一種傳統(tǒng)的閃存技術是基于使用可儲存兩個位資料之電荷捕獲介 電質胞(charge trapping dielectric cell)的內存胞。近年來，非揮發(fā)性內存 設計者已設計出使用兩個電荷儲存區(qū)域來在單一 的氮化硅層中儲存電 荷的內存電路。這種非揮發(fā)性內存器件是為人所熟知之雙位快閃電子 可擦除且可程序化只讀存儲器(dual-bit Flash electrically erasable and programmable read-only memory; EEPROM)，其可從{立在力口州孫尼維爾 之史班遜公司(Spansion, Inc., Sunnyvale, California)所出產之商標 MIRRORBITTM產品取得。在這種設置中.可使用在氮化硅層的一側上 之第一電荷儲存區(qū)域來儲存一個位，而可使用在相同之氮化硅層的另 一側上之第二電荷儲存區(qū)域來儲存第二位。例如，左位以及右位可分 別儲存在氮化硅層之物理上不同的區(qū)域(靠近每一 內存胞之左側以及右 側區(qū)域)中。和傳統(tǒng)EEPROM胞比較，雙位內存胞可在相同尺寸的內 存數(shù)組內儲存兩倍之多的信息。
這種雙位內存胞可使用熱電子注入(hot electron injection)技術來予 以程序化。圖1為在信道熱電子(Channel Hot Electron; CHE)注入程序化操作(programoperation)期間之傳統(tǒng)雙位內存胞50的剖視圖。內存胞 50具有雙位(位1，位2)架構，其系較傳統(tǒng)EEPROM內存器件具有兩倍
之多的儲存容量。
內存胞50包括了氧化物-氮化物-氧化物(ONO)堆棧(stack)62至64、 以及配置在位在襯底54中之第一埋藏接面區(qū)域60和第二埋藏接面區(qū) 域61之間的柵極68。在如所示的實作中，襯底54為P型半導體襯底 54，其具有形成在襯底54內并與內存胞50自行對準的第一埋藏接面 區(qū)域60和第二埋藏接面區(qū)域61 。第一埋藏接面區(qū)域60和第二埋藏接 面區(qū)域61各由N+半導體材料而形成。第一絕緣層62、電荷儲存層64 以及第二絕緣層66可使用氧化物-氮化物-氧化物(ONO)配置來加以實 施。在此情況下，可持有電荷的氮化物電荷儲存層64是位在兩個氧化 物絕緣層62、 66之間。第一絕緣層62是位在襯底54之上，二氧化硅 或氮化物電荷儲存層64是位在第一絕緣層62之上，第二絕緣層66是 位在電荷儲存層64之上，以及多晶硅控制柵極68是位在第二絕緣層 66之上。為了制造出可操作的內存器件，第一硅化金屬接點(contact)(未 顯示)可配置在襯底54上，而控制柵極68則可由第二硅化金屬接點(未 顯示)來加以覆蓋。
內存胞50可儲存兩個資料位由圈代表的左位(位1)，以及由圈 代表的右位(位2)。實際上，內存胞50 —般是對稱的，因此第一埋藏 接面區(qū)域60以及第二埋藏接面區(qū)域61是可相互交換的。在這一方面， 第一埋藏接面區(qū)域60對于右位(位2)而言可作為源極區(qū)域，而第二埋 藏接面區(qū)域61對于右位(位2)而言可作為汲極區(qū)域。相反地，第二埋 藏接面區(qū)域61對于左位(位l)而言可作為源極區(qū)域，而第一埋藏接面 區(qū)域60對于左位(位2)而言可作為汲極區(qū)域。閾值電壓存在于控制柵 極66和襯底54之間，以避免在器件運作期間的泄漏(leakage)。
如圖1所示，示范的程序化程序(有時稱之為信道熱電子(CHE)注 入)可用以對鏡像位胞50之電荷儲存層64之位2進行程序化。在這示 范實作中，內存胞50的位2可通過在中性電壓下(例如，大約零伏特) 使源極60接地或浮接、施加相當高之電壓到汲極61(例如施加3.5伏特 到5.5伏特之間之電壓到汲極61)、以及施加相當高的電壓(例如，7到 10伏特之間)到柵極68而被程序化。將汲極61設定在較源極60為相當高的電壓產生了可將電子從源極60到汲極61加速的橫向場(lateral fidd)。將柵極68設定在相當高的電壓設立了強的垂直電場。當電子在 靠近汲極區(qū)域61獲得足夠的能量時，強的垂直場將橫越隧道氧化物層 62的電子拉入氮化物電荷儲存層64的位2內。然后這些電子被捕獲于 電荷儲存層64中(例如電荷被捕獲在氮化物(絕緣體)內并無法移動)。在 靠近汲極61區(qū)(位2處)沒有區(qū)域性電荷可解釋成為邏輯l(logical one)， 而在靠近汲極61區(qū)(位2處)存在有區(qū)域性電荷可解釋成為邏輯O(logical zero)(反之亦然)。應了解到在下列的例子中，埋藏接面區(qū)域60、 61可 稱之為源極60以及汲極61，若是將在埋藏接面區(qū)域60、 61之偏壓(bias voltage)以相對的方式交換，埋藏接面區(qū)域60、 61亦可分別作用為汲極 以及源極。這可讓電荷被儲存(或不被儲存)在電荷儲存層64之另一側 的位1處。
如上所述，內存胞可以儲存兩個位(位l、位2)。當電荷儲存層64 之右側的電荷儲存區(qū)域(在此之后稱為"程序化胞(programmed cell)"或 "正常位2(normal bit 2)")被程序化以儲存一些電子且在左側的電荷儲 存區(qū)域是未被程序化的(在此之后稱為"未程序化胞(unprogrammed cell)"或"附贈位1 (complimentary bit l)")時，附贈位1的閾值電壓(V丁) 可被擾動(disturb)。當正常位2被程序化時，即使附贈位l尚未被程序 化(例如，沒有儲存電子)，附贈位1之閾值電壓(VT)仍會被提高或增加。 換句話說，在附贈位1的閾值電壓(VT)會有些變動(例如，稍微增加)， 因為正常位2己被程序化。這種現(xiàn)象有時稱之為"附贈位1擾動"。這 種擾動可限制在正常位2和附贈位1之間的閾值電壓(VT)窗 (window)(例如，到大約2伏特)，并且不能進一步予以增加。
附贈位1擾動有效地限制了在程序化胞(例如，正常位2)以及未程 序化胞(例如，未程序化附贈位l)之間的Vt差或"窗"到大約2伏特。此 外，程序化正常位到甚至更高的VT階將僅導致更高的附贈位Vt，并 且無法在此兩個位之間進一步增加Vt差。此附贈位擾動使得實行可在 多個不同的階被程序化的多級胞變得困難或成為不可能。因此會希望 能消除這些問題。
圖2為傳統(tǒng)雙位內存胞50在帶間(band-to-band)信道熱空孔 (channel hot hole; CHH)擦除操作期間的結構剖視圖。為了擦除內存胞50的位2，中間的正偏壓(例如，在4到7伏特之間)可施加至汲極61 ， 源極60可處于接地或浮接，并且相當高的負偏壓(例如，在-5到-9伏 特之間)可施加至柵極68。以此種方式偏壓柵極68和汲極61造成了從 汲極61區(qū)朝向柵極68的帶間空孔產生及注入。該空孔再結合(例如， 中和)被捕獲在位于靠近汲極61之電荷儲存區(qū)域64之部份中之位2處 的電子。此則有效地擦除了位2。同樣地，位1可通過將施加至汲極61 和源極60的偏壓予以交換而被擦除(例如，中間的正電壓(例如，在4到 7伏特之間)可施加至源極60，汲極61可處于接地或浮接，并且相當高 的負偏壓(例如，在-5到-9伏特之間)可施加至柵極68)。以此種方式來 偏壓柵極68和源極60造成了從源極60區(qū)朝向柵極68的帶間空孔產 生或注入。該空孔再結合(例如，中和)被捕獲在位于靠近源極60之電 荷儲存區(qū)域64之部份中之位1處的電子。此則有效地擦除了位1 。
縱然有這些優(yōu)點，仍然需要提供將用于擦除及/或程序化雙位內 存胞的改良技術。此外，本發(fā)明其它的特征以及特性將從本發(fā)明下列 的詳細說明和申請專利范圍，連同所伴隨著的圖式和本發(fā)明的先前技 術而變得更明顯。

發(fā)明內容
提供用于擦除和程序化內存的技術。
根據一實施例，提供的技術是用于擦除內存，該內存包含第一電 荷儲存區(qū)域，通過隔離區(qū)域而與第二電荷儲存區(qū)域隔開。電子是由至 少一個之電荷儲存區(qū)域中以隧穿方式穿出而進入到襯底中，以擦除該 至少一個電荷儲存區(qū)域。電荷儲存區(qū)域可物理上且電氣上與隔離區(qū)域 分離。
根據另一實施例，提供用于在多種不同階或狀態(tài)下對單一電荷儲 存區(qū)域進行程序化之技術。


本發(fā)明將在以下配合著下列的圖式來加以說明，其中相似的組件 符號代表相似的胞(cell)，且其中
圖1系在信道熱電子(Channel Hot Electron; CHE)注入程序化操作(programming operation)期間之傳統(tǒng)雙位內存胞的剖視圖2系在帶間(band-to-band)信道熱空？L(channel hot hole; CHH)擦
除操作期間之傳統(tǒng)雙位內存胞的結構的剖視圖3系根據本發(fā)明之示范實施例之雙位內存胞之一部份的剖視圖； 圖4系復數(shù)個雙位內存胞設置在內存胞數(shù)組中的簡化圖式；以及 圖5系根據本發(fā)明之示范實施例之顯示富勒-諾得漢(FN)擦除操作
之雙位內存胞之部份的剖視圖。
具體實施例方式
本發(fā)明之下列詳細說明的本質僅為示范，其并不在于限制本發(fā)明、 或是本發(fā)明的運用以及使用。此外，并沒有通過前述本發(fā)明所述之先 前技術或是本發(fā)明下列的詳細說明來加以限制的企圖。
圖3系為根據本發(fā)明之示范實施例之雙位內存胞150之一部份的 剖視圖。鏡像位(mirror bit)內存胞150包括了襯底154，該襯底154具 有形成在襯底154內并與內存器件150自行對準的第一埋藏接面區(qū)域 160及第二埋藏接面區(qū)域161;設置在襯底154之上的第一絕緣層162; 一對電荷儲存層164A、 164B，各設置在第一絕緣層162之上；設置在 電荷儲存區(qū)域164A、 164B之間的絕緣區(qū)域170;設置在電荷儲存區(qū)域 164A、 164B和絕緣區(qū)域170之上的第二絕緣層166;以及設置在第二 絕緣層166之上的控制柵極168。第一硅化金屬接點(未顯示)可設置在 襯底154上，而該控制柵極166可由第二硅化金屬接點(未顯示)來加以復蓋。
電荷儲存區(qū)域164A、 164B是設置在，例如，第一絕緣層162和 第二絕緣層164之間。電荷儲存區(qū)域164A、 164B是通過設置在電荷 儲存區(qū)域164A、 164B之間的絕緣區(qū)域170而物理上且電氣上分離。 在一實作中，控制柵極168可包括了多晶硅，電荷儲存區(qū)域164A、 164B 可包括了富含硅的氮化物(silicon-rich nitride)、多晶硅、或是其它等效 的電荷捕獲材料，而該絕緣區(qū)域170可包括，例如，氧化物。因此， 在襯底154和控制柵極168之間的介電質堆?？砂ǎ?，富含氧 化硅的氮化物-氧化物(ORO)堆棧、氧化物-多晶硅-氧化物(OPO)堆棧、 或是富含氧化硅之氮化物-多晶硅-富含硅的氮化物-氧化物(ORPRO)堆棧等。
經由絕緣區(qū)域170將電荷儲存區(qū)域164A、 164B物理分離可使在 程序化胞(例如，在電荷儲存區(qū)域164B的正常位2)以及未程序化胞(例 如，在電荷儲存區(qū)域164A之未程序化附贈位l)之間的閾值電壓(Vi) 窗得以擴大或是增加。這可使附贈位1擾亂問題大大地減少并實際上 消失。例如，與圖1的內存胞結構50對比，圖3的內存胞結構150可 使在程序化胞(例如，正常位2)以及未程序化胞(例如，未程序化附贈位 l)之間的閾值電壓(VT)窗得以增加到大約4.5伏或更多。
因為附贈位1擾動已不再是圖3之內存胞架構150中的問題，內 存胞150可在多個階被程序化。換句話說，內存胞150是一種多級胞 (multi-level cell; MLC)。在程序化胞(例如，正常位2)以及未程序化胞(例 如，未程序化附贈位1)之間的閾值電壓(VT)窗愈大，則可讓中間狀態(tài)得 以存在。例如，當程序化胞(例如，正常位2)被程序化至達到5伏特時， Vt未程序化胞(例如，未程序化附贈位l)將維持在非常接近零伏特。因 此，某個記憶胞亦可在不同的階處被程序化，例如，到2伏特、3伏特、 4伏特或是5伏特。這些不同的階使得不同的狀態(tài)得以儲存在每一個電 荷儲存區(qū)域中。例如，Vt窗愈大，可讓兩個位得以儲存在正常位2處， 而另兩個位則可儲存在附贈位1處，如此四個位可儲存在單一的內存 胞150內。雖然單一的雙位內存胞150顯示在圖3，應了解到任何適當 數(shù)量的雙位內存胞150可用來形成內存數(shù)組，如下參考圖4所作的說 明。
圖4是依據傳統(tǒng)數(shù)組架構200設置之復數(shù)個雙位內存胞的簡化圖 式(實際的數(shù)組架構可包含數(shù)千個雙位內存胞50)。
數(shù)組架構200包含了一些如上述之形成在半導體襯底內的埋藏位 線。圖4描述了三條埋藏位線(組件符號202、 204和206)，每一條可 作用為在數(shù)組架構200內的內存胞的汲極或源極。數(shù)組架構200亦包 含了一些字符線，其用來控制內存胞的柵極電壓。圖4描述了四條字 符線(組件符號208、 210、 212和214)，其一般和位線形成交叉圖案。 雖然未在圖3中顯示，電荷儲存層，諸如是ORO或OPO堆棧，是位 在位線和字符線之間。圖4中的虛線代表在數(shù)組架構200內雙位內存 胞的其中兩個第一胞216和第二胞218。需注意的是，位線204是由第一胞216和第二胞218所共享。數(shù)組架構200是為人所熟知的虛擬 接地架構(ground architecture),因為接地電位(ground potential)可被施加 在任何選定的位線，且不需要任何具有固定接地電位的位線。
用于數(shù)組架構200的控制邏輯以及電路(未顯示)在傳統(tǒng)閃存操作 (諸如是程序化、讀取、擦除、以及軟程序化)期間，控制內存胞的選擇、 施加電壓至字符線208、 210、 212、 214、以及施加電壓至位線202、 204、 206。使用位線接點(未顯示)來傳送電壓到位線202、 204、 206。 圖4顯示了三條導電金屬線(組件符號220、 222和224)，以及三個位 線接點(組件符號226、 228和230)。對給定的位線而言，因為位線的 電阻相當高，所以位線接點是每十六條字符線才被使用一次。 FN擦除操作
圖5是根據本發(fā)明之示范實施例之顯示富勒-諾得漢 (Fowler-Nordheim; FN)擦除操作之雙位內存胞150的部份的剖視圖。
為能進行FN擦除操作，胞150之電荷儲存區(qū)域164A、 164B包括 了富含硅的氮化物或是相似的材料(例如，多晶硅)。根據FN擦除操作 的一實施例，強的垂直場可透過堆棧通過將襯底154接地、浮接(float) 源極160和汲極161、及然后施加高的負電壓到控制柵極168設立。根 據另一種實施例，強的垂直場可通過在柵極168處施加相對高的負偏 壓(例如，-8至U-IO伏特)及施加正偏壓到襯底154而產生。
當強的垂直場設立時，捕獲在電荷儲存區(qū)域164A、 164B的電子 會被射出或被推出電荷儲存區(qū)域164A、 164B外而進入到襯底154中， 使得內存胞150得以被擦除。使用諸如富含硅的氮化物之材料可使得 FN擦除操作得以進行，因為電子在這些材料中具有較大的移動性，因 為這些電子具有較低的電荷捕獲密度(在和其中電子為固定且較不移動 的材料(例如氮化物)相比)。具體而言，使用諸如是富含硅的氮化物之 材料來建構電荷儲存區(qū)域164A、 164B使得將電荷推出電荷儲存區(qū)域 164A、 164B外更為容易。企圖將相同的FN擦除操作施用于實行諸如 是氮化物電荷儲存區(qū)域之內存胞，是無法成功的，因為電子無法由氮 化物電荷儲存區(qū)域中推出。
雖然至少一示范實施例已在本發(fā)明的前述詳細說明中予以呈現(xiàn)， 但應體會到仍然存在著許多變化。亦應了解到示范實施例僅是范例，其并不在于以任何方式來限制本發(fā)明之范疇、運用或是配置。相反地， 前述的詳細說明將提供那些在本領域中具有通常知識者用來實作本發(fā) 明示范實施例的一種方便的指示；應可明白的是在不脫離由附加的申 請專利范圍以及其法定的均等物所界定的本發(fā)明的范疇下，對于在示 范實施例中所載胞的功能以及設置仍可有許多的變化。
權利要求
1、一種方法，包括提供內存(150)，該內存(150)包括第一電荷儲存區(qū)域(164A)，該第一電荷儲存區(qū)域(164A)通過隔離區(qū)域(170)而與第二電荷儲存區(qū)域(164B)隔開；以及使電子以富勒-諾得漢(FN)隧穿方式穿出至少一個電荷儲存區(qū)域(164A、164B)進入到襯底(154)中，以擦除該至少一個電荷儲存區(qū)域。
2、 如權利要求1所述的方法，其中，該內存(150)進一步包括襯底(154) 以及柵極，并且其中，富勒-諾得漢(FN)隧穿方式包括將該襯底C154)接地；對該柵極施加電壓，以將電子從該至少一個電荷儲存區(qū)域(164A、 164B)推出而進入到該襯底(154)中。
3、 如權利要求1所述的方法，其中，該電荷儲存區(qū)域(164A、 164B)包括富含硅的氮化物和多晶硅中的至少一者。
4、 如權利要求1所述的方法，其中，該電荷儲存區(qū)域(164A、 164B) 是通過設置在該電荷儲存區(qū)域(164A、 164B)之間的該隔離區(qū)域(170)而物理上且電氣上分離。
5、 一種半導體器件，包括 襯底(154);隔離區(qū)域(170);第一電荷儲存區(qū)域(164A)，包括富含硅的氮化物，其中，該第一電 荷儲存區(qū)域(164A)被配置成儲存第一位以及第二位；第二電荷儲存區(qū)域(164B)，包括富含硅的氮化物，其中，該第二電 荷儲存區(qū)域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲存區(qū)域 (164A)隔開，其中，該第一電荷儲存區(qū)域(164A)被配置成儲存第一附贈 位1以及第二附贈位1，其中，該隔離區(qū)域(170)被配置成在當該第一和第二位分別被程序化時，防止該第一和第二附贈位1的第二閾值電 壓的擾動。
6、 如權利要求5所述的半導體器件，其中，該第一電荷儲存區(qū)域(164A) 可在多種狀態(tài)下進行程序化，且其第一閾值電壓Vt是在0和5伏特之 間，而該第二電荷儲存區(qū)域(164B)的該第二閾值電壓Vt維持在大約0 伏特。
7、 一種半導體器件，包括襯底(154); 隔離區(qū)域(170);第一電荷儲存區(qū)域(164A)，包括多晶硅；第二電荷儲存區(qū)域(164B)，包括多晶硅，其中，該第二電荷儲存區(qū) 域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲存區(qū)域(164A)隔 開；以及柵極(16S)，其中，通過將該襯底(154)接地并施加電壓到該柵極(168)以從至少 一個電荷儲存區(qū)域(164A、 164B)注入電子到該襯底(154)中，該至少一 個電荷儲存區(qū)域(164A、 164B)被配置成從該至少一個電荷儲存區(qū)域 (164A、 164B)注入電子到該襯底(154)中來擦除該至少一個電荷儲存區(qū) 域(164A、 164B)。
8、 如權利要求7所述的半導體器件，其中，該電荷儲存區(qū)域(164A、 164B)是通過設置在該電荷儲存區(qū)域之間的該隔離區(qū)域(170)而物理上且電氣上分離。
9、 一種半導體器件，包括 襯底(154); 隔離區(qū)域(170);第一電荷儲存區(qū)域(164A)，包括富含硅的氮化物，其中，該第一 電荷儲存區(qū)域G64A)被配置成儲存第一位以及第二位；第二電荷儲存區(qū)域(164B)，包括富含硅的氮化物，其中，該第二電荷儲存區(qū)域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲存區(qū)域 (164A)隔開，其中，該第一電荷儲存區(qū)域(164A)被配置成儲存第一附贈 位1以及第二附贈位1，其中，該隔離區(qū)域(170)是配置成在當該第一 和第二位分別被程序化時，防止該第一和第二附贈位1的第二閾值電 壓的擾動。
10、如權利要求9所述的半導體器件，其中，該電荷儲存區(qū)域(164A、 164B)是通過設置在該電荷儲存區(qū)域(164A、 164B)之間的該隔離區(qū)域 (170)而物理上且電氣上分離，其中，在該第一電荷儲存區(qū)域(164A)和 該第二電荷儲存區(qū)域(164B)之間的閾值電壓Vt窗是大約4.5伏特或更 多，且其中，該第一電荷儲存區(qū)域(164A)可在多個狀態(tài)下程序化，而 該第一閾值電壓Vt在0和5伏特之間，而在該第二電荷儲存區(qū)域(164B) 的該第二閾值電壓Vt維持于大約0伏特。
全文摘要
一種內存(150)，包含第一電荷儲存區(qū)域(164A)，其系通過隔離區(qū)域(170)而與第二電荷儲存區(qū)域(164B)隔開。提供用于擦除內存(150)的技術，其中，電子以富勒-諾得漢(Fowler-Nordheim；FN)隧穿方式穿出至少一個之電荷儲存區(qū)域(164A)、(164B)而進入襯底(154)內，以擦除內存(150)的至少一個電荷儲存區(qū)域。提供其它的技術，用于在多種不同階(level)或狀態(tài)下程序化單一的電荷儲存區(qū)域。
文檔編號G11C11/56GK101438351SQ200780016294
公開日2009年5月20日 申請日期2007年4月5日 優(yōu)先權日2006年4月6日
發(fā)明者M·丁, W·張 申請人:斯班遜有限公司