專(zhuān)利名稱(chēng)：Nand架構(gòu)存儲(chǔ)器裝置及操作的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來(lái)說(shuō)涉及半導(dǎo)體存儲(chǔ)器裝置，且特定來(lái)說(shuō)，本發(fā)明涉及NAND架構(gòu) 存儲(chǔ)器裝置及其操作及使用。
背景技術(shù)：
存儲(chǔ)器裝置通常提供作為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在 許多不同類(lèi)型的存儲(chǔ)器，包括隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng) 態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)及快閃存儲(chǔ)器。
快閃存儲(chǔ)器裝置已發(fā)展成為用于廣泛的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源。 快閃存儲(chǔ)器裝置通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ) 器單元。所述單元的閾值電壓的改變通過(guò)對(duì)電荷存儲(chǔ)或陷獲層或其它物理現(xiàn)象的編程 來(lái)確定每一單元的數(shù)據(jù)值。快閃存儲(chǔ)器的一般使用包括個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理 (pda)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器具、媒介、無(wú)線(xiàn)裝置、 蜂窩式電話(huà)及可抽換式存儲(chǔ)器模塊，且快閃存儲(chǔ)器的使用繼續(xù)擴(kuò)展。
快閃存儲(chǔ)器通常使用稱(chēng)為NOR快閃及NAND快閃的兩種基本架構(gòu)中的一者。所 述名稱(chēng)從用于讀取所述裝置的邏輯而導(dǎo)出。在NOR快閃架構(gòu)中， 一列存儲(chǔ)器單元與 耦合到位線(xiàn)的每一存儲(chǔ)器單元并聯(lián)地耦合。在NAND快閃架構(gòu)中， 一列存儲(chǔ)器單元 僅與耦合到位線(xiàn)的列的第一存儲(chǔ)器單元串聯(lián)耦合。
隨著釆用快閃存儲(chǔ)器裝置的電子系統(tǒng)的性能提高，快閃存儲(chǔ)器裝置的性能也應(yīng)提 高。性能提高包括降低功率消耗、提高速度及提高存儲(chǔ)器密度。
由于上述原因，且由于所屬技術(shù)領(lǐng)域中的技術(shù)人員在閱讀及了解本說(shuō)明書(shū)之后將 明了的下述其它原因，所屬技術(shù)領(lǐng)域中需要替代性NAND存儲(chǔ)器架構(gòu)及其操作
發(fā)明內(nèi)容



圖1是根據(jù)本發(fā)明的實(shí)施例的具有至少一個(gè)存儲(chǔ)器裝置的電子系統(tǒng)的功能性框圖。
圖2是現(xiàn)有技術(shù)的實(shí)例性NAND存儲(chǔ)器陣列的一部分的示意圖。
圖3A是根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列的一部分的示意圖。圖3B是根據(jù)本發(fā)明的另一實(shí)施例的NAND存儲(chǔ)器陣列的一部分的示意圖。 圖4是根據(jù)本發(fā)明的實(shí)施例的讀取存儲(chǔ)器單元的方法的流程圖。 圖5是根據(jù)本發(fā)明的實(shí)施例的具有至少一個(gè)存儲(chǔ)器裝置的存儲(chǔ)器模塊的功能性 框圖。
具體實(shí)施例方式
在對(duì)本發(fā)明實(shí)施例的以下詳細(xì)說(shuō)明中，參照形成本發(fā)明的一部分且其中以圖解說(shuō) 明的方式顯示可在其中實(shí)踐本發(fā)明的具體實(shí)施例的附圖。充分詳細(xì)地說(shuō)明這些實(shí)施例 以使所屬技術(shù)領(lǐng)域中的技術(shù)人員能夠?qū)嵺`本發(fā)明，但應(yīng)了解，也可使用其它實(shí)施例， 且可在不背離本發(fā)明的范圍的情況下做出過(guò)程、電或機(jī)械改變。因此，不應(yīng)以限制意 義考慮以下詳細(xì)說(shuō)明，且本發(fā)明的范圍僅由隨附權(quán)利要求書(shū)及其等效物界定。
說(shuō)明非易失性存儲(chǔ)器裝置使用經(jīng)修改的NAND架構(gòu)，其中存儲(chǔ)器單元的NAND 串的端選擇性地耦合到不同位線(xiàn)?？舍娪门c傳統(tǒng)NAND存儲(chǔ)器陣列相同的方式來(lái)完 成對(duì)所述存儲(chǔ)器單元的編程及擦除。然而，根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元的讀取 使用類(lèi)似于DRAM裝置中的讀取操作的電荷共享技術(shù)完成。
各種實(shí)施例的NAND架構(gòu)包括兩個(gè)或兩個(gè)以上串聯(lián)耦合的場(chǎng)效晶體管非易失性 存儲(chǔ)器單元串，所述單元的數(shù)據(jù)值由其閾值電壓確定。串的串聯(lián)耦合的存儲(chǔ)器單元中 的第一者經(jīng)由第一選擇柵極選擇性地耦合到第一位線(xiàn)。串的串聯(lián)耦合的存儲(chǔ)器單元中 的最后一者經(jīng)由第二選擇柵極選擇性地耦合到第二位線(xiàn)。在對(duì)串的目標(biāo)存儲(chǔ)器單元的 讀取操作期間，所述第二或相鄰位線(xiàn)用作表示所述目標(biāo)存儲(chǔ)器單元的數(shù)據(jù)值的電荷的 存儲(chǔ)節(jié)點(diǎn)。
圖1是根據(jù)本發(fā)明的實(shí)施例的耦合到作為電子系統(tǒng)的部分的處理器130的NAND 快閃存儲(chǔ)器裝置IOO的簡(jiǎn)化框圖。電子系統(tǒng)的某些實(shí)例包括個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助 理(pda)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器具、媒介、無(wú)線(xiàn)裝 置、蜂窩式電話(huà)及類(lèi)似物。處理器130可以是存儲(chǔ)器控制器或其它外部處理器。存儲(chǔ) 器裝置100包括以行及列布置且具有根據(jù)本發(fā)明的實(shí)施例的架構(gòu)的存儲(chǔ)器單元陣列 104。提供行解碼器108及列解碼器110以對(duì)地址信號(hào)進(jìn)行解碼。接收并解碼地址信 號(hào)以存取存儲(chǔ)器陣列104。存儲(chǔ)器裝置100還包括輸入/輸出(I/0)控制電路112以管理 命令、地址及數(shù)據(jù)到存儲(chǔ)器裝置100的輸入以及數(shù)據(jù)及狀態(tài)信息從存儲(chǔ)器裝置100的 輸出。地址寄存器114耦合于I/0控制電路112與行解碼器108及列解碼器IIO之間 以在解碼之前鎖存地址信號(hào)。命令寄存器124耦合于I/0控制電路112與控制邏輯116 之間以鎖存?zhèn)魅朊??？刂七壿?16響應(yīng)于所述命令控制對(duì)存儲(chǔ)器陣列104的存取并 產(chǎn)生用于外部處理器130的狀態(tài)信息?？刂七壿?16耦合到行解碼器108及列解碼器 110以響應(yīng)于地址控制行解碼器108及列解碼器110?？刂七壿?16還耦合到高速緩 存寄存器118。高速緩存寄存器118如控制邏輯116引導(dǎo)鎖存數(shù)據(jù)(傳入或傳出)以在存儲(chǔ)器陣列104正忙于分別寫(xiě)入或讀取其它數(shù)據(jù)時(shí)暫時(shí)存儲(chǔ)數(shù)據(jù)。在寫(xiě)入操作期 間，數(shù)據(jù)從高速緩存寄存器118傳遞到數(shù)據(jù)寄存器120以供傳送到存儲(chǔ)器陣列104; 然后，新的數(shù)據(jù)從I/0控制電路112鎖存在高速緩存寄存器118中。在讀取操作期間， 數(shù)據(jù)從高速緩存寄存器118傳遞到I/O控制電路112以供輸出到外部處理器130;然 后，新的數(shù)據(jù)從數(shù)據(jù)寄存器120傳遞到高速緩存寄存器118。狀態(tài)寄存器122耦合于 1/0控制電路112與控制邏輯116之間以鎖存供輸出到處理器130的狀態(tài)信息。
存儲(chǔ)器裝置100在控制邏輯116處經(jīng)由控制鏈路132從處理器130接收控制信號(hào)。 所述控制信號(hào)可包括根據(jù)本發(fā)明的芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用 ALE及寫(xiě)入啟用WE#。存儲(chǔ)器裝置100經(jīng)由多路復(fù)用輸入/輸出(I/0)總線(xiàn)134從處理 器130接收命令信號(hào)(或命令)、地址信號(hào)(或地址)及數(shù)據(jù)信號(hào)(或數(shù)據(jù))并經(jīng)由 I/O總線(xiàn)134將數(shù)據(jù)輸出到處理器130。
具體來(lái)說(shuō)，所述命令經(jīng)由I/O總線(xiàn)134的輸入/輸出(I/O)引腳
在1/0控制電路 112處接收且被寫(xiě)入到命令寄存器124中。所述地址經(jīng)由總線(xiàn)134的輸入/輸出(1/0) 引腳
在I/O控制電路112處接收且被寫(xiě)入到地址寄存器114中。所述數(shù)據(jù)經(jīng)由8 位裝置的輸入/輸出(I/O)引腳
或16位裝置的輸入/輸出(I/0)引腳[(H5]在I/O控制 電路112處接收且被寫(xiě)入到高速緩存寄存器118中。所述數(shù)據(jù)隨后被寫(xiě)入到數(shù)據(jù)寄存 器120中以用于對(duì)存儲(chǔ)器陣列104進(jìn)行編程。對(duì)于另一實(shí)施例來(lái)說(shuō)，可省略高速緩存 寄存器118，且數(shù)據(jù)可被直接寫(xiě)入到數(shù)據(jù)寄存器120中。數(shù)據(jù)還可經(jīng)由8位裝置的輸 入/輸出(I/O)引腳
或16位裝置的輸入/輸出(I/O)引腳
輸出。所屬技術(shù)領(lǐng)域中 的技術(shù)人員應(yīng)了解，可提供額外電路及控制信號(hào)，且已簡(jiǎn)化圖1的存儲(chǔ)器裝置以幫助 聚焦于本發(fā)明。此外，雖然根據(jù)用于各種信號(hào)的接收及輸出的通俗慣例說(shuō)明了具體1/0
引腳，但應(yīng)注意，可在各種實(shí)施例中使用i/o引腳的其它組合或數(shù)量。
圖2是所包括的用于進(jìn)行比較的現(xiàn)有技術(shù)的實(shí)例性NAND存儲(chǔ)器陣列200的一 部分的示意圖。如圖2中所示，存儲(chǔ)器陣列200包括字線(xiàn)202,到202w及交叉位線(xiàn)204, 到204M。為便于在數(shù)字環(huán)境中進(jìn)行尋址，字線(xiàn)202的數(shù)量及位線(xiàn)204的數(shù)量通常各 自是2的某個(gè)冪。
存儲(chǔ)器陣列200包括NAND串206i到206M。每一 NAND串包括晶體管208!到 208N，每一者位于字線(xiàn)202與位線(xiàn)204的交叉點(diǎn)。在圖2中描繪為浮動(dòng)?xùn)艠O晶體管的 晶體管208表示用于存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)器單元。每一 NAND串206的浮動(dòng)?xùn)?極晶體管208從源極到漏極串聯(lián)連接在源極選擇柵極210(例如，場(chǎng)效晶體管(FET)) 與漏極選擇柵極212 (例如，F(xiàn)ET)之間。每一源極選擇柵極210位于位線(xiàn)204與源 極選擇線(xiàn)214的交叉點(diǎn)，而每一漏極選擇柵極212位于位線(xiàn)204與漏極選擇線(xiàn)215的 交叉點(diǎn)。
每一源極選擇柵極210的源極連接到共用源極線(xiàn)216。每一源極選擇柵極210的 漏極連接到對(duì)應(yīng)NAND串206的第一浮動(dòng)?xùn)艠O晶體管208的源極。舉例來(lái)說(shuō)，源極 選擇柵極210,的漏極連接到對(duì)應(yīng)NAND串206i的浮動(dòng)?xùn)艠O晶體管208t的源極。每一漏極選擇柵極22的漏極連接到對(duì)應(yīng)NAND串的位線(xiàn)204。舉例來(lái)說(shuō)，漏 極選擇柵極212,的漏極連接到對(duì)應(yīng)NAND串206t的位線(xiàn)204i。每一漏極選擇柵極212 的源極連接到對(duì)應(yīng)NAND串206的最后浮點(diǎn)柵極晶體管208的漏極。舉例來(lái)說(shuō)，漏 極選擇柵極212i的源極連接到對(duì)應(yīng)NAND串206,的浮動(dòng)?xùn)艠O晶體管208N的漏極。
浮動(dòng)?xùn)艠O晶體管208的典型構(gòu)造包括源極230及漏極232、浮動(dòng)?xùn)艠O234及控制 柵極236，如圖2中所示。浮動(dòng)?xùn)艠O晶體管208的控制柵極236耦合到字線(xiàn)202。 一 列浮動(dòng)?xùn)艠O晶體管208是耦合到給定位線(xiàn)204的那些NAND串206。 一行浮點(diǎn)柵極晶 體管208是通常耦合到給定字線(xiàn)202的那些晶體管。
為讀取圖2的現(xiàn)有技術(shù)NAND架構(gòu)存儲(chǔ)器陣列中的存儲(chǔ)器單元，存儲(chǔ)器單元塊 的未經(jīng)選定字線(xiàn)通常作為通過(guò)柵極操作而所選定的字線(xiàn)接收不同的控制電位以允許 其數(shù)據(jù)狀態(tài)確定其相關(guān)聯(lián)串存儲(chǔ)器單元的電導(dǎo)。 一般來(lái)說(shuō)，以所選定的讀取級(jí)電壓 Vread來(lái)驅(qū)動(dòng)與選定的存儲(chǔ)器單元行相關(guān)聯(lián)的字線(xiàn)，所述電壓通常是低電壓(例如， OV或接地)。此外，通過(guò)通過(guò)電壓Vpass (例如，4.5V)來(lái)驅(qū)動(dòng)連接到每一串的未經(jīng) 選定存儲(chǔ)器單元的柵極的字線(xiàn)來(lái)將每一串的未經(jīng)選定存儲(chǔ)器單元作為通過(guò)柵極操作。 此允許其以不受其存儲(chǔ)數(shù)據(jù)值限制的方式通過(guò)電流。在讀取操作中，然后電流穿過(guò)每 一串聯(lián)連接的串而從源極線(xiàn)流到列位線(xiàn)，其僅受每一串中經(jīng)選定以進(jìn)行讀取的存儲(chǔ)器 單元的限制。然后，串的所選定存儲(chǔ)器單元的數(shù)據(jù)值通過(guò)感測(cè)穿過(guò)其相關(guān)聯(lián)串的電流 的水平來(lái)確定。
圖3A是根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列300A的一部分的示意圖。如 圖3A中所示，存儲(chǔ)器陣列300A包括字線(xiàn)302。到302n及交叉位淺304q到304m，其 使用與NAND存儲(chǔ)器陣列200的布局類(lèi)似的布局。為便于在數(shù)字環(huán)境中進(jìn)行尋址， 字線(xiàn)302的數(shù)量及位線(xiàn)304的數(shù)量通常各自是2的某個(gè)冪。
存儲(chǔ)器陣列300A包括NAND串306o及306,。應(yīng)注意，典型的存儲(chǔ)器陣列可包 括數(shù)以萬(wàn)計(jì)所述串306，其以多對(duì)一的關(guān)系選擇性地耦合到位線(xiàn)304。每一NAND串 306包括場(chǎng)效晶體管308q到308n,每一者定位于字線(xiàn)302與位線(xiàn)304的交叉點(diǎn)。在圖 3A中說(shuō)明為浮動(dòng)?xùn)艠O晶體管的晶體管308表示用于存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)器單元。 雖然將存儲(chǔ)器陣列300A描繪為浮動(dòng)?xùn)艠O晶體管陣列，但也可使用能夠通過(guò)閾值電壓 的改變來(lái)界定數(shù)據(jù)值的其它非易失性存儲(chǔ)器技術(shù)，例如NROM、浮動(dòng)節(jié)點(diǎn)、鐵電、 磁性及類(lèi)似物。每一數(shù)據(jù)值通常對(duì)應(yīng)于互斥的閾值電壓范圍。每一NAND串306的 浮動(dòng)?xùn)艠O晶體管308串聯(lián)連接在第一選擇柵極312 (例如，F(xiàn)ET)與第二選擇柵極313 (例如，F(xiàn)ET)之間，所述浮動(dòng)?xùn)艠O晶體管與毗鄰存儲(chǔ)器單元共享源極/漏極區(qū)域。每 一第一選擇柵極312定位于位線(xiàn)304與第一選擇線(xiàn)315w/315,-2的交叉點(diǎn)，而每一第 二選擇柵極313定位于位線(xiàn)304與第二選擇線(xiàn)3152的交叉點(diǎn)。不同于圖2的傳統(tǒng) NAND存儲(chǔ)器陣列200，根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列300A不具有耦合 到源極線(xiàn)的選擇柵極。相反，NAND存儲(chǔ)器陣列300A使NAND串306的兩個(gè)選擇 柵極312及313耦合到位線(xiàn)304。NAND串306經(jīng)耦合以在讀取操作期間將位線(xiàn)304作為電荷存儲(chǔ)節(jié)點(diǎn)用于電荷 共享。舉例來(lái)說(shuō)，假設(shè)使用位線(xiàn)30+感測(cè)NAND串306"也就是說(shuō)，當(dāng)確定NAND 串306,中的目標(biāo)存儲(chǔ)器單元308的數(shù)據(jù)值時(shí)，位線(xiàn)30A (例如)通過(guò)多路復(fù)用器317 選擇性地耦合到感測(cè)裝置320。多路復(fù)用器317選擇性地將一個(gè)位線(xiàn)304耦合到感測(cè) 裝置320，而將剩余位線(xiàn)304去耦。雖然僅描繪兩個(gè)位線(xiàn)304耦合到多路復(fù)用器317， 但可使用額外多路復(fù)用水平，使得感測(cè)裝置320可選擇性地耦合到許多位線(xiàn)304中的 一者。然后，NAND串306!將使用第二位線(xiàn)(例如，相鄰位線(xiàn)304o)作為電荷存儲(chǔ) 節(jié)點(diǎn)。同樣，如果NAND串306o使用位線(xiàn)304o感測(cè)，那么其可使用相鄰位線(xiàn)30+ 作為其電荷存儲(chǔ)節(jié)點(diǎn)。雖然描繪NAND存儲(chǔ)器陣列300A具有一對(duì)共享相同對(duì)位線(xiàn) 304q/304,的NAND串306(/306,，但此并非必需。舉例來(lái)說(shuō)，NAND串306,可以與 NAND串306o到位線(xiàn)30^的耦合類(lèi)似的方式使用其右邊的位線(xiàn)(g卩，位線(xiàn)3042)。 當(dāng)用作正被感測(cè)的位線(xiàn)的電荷存儲(chǔ)節(jié)點(diǎn)時(shí)，用作電荷存儲(chǔ)節(jié)點(diǎn)的位線(xiàn)僅需要從其感測(cè) 裝置去耦。
每一第一選擇柵極312的第一源極/漏極區(qū)域連接到位線(xiàn)304。每一第一選擇柵極 312的第二源極Y漏極區(qū)域連接到對(duì)應(yīng)NAND串306的第一浮點(diǎn)柵極晶體管308的第 一源極/漏極區(qū)域。舉例來(lái)說(shuō)，第一選擇柵極312。的第一源極/漏極區(qū)域連接到位線(xiàn)304, 且第一選擇柵極312。的第二源極/漏極區(qū)域連接到對(duì)應(yīng)NAND串306o的浮動(dòng)?xùn)艠O晶體 管308o的第一源極/漏極區(qū)域。在所述串的相對(duì)端處，每一第二選擇柵極313的第二 源極/漏極區(qū)域連接到不同于其對(duì)應(yīng)的第一源極選擇柵極312的位線(xiàn)304，而每一選擇 柵極313的第一源極/漏極區(qū)域連接到對(duì)應(yīng)NAND串306的最后浮動(dòng)?xùn)艠O晶體管308 的第二源極/漏極區(qū)域。舉例來(lái)說(shuō)，源極選擇柵極313o的第一源極/漏極區(qū)域連接到對(duì) 應(yīng)NAND串306o的浮動(dòng)?xùn)艠O晶體管308n的第二源極/漏極區(qū)域，且源極選擇柵極3130 的第二源極/漏極區(qū)域連接到位線(xiàn)3040。
為使用位線(xiàn)304作為電荷存儲(chǔ)節(jié)點(diǎn)，其必須與除穿過(guò)包含目標(biāo)存儲(chǔ)器單元308 的NAND串306以外的正被感測(cè)位線(xiàn)隔離。圖3A描繪如何可實(shí)現(xiàn)此的僅一個(gè)實(shí)例。 舉例來(lái)說(shuō)，與NAND串306o相關(guān)聯(lián)的第一選擇柵極3120可經(jīng)由第一選擇線(xiàn)315m接 收第一控制信號(hào)，而與NAND串306i相關(guān)聯(lián)的第一選擇柵極312i可經(jīng)由第一選擇線(xiàn) 315,—2接收第二控制信號(hào)。通過(guò)將互補(bǔ)信號(hào)應(yīng)用到第一選擇線(xiàn)315w及315w， NAND 串306o可耦合到位線(xiàn)304"而NAND串306j人位線(xiàn)3040去耦，或反之亦然。對(duì)于增 加的隔離，可將類(lèi)似處理應(yīng)用到第二選擇柵極313以選擇性地將一個(gè)NAND串306 從位線(xiàn)304()及30+兩者去耦，而其它NAND串306耦合到兩者。
圖3B是根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列300B的一部分的示意圖。存 儲(chǔ)器陣列300B具有與圖3A的存儲(chǔ)器陣列300A大致相同的基本布局，但使用不同的 技術(shù)來(lái)選擇性地將一個(gè)NAND串306從位線(xiàn)304q及30^兩者去耦，而其它NAND 串306耦合到兩者。對(duì)于圖3B的實(shí)施例來(lái)說(shuō)，使用兩行第一選擇柵極312，其中每 一行選擇柵極312通過(guò)第一選擇線(xiàn)315i接收相同的控制信號(hào)。然而，每一行的第一
10選擇柵極312在增強(qiáng)模式裝置(即，處于正常去啟動(dòng)狀態(tài)中)與耗盡模式裝置(即， 處于正常啟用狀態(tài)中)之間交替?？赏ㄟ^(guò)修改交替裝置中的摻雜水平來(lái)產(chǎn)生不同的裝 置模式。舉例來(lái)說(shuō)，如圖3B中所描繪，第一選擇柵極312(m可以是增強(qiáng)模式裝置， 而第一選擇柵極312w是耗盡模式裝置。因此，施加到選擇線(xiàn)315w的供電電位Vcc 將啟動(dòng)第一選擇柵極312w及312w兩者，而施加到選擇線(xiàn)315w的接地電位Vss將 去啟動(dòng)第一選擇柵極312(m并啟動(dòng)第一選擇柵極312w。為在此實(shí)例中允許任一位線(xiàn) 304的選擇性耦合，第二行第一選擇柵極312將在增強(qiáng)模式與耗盡模式裝置之間交替， 但使用與第一行相反的圖案。為繼續(xù)此實(shí)例，第一選擇柵極312o.2將是耗盡模式裝置， 而第一選擇柵極312,-2將是增強(qiáng)模式裝置。換句話(huà)說(shuō)，第一行選擇柵極312的偶數(shù)選 擇柵極及第二行選擇柵極312的奇數(shù)選擇柵極將是增強(qiáng)模式裝置，而第一行選擇柵極 312的奇數(shù)選擇柵極及第二行選擇柵極312的奇數(shù)選擇柵極將是耗盡模式裝置。因此， 在所述實(shí)例性實(shí)施例中，施加到選擇線(xiàn)315,.2的供電電位Vcc將啟動(dòng)第一選擇柵極 312。.2及312w兩者，而施加到選擇線(xiàn)315^的接地電位Vss將去啟動(dòng)第一選擇柵極 3120.2并啟動(dòng)第一選擇柵極312l2。以此方式，將供電電位Vcc施加到選擇線(xiàn)315M 且將接地電位Vss施加到選擇線(xiàn)315,-2將NAND串306o耦合到位線(xiàn)304!且將NAND 串306i與位線(xiàn)304。隔離。相反，將接地電位Vss施加到選擇線(xiàn)315w且將供電電位 Vcc施加到選擇線(xiàn)315^將NAND串306i耦合到位線(xiàn)304q且將NAND串3060與位線(xiàn) 304,隔離。因?yàn)榈谝贿x擇柵極312以協(xié)調(diào)的方式作用，因此出于本揭示內(nèi)容的目的， 與單個(gè)NAND串306相關(guān)聯(lián)的一對(duì)增強(qiáng)模式及耗盡模式裝置(例如，第一選擇柵極 312ch及312q.2)可統(tǒng)稱(chēng)為第一選擇柵極312，例如第一選擇柵極312o。注意圖3A的 實(shí)施例，可將相同的處理應(yīng)用到NAND串306的另一端以實(shí)現(xiàn)額外水平的隔離。
可能期望或需要在每一 NAND串306的兩端處提供與位線(xiàn)304的隔離。通過(guò)將 接地電位Vss施加到選擇線(xiàn)315w及315u兩者或?qū)⒇?fù)控制電壓施加到選擇線(xiàn)315w 或315,-2,那么將針對(duì)每一 NAND串306去啟動(dòng)至少一個(gè)第一選擇柵極312。雖然說(shuō) 明各種實(shí)例以促進(jìn)使用位線(xiàn)304作為電荷存儲(chǔ)節(jié)點(diǎn)，但可使用其它方法來(lái)產(chǎn)生相同或 大致相似的結(jié)果。
對(duì)于圖3A及3B來(lái)說(shuō)， 一列晶體管或存儲(chǔ)器單元308是耦合到給定位線(xiàn)304的
那些NAND串306。 一行晶體管或存儲(chǔ)器單元308是通常耦合到給定字線(xiàn)302的那些
晶體管。也可將其它形式的晶體管308用于本發(fā)明的實(shí)施例，例如NROM、磁性或
鐵電晶體管及能夠經(jīng)編程以采取表示數(shù)據(jù)狀態(tài)的兩個(gè)或兩個(gè)以上閾值電壓中的一者 的其它晶體管。
通過(guò)消除對(duì)源極及源極連接的需要，可使用更小的電路小片面積及更少的處理步 驟來(lái)制作根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器陣列，從而促進(jìn)產(chǎn)量的提高及更高的存儲(chǔ)器密 度。此外，由于傳統(tǒng)NAND存儲(chǔ)器陣列200依賴(lài)其N(xiāo)AND串206的電導(dǎo)進(jìn)行讀取操 作，因此由于電阻的增加而不鼓勵(lì)更大的串長(zhǎng)度(其往往增加讀取次數(shù)且使得在不同 的數(shù)據(jù)值之間進(jìn)行辨別更加困難)。然而，如將在下文中更加詳細(xì)地解釋?zhuān)驗(yàn)楦鶕?jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列依賴(lài)位線(xiàn)304的電容而不是電導(dǎo)進(jìn)行讀取操作， 因此串長(zhǎng)度對(duì)讀取性能僅具有名義上的影響。
可類(lèi)似于現(xiàn)有技術(shù)NAND陣列200的存儲(chǔ)器單元208的編程及擦除來(lái)對(duì)NAND 陣列300的存儲(chǔ)器單元308進(jìn)行編程及擦除。舉例來(lái)說(shuō)，為對(duì)目標(biāo)浮動(dòng)?xùn)艠O存儲(chǔ)器單 元308,進(jìn)行編程(即，通過(guò)向其浮動(dòng)?xùn)艠O添加電荷來(lái)增加其閾值電壓)，包含目標(biāo) 存儲(chǔ)器單元308,的字線(xiàn)302,可接收編程電壓，所述編程電壓是能夠結(jié)合剩余節(jié)點(diǎn)電 壓對(duì)存儲(chǔ)器單元進(jìn)行編程的某正電位。舉例來(lái)說(shuō)，所述編程電壓可以是約20V。未經(jīng) 選定的字線(xiàn)302 (即，不與目標(biāo)存儲(chǔ)器單元308,相關(guān)聯(lián)的字線(xiàn)302o及3022-302N)接 收能夠致使所述未經(jīng)選定字線(xiàn)上的存儲(chǔ)器單元在所選定字線(xiàn)的編程期間充當(dāng)通過(guò)柵 極的某正電位。編程期間的所述通過(guò)電壓可以是約10V。所選定的位線(xiàn)304 (即，與 目標(biāo)存儲(chǔ)器單元308i相關(guān)聯(lián)的位線(xiàn)304Q)可接收接地電位Vss，而未經(jīng)選定的位線(xiàn) 304 (例如，不與目標(biāo)存儲(chǔ)器單元308i相關(guān)聯(lián)的位線(xiàn)304i-304M)可接收更高的電位， 例如供電電位Vcc。應(yīng)注意，雖然此實(shí)例說(shuō)明僅將一個(gè)目標(biāo)存儲(chǔ)器單元308編程，但 由于可同時(shí)將給定字線(xiàn)302上的一個(gè)以上目標(biāo)存儲(chǔ)器單元308編程，因此可存在一個(gè) 以上所選定位線(xiàn)304。
一組選擇柵極(例如，第一選擇柵極312或隔離柵極314 (如果使用))可在其 柵極上接收與所選定位線(xiàn)304相同的電位，例如接地電位Vss。 一相對(duì)組選擇柵極(例 如，第二選擇柵極313)可在其柵極上接收某正電位(例如，供電電位Vcc)，其足 以啟動(dòng)耦合到所選定位線(xiàn)的那些選擇柵極?？蓪⒋鎯?chǔ)器單元308在其中形成的大塊襯 底保持在接地電位Vss。
通常將與存儲(chǔ)器單元塊同時(shí)執(zhí)行存儲(chǔ)器單元308的擦除。舉例來(lái)說(shuō)，為擦除浮動(dòng) 柵極存儲(chǔ)器單元308 (即，為通過(guò)從其浮動(dòng)?xùn)艠O移除電荷來(lái)降低其閾值電壓)，當(dāng)存 儲(chǔ)器單元308在其中形成的大塊襯底升壓到某擦除電壓(例如，20V)時(shí)，所有字線(xiàn) 302可接收接地電位Vss，所有位線(xiàn)304可電浮動(dòng)，且選擇線(xiàn)可電浮動(dòng)。
前文僅表示用于對(duì)圖3A及3B中所描繪類(lèi)型的NAND存儲(chǔ)器陣列300的存儲(chǔ)器 單元進(jìn)行編程及擦除的一組技術(shù)。應(yīng)注意，因?yàn)榈湫偷木幊碳安脸僮鞑焕脗鹘y(tǒng) NAND存儲(chǔ)器陣列的源極連接，因此用于對(duì)傳統(tǒng)NAND存儲(chǔ)器陣列200進(jìn)行編程及 擦除的許多技術(shù)也可應(yīng)用于根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列300A/300B。 然而，由于根據(jù)本發(fā)明的實(shí)施例的NAND串306消除對(duì)源極連接的需要，因此，依
賴(lài)于存儲(chǔ)器單元串的電導(dǎo)的典型讀取操作并不適用于本發(fā)明的實(shí)施例。
與NAND存儲(chǔ)器陣列的傳統(tǒng)讀取操作相反，本發(fā)明的各個(gè)實(shí)施例在讀取操作期 間依賴(lài)于位線(xiàn)的電容。將電荷放置于不包含目標(biāo)存儲(chǔ)器單元的位線(xiàn)上且然后依據(jù)存儲(chǔ) 在所述目標(biāo)存儲(chǔ)器單元中的數(shù)據(jù)值來(lái)選擇性地釋放或增加所述電荷。然后，使用電荷 共享技術(shù)以升高或降低其相關(guān)聯(lián)位線(xiàn)上的電壓來(lái)讀取所述目標(biāo)存儲(chǔ)器單元或單元。如 果不包含所述目標(biāo)存儲(chǔ)器單元的位線(xiàn)上的電荷大于與所述目標(biāo)存儲(chǔ)器單元相關(guān)聯(lián)的 位線(xiàn)，那么所述相關(guān)聯(lián)位線(xiàn)接收所述電荷并增加其電壓電平。如果所述電荷較小，那么所述相關(guān)聯(lián)位線(xiàn)將電荷傳給存儲(chǔ)節(jié)點(diǎn)位線(xiàn)并降低其電壓電平。由于無(wú)DC電流流過(guò)
NAND串306來(lái)進(jìn)行讀取操作，因此可促進(jìn)優(yōu)于基于電流流動(dòng)的傳統(tǒng)讀取操作的顯著 功率節(jié)約。另外，用于對(duì)所述存儲(chǔ)器單元串進(jìn)行預(yù)充電、選擇性地釋放或增加所述電 荷及使用電荷共享技術(shù)讀取所述數(shù)據(jù)值所期望的時(shí)間預(yù)期約為數(shù)百毫微秒對(duì)用于傳 統(tǒng)電導(dǎo)讀取操作的若干微秒。
圖4是根據(jù)本發(fā)明的實(shí)施例的讀取存儲(chǔ)器單元的方法的流程圖。在440處，使用 第一預(yù)定電壓對(duì)第一位線(xiàn)(即，正被用作存儲(chǔ)節(jié)點(diǎn)的位線(xiàn))進(jìn)行預(yù)充電。通常，讀取 操作將讀取耦合到穿過(guò)多個(gè)位線(xiàn)304的所選定字線(xiàn)302的存儲(chǔ)器單元308。舉例來(lái)說(shuō)， 可對(duì)存儲(chǔ)器單元塊的每一其它位線(xiàn)執(zhí)行讀取操作。在此種情況下，可使用剩余位線(xiàn)作 為存儲(chǔ)節(jié)點(diǎn)且因此每一者可使用所述第一預(yù)定電壓進(jìn)行預(yù)充電。舉例來(lái)說(shuō)，如果目標(biāo) 存儲(chǔ)器單元在NAND串306。中，那么位線(xiàn)304,可使用所述第一預(yù)定電壓進(jìn)行預(yù)充電。
在前述實(shí)例中，可將位線(xiàn)30^驅(qū)動(dòng)到所述第一預(yù)定電壓(例如，供電電位Vcc 或接地電位Vss)，而將位線(xiàn)304,與NAND串3060及306,隔離。在預(yù)充電之后，可 將位線(xiàn)304!隔離，因此保留其電荷。應(yīng)注意，所述所存儲(chǔ)電荷可以是正、負(fù)或中性 電荷，此取決于所選擇的電壓。
在442處，基于目標(biāo)存儲(chǔ)器單元的數(shù)據(jù)值選擇性地移除或添加存儲(chǔ)在第一位線(xiàn)上 的電荷。為選擇性的從充當(dāng)電荷存儲(chǔ)節(jié)點(diǎn)的位線(xiàn)304移除電荷或向位線(xiàn)304添加電荷， 如果目標(biāo)存儲(chǔ)器單元具有第一數(shù)據(jù)值，那么使包含所述目標(biāo)存儲(chǔ)器的NAND串306 導(dǎo)電，且如果所述目標(biāo)存儲(chǔ)器單元具有第二數(shù)據(jù)值且位線(xiàn)304與NAND串306之間 的第一選擇柵極312被啟動(dòng)，那么使包含所述目標(biāo)存儲(chǔ)器的NAND串306不導(dǎo)電。 然后，可通過(guò)NAND串306選擇性地移除或添加電荷，此取決于所述目標(biāo)存儲(chǔ)器單 元的數(shù)據(jù)值。以下實(shí)例說(shuō)明可如何選擇性地移除電荷，其中充當(dāng)電荷存儲(chǔ)節(jié)點(diǎn)的位線(xiàn) 已使用正電壓(例如，Vcc)預(yù)充電。對(duì)于此實(shí)例，耦合到目標(biāo)存儲(chǔ)器單元308!的所 選定字線(xiàn)302i可接收電位以在所述存儲(chǔ)器單元具有第一數(shù)據(jù)值(例如，"1"或經(jīng)擦 除)時(shí)啟動(dòng)所述存儲(chǔ)器單元，且在所述存儲(chǔ)器單元具有第二數(shù)據(jù)值(例如，"0"或 經(jīng)編程)時(shí)去啟動(dòng)所述存儲(chǔ)器單元。舉例來(lái)說(shuō)，在柵極浮動(dòng)存儲(chǔ)器單元中，經(jīng)擦除存 儲(chǔ)器單元通常具有小于OV的閾值電壓，而經(jīng)編程的存儲(chǔ)器單元可具有IV左右或更 高的閾值電壓。因此，通過(guò)將接地電位Vss施加到所選定的字線(xiàn)302p如果目標(biāo)存儲(chǔ) 器單元308,具有所述第一數(shù)據(jù)值那么其將被啟動(dòng)且如果其具有所述第二數(shù)據(jù)值那么 其將被去啟動(dòng)。剩余字線(xiàn)302將接收電位以啟動(dòng)其存儲(chǔ)器單元而不管其數(shù)據(jù)值，且第 一選擇柵極312。及第二選擇柵極313o將接收電位以啟動(dòng)這些選擇柵極。通過(guò)將位線(xiàn) 304o降到接地電位Vss，當(dāng)啟動(dòng)選擇柵極313t)，啟動(dòng)選擇柵極312o且未經(jīng)選定的字線(xiàn) 充當(dāng)通過(guò)柵極時(shí)，如果存儲(chǔ)器單元308,被啟動(dòng)，那么位線(xiàn)304,將其電荷傳給位線(xiàn)3040。 然而，如果存儲(chǔ)器單元308,被去啟動(dòng)，那么電荷將保留在位線(xiàn)304!中?？稍诖藢?shí)例 中使用類(lèi)似過(guò)程來(lái)選擇性地向電荷存儲(chǔ)節(jié)點(diǎn)添加電荷。舉例來(lái)說(shuō)，可使用接地電位 Vss對(duì)位線(xiàn)304,進(jìn)行預(yù)充電。通過(guò)將供電電位Vcc置于位線(xiàn)304Q上且基于存儲(chǔ)器單元308,的數(shù)據(jù)值選擇性地將位線(xiàn)304Q耦合到位線(xiàn)304,，如果目標(biāo)存儲(chǔ)器單元30&被 啟動(dòng)，那么將向位線(xiàn)30^添加電荷，且如果存儲(chǔ)器單元308,被去啟動(dòng)，那么將保留 電荷。
在444處，將將要讀取或感測(cè)的第二位線(xiàn)304預(yù)充電至第二預(yù)定電壓。所述預(yù)充 電可通過(guò)與第二位線(xiàn)304隔離的NAND串306發(fā)生，例如通過(guò)去啟動(dòng)選擇柵極312 及313兩者。另 一選擇為，所述預(yù)充電可通過(guò)耦合到正被感測(cè)的第二位線(xiàn)304的NAND 串306發(fā)生，只要充當(dāng)存儲(chǔ)節(jié)點(diǎn)的位線(xiàn)304與NAND串306隔離。
對(duì)于一個(gè)實(shí)施例，所述第二預(yù)定電壓是在所述第一預(yù)定電壓與在選擇性地從充當(dāng) 存儲(chǔ)節(jié)點(diǎn)的第一位線(xiàn)移除或添加電荷時(shí)所使用的位線(xiàn)電壓之間的中間值。以此方式， 如果所存儲(chǔ)的電荷被保留，那么電荷共享將傾向于從所述第二預(yù)定電壓向一個(gè)方向驅(qū) 動(dòng)正被感測(cè)的位線(xiàn)，且如果所存儲(chǔ)的電荷被移除或添加，那么電荷共享將傾向于從所 述第二預(yù)定電壓向相反方向驅(qū)動(dòng)所述正被感測(cè)的位線(xiàn)。舉例來(lái)說(shuō)，如果位線(xiàn)304,被 充電到供電電位Vcc，且所得所存儲(chǔ)電荷被保留，那么如果位線(xiàn)304o被預(yù)充電到小于 Vcc的第二預(yù)定電壓，那么共享來(lái)自位線(xiàn)304i的所存儲(chǔ)電荷將傾向于增加位線(xiàn)3040 的電位。同樣，如果位線(xiàn)304^皮放電至接地電位Vss，那么如果位線(xiàn)304。被預(yù)充電 到大于Vss的第二預(yù)定電壓，那么與位線(xiàn)304。的電荷共享將傾向于降低位線(xiàn)3040的 電位。在此實(shí)例中，隨后將所述第二預(yù)定電壓選擇為大于約Vss且小于約Vcc的某值。 舉例來(lái)說(shuō)，可在此情景中使用約Vcc/2的第二預(yù)定電壓。對(duì)于某些實(shí)施例，所述第二 預(yù)定電壓可進(jìn)一步具有等于在選擇性地從所述NAND串移除電荷時(shí)所使用的位線(xiàn)電 壓的值。然而，在此情景中，如果在442處移除電荷，那么在與第一位線(xiàn)均衡之后所 述存儲(chǔ)器單元的數(shù)據(jù)值將由所述第二位線(xiàn)電壓的無(wú)變化指示。同樣，對(duì)于某些實(shí)施例，
所述第二預(yù)定電壓可進(jìn)一步具有等于所述第一預(yù)定電壓的值。
然而，在此情景中，如果在442處移除電荷，那么在與第一位線(xiàn)均衡之后所述存儲(chǔ)器 單元的數(shù)據(jù)值將由所述第二位線(xiàn)電壓的無(wú)變化指示。
在446處，電荷共享通過(guò)使第一位線(xiàn)與第二位線(xiàn)均衡而在其兩者之間發(fā)生。作為 一個(gè)實(shí)例，可通過(guò)將所有字線(xiàn)302驅(qū)動(dòng)到通過(guò)電壓Vpass以充當(dāng)通過(guò)柵極同時(shí)啟動(dòng)選 擇柵極312及313兩者來(lái)完成電荷共享。
在448處，目標(biāo)存儲(chǔ)器單元308的數(shù)據(jù)值基于其相關(guān)聯(lián)位線(xiàn)304的所得電壓改變 來(lái)確定。以此方式感測(cè)數(shù)據(jù)值已被很好地了解且通常用于DRAM裝置中。作為一個(gè) 實(shí)例，可使用差分感測(cè)技術(shù)。在此技術(shù)中，在位線(xiàn)的預(yù)充電(在444處)期間，還可 對(duì)參考位線(xiàn)進(jìn)行預(yù)充電并使其與正被感測(cè)的位線(xiàn)均衡。在執(zhí)行電荷共享(在446處) 之前將所述參考位線(xiàn)與正被感測(cè)的第二位線(xiàn)隔離。通過(guò)將所述參考位線(xiàn)及正被感測(cè)的 第二位線(xiàn)耦合到差分感測(cè)放大器，在與第一位線(xiàn)共享電荷之后，可確定正被感測(cè)的第 二位線(xiàn)是否經(jīng)歷相對(duì)于所述參考位線(xiàn)的電壓升高或電壓降。此改變表示目標(biāo)存儲(chǔ)器單 元的數(shù)據(jù)值。另一選擇為，還可使用單端感測(cè)技術(shù)。單端感測(cè)裝置具有耦合到目標(biāo)位 線(xiàn)的單個(gè)輸入且經(jīng)常包含提供表示所述目標(biāo)位線(xiàn)的電位電平(且因此表示所述目標(biāo)存
14儲(chǔ)器單元的數(shù)據(jù)值)的輸出信號(hào)的變換器。所述變換器通常將具有接近預(yù)充電電位的 閾值點(diǎn)。
圖5是對(duì)實(shí)例性存儲(chǔ)器模塊500的圖解說(shuō)明。存儲(chǔ)器模塊500被圖解說(shuō)明為存儲(chǔ) 器卡，但參照存儲(chǔ)器模塊500論述的概念可適用于其它類(lèi)型的可抽換式或便攜式存儲(chǔ) 器(例如，USB快閃驅(qū)動(dòng)器)且既定歸屬于如本文所使用的"存儲(chǔ)器模塊"的范圍內(nèi)。 此外，盡管已在圖5中描繪一個(gè)實(shí)例性形式因數(shù)，但這些概念也適用于其它形式因數(shù)。 在某些實(shí)施例中，存儲(chǔ)器模塊500將包括外殼505 (如所描繪)以封閉一個(gè)或一 個(gè)以上存儲(chǔ)器裝置510，但所述外殼對(duì)于所有裝置或裝置應(yīng)用并非至關(guān)重要。至少一 個(gè)存儲(chǔ)器裝置510是具有根據(jù)本發(fā)明的實(shí)施例的NAND架構(gòu)的非易失性存儲(chǔ)器。 如果存在的話(huà)，外殼505包括用于與主機(jī)裝置進(jìn)行通信的一個(gè)或一個(gè)以上觸點(diǎn)515。 主機(jī)裝置的實(shí)例包括數(shù)碼相機(jī)、數(shù)字記錄及回放裝置、PDA、個(gè)人計(jì)算機(jī)、存儲(chǔ)器卡 讀卡器、接口集線(xiàn)器及類(lèi)似裝置。對(duì)于某些實(shí)施例，觸點(diǎn)515呈標(biāo)準(zhǔn)化接口的形式。 舉例來(lái)說(shuō)，對(duì)于USB快閃驅(qū)動(dòng)器來(lái)說(shuō)，觸點(diǎn)515可以是USB類(lèi)型A插入式連接器的 形式。對(duì)于某些實(shí)施例，觸點(diǎn)515是半專(zhuān)有接口的形式，例如可見(jiàn)于由晟碟公司 (sandisk Corporation)許可的compactflashTM存儲(chǔ)器卡、由索尼公司(Sony Corporation) 許可的Memory StickTM存儲(chǔ)器卡、由東芝公司(Toshiba Corporation)許可的SD Secure DigitalTM存儲(chǔ)器卡及類(lèi)似存儲(chǔ)器卡上。然而， 一般來(lái)說(shuō)，觸點(diǎn)515提供用于在存儲(chǔ)器 模塊500與具有對(duì)觸點(diǎn)515兼容的接收器的主機(jī)之間傳遞控制、地址及/或數(shù)據(jù)信號(hào) 的接口。
存儲(chǔ)器模塊500可視需要包括額外電路520，其可以是一個(gè)或一個(gè)以上集成電路 及/或離散組件。對(duì)于某些實(shí)施例，額外電路520可包括用于控制對(duì)多個(gè)存儲(chǔ)器裝置 510的存取及/或用于在外部主機(jī)與存儲(chǔ)器裝置510之間提供轉(zhuǎn)譯層的存儲(chǔ)器控制器。 舉例來(lái)說(shuō)，觸點(diǎn)515的數(shù)量與到一個(gè)或一個(gè)以上存儲(chǔ)器裝置510的若干I/O連接之間 可以不是一對(duì)一的對(duì)應(yīng)。因此，存儲(chǔ)器控制器可選擇性地耦合存儲(chǔ)器裝置510的I/O 連接(未在圖5中顯示)以在適當(dāng)時(shí)間在適當(dāng)I/0連接處接收適當(dāng)信號(hào)或在適當(dāng)時(shí)間 在適當(dāng)觸點(diǎn)515處提供適當(dāng)信號(hào)。同樣，主機(jī)與存儲(chǔ)器模塊500之間的通信協(xié)議可不 同于存取存儲(chǔ)器裝置510所需要的通信協(xié)議。然后，存儲(chǔ)器控制器可將從主機(jī)接收的 命令序列轉(zhuǎn)譯為適當(dāng)?shù)拿钚蛄幸詫?shí)現(xiàn)對(duì)存儲(chǔ)器裝置510的所需存取。除命令序列以 外，所述轉(zhuǎn)譯可進(jìn)一步包括信號(hào)電壓電平的改變。
額外電路520可進(jìn)一步包括與存儲(chǔ)器裝置510的控制無(wú)關(guān)的功能性，例如，專(zhuān)用 集成電路(ASIC)可執(zhí)行的邏輯功能。而且，額外電路520可包括用以限制對(duì)存儲(chǔ) 器模塊500的讀取或?qū)懭氪嫒〉碾娐?，例如密碼保護(hù)、生物測(cè)量或類(lèi)似物。額外電路 520可包括用以指示存儲(chǔ)器模塊500的狀態(tài)的電路。舉例來(lái)說(shuō)，額外電路520可包括 用以確定是否正向存儲(chǔ)器模塊500供電及當(dāng)前是否正存取存儲(chǔ)器模塊500的功能性， 及用以顯示對(duì)其狀態(tài)的指示(例如，當(dāng)供電時(shí)的連續(xù)光及當(dāng)正被存取時(shí)的閃爍光)的 功能性。額外電路520可進(jìn)一步包括無(wú)源裝置(例如，去耦電容器)以幫助調(diào)節(jié)存儲(chǔ)器模塊500內(nèi)的功率要求。
總結(jié)
已說(shuō)明具有串聯(lián)耦合的非易失性存儲(chǔ)器單元串的NAND存儲(chǔ)器陣列架構(gòu)及使用 電荷共享技術(shù)讀取NAND存儲(chǔ)器陣列的方法，其中所述串的端選擇性地耦合到不同 位線(xiàn)。當(dāng)與傳統(tǒng)NAND存儲(chǔ)器陣列架構(gòu)相比較時(shí)，所述方法及設(shè)備促進(jìn)存儲(chǔ)器密度 的提高、制作步驟的減少及讀取操作的加快。
盡管本文已圖解說(shuō)明及說(shuō)明具體實(shí)施例，但所屬技術(shù)領(lǐng)域中的技術(shù)人員應(yīng)了解， 任何經(jīng)計(jì)算以實(shí)現(xiàn)相同目的的布置可替代所示具體實(shí)施例。所屬技術(shù)領(lǐng)域中的技術(shù)人 員將明了本發(fā)明的許多修改。因此，本申請(qǐng)案既定涵蓋本發(fā)明的任何修改或變更。本 發(fā)明顯然既定僅由以上權(quán)利要求書(shū)及其等效物限定。
權(quán)利要求
1、一種NAND存儲(chǔ)器陣列，其包含至少兩個(gè)位線(xiàn)；及至少兩個(gè)串聯(lián)耦合的非易失性存儲(chǔ)器單元串；其中第一串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第一端選擇性地耦合到第一位線(xiàn)；且其中所述第一串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第二端選擇性地耦合到第二位線(xiàn)。
2、 如權(quán)利要求1所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含其中第二串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第一端選擇性地耦合到所述第二 位線(xiàn)；且其中所述第二串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第二端選擇性地耦合到所述 第一位線(xiàn)。
3、 如權(quán)利要求1所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含-其中第二串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第一端選擇性地耦合到所述第二位線(xiàn)；且其中所述第二串聯(lián)耦合的非易失性存儲(chǔ)器單元串的第二端選擇性地耦合到第三 位線(xiàn)。
4、 如權(quán)利要求3所述的NAND存儲(chǔ)器陣列，其中所述第一位線(xiàn)鄰近所述第二位線(xiàn)且所述第二位線(xiàn)鄰近所述第三位線(xiàn)。
5、 如權(quán)利要求l-4中任一權(quán)利要求所述的NAND存儲(chǔ)器陣列，其中所述至少一個(gè)串聯(lián)耦合的非易失性存儲(chǔ)器單元串包含從源極到漏極耦合的多個(gè)場(chǎng)效晶體管。
6、 如權(quán)利要求5所述的NAND存儲(chǔ)器陣列，其中所述多個(gè)場(chǎng)效晶體管能夠通過(guò)閾值電壓的改變來(lái)界定數(shù)據(jù)值。
7、 如權(quán)利要求2或3所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含 其中所述第一存儲(chǔ)器單元串與所述第二存儲(chǔ)器單元串鄰近； 其中所述第一存儲(chǔ)器單元串具有耦合到所述第一位線(xiàn)的第一選擇柵極； 其中所述第二存儲(chǔ)器單元串具有耦合到所述第二位線(xiàn)的第一選擇柵極； 其中所述第一存儲(chǔ)器單元串的所述第一選擇柵極及所述第二存儲(chǔ)器單元串的所述第一選擇柵極各自接收相同的控制信號(hào)；且其中當(dāng)所述第一存儲(chǔ)器單元串的所述第一選擇柵極響應(yīng)于所述控制信號(hào)而啟動(dòng) 時(shí)，所述第二存儲(chǔ)器單元串的所述第一選擇柵極響應(yīng)于所述控制信號(hào)而去啟動(dòng)。
8、 如權(quán)利要求1所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含 以行及列布置的非易失性存儲(chǔ)器單元陣列，每一存儲(chǔ)器單元包含能夠經(jīng)編程而具有兩個(gè)或兩個(gè)以上互斥閾值電壓范圍中的一者的場(chǎng)效晶體管；多個(gè)位線(xiàn)，其選擇性地耦合到所述存儲(chǔ)器單元的列；及 多個(gè)字線(xiàn)，其耦合到所述存儲(chǔ)器單元的行； 其中所述存儲(chǔ)器單元的所述列進(jìn)一步分組為存儲(chǔ)器單元串； 其中所述第一存儲(chǔ)器單元串包含從源極到漏極耦合的多個(gè)存儲(chǔ)器單元； 其中所述第一存儲(chǔ)器單元串的第一存儲(chǔ)器單元具有耦合到第一選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域；其中所述第一存儲(chǔ)器單元串的最后存儲(chǔ)器單元具有耦合到第二選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域；其中所述第一選擇柵極具有耦合到所述第一位線(xiàn)的剩余源極/漏極區(qū)域；且 其中所述第二選擇柵極具有耦合到所述第二位線(xiàn)的剩余源極/漏極區(qū)域。
9、 如權(quán)利要求8所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含 其中第二存儲(chǔ)器單元串包含從源極到漏極耦合的多個(gè)存儲(chǔ)器單元；其中所述第二存儲(chǔ)器單元串的第一存儲(chǔ)器單元具有耦合到所述第二存儲(chǔ)器單元串的第一選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域；其中所述第二存儲(chǔ)器單元串的最后存儲(chǔ)器單元具有耦合到所述第二存儲(chǔ)器單元串的第二選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域其中所述第二存儲(chǔ)器單元串的所述第一選擇柵極具有耦合到所述第二位線(xiàn)的剩 余源極/漏極區(qū)域；且其中所述第二存儲(chǔ)器單元串的所述第二選擇柵極具有耦合到所述第一位線(xiàn)的剩 余源極/漏極區(qū)域。
10、 如權(quán)利要求9所述的NAND存儲(chǔ)器陣列，其中所述第一位線(xiàn)鄰近所述第二 位線(xiàn)。
11、 如權(quán)利要求8所述的NAND存儲(chǔ)器陣列，其進(jìn)一步包含 其中所述第二存儲(chǔ)器單元串包含從源極到漏極耦合的多個(gè)存儲(chǔ)器單元； 其中所述第二存儲(chǔ)器單元串的第一存儲(chǔ)器單元具有耦合到所述第二存儲(chǔ)器單元串的第一選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域；其中所述第二存儲(chǔ)器單元串的最后存儲(chǔ)器單元具有耦合到所述第二存儲(chǔ)器單元 串的第二選擇柵極的第一源極/漏極區(qū)域的源極/漏極區(qū)域；其中所述第二存儲(chǔ)器單元串的所述第一選擇柵極具有耦合到所述第二位線(xiàn)的剩 余源極/漏極區(qū)域；且其中所述第二存儲(chǔ)器單元串的所述第二選擇柵極具有耦合到第三位線(xiàn)的剩余源 極/漏極區(qū)域。
12、 如權(quán)利要求11所述的NAND存儲(chǔ)器陣列，其中所述第一位線(xiàn)鄰近所述第二位線(xiàn)且所述第二位線(xiàn)鄰近所述第三位線(xiàn)。
13、 如權(quán)利要求1-12中任一權(quán)利要求所述的NAND存儲(chǔ)器陣列，其中所述NAND存儲(chǔ)器陣列耦合到用于作為存儲(chǔ)器裝置的部分的所述NAND存儲(chǔ)器陣列的控制及/或 存取的電路。
14、 如權(quán)利要求13所述的NAND存儲(chǔ)器陣列，其中所述用于所述NAND存儲(chǔ) 器陣列的控制及/或存取的電路進(jìn)一步耦合到作為電子系統(tǒng)的部分的處理器。
15、 一種讀取串聯(lián)耦合的存儲(chǔ)器單元串中的目標(biāo)存儲(chǔ)器單元的方法，所述方法包含使用第一預(yù)定電壓對(duì)第一位線(xiàn)進(jìn)行預(yù)充電；基于所述目標(biāo)存儲(chǔ)器單元的數(shù)據(jù)值選擇性地從所述第一位線(xiàn)移除電荷或向所述 第一位線(xiàn)添加電荷；將第二位線(xiàn)預(yù)充電到第二預(yù)定電壓； 使所述第一位線(xiàn)與所述第二位線(xiàn)均衡；及在與所述第一位線(xiàn)均衡之后響應(yīng)于所述第二位線(xiàn)的電壓電平來(lái)確定所述目標(biāo)存 儲(chǔ)器單元的所述數(shù)據(jù)值。
16、 如權(quán)利要求15所述的方法，其中所述第一預(yù)定電壓是正電位。
17、 如權(quán)利要求16所述的方法，其中所述第一預(yù)定電壓是供電電位Vcc且基于 所述目標(biāo)存儲(chǔ)器單元的所述數(shù)據(jù)值選擇性地從所述第一位線(xiàn)移除電荷。
18、 如權(quán)利要求15所述的方法，其中所述第一預(yù)定電壓是接地電位Vss且基于所述目標(biāo)存儲(chǔ)器單元的所述數(shù)據(jù)值選擇性地向所述第一位線(xiàn)添加電荷。
19、 如權(quán)利要求15-17中任一權(quán)利要求所述的方法，其中選擇性地從所述第一位線(xiàn)移除電荷進(jìn)一步包含將接地電位施加到所述第二位線(xiàn)；將讀取電壓施加到所述目標(biāo)存儲(chǔ)器單元，所述讀取電壓適于在所述目標(biāo)存儲(chǔ)器單 元具有第一數(shù)據(jù)值時(shí)啟動(dòng)所述目標(biāo)存儲(chǔ)器單元且在所述目標(biāo)存儲(chǔ)器單元具有第二數(shù)據(jù)值時(shí)去啟動(dòng)所述目標(biāo)存儲(chǔ)器單元；啟動(dòng)所述存儲(chǔ)器單元串的剩余存儲(chǔ)器單元；及在所述目標(biāo)存儲(chǔ)器單元接收所述讀取電壓的同時(shí)將所述第一位線(xiàn)及所述第二位 線(xiàn)耦合到所述存儲(chǔ)器單元串。
20、 如權(quán)利要求19所述的方法，其中所述第二預(yù)定電壓是所述第一預(yù)定電壓與 所述接地電位之間的中間電位。
21、 如權(quán)利要求19所述的方法，其中所述第二預(yù)定電壓等于所述第一預(yù)定電壓 或所述接地電位。
22、 如權(quán)利要求21所述的方法，其中響應(yīng)于所述第二位線(xiàn)的電壓電平確定所述 目標(biāo)存儲(chǔ)器單元的所述數(shù)據(jù)值進(jìn)一步包含確定所述電壓電平是否已改變。
23、 如權(quán)利要求15或18所述的方法，其中選擇性地向所述第一位線(xiàn)添加電荷進(jìn)一步包含將供電電位施加到所述第二位線(xiàn)；將讀取電壓施加到所述目標(biāo)存儲(chǔ)器單元，所述讀取電壓適于在所述目標(biāo)存儲(chǔ)器單 元具有第一數(shù)據(jù)值時(shí)啟動(dòng)所述目標(biāo)存儲(chǔ)器單元且在所述目標(biāo)存儲(chǔ)器單元具有第二數(shù) 據(jù)值時(shí)去啟動(dòng)所述目標(biāo)存儲(chǔ)器單元；啟動(dòng)所述存儲(chǔ)器單元串的剩余存儲(chǔ)器單元；及在所述目標(biāo)存儲(chǔ)器單元接收所述讀取電壓的同時(shí)將所述第一位線(xiàn)及所述第二位 線(xiàn)耦合到所述存儲(chǔ)器單元串。
24、 如權(quán)利要求23所述的方法，其中所述第二預(yù)定電壓是所述第一預(yù)定電壓與 所述供電電位之間的中間電位。
25、 如權(quán)利要求23所述的方法，其中所述第二預(yù)定電壓等于所述第一預(yù)定電壓 或所述供電電位。
26、 如權(quán)利要求25所述的方法，其中響應(yīng)于所述第二位線(xiàn)的電壓電平確定所述目標(biāo)存儲(chǔ)器單元的所述數(shù)據(jù)值進(jìn)一步包含確定所述電壓電平是否已改變。
27、 如權(quán)利要求15-26中任一權(quán)利要求所述的方法，其中響應(yīng)于所述第二位線(xiàn)的電壓電平確定所述目標(biāo)存儲(chǔ)器單元的所述數(shù)據(jù)值進(jìn)一步包含使用差分或單端感測(cè)來(lái) 確定所述數(shù)據(jù)值。
全文摘要
當(dāng)與傳統(tǒng)NAND存儲(chǔ)器陣列架構(gòu)相比時(shí)，使用經(jīng)修改的NAND架構(gòu)的非易失性存儲(chǔ)器裝置可促進(jìn)存儲(chǔ)器密度的提高、制作步驟的減少及讀取操作的加快，在所述經(jīng)修改的NAND架構(gòu)中存儲(chǔ)器單元的NAND串的各端選擇性地耦合到不同位線(xiàn)?？刹捎门c傳統(tǒng)NAND存儲(chǔ)器陣列相同的方式來(lái)完成對(duì)所述存儲(chǔ)器單元的編程及擦除。然而，可使用類(lèi)似于DRAM裝置中的讀取操作的電荷共享技術(shù)來(lái)完成對(duì)所述存儲(chǔ)器單元的讀取。
文檔編號(hào)G11C16/04GK101461011SQ200780020468
公開(kāi)日2009年6月17日 申請(qǐng)日期2007年5月10日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者弗朗姬·F·魯帕爾瓦爾 申請(qǐng)人:美光科技公司