專利名稱：可擴(kuò)縮的存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
0002本發(fā)明總的涉及存儲器系統(tǒng)。更具體地，本發(fā)明涉及用于大容 量存儲應(yīng)用的串聯(lián)存儲器設(shè)備的存儲器系統(tǒng)。
背景技術(shù)：
0003閃速存儲器是常用的一類非易失性存儲器，其廣泛用作諸如數(shù) 字照相機(jī)和便攜數(shù)字音樂播放器的消費(fèi)電子設(shè)備的大容量存儲。當(dāng)前可獲得 的閃速存儲器芯片的密度可達(dá)32G比特(4GB)，由于單個(gè)閃存芯片的尺寸小， 其適合用在流行的USB閃存驅(qū)動(dòng)器中。
0004圖l是公知的與非閃速存儲器的一個(gè)存儲體的總的框圖。本 領(lǐng)域中的普通技術(shù)人員將理解閃速存儲器設(shè)備能夠具有任意數(shù)量的存儲 體。存儲體30被組織為k+l個(gè)塊。每一塊包括與非存儲器單元串，具有 互相串聯(lián)的多達(dá)i+l個(gè)閃速存儲器單元。相應(yīng)地，字線WLO到WLi連接到 存儲器單元串中的每一個(gè)閃速存儲器單元的柵極。與信號SSL(串選擇線) 相連的串選擇設(shè)備選擇性地將存儲器單元串連接到位線，而連接到信號 GSL (接地選擇線)的接地選擇設(shè)備將存儲器單元串選擇性地連接到諸如 VSS的電源線。串選擇設(shè)備和接地選擇設(shè)備為n溝道晶體管。存儲體30的 所有塊公用j+l個(gè)位線，并且每一位線連接到塊[O]到[k]的每一塊中的一 個(gè)與非存儲器單元串。每一字線(WLO到WLi)、 SSL和GSL信號連接到塊 中的每個(gè)與非存儲器單元串中的相同的對應(yīng)的晶體管設(shè)備。本領(lǐng)域內(nèi)的普 通技術(shù)人員應(yīng)該可以意識到存儲在沿著 一個(gè)字線的閃速存儲器單元中的數(shù)據(jù)是指頁面數(shù)據(jù)。
0005數(shù)據(jù)寄存器32在存儲體30外部連接到每一位線，用于存儲 將要編程到一個(gè)頁面的閃速存儲器單元的一個(gè)頁面的寫數(shù)據(jù)、或者從閃速 存儲器單元存取的一個(gè)頁面的讀取數(shù)據(jù)。數(shù)據(jù)寄存器32還包括讀出電路 用于讀出從一個(gè)頁面的閃速存儲器單元讀取的數(shù)據(jù)。在編程操作期間，數(shù) 據(jù)寄存器執(zhí)行編程驗(yàn)證操作，以確保該數(shù)據(jù)被正確編程到與所選字線相連 接的閃速存儲器單元中。存儲體3G的每一存儲器單元可以存儲數(shù)據(jù)的單 個(gè)位或者數(shù)據(jù)的多個(gè)位。 一些閃速存儲器設(shè)備將具有多于一組的數(shù)據(jù)寄存 器以增加吞吐量。
0006八百萬像素的數(shù)字照相機(jī)和具有音樂和視頻能力的便攜數(shù)字娛 樂設(shè)備的出現(xiàn)促進(jìn)了對于存儲大量數(shù)據(jù)的超高容量的要求，而這種要求是單 個(gè)閃速存儲器設(shè)備不能滿足的。因此，將多個(gè)閃速存儲器設(shè)備組合在一起形 成存儲器系統(tǒng)來有效增加可用的存儲容量。例如，這樣的應(yīng)用可能需要20GB 的閃存存儲密度。
0007圖2為與主機(jī)系統(tǒng)12集成的現(xiàn)有技術(shù)的閃速存儲器系統(tǒng)10的 框圖。閃速存儲器系統(tǒng)10包括和主機(jī)系統(tǒng)12通信的存儲器控制器14以及 多個(gè)非易失性存儲器設(shè)備16。主機(jī)系統(tǒng)包括諸如《數(shù)控制器、《效處理器或者計(jì) 算機(jī)系統(tǒng)的處理設(shè)備。圖2的閃速存儲器系統(tǒng)10被配置為包括一個(gè)通道18, 其中存儲器設(shè)備16并行連接到通道18。本領(lǐng)域的普通技術(shù)人員可以理解存 儲器系統(tǒng)IO可以具有與通道相連的、多于或者少于四個(gè)的存儲器設(shè)備。
0008通道18包括一組公用總線，包括連接到所有其相應(yīng)的存儲器 設(shè)備的數(shù)據(jù)和控制線。每一存儲器設(shè)備可以由存儲器控制器14提供的各自 的芯片選擇信號CE并1、 CE#2、 CE#3和CE#4來啟用/禁止。"#"指示信號為 有效的低邏輯電平信號。存儲器控制器14負(fù)責(zé)用于根據(jù)主機(jī)系統(tǒng)12的操 作經(jīng)通道18發(fā)送命令和數(shù)據(jù)到所選擇的存儲器設(shè)備。從存儲器設(shè)備讀取 的數(shù)據(jù)經(jīng)通道18被返回所述存儲器控制器14和主機(jī)系統(tǒng)12。閃速存儲器 系統(tǒng)10的操作與時(shí)鐘CLK同步，時(shí)鐘CLK被并行地提供到每一存儲器設(shè) 備16。閃速存儲器系統(tǒng)10通常稱為多點(diǎn)(multi-drop)配置，其中所述 存儲器設(shè)備16關(guān)于通道18并行連接。
0009在閃速存儲器系統(tǒng)10中，非易失性存儲器設(shè)備16能夠互相 相同，并且典型地實(shí)現(xiàn)為與非閃速存儲器設(shè)備。本領(lǐng)域內(nèi)的普通技術(shù)人員 將理解閃速存儲器可以組織為存儲體，每一存儲體可以被組織為塊，以有利于塊擦除。大部分商業(yè)可獲得的與非閃速存儲器設(shè)備被配置為具有兩個(gè) 存儲體的存儲器。
0010存在將對系統(tǒng)性能產(chǎn)生不利的影響的特定問題。閃速存儲器 系統(tǒng)10的配置產(chǎn)生物理性能的限制。對于延伸跨越系統(tǒng)的大量并行信號， 它們所運(yùn)載信號的信號完整性將被串?dāng)_、信號偏斜、同步開關(guān)噪聲(SSN) 削弱。由于閃速控制器和閃速存儲器設(shè)備之間的每個(gè)信號軌道為了信號傳 輸被頻繁充》丈電，在這樣的配置中的功耗也成為一個(gè)問題。隨著系統(tǒng)時(shí)鐘 頻率的增長，功耗也增加。
0011由于單個(gè)存儲器設(shè)備的驅(qū)動(dòng)能力相對長信號軌道的載荷小， 也存在可以并行連接到通道的存儲器設(shè)備的數(shù)量的實(shí)際限制。此外，隨著 存儲器設(shè)備的數(shù)量的增加，需要更多的芯片使能信號(CE#),并且時(shí)鐘信 號CLK需要被發(fā)送給附加的存儲器設(shè)備。由于大范圍的時(shí)鐘分布的時(shí)鐘性 能問題為本領(lǐng)域公知，其需要被解決。因此，為了適應(yīng)具有大量存儲器設(shè) 備的存儲器系統(tǒng)，必須使用具有較多通道的控制器，或者和/或系統(tǒng)需要 以較低頻率時(shí)鐘驅(qū)動(dòng)。被配置為具有多通道和附加芯片使能信號的控制器 增加了存儲器系統(tǒng)的成本。另外，存儲器系統(tǒng)被限制于少量的存儲器設(shè)備。
0012因此，期望提供一種能夠支持任意數(shù)量的存儲器設(shè)備的存儲 器系統(tǒng)體系結(jié)構(gòu)。

發(fā)明內(nèi)容
0013實(shí)施例的一個(gè)方面用來消除或者減輕前述存儲器系統(tǒng)的至少 一個(gè)缺陷。
0014在第一方面，提供一種具有控制器和存儲器設(shè)備的存儲器系 統(tǒng)。所述控制器包括用于提供串行位流命令包的串行通道輸出端口，和用 于接收串行位流讀取數(shù)據(jù)包的串行通道輸入端口 。所述串行位流命令包包 括操作碼和設(shè)備地址。所述存儲器設(shè)備具有用于從所述控制器接收所述串 行位流命令包的輸入端口 ，并且用于如果所述設(shè)備地址對應(yīng)于所述存儲器 設(shè)備則執(zhí)行所述操作碼。所述存儲器設(shè)備通過輸出端口提供所述串行位流 命令包并且如果所述操作碼對應(yīng)于讀取功能則通過所述輸出端口隨后提 供所述串行位流讀取數(shù)據(jù)包。
0015根據(jù)本發(fā)明的實(shí)施例，存在串行耦合在所述存儲器設(shè)備和所 述控制器之間的至少一個(gè)插入的存儲器設(shè)備。所述至少一個(gè)插入的存儲器設(shè)備具有用于接收并傳遞所述串行位流命令包到所述存儲器設(shè)備的輸入 端口，并且如杲設(shè)備地址對應(yīng)于所述存儲器設(shè)備并且所述操作碼對應(yīng)于讀 取功能，則隨后提供所述串行位流讀取數(shù)據(jù)包。
0016根據(jù)其它實(shí)施例，并行提供互補(bǔ)時(shí)鐘信號到所述存儲器設(shè)備 和所述至少一個(gè)插入的存儲器設(shè)備，或者提供互補(bǔ)時(shí)鐘信號到所述至少一 個(gè)插入的存儲器設(shè)備，并且通過所述至少一個(gè)插入的存儲器設(shè)備傳遞到所 述存儲器設(shè)備，并且通過所述存儲器設(shè)備傳遞到所述控制器。
0017在本方面的進(jìn)一步實(shí)施例中，存儲器系統(tǒng)包括所述控制器和 所述存儲器設(shè)備之間的擴(kuò)展鏈路，用于接收擴(kuò)展模塊和跳線的其中一個(gè)。 所述至少一個(gè)插入的存儲器設(shè)備為具有耦合裝置的擴(kuò)展模塊的一部分，所 述耦合裝置被配置用于與所述擴(kuò)展鏈路電耦合。
0018根據(jù)進(jìn)一步的實(shí)施例，所述存儲器設(shè)備和所述至少一個(gè)插入 的存儲器設(shè)備的每一個(gè)包括本地存儲器核心以及用于響應(yīng)所述串行位流 命令包控制所述本地存儲器核心的串行接口和控制邏輯塊。所述存儲器設(shè) 備本地存儲器核心與所述至少一個(gè)插入的存儲器設(shè)備本地存儲器核心基 于與非閃存，或者可以是DRAM、 SRAM、與非閃速和或非閃速存儲器核心。
0019在本方面的又一實(shí)施例中，所述串行位流命令包具有模塊化 結(jié)構(gòu)，其中所述串行位流命令包的尺寸可變。所述串行位流命令包可以包
括用于提供所述操作碼和所述設(shè)備地址的命令字段，其中，所述命令字段 包括用于提供所述操作碼的第一子字段和用于提供所述設(shè)備地址的第二 子字段。所述串行位流命令包可以包括用于提供所述操作碼和所述設(shè)備地 址的命令字段和用于提供行地址和列地址的其中一個(gè)的地址字段。所述串 行位流命令包可以包括用于提供所述操作碼和所述設(shè)備地址的命令字段、 用于提供行地址和列地址的其中 一 個(gè)的地址字段和用于提供寫數(shù)據(jù)的數(shù) 據(jù)字段。
0020根據(jù)前面的實(shí)施例的方面，所述控制器提供與所述串行位流 命令包并行的命令選通，所述命令選通具有匹配所述串行位流命令包的長 度的有效電平。
0021此外，所述控制器提供與所述串行位流讀取數(shù)據(jù)包并行的數(shù) 據(jù)輸入選通，所述數(shù)據(jù)輸入選通具有匹配所述串行位流讀取數(shù)據(jù)包的長度 的有效電平。當(dāng)所述設(shè)備地址對應(yīng)于所述存儲器設(shè)備時(shí)，所述存儲器設(shè)備 響應(yīng)所述命令選通的所述有效電平鎖存所述串行位流命令包，并且響應(yīng)所
ii述數(shù)據(jù)輸入選通的有效電平啟用所述存儲器設(shè)備輸出端口 。所述命令選通 和所迷數(shù)據(jù)輸入選通為非交迭信號，且由至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分 離。此外，所述命令選通與相鄰命令選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿 分離，所述數(shù)據(jù)輸入選通與相鄰數(shù)據(jù)輸入選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘 邊沿分離。
0022在第二方面，提供一種包括用于具有串聯(lián)的存儲器設(shè)備的存 儲器系統(tǒng)的一系列位的命令包。該命令包包括用于選擇所述串聯(lián)的存儲器 設(shè)備的存儲器設(shè)備以執(zhí)行特定存儲器操作的命令字段。
0023在第二方面的實(shí)施例中，所述命令字段包括用于提供選擇所 述存儲器設(shè)備的設(shè)備地址的第一子字段，和用于提供對應(yīng)于特定存儲器操 作的操作碼的第二子字段。所述命令包還包括跟隨所述命令字段的地址字 段，用于在所述操作碼對應(yīng)于讀取或者寫操作時(shí)提供行地址和列地址的其
數(shù)據(jù)字段跟隨所述地址字段，用于在所述操作碼對應(yīng)于所述寫操作時(shí)提供 寫數(shù)據(jù)以存儲在所述存儲器設(shè)備中，所述數(shù)據(jù)字段具有對應(yīng)于所述寫數(shù)據(jù) 的位長度。
0024在第三方面，提供一種在具有串聯(lián)存儲器設(shè)備的存儲器系統(tǒng) 的所選擇的存儲器設(shè)備中執(zhí)行并發(fā)操作的方法。該方法包括接收第 一命 令；響應(yīng)所述第一命令，在所述所選擇的存儲器設(shè)備的第一存儲體中執(zhí)行 核心操作；在所述第一存儲體中執(zhí)行核心操作期間接收第二命令；和響應(yīng) 所述第二命令，在所述所選擇的存儲器設(shè)備的第二存儲體中執(zhí)行核心操 作。
0025根據(jù)本方面的實(shí)施例，該方法還包括接收第三命令，用于從 所述第一存儲體和所述第二存儲體的其中之一請求結(jié)果信息，和響應(yīng)所述 第三命令，輸出包含所述結(jié)杲信息的讀取數(shù)據(jù)包。所述結(jié)果信息包括狀態(tài) 寄存器數(shù)據(jù)和讀取數(shù)據(jù)的其中之一。
0026在本方面的又一實(shí)施例中，所述第一命令、所述第二命令和 所述第三命令為包括一系列位的命令包，被邏輯配置為包括用于提供操作 碼和設(shè)備地址的必須的命令字段、用于在所述操作碼對應(yīng)于讀取或者寫搡 作時(shí)提供行和列地址的其中一個(gè)的跟隨所述命令字段的可選地址字段、和 用于在所述操作碼對應(yīng)于所述寫操作時(shí)提供寫數(shù)據(jù)的跟隨所述地址字段 的可選數(shù)據(jù)字段。0027在本實(shí)施例的方面中，與所述第一命令并行接收第一命令選 通，所述第一命令選通具有對應(yīng)于所述第一命令的長度的有效持續(xù)時(shí)間， 并且與所述第二命令并行接收第二命令選通，所述第二命令選通具有對應(yīng) 于所述第二命令的長度的有效持續(xù)時(shí)間。所述第一命令選通與所述第二命 令選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。此外，接收數(shù)據(jù)輸入選通， 當(dāng)所述數(shù)據(jù)輸入選通處于有效電平時(shí)，用于啟用所述讀取數(shù)據(jù)包的輸出， 使得所述第二命令選通與數(shù)據(jù)輸入選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿 分離。
0028在又一個(gè)實(shí)施例中，該方法還包括在接收所述第一命令之前 上電所選擇的存儲器設(shè)備。所述上電步驟包括在功率轉(zhuǎn)變之前，使控制 信號有效以維持所選擇的存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有 效時(shí)，將所選擇的存儲器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷?電平；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且使所述控 制信號無效以將所選擇的存儲器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選 擇的存儲器設(shè)備中的意外的編程或者擦除操作。所述第二電壓電平可以為 用于穩(wěn)定電路操作的最小電壓電平，或者為電源的最大操作電壓電平。所 述第一電壓電平可以對應(yīng)于電源的低功率模式操作電壓電平，或者對應(yīng)于 電源的缺失。
0029在又一實(shí)施例中，維持所述存儲器設(shè)備處于缺省狀態(tài)包括設(shè) 定存儲器設(shè)備中的設(shè)備寄存器為缺省值，其中，所述設(shè)備寄存器包括命令 寄存器。該方法的進(jìn)一步步驟可以包括在將所述存儲器設(shè)備從所述缺省狀 態(tài)釋放時(shí)執(zhí)行設(shè)備初始化的步驟。所述執(zhí)行設(shè)備初始化的步驟可以包括對 于所述存儲器設(shè)備產(chǎn)生設(shè)備地址和設(shè)備標(biāo)識符信息。
0030在又一實(shí)施例中，上電的步驟包括在功率轉(zhuǎn)變之前，在第 一時(shí)間使控制信號有效以維持所述存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控 制信號有效時(shí)，在第二隨后時(shí)間將所述存儲器設(shè)備的功率電平從第一電平 轉(zhuǎn)變?yōu)榈诙娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并 且在第三隨后時(shí)間，使所述控制信號無效以將所述存儲器設(shè)備從缺省狀態(tài) 釋放，從而阻止所述存儲器設(shè)備中的意外的編程或者^^除操作。
0031在第四方面，提供一種存儲器系統(tǒng)，包括多個(gè)存儲器設(shè)備和 用于控制所述設(shè)備的控制器。所述控制器具有用于提供位流命令包到所述 多個(gè)存儲器設(shè)備的第一設(shè)備的輸出端口 ，所述位流命令包包括操作碼和設(shè)備地址。所述多個(gè)存儲器設(shè)備的每一個(gè)從所述控制器和前一存儲器設(shè)備的 其中 一個(gè)接收所述位流命令包，并且如果所述設(shè)備地址對應(yīng)則執(zhí)行所述操 作碼，所述多個(gè)存儲器設(shè)備的每一個(gè)提供所述位流命令包到下一個(gè)存儲器 設(shè)備和所述控制器的其中一個(gè)，如果所述操作碼對應(yīng)于讀取功能，則位流 讀取數(shù)據(jù)包從所述多個(gè)存儲器設(shè)備的最后一個(gè)存儲器設(shè)備提供到所述控 制器。
0032根據(jù)本方面的實(shí)施例，所述多個(gè)存儲器設(shè)備串行連接，所述 第一和最后一個(gè)存儲器設(shè)備連接到所述控制器，所述控制器發(fā)送位流數(shù)據(jù) 包到所述多個(gè)存儲器設(shè)備的所述第一設(shè)備。來自所述控制器的所述位流數(shù) 據(jù)包和所述位流讀取數(shù)據(jù)包包括串行位流或者包括并行位流。所述多個(gè)存 儲器設(shè)備為相同類型的存儲器設(shè)備或者為不同類型的存儲器設(shè)備的混合。
0033根據(jù)另一個(gè)方面，提供一種存儲器系統(tǒng)，包括多個(gè)存儲器設(shè) 備和用于控制所述設(shè)備的控制器，所述存儲器系統(tǒng)能夠在接收第一命令之 前執(zhí)行上電所選擇的存儲器設(shè)備的功能。
0034例如，所述上電的功能包括在功率轉(zhuǎn)變之前，使控制信號 有效以維持所選擇的存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有效 時(shí)，將所選擇的存儲器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘?平；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且使所述控制 信號無效以將所選擇的存儲器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇 的存儲器設(shè)備中的意外的編程或者擦除操作。同樣，所述上電的功能可包 括在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號有效以維持所述存儲器設(shè)備 處于缺省狀態(tài)；當(dāng)使所述控制信號有效時(shí)，在第二隨后時(shí)間將所述存儲器 設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖?；等待預(yù)定持續(xù)長度的時(shí)間以 允許所述功率電平穩(wěn)定；并且在第三隨后時(shí)間，使所述控制信號無效以將 所述存儲器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲器設(shè)備中的意外的編 程或者擦除操作。
0035對本領(lǐng)域普通技術(shù)人員來說，當(dāng)結(jié)合附圖閱讀本發(fā)明具體實(shí) 施例的下面描述'時(shí)，本發(fā)明的其他方面和特征是顯而易見的。


0036參考附圖，僅通過示例方式來描述本發(fā)明的實(shí)施例，其中 圖1為現(xiàn)有技術(shù)與非閃速存儲器核心的示意圖；圖2為現(xiàn)有技術(shù)閃速存儲器系統(tǒng)的框圖； 圖3A為串行存儲器系統(tǒng)的總的框圖3B為包括與非閃速存儲器設(shè)備的串行存儲器系統(tǒng)的框圖； 圖3C為包括不同存儲器設(shè)備的混合的串行存儲器系統(tǒng)的框圖； 圖4為配置以并^f亍時(shí)鐘方案的圖3A的串^f亍存儲器系統(tǒng)的框圖； 圖5為配置以源同步時(shí)鐘方案的圖3A的串行存儲器系統(tǒng)的框圖； 圖6為動(dòng)態(tài)可調(diào)節(jié)串行存儲器系統(tǒng)的框圖7為適合用在圖3A-3C和圖4-6的串行存儲器系統(tǒng)中的具有本地核心 和串行輸入/輸出接口的存儲器設(shè)備的框圖； 圖8為才莫塊化的命令包結(jié)構(gòu)的示圖9示出列出用于操作圖7的閃速存儲器設(shè)備的示例模塊化的命令包的
表；
圖10為用于執(zhí)行一個(gè)存儲器設(shè)備中的并發(fā)操作的方法的流程圖； 圖11為示出對于存儲器設(shè)備的兩個(gè)不同的存儲體的并發(fā)的讀取操作的 時(shí)序圖12為示出對于存儲器設(shè)備的兩個(gè)不同的存儲體的并發(fā)的編程操作的 時(shí)序操作的時(shí)序圖；、' 、 ，
圖14為示出對于存儲器設(shè)備的兩個(gè)不同的存儲體的并發(fā)的塊擦除的時(shí)
序圖15為示出對于存儲器設(shè)備的兩個(gè)不同的存儲體具有暫停和恢復(fù)搡作 的并發(fā)的編程和讀取操作的時(shí)序圖16為示出兩個(gè)串聯(lián)的存儲器設(shè)備的操作的時(shí)序圖； 圖17A為本發(fā)明實(shí)施例可應(yīng)用的閃速存儲器設(shè)備的框圖； 圖17B為觸發(fā)器的示意圖18為圖17A的閃速存儲器設(shè)備中的上電和掉電操作期間的不同控制 信號的時(shí)序圖19為非易失性存儲器設(shè)備中的上電和掉電操作期間的不同控制信號 的時(shí)序圖20為示出用于在非易失性存儲器"i殳備中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù) 的方法的流程圖；和圖21為示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的用于在非易失性存儲器設(shè)備
中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法的流程圖。
具體實(shí)施例方式
0037在本發(fā)明的實(shí)施例的下面詳細(xì)描述中，參考構(gòu)成其部分的附 圖，其中，以可實(shí)現(xiàn)本發(fā)明的特定具體實(shí)施例的說明的方式示出。以足夠 的細(xì)節(jié)來描述這些實(shí)施例以使本領(lǐng)域普通技術(shù)人員能實(shí)現(xiàn)本發(fā)明，并且可 以理解在不脫離本發(fā)明的范圍的情況下可以采用其它實(shí)施例并且可以做 出邏輯的、電的和其它的改變。因此，下面的詳細(xì)描述不以限制意義進(jìn)行， 并且本發(fā)明的范圍由所附權(quán)利要求書限定。
0038描述具有串聯(lián)的存儲器設(shè)備的存儲器系統(tǒng)體系結(jié)構(gòu)。存儲器 系統(tǒng)為可擴(kuò)縮的，以包括任意數(shù)量的存儲器設(shè)備，而沒有任何性能下降或 者復(fù)雜的重新設(shè)計(jì)。每一個(gè)存儲器設(shè)備具有串行的輸入/輸出接口，用于 在其他存儲器設(shè)備和存儲器控制器之間通信。存儲器控制器以至少一個(gè)位 流發(fā)布命令，其中該位流遵循模塊化命令協(xié)議。該命令包括具有可選的地 址信息的操作碼和設(shè)備地址，使得僅有所尋址的存儲器設(shè)備對命令起作 用。與每個(gè)輸出數(shù)據(jù)流和輸入命令數(shù)據(jù)流并行地分別提供分開的數(shù)據(jù)輸出 選通和命令輸入選通信號，用于識別數(shù)據(jù)的類型和數(shù)據(jù)的長度。模塊化命 令協(xié)議被用于在每一存儲器設(shè)備中執(zhí)行并發(fā)的操作，以進(jìn)一步提高性能。
0039圖3A為示出根據(jù)一個(gè)實(shí)施例的串行存儲器系統(tǒng)體系結(jié)構(gòu)的 總體性質(zhì)的框圖。在圖3A中，串行存儲器系統(tǒng)100包括具有至少一個(gè)串 行通道輸出端口 Sout和串行通道輸入端口 Sin的存儲器控制器102、和串 聯(lián)的存儲器設(shè)備104、 106、 108、 110、 112、 114和116。在一個(gè)實(shí)施例中， 存儲器設(shè)備能夠是閃速存儲器設(shè)備。可替代地，存儲器設(shè)備能夠是DRAM、 SRAM、或者任意其它類型的存儲器設(shè)備，只要其具有與特定命令結(jié)構(gòu)兼容 的串行輸入/輸出接口 ，用于執(zhí)行命令或者傳遞命令和數(shù)據(jù)到下一個(gè)存儲 器設(shè)備。將在下面描述這樣的存儲器設(shè)備配置和特定命令結(jié)構(gòu)的進(jìn)一步細(xì) 節(jié)。
0040當(dāng)前的實(shí)施例包括七個(gè)存儲器設(shè)備，但是替代實(shí)施例可以包 括少至一個(gè)的存儲器設(shè)備，和多達(dá)任意數(shù)量的存儲器設(shè)備。因此，如果當(dāng) 存儲器設(shè)備104連接到Sout時(shí)其為串行存儲器系統(tǒng)100的第一設(shè)備，則 當(dāng)存儲器設(shè)備116連接到Sin時(shí)其為第N個(gè)或者最后一個(gè)設(shè)備，其中N為
16大于零的整數(shù)。存儲器設(shè)備106到114則為第一和最后一個(gè)存儲器設(shè)備之 間的插入的串聯(lián)的存儲器設(shè)備。每個(gè)存儲器設(shè)備能夠在系統(tǒng)上電初始化時(shí) 采用獨(dú)特的標(biāo)識號或者設(shè)備地址(DA),使得它們可被獨(dú)立尋址。共有的 美國專利申請11/622828、 11/750649、 11/692452、 11/692446、 11/692326 和11/771023描述用于產(chǎn)生對于存儲器系統(tǒng)的串聯(lián)的存儲器設(shè)備的設(shè)備地 址的方法。
0041因?yàn)槌随溨械谝粋€(gè)和最后一個(gè)存儲器設(shè)備之外， 一個(gè)存儲 器設(shè)備的數(shù)據(jù)輸入連接到前一個(gè)存儲器設(shè)備的數(shù)據(jù)輸出，從而形成串行連 接配置，所以存儲器設(shè)備104-116被認(rèn)為是串行連接的。
0042存儲器控制器102的通道包括承載命令、數(shù)據(jù)和地址信息的 任意數(shù)據(jù)寬度的數(shù)據(jù)通道和承載控制信號數(shù)據(jù)的控制通道。下面將示出通 道配置的進(jìn)一步細(xì)節(jié)。圖3A的實(shí)施例包括一個(gè)通道，其中一個(gè)通道包括 Sout和對應(yīng)的Sin端口 。但是存儲器控制器102能夠包括任意數(shù)量的通道， 用于適應(yīng)分開的存儲器設(shè)備鏈。
0043在通常操作中，存儲器控制器102通過其Sout端口發(fā)布命 令，該命令包括操作碼(op碼)、設(shè)備地址、用于讀取或者編程的地址信 息和用于編程的數(shù)據(jù)。命令被發(fā)布為串行位流包，其中包能夠被邏輯細(xì)分 為預(yù)定尺寸的段，諸如以字節(jié)為例。位流為隨時(shí)間提供的位的序列或者一 系列位。第一存儲器i殳備104接收命令，比較設(shè)備地址和其所分配的地址。 如果地址匹配，隨后存儲器設(shè)備104執(zhí)行該命令。否則，命令通過其自己 的輸出端口傳遞到下一個(gè)存儲器設(shè)備106,其中，重復(fù)同樣的過程。最后， 具有匹配設(shè)備地址的存儲器設(shè)備(稱其為所選擇的存儲器設(shè)備)將執(zhí)行由 該命令規(guī)定的操作。如果該命令是用于讀取數(shù)據(jù)，所選擇的存儲器設(shè)備將 通過其輸出端口輸出讀取數(shù)據(jù)，其通過插入的存儲器設(shè)備被串行傳遞，直 到其到達(dá)存儲器控制器102的Sin端口。
0044由于命令和數(shù)據(jù)以串行位流來提供，所以每一存儲器設(shè)備使 用時(shí)鐘以用于按時(shí)鐘輸入/輸出串行位并且用于同步內(nèi)部存儲器設(shè)備操 作。該時(shí)鐘由串行存儲器系統(tǒng)100中的存儲器控制器和所有的存儲器設(shè)備 所使用。存在兩種可能的時(shí)鐘配置用于串行存儲器系統(tǒng)100,如在圖4和 圖5的實(shí)施例中示出。
0045圖3B為示出圖3A的存儲器系統(tǒng)能夠包括一種類型的存儲器 設(shè)備的框圖，諸如與非閃速存儲器設(shè)備。每個(gè)與非閃速存儲器設(shè)備能夠互
17相相同或者互相不同，例如具有不同的存儲密度。圖3C為示出圖3A的存 儲器系統(tǒng)能夠包括不同類型的存儲器設(shè)備的框圖。這些存儲器設(shè)備能夠包 括例如與非閃速存儲器設(shè)備、或非閃速存儲器設(shè)備、動(dòng)態(tài)隨機(jī)存取存儲器 (DRAM)設(shè)備、靜態(tài)隨機(jī)存取存儲器(SRAM)設(shè)備和磁阻隨機(jī)存取存儲器 (MRAM)設(shè)備。當(dāng)然，此處沒有提及的可替換的存儲器設(shè)備也能夠被使用 在存儲器系統(tǒng)中。具有混合類型存儲器設(shè)備的這樣的配置在2006年12月 6曰提交的美國臨時(shí)專利申請60/868773中披露。
0046圖4為使用并行時(shí)鐘方案的串行存儲器系統(tǒng)的框圖。串行存 儲器系統(tǒng)200包括存儲器控制器202和四個(gè)存儲器設(shè)備204、 206、 208和 210。存儲器控制器202并行提供數(shù)個(gè)信號到存儲器設(shè)備。這些信號包括 芯片使能信號CE^、復(fù)位信號RST財(cái)口互補(bǔ)時(shí)鐘CW和CK。在使用CE存的一 個(gè)例子中，當(dāng)CE并處于低邏輯電平時(shí)，設(shè)備被啟用。 一旦存儲器設(shè)備開始 編程或者擦除操作，能夠使CE并無效，或者被驅(qū)至高邏輯電平。此外，處 于低邏輯電平的CE弁能夠激活內(nèi)部時(shí)鐘信號，并且處于高邏輯電平的CE禁 能夠解除激活內(nèi)部時(shí)鐘信號。在使用RST存的一個(gè)例子中，當(dāng)RST井處于低 邏輯電平時(shí)，存儲器設(shè)備被設(shè)置為復(fù)位模式。在復(fù)位模式中，允許功率穩(wěn) 定并且通過初始化所有有限的狀態(tài)機(jī)并復(fù)位任意配置和狀態(tài)寄存器到它 們的缺省狀態(tài)，設(shè)備準(zhǔn)備操作。
0047存儲器控制器202的通道包括具有數(shù)據(jù)輸出端口 Qn和數(shù)據(jù) 輸入端口 Dn的數(shù)據(jù)通道和具有命令選通輸入CSI、命令選通輸出CSO(CSI 的回送)、數(shù)據(jù)選通輸入DSI和數(shù)據(jù)選通輸出DSO (DSI的回送)的控制通 道?；谄谕呐渲?，輸出端口 Qn和輸入端口 Dn能夠是一位寬度或者n 位寬度，其中n為非零整數(shù)。例如，如果n為l，則在時(shí)鐘的八個(gè)數(shù)據(jù)鎖 存邊沿之后接收一字節(jié)數(shù)據(jù)。
0048數(shù)據(jù)鎖存時(shí)鐘邊沿能夠例如是上升時(shí)鐘邊沿。如果n為2, 則在時(shí)鐘的四個(gè)鎖存邊沿之后接收到一個(gè)字節(jié)的數(shù)據(jù)。如果n為4，則在 時(shí)鐘的兩個(gè)鎖存邊沿之后接收一個(gè)字節(jié)的數(shù)據(jù)。存儲器設(shè)備能夠^L靜態(tài)配 置或者動(dòng)態(tài)配置，用于任意寬度的Qn和Dn。因此，在n大于l的配置中， 存儲器控制器以并行位流來提供數(shù)據(jù)。CSI被用于鎖存出現(xiàn)在輸入端口 Dn 上的命令數(shù)據(jù)，并且具有對應(yīng)于所接收的命令數(shù)據(jù)的長度的脈沖持續(xù)時(shí) 間。更具體地，命令數(shù)據(jù)將具有由多個(gè)時(shí)鐘周期測量的持續(xù)時(shí)間，并且CSI 信號的脈沖持續(xù)時(shí)間將具有對應(yīng)的持續(xù)時(shí)間。DSI被用于啟用輸出端口 Qn緩沖器以輸出數(shù)據(jù)，并且具有對應(yīng)于所請求的讀取數(shù)據(jù)的長度的脈沖持續(xù)
時(shí)間。以下將討i侖DSI和CSI信號的進(jìn)一步細(xì)節(jié)。
0049在當(dāng)前所示的圖4的實(shí)施例中，每一個(gè)存儲器設(shè)備具有相同 的串行輸入/輸出接口，包括RST弁、CE#、 CK并和CK輸入端口，用于從存儲 器控制器202接收相同名稱的信號。串行輸入/輸出接口還包括數(shù)據(jù)輸入 端口 Dn、數(shù)據(jù)輸出端口 Qn、 CSI、 DSI、 CSO和DSO端口 。如圖4所示，每 一存儲器設(shè)備的Dn、 CSI和DSI輸入端口被分別連接到前一存儲器設(shè)備的 Qn、 CSO和DSO輸出端口。因此，由于每個(gè)存儲器設(shè)備能夠傳遞命令和讀 取數(shù)據(jù)到鏈中的下一個(gè)存儲器設(shè)備，存儲器設(shè)備被認(rèn)為互相串聯(lián)。
0050在圖4的實(shí)施例的實(shí)際實(shí)現(xiàn)中，每個(gè)存儲器設(shè)備位于印刷電 路板上，使得最小化輸入和輸出端口之間的距離和信號軌道?？蛇x地，可 以在系統(tǒng)封裝模塊(SIP)中實(shí)現(xiàn)四個(gè)存儲器設(shè)備，這進(jìn)一步最小化了信 號軌道長度。存儲器控制器202和存儲器設(shè)備204-210串聯(lián)，以形成環(huán)形 拓樸結(jié)構(gòu)，意味著最后一個(gè)存儲器設(shè)備210提供其輸出返回存儲器控制器 202。因此，本領(lǐng)域的普通技術(shù)人員可以理解存儲器設(shè)備210和存儲器控 制器202之間的距離被容易地最小化。
0051圖4的串行存儲器系統(tǒng)200中的存儲器設(shè)備的性能在圖1的 現(xiàn)有技術(shù)系統(tǒng)中的存儲器設(shè)備的性能上顯著改進(jìn)。例如，假設(shè)使用66MHz 時(shí)鐘，并且串行存儲器系統(tǒng)200包括四個(gè)存儲器設(shè)備，圖4的串聯(lián)的存儲 器設(shè)備的其中一個(gè)的每引腳數(shù)據(jù)速率將大約為133Mbps。相比之下，假定 每一存儲器設(shè)備的讀取周期時(shí)間(tRC)和寫周期時(shí)間(tWC)設(shè)定為大約 "ns,具有4個(gè)存儲器設(shè)備的圖l的多點(diǎn)(multi-drop)存儲器設(shè)備的每 引腳數(shù)據(jù)速率將大約為40Mbps。此外，串行存儲器系統(tǒng)200的功耗相對于 圖1的現(xiàn)有技術(shù)的系統(tǒng)的功耗降低。由于沒有必須由每一存儲器設(shè)備驅(qū)動(dòng) 的信號軌道18，串行存儲器系統(tǒng)200的性能和功耗優(yōu)勢是主要的。
0052圖4的串行存儲器系統(tǒng)200的顯著優(yōu)勢為系統(tǒng)的可擴(kuò)縮性。 換句話說，在連接存儲器控制器202的存儲器鏈中能夠包括多于四個(gè)存儲 器設(shè)備，而沒有性能的任何降低。相比之下，由于通道18的信號軌道的 長度必須增加以容納附加的設(shè)備，所以隨著增加更多存儲器設(shè)備，圖l的 現(xiàn)有技術(shù)的系統(tǒng)將由減少返回達(dá)到實(shí)際限制。加載到信號軌道的附加引腳 由附加的設(shè)備提供。如前所述，為了在驅(qū)動(dòng)長通道18時(shí)確保數(shù)據(jù)傳輸完 整性，必須降低時(shí)鐘頻率，這降低了性能。在圖4的實(shí)施例中，時(shí)鐘的分
19布將被設(shè)計(jì)以適應(yīng)大量存儲器設(shè)備，并且可以包括中繼器和平衡樹來維持 對于所有存儲器設(shè)備的時(shí)鐘完整性。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解存在 多個(gè)方法來提供平衡的時(shí)鐘信號。
0053雖然圖4的串行存儲器系統(tǒng)實(shí)施例提供了高于現(xiàn)有技術(shù)存儲 器系統(tǒng)的顯著性能優(yōu)勢，通過使用圖5的替代串行存儲器系統(tǒng)實(shí)施例獲得 了進(jìn)一步的性能改進(jìn)。圖5的串行存儲器系統(tǒng)300類似于圖4的實(shí)施例， 除了使用源同步時(shí)鐘方案來代替并行時(shí)鐘分布方案。串行存儲器系統(tǒng)300 包括存儲器控制器302和四個(gè)存儲器設(shè)備304、 306、 308和310。存<諸器 控制器302包括用于提供互補(bǔ)時(shí)鐘信號的時(shí)鐘輸出端口 CK(M和CKO，和用 于從系統(tǒng)的最后一個(gè)存儲器設(shè)備接收互補(bǔ)時(shí)鐘信號的時(shí)鐘輸入端口 CK并和 CK。存儲器設(shè)備與圖4中所示的存儲器設(shè)備相同，除了其現(xiàn)在具有時(shí)鐘輸 入端口CKf和CK、時(shí)鐘輸出端口 CK(M和CKO，其中， 一個(gè)存儲器設(shè)備在其 CK弁和CK端口接收的時(shí)鐘通過其CKOf和CKO端口提供給下一個(gè)設(shè)備。最后 一個(gè)存儲器設(shè)備310提供時(shí)鐘信號返回存儲器控制器302。
0054圖5的實(shí)施例的主要優(yōu)勢在于沒有任意復(fù)雜的時(shí)鐘分布方案， 以及存儲器設(shè)備之間的最小的時(shí)鐘互連。因此，最小的時(shí)鐘頻率可以被增 加到166MHz,導(dǎo)致每引腳最小333Mbps數(shù)據(jù)速率。如同圖4的實(shí)施例,圖 5的實(shí)施例能夠擴(kuò)縮以包括任意數(shù)量的存儲器設(shè)備。例如，簡單地通過連 接存儲器設(shè)備31G的輸出端口到第五存儲器設(shè)備的對應(yīng)的輸入端口并且連 接第五存儲器設(shè)備的輸出端口到存儲器控制器302，第五存儲器設(shè)備被增 加到圖5的實(shí)施例中。本領(lǐng)域的普通技術(shù)人員將理解存儲器控制器302能 夠包括簡單鎖相環(huán)(PLL)電路來保持時(shí)鐘頻率。
0055串行存儲器系統(tǒng)200和300的配置可以被靜態(tài)固定，用于特 定數(shù)量的存儲器設(shè)備。簡單地通過調(diào)整串行鏈中存儲器設(shè)備的數(shù)量，能夠 設(shè)定不同的配置來提供不同的存儲器系統(tǒng)容量。在替代實(shí)施例中，具有不 同容量的存儲器設(shè)備能夠在串行鏈中混合在 一起，從而提供總的存儲器系 統(tǒng)容量的更好的靈活性。存在通過在串行鏈增加或者移除模塊來動(dòng)態(tài)調(diào)整 存儲器系統(tǒng)容量的應(yīng)用，其中，模塊可以是單個(gè)存儲器設(shè)備、SIP存儲器 或者具有存儲器設(shè)備和/或SIP存儲器設(shè)備的PCB。
0056圖6為示出動(dòng)態(tài)可調(diào)整串行存儲器系統(tǒng)實(shí)施例的框圖?？烧{(diào) 整串行存儲器系統(tǒng)400包括存儲器控制器402，固定的存儲器設(shè)備404、 406、 408和410,擴(kuò)展鏈3各412、 414、 416、 418和420,和擴(kuò)展模塊422、424和426。固定的存儲器模塊404、 406、 408和410互相串聯(lián)，串聯(lián)到 插入的擴(kuò)展鏈路，并且到存儲器控制器402。每一擴(kuò)展鏈路為陽或者陰耦 合裝置，用于釋放地接收和保持具有對應(yīng)的陰或者陽耦合裝置的模塊。每 一模塊包括與擴(kuò)展鏈路的端子串聯(lián)的至少一個(gè)存儲器設(shè)備。在當(dāng)前所示例 子中，擴(kuò)展模塊422和426的每一個(gè)包括串聯(lián)在^f莫塊耦合裝置的輸入連接 器和輸出連接器之間的四個(gè)存儲器設(shè)備。模塊424包括串聯(lián)在其模塊耦合 裝置的輸入連接器和輸出連接器之間的兩個(gè)存儲器設(shè)備。因此，通過將模 塊插入到擴(kuò)展鏈路中，附加的串聯(lián)存儲器設(shè)備可以被動(dòng)態(tài)插入到固定的存 儲器設(shè)備之間。諸如擴(kuò)展鏈路414和420的不使用的擴(kuò)展鏈路將具有連接 到其的適合配置的跳線428和430,用于維持鏈的連續(xù)的串行電連接。
0057可調(diào)整的串行存儲器系統(tǒng)400能夠包括任意數(shù)量的固定存儲 器設(shè)備和擴(kuò)展鏈路，并且存儲器模塊能夠被配置為包括任意數(shù)量的串聯(lián)的 存儲器設(shè)備。因此，可調(diào)整的串行存儲器系統(tǒng)400簡單地通過增加新的模 塊或者使用較大容量模塊來代替現(xiàn)有模塊來具有存儲器容量的完全可擴(kuò) 展，而不會影響整體性能。由于相同的通道被組裝以附加的串聯(lián)的存儲器 設(shè)備，因此不需要改變存儲器控制器，并且本領(lǐng)域內(nèi)的普通技術(shù)人員將理 解如何連接諸如CE#、 RST井的并行控制信號和電源到所插入的模塊。在插 入模塊或者移除模塊之后，存儲器系統(tǒng)400被重新初始化，使得存儲器控 制器能夠自動(dòng)為系統(tǒng)中的存儲器設(shè)備設(shè)定設(shè)備ID。
0058圖3A-3C和圖4-6中所示的串行存儲器系統(tǒng)使用具有兼容串 行輸入/輸出接口的存儲器設(shè)備，諸如閃速存儲器設(shè)備。在2005年12月 30日提交的共有美國專利申請11/324023中描述了具有串行輸入/輸出接 口的閃速存儲器設(shè)備的例子。因此，圖3A-3C和圖4-6的實(shí)施例中所示的 存儲器設(shè)備能夠使用在這些專利申請中披露的閃速存儲器設(shè)備。但是，這 些專利申請中描述的串行輸入/輸出接口為能夠使用的串行接口的例子。 促進(jìn)存儲器設(shè)備之間的串行操作的任意串行輸入/輸出接口可以被使用， 只要其被配置用來接受預(yù)定的命令結(jié)構(gòu)。
0059根據(jù)另一個(gè)實(shí)施例，串行輸入/輸出接口能夠與任意類型的 存儲器設(shè)備使用。更具體地，其他存儲器類型能夠適應(yīng)于用串行輸入/輸 出接口操作。圖7為示出適合用在圖3A-3C和圖4-6的串行存儲器系統(tǒng)中 的具有本地核心與串行輸入/輸出接口的通用存儲器設(shè)備的總體組織的框 圖。存儲器設(shè)備500包括本地存儲器核心，其包括存儲器陣列存儲體502和504以及用于訪問存儲器陣列存儲體502和504的本地控制和I/O電路 506。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解存儲器陣列能夠被組織為單個(gè)存儲 體或者多于兩個(gè)存儲體。本地存儲器核心能夠是例如基于DRAM、 SRAM、與 非閃速或者或非閃速存儲器。當(dāng)然，能夠使用任意新興存儲器和其相應(yīng)的 控制電路。因此，基于本地存儲器核心的類型，電路塊506能夠包括糾錯(cuò) 邏輯、高電壓發(fā)生器、刷新邏輯和執(zhí)行對于存儲器類型本地的操作所需要 的任意其它電路塊。
0060典型地，存儲器設(shè)備使用命令譯碼器，用于響應(yīng)所接收的命 令通過使內(nèi)部控制信號有效來初始化相關(guān)電路。其也將包括用于接收和鎖 存數(shù)據(jù)、命令和地址的公知的I/O電路。根據(jù)本實(shí)施例，使用串行接口和 控制邏輯塊508來代替現(xiàn)有的I/O電路。在本例子中，串行接口和控制邏 輯塊508接收RSTf、 CE#、 CK#、 CK、 CSI、 DSI和Dn輸入，并且提供Qn、 CSO、 DSO、 CKO和CK(M輸出，其匹配圖5中所示的存儲器設(shè)備的輸入和輸 出端口 。
0061串行接口和控制邏輯塊508負(fù)責(zé)如美國專利申請11/324023 中所討論的不同功能。串行接口和控制邏輯塊508的顯著的功能為設(shè)置設(shè) 備標(biāo)識符號碼、傳遞數(shù)據(jù)到下一個(gè)串聯(lián)的存儲器設(shè)備，并且譯碼所接收的 命令用于執(zhí)行本地操作。該電路能夠包括替代本地命令譯碼器的命令譯碼 器，其被配置為響應(yīng)對應(yīng)本地命令的串行接收的命令來使與本地命令譯碼 器所確立的同樣的控制信號有效。命令集能夠被擴(kuò)展，以在存儲器設(shè)備被 串聯(lián)時(shí)執(zhí)行由存儲器控制器可用的特征。例如，能夠請求狀態(tài)寄存器信息 來評定存儲器設(shè)備的狀態(tài)。
0062因此，圖3A-3C和圖4-6的串行存儲器系統(tǒng)能夠包括存儲器 設(shè)備的類型的混合，對于更大的系統(tǒng)，每一個(gè)提供不同的優(yōu)勢。例如，DRAM 存儲器的高速能夠用于高速緩存操作，而閃速存儲器的非易失性被用于大 容量數(shù)據(jù)存儲。不管所使用的存儲器設(shè)備的類型，由于串行接口和控制邏 輯塊506被配置為根據(jù)預(yù)訂協(xié)議接收命令，所以每個(gè)存儲器設(shè)備為單獨(dú)可 尋址的，以對命令起作用。
0063根據(jù)另一個(gè)實(shí)施例，這些命令包括具有模塊化命令結(jié)構(gòu)的命 令包，其被用于控制串行存儲器系統(tǒng)的單獨(dú)的存儲器設(shè)備。在所提議的命 令結(jié)構(gòu)中，特定的命令能夠在不同時(shí)間作為單獨(dú)的命令包被發(fā)布到存儲器 設(shè)備。命令包能夠開始對于第一存儲體的特定的操作，并且當(dāng)響應(yīng)于第一
22命令包正在執(zhí)行核心操作時(shí)，隨后的命令包能夠被接收用于開始對于第二 存儲體的另 一個(gè)操作。能夠接收進(jìn)一步的命令包用于以相似的交錯(cuò)的方式 來完成對于第 一存儲體和第二存儲體的搡作。這被稱為在存儲器設(shè)備中執(zhí)
行并發(fā)操作。在討論并發(fā)操作之前，下面解釋模塊化的命令協(xié)議。在2007 年3月2曰提交的、名稱為"Modular Command Structure in Memory System and its Use"的共有美國臨時(shí)專利申請60/892705中描述了模塊化命令 協(xié)議的進(jìn)一步細(xì)節(jié)。
0064命令包600具有圖8所示的結(jié)構(gòu)，并且包括三個(gè)字,更，其中 兩個(gè)根據(jù)由存儲器控制器發(fā)布的特定命令可選。作為必須字段的第一字段 為命令字段602。第一可選字段為地址字段604,并且第二可選字段為數(shù) 據(jù)字段606。
0065命令字段602包括兩個(gè)子字段，第一個(gè)為設(shè)備地址(DA)字 段608和第二個(gè)為操作碼(OP碼)字段610。設(shè)備地址字段608能夠是任 意數(shù)量位的長度，并且被用于尋址系統(tǒng)中的每個(gè)存儲器設(shè)備。例如，長度 1字節(jié)的設(shè)備地址字段608足以尋址多達(dá)256個(gè)存儲器設(shè)備。能夠保留一 個(gè)地址用于同時(shí)尋址所有的存儲器設(shè)備來廣播操作。在替代實(shí)施例中，設(shè) 備地址字段608能夠包括設(shè)備類型字段以指示搡作碼字段610所指向的存 儲器設(shè)備的類型。例如，設(shè)備類型字段能夠指定DRAM、 SRAM或者閃速存 儲器。操作碼字段610能夠是任意數(shù)量位的長度來表示用于任意數(shù)量的存 儲器設(shè)備的命令，并且能夠包括存儲體地址。例如，閃速存儲器命令集將 具有不同于DRAM命令集的命令，因此，如果存儲器系統(tǒng)包括兩種存儲器 設(shè)備的類型，操作碼字段將被配置為適應(yīng)來自兩個(gè)命令集的所有可能的命 令。地址字段604用于基于操作碼所指定的操作類型來提供存儲器陣列的 行地址(Row Addr)或者列地址(Col Addr )。數(shù)據(jù)字段606將包括被寫 入或者編程到存儲器設(shè)備的任意數(shù)量的數(shù)據(jù)位。由于特定操作可以不需要 寫數(shù)據(jù)并且特定操作可以不需要地址和寫數(shù)據(jù)，因此命令包600將在尺寸 上變化。
0066圖9列出可以被用于操作具有圖7所示的配置的閃速存儲器 設(shè)備的示例命令包，用于前述的串行存儲器系統(tǒng)中。圖9中的字節(jié)位置對 應(yīng)于其被存儲器設(shè)備串行接收的順序。命令字段602占據(jù)第一和第二字節(jié) 位置，其包括作為第一字節(jié)信息的設(shè)備地址(DA)和作為第二字節(jié)信息的 對應(yīng)于操作的操作碼。地址字段604能夠包括占據(jù)第三到第五字節(jié)位置的
23三字節(jié)行地址(RA), ^旦可以縮短用于其它命令以包括^l占據(jù)第三和第四 字節(jié)位置的兩字節(jié)列地址(CA)。對于包括兩字節(jié)列地址的命令，如果數(shù) 據(jù)有那么長的話，數(shù)據(jù)字段606將占據(jù)第五位的位置到第2116位的位置。 該數(shù)據(jù)能夠占據(jù)更少或者更多的字節(jié)位置。0067由存儲器控制器發(fā)布的任意命令包600將由系統(tǒng)中每一存儲 器設(shè)備串行接收，并且僅僅具有匹配命令字段602的DA子字段608的設(shè) 備地址的存儲器設(shè)備將對操作碼子字段610起作用。否則，命令包被傳遞 通過存儲器設(shè)備并且到鏈中的下一個(gè)存儲器設(shè)備。由于操作碼對于特定操 作特有，存儲器設(shè)備并且更具體地，存儲器設(shè)備500的串行接口和控制邏 輯塊508將控制所需要的電路用于鎖存命令包的地址和/或數(shù)據(jù)信息。例 如，如果通過指定的存儲器設(shè)備接收頁面讀取命令包，所指定的存儲器設(shè) 備將譯碼操作碼并且控制合適的電路來鎖存隨后的三字節(jié)行地址。0068圖9中列出的示例命令包涉及閃速存儲器操作。對于具有不 同操作的任意其它類型的存儲器設(shè)備的一組命令包能夠被配置來遵循所 描述的命令結(jié)構(gòu)。0069前述命令包能夠被有利地用于在諸如圖7的存儲器設(shè)備500 的存儲器設(shè)備中執(zhí)行并發(fā)操作。如果存儲器設(shè)備500被配置用于獨(dú)立訪問 其任意的存儲體，則在存儲器設(shè)備中能夠執(zhí)行大致并行操作。獨(dú)立訪問意 味著對于不同存儲體的核心操作能夠互相獨(dú)立進(jìn)行。在前述美國專利申請 11/324023中描述了這樣的存儲器設(shè)備的例子。核心操作涉及邏輯或者功 能操作，由于核心操作的完成可以依賴于在狀態(tài)機(jī)或者其他邏輯控制下所 執(zhí)行的事件的特定序列，其不會中斷。007 0由于存儲器控制器不需要在發(fā)送對于第二操作的命令包之前 等待存儲器設(shè)備完全完成第一操作，所以并發(fā)操作將增加系統(tǒng)的性能。在;傳統(tǒng)的與非閃速存儲器設(shè)備中，存儲器設(shè)備將不接受另一個(gè)命令，或者響 應(yīng)對于不同的存儲體的所接收的命令，直到對于當(dāng)前存儲體的核心操作完 成。因此，存儲器設(shè)備在接受另一個(gè)命令之前將串行執(zhí)行數(shù)個(gè)操作。在本 實(shí)施例的并發(fā)操作中， 一個(gè)命令包將開始一個(gè)存儲體中的操作，并且當(dāng)核 心操作正在被對于第一存儲體執(zhí)行時(shí)，隨后的命令包將立刻開始同 一存儲,器設(shè)備中的第二存儲體中的另一個(gè)操作。因此，由兩個(gè)存儲體幾乎同時(shí)執(zhí) 行兩個(gè)操作。0071圖10為示出在諸如被配置用于獨(dú)立存取其存儲體的存^f諸器24設(shè)備500的一個(gè)存儲器設(shè)備中執(zhí)行并發(fā)操作的方法的流程圖。在步驟700 開始，第一命令由存儲器控制器發(fā)布并且由存儲器設(shè)備接收。第一命令能 夠是先前所述并在圖9中示出的命令包的任意一個(gè)。 一旦整個(gè)包(命令字 段、地址字段和數(shù)據(jù)字段)已經(jīng)被接收，在步驟702將開始對于存儲器設(shè) 備的第 一存儲體的核心操作。與第 一存儲體核心操作的開始幾乎同時(shí)發(fā) 生，在步驟704由存儲器控制器發(fā)布第二命令，并且由存儲器設(shè)備接收。0072在步驟706,響應(yīng)第二命令，執(zhí)行第二存儲體的核心操作。 最后，屬于第一命令的結(jié)杲信息將在步驟708提供。結(jié)果信息能夠包括狀 態(tài)信息或者讀取數(shù)據(jù)，其響應(yīng)于補(bǔ)充的讀取命令包來提供。狀態(tài)信息提供 諸如編程或者擦除操作的特定類型操作的成功或者失敗的指示，并且響應(yīng) 存儲器控制器發(fā)布的補(bǔ)充"讀取狀態(tài)"命令包從與該存儲體相關(guān)的狀態(tài)寄 存器讀取。響應(yīng)補(bǔ)充的"突發(fā)讀取"命令包來提供讀取數(shù)據(jù)。參見圖1, 用于讀取操作的核心操作將包括將從存儲體的塊讀取的數(shù)據(jù)頁面輸出到 數(shù)據(jù)寄存器塊32。為了從數(shù)據(jù)寄存器塊32讀取數(shù)據(jù)，執(zhí)行突發(fā)讀取操作。 在步驟710，提供屬于第二命令的結(jié)果信息。來自兩個(gè)存儲體的結(jié)果信息 最后返回到存儲器控制器。圖10的實(shí)施例示出兩個(gè)存儲體的并發(fā)操作， 但是該方法可應(yīng)用于存儲器設(shè)備的兩個(gè)或者更多個(gè)存儲體的并發(fā)操作。0073圖11到15為示出由美國專利申請11/324023中所描述的類 型的閃速存儲器設(shè)備可執(zhí)行的示例并發(fā)操作的時(shí)序圖。圖11到15示出對 于圖4或者圖5的一個(gè)存儲器設(shè)備的CSI、 Dn、 DSI和Qn隨時(shí)間的信號軌 跡。所示序列意于示出信號之間的相對時(shí)序，并且不意于表示特定的時(shí)序 值。注意到命令選通輸入CSI由存儲器控制器產(chǎn)生，并且用作存儲器控制 器所匯編的和發(fā)布的命令的長度的指示器。例如，如果所發(fā)布的命令包長 度為兩個(gè)字節(jié)，則隨后對應(yīng)的CSI具有對應(yīng)于命令的第一位的有效的邊沿 (此例中為上升沿)和對應(yīng)于命令包的最后一位的無效的邊沿。CSI信號 控制存儲器設(shè)備命令寄存器來鎖存命令數(shù)據(jù)。數(shù)據(jù)選通輸入信號DSI也由 存儲器控制器產(chǎn)生，并且用作存儲器設(shè)備所提供的數(shù)據(jù)的長度的指示器。 例如，如果存儲器控制器所請求的讀取數(shù)據(jù)長度為八個(gè)字節(jié)，則存儲器控 制器產(chǎn)生的對應(yīng)的DSI具有對應(yīng)于讀取數(shù)據(jù)的第一位的有效的邊沿和對應(yīng) 于讀取數(shù)據(jù)的最后一位的無效的邊沿。當(dāng)存儲器控制器知道所發(fā)布的命令 位長度和所請求的讀取數(shù)據(jù)位長度，由存儲器控制器產(chǎn)生CSI和DSI。0074圖11為示出存儲器設(shè)備的兩個(gè)不同存儲體的并發(fā)讀取操作的時(shí)序圖。當(dāng)CSI處于高邏輯電平時(shí)，由存儲器設(shè)備鎖存對于存儲體0的 頁面讀取命令包800。例如，如圖9所示，頁面讀取命令包括兩個(gè)字節(jié)命 令和三個(gè)字節(jié)的行地址。存儲器設(shè)備的存儲體0將在CSI在時(shí)間tO下降 到低邏輯電平之后開始執(zhí)行對于指定的行地址的讀取操作。通過示例，對 于閃速存儲器設(shè)備的讀取操作將包括諸如圖1中的WLi的字線的激活，和 BLO到BLj的位線數(shù)據(jù)的讀出。最后，所讀出的數(shù)據(jù)被鎖存或者存儲在數(shù) 據(jù)寄存器塊32中。在一個(gè)實(shí)施例中，頁面讀取命令包800通過其Qn輸出 端口被傳遞到下一個(gè)存儲器設(shè)備。在另一個(gè)實(shí)施例中，由于當(dāng)前的命令包 800被尋址到當(dāng)前的存儲器設(shè)備，頁面讀取命令包800被禁止傳遞到另外 的存儲器設(shè)備。例如，在Qn輸出上提供的頁面讀取命令包800可以在被 鎖存在命令寄存器中之后設(shè)置為空值。由于不需要信號線的軌到軌 (rail-to-rail )信號切換，所以這節(jié)約了功率。
0075當(dāng)CSI處于高邏輯電平時(shí)，由存儲器設(shè)備鎖存用于存儲體1 的頁面讀取命令包802。存儲器設(shè)備的存儲體1將在CSI在時(shí)間tl下降到 低邏輯電平之后開始執(zhí)行對于所指定的行地址的讀取操作?，F(xiàn)在，由存儲 體0和1執(zhí)行并發(fā)操作。特定數(shù)量的時(shí)鐘周期之后，數(shù)據(jù)在時(shí)間t2準(zhǔn)備 從存儲體G讀出。為了從存儲體Q讀出數(shù)據(jù)，存儲器控制器發(fā)布突發(fā)讀取 命令包804,其在CSI處于高邏輯電平時(shí)被接收并鎖存。如圖9所示，突 發(fā)讀取命令包將包括數(shù)據(jù)被讀取的列地址。對應(yīng)于命令包804的CSI下降 到低邏輯電平之后，DSI升高到高邏輯電平以啟用Qn輸出端口緩沖器，從 而提供用于存儲體0的輸出數(shù)據(jù)作為讀取數(shù)據(jù)包806。在再次使用圖1的 例子中，Qn輸出緩沖器上的數(shù)據(jù)的輸出能夠?qū)?yīng)于在突發(fā)讀取命令包804 中指定的列地址開始并且在DSI下降到低邏輯電平時(shí)結(jié)束的從數(shù)據(jù)寄存器 塊32讀出數(shù)據(jù)。到用于存儲體0的輸出數(shù)據(jù)的最后一位被輸出時(shí)，用于 存儲體1的數(shù)據(jù)將準(zhǔn)備好在時(shí)間t3讀出。在DSI下降到低邏輯電平之后， 由存儲器設(shè)備接收并鎖存用于存儲體1的突發(fā)讀取命令包808。跟隨用于 突發(fā)讀取命令包808的CSI的下降沿，DSI被再次驅(qū)至高邏輯電平預(yù)定時(shí) 間長度，以便在Qn輸出端口上從存儲體1輸出讀取數(shù)據(jù)作為讀取數(shù)據(jù)包 810。
0076因?yàn)閠0-t2之間的存儲體O的核心操作和tl-t3之間的存儲 體1的核心搡作基本并發(fā)并且互相交迭，對于兩個(gè)讀取操作的總的核心操 作時(shí)間在時(shí)間tO和t3之間。在現(xiàn)有技術(shù)中，兩個(gè)核心操作順序執(zhí)行，意
26味著響應(yīng)于在t2用于存儲體0的核心操作完成之后接收的第二頁面讀取 命令包，開始用于存儲體1的核心操作。如前所示的執(zhí)行并發(fā)操作的性能 優(yōu)勢應(yīng)該對于本領(lǐng)域內(nèi)的普通技術(shù)人員是明顯的。
0077圖12為示出用于存儲器設(shè)備的兩個(gè)不同存儲體的并發(fā)編程 操作的時(shí)序圖。注意到從這里開始在存儲器設(shè)備的Dn輸入端口處接收的 命令包被傳遞到其Qn輸出端口，其在圖11到15的Qn信號軌跡中示出。 為了編程存儲體，基于特定的列地址，編程數(shù)據(jù)被首先載入存儲器設(shè)備的 數(shù)據(jù)寄存器中，并且隨后編程到特定的行。在圖12中，對于存儲體0的 突發(fā)數(shù)據(jù)加載命令包820以編程數(shù)據(jù)被接收，其后不久跟隨以頁面編程命 令包822。當(dāng)CSI處于高邏輯電平時(shí)，鎖存命令包820和822。在頁面編 程包822由存儲器設(shè)備鎖存并且譯碼后，在時(shí)間t0開始用于編程數(shù)據(jù)到 存儲體0的核心操作?，F(xiàn)在對于存儲體1的突發(fā)數(shù)據(jù)加載命令包824以編 程數(shù)據(jù)被接收，其后不久跟隨以頁面編程命令包826。頁面編程包826由 存儲器設(shè)備鎖存并且譯碼后，在時(shí)間tl開始用于編程數(shù)據(jù)到存儲體1的 核心操作。
0078如果這樣期望，存儲器控制器可以通過發(fā)布讀取狀態(tài)命令包 828來請求存儲器設(shè)備的狀態(tài)。這將訪問存儲器設(shè)備的狀態(tài)寄存器，當(dāng)DSI 處于高邏輯電平時(shí)，其數(shù)據(jù)將在Qn輸出端口上輸出，作為讀取數(shù)據(jù)包830。 本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，當(dāng)內(nèi)部操作被執(zhí)行時(shí)，狀態(tài)寄存器由存 儲器設(shè)備內(nèi)部更新。在本例中，讀取數(shù)據(jù)包830將指示已經(jīng)完成編程到存 儲體0。隨后發(fā)布的讀取狀態(tài)命令包832將導(dǎo)致讀取數(shù)據(jù)包834提供狀態(tài) 寄存器的值，其能夠指示已經(jīng)完成編程到存儲體1。再次，由于存儲體0 和存儲體1的核心編程操作基本上并發(fā)并且交迭，所以與兩個(gè)存儲體的順 序編程相比較時(shí)，顯著節(jié)省了時(shí)間。
0079圖13為示出對于存儲器設(shè)備的兩個(gè)不同的存儲體的并發(fā)讀 取和編程操作的時(shí)序圖。對于存儲體0的頁面讀取命令包840由存儲器設(shè) 備鎖存，其后跟隨用于存儲體1的突發(fā)數(shù)據(jù)加載開始命令包842，其后跟 隨用于存儲體1的頁面編程命令包844。在時(shí)間t0，開始用于從存儲體0 讀取數(shù)據(jù)的核心操作，而在時(shí)間tl,開始用于編程數(shù)據(jù)到存儲體1的核心 操作。由于用于存儲體0的頁面讀取操作的核心操作首先開始，數(shù)據(jù)將在 時(shí)間t2準(zhǔn)備好，而用于編程數(shù)據(jù)到存儲體1的核心操作正在進(jìn)行中。因 此，突發(fā)讀取命令包846被接收，并且使DSI有效以將讀取數(shù)據(jù)從存儲體O輸出到讀取數(shù)據(jù)包848中。在使DSI無效以結(jié)束來自存儲體0的讀取數(shù) 據(jù)的輸出之后，能夠發(fā)布讀取狀態(tài)命令包85 0來檢查存儲體1的編程狀態(tài)。 由于存儲體1在時(shí)間t3已經(jīng)完成編程操作，再次使DSI有效，并且在Qn 輸出端口提供讀取數(shù)據(jù)包852，指示編程操作到存儲體1的成功或者失敗 狀態(tài)。
0080圖14為示出對于存儲器設(shè)備的兩個(gè)不同存儲體的并發(fā)塊擦 除的時(shí)序圖。存儲器設(shè)備鎖存用于存儲體0的塊擦除地址輸入命令包860， 其后跟隨用于存儲體0的擦除命令包862。鎖存擦除命令包862之后，在 時(shí)間t0開始用于存儲體Q的核心操作?，F(xiàn)在由存儲器設(shè)備鎖存用于存儲 體1的塊擦除地址輸入命令包864,其后跟隨用于存儲體1的擦除命令包 866。擦除命令包866被鎖存之后，在時(shí)間tl開始用于存儲體1的核心操 作。在圖9中示出塊擦除地址輸入命令和擦除命令的結(jié)構(gòu)。如果在時(shí)間U 完成用于存儲體0的擦除搡作，并且在時(shí)間t3完成存儲體1的擦除操作， 則存儲器設(shè)備能夠發(fā)布并且鎖存分開的讀取狀態(tài)命令包868和870。在存 儲器設(shè)備的Qn輸出端口上提供對應(yīng)的讀取數(shù)據(jù)包872和874，每個(gè)提供狀 態(tài)寄存器的值。
0081在圖11-14的時(shí)序圖中，已經(jīng)示出并發(fā)操作的不同組合。在 前面實(shí)施例中所述的模塊化命令包結(jié)構(gòu)的優(yōu)點(diǎn)在于在不同時(shí)間能夠發(fā)布 不同的命令包。如前所示，突發(fā)數(shù)據(jù)加載命令包跟隨以頁面編程命令包。 但是，沒必要始終是該情況，并且如果期望，能夠在后來發(fā)布頁面編程命 令包。當(dāng)命令包與命令選通信號CSI和數(shù)據(jù)選通信號DSI組合使用時(shí)，可 認(rèn)識到另一個(gè)優(yōu)點(diǎn)，就是暫停存儲器設(shè)備的操作的能力。如前所提及，通 過存儲器控制器提供CSI選通信號，用于指示Dn輸入端口上的命令數(shù)據(jù) 將被命令寄存器鎖存，并且能夠具有對應(yīng)于所發(fā)布的命令包的長度的持續(xù) 時(shí)間。由于用于編程存儲體的輸入數(shù)據(jù)和從存儲體讀取的輸出數(shù)據(jù)長度能 夠大于1000字節(jié)，所以本領(lǐng)域內(nèi)的普通技術(shù)人員將意識到對于輸入或者 輸出這樣數(shù)量的數(shù)據(jù)需要相對長的時(shí)間。根據(jù)本實(shí)施例，能夠使CSI和DSI 選通信號被過早地?zé)o效，而編程數(shù)據(jù)被加載或者讀取數(shù)據(jù)被輸出，并且在 之后恢復(fù)。
0082圖15為示出用于存儲器設(shè)備的兩個(gè)不同存儲體的具有暫停 和恢復(fù)操作的并發(fā)編程和讀取操作的時(shí)序圖。鎖存用于存儲體1的突發(fā)數(shù) 據(jù)加載開始命令包880，并且由存儲器設(shè)備鎖存命令包的數(shù)據(jù)字段中的數(shù)據(jù)有效載荷。在時(shí)間to，當(dāng)存儲器控制器使CSI無效時(shí)，暫停數(shù)據(jù)加載到 存儲器設(shè)備中。在本例中，僅數(shù)據(jù)的256個(gè)字節(jié)已經(jīng)被存儲器設(shè)備鎖存， 其由存儲器控制器跟蹤。鎖存用于存儲體0的頁面讀取命令包882，并且 在時(shí)間tl開始用于存儲體0的核心操作。當(dāng)接收到用于存儲體1的突發(fā) 數(shù)據(jù)加載命令包884時(shí)，在時(shí)間t2恢復(fù)所暫停的命令包880的數(shù)據(jù)加載 操作。命令包884的數(shù)據(jù)字段中的數(shù)據(jù)有效載荷包括還沒有鎖存的剩余的 1856個(gè)字節(jié)數(shù)據(jù)。跟隨的是用于存儲體1的頁面編程命令包886,并且在 時(shí)間t3開始用于編程數(shù)據(jù)到存儲體1的核心操作。最后，在時(shí)間t4將完 成用于存儲體0的核心操作，并且由存儲器控制器發(fā)布并且由存儲器設(shè)備 鎖存用于存儲體0的突發(fā)讀取命令包888。當(dāng)DSI處于高邏輯電平時(shí)，讀 取數(shù)據(jù)隨后被輸出作為數(shù)據(jù)讀取包890。
0083但是，由于控制器將知道編程操作應(yīng)該在諸如時(shí)間t6的一 定的預(yù)定時(shí)間完成，由于將輸出大量數(shù)據(jù)，主機(jī)系統(tǒng)希望確認(rèn)完成編程到 存儲體l。在時(shí)間t5通過使DSI無效能夠暫停讀取數(shù)據(jù)的輸出，而不是在 發(fā)送讀取狀態(tài)請求之前等待所有讀取數(shù)據(jù)被輸出。 一旦數(shù)據(jù)輸出操作被暫 停，由存儲器控制器發(fā)布并且由存儲器設(shè)備鎖存讀取狀態(tài)命令包892。隨 后提供包括狀態(tài)寄存器值的對應(yīng)的讀取數(shù)據(jù)包894。在讀取數(shù)據(jù)包894結(jié) 束時(shí)使DSI無效后，能夠恢復(fù)突發(fā)讀取。這通過存儲器控制器發(fā)布用于存 儲體0的突發(fā)讀取命令包896來實(shí)現(xiàn)，其將包括在時(shí)間t5暫停讀取之前 要輸出的下一位的地址。在時(shí)間t7,剩余的1600字節(jié)被從Qn輸出端口輸 出作為讀取數(shù)據(jù)包898。
0084圖15的暫停操作例子示出用于執(zhí)行并發(fā)操作的模塊化命令 結(jié)構(gòu)的優(yōu)點(diǎn)，其每一個(gè)能夠被暫停和恢復(fù)，用于最大化核心利用與通道的 利用。
0085圖11到15的示例的序列和操作依賴于CSI和DSI選通信號 來提供關(guān)于命令包或者讀取數(shù)據(jù)包的信息。由于命令包在尺寸上可變，并 且不存在標(biāo)頭信息以指示命令包的位長度，所以CSI選通信號用作用于與 串行命令包并行提供的命令包的標(biāo)頭。CSI信號對于命令包的長度有效， 并且由存儲器設(shè)備使用來鎖存出現(xiàn)在Dn輸入端口的命令包數(shù)據(jù)到合適的 寄存器中。DSI信號對于期望的讀取數(shù)據(jù)包的長度有效，其由存儲器控制 器所知，并且與讀取數(shù)據(jù)包并行傳輸。因此，有效的DSI信號用作讀取數(shù) 據(jù)包的標(biāo)頭。因此，命令包和讀取數(shù)據(jù)包的長度對應(yīng)于它們各自的CSI和DSI選通信號的長度。
0086由于讀取數(shù)據(jù)包和命令包二者沿著連"^妄在相鄰存儲器設(shè)備的 Dn和Qn端口之間的相同信號線傳輸，CSI選通與數(shù)據(jù)一起存在指示該數(shù) 據(jù)作為命令數(shù)據(jù)包，而DSI選通與數(shù)據(jù)一起存在指示該數(shù)據(jù)為讀取數(shù)據(jù)。 因此，選通信號還識別傳輸通過存儲器系統(tǒng)的數(shù)據(jù)的類型。存儲器控制器 將跟蹤其發(fā)布的DSI選通，使得可以匹配所接收的讀取數(shù)據(jù)包和期望的數(shù) 據(jù)的類型。例如，讀取數(shù)據(jù)包能夠包括狀態(tài)寄存器信息或者從存儲器陣列 讀取的數(shù)據(jù)。
0087考慮到CSI和DSI信號的功能相關(guān)性，最小分離時(shí)間被插入 到任意類型的隨后選通信號之間。這用于保證每個(gè)命令包和讀取數(shù)據(jù)包是 清楚的和限定的，并且來保證存儲器控制器的存儲器設(shè)備鎖存正確的數(shù)據(jù) 類型。存在使用分離的四種可能的情況。它們是CSI到CSI分離(tccs)、 CSI到DSI分離(tcDs)、 DSI到CSI分離(tDcs)和DSI到DSI分離(〖dds )。
0088CSI到CSI分離tccs為時(shí)鐘周期(tcK)中處于到相向的或者 不同的設(shè)備的連續(xù)的命令包之間的最小分離時(shí)間。該分離時(shí)間允許通過例 如清除命令寄存器并復(fù)位任意命令邏輯來從存儲器設(shè)備清除先前命令，為 新的命令做準(zhǔn)備。DSI到DSI分離t鵬為時(shí)鐘周期(tCK)中處于到相同的 設(shè)備的連續(xù)的讀取數(shù)據(jù)包之間的最小分離時(shí)間。該分離時(shí)間允許輸出緩沖 器電路復(fù)位以為下一數(shù)據(jù)被輸出做準(zhǔn)備。DSI到CSI分離Ws為時(shí)鐘周期 (tCK)中處于到相同或者不同的設(shè)備的讀取數(shù)據(jù)包和隨后命令包之間的最 小分離時(shí)間。CSI到DSI分離t咖為時(shí)鐘周期(Uk)中處于到同樣的設(shè)備 的命令包和讀取數(shù)據(jù)包之間的最小分離時(shí)間。由于這兩個(gè)分離時(shí)間都可以 連續(xù)出現(xiàn)在存儲器設(shè)備的Dn輸入端口上，二者可以確保存儲器設(shè)備鎖存 正確的數(shù)據(jù)類型。由于存儲器控制器在知道命令包或者數(shù)據(jù)包位長度的情 況下發(fā)布CSI和DSI信號，其將確保命令包和數(shù)據(jù)包自身由與選通信號相 同的最小時(shí)間分離。
0089這些分離時(shí)間的例子在圖11到14中注解，并且注意到最小 分離時(shí)間能夠是時(shí)鐘的一個(gè)數(shù)據(jù)鎖存邊沿，依據(jù)所使用的數(shù)據(jù)速率體系結(jié) 構(gòu)，其可以是時(shí)鐘周期的部分。例如，在單數(shù)據(jù)速率體系結(jié)構(gòu)(SDR)中， 其中數(shù)據(jù)被鎖存在時(shí)鐘的上升沿，最小分離時(shí)間將是一個(gè)時(shí)鐘循環(huán)或者周 期。在雙速率體系結(jié)構(gòu)(DDR)中，其中數(shù)據(jù)被鎖存在時(shí)鐘的上升沿和下 降沿二者，最小分離時(shí)間將是時(shí)鐘周期的一半。圖11到15為單個(gè)存儲器
30設(shè)備中的并發(fā)操作的例子，并且沒有清楚地示出CSI到DSI分離或者DSI 到CSI分離的相關(guān)性。圖16為示出CSI到DSI或者DSI到CSI分離的相 關(guān)性的時(shí)序圖。
0090圖16為示例情況，其中第一存儲器設(shè)備從其Qn輸出端口輸 出其讀取數(shù)據(jù)，并且在讀取數(shù)據(jù)從第一存儲器設(shè)備輸出后，第二串聯(lián)的存 儲器設(shè)備接收命令包。此例子中涉及的兩個(gè)存儲器設(shè)備能夠?qū)?yīng)于例如圖 4和圖5中所示的存儲器設(shè)備。示出對于第一存儲器設(shè)備的DSI_1、 CSI-l、 DSO—1、 CSO-1和Qrul端口的信號軌跡，其中附加的"—l"指示第一存儲 器設(shè)備的端口。示出對于第二存儲器設(shè)備的DSI-2、 CSI-2和Dn—2端口的 信號軌跡，其中附加的"-2"指示第二存儲器設(shè)備的端口。假設(shè)第一存儲 器設(shè)備已經(jīng)之前接收到用于從其讀出數(shù)據(jù)的 一個(gè)或者多個(gè)命令包。結(jié)果， DSI —1接收用于輸出數(shù)據(jù)到Qn_l端口上的選通信號900，作為讀取數(shù)據(jù)包 902。讀取數(shù)據(jù)包902被標(biāo)以"Qn_l讀取數(shù)據(jù)"。由于讀取數(shù)據(jù)和選通信 號被串行從第一存儲器設(shè)備傳遞到第二存儲器設(shè)備，DSO-1傳遞從DSI-1 端口接收的選通信號900到第二存儲器設(shè)備的DSI_2端口。類似地，讀取 數(shù)據(jù)包902從第一存儲器設(shè)備的Qn_l端口傳遞到第二存儲器設(shè)備的DN-2 端口。
0091現(xiàn)在存儲器控制器與伴隨的CSI選通信號906 —起發(fā)布尋址 到第二存儲器設(shè)備的命令包904,標(biāo)以"Dn-2 CMD數(shù)據(jù)"。選通信號906 經(jīng)由CSI-1傳遞通過第一存儲器設(shè)備，并且命令包傳遞通過第一存儲器設(shè) 備的Dn輸入端口 (圖16中未示)并通過Qn-l輸出端口輸出。由于命令 包904尋址到第二存儲器設(shè)備，則第一存儲器設(shè)備將忽略它。第一存儲器 設(shè)備隨后將選通信號906從其CSO—1端口傳遞到第二存儲器設(shè)備的CSI-2 端口 ，并且將命令包904從其Qn_l輸出端口傳遞到第二存儲器設(shè)備的Dn一2 輸入端口。由于在選通信號900的下降沿和選通信號906的上升沿之間存 在最小分離tm，并且在讀取數(shù)據(jù)包902的最后一位與命令包904的第一 位之間存在最小分離，所以第二存儲器設(shè)備將可靠地在合適的寄存器中鎖 存命令包904。在另一個(gè)方面，如果命令包904和其對應(yīng)的選通信號906 沒有任意分離Us而發(fā)布，則第二存儲器設(shè)備將鎖存讀取數(shù)據(jù)包902的讀 取數(shù)據(jù)位作為命令包904的一部分。因此，最小分離確保不存在數(shù)據(jù)類型 的混合。
0092在之前描述的存儲器系統(tǒng)中的存儲器設(shè)備，特別是非易失性存儲器設(shè)備，具有在沒有功率供給到存儲器設(shè)備時(shí)能夠保持所存儲數(shù)據(jù)的 優(yōu)點(diǎn)。但是，全功率操作和完全沒有功率或者功率節(jié)省水平之間的轉(zhuǎn)變能 夠危害所存儲數(shù)據(jù)的完整性。
0093圖17A示出本發(fā)明的實(shí)施例能夠應(yīng)用的閃速存儲器設(shè)備。參 見圖17A,閃速存儲器1010包括控制閃存電路的不同功能的諸如控制電路 1012的邏輯電路，存儲地址信息的地址寄存器1012a,存儲編程數(shù)據(jù)信息 的數(shù)據(jù)寄存器1012b，存儲命令數(shù)據(jù)信息的命令寄存器1012c,產(chǎn)生所需 的編程和擦除電壓的高電壓電路，和訪問存儲器陣列1014的核心存儲器 電路?？刂齐娐?012包括命令譯碼器和用于執(zhí)行諸如讀取、編程和4察除 功能的內(nèi)部閃存操作的邏輯。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，依據(jù)所執(zhí) 行的操作，這些操作是響應(yīng)存儲在命令寄存器1012c中的命令數(shù)據(jù)來執(zhí)4亍， 有時(shí)結(jié)合存儲在各自地址寄存器1012a和數(shù)據(jù)寄存器1012b中的地址數(shù)據(jù) 和編程數(shù)據(jù)。命令數(shù)據(jù)、地址數(shù)據(jù)和編程數(shù)據(jù)由存儲器控制器發(fā)布并且由 閃速存儲器IOIO鎖存在對應(yīng)的寄存器中。本領(lǐng)域內(nèi)公知閃速存儲器1010 的所示電路塊的基本功能。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，圖17A所示 的閃速存儲器IOIO表示許多可能的配置中的一個(gè)可能的閃速存儲器配置。
0094對于閃速存儲器1010的正確操作，存儲地址、數(shù)據(jù)和命令 信息的寄存器必須是可靠的。存儲在寄存器中的不正確的值會導(dǎo)致設(shè)備故 障。例如，變化的電源電壓能夠?qū)е录拇嫫麟S機(jī)改變存儲在命令寄存器 1012c中的信息的狀態(tài)，可能導(dǎo)致對應(yīng)于所接收的編程或者擦除命令的位 模式。在該情況中，假的編程操作將導(dǎo)致數(shù)據(jù)寄存器1012b中的隨機(jī)數(shù)據(jù) 被編程到存儲器陣列1014的地址寄存器1012a中的隨機(jī)地址。如果此地 址存在數(shù)據(jù)，隨后對應(yīng)于該地址的存儲器單元將遭受編程電壓，并且其閾 值電壓能夠被改變。假的擦除^^喿作能夠?qū)е麓鎯ζ麝嚵?014中的現(xiàn)存數(shù) 據(jù)的擦除。由于存儲器控制器沒有意識到閃速存儲器1010執(zhí)行的假的操 作，則丟失的數(shù)據(jù)不能恢復(fù)。
0095典型地使用具有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器電路來設(shè)計(jì)閃速存儲 器1010的寄存器。D型觸發(fā)器為本領(lǐng)域內(nèi)公知的電路，如圖17B所示。D 型觸發(fā)器1050具有用于接收輸入數(shù)據(jù)D_IN的D輸入，在時(shí)鐘信號CLK的 有效邊沿上，諸如CLK的上升沿，輸入數(shù)據(jù)D_IN被內(nèi)部鎖存。當(dāng)被鎖存 時(shí)，Q輸出將提供D-OUT,其對應(yīng)于D-IN的邏輯狀態(tài)，而互補(bǔ)的Qb輸出 將提供D-OUTb，其對應(yīng)于D-IN的反向邏輯狀態(tài)。當(dāng)信號"復(fù)位"處于諸
32如VSS或者接地的有效邏輯電平時(shí)，復(fù)位輸入清除鎖存器。因此，每個(gè)觸
發(fā)器電路存儲一位數(shù)據(jù)并且命令寄存器1012c將包括多個(gè)觸發(fā)器電路。如 本領(lǐng)域內(nèi)技術(shù)人員所應(yīng)該知道的，觸發(fā)器鎖存電路能夠包括一對交叉耦合 的反向電路。
0096圖18示出在典型閃速存儲器1010中的上電和掉電操作期間 的電壓供應(yīng)Vcc、有效低邏輯電平復(fù)位信號RST存和有效低邏輯電平芯片使 能信號CEf的時(shí)序圖。在上電操作期間，電源電壓Vcc在時(shí)間t。n開始其從 低GND或者Vss電壓電平到高Vcc電壓電平的轉(zhuǎn)變。Vcc電壓電平斜升且 在時(shí)間tST達(dá)到穩(wěn)定的電壓電平Vst，在該時(shí)間能夠操作閃速存儲器1010。 最后在時(shí)間tv, Vcc電壓電平達(dá)到最大Vcc電平。分別從相關(guān)存儲器控制 器接收的設(shè)備復(fù)位信號RST并和使能信號CE并在時(shí)間toN被同時(shí)驅(qū)至無效的 高邏輯電平，但跟隨Vcc的斜升電壓。 一旦使RST并無效，或者處于無效邏 輯電平，設(shè)備處于"準(zhǔn)備好"狀態(tài)并且是可搡作的以接收來自存儲器控制 器的命令?？蛇x地，控制器通過將CE何言號驅(qū)至無效高邏輯電平而在時(shí)間 tON使CEf無效，同時(shí)設(shè)備處于復(fù)位狀態(tài)。由于Vee向其最大電壓電平斜升， CE存將跟隨Vcc斜升。在時(shí)間tcEQff能夠使CE并信號有效，以允許設(shè)備進(jìn)入 正常運(yùn)行狀態(tài)。時(shí)間tcEQff發(fā)生在已經(jīng)^使RST弁信號無效或者^C驅(qū)至無效的
高邏輯電平之后(即時(shí)間tv之后)至少tCE-的時(shí)間間隔已經(jīng)過去之后。一
旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操
作。但是，在VCC轉(zhuǎn)變時(shí)間期間，即從時(shí)間tON到時(shí)間tv,或者至少直到 時(shí)間tST，到寄存器的控制信號不能被精確控制。這將導(dǎo)致在閃速存儲器
1010的不同寄存器中存儲假的信息，其能夠使得數(shù)據(jù)被不正確的編程或者 擦除，導(dǎo)致閃速存儲器1010中的數(shù)據(jù)完整性的損失。
0097在現(xiàn)代閃速設(shè)備中，其中對于速度、尺寸減少的一直增加的 需求、以及較低功耗的期望需要閃速設(shè)備在較低的Vcc電壓電平下常規(guī)操 作，由于功率轉(zhuǎn)變期間無意的編程/擦除操作，數(shù)據(jù)完整性的損失惡化。
相關(guān)的問題，從而負(fù)面影響了數(shù)據(jù)可靠性。
0098描述用于在非易失性存儲器設(shè)備中在諸如上電和掉電操作的 功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法。在使任意功率轉(zhuǎn)變有效之前，使復(fù)位信 號有效，以禁止存儲器設(shè)備的功能。復(fù)位信號被保持期望設(shè)備電壓穩(wěn)定的 預(yù)設(shè)時(shí)間。在此期間，諸如設(shè)備的命令寄存器的所有的內(nèi)部寄存器被^沒為缺省值，從而阻止了由于設(shè)備執(zhí)行假的編程/擦除命令導(dǎo)致的數(shù)據(jù)損失。
0099圖19示出根據(jù)本發(fā)明的實(shí)施例的在非易失性存儲器設(shè)備中 的上電和掉電操作期間的電壓供應(yīng)Vcc、有效低邏輯電平復(fù)位信號RST弁和 有效低邏輯電平芯片使能信號CE并的時(shí)序圖。如前所述，Vcc電壓在時(shí)間 t。n從低GND或者Vss電壓電平轉(zhuǎn)變?yōu)楦遃cc電壓電平?？蛇x地，Vcc電壓 電平能夠從低功率模式電平轉(zhuǎn)變到Vcc電壓電平。Vcc電壓電平及時(shí)斜升 并且在時(shí)間tST超過穩(wěn)定的電壓電平Vst，在該時(shí)間，能夠操作閃速存儲器 1010。最后在時(shí)間tv, Vcc電壓電平達(dá)到最大Vcc電平。但是，為了阻止 由于鎖存在命令寄存器中的假的信息的設(shè)備故障，和非易失性存儲器設(shè)備 相關(guān)的諸如存儲器控制器的控制器保持RST^言號為有效低邏輯電平，以禁 止設(shè)備的所有功能持續(xù)等待時(shí)間周期，該等待時(shí)間周期至少是Vcc電壓電
平達(dá)到穩(wěn)定的VST電壓電平采用的時(shí)間(從tON到tST的時(shí)間)。在圖19所
示的實(shí)施例中，RSH信號被保持在有效低邏輯電平持續(xù)延長的時(shí)間周期
tRST,即從tON到tST力口上VCC電平達(dá)到穩(wěn)、定電壓電平VST之后的至少時(shí)間間
隔ti。當(dāng)RST并信號處于有效的低邏輯電平時(shí)，設(shè)備的所有內(nèi)部寄存器將因
此保持在缺省或者復(fù)位狀態(tài)。
0100最后，如圖19所示，控制器在時(shí)間間隔tRST之后將使RST并 無效。在此時(shí)間之后，功率將穩(wěn)定并且設(shè)備部件能夠隨后準(zhǔn)備或者初始化 自身用于操作?？蛇x地，控制器通過將CE并信號驅(qū)至無效高邏輯電平而在 時(shí)間toN使CE并信號無效，同時(shí)設(shè)備處于復(fù)位狀態(tài)。由于Vtx向其最大電壓 電平斜升，CE井將跟隨Vcc^F升。在時(shí)間tcEQff能夠^f吏CEf信號有效，以允 許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tcEOff發(fā)生在已經(jīng)使RST并信號無效或者被 驅(qū)至無效的高邏輯電平之后至少t2的時(shí)間間隔已經(jīng)過去之后。 一旦設(shè)備進(jìn) 入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作。在功 率轉(zhuǎn)變操作期間有意保持設(shè)備在復(fù)位狀態(tài)持續(xù)預(yù)定量的時(shí)間阻止了假的 信息存儲在或者鎖存到設(shè)備的不同寄存器中。該設(shè)備因此被安全保護(hù)防止 數(shù)據(jù)被不正確和無意地編程或者擦除，確保在功率轉(zhuǎn)變期間的數(shù)據(jù)完整 性。
0101當(dāng)Vcc關(guān)閉并且被驅(qū)至低GND或者Vss電壓電平時(shí)，在掉電 操作期間，在toFF之前的預(yù)定時(shí)間，通過使RSTf無效或者將RST并驅(qū)至有 效低邏輯電平，類似的過程可被遵循用于確保數(shù)據(jù)保護(hù)。
0102圖20中示出根據(jù)本發(fā)明的實(shí)施例的在非易失性存儲器設(shè)備中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法的流程圖?？刂浦T如閃速存儲器設(shè)備
的非易失性存儲器設(shè)備的存儲器控制器在任意功率轉(zhuǎn)變之前保持RST并為 低(步驟1100)以將設(shè)備置于復(fù)位狀態(tài)。在此時(shí)間期間，設(shè)備的內(nèi)部寄存 器被設(shè)為缺省或者復(fù)位狀態(tài)。控制器隨后允許功率轉(zhuǎn)變(步驟1102)并且 等待預(yù)定時(shí)間周期以穩(wěn)定設(shè)備的內(nèi)部電壓(步驟1104)。等待時(shí)間周期對 應(yīng)于圖19中所示的tRST并且至少為Vcc電壓電平達(dá)到穩(wěn)定電壓電平Vst采
用的時(shí)間(從tON到tST的時(shí)間)加上VCC電平達(dá)到穩(wěn)定的電壓電平VST之
后的至少時(shí)間間隔tl。時(shí)間間隔tl能夠基于諸如操作電壓和處理技術(shù)的
設(shè)備特征來確定。例如，RST科皮保持低的總的時(shí)間周期，即tRST,能夠?yàn)?br> 10 us或者更大。在此時(shí)間周期期間，設(shè)備的不同部件穩(wěn)定并且時(shí)鐘變得
可操作的并且變得頻率和相位穩(wěn)定。
0103在時(shí)間周期tRST過去之后，當(dāng)設(shè)備期望處于"準(zhǔn)備好"狀態(tài)
時(shí)，控制器使RST并高信號有效(步驟1106)。如參見圖19所述，控制器 在時(shí)間toN使CE并信號有效，同時(shí)設(shè)備處于復(fù)位狀態(tài)，并且在使RSTf無效
后使其處于禁止?fàn)顟B(tài)，以從復(fù)位狀態(tài)釋放存儲器設(shè)備。在時(shí)間tCBQff使CE并 信號無效，以允許i殳備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEQff是在已經(jīng)4吏RST并信 號有效之后的至少t2的時(shí)間間隔已經(jīng)過去之后。 一旦設(shè)備進(jìn)入正常運(yùn)行狀
態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作(步驟1108)。與時(shí) 間間隔L類似，時(shí)間間隔t2能夠基于設(shè)備特征被確定并且將從一個(gè)存儲器 系統(tǒng)到另一個(gè)變化。例如，t2能夠是100 us或者更大。
0104圖21描述根據(jù)本發(fā)明的實(shí)施例的為了確保數(shù)據(jù)保護(hù)在功率 轉(zhuǎn)變期間在設(shè)備上包括的步驟。非易失性存儲器設(shè)備在任意功率轉(zhuǎn)變之前 從控制設(shè)備的存儲器控制器接收RST并低信號(步驟1200 )。設(shè)備隨后從控 制器接收功率以激活設(shè)備部件(步驟1202 )。所接收的功率能夠從VSS電 壓或者從低功率模式電壓電平增加到全VCC操作電壓電平。由于RSTf信號 為低，設(shè)備處于復(fù)位狀態(tài)。在此時(shí)間期間，設(shè)備的內(nèi)部寄存器和任意的有 限狀態(tài)機(jī)被設(shè)定為和保持在缺省或者復(fù)位狀態(tài)(步驟1204 )。控制器隨后 在使RST并為高之前等待預(yù)定時(shí)間周期用于穩(wěn)定設(shè)備的內(nèi)部電壓。在時(shí)間周 期tm過去之后，當(dāng)設(shè)備期望處于"準(zhǔn)備好"狀態(tài)，控制器使RSTf高信號 有效。設(shè)備接收RST并高信號并且將設(shè)備置為"準(zhǔn)備好，，狀態(tài)(步驟1206 )。 控制器在時(shí)間tCEGff使CEH言號有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。如前 所述， 一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平能夠執(zhí)行初始化操作(步
35驟1208 )。
0105以下討論在圖4的存儲器系統(tǒng)200中的功率轉(zhuǎn)變期間數(shù)據(jù)保 護(hù)的方法。上電時(shí)，存儲器控制器202將保持"復(fù)位"(RST#)為低以使 所有的存儲器設(shè)備204、 206、 208和210復(fù)位，同時(shí)功率穩(wěn)定并且設(shè)備自 身預(yù)備用于操作。如圖19所示，RST弁在Vcc穩(wěn)定之后由控制器202將其 保持為低持續(xù)最少tl (例如，20us)。當(dāng)RSTf保持低時(shí)，存儲器中的所有 有限狀態(tài)機(jī)被初始化，并且任意配置和狀態(tài)寄存器被復(fù)位為它們的缺省或 者復(fù)位狀態(tài)。在使RST并無效到高邏輯電平之前，時(shí)鐘變得可操作并且變得 頻率和相位穩(wěn)定。如參見圖19所述，控制器202在時(shí)間toN使CE井信號無 效，同時(shí)設(shè)備處于復(fù)位狀態(tài)并且在已經(jīng)使RST并無效之后使CE并有效。在時(shí)
間tCEQfH吏CEH言號有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEQff是在
已經(jīng)使RSTM言號有效之后至少t2的時(shí)間間隔已經(jīng)過去之后。 一旦設(shè)備進(jìn) 入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作。初始 化操作的例子包括對于串聯(lián)的每個(gè)設(shè)備產(chǎn)生和分配設(shè)備地址和標(biāo)識符。在 共同未決美國專利申請11/622828、 11/750649、 11/692452、 11/692446、 11/692326和11/771023中描述了設(shè)備地址和標(biāo)識符的產(chǎn)生的各種方法。
0106通過在功率轉(zhuǎn)變操作期間確保設(shè)備處于復(fù)位狀態(tài)持續(xù)預(yù)定量 的時(shí)間，阻止假的信息存儲在或者鎖存到設(shè)備的不同寄存器中。該設(shè)備因 此被安全保護(hù)，防止數(shù)據(jù)被不正確編程或者擦除，確保在功率轉(zhuǎn)變期間的 數(shù)據(jù)完整性。
0107在之前描述中，出于解釋的目的，為了提供對本發(fā)明的實(shí)施 例的全面理解而描述了多個(gè)細(xì)節(jié)。但是，對于本領(lǐng)域內(nèi)的普通技術(shù)人員來 說為了實(shí)現(xiàn)本發(fā)明并不一定需要這些具體細(xì)節(jié)是明顯的。在其它情況中， 框圖形式所示的公知的電結(jié)構(gòu)和電路是為了使本發(fā)明不明顯。例如，對于 此處所述的本發(fā)明的實(shí)施例是否被實(shí)現(xiàn)為軟件程序、硬件電路、固件或其 組合，沒有提供具體細(xì)節(jié)。
0108本發(fā)明的實(shí)施例可以被表示為機(jī)器可讀介質(zhì)(也稱為計(jì)算機(jī) 可讀介質(zhì)、處理器可讀介質(zhì)或者具有在其中實(shí)現(xiàn)的計(jì)算機(jī)可讀程序代碼的 計(jì)算機(jī)可用介質(zhì))中存儲的軟件產(chǎn)品。機(jī)器可讀介質(zhì)可以是任意適合的有 形介質(zhì)，包括磁性、光學(xué)或者電存儲介質(zhì)，包括磁盤、光盤只讀存儲器 (CD-ROM)、存儲器設(shè)備(易失性或者非易失性)或者類似的存儲機(jī)構(gòu)。 機(jī)器可讀介質(zhì)可以包含各種指令集、代碼序列、配置信息或者其他數(shù)據(jù)，
36領(lǐng)域內(nèi)的普通技術(shù)人員可以意識到用于實(shí)現(xiàn)所述發(fā)明必須的其它的指令 和操作也可以存儲在機(jī)器可讀介質(zhì)上。從機(jī)器可讀介質(zhì)運(yùn)行的軟件可以和 電路接口用于執(zhí)行所述任務(wù)。
0109上述的本發(fā)明的實(shí)施例僅用于示例。對于本領(lǐng)域技術(shù)人員來 說，在不脫離由所附的權(quán)利要求單獨(dú)限定的本發(fā)明范圍的前提下，可以實(shí) 現(xiàn)特定實(shí)施例的替換、修改和變更。
權(quán)利要求
1、一種存儲器系統(tǒng)，包括控制器，具有用于提供串行位流命令包的串行通道輸出端口，和用于接收串行位流讀取數(shù)據(jù)包的串行通道輸入端口，所述串行位流命令包包括操作碼和設(shè)備地址；和存儲器設(shè)備，具有用于從所述控制器接收所述串行位流命令包的輸入端口，并且用于如果所述設(shè)備地址對應(yīng)于所述存儲器設(shè)備則執(zhí)行所述操作碼，所述存儲器設(shè)備通過輸出端口提供所述串行位流命令包，并且如果所述操作碼對應(yīng)于讀取功能，則通過所述輸出端口隨后提供所述串行位流讀取數(shù)據(jù)包。
2、 權(quán)利要求1的存儲器系統(tǒng)，還包括串行耦合在所述存儲器設(shè)備和所述控制器之間的至少一個(gè)插入的存儲器設(shè)備，所述至少一個(gè)插入的存儲 器設(shè)備具有用于接收并傳遞所述串行位流命令包到所述存儲器設(shè)備的輸 入端口 ，并且如果所述設(shè)備地址對應(yīng)于所述存儲器設(shè)備并且所述操作碼對 應(yīng)于讀取功能，則隨后提供所述串行位流讀取數(shù)據(jù)包。
3、 權(quán)利要求2的存儲器系統(tǒng)，其中，互補(bǔ)時(shí)鐘信號并行提供到所述 存儲器設(shè)備和所述至少一個(gè)插入的存儲器設(shè)備。
4、 權(quán)利要求2的存儲器系統(tǒng)，其中，互補(bǔ)時(shí)鐘信號提供到所述至少 一個(gè)插入的存儲器設(shè)備，并且通過所述至少一個(gè)插入的存儲器設(shè)備傳遞到 所述存儲器設(shè)備，并且通過所述存儲器設(shè)備傳遞到所述控制器。
5、 權(quán)利要求2的存儲器系統(tǒng)，還包括所述控制器和所述存儲器設(shè)備 之間的擴(kuò)展鏈路，用于接收擴(kuò)展模塊和跳線的其中一個(gè)。
6、 權(quán)利要求5的存儲器系統(tǒng)，其中，所述至少一個(gè)插入的存儲器設(shè) 備為具有耦合裝置的擴(kuò)展模塊的一部分，所述耦合裝置被配置用于與所述 擴(kuò)展鏈路電耦合。
7、 權(quán)利要求2的存儲器系統(tǒng)，其中，所述存儲器設(shè)備和所述至少一 個(gè)插入的存儲器設(shè)備的每一個(gè)包括本地存儲器核心以及用于響應(yīng)所述串 行位流命令包控制所述本地存儲器核心的串行接口和控制邏輯塊。
8、 權(quán)利要求7的存儲器系統(tǒng)，其中，所述存儲器設(shè)備本地存儲器核 心與所述至少一個(gè)插入的存儲器設(shè)備本地存儲器核心基于與非閃存。
9、 權(quán)利要求7的存儲器系統(tǒng)，其中，所述存儲器設(shè)備本地存儲器核心與所述至少一個(gè)插入的存儲器設(shè)備本地存儲器核心不同。
10、 權(quán)利要求2的存儲器系統(tǒng)，其中，所述本地存儲器核心包括DRAM、 SRAM、與非閃速和或非閃速存儲器核心的其中一個(gè)。
11、 權(quán)利要求l的存儲器系統(tǒng)，其中，所述串行位流命令包具有模塊 化結(jié)構(gòu)，其中所述串行位流命令包的尺寸可變。
12、 權(quán)利要求11的存儲器系統(tǒng)，其中，所述串行位流命令包包括用 于提供所述操作碼和所述設(shè)備地址的命令字段。
13、 權(quán)利要求12的存儲器系統(tǒng)，其中，所述命令字段包括用于提供 所述操作碼的第一子字段和用于提供所述設(shè)備地址的第二子字段。
14、 權(quán)利要求11的存儲器系統(tǒng)，其中，所述串行位流命令包包括用 于提供所述操作碼和所述設(shè)備地址的命令字段，和用于提供行地址和列地 址的其中一個(gè)的地址字段。
15、 權(quán)利要求11的存儲器系統(tǒng)，其中，所述串行位流命令包包括用 于提供所述操作碼和所述設(shè)備地址的命令字段、用于提供行地址和列地址 的其中一個(gè)的地址字段和用于提供寫數(shù)據(jù)的數(shù)據(jù)字段。
16、 權(quán)利要求11的存儲器系統(tǒng)，其中，與所述串行位流命令包相并 行，所述控制器提供命令選通，所述命令選通具有匹配所述串行位流命令 包的長度的有效電平。
17、 權(quán)利要求16的存儲器系統(tǒng)，與所述串行位流讀取數(shù)據(jù)包相并行， 所述控制器提供數(shù)據(jù)輸入選通，所述數(shù)據(jù)輸入選通具有匹配所述串行位流 讀取數(shù)據(jù)包的長度的有效電平。
18、 權(quán)利要求17的存儲器系統(tǒng)，其中，當(dāng)所述設(shè)備地址對應(yīng)于所述 存儲器設(shè)備時(shí)，所述存儲器設(shè)備響應(yīng)所述命令選通的所述有效電平來鎖存 所述串行位流命令包。
19、 權(quán)利要求18的存儲器系統(tǒng)，其中，所述存儲器設(shè)備輸出端口響 應(yīng)所述數(shù)據(jù)輸入選通的有效電平而被啟用。
20、 權(quán)利要求19的存儲器系統(tǒng)，其中，所述命令選通和所述數(shù)據(jù)輸 入選通為非交迭信號。
21、 權(quán)利要求19的存儲器系統(tǒng)，其中，所述命令選通和所述數(shù)據(jù)輸 入選通由至少 一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
22、 權(quán)利要求19的存儲器系統(tǒng)，其中，所述命令選通與相鄰命令選 通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
23、 權(quán)利要求19的存儲器系統(tǒng)，其中，所述數(shù)據(jù)輸入選通與相鄰數(shù) 據(jù)輸入選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
24、 一種包括用于具有串聯(lián)的存儲器設(shè)備的存儲器系統(tǒng)的一系列位的 命令包，包括用于選擇所述串聯(lián)的存儲器設(shè)備的存儲器設(shè)備以執(zhí)行特定存儲器操 作的命令字段。
25、 權(quán)利要求24的命令包，其中，所述命令字段包括用于提供選擇 所述存儲器設(shè)備的設(shè)備地址的第一子字段，和用于提供對應(yīng)于所述特定存 儲器操作的操作碼的第二子字段。
26、 權(quán)利要求25的命令包，其中，所述命令包還包括跟隨所述命令 字段的地址字段，用于在所述操作碼對應(yīng)于讀取或者寫操作時(shí)提供行地址 和列地址的其中一個(gè)，所述地址字段具有對應(yīng)于所述行地址或者所述列地 址的位長度。
27、 權(quán)利要求26的命令包，其中，所述命令包還包括跟隨所述地址 字段的數(shù)據(jù)字段，用于在所述操作碼對應(yīng)于所述寫操作時(shí)提供寫數(shù)據(jù)以存 儲在所述存儲器設(shè)備中，所述數(shù)據(jù)字段具有對應(yīng)于所述寫數(shù)據(jù)的位長度。
28、 一種在具有串聯(lián)的存儲器設(shè)備的存儲器系統(tǒng)的所選擇的存儲器設(shè) 備中執(zhí)行并發(fā)操作的方法，包括接收第一命令；i響應(yīng)所述第一命令，在所述所選擇的存儲器設(shè)備的第一存儲體中執(zhí)行 核心操作；在所述第一存儲體中執(zhí)行核心操作期間接收第二命令；和 響應(yīng)所述第二命令，在所述所選擇的存儲器設(shè)備的第二存^f諸體中執(zhí)行 核心操作。
29、 權(quán)利要求28的方法，還包括接收第三命令，用于從所述第一存儲體和所述第二存儲體的其中之一 請求結(jié)果信息，和響應(yīng)所述第三命令，輸出包含所述結(jié)果信息的讀取數(shù)據(jù)包。
30、 權(quán)利要求29的方法，其中，所述結(jié)果信息包括狀態(tài)寄存器數(shù)據(jù) 和讀取數(shù)據(jù)的其中之一。
31、 權(quán)利要求29的方法，其中，所述第一命令、所述第二命令和所 述第三命令為包括一系列位的命令包，被邏輯配置為包括用于提供操作碼和設(shè)備地址的必須的命令字段； 跟隨所述命令字段的可選地址字段，用于在所述操作碼對應(yīng)于讀取或 者寫操作時(shí)提供行和列地址的其中一個(gè)，和跟隨所述地址字段的可選數(shù)據(jù)字段，用于在所述操作碼對應(yīng)于所述寫 操作時(shí)提供寫數(shù)據(jù)。
32、 權(quán)利要求31的方法，其中，與所述第 一命令并行接收第 一命令選通，所述第 一命令選通具有對應(yīng) 于所述第一命令的長度的有效持續(xù)時(shí)間，和與所述第二命令并行接收第二命令選通，所述第二命令選通具有對應(yīng) 于所述第二命令的長度的有效持續(xù)時(shí)間。
33、 權(quán)利要求32的方法，其中，接收數(shù)據(jù)輸入選通，當(dāng)所述數(shù)據(jù)輸 入選通處于有效電平時(shí)，用于啟用所述讀取數(shù)據(jù)包的輸出。
34、 權(quán)利要求33的方法，其中，所述第一命令選通與所述第二命令 選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
35、 權(quán)利要求33的方法，其中，所述第二命令選通與數(shù)據(jù)輸入選通 通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
36、 權(quán)利要求28的方法，還包括在"l妄收所述第一命令之前上電所述 所選擇的存儲器設(shè)備。
37、 權(quán)利要求36的方法，其中，所述上電步驟包括 在功率轉(zhuǎn)變之前，使控制信號有效以維持所述所選擇的存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有效時(shí)，將所選擇的存儲器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖?；等待預(yù)定持續(xù)長度的時(shí)間，以允許所述功率電平穩(wěn)定；和 使所述控制信號無效，以將所述所選擇的存儲器設(shè)備從缺省狀態(tài)釋放，從fe阻止所述所選擇的存儲器設(shè)備中的意外的編程或者擦除操作。
38、 權(quán)利要求37的方法，其中，所述第二電壓電平為用于穩(wěn)定電路 操作的最小電壓電平。
39、 權(quán)利要求37的方法，其中，所述第二電壓電平為電源的最大操 4乍電壓電平。
40、 權(quán)利要求37的方法，其中，所述第一電壓電平對應(yīng)于電源的低 功率模式操作電壓電平。
41、 權(quán)利要求37的方法，其中，所述第一電壓電平對應(yīng)于電源的缺失。
42、 權(quán)利要求37的方法，其中，維持所述存儲器設(shè)備處于缺省狀態(tài) 包括設(shè)定存儲器設(shè)備中的設(shè)備寄存器為缺省值。
43、 權(quán)利要求42的方法，其中，所述設(shè)備寄存器包括命令寄存器。
44、 權(quán)利要求37的方法，還包括在將所述存儲器設(shè)備從所述缺省狀 態(tài)釋放時(shí)執(zhí)行設(shè)備初始化的步驟。
45、 權(quán)利要求44的方法，其中，所述執(zhí)行設(shè)備初始化的步驟包括對 于所述存儲器設(shè)備產(chǎn)生設(shè)備地址和設(shè)備標(biāo)識符信息。
46、 權(quán)利要求36的方法，其中，所述上電的步驟包括 在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號有效，以維持所述存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有效時(shí)，在第二隨后時(shí)間將所述存儲器設(shè)備的功率 電平從第一電平轉(zhuǎn)變?yōu)榈诙娖剑坏却A(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和在第三隨后時(shí)間，使所述控制信號無效以將所述存儲器設(shè)備從缺省狀 態(tài)釋放，從而阻止所述存儲器設(shè)備中的意外的編程或者擦除操作。
47. —種存儲器系統(tǒng)，包括多個(gè)存儲器設(shè)備和用于控制所述設(shè)備的控制器，所述控制器具有用于提供位流命令包到所述多個(gè)存儲器設(shè)備的第一 設(shè)備的輸出端口，所述位流命令包包括操作碼和設(shè)備地址；和所述多個(gè)存儲器設(shè)備的每一個(gè)從所述控制器和前一存儲器設(shè)備的其 中 一個(gè)接收所述位流命令包，并且如果所述設(shè)備地址與之對應(yīng)則執(zhí)行所述 操作碼，所述多個(gè)存儲器設(shè)備的每一個(gè)提供所述位流命令包到下一個(gè)存儲 器設(shè)備和所述控制器的其中一個(gè)，如果所述操作碼對應(yīng)于讀取功能，則位 流讀取數(shù)據(jù)包從所述多個(gè)存儲器設(shè)備的最后一個(gè)存儲器設(shè)備提供到所述 控制器。
48、 權(quán)利要求47的存儲器系統(tǒng)，其中，所述多個(gè)存儲器設(shè)備串行連 接，所述第一和最后一個(gè)存儲器設(shè)備連接到所述控制器。
49、 權(quán)利要求47的存儲器系統(tǒng)，其中，所述控制器發(fā)送位流數(shù)據(jù)包 到所述多個(gè)存儲器設(shè)備的所述第 一設(shè)備。
50、 權(quán)利要求49的存儲器系統(tǒng)，其中，來自所述控制器的所述位流數(shù)據(jù)包和所述位流讀取數(shù)據(jù)包包括串行位流。
51、 權(quán)利要求49的存儲器系統(tǒng)，其中，來自所述控制器的所述位流 數(shù)據(jù)包和所述位流讀取數(shù)據(jù)包包括并行位流。
52、 權(quán)利要求47的存儲器系統(tǒng)，其中，所述多個(gè)存儲器設(shè)備為相同 類型的存儲器設(shè)備或者為不同類型的存儲器設(shè)備的混合。
53、 一種存儲器系統(tǒng)，包括多個(gè)存儲器設(shè)備和用于控制所述設(shè)備的控 制器，所述存儲器系統(tǒng)能夠在接收第一命令之前執(zhí)行上電所選擇的存儲器 設(shè)備的功能。
54、 權(quán)利要求53的存儲器系統(tǒng)，其中，所述上電的功能包括 在功率轉(zhuǎn)變之前，使控制信號有效以維持所選擇的存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有效時(shí)，將所選擇的存儲器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和 使所述控制信號無效以將所選擇的存儲器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇的存儲器設(shè)備中的意外的編程或者擦除操作。
55、 權(quán)利要求5 3的存儲器系統(tǒng)，其中，所述上電的功能包括 在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號有效以維持所述存儲器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號有效時(shí)，在第二隨后時(shí)間將所述存儲器設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和 在第三隨后時(shí)間，使所述控制信號無效以將所述存儲器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲器設(shè)備中的意外的編程或者擦除操作。
全文摘要
存儲器系統(tǒng)體系結(jié)構(gòu)具有串聯(lián)的存儲器設(shè)備。存儲器系統(tǒng)為可擴(kuò)縮的，以包括任意數(shù)量的存儲器設(shè)備，而沒有任何性能下降或者復(fù)雜的重新設(shè)計(jì)。每一個(gè)存儲器設(shè)備具有串行的輸入/輸出接口，用于在其他存儲器設(shè)備和存儲器控制器之間通信。存儲器控制器以至少一個(gè)位流來發(fā)布命令，其中該位流遵循模塊化命令協(xié)議。該命令包括具有可選的地址信息和設(shè)備地址的操作碼，使得僅有所尋址的存儲器設(shè)備對命令起作用。與每個(gè)輸出數(shù)據(jù)流和輸入命令數(shù)據(jù)流并行地分別提供分離的數(shù)據(jù)輸出選通和命令輸入選通信號，用于識別數(shù)據(jù)的類型和數(shù)據(jù)的長度。模塊化命令協(xié)議被用于在每一存儲器設(shè)備中執(zhí)行并發(fā)的操作以進(jìn)一步提高性能。
文檔編號G11C7/10GK101506895SQ200780031340
公開日2009年8月12日 申請日期2007年8月22日 優(yōu)先權(quán)日2006年8月22日
發(fā)明者S·普日貝爾斯基, 吳學(xué)俊, 潘弘柏, 金鎮(zhèn)祺 申請人:莫塞德技術(shù)公司