專利名稱：存儲器裝置以及數(shù)據(jù)讀取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器裝置，特別是涉及一種具有奇數(shù)個標(biāo)記位的與非
閃存(NAND flash)。
背景技術(shù)：
一般而言，NAND閃存所存儲的數(shù)據(jù)可分為主要數(shù)據(jù)以及標(biāo)記數(shù)據(jù)，其 中，標(biāo)記數(shù)據(jù)為主要數(shù)據(jù)的附屬數(shù)據(jù)。舉例來說，附屬數(shù)據(jù)可以是錯誤校正 碼(Error Correction Code)或是存儲器損壞標(biāo)記等，其中，附屬數(shù)據(jù)是由 制造商根據(jù)實際應(yīng)用而設(shè)計。
在經(jīng)過晶片測試(wafer-sor t )之后，閃存需要額外的冗余電^各 (redundancy circuit )來取代存儲器內(nèi)損壞的存儲單元，以便NAND閃存能 正常操作。舉例來說，Park在美國專利第5694359號提供一種快閃存儲單元 裝置，其具有修護(hù)電路可使用備用單元(spare cell)來取代主要存儲單元 陣列的損壞單元。
相較于主要數(shù)據(jù)，雖然附屬數(shù)據(jù)所使用到的存儲單元占整體存儲器陣列 的極小部分，然而損壞的附屬數(shù)據(jù)亦需要額外的冗余電路來進(jìn)行修護(hù)。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲器裝置，包括 一存儲器陣列，具有多個存儲器頁 面單元，其中，上述存儲器頁面單元包括一主要數(shù)據(jù)以及對應(yīng)于上述主要數(shù) 據(jù)的一附屬數(shù)據(jù)，以及上述附屬數(shù)據(jù)包括多個標(biāo)記位； 一判斷電路，用以根 據(jù)上述多個標(biāo)記位產(chǎn)生一判斷位；以及一數(shù)據(jù)讀取電路，用以根據(jù)上述判斷 位取得上述主要數(shù)據(jù)的信息。
再者，本發(fā)明提供一種數(shù)據(jù)讀取方法，包括從一存儲器陣列讀取一存 儲器數(shù)據(jù)，其中，上述存儲器數(shù)據(jù)包括一主要數(shù)據(jù)以及對應(yīng)于上述主要數(shù)據(jù) 的一附屬數(shù)據(jù)，且上述附屬數(shù)據(jù)包括多個標(biāo)記位；才艮據(jù)上述多個標(biāo)記位產(chǎn)生 一判斷位；以及根據(jù)上述判斷位取得上述主要數(shù)據(jù)的信息。


圖1示出了根據(jù)本發(fā)明一實施例所述的存儲器裝置；
圖2A示出了根據(jù)本發(fā)明一實施例所述的頁面所存儲的數(shù)據(jù)；
圖2B示出了根據(jù)本發(fā)明另一實施例所述的頁面所存儲的數(shù)據(jù)；以及
圖3示出了根據(jù)本發(fā)明一實施例所述的數(shù)據(jù)讀取方法。
附圖符號說明
100 ~存儲器裝置 110 ~存儲器陣列
120 ~頁面緩沖器 130~判斷電路 140-數(shù)據(jù)讀取電路 b,-bs 標(biāo)記位 D, ~主要數(shù)據(jù) D2 ~附屬數(shù)據(jù)
D3 ~判斷數(shù)據(jù) S 302-S 306 ~步驟。
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉 出專i佳實施例，并配合附圖，作詳細(xì)"i兌明如下。 實施例
圖1示出了根據(jù)本發(fā)明一實施例所述的存儲器裝置100。存儲器裝置100 包括存儲器陣列110、頁面緩沖器120、判斷電路130以及數(shù)據(jù)讀取電路140。 如圖1所顯示，存儲器陣列110為具有多電平存儲單元的NAND閃存，并可劃 分成多個頁面單元，例如頁面lll、頁面112…等。在存儲器陣列110中，每 個頁面所存儲的數(shù)據(jù)可包括主要數(shù)據(jù)以及對應(yīng)于主要數(shù)據(jù)的附屬數(shù)據(jù)，其中，
附屬數(shù)據(jù)為多個字元的數(shù)據(jù)。當(dāng)數(shù)據(jù)讀取電路140對存儲器陣列110進(jìn)行讀 取時，對應(yīng)于讀取位置的頁面的主要數(shù)據(jù)D,以及附屬數(shù)據(jù)D2會先傳送至頁面 緩沖器120。接著，判斷電路130可根據(jù)頁面緩沖器120內(nèi)的附屬數(shù)據(jù)D,產(chǎn) 生判斷數(shù)據(jù)D;，其中，判斷數(shù)據(jù)D3為一位數(shù)據(jù)。最后，數(shù)據(jù)讀取電路140從 頁面緩沖器120接收主要數(shù)據(jù)D,,并根據(jù)判斷數(shù)據(jù)D3而取得主要數(shù)據(jù)D,的信 息，例如判斷數(shù)據(jù)D3可指示主要數(shù)據(jù)D,為一位數(shù)據(jù)或是兩位數(shù)據(jù)。舉例來說， 兩位數(shù)據(jù)"00"與"01"可視為一位數(shù)據(jù)"0"與T 。
在本發(fā)明實施例中，附屬數(shù)據(jù)由奇數(shù)個標(biāo)記位(flag bit)所組成。圖 2A示出了根據(jù)本發(fā)明一實施例所述的頁面所存儲的數(shù)據(jù)200。數(shù)據(jù)200包括主要數(shù)據(jù)D以及附屬數(shù)據(jù)D2，其中，附屬數(shù)據(jù)D2無損壞情況發(fā)生。在圖2A 中，主要數(shù)據(jù)D,為兩位數(shù)據(jù)而附屬數(shù)據(jù)D2是由五個標(biāo)記位b「bs所組成。當(dāng)標(biāo) 記位為"1"時，主要數(shù)據(jù)D,為兩位數(shù)據(jù)，而當(dāng)標(biāo)記位為"0"時，主要數(shù)據(jù) D,為一位數(shù)據(jù)。當(dāng)對存儲器陣列內(nèi)對應(yīng)的頁面執(zhí)行編程附屬數(shù)據(jù)"時，由于 主要數(shù)據(jù)D為兩位數(shù)據(jù)，全部的標(biāo)記位bi-bs將編程為"1"。因此，如圖2A 所顯示，當(dāng)附屬數(shù)據(jù)D2無損壞發(fā)生時，全部的標(biāo)記位皆具有相同的邏輯電平。 因此，當(dāng)判斷電路130讀取圖2A中的附屬數(shù)據(jù)D2時，判斷電路可根據(jù)標(biāo)記位 b「bs而得到附屬數(shù)據(jù)"內(nèi)全部標(biāo)記位皆為"1"。接著，判斷電路會產(chǎn)生邏 輯電平為"1"的判斷位。然后，數(shù)據(jù)讀取電路140可根據(jù)邏輯電平為'T' 的判斷位而得知主要數(shù)據(jù)D'為兩位數(shù)據(jù)。
另一方面，圖2B示出了根據(jù)本發(fā)明另一實施例所述的頁面所存儲的數(shù)據(jù) "0。數(shù)據(jù)250包括主要數(shù)據(jù)Di以及附屬數(shù)據(jù)D2，其中，附屬數(shù)據(jù)D2有損壞 情況發(fā)生。在此實施例中，損壞的存儲單元無法被編程為'T，。在圖2B中， 主要數(shù)據(jù)D,為兩位數(shù)據(jù)而附屬數(shù)據(jù)D2是由五個標(biāo)記位b-b5所組成，其中，標(biāo) 記位b3與標(biāo)記位b4有損壞情況發(fā)生。在此實施例中，對附屬數(shù)據(jù)D2執(zhí)行編程 以指示主要數(shù)據(jù)D,為兩位數(shù)據(jù)時，會無法將邏輯電平'T，編程至標(biāo)記位b, 與b4。因此，如圖M所顯示，標(biāo)記位b,、 h與bs具有相同的邏輯電平'T，， 而標(biāo)記位1)3與b4具有相同的邏輯電平"0"。因此，當(dāng)判斷電^^ 130讀l"又圖 2B中的附屬數(shù)據(jù)02時，判斷電路可根據(jù)標(biāo)記位b廣bs而得到附屬數(shù)據(jù)"內(nèi)具 有邏輯電平'T，的標(biāo)記位有三個而具有邏輯電平"0"的標(biāo)記位有二個。接 著，由于邏輯電平為"1"的標(biāo)記位個數(shù)大于邏輯電平為"0"的標(biāo)記位個數(shù)， 判斷電路130會產(chǎn)生邏輯電平為'T，的判斷位。然后，數(shù)據(jù)讀取電路140可 根據(jù)邏輯電平為'T，的判斷位而得知主要數(shù)據(jù)D,為兩位數(shù)據(jù)。在另一實施例 中，當(dāng)邏輯電平為"0"的標(biāo)記位個數(shù)大于邏輯電平為'T，的標(biāo)記位個數(shù)時， 判斷電路130會產(chǎn)生邏輯電平為"0"的判斷位。
如先前所描述，附屬數(shù)據(jù)D2內(nèi)的標(biāo)記位皆被編程為相同的邏輯電平。然 而，當(dāng)存儲附屬數(shù)據(jù)D2的少數(shù)存儲單元損壞時，判斷電路130可根據(jù)附屬數(shù) 據(jù)D2內(nèi)具有邏輯電平'T，的標(biāo)記位的個數(shù)以及具有邏輯電平"0"的標(biāo)記位 的個數(shù)而決定判斷位的邏輯電平。因此，當(dāng)存儲附屬數(shù)據(jù)02的存儲單元有損 害發(fā)生時，閃存不需要額外的冗余電路(例如修護(hù)電路、額外的存儲單元) 來取代存儲器內(nèi)損壞的存儲單元。在本發(fā)明一實施例中，存儲附屬數(shù)據(jù)D2的
6存儲單元亦可不需要經(jīng)過晶片觀'J試。
圖3示出了根據(jù)本發(fā)明一實施例所述的數(shù)據(jù)讀取方法。首先，在步驟S302 中，頁面緩沖器從存儲器陣列(例如具有多電平存儲單元的NAND閃存)讀取 存儲器數(shù)據(jù)，其中，存儲器數(shù)據(jù)包括主要數(shù)據(jù)與附屬數(shù)據(jù)。附屬數(shù)據(jù)包括多 個標(biāo)記位，其中，標(biāo)記位為奇數(shù)個。接著，在步驟S304中，判斷電路根據(jù)多 個標(biāo)記位產(chǎn)生一位的判斷數(shù)據(jù)(即判斷位)。判斷電路可根據(jù)附屬數(shù)據(jù)內(nèi)具 有邏輯電平'T，的標(biāo)記位的個數(shù)以及具有邏輯電平"0"的標(biāo)記位的個數(shù)而 決定判斷位的邏輯電平。最后，在步驟S306中，數(shù)據(jù)讀取電路接收主要數(shù)據(jù)， 并根據(jù)判斷位取得主要數(shù)據(jù)的信息。在一實施例中，判斷位指示主要數(shù)據(jù)的 位長度。
本發(fā)明雖以較佳實施例揭露如上，然其并非用以限定本發(fā)明的范圍，任 何熟習(xí)此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與 潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視本發(fā)明的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1. 一種存儲器裝置，包括一存儲器陣列，具有多個存儲器頁面單元，其中，上述存儲器頁面單元包括一主要數(shù)據(jù)以及對應(yīng)于上述主要數(shù)據(jù)的一附屬數(shù)據(jù)，以及上述附屬數(shù)據(jù)包括多個標(biāo)記位；一判斷電路，用以根據(jù)上述多個標(biāo)記位產(chǎn)生一判斷位；以及一數(shù)據(jù)讀取電路，用以根據(jù)上述判斷位取得上述主要數(shù)據(jù)的信息。
2. 如權(quán)利要求1所述的存儲器裝置，其中，上述標(biāo)記位的個數(shù)為奇數(shù)。
3. 如權(quán)利要求1所述的存儲器裝置，還包括一頁面緩沖器，耦接于上述 存儲器陣列以及上述判斷電路之間，用以存儲對應(yīng)于上述判斷位的上述主要 數(shù)據(jù)以及上述附屬數(shù)據(jù)。
4. 如權(quán)利要求1所述的存儲器裝置，其中，上述存儲器陣列系一與非閃存。
5. 如權(quán)利要求4所述的存儲器裝置，其中，上述存儲器陣列具有多電平 存儲單元。
6. 如權(quán)利要求5所述的存儲器裝置，其中，上述主要數(shù)據(jù)的信息為上述 主要數(shù)據(jù)的位長度。
7.如權(quán)利要求1所述的存儲器裝置，其中，上述標(biāo)記位具有一第一邏輯 電平以及一第二邏輯電平之一。
8. 如權(quán)利要求7所述的存儲器裝置，其中，上述判斷電路取得上述標(biāo)記 位具有上述第一邏輯電平的一第一位數(shù)以及具有上述第二邏輯電平的一第二 位數(shù)，并根據(jù)上述第 一位數(shù)以及上述第二位數(shù)產(chǎn)生上述判斷位。
9. 如權(quán)利要求8所述的存儲器裝置，其中，當(dāng)上述第一位數(shù)大于上述第 二位數(shù)時，上述判斷位為上述第一邏輯電平，以及當(dāng)上述第二位數(shù)大于上述 第一位數(shù)時，上述判斷位為上述第二邏輯電平。
10. —種數(shù)據(jù)讀取方法，包括從一存儲器陣列讀取一存儲器數(shù)據(jù)，其中，上述存儲器數(shù)據(jù)包括一主要 數(shù)據(jù)以及對應(yīng)于上述主要數(shù)據(jù)的一附屬數(shù)據(jù)，以及上述附屬數(shù)據(jù)包括多個標(biāo) 記位；根據(jù)上述多個標(biāo)記位產(chǎn)生一判斷位；以及根據(jù)上述判斷位取得上述主要數(shù)據(jù)的信息。
11. 如權(quán)利要求10所述的數(shù)據(jù)讀取方法，其中，上述標(biāo)記位的個數(shù)為奇數(shù)。
12. 如權(quán)利要求10所述的數(shù)據(jù)讀取方法，其中，上述存儲器陣列是一與非閃存。
13. 如權(quán)利要求12所述的數(shù)據(jù)讀取方法，其中，上述存儲器陣列具有多 電平存儲單元。
14. 如權(quán)利要求13所述的數(shù)據(jù)讀取方法，其中，上述主要數(shù)據(jù)的信息為 上述主要數(shù)據(jù)的位長度
15.如權(quán)利要求10所述的數(shù)據(jù)讀取方法，其中，上述標(biāo)記位具有一第一 邏輯電平以及一第二邏輯電平之一 。
16. 如權(quán)利要求15所述的數(shù)據(jù)讀取方法，還包括取得上述標(biāo)記位具有上 述第一邏輯電平的一第一位數(shù)以及具有上述第二邏輯電平的一第二位數(shù)，并 根據(jù)上述第一位數(shù)以及上述第二位數(shù)產(chǎn)生上述判斷位。
17. 如權(quán)利要求16所述的存儲器裝置，其中，當(dāng)上述第一位數(shù)大于上述 第二位數(shù)時，上述判斷位為上述第一邏輯電平，以及當(dāng)上述第二位數(shù)大于上 述第一位數(shù)時，上述判斷位為上述第二邏輯電平。
全文摘要
一種存儲器裝置。一存儲器陣列具有多個存儲器頁面單元，其中，存儲器頁面單元包括主要數(shù)據(jù)以及對應(yīng)于主要數(shù)據(jù)的附屬數(shù)據(jù)，以及附屬數(shù)據(jù)包括多個標(biāo)記位。一判斷電路根據(jù)多個標(biāo)記位產(chǎn)生判斷位。一數(shù)據(jù)讀取電路根據(jù)判斷位取得主要數(shù)據(jù)的信息。
文檔編號G11C16/06GK101499317SQ200810009300
公開日2009年8月5日 申請日期2008年2月3日 優(yōu)先權(quán)日2008年2月3日
發(fā)明者中山武志, 曾德彰, 杜君毅, 荒川秀貴 申請人:力晶半導(dǎo)體股份有限公司