專利名稱：柵極驅(qū)動器用的平移寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種柵極驅(qū)動器，特別是涉及一種可以對晶體管閾值電壓 進行補償?shù)臇艠O驅(qū)動器。
背景技術(shù)：
近幾年的薄膜晶體管(thin film transistor, TFT)研發(fā)方向逐漸從單純的像 素開關(guān)，轉(zhuǎn)為電路上的應(yīng)用，這種趨勢可以從國際研討會上發(fā)表的情況即 可了解到。TFT的均勻度與TFT特性已經(jīng)逐年在改善當(dāng)中，但是由于TFT 的可靠度較差是屬于先天性不良的特質(zhì)，因此急需靠一些后天的方法，諸 如組件結(jié)構(gòu)設(shè)計、電路補償設(shè)計或是系統(tǒng)端的調(diào)整來補足。在柵極驅(qū)動器 上，便是要減少個別TFT于柵極端存在長時間的偏壓，而達到輸出穩(wěn)定掃 瞄電壓的目的。
美國專利U.S. Patent 6，064，713提出 一種使用非晶硅薄膜晶體管(a-Si TFT)實現(xiàn)柵極驅(qū)動器的作法。該專利利用下一級的輸出訊號來實現(xiàn)重置以 及前一級輸出做為驅(qū)動訊號，并使用電容實現(xiàn)訊號增強的功用。此專利的 優(yōu)點是各個TFT處于偏壓的時間短，減少閾值電壓在偏壓下產(chǎn)生升高情形； 缺點是當(dāng)柵極驅(qū)動器中驅(qū)動TFT因為閾值電壓的累積而逐漸升高時，最終 可能造成無法正常工作，使得柵極驅(qū)動器的使用壽命因此受限。
因此，如何有效地解決驅(qū)動穩(wěn)定度并且使驅(qū)動器壽命增加，是業(yè)界急 需努力的目標(biāo)。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明提出一種柵極驅(qū)動器用的平移寄存器，其利 用電容存儲驅(qū)動晶體管的閾值電壓，實現(xiàn)補償驅(qū)動電壓衰減的功能，并解 決噪聲與閾值電壓偏移的問題，能大幅提升驅(qū)動電路的穩(wěn)定度。
本發(fā)明提出一種平移寄存器，其適用于將多數(shù)級平移寄存器串接以構(gòu) 成一柵極驅(qū)動電路。各級平移寄存器的輸出端是耦接至下一級平移寄存器
7的輸入端，各級平移寄存器的重置端接收下一級平移寄存器的輸出訊號。
本發(fā)明的平移寄存器可以包括第一與第二節(jié)點、驅(qū)動晶體管、重置晶 體管、充電放電電路、閾值電壓檢測電路以及存儲電容。驅(qū)動晶體管具有 柵極、源極與漏極，其中柵極耦接至第一節(jié)點，漏極耦接至頻率訊號，源 級做為平移寄存器的輸出端并且輸出輸出訊號給下一級平移寄存器的輸入 端。重置晶體管具有柵極、源極與漏極，其中柵極接收該下一級平移寄存 器的輸出訊號以做為重置訊號，源極耦接至第一低電位電壓，且漏極耦接 至第一節(jié)點。充電放電電路接收輸入訊號與控制訊號，并且耦接第二節(jié)點。 閾值電壓檢測電路，接收控制訊號，并且耦接至第一節(jié)點與驅(qū)動晶體管的 源極。存儲電容具有第一端與第二端，分別耦接至第一與第二節(jié)點，用以 存儲驅(qū)動晶體管的閾值電壓。
根據(jù)本發(fā)明一實施例，上述充電放電電路可以還包括第一晶體管與第 二晶體管。第一晶體管具有柵極、源極與漏極，其中柵極耦接至輸入訊號， 漏極耦接至高電位電壓，源極耦接至第二節(jié)點。第二晶體管具有柵極、源 極與漏極，其中柵極耦接至控制訊號，漏極耦接至第二節(jié)點，源極耦接至 第二低電壓電位。此外，上述第一晶體管的柵極與漏極更可以耦接一起，
并且以輸入訊號^:為高電位電壓電平。
'本發(fā)明更提出另一種平移寄存器，可以包括驅(qū)動晶體管、重置晶體管、 充電電路、閾值電壓檢測電路以及存儲電容。驅(qū)動晶體管具有柵極、源極 與漏極，其中柵極耦接至第一節(jié)點，漏極耦接至頻率訊號，源級做為輸出 端，并且輸出一輸出訊號。重置晶體管具有柵極、源極與漏極，其中柵極 接收下一級平移寄存器的輸出訊號以做為重置訊號，源極耦接至低電位電 壓，且漏極耦接至第一節(jié)點。充電電路接收輸入訊號，并且耦接至第二節(jié) 點。閾值電壓檢測電路接收控制訊號，并且耦接至第一節(jié)點、第二節(jié)點與 驅(qū)動晶體管的源極。存儲電容具有第一端與第二端，分別耦接至第一與第 二節(jié)點，用以存儲驅(qū)動晶體管的閾值電壓。
本發(fā)明還提出另一種平移寄存器，可以包括驅(qū)動晶體管、重置晶體管、 充電放電電路、閾值電壓檢測電路以及存儲電容。驅(qū)動晶體管，具有柵極、 源極與漏極，其中柵極耦接至第一節(jié)點，漏極耦接至頻率訊號，源級做為 輸出端并且輸出輸出訊號。重置晶體管，具有柵極、源極與漏極，其中柵 極接收下一級平移寄存器的輸出訊號以做為重置訊號，源極耦接至第一低電位電壓，且漏極耦接至第一節(jié)點。充電放電電路，接收輸入訊號、第一 控制訊號與第二控制訊號，并且耦接至第二低電位電壓與第二節(jié)點。閾值 電壓檢測電路，接收第一與第二控制訊號，并且耦接至第一節(jié)點與驅(qū)動晶 體管的該源極。存儲電容具有第一端與第二端，分別耦接至第一與第二節(jié) 點，用以存儲驅(qū)動晶體管的閾值電壓。
根據(jù)本發(fā)明一實施例，充電放電電路可以還包括第一、第二與第三晶 體管。第一晶體管具有柵極、源極與漏極，其中柵極耦接至漏極并且接收 輸入訊號，源極耦接至第二節(jié)點。第二晶體管具有柵極、源極與漏極，其 中柵極耦接至第一控制訊號，漏極耦接至第二節(jié)點，源極耦接至第二低電 位電壓。第三晶體管具有柵極、源極與漏極，其中柵極耦接至第二控制訊 號，漏極耦接至第二節(jié)點，源極耦接至第二低電位電壓。
此外，上述閾值電壓檢測電路可以還包括第四、第五與第六晶體管。 第四晶體管具有柵極、源極與漏極，其中柵極耦接至第一控制訊號，漏極 耦接至高電位電壓，且源極耦接至第一節(jié)點。第五晶體管具有柵極、源極 與漏極，其中柵極耦接至第二控制訊號，且源極耦接至第一節(jié)點。第六晶 體管具有柵極、源極與漏極，其中柵極耦接至第一節(jié)點與驅(qū)動晶體管的柵 極，漏極耦接至第五晶體管的漏極，且源極耦接至驅(qū)動晶體管的源極。此 外，上述第四晶體管的漏極可以耦接至柵極，再接至第一控制訊號。
根據(jù)本發(fā)明一實施例，上述平移寄存器可以還包括第七晶體管，其具 有柵極、源極與漏極，其中柵極與漏極一起耦接至驅(qū)動晶體管的源極。上 述平移寄存器也可以還包括第八晶體管，其具有柵極、源極與漏極，其中 柵極耦接至驅(qū)動晶體管的柵極，漏極耦接至頻率訊號，源極耦接至像素端。
藉由以上的架構(gòu)，因為使用存儲電容來存儲在平移寄存器作動前驅(qū)動
晶體管的閾值電壓，所以可以在輸出訊號中';肖弭閾值電壓產(chǎn)生變動的問題。 驅(qū)動電壓與驅(qū)動電流等的輸出訊號幾乎與驅(qū)動晶體管的閾值電壓無關(guān)，驅(qū) 動電壓可以獲得良好的補償，實現(xiàn)穩(wěn)定的驅(qū)動，使得顯像更為穩(wěn)定。
為使本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉 較佳實施例，并結(jié)合附圖詳細(xì)說明如下。


圖i繪示本發(fā)明柵極驅(qū)動器的示意圖。圖2A繪示圖1的平移寄存器的電路示意圖。
圖2B繪示圖2A的平移寄存器的變化例示意圖。
圖2C繪示圖2B的平移寄存器的變化例示意圖。
圖3繪示圖2A的電路圖的操作時序示意圖。
圖4繪示圖2A的平移寄存器的變化例示意圖。
圖5繪示本發(fā)明另一柵極驅(qū)動器的示意圖。
圖6繪示圖5的平移寄存器的電路示意圖。
圖7繪示閾值電壓檢測電路的放電路徑示意圖。
圖8繪示圖6的電路圖的操作時序示意圖。
圖9繪示圖6的平移寄存器的變化例示意圖。
圖IO繪示圖6的平移寄存器的另一變化例示意圖。
圖IIA、 IIB繪示以HSPICE軟件仿真的結(jié)果。
圖12A表示受偏壓前后第十級平移暫存中節(jié)點Q的波形圖。
圖12B表示受偏壓前后第十級的輸出波形圖。
附圖符號說明
100、 200:平移寄存器
102、 202:充電》丈電電^各
103、 103':充電放電電路
104、 204:閾值電壓檢測電路 Ml M4:晶體管 M7 M16:晶體管
具體實施例方式
薄膜晶體管(TFT)在長時間的柵極偏壓(gate bias stress)下，會造成閾值 電壓Vth飄移，造成驅(qū)動電流下降，而使驅(qū)動能力降低。閾值電壓Vth的飄
移量與柵極電壓VGS、初始閾值電壓VTO以及偏壓的作用時間t之間有一特
定的關(guān)系。為了減少Vth漂移量，并且達到Vth增加下以及驅(qū)動電流固定的 目的，在電路實現(xiàn)上，本發(fā)明使用了一存儲電容來存儲驅(qū)動TFT的閾值電壓。
圖1繪示本發(fā)明柵極驅(qū)動器的示意圖，柵極驅(qū)動器一般為串接多個平移寄存器的電路，圖1繪示其中三級(N-1、 N與N+1)做為說明例。依據(jù)本 實施例，每個平移寄存器包括輸入端IN、輸出端OUT與重置端RESET, 而且接收外部的控制訊號VC以及頻率訊號CLK1、 CLK2。第一級平移寄 存器的輸入端IN接收一起動訊號(STARTJJP),每一級的輸出均連接到一 掃描線并且做為下一級平移寄存器的輸入端IN的輸入訊號。每一級的輸出 訊號回饋到前一級的重置端RESET,例如第N級的輸出訊號OUTn回饋到 第N-l級的重置端RESET。各級重置端RESET所接收到的訊號可以將各級 的驅(qū)動晶體管的閾值電壓回歸到起始狀態(tài)。以下詳細(xì)說明各級平移寄存器 的結(jié)構(gòu)與操作。
圖2A繪示本實施例的柵極驅(qū)動電路其中一級的平移寄存器示意圖。如 圖2A所示，平移寄存器100包括充電放電電路102、存儲電容Cm、閾值 電壓檢測電路104、重置晶體管M3以及驅(qū)動晶體管M4。在此實施例中， 充電放電電路102可以還包括串聯(lián)的晶體管Ml、 M2。
如圖2A所示，晶體管Ml的柵極接收一輸入電壓V,晶體管M2的 柵極接收一控制訊號Vc。晶體管M1的漏極還連接到高電位電壓VH,源極 連接到第二節(jié)點b。晶體管M2的源極更連接到第二低電位電壓VL2,漏極 連接到第二節(jié)點b。存儲電容Cm連接在節(jié)點a與b之間，可以是晶體管電 容或是金屬/絕緣層/金屬電容。重置晶體管M3的柵極可接收一重置訊號 RESET,漏極連接到第一節(jié)點a且源極連接到第一低電位電壓VL1。閾值電 壓檢測電路104接收上述控制電壓Vc，并且耦接到第 一節(jié)點a與輸出電壓 V。uT。驅(qū)動晶體管M4.的柵極耦接到第一節(jié)點a,漏極接收一頻率訊號CLK, 源極做為輸出而連接到上述輸出電壓V0UT。
接著結(jié)合圖2A的電路圖與圖3的時序圖，說明本實施例的操作方式。 平移寄存器100 —開始由閾值電壓檢測電路104檢測驅(qū)動晶體管M4的閾值 電壓V也。當(dāng)控制訊號VC變成高電位時，驅(qū)動晶體管M4的閣值電壓Vth, 會被儲存在存儲電容Cm上。之后，當(dāng)起使訊號(輸入第一級輸入端IN的訊 號)START—UP開始輸入第一級平移寄存器做為輸入訊號VIN，將使晶體管 Ml導(dǎo)通。于是，第二節(jié)點b便被充電至VH，并且同時提升第一節(jié)點a的
電壓，電壓增量約為VH。
此時，第一節(jié)點a的電壓變?yōu)?VH+Vth),亦即被充電的電壓準(zhǔn)位加上先
前所存儲的驅(qū)動晶體管M4的閾值電壓Vth。此外，驅(qū)動晶體管M4的等效驅(qū)動電壓是VGS-Vth。假設(shè)OUT為O,則決定輸出電流的等效驅(qū)動電壓與閾 值電壓Vth無關(guān)。之后頻率訊號CLK轉(zhuǎn)為高電位時，輸出端OUT經(jīng)由驅(qū)動 晶體管M4被充電為高電位，直到頻率訊號CLK由高電位轉(zhuǎn)低低電位時， 輸出端OUT同樣透過驅(qū)動晶體M4放電。
當(dāng)下一級平移寄存器的輸出端OUTn+l的輸出訊號由低電位轉(zhuǎn)為高電 位，此時輸出端OUTn+l的輸出訊號回饋到本級電路中的晶體管M3將節(jié) 點a點放電至低電位Vu,使此平移寄存器電路回歸到起始的狀態(tài)。
圖2B為繪示另一實施例的柵極驅(qū)動電路其中一級的平移寄存器示意 圖。本實施例與圖2A的差異點在于將圖2A中的充電放電電路替換成一充 電電路103,其接收一輸入訊號Vm,并且耦接至該第二節(jié)點b。鬮值電壓 檢測電路104則接收控制訊號Vc，并且耦接至第一節(jié)點a、第二節(jié)點b與 驅(qū)動晶體管M4的源極。藉由充電電路103,可以經(jīng)由節(jié)點b對存儲電容 Cm進行充電。整體電路的操作方式與圖2A類似，在此便不多冗述。
做為上述充電電路103的一個例子，如圖2B所示,其可由晶體管M1 所構(gòu)成。晶體管Ml的柵極可以接收輸入訊號VIN，源極連接到節(jié)點b，漏 極則連接到一高電位電壓Vh(與圉2A類似)。此外，如圖2C所示，其繪示 另一種充電電路103，的一個例子?；旧?，充電電路103，也是由晶體管Ml 構(gòu)成，只是在圖2C中，晶體管Ml的柵極與漏極為連接在一起，并接收輸
入訊號Vhm。
圖4繪示圖2A的平移寄存器的變化例示意圖。圖4與圖2A的差異在 于重置晶體管M3，的連接位置。如圖4所示，重置晶體管M3，的源極是連接 到第二節(jié)點b,除此之外，其余架構(gòu)皆相同且操作方式也類似。此外，晶體 管Ml的漏極也可以不接到高電位電壓VH，而連接到柵極；亦即，輸入電 壓VIN輸入到晶體管Ml的柵極與漏極。
接著結(jié)合圖5至圖8來說明另一個實施例的架構(gòu)與操作。圖5繪示本 發(fā)明另一柵極驅(qū)動器的示意圖，圖6繪示圖5的平移寄存器的電路示意圖， 圖7繪示閾值電壓檢測電路的放電路徑示意圖，圖8繪示圖6的電路圖的 操作時序示意圖。
如圖5所示，本實施例的柵極驅(qū)動器基本上與圖1的電路類似，但是 控制訊號部分還細(xì)分為第一控制訊號rst與第二控制訊號start,其余的部分 與圖l相同，在此省略其說明。
12接著說明本實施例的電路架構(gòu)，如圖6所示，驅(qū)動晶體管M14具有柵 極、源極與漏極，其中柵極耦接至第一節(jié)點Q,漏極耦接至頻率訊號CLK， 源級做為輸出端(OUT)并且輸出輸出訊號V0UT。重置晶體管M12具有柵極、 源極與漏極，其中柵極接收下一級平移寄存器的輸出訊號以做為一重置訊 號RESET,源極耦接至第一低電位電壓Vu，且漏極耦接至第一節(jié)點Q。充 電放電電路202接收輸入訊號VIN 、第 一控制訊號rst與第二控制訊號start, 并且耦接至第二低電位電壓Vu與第二節(jié)點x。此處的輸入訊號VIN、對于 第一級平移寄存器而言是起動訊號START—UP,對于第一級后的平移寄存 器而言則是前一級的輸出訊號。閾值電壓檢測電路204接收第一控制訊號 rst與第二控制訊號start,并且耦接至第 一 節(jié)點Q與驅(qū)動晶體管M14的源極。 存儲電容Cm具有第一端與第二端，分別耦接至第一節(jié)點Q與該第二節(jié)點x， 用以存儲驅(qū)動晶體管Cm的闊值電壓Vth。
如圖6所示，做為充電放電電路的一個例子可以還包括晶體管M7、 M8與M9。晶體管M7具有柵極、源極與漏極，其中柵極耦接至漏極并且 接收輸入訊號VIN，源極耦接至第二節(jié)點x。晶體管M8,具有柵極、源極 與漏極，其中柵極耦接至第一控制訊號rst，漏極耦接至第二節(jié)點x，源極耦 接至第二低電位電壓Vu。晶體管M9具有柵極、源極與漏極，其中柵極耦 接至第二控制訊號start,漏極耦接至第二節(jié)點x,源極耦接至第二低電位電 壓VL2。第一低電位電壓Vu與第二低電位電壓Vl2雨者可以相等或相弄。 此外，晶體管M8 、 M9的源極也可以分別接到不同低電位電壓。
如圖6所示，做為閾值電壓檢測電路的一個例子可以還包括晶體管 M10、 M11與M13。晶體管M10具有柵極、源極與漏極，其中柵極耦接至 第一控制訊號rst,漏極耦接至高電位電壓VH,且源極耦接至第一節(jié)點Q。 晶體管M11具有柵極、源極與漏極，其中柵極耦接至第二控制訊號start, 且源極耦接至第一節(jié)點Q。晶體管M13具有柵極、源極與漏極，其中柵極 耦接至第 一 節(jié)點與驅(qū)動晶體管M14的柵極，漏極耦接至晶體管M11的漏極， 且源極耦接至驅(qū)動晶體管M14的源極。
接著結(jié)合圖8的時序圖，說明上述實施例電路的動作。在上述平移寄 存器電路中，晶體管M8、 M9、 M10、 Mil與M13是用來實現(xiàn)閾值電壓補 償。第一控制訊號rst最先轉(zhuǎn)為高電位(high),此時晶體管M10與M8均會 導(dǎo)通。藉由晶體管M10的導(dǎo)通，節(jié)點Q點會預(yù)先充電為高電位(high)。此時，因為第一控制訊號rst為高電位而第二控制訊號start為低電位，晶體管 M8將導(dǎo)通而晶體管M9關(guān)閉，所以電容的另一端，即節(jié)點x會因為晶體管 M8的導(dǎo)通而接地。
接著，當(dāng)?shù)谝豢刂朴嵦杛st轉(zhuǎn)為低電位(low)之后，第二控制訊號start 由低電位轉(zhuǎn)為高電位。此時，晶體管M8、 M10被關(guān)閉，晶體管M9、 Mil 被導(dǎo)通。此時，如圖7所示，儲存在存儲電容Cm上的電荷會經(jīng)由晶體管 Mll、 M13與M14進行放電，此時CLK為低電壓。當(dāng)放電結(jié)束時，儲存在 存儲電容Cm上的電壓等于驅(qū)動晶體管M14的閾值電壓Vth。亦即，此時節(jié) 點Q的電壓K2 = ^WM"。當(dāng)?shù)诙刂朴嵑蠼Y(jié)束后，亦即由高電位轉(zhuǎn)為低電 位，頻率訊號CLK2與CLK1開始傳送，此時存儲電容Cm存儲閾值電壓 Vth的動作結(jié)束。
當(dāng)起始訊號START—UP開始輸入第一級的平移寄存器200的輸入端IN (參考圖5)時，便觸發(fā)柵極驅(qū)動器開始動作。此時以第一級的平移寄存器為 例，輸入端IN開始輸入起始訊號VIN = START_UP,此時晶體管M7導(dǎo)通。 節(jié)點x的電位便被拉高AV,。因為電容的電荷為連續(xù)性,節(jié)點Q的電位也隨 著被拉高，并且加上一開始存儲在存儲電容Cm上的電位VQ，合成新的電 位Vq', Vq，=AVq+(Vth)m14。若AVqH, AV(^AVxX(Cm/CT)，其 中CT是節(jié)點Q所看到的總電容。
之后，頻率訊號CLK1轉(zhuǎn)為高電位(high),輸出端OUT,即驅(qū)動晶體管 M14的源級被充電為高電位。因為晶體管M13、M14的柵極源極間電容(Cgs) 耦合效應(yīng)，電位Vq，與電位V0UT同時被提高。所以O(shè)UT升高時，(Vq，-Vout) 幾乎不變，此時驅(qū)動晶體管M14的柵極源極電壓(VgsVh4等于(Vq， - V0UT )。 此外，驅(qū)動晶體管M14是操作在線性區(qū)，所以電流I可表示成下面的數(shù)式。 I = k(W/L)[(VDS)M14x((VGS)M14 - (Vth)M14)] =k(W/L)[(VDD - V0UT) x (Vq，-VOUT — (Vth)M14)]，
在上式中，VoD為電路中的高電位電壓。由上式可以清楚看出，-(Vth)mm 剛好與VQ，中的(Vth)mm抵消，使得柵極驅(qū)動器的電流與驅(qū)動晶體管M14的
閾值電壓(Vth)vu4無關(guān)。驅(qū)動晶體管M14提供輸出電流直到頻率訊號CLK 由高電位轉(zhuǎn)低電位，此時輸出端OUT透過驅(qū)動晶體管M14放電。之后，經(jīng) 由下一級輸出端OUTn+1輸出的輸出訊號控制重置晶體管M12，對節(jié)點Q 進行放電，將驅(qū)動晶體管M14關(guān)閉。因為輸入兩相鄰平移寄存器的頻率訊號CLK1與CLK2有一適當(dāng)?shù)拈g隔，所以輸出端OUT會有足夠的放電時間。 由上述可以清楚地知道，藉由本實施例的平移寄存器電路，輸出的驅(qū) 動電流與驅(qū)動晶體管的閾值電壓無關(guān)，所以柵極驅(qū)動器的各級可以穩(wěn)定地 輸出驅(qū)動電流到像素端或掃描電壓至各掃描線。因此，使得即使受到長時 間的偏壓，也能輸出穩(wěn)定掃瞄電壓與驅(qū)動電流。閾值電壓飄移的問題可以 被有效地解決。
上述圖6的電路上可以做些變化，例如圖9與圖IO所示。如圖9所示， 圖6的電路可以還包括晶體管M15,其具有柵極、源極與漏極，其中柵極 與漏極一起耦接至驅(qū)動晶體管M14的源極。另外，如圖IO所示，圖6的電 路可以還包括晶體管M16,其具有柵極、源極與漏極，其中柵極耦接至驅(qū) 動晶體管M14的柵極，漏極耦接至頻率訊號CLK，源極耦接至一像素端。 透過這種架構(gòu)，可以讓輸出訊號的直流偏壓更加穩(wěn)定。
圖IIA與11B繪示以HSPICE軟件仿真圖6的電路的結(jié)果。此仿真是 以HSPICE中模型等級(model level) 61來進行。圖11A為以單級平移寄存器 仿真的結(jié)果，圖IIB顯示串連十級的輸出結(jié)果。從圖IIA與IIB來看，可 以清楚地知道，在啟始訊號STARTJJP輸入起動?xùn)艠O驅(qū)動器后，各級的輸 出波形(OUT1 OUT10)幾乎保持相同，所以各級驅(qū)動能力均得以保持穩(wěn)定。 本實施例的柵極驅(qū)動器可應(yīng)用于WVGA規(guī)格，其更新頻率為60Hz,供應(yīng) 電壓為25V,輸出訊號OUT的振幅為24V。
接著考慮柵極驅(qū)動器中驅(qū)動晶體管M14的閾值電壓V化產(chǎn)生變異的情 形。圖12A顯示出比較起始條件下與偏壓作用時間s后A(Vth)織為4.5V情 形下，在第十級平移寄存器中的節(jié)點Q的波形圖，發(fā)現(xiàn)節(jié)點電位VQ在偏壓 后同樣提高了約4.5V。圖12B表示受偏壓前后第十級的輸出波形圖。由圖 12B可以清楚地看出，受偏壓前后第十級輸出訊號OUT10的波形完全一致， 并沒有發(fā)生明顯的變動。因此可見本實施例的電路確實有能力可以對輸出 訊號進行完全補償。
綜上所述，因為使用存儲電容來存儲在平移寄存器作動前驅(qū)動晶體管 的闊值電壓，所以可以在輸出訊號中消除闞值電壓產(chǎn)生變動的問題。驅(qū)動 電壓與驅(qū)動電流等的輸出訊號幾乎與驅(qū)動晶體管的閾值電壓無關(guān)，可以獲 得一個穩(wěn)定的驅(qū)動，使得顯像更為穩(wěn)定。此外，本發(fā)明亦可以應(yīng)用到任何 會因閾值電壓變動產(chǎn)生不良影響的電路中。雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，本 領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動與 潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種平移寄存器，適用于將多數(shù)級該平移寄存器串接以構(gòu)成一柵極驅(qū)動電路，各該級平移寄存器的一輸出端耦接至下一級平移寄存器的一輸入端，各該級平移寄存器的一重置端接收下一級平移寄存器的一輸出訊號，該平移寄存器包括一第一與一第二節(jié)點；一驅(qū)動晶體管，具有一柵極、一源極與一漏極，其中該柵極耦接至該第一節(jié)點，該漏極耦接至一頻率訊號，該源級做為該輸出端，并且輸出一輸出訊號；一重置晶體管，具有一柵極、一源極與一漏極，其中該柵極接收該下一級平移寄存器的該輸出訊號以做為一重置訊號，該源極耦接至一第一低電位電壓，且該漏極耦接至該第一節(jié)點；一充電放電電路，接收一輸入訊號與一控制訊號，并且耦接至該第二節(jié)點；一閾值電壓檢測電路，接收該控制訊號，并且耦接至該第一節(jié)點與該驅(qū)動晶體管的該源極；以及一存儲電容，具有一第一端與一第二端，分別耦接至該第一與該第二節(jié)點，用以存儲該驅(qū)動晶體管的一閾值電壓。
2. 如權(quán)利要求1所述的平移寄存器，其中充電放電電路還包括 一第一晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該輸入訊號，該漏極耦接至該高電位電壓，該源極耦接至該第二節(jié)點；以及 一第二晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 控制訊號，該漏極耦接至該第二節(jié)點，該源極耦接至一第二低電壓電位。
3. 如權(quán)利要求2所述的平移寄存器，其中該第一晶體管的該柵極與該漏 極耦接，并且接收該輸入訊號。
4. 如權(quán)利要求2所述的平移寄存器，其中該第一與該第二低電壓電位不同。
5. 如權(quán)利要求2所述的平移寄存器，其中該第一與該第二低電壓電位相同。
6. 如權(quán)利要求1所述的平移寄存器，其中該存儲電容為一晶體管電容或是一金屬/絕緣層/金屬電容。
7 一種平移寄存器，適用于將多數(shù)級該平移寄存器串接以構(gòu)成一柵極驅(qū)動電路，各該級平移寄存器的一輸出端耦接至下一級平移寄存器的一輸入 端，各該級平移寄存器的一重置端接收下一級平移寄存器的一輸出訊號，該平移寄存器包括一第一與一第二節(jié)點；一驅(qū)動晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第一節(jié)點，該漏極耦接至一頻率訊號，該源級耦接至一輸出訊號；一重置晶體管，具有一柵極、 一源極與一漏極，其中該柵極接收該下 一級平移寄存器的該輸出訊號，以做為一重置訊號，該源極耦接至一第一 低電位電壓，且該漏極耦接至該第二節(jié)點；一充電放電電路，接收一輸入訊號與一控制訊號，并且耦接至一高電 位電壓與一第二低電位電壓與該第二節(jié)點；一閾值電壓檢測電路，接收該控制訊號，并且耦接至該第一節(jié)點與該 驅(qū)動晶體管的該源極；以及一存儲電容，具有一第一端與一第二端，分別耦接至該第一與該第二 節(jié)點，用以存儲該驅(qū)動晶體管的一閾值電壓。
8. 如權(quán)利要求7所述的平移寄存器，其中充電放電電路還包括 一第一晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該輸入訊號，該漏極耦接至該高電位電壓，該源極耦接至該第二節(jié)點；以及 一第二晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 控制訊號，該漏極耦接至該第二節(jié)點，該源極耦接至該第二低電壓電位。
9. 如權(quán)利要求8所述的平移寄存器，其中該第一晶體管的該柵極與該漏 極耦接，并且該高電位電壓位該輸入訊號。
10. 如權(quán)利要求7所述的平移寄存器，其中該第一與該第二低電壓電位 不同。
11. 如權(quán)利要求7所述的平移寄存器，其中該第一與該第二低電壓電位 相同。
12. 如權(quán)利要求7所述的平移寄存器，其中該存儲電容為一晶體管電容或是一金屬/絕緣層/金屬電容。
13 一種平移寄存器，適用于將多數(shù)級該平移寄存器串接以構(gòu)成一柵極驅(qū)動電路，各該級平移寄存器的一輸出端耦接至下一級平移寄存器的一輸 入端，各該級平移寄存器的一重置端接收下一級平移寄存器的一輸出訊號，該平移寄存器包括一第一節(jié)點與一第二節(jié)點；一驅(qū)動晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第一節(jié)點，該漏極耦接至一頻率訊號，該源級做為該輸出端并且輸出一輸出訊號；一重置晶體管，具有一柵極、 一源極與一漏極，其中該柵極接收該下 一級平移寄存器的該輸出訊號以做為一重置訊號，該源極耦接至一第一低 電位電壓，且該漏極耦接至該第一節(jié)點；一充電放電電路，接收一輸入訊號、 一第一控制訊號與一第二控制訊 號，并且耦接至一第二低電位電壓與該第二節(jié)點；一閾值電壓檢測電路，接收該第一與該第二控制訊號，并且耦接至該 第一節(jié)點與該驅(qū)動晶體管的該源極；以及一存儲電容，具有一第一端與一第二端，分別耦接至該第一與該第二 節(jié)點，用以存儲該驅(qū)動晶體管的一閾值電壓。
14. 如權(quán)利要求13所述的平移寄存器，其中充電放電電路還包括 一第一晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該漏極并且接收該輸入訊號，該源極耦接至該第二節(jié)點；一第二晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第一控制訊號，該漏極耦接至該第二節(jié)點；以及一第三晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第二控制訊號，該漏極耦接至該第二節(jié)點。
15. 如權(quán)利要求14所述的平移寄存器，其中該第二與該第三晶體管的源 極耦接到相同的低電位電壓。
16. 如權(quán)利要求14所述的平移寄存器，其中該第二與該第三晶體管的源 極耦接到相異的低電位電壓。
17. 如權(quán)利要求13所述的平移寄存器，其中閾值電壓檢測電路還包括 一第四晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該第一控制訊號，該漏極耦接至一高電位電壓，且該源極耦接至該第一節(jié)點； 一第五晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該第二控制訊號，且該源極耦接至該第一節(jié)點；以及一第六晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第 一節(jié)點與該驅(qū)動晶體管的該柵極，該漏極耦接至該第五晶體管的該漏極， 且該源極耦接至該驅(qū)動晶體管的該源極。
18. 如權(quán)利要求13所述的平移寄存器，其中該第四晶體管的柵極與漏極 更耦接一起，并接收該第一控制訊號。
19. 如權(quán)利要求13所述的平移寄存器，還包括一第七晶體管，具有一柵 極、 一源極與一漏極，其中該柵極與該漏極一起耦接至該驅(qū)動晶體管的該 源極，該源極連接至一第三低電位電壓。
20. 如權(quán)利要求13所述的平移寄存器，還包括一第八晶體管，具有一柵 極、 一源極與一漏極，其中該柵極耦接至該驅(qū)動晶體管的該柵極，該漏極 耦接至該頻率訊號，該源極耦接至一像素端。
21. 如權(quán)利要求13所述的平移寄存器，其中該存儲電容為一晶體管電容 或是一金屬/絕緣層/金屬電容。
22. 如權(quán)利要求13所述的平移寄存器，其中該第一與該第二低電壓電位 不同。
23. 如權(quán)利要求13所述的平移寄存器，其中該第一與該第二低電壓電位 相同。
24. —種平移寄存器，適用于將多數(shù)級該平移寄存器串接以構(gòu)成一柵極 驅(qū)動電路，各該級平移寄存器的一輸出端耦接至下一級平移寄存器的一輸 入端，各該級平移寄存器的一重置端接收下一級平移寄存器的一輸出訊號， 該平移寄存器包括一第一與一第二節(jié)點；一驅(qū)動晶體管，具有一柵極、 一源極與一漏極，其中該柵極耦接至該 第一節(jié)點，該漏極耦接至一頻率訊號，該源級做為該輸出端，并且輸出一 輸出訊號；一重置晶體管，具有一柵極、 一源極與一漏極，其中該柵極接收該下 一級平移寄存器的該輸出訊號以做為一重置訊號，該源極耦接至一低電位 電壓，且該漏極耦接至該第一節(jié)點；一充電電路，接收一輸入訊號，并且耦接至該第二節(jié)點； 一閾值電壓檢測電路，接收該控制訊號，并且耦接至該第一節(jié)點、該第二節(jié)點與該驅(qū)動晶體管的該源極；以及一存儲電容，具有一第一端與一第二端，分別耦接至該第一與該第二 節(jié)點，用以存儲該驅(qū)動晶體管的一閾值電壓。
25. 如權(quán)利要求24所述的平移寄存器，其中充電電路為一第一晶體管， 具有一柵極、 一源極與一漏極，其中該柵極耦接至該輸入訊號，該漏極耦 接至該高電位電壓，該源極耦接至該第二節(jié)點。
26. 如權(quán)利要求25所述的平移寄存器，其中該第一晶體管的該柵極與該 漏極耦接，并且接收該輸入訊號。
27. 如權(quán)利要求24所述的平移寄存器，其中該存儲電容為一晶體管電容 或是一金屬/絕緣層/金屬電容。
全文摘要
一種柵極驅(qū)動器用的平移寄存器，包括驅(qū)動晶體管、重置晶體管、充電放電電路、閾值電壓檢測電路與存儲電容。閾值電壓檢測電路用以檢測驅(qū)動晶體管的起始閾值電壓，并將其存儲在存儲電容中。充電放電電路可以對電容充放電，并且可接收控制訊號使平移寄存器起動。重置晶體管可以接收下一級平移寄存器的輸出訊號，以對電容放電，使平移寄存器回復(fù)到起始狀態(tài)。藉此，使平移寄存器輸出的驅(qū)動電流與驅(qū)動晶體管的閾值電壓無關(guān)。
文檔編號G11C19/28GK101515431SQ200810082530
公開日2009年8月26日 申請日期2008年2月22日 優(yōu)先權(quán)日2008年2月22日
發(fā)明者江可玉, 貢振邦, 陳明道, 陳鴻鈞 申請人:財團法人工業(yè)技術(shù)研究院