專利名稱：：多芯片封裝的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種包括一個或多個芯片的多芯片封裝，尤其涉及一種當(dāng)在多芯片封裝中存在故障芯片時僅正常工作的芯片可被選擇并使用的多芯片封裝。
背景技術(shù)：
：根據(jù)半導(dǎo)體業(yè)最近的發(fā)展和用戶的需求，需要進(jìn)一步微型化電子裝置，并且將電子裝置設(shè)計得重量更輕。用于滿足該需求的一種技術(shù)就是多芯片封裝。多芯片封M—個封裝中提供多個半導(dǎo)體芯片。多芯片封裝與包括半導(dǎo)體芯片的一些不同的封^目比，改進(jìn)了與微型化、重量輕和安裝相關(guān)聯(lián)的特性。如上所述安裝了多個芯片的封裝響應(yīng)于用于選擇芯片的選擇信號工作。通常，在一個芯片工作時，其余芯片不工作。在多芯片封裝中，通常使用外部輸入的地址選擇各芯片。在包括四個芯片的封裝裝置的情況下，將第一芯片設(shè)置為"00"，第二芯片設(shè)置為"01"，第三芯片設(shè)置為"10"，第四芯片設(shè)置為"ll"。根據(jù)輸入的地址選捧各芯片。按照從"00"到"11"的順序順次輸入外部地址。如果任何一個芯片發(fā)生故障，則地址的順序變得不規(guī)則，這導(dǎo)致封裝裝置出現(xiàn)故障。
發(fā)明內(nèi)容本發(fā)明旨在一種多芯片封裝，在該多芯片封裝中，當(dāng)在包括多個芯片的封裝裝置中多個芯片中的任何一個發(fā)生故障時，該多芯片封裝僅使用其余芯片正常工作。根據(jù)本發(fā)明一方面，多芯片封裝包括多個存儲芯片和控制芯片，其中控制芯片用于存儲關(guān)于存儲芯片是否正常工作的信息，并且根據(jù)地址信號選擇正常工作的芯片?？刂菩酒ㄈ蹟嚯娐贰⑹吕壿?caselogic)、芯片選擇邏輯和控制單元。熔斷電路存儲關(guān)于芯片是否正常工作的信息，并基于所存儲的芯片信息輸出關(guān)于各個芯片的熔斷信號。事例邏輯對從熔斷電路輸出的熔斷信號進(jìn)行邏輯組合，并根據(jù)各個組合結(jié)果輸出事例信號。芯片選擇邏輯根據(jù)事例信號，輸出用于順次選擇正常工作的芯片的芯片選擇信號?？刂茊卧刂迫蹟嚯娐?，以控制關(guān)于沒有正常工作的芯片的熔斷信號?？刂菩酒€包括地址電路，地址電路根據(jù)所輸入的地址信號生成并輸出多個使能信號。熔斷電路包括各個芯片的熔斷信號輸出單元。各熔斷信號輸出單元包括在測試模式下生成并輸出高電壓的高壓泵、根據(jù)第一節(jié)點(diǎn)的電壓電平輸出第二電壓電平的熔斷信號的第一開關(guān)元件、以及在測試模式下響應(yīng)于控制信號將由高壓泵生成的高電壓施加到第一開關(guān)元件的電平切換器。當(dāng)向第一開關(guān)元件施加高電壓時第一開關(guān)元件達(dá)到開斷能力(breakingc鄰acity),并輸出熔斷信號作為第二電壓電平。第一開關(guān)元件包括低電壓晶體管。各熔斷信號輸出單元包括在正常工作模式下將第一節(jié)點(diǎn)連接到地電壓的第二開關(guān)元件。事例邏輯包括根據(jù)事例分別輸出不同的事例信號的事例信號輸出單元，事例根據(jù)從熔斷電路輸出的熔斷信號的組合來判斷。芯片選擇邏輯包括分別根據(jù)事例信號操作的多個芯片選擇單元。多個芯片選擇單元中的每一個根據(jù)各組事例信號和使能信號的組合，輸出用于選擇正常工作的芯片的芯片選擇信號。根據(jù)本發(fā)明的另一方面，包括控制芯片的多芯片封裝包括:熔斷電路、事例邏輯、芯片選擇邏輯和控制單元。熔斷電路輸出熔斷信號，以指示多個存儲芯片是否正常工作。事例邏輯對從熔斷電路輸出的熔斷信號進(jìn)行邏輯組合，并根據(jù)各個組合結(jié)果輸出事例信號。芯片選擇邏輯根據(jù)事例信號，輸出用于順次選擇正常工作的芯片的芯片選"^信號。控制單元控制熔斷電路，以控制關(guān)于沒有正常工作的芯片的熔斷信號?？刂菩酒M(jìn)一步包括根據(jù)輸入的地址信號順次生成并輸出多個使能信號的地址電路。熔斷電路包括各個芯片的熔斷信號輸出單元。各熔斷信號輸出單元包括在測試模式下生成并輸出高電壓的高壓泵、根據(jù)第一節(jié)點(diǎn)的電壓電平輸出第二電壓電平的熔斷信號的第一開關(guān)元件、以及在測試模式下響應(yīng)于控制信號將由高壓泵生成的高電壓施加到第一開關(guān)元件的電平切換器。當(dāng)向第一開關(guān)元件施加高電壓時第一開關(guān)元件達(dá)到開斷能力，并輸出熔斷信號作為第二電壓電平。第一開關(guān)元件包括低電壓晶體管。各熔斷信號輸出單元包括在正常工作模式下將第一節(jié)點(diǎn)連接到地電壓的第二開關(guān)元件。事例邏輯包括根據(jù)事例分別輸出不同的事例信號的事例信號輸出單元，事例根據(jù)從熔斷電路輸出的熔斷信號的組合來判斷。芯片選擇邏輯包括分別根據(jù)事例信號操作的多個芯片選擇單元。多個芯片選擇單元中的每一個根據(jù)各組事例信號和使能信號的組合，輸出用于選擇正常工作的芯片的芯片選擇信號。才艮據(jù)本發(fā)明另一方面，多芯片封裝包括多個存儲芯片和控制芯片?？刂菩酒慌渲贸纱鎯﹃P(guān)于存儲芯片是否發(fā)生故障的信息，并根據(jù)地址信號選擇沒有發(fā)生故障的芯片。根據(jù)本發(fā)明另一方面，包括控制芯片的多芯片封裝包括熔斷電路，用于輸出熔斷信號，以指示多個存儲芯片是否發(fā)生了故障；事例邏輯，用于邏輯組合從熔斷電,出的熔斷信號，并根據(jù)各個組合結(jié)果輸出事例信號；芯片選擇邏輯，用于根據(jù)事例信號，輸出用于順次選擇沒有發(fā)生故障的芯片的芯片選擇信號；以及控制單元，用于控制熔斷電路，以控制關(guān)于發(fā)生故障的芯片的熔斷信號。圖l示出多芯片封裝的結(jié)構(gòu)；圖2A是圖1所示的控制芯片的詳細(xì)框圖2B是圖2A所示的地址電路的詳細(xì)電路圖2C是圖2A所示的熔斷電路的詳細(xì)電路圖2D是圖2A所示的事例邏輯的詳細(xì)電路圖2E是圖2A所示的芯片選擇邏輯的詳細(xì)電路圖；以及圖3A-3C示出熔斷電路的工作時序圖。具體實(shí)施例方式將參考根據(jù)本發(fā)明的具體實(shí)施例。本發(fā)明不限于所公開的實(shí)施例，而是可以以各種配置來實(shí)現(xiàn)。提供實(shí)施例以完成對本發(fā)明的公開，并使本領(lǐng)域技術(shù)人員能夠理解本發(fā)明的范圍。本發(fā)明由權(quán)利要求的范圍限定。圖l示出多芯片封裝的結(jié)構(gòu)。參考圖1，多芯片封裝100包括第一至第四芯片110、120、130、140和控制芯片200。第一至第四芯片110-140由控制芯片200選擇并操作。第一至第四芯片110—140是存儲裝置，且控制芯片200根據(jù)外部輸入的地址選擇第一至第四芯片110-140。下面說明控制芯片200。圖2A是圖l所示的控制芯片的詳細(xì)框圖。參考圖2A,控制芯片200包括地址電路210、熔斷電路220、事例邏輯230、芯片選擇邏輯240和控制單元250。地址電路210基于外部輸入的地址信息人<0:1>輸出第一至第四芯片110-140的第一至第四使能信號EN〈1:4〉。熔斷電路220包括電熔斷電路，并根據(jù)控制信號輸出關(guān)于沒有正常工作的芯片的信息，作為第一至第四熔斷信號FN〈1:4〉。事例邏輯230基于熔斷電路220的第一至第四熔斷信號FN〈1:4〉選##裝操作事例，并輸出第一至第五事例信號CASE〈1:5、芯片選擇邏輯240基于地址電路210的第一至第四使能信號EN<1:4>和事例邏輯230的第一至第五事例信號CASE<1:5>,輸出第一至第四芯片選擇信號CS<1:4>。響應(yīng)于第一至第四芯片選擇信號CS〈1:4〉順次選擇第一至第四芯片110-140?？刂茊卧?50向地址電路210提供釆用外部輸入的地址的地址信息A<0:1>,并基于關(guān)于不工作的芯片的信息，輸出使得熔斷電路220的熔絲達(dá)到開斷能力(breakingcapacity)的控制信號。下面詳細(xì)說明地址電路210、熔斷電路220、事例邏輯230和芯片選擇邏輯24(K圖2B是圖2A所示的地址電路的詳細(xì)電路圖。參考圖2B，才艮據(jù)本發(fā)明的實(shí)施例的地址電路210包括第一至第四反相器IN1、IN2、IN3、IN4和第一至第四AND門AND1、AND2、AND3、AND4，以分別輸出第一至第四使能信號EN〈1:4〉。第一反相器IN1反相并輸出地址信息A<0>,第二反相器IN2反相并輸出地址信息A<1>。將第一^^目器IN1的輸出和第二反相器IN2的輸出輸入到第一AND門AND1。第一AND門AND1對第一反相器IN1的輸出和第二反相器IN2的輸出進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一使能信號EN<1>。第三反相器IN3^j目并輸出地址信息A<0>，且第三^j目器IN3的輸出和地址信息AO被輸入到第二AND門AND2。第二AND門AND210對第三反相器IN3的輸出和地址信息AO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二使能信號EN<2>。第四反相器IN4反相并輸出地址信息A<1>，且第四^jt目器IN4的輸出和地址信息A〈0〉被輸入到第三AND門AND3。第三AND門AND3對第四反相器IN4的輸出和地址信息人<0>進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三使能信號EN<3>。第四AND門AND4接收地址信息A<0:1>，對所接收的地址信息A〈0:b進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四使能信號EN<4>。順次增大地址信息A<0:1>，因而以[OO、、[10j和[ll]的順序?qū)Φ刂沸畔?lt;0:1>進(jìn)行計數(shù)。當(dāng)一個芯片發(fā)生故障時，以[OO]、和IO]的順序增大地址信號，而不考慮芯片的順序。如下根據(jù)地址信息入<0:1>輸出第一至第四使能信號EN<1:4>。表1A<0>:A<1>0:0EN10:1EN21:0EN31:1EN4如表1所示，地址電路210基于地址信息八<0:1>輸出高電平的第一至第四使能信號EN<1:4>。第一至第四使能信號EN〈1:4〉被輸入到芯片選擇邏輯240,并與第一至第五事例信號CASE〈1:5〉邏輯組合，從而輸出用于選擇第一至第四芯片110-140的第一至第四芯片選擇信號CS<1:4>。下面說明才艮據(jù)第一至第四芯片110-140的工作狀態(tài)輸出第一至第四熔斷信號FN〈1:4〉的熔斷電路220。圖2C是圖2A所示的熔斷電路的詳細(xì)電路圖。參考圖2C，熔斷電路220包括高壓泵221和第一至第四熔斷信號發(fā)生器222、223、224、225。第一至第四熔斷信號發(fā)生器222-225包括第一至第四電平切換器226、227、228、229、第一至第十二NMOS晶體管Nl-N12、以及第一至第四PMOS晶體管Pl、P2、P3、P4。高壓泵221響應(yīng)于控制單元250的控制信號EN—3工作，并當(dāng)以高電平輸入控制信號EN—3時，高壓泵221向節(jié)點(diǎn)K1輸出高電壓。第一至第四熔斷信號發(fā)生器222-225分別輸出第一至第四熔斷信號FN<1:4>。第一電平切換器226響應(yīng)于控制信號EN—2—1工作，并通過節(jié)點(diǎn)Kl接收從高壓泵221輸出的高電壓。第一電平切換器226然后在經(jīng)過了預(yù)定時^輸出高電壓。第一NMOS晶體管Nl連接在節(jié)點(diǎn)Kl和節(jié)點(diǎn)K2之間。第一電平切換器226的輸出輸入到第一NMOS晶體管Nl的柵極。第二NMOS晶體管N2連接在節(jié)點(diǎn)K2和地節(jié)點(diǎn)之間?？刂菩盘朎N_1輸入到第二NMOS晶體管N2的柵極。第一PMOS晶體管Pl連接在電源電壓和節(jié)點(diǎn)K6之間。第一PMOS晶體管Pl的柵極連接到節(jié)點(diǎn)K2。第三NNOS晶體管N3連接在節(jié)點(diǎn)K6和地節(jié)點(diǎn)之間。第三NMOS晶體管N3的柵極也連接到地節(jié)點(diǎn)。第三NMOS晶體管N3是二極管接法(diodeconnected),第一熔斷信號FNO通過節(jié)點(diǎn)K6輸出。第二電平切換器227響應(yīng)于控制信號EN_2_2工作，并通過節(jié)點(diǎn)Kl接^高壓泵221輸出的高電壓。第二電平切換器227然后在經(jīng)過預(yù)定時段后輸出高電壓。第四NMOS晶體管N4連接在節(jié)點(diǎn)Kl和節(jié)點(diǎn)K3之間。第二電平切換器227的輸出輸入到第四NMOS晶體管N4的柵極。第五NMOS晶體管N5連接在節(jié)點(diǎn)K3和地節(jié)點(diǎn)之間。控制信號EN—1輸入到第五NMOS晶體管N5的柵極。第二PMOS晶體管P2連接在電源電壓和節(jié)點(diǎn)K7之間。第二PMOS晶體管P2的柵極連接到節(jié)點(diǎn)K3。第六NMOS晶體管N6連接在節(jié)點(diǎn)K7和地節(jié)點(diǎn)之間。第六NMOS晶體管N7的柵極還連接到地節(jié)點(diǎn)。第二熔斷信號FN"〉通過節(jié)點(diǎn)K7輸出。第三電平切換器228響應(yīng)于控制信號EN_2_3工作，并通過節(jié)點(diǎn)Kl接^高壓泵221輸出的高電壓。第三電平切換器228然后在經(jīng)過了預(yù)定時段后輸出高電壓。第七NMOS晶體管N7連接在節(jié)點(diǎn)Kl和節(jié)點(diǎn)K4之間。第三電平切換器228的輸出輸入到第七NMOS晶體管N7的柵極。第八NMOS晶體管N8連接在節(jié)點(diǎn)K4和地節(jié)點(diǎn)之間?？刂菩盘朎N—1輸入到第八NMOS晶體管N8的柵極。第三PMOS晶體管P3連接在電源電壓和節(jié)點(diǎn)K8之間。第三PMOS晶體管P3的柵極連接到節(jié)點(diǎn)K4。第九NMOS晶體管N9連接在節(jié)點(diǎn)K8和地節(jié)點(diǎn)之間。第九NMOS晶體管N9的柵極還連接到地節(jié)點(diǎn)。第三熔斷信號FNO通過節(jié)點(diǎn)K8輸出。第四電平切換器229響應(yīng)于控制信號EN—2_4工作，并通過節(jié)點(diǎn)Kl接^高壓泵221輸出的高電壓。第四電平切換器229然后在經(jīng)過了預(yù)定時^輸出高電壓。第十NMOS晶體管N10連接在節(jié)點(diǎn)Kl和節(jié)點(diǎn)K5之間。第四電平切換器229的輸出輸入到第十NMOS晶體管N10的柵極。第十一NMOS晶體管Nil連接在節(jié)點(diǎn)K5和地節(jié)點(diǎn)之間?？刂菩盘朎N—1輸入到第十一NMOS晶體管Nil的柵極。第四PMOS晶體管P4連接在電源電壓和節(jié)點(diǎn)K9之間。第四PMOS晶體管P4的柵極連接到節(jié)點(diǎn)K5。第十二NMOS晶體管N12連接在節(jié)點(diǎn)K9和地節(jié)點(diǎn)之間。第十二NMOS晶體管N12的柵極連接到地節(jié)點(diǎn)。第一至第十二NMOS晶體管Nl-N12是關(guān)于高電壓而激活的晶體管。第一至第四PMOS晶體管PI-P4是當(dāng)高電壓流過時不起作用的(deactivated)晶體管。因此，通過使用高電壓使第一至第四PMOS晶體管Pl-P4不起作用，可以控制第一至第四熔斷信號FN<1:4>。因此，可存儲關(guān)于故障芯片的信息。例如，當(dāng)故障芯片是第一芯片110時，可使第一PMOS晶體管Pl不起作用，從而在低電平輸出第一熔斷信號FN<1>。下面給出對于根據(jù)本發(fā)明實(shí)施例的操作的更詳細(xì)說明。下面說明根據(jù)第一至第四熔斷信號FN〈1:4〉輸出第一至第五事例信號CASE〈1:5〉的事例邏輯230。圖2D是圖2A所示的事例邏輯的詳細(xì)電路圖。參考圖2D，事例邏輯230包括第五至第九AND門AND5—AND9和第五至第八反相器IN5-IN8，以邏輯組合第一至第四熔斷信號FN<1:4>，并輸出第一至第五事例信號CASE〈1:5〉。第五AND門AND5接收第一至第四熔斷信號FN〈1:4〉，對第一至第四熔斷信號FN〈1:4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一事例信號CASE1。第六AND門AND6接收由第五反相器反相的第一熔斷信號FN〈1〉和第二至第四熔斷信號FN<2:4>,對反相后的第一熔斷信號FNO和第二至第四熔斷信號FN〈2:4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二事例信號CASE<2>。第七AND門AND7接收第一熔斷信號FN<1>、由第六反相器IN6反相的第二熔斷信號FN〈2〉、以及第三和第四熔斷信號FN〈3:4〉，對第一熔斷信號FN〈1〉、反相后的第二熔斷信號FN〈2〉、以及第三和第四熔斷信號FN":4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三事例信號CASE<3>。第八AND門AND8接收第一和第二熔斷信號FN〈1:2〉、由第七反相器IN7反相的第三熔斷信號FN<3>、以及第四熔斷信號FN<4>，對第一和第二熔斷信號FN〈1:2〉、反相后的第三熔斷信號F1SK3〉、以及第四熔斷信號FN〈4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四事例信號CASE<4>。第九AND門AND9接收第一至第三熔斷信號F1SKI:3〉和由第八反相器IN8反相的第四熔斷信號FN<4>，對第一至第三熔斷信號FN<1:3>和反相后的第四熔斷信號FN〈4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第五事例信號CASE<5>。第一至第五事例信號CASE〈1:5〉是基于第一至第四芯片110-140分別是否工作輸出的信號。下面的表2列出了根據(jù)第一至第四熔斷信號FN〈1:4〉分類的事例信號。表2<table>tableseeoriginaldocumentpage15</column></row><table>芯片選擇邏輯240根據(jù)第一至第五事例信號CASE〈1:5〉輸出第一至第四芯片i^^信號CS<1:4>。圖2E是圖2A所示的芯片選擇邏輯的詳細(xì)電路圖。參考圖2E，芯片選擇邏輯240包括用于分別根據(jù)第一至第五事例輸出芯片選擇信號CS<1:4>的第一至第五芯片選擇單元241、242、243、245。第一至第五芯片選擇單元241-245響應(yīng)于各個事例信號工作，并輸出各事例中的芯片選捧信號CS<1:4>。第一芯片選擇單元241包括第十至第十三AND門AND10、AND11、AND12和AND13。第二芯片選擇單元242包括第十四至第十六AND門AND14、AND15和AND16。第三芯片選擇單元243包括第十七至第十九AND門AND17、AND18和AND19。第四芯片選擇單元244包括第二十至第二十二AND門AND20、AND21和AND22。第五芯片選擇單元245包括第二十三至第二十五AND門AND23、AND24和AND25。第十AND門AND10接收第一使能信號ENO和第一事例信號CASE<1>，對第一使能信號ENO和第一事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一芯片選擇信號CSO。第十一AND門AND11接收第二使能信號EISK2〉和第一事例信號CASE<1>,對第二使能信號E1N^2〉和第一事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二芯片選擇信號CS<2>。第十二AND門AND12接收第三使能信號EN〈3〉和第一事例信號CASE<1>,對第三使能信號ENO和第一事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三芯片選擇信號CS〈3入第十三AND門AND13接收第四使能信號EN〈4〉和第一事例信號CASE<1>，對第四使能信號EN〈4〉和第一事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四芯片選擇信號CS<4>。第十四AND門AND14接收第一使能信號EN〈1〉和第二事例信號CASE<2>，對第一使能信號EN〈1〉和第二事例信號CASE〈2〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二芯片選擇信號CS《〉。第十五AND門AND15接收第二使能信號ENO和第二事例信號CASE<2>，對第二4吏能信號EN"〉和第二事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三芯片選擇信號CS<3>。第十六AND門AND16接收第三使能信號ENO和第二事例信號CASE<2>，對第三使能信號EN〈3〉和第二事例信號CASE〈2〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四芯片選擇信號CS<4>。第十七AND門AND17接收第一使能信號ENO和第三事例信號CASE<3>，對第一使能信號EN〈1〉和第三事例信號CASE〈3〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一芯片選擇信號CSO。第十/^AND門AND18接收第二使能信號ENO和第三事例信號CASE<3>，對第二使能信號EN〈2〉和第三事例信號CASE〈3〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三芯片選擇信號CS<3>。第十九AND門AND19接收第三使能信號EISK3〉和第三事例信號CASE<3>，對第三使能信號E1SK3〉和第三事例信號CASEO進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四芯片選擇信號CS<4>。第二十AND門AND20接收第一使能信號ENO和第四事例信號CASE<4>,對第一使能信號ENO和第四事例信號CASE〈4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一芯片選擇信號CSO。第二十一AND門AND21接收第二使能信號EN〈2〉和第四事例信號CASE<4>，對第二使能信號EN〈2〉和第四事例信號CASE〈4〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二芯片選^r信號CS<2>。第二十二AND門AND22接收第三使能信號EN〈3〉和第四事例信號，對第三使能信號EN〈3〉和第四事例信號進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第四芯片選擇信號CS〈4入第二十三AND門AND23接收第一使能信號EN〈^和第五事例信號CASE<5>,對第一使能信號ENO和第五事例信號CASE〈5〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第一芯片選擇信號CSO。第二十四AND門AND24接收第二使能信號ENO和第五事例信號CASE<5>,對第二使能信號EN〈2〉和第五事例信號CASE〈5〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第二芯片選^^"號CS<2>。第二十五AND門AND25接收第三使能信號EN〈3〉和第五事例信號CASE<5>，對第三使能信號EN<3>和第五事例信號CASE〈5〉進(jìn)行AND運(yùn)算，并輸出結(jié)果作為第三芯片選擇信號CS<3>。第一至第五芯片選擇單元241一245分別在第一至第四芯片110-140都工作的第一情況、第一芯片110發(fā)生故障的第二情況、第二芯片120發(fā)生故障的第三情況、第三芯片130發(fā)生故障的第四情況、以及第四芯片發(fā)生故障的第五情況中工作。參考圖3說明如上所述構(gòu)造的根據(jù)本發(fā)明實(shí)施例的圖2A-2D的控制芯片200的操作。圖3A-3C示出熔斷電路的工作時序圖。圖3A示出當(dāng)所有芯片正常工作時熔斷電路的工作時序圖。圖3B示出當(dāng)故障芯片的熔絲達(dá)到開斷能力時的熔斷電路的工作時序圖。圖3C示出當(dāng)在熔絲達(dá)到開斷能力之后芯片正常工作時熔斷電路的工作時序圖。參考圖3A，當(dāng)在圖1所示的包括第一至第四芯片110-140的多封裝裝置100中第一至第四芯片110-140正常工作時，控制單元250將高電平的控制信號EN一1與電源一起施加到熔斷電路220。其余的控制信號EN_2—1-EN_2—4和EN—3在低電平施加。如果在高電平施加控制信號EN—1,則熔斷電路220的第二、第五、第八和第十一NMOS晶體管N2、N5、N8和N11被激活，且節(jié)點(diǎn)K2、K3、K4和K5都連接到地節(jié)點(diǎn)從而變成低電平。第一至第四PMOS晶體管Pl-P4均被激活，且高電平的第一至第四熔斷信號FN〈1:4〉通過節(jié)點(diǎn)K6、K7、K8和K9輸出。事例邏輯230響應(yīng)于第一至第四熔斷信號FN〈1:4〉輸出第一事例信號CASE<1>。地址電路210從控制單元250接收地址信息A<0:1>,順次生成第一至第四使能信號EN<1:4>,并將其輸入到芯片選擇邏輯240。芯片選擇邏輯240的第一芯片選擇單元241根據(jù)第一至第四使能信號EN〈1:4〉和第一事例信號CASEO工作，并順次輸出選擇第一至第四芯片110-140的第一至第四芯片選擇信號CS〈1:4、從而選擇芯片。在第一芯片IIO發(fā)生故障的情況下，如下改變^作。參考圖3B，控制單元250檢查到第一芯片IIO發(fā)生了故障，并向熔斷電路220施加高電平的測試模式信號Fuse_Testmode。控制單元250還在以高電平施加測試模式信號FusLTestmode的同時，向熔斷電路220施加高電平的控制信號EN_3。由于控制單元250已檢測到第一芯片110發(fā)生了故障，因而控制單元250在高電平施加控制信號EN一2一1,以控制第一熔斷信號FNO。其余控制信號￡]^_2_2、EN—2—3和EN_2_4維持低電平。在正常狀態(tài)下作為高電平施加的控制信號EN—1在測試模式下切換到低電平。當(dāng)施加控制信號EN—3時，熔斷電路220的高壓泵221開始工作，并向節(jié)點(diǎn)K1輸出高電壓。第一電平切換器226響應(yīng)于控制信號EN—2—1工作，并將節(jié)點(diǎn)Kl的高電壓傳送給第一NMOS晶體管Nl的柵極。于是，第一NMOS晶體管Nl被激活。如上所述，第一NMOS晶體管Nl用于高電壓，并被正常激活。如果第一NMOS晶體管Nl被激活，則節(jié)點(diǎn)K1連接到節(jié)點(diǎn)K2，且節(jié)點(diǎn)K2被施加高電壓。盡管對節(jié)點(diǎn)K2施加了高電壓，第二NMOS晶體管N2仍然正常工作。然而，由于第一PMOS晶體管Pl是在高電壓不起作用的晶體管，因此當(dāng)向節(jié)點(diǎn)K2施加了高電壓時，第一PMOS晶體管Pl不起作用。第二至第四PMOS晶體管P2-P4維持正常狀態(tài)。在經(jīng)過了第一PMOS晶體管Pl由于高電壓而斷開的時間段之后，控制單元250將測試模式信號Fuse_Testmode改為低電平，然后結(jié)束測試模式。18如果在進(jìn)行測試模式之后控制芯片200再次在正常模式工作，則控制芯片200如下工作。參考圖3C,如果正常操作在測試模式之后開始，則控制芯片200的控制單元250以高電平施加控制信號EN—1。因此，第二、第五、第八和笫十一NMOS晶體管N2、N5、N8和Nil被激活，且節(jié)點(diǎn)K2、K3、K4和K5連接到地節(jié)點(diǎn)。第二至第四PMOS晶體管P2-P4都正常工作且因而被激活，從而將電源電壓連接到節(jié)點(diǎn)K7、K8和K9。因而，第二至第四熔斷信號FN〈2:4〉在高電平輸出。然而，由于第一PMOS晶體管Pl不起作用，因而節(jié)點(diǎn)K2和節(jié)點(diǎn)K6互相連接。因此，以低電平輸出第一熔斷信號FNO。事例邏輯230根據(jù)從熔斷電路220輸出的第一至第四熔斷信號FN〈1:4〉輸出第二事例信號CASE〈2〉。也就是說，第六AND門AND6在高電平輸出信號。地址電路210基于從控制單元250輸入的地址信息八<0:1>順次輸出第一至第四使能信號EN<1:4>。于是，芯片選擇邏輯240接收第一至第四使能信號EN〈1:4〉和笫二事例信號CASE<2>。芯片選擇邏輯240的第二芯片選擇單元242響應(yīng)于第二事例信號CASEO工作。第二芯片選擇單元242輸出順次選擇除第一芯片110以外的第二至第四芯片120-140的芯片選擇信號CS〈2:4〉。因此，在第一芯片110發(fā)生故障的狀況下，多芯片封裝100可選擇并正常操作除第一芯片110以外的其余芯片120-140。上述i兌明示出一個芯片發(fā)生故障的例子。然而，在一個或多個芯片發(fā)生故障的事件中，可以判斷各事件中的事例，因此可另外地配置事例邏輯230和芯片選擇邏輯240的芯片選擇單元。簡而言之，例如，為了將本發(fā)明應(yīng)用于四個芯片中的兩個發(fā)生故障的情況，可通過考慮以下表3所示的事例關(guān)于各事例配置事例邏輯230和芯片選擇邏輯240。表3<table>tableseeoriginaldocumentpage20</column></row><table>如上所述，依照根據(jù)本發(fā)明的多芯片封裝，盡管一些封裝的芯片中的任何一個發(fā)生故障，但是可以選擇并操作其余正常工作的芯片。本發(fā)明不限于所公開的實(shí)施例，而是可以以各種配置來實(shí)現(xiàn)。提供實(shí)施例以完成對本發(fā)明的公開，并使本
技術(shù)領(lǐng)域：
的普通技術(shù)人員能夠理解本發(fā)明的范圍。本發(fā)明由權(quán)利要求的范圍來限定。權(quán)利要求1.一種多芯片封裝，包括多個存儲芯片；以及控制芯片，被配置成存儲關(guān)于所述存儲芯片是否正常工作的信息，以及根據(jù)地址信號選擇正常工作的芯片。2.根據(jù)權(quán)利要求1所述的多芯片封裝，其中所述控制芯片包括熔斷電路，用于存儲關(guān)于所述芯片是否正常工作的信息，并基于所述存儲的芯片信息輸出關(guān)于各個芯片的熔斷信號；事例邏輯，用于邏輯組合從所述熔斷電路輸出的所述熔斷信號，并根據(jù)各個組合結(jié)果輸出事例信號；芯片選擇邏輯，用于根據(jù)所述事例信號，輸出用于順次選擇正常工作的芯片的芯片選#^信號；以及控制單元，用于控制所述熔斷電路，以控制關(guān)于沒有正常工作的芯片的熔斷信號。3.根據(jù)權(quán)利要求2所述的多芯片封裝，其中所述控制芯片進(jìn)一步包括地址電路，所述地址電路根據(jù)所述輸入的地址信號順次生成并輸出多個使能信號。4.根據(jù)權(quán)利要求3所述的多芯片封裝，其中所述熔斷電路包括各個芯片的熔斷信號輸出單元；所述熔斷信號輸出單元的每一個包括高壓泵，在測試模式下生成并輸出高電壓；第一開關(guān)元件，根據(jù)第一節(jié)點(diǎn)的電壓電平，輸出第二電壓電平的熔斷信號；以及電平切換器，在所述測試模式下響應(yīng)于控制信號將所述高電壓施加到所述第一開關(guān)元件，其中所述高電壓由所述高壓泵生成，其中，當(dāng)向所述第一開關(guān)元件施加所述高電壓時所述第一開關(guān)元件達(dá)到開斷能力，并輸出所述熔斷信號作為所述第二電壓電平。5.根據(jù)權(quán)利要求4所述的多芯片封裝，其中所述第一開關(guān)元件包括低電壓晶體管。6.根據(jù)權(quán)利要求4所述的多芯片封裝，其中所述熔斷信號輸出單元的每一個包括在正常工作模式下將所述第一節(jié)點(diǎn)連接到地電壓的第二開關(guān)元件。7.根據(jù)權(quán)利要求3所述的多芯片封裝，其中所述事例邏輯包括事例信號輸出單元，所述事例信號輸出單元根據(jù)事例分別輸出不同的事例信號，所述事例根據(jù)從所述熔斷電路輸出的所述熔斷信號的組合來判斷。8.根據(jù)權(quán)利要求3所述的多芯片封裝，其中所述芯片選擇邏輯包括分別根據(jù)所述事例信號操作的多個芯片選擇單元。9.根據(jù)權(quán)利要求8所述的多芯片封裝，其中所述多個芯片選擇單元中的每一個根據(jù)各組事例信號和所述使能信號的組合，輸出用于選擇正常工作的芯片的芯片選^^信號。10.—種多芯片封裝，該多芯片封裝包括控制芯片，所述控制芯片包括熔斷電路，用于輸出熔斷信號，以指示多個存儲芯片是否正常工作；事例邏輯，用于邏輯組合從所述熔斷電路輸出的所述熔斷信號，并根據(jù)各個組合結(jié)果輸出事例信號；芯片選擇邏輯，用于根據(jù)所述事例信號，輸出用于順次選擇正常工作的芯片的芯片選擇信號；以及控制單元，用于控制所述熔斷電路，以控制關(guān)于沒有正常工作的芯片的熔斷信號。11.根據(jù)權(quán)利要求10所述的多芯片封裝，其中所述控制芯片進(jìn)一步包括地址電路，所述地址電糾艮據(jù)所述輸入的地址信號順次生成并輸出多個使能信號。12.根據(jù)權(quán)利要求ll所述的多芯片封裝，其中所述熔斷電路包括用于各個芯片的熔斷信號輸出單元；所述熔斷信號輸出單元的每一個包括高壓泵，在測試模式下生成并輸出高電壓；第一開關(guān)元件，用于才艮據(jù)第一節(jié)點(diǎn)的電壓電平輸出第二電壓電平的熔斷信號；以及電平切換器，在所述測試模式下，響應(yīng)于控制信號將所述高電壓施加到所述第一開關(guān)元件，其中所述高電壓由所述高壓泵生成；其中，當(dāng)向所述第一開關(guān)元件施加所述高電壓時所述第一開關(guān)元件到達(dá)開斷能力，并輸出所述熔斷信號作為所述第二電壓電平。13.根據(jù)權(quán)利要求12所述的多芯片封裝，其中所述第一開關(guān)元件包括低電壓晶體管。14.根據(jù)權(quán)利要求12所述的多芯片封裝,其中所述熔斷信號輸出單元中的每一個包括第二開關(guān)元件，所述第二開關(guān)元件在正常工作模式下將所述第一節(jié)點(diǎn)連接到地電壓。15.根據(jù)權(quán)利要求11所述的多芯片封裝，其中所述事例邏輯包括事例信號輸出單元，所述事例信號輸出單元分別根據(jù)事例輸出不同的事例信號，所述事例根據(jù)從所述熔斷電路輸出的熔斷信號的組合來判斷。16.根據(jù)權(quán)利要求11所述的多芯片封裝，其中所述芯片選擇邏輯包括分別根據(jù)所述事例信號操作的多個芯片選擇單元。17.根據(jù)權(quán)利要求16所述的多芯片封裝，其中所述多個芯片選擇單元中的每一個根據(jù)各組事例信號和所述使能信號的組合，輸出用于選擇正常工作的芯片的芯片選擇信號。18.—種多芯片封裝，包括多個存儲芯片；以及控制芯片，被配置成存儲關(guān)于所述存儲芯片是否發(fā)生了故障的信息；以及根據(jù)地址信號選擇沒有發(fā)生故障的芯片。19.一種包括控制芯片的多芯片封裝，所述控制芯片包括熔斷電路，用于輸出熔斷信號，以指示多個存儲芯片是否發(fā)生了故障；事例邏輯，用于邏輯組合從所述熔斷電路輸出的所述熔斷信號，并根據(jù)各個組合結(jié)果輸出事例信號；芯片選擇邏輯，用于根據(jù)所述事例信號，輸出用于順次選擇沒有發(fā)生故障的芯片的芯片選^^信號；以及控制單元，用于控制所述熔斷電路，以控制關(guān)于發(fā)生故障的芯片的熔斷信號。全文摘要本發(fā)明提供一種多芯片封裝。該多芯片封裝包括多個存儲芯片和控制芯片。控制芯片存儲關(guān)于存儲芯片是否正常工作的信息，并根據(jù)地址信號選擇正常工作的芯片。文檔編號G11C7/10GK101447214SQ20081009506公開日2009年6月3日申請日期2008年4月28日優(yōu)先權(quán)日2007年11月30日發(fā)明者柳濟(jì)一,金有聲申請人:海力士半導(dǎo)體有限公司