專利名稱：制造存儲(chǔ)單元組合的方法與存儲(chǔ)單元組合的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以相變化存儲(chǔ)材料為基礎(chǔ)的高密度記憶裝置，例如電 阻隨機(jī)存取存儲(chǔ)(RRAM)裝置，及其制造方法，特別是涉及一種用來制造存 儲(chǔ)單元組合的方法與存儲(chǔ)單元組合，為一種用來制造自動(dòng)對(duì)準(zhǔn)式柱狀存儲(chǔ) 單元裝置的方法。當(dāng)施加能量時(shí)，該存儲(chǔ)材料(即記憶材料)可在電性狀態(tài)間 轉(zhuǎn)換。該存儲(chǔ)材料可為相變化為基礎(chǔ)的存儲(chǔ)材料，包含以硫?qū)倩餅榛A(chǔ) 的材料及其他材料。
背景技術(shù)：
以相變化為基礎(chǔ)的存儲(chǔ)材料是被廣泛地運(yùn)用于讀寫光盤片中，而這些 材料包括有至少兩種固態(tài)相，包括如一大部分為非晶態(tài)的固態(tài)相，以及一大 體上為結(jié)晶態(tài)的固態(tài)相。激光脈沖是用于讀寫光盤片中，以在二種相中切 換，并讀取此種材料在相變化之后的光學(xué)性質(zhì)。
以相變化材料為基礎(chǔ)的存儲(chǔ)材料(即記憶體材料)，如硫?qū)倩锊牧霞?其類似材料，亦可以藉由施加合適于集成電路操作的電流而改變狀態(tài)。此 通常為非晶狀態(tài)具有較通常為結(jié)晶狀態(tài)為高的電阻特性，其可以被用于快 速感應(yīng)資料之用。此等性質(zhì)有利于作為非揮發(fā)性存儲(chǔ)電路(記憶體電路)的 可程式電阻材料，其可以用隨機(jī)方式進(jìn)行資料數(shù)據(jù)的讀取與寫入。
從非晶狀態(tài)改變?yōu)榻Y(jié)晶狀態(tài)的相變化通常是一較低電流的操作。而從 結(jié)晶狀態(tài)改變?yōu)榉墙Y(jié)晶狀態(tài)的相變化，在此稱為重置， 一般是為一高電流 操作，其包括一短暫的高電流密度脈沖以熔化或破壞結(jié)晶結(jié)構(gòu)，其后此相 變化材料會(huì)快速冷卻，抑制相變化的過程，使得至少部分相變化結(jié)構(gòu)得以 維持在非晶態(tài)。在理想狀態(tài)下，致使相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的 重置電流強(qiáng)度應(yīng)越低越好。欲降低重置所需的重置電流強(qiáng)度，可藉由減低 在存儲(chǔ)體(記憶體)中的相變化材料元件的尺寸、以及減少電極與此相變化 材料的接觸面積，從而對(duì)此相變化材料元件施加較小的絕對(duì)電流值，便可 達(dá)成4交高的電流密度。
此技術(shù)領(lǐng)域發(fā)展的一種方法是，致力于在一集成電路結(jié)構(gòu)上形成微小 孔洞，并使用微量可程式化的電阻材料填充這些微小孔洞。致力于此等微 小孔洞的專利包括在1997年11月11曰公告的美國專利第5， 687， 112號(hào) "Multibit Single Cell Memory Element Having Tapered Contact"、發(fā) 明人為0vshinky;在1998年8月4日公告的美國專利第5， 789， "7號(hào)"Method of Making Chalogenide LsicJ Memory Device"、發(fā)明人為Zahorik 等；在2000年11月21日公告的美國專利第6， 150, 253號(hào)"Controllable 0vonic PhaseChange Semiconductor Memory Device and Methods of Fabricating the Same"、發(fā)明人為Doan等。
在先前技術(shù)中所遇到的 一個(gè)特定問題為操作電流的控制以及該電流所 產(chǎn)生的熱。藉由相變化材料的焦耳加熱讓相變化程序進(jìn)行，也因而衍生出兩 個(gè)問題。首先是一個(gè)存儲(chǔ)(記憶)單位可能有十億個(gè)存儲(chǔ)單元(即記憶胞)，例 如 一個(gè)存儲(chǔ)單位提供存儲(chǔ)(記憶)容量在十億位元組的范圍，而如何產(chǎn)生足 以程序化或抹除一個(gè)存儲(chǔ)單位的電流是一個(gè)問題。第二個(gè)問題是加熱該相 變化材料會(huì)產(chǎn)生極高的熱量，即使沒有將整個(gè)相變化材料燒毀，至少會(huì)大 幅降低其功效。相似地，加熱該相變化材料可能會(huì)導(dǎo)致相變化的區(qū)域大于
要產(chǎn)生邏輯狀態(tài)變化所需的區(qū)域，而這樣的狀況也會(huì)使用額外的電流并因 而產(chǎn)生額外的熱量。
一種用以在相變化細(xì)胞中控制主動(dòng)區(qū)域尺寸的方式，是設(shè)計(jì)非常小的 電極以將電流傳送至一相變化材料體中。此微小電極結(jié)構(gòu)將在相變化材料 的類似蕈狀小區(qū)域中誘發(fā)相變化，亦即接觸部位。請(qǐng)參閱2002. 8."發(fā)證給 Wicker的美國專利6,429,064號(hào)"Reduced Contact Areas of Sidewall Conductor" 、2002. 10. 8發(fā)"i正給Gilgen的美國專利6， 462， 353 "Method for Fabricating a Small Area of Contact Between Electrodes" 、 2002. 12. 31 發(fā)證給Lowrey的美國專利6,501,111號(hào)"Three-Dimensional (3D) Programmable Device"、以及2003.7.1發(fā)i正纟合Harshfield的美國專利 6，503,156號(hào) "Memory Elements and Methods for Making same"。
因此，需要一種存儲(chǔ)單元(記憶胞)的制造方法與結(jié)構(gòu)，使存儲(chǔ)單元的 結(jié)構(gòu)可以具有微小的可程式化電阻材料主動(dòng)區(qū)域，使用可靠，且可重復(fù)的以 制程技術(shù),造。、；、、'、，、口 、 ， a ,:、，
結(jié)構(gòu)及使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解 決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來 一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般方法及產(chǎn)品又沒有適切的方法及 結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能 創(chuàng)設(shè)一種新的制造存儲(chǔ)單元組合的方法與存儲(chǔ)單元組合，實(shí)屬當(dāng)前重要研 發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的存儲(chǔ)單元的制造方法及其結(jié)構(gòu)存在的缺陷，本發(fā)明 人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué) 理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的一種用來制造自動(dòng)對(duì)準(zhǔn) 式柱狀存儲(chǔ)單元裝置的方法，使其更適于實(shí)用。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的存儲(chǔ)單元的制造方法所存在的缺陷，而 提供一種新的制造存儲(chǔ)單元組合的方法，所要解決的技術(shù)問題是使其可藉 由減低在存儲(chǔ)體(記憶體)中的相變化材料元件的尺寸、以及減少電極與此 相變化材料的接觸面積，從而可以對(duì)此相變化材料元件施加較小的絕對(duì)電 流值，便可達(dá)成較高的電流密度，非常適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的存儲(chǔ)單元結(jié)構(gòu)存在的缺陷，而提 供一種新型結(jié)構(gòu)的存儲(chǔ)單元組合，所要解決的技術(shù)問題是使存儲(chǔ)單元的結(jié) 構(gòu)可以具有微小的可程序化電阻材料主動(dòng)區(qū)域，使用可靠，且可重復(fù)的以 制程技術(shù)制造，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)
本發(fā)明提出的一種制造一存儲(chǔ)單元組合的方法，其包括以下步驟在一基 板上形成一存儲(chǔ)單元存取層，以產(chǎn)生包含一底電極的一存取裝置；形成一第 一存儲(chǔ)次組合，而其在一第一方向延伸于該存儲(chǔ)單元存取層上，以及包含 一第一電性導(dǎo)電材料和一存儲(chǔ)材料，而該存儲(chǔ)材料與該底電極電性接觸，該 第一存儲(chǔ)次組合在該存儲(chǔ)單元存取層上具有一第一高度；在該存儲(chǔ)單元存 取層上形成一第一填充層，以產(chǎn)生一第二存儲(chǔ)次組合，該第一填充層在該存 儲(chǔ)單元存取層上具有一第二高度，而該第一高度及第二高度一般是相等；以 及在該第二存儲(chǔ)次組合上形成一頂電極，該頂電極在一第二方向延伸并與 該第一方向相交，以及與該第一電性導(dǎo)電材料電性接觸。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的制造一存儲(chǔ)單元組合的方法，其中所述的形成該第 一存儲(chǔ)次組 合的步驟包含以下步驟在該存儲(chǔ)單元存取層上形成一存儲(chǔ)材料層，而該存 儲(chǔ)材料層是與該底電極電性接觸；在該存儲(chǔ)材料層上形成一第一電性導(dǎo)電 層；在該第一電性導(dǎo)電層上形成第一掩膜，而該第一掩膜在該第一方向上延 伸；在沿著該第一掩膜的至少一第一部位上裁剪該第一掩膜；以及移除未被 該第 一掩膜所覆蓋的該第 一 電性導(dǎo)電層以及該存儲(chǔ)材料層的該等部位。
前述的制造一存儲(chǔ)單元組合的方法，其中所述的形成該頂電極的步驟 包含以下步驟在該第二存儲(chǔ)次組合上沉積一頂電極材料層，該頂電極材 料層是與該第一電極材料層部位電性接觸；在該頂電極材料層上形成一第 二掩膜，而該第二掩膜在該第二方向上延伸；在沿著該第二掩膜的至少一第 二部位上裁剪該第二掩膜，而該第二部位覆蓋該第一部位；以及移除未被 該第二掩膜所覆蓋的該頂電極材料層的一部位。
前述的制造一存儲(chǔ)單元組合的方法，其更包含在該頂電極及該存儲(chǔ)材料層之間形成一 電極接觸加強(qiáng)層。
前述的制造一存儲(chǔ)單元組合的方法，其更包含在該底電極及該存儲(chǔ)材 料層之間形成一 電極接觸加強(qiáng)層。
前述的制造一存儲(chǔ)單元組合的方法，其中所述的第一掩膜的形成及第 一掩膜的裁剪步驟是使用 一選擇掩膜形成制程及一選擇掩膜裁剪制程，而 該選擇掩膜形成制程具有一最小特征尺寸，使得該存儲(chǔ)元件具有一第二存 儲(chǔ)元件尺寸在該第二方向上，而該第二存儲(chǔ)元件尺寸是小于該選擇掩膜形 成制程的該最小特征尺寸。
前述的制造一存儲(chǔ)單元組合的方法，其中使用形成第二掩膜步驟使得 該第二方向垂直于該第一方向。
前述的制造一存儲(chǔ)單元組合的方法，其中使用該移除頂電極材料層步 驟以移除未被該第二掩膜覆蓋的該填充材料。
前述的制造一存儲(chǔ)單元組合的方法，其更包含在該第二存儲(chǔ)次組合及 該頂電極上沉積一第二填充材料。
前述的制造一存儲(chǔ)單元組合的方法，其更包含在該存儲(chǔ)單元組合的 該第二填充材料內(nèi)形成一電性導(dǎo)電介層孔，而該電性導(dǎo)電介層孔是與該頂 電極電性接觸；以及在該第二填充材料上形成一電性導(dǎo)線，該電性導(dǎo)線是 與該電性導(dǎo)電介層孔電性連結(jié)。
前述的制造一存儲(chǔ)單元組合的方法，其中所述的形成存儲(chǔ)單元存取層 步驟包含形成一晶體管型存取裝置。
前述的制造一存儲(chǔ)單元組合的方法，其更包含在該第一填充層沉積步 驟之后使用 一化學(xué)機(jī)械研磨步驟。
前述的制造一存儲(chǔ)單元組合的方法，其中所述的形成第一及第二掩膜 和裁剪掩膜的步驟是使用 一選擇掩膜形成制程及一選擇掩膜裁剪制程，而 該選擇掩膜形成制程具有一最小特征尺寸，使得該存儲(chǔ)元件具有第一及第 二存儲(chǔ)元件尺寸在該第 一及第二方向上，而每一該第 一及第二存儲(chǔ)元件尺 寸是小于該選擇掩膜形成制程的該最小特征尺寸。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本 發(fā)明提出的一存儲(chǔ)單元組合，其包含 一存儲(chǔ)單元存取層，包含一底接點(diǎn)；一 頂接觸層，包含一頂接點(diǎn)； 一存儲(chǔ)單元層在該存儲(chǔ)單元存取層及該頂接觸 層之間，該存儲(chǔ)單元層包含具有一橫切面區(qū)域的一柱狀存儲(chǔ)元件，以及在 第一及第二橫向方向上量測(cè)的第一及第二尺寸；該存儲(chǔ)元件與該底接點(diǎn)和
該頂接點(diǎn)電性接觸；以及該第一及第二尺寸是小于用來形成該存儲(chǔ)元件制
程的一最小特征尺寸。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的存儲(chǔ)單元組合，其更包含一底接觸加強(qiáng)元件接觸該存儲(chǔ)元件及該底接點(diǎn)。
前述的存儲(chǔ)單元組合，其中所述的底接觸加強(qiáng)元件具有一橫截面面積 一般上等于該存儲(chǔ)元件的該橫截面面積。
前述的存儲(chǔ)單元組合，其更包含一頂接觸加強(qiáng)元件接觸該存儲(chǔ)元件及 該頂4妾點(diǎn)。
前述的存儲(chǔ)單元組合，其中所述的頂接觸加強(qiáng)元件具有一橫截面面積 一般上等于該存儲(chǔ)元件的該橫截面面積。
前述的存儲(chǔ)單元組合，其中所述的頂接點(diǎn)是與一電性導(dǎo)電介層孔電性 接觸。
前述的存儲(chǔ)單元組合，其中所述的電性導(dǎo)電介層孔是與一電性導(dǎo)線電 性接觸以產(chǎn)生一存儲(chǔ)裝置。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案
可知，本發(fā)明的主要技術(shù)內(nèi)容如下
為達(dá)到上述目的，本發(fā)明提供了一種用來制造存儲(chǔ)單元(記憶胞)組合 的方法，是在一基板上形成一存儲(chǔ)單元存取層以產(chǎn)生包含一底電極的 一存 取裝置。形成一第一存儲(chǔ)次組合，而其在一第一方向延伸于該存儲(chǔ)單元存 取層上。該第一存儲(chǔ)次組合包含一第一電性導(dǎo)電材料和一存儲(chǔ)材料。該存 儲(chǔ)材料與該底電極電性接觸。該第一存儲(chǔ)次組合在該存儲(chǔ)單元存取層上具 有一第一高度。該存儲(chǔ)單元存取層上形成一第一填充層以產(chǎn)生一第二存儲(chǔ) 次組合。該第一填充層在該存儲(chǔ)單元存取層上具有一第二高度。該第一高 度及第二高度一般是相等。在該第二存儲(chǔ)次組合上形成一頂電極，該頂電 極在與該第一方向垂直的一第二方向上延伸并相交，以及與該第一電性導(dǎo) 電材料電性接觸。在一些實(shí)施例中形成該第一存儲(chǔ)次組合的步驟如下。在 該存儲(chǔ)單元存取層上形成一存儲(chǔ)材料層，而該存儲(chǔ)材料層是與該底電極電 性接觸。在該存儲(chǔ)材料層上形成一第一電性導(dǎo)電層。在該第一電性導(dǎo)電層 上形成第一掩膜，而該第一掩膜在該第一方向上延伸。在沿著該第一掩膜 的至少 一第 一部位上裁剪該第 一掩膜。移除該第 一 電性導(dǎo)電層的該部位以 及未被該第一掩膜所覆蓋的該存儲(chǔ)材料層。在一些實(shí)施例中，該第一掩膜 的形成及第 一掩膜的裁剪步驟是使用 一選擇掩膜形成制程及一選擇掩膜裁 剪制程。該選擇掩膜形成制程具有一最小特征尺寸，使得該存儲(chǔ)元件具有 一第二存儲(chǔ)元件尺寸在該第二方向上。該第二存儲(chǔ)元件尺寸是小于該選擇
掩膜形成制程的該最小特征尺寸。
此外，為了達(dá)到上述目的，本發(fā)明還提供了一種存儲(chǔ)單元組合，在含有 一存儲(chǔ)單元存取層、 一頂接觸層及一存儲(chǔ)單元層的一存儲(chǔ)單元組合的一個(gè) 實(shí)施例中，該存儲(chǔ)單元存取層包含一底接點(diǎn)；該頂接觸層包含一頂接點(diǎn)；該 存儲(chǔ)單元層在該存儲(chǔ)單元存取層及該頂接觸層之間，該存儲(chǔ)單元層包含具有一橫切面區(qū)域的 一柱狀存儲(chǔ)元件，以及在第 一及第二橫向方向上量測(cè)的 第一及第二尺寸。該存儲(chǔ)元件與該底接點(diǎn)和該頂接點(diǎn)電性接觸。該第一及 第二尺寸是小于用來形成該存儲(chǔ)元件制程的一最小特征尺寸。
借由上述技術(shù)方案，本發(fā)明用來制造存儲(chǔ)單元組合的方法與存儲(chǔ)單元
組合至少具有下列優(yōu)點(diǎn)及有益效果
1、 本發(fā)明的制造一存儲(chǔ)單元組合的方法，可藉由減低在存儲(chǔ)體(記憶 體)中的相變化材料元件的尺寸、以及減少電極與此相變化材料的接觸面 積，從而對(duì)此相變化材料元件施加較小的絕對(duì)電流值，便可以達(dá)成較高的電 流密度。
2、 本發(fā)明的存儲(chǔ)單元組合，使存儲(chǔ)單元的結(jié)構(gòu)可以具有微小的可程序 化電阻材料主動(dòng)區(qū)域，使用可靠，且可重復(fù)的以制程技術(shù)制造。
綜上所述，本發(fā)明是有關(guān) 一種用來制造存儲(chǔ)單元組合的方法與存儲(chǔ)單 元組合，特別是一種用來制造自動(dòng)對(duì)準(zhǔn)式柱狀存儲(chǔ)單元裝置的方法。該用來 制造一存儲(chǔ)單元組合的方法，包含步驟在一基板上形成一存儲(chǔ)單元存取 層以制造具有一底電極的一存取裝置。在該存儲(chǔ)單元存取層上形成一存儲(chǔ) 材料層，并與該底電極電性接觸。在該存儲(chǔ)材料層上形成一第一電性導(dǎo)電 層。在該第一電性導(dǎo)電層上形成一第一掩膜并在一第一方向上延伸，及接著 剪裁并移除未被該第 一掩膜所覆蓋的該第 一 電性導(dǎo)電層和該存儲(chǔ)材料層的 部位。本發(fā)明具有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在制造方法、產(chǎn)品結(jié) 構(gòu)或功能上皆有較大改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用 的效果，且較現(xiàn)有的存儲(chǔ)單元的制造方法及其結(jié)構(gòu)具有增進(jìn)的突出功效，從 而更加適于實(shí)用，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)"^兌明如下。


圖1是繪示依據(jù)本發(fā)明揭露一實(shí)施例的集成電路裝置的方塊圖。 圖2是繪示本發(fā)明圖1中一部分概要代表的存儲(chǔ)陣列的示意圖。 圖3是繪示依據(jù)本發(fā)明的一存儲(chǔ)單元裝置實(shí)施例的一簡(jiǎn)明結(jié)構(gòu)剖一見圖。 圖4至圖19是繪示本發(fā)明的制造圖3的存儲(chǔ)單元組合裝置的方法一實(shí) 施例的步驟及結(jié)構(gòu)示意圖。
10:集成電路 12:相位變化存儲(chǔ)陣列
14:字線解碼器與驅(qū)動(dòng)器 16:字線
18:位線解碼器 20:位線說明書第7/16頁
22匯流排24感應(yīng)》丈大器以及資料輸入結(jié)構(gòu)
26資料匯流排28資料輸入線
30電路32資料輸出線
34控制器36偏壓安排供應(yīng)電壓
38、40、 42、 44:存取晶體管46、48、 50、 52:相變化元件
54源線56字線
58字線60位線
62位線66存儲(chǔ)單元裝置
68存儲(chǔ)單元存取層70基板
71介電層72底電極
74共同源極線78存儲(chǔ)組合
80底電極接觸加強(qiáng)元件82第一電極接觸元件
84存儲(chǔ)元件86第二填充材料層
88頂電極90介層孔
92位線94多硅字線
100:源極區(qū)域102:存取裝置
104:電極接觸加強(qiáng)層106:存儲(chǔ)體材料層
108:第一電性導(dǎo)電層110:第一掩膜
112:第一方向114:存儲(chǔ)組合
120:電極接觸加強(qiáng)部位122:第二存儲(chǔ)次組合
124:頂電極材料層126:第二掩膜
128:第二方向129:跨越區(qū)域
132:上表面
具體實(shí)施例方式
為了更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的一種制造存儲(chǔ)單元組 合的方法與存儲(chǔ)單元組合，其具體實(shí)施方式
、方法、步驟、結(jié)構(gòu)、特征及
其功歲文，詳細(xì)i兌明3口后。
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖 式的較佳實(shí)施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實(shí)施方式
的說明，當(dāng) 可對(duì)本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)手段及功效得一更加深入且具體 的了解，然而所附圖式僅是提供參考與說明之用，并非用來對(duì)本發(fā)明加以 限制。為方便說明，在以下各實(shí)施例中，相同的元件以相同的標(biāo)號(hào)表示。
以下的發(fā)明說明將參照至特定結(jié)構(gòu)的實(shí)施例與方法?？梢岳斫獾氖牵?發(fā)明的保護(hù)范圍并非限制于所揭露的特定實(shí)施例，且本發(fā)明可利用其他特征、元件、方法與實(shí)施例進(jìn)行實(shí)施。描述較佳實(shí)施例是為了解本發(fā)明，并非 用以限制本發(fā)明的范疇，本發(fā)明的保護(hù)范圍是以權(quán)利要求書的專利范圍定 義。熟習(xí)該項(xiàng)技藝的技術(shù)人員可根據(jù)后續(xù)的敘述而清楚了解本發(fā)明，并可作 出均等變化，仍然屬于本發(fā)明的范疇。
在此所使用的方位描述，以上、下、左、右描述并以各圖式中個(gè)別的結(jié) 構(gòu)作為參照。相似地，厚度是指垂直尺寸，而寬度是指水平尺寸。而這些方 向在電路操作或其他相關(guān)的方位上并無限制，如同熟習(xí)本項(xiàng)技藝的技術(shù)人 員所知曉。
本發(fā)明的詳細(xì)說明是依照一集成電路和存儲(chǔ)陣列的實(shí)施例、 一常見的 存儲(chǔ)單元的實(shí)施例，和本發(fā)明的相變化元件和存儲(chǔ)單元的實(shí)施例，再介紹上 述的制造方法。
請(qǐng)參閱圖1所示，是繪示依據(jù)本發(fā)明揭露一實(shí)施例的集成電路裝置的
方塊圖，是顯示一集成電路10的簡(jiǎn)化方塊圖，而本發(fā)明可能使用此集成電 路。該集成電路10包括一相位變化存儲(chǔ)陣列12，其是使用了相變化存儲(chǔ)單 元(圖上未顯示)，在一半導(dǎo)體基板上，如下所詳述。 一字線解碼器14是與復(fù) 數(shù)條字線16形成電連接。 一位線解碼器18是與復(fù)數(shù)條位線20電連接，以 從相位變化存儲(chǔ)陣列12中的相變化存儲(chǔ)單元(圖上未顯示)讀取資料數(shù)據(jù) 并寫入資料數(shù)據(jù)。地址(即位址)是從匯流排22供應(yīng)至字線解碼器與驅(qū)動(dòng)器 14,以及位線解碼器18。感應(yīng)放大器以及資料輸入結(jié)構(gòu)24中的感應(yīng)放大器 以及資料輸入結(jié)構(gòu)，是經(jīng)由資料匯流排26而耦接至位線解碼器18。資料是 從集成電路10的輸入/輸入埠、或其他集成電路10內(nèi)部或外部的來源，經(jīng) 由資料輸入線28，而傳送至感應(yīng)放大器以及資料輸入結(jié)構(gòu)24中的資料輸入 結(jié)構(gòu)。集成電路10可以包含其他電路30，例如一通用目的處理器或特殊目 的應(yīng)用電路、或模組的組合而提供一系統(tǒng)單晶片功能，并且由相位變化存 儲(chǔ)陣列12所支援。資料是從感應(yīng)放大器以及資料輸入結(jié)構(gòu)24的感應(yīng)放大 器、經(jīng)由一資料輸出線32，而輸出至集成電路10的輸入/輸出埠，或輸出 至其他位于集成電路10的內(nèi)部或外部的資料目的地。
在本實(shí)施例中所使用的控制器34，使用了偏壓安排狀態(tài)機(jī)器，并控制 了偏壓安排供應(yīng)電壓36的應(yīng)用，例如讀取、程序化、抹除、抹除確認(rèn)與程 序化確認(rèn)電壓?？刂破?4可以利用特殊目的邏輯電^^而應(yīng)用，如熟習(xí)該項(xiàng) 技藝的技術(shù)人員所熟知。在替代實(shí)施例中，控制器34包括了通用目的處理 器，其可以使用于同一集成電路，以執(zhí)行一電腦程序而控制裝置的操作。在 又一實(shí)施例中，控制器34是由特殊目的邏輯電路與通用目的處理器組合而 成。
請(qǐng)參閱圖2所示，是繪示本發(fā)明圖1中一部分概要代表的存儲(chǔ)陣列的 示意圖。相位變化存儲(chǔ)陣列12的每個(gè)存儲(chǔ)單元包括一個(gè)存取晶體管(即電晶體)(或其他存取裝置，例如二極管)、以及相變化元件，其中四個(gè)存取晶體
管在圖2中是以存取晶體管38、 40、 42、 44顯示，而四個(gè)相變化元件在圖2 中是以相變化元件46、 48、 50、 52顯示。每個(gè)存取晶體管38、 40、 42、 44 的源極是共同連接至一源極線54，源極線54是在一源極線終端55結(jié)束。在 另一個(gè)實(shí)施例中，這些選擇元件的源極線并未電連接，而是可以獨(dú)立控制 的。復(fù)數(shù)條字線16(包括字線56與58)是沿著第一方向平行地延伸。字線 56、58是與字線解碼器14進(jìn)行電性切換信息。存取晶體管38、 42的柵極(即 閘極)是連接至一共同字線(例如字線56)，而存取晶體管40、 44的柵極是 共同連接至字線58。復(fù)數(shù)條位線20包括位線60、 62中，位線60是連接到 相變化元件46、 48的一端。特別地，相變化元件46是連接于存取晶體管 38的漏極(即汲極)與位線60之間，而相變化元件48是連接于存取晶體管 48的漏極與位線60之間。相似地，相變化元件50是連接于存取晶體管42 的漏極與位線62之間，而相變化元件52是連接于存取晶體管44與位線62 之間。需要注意的是，在圖中為了方便起見，僅繪示了四個(gè)存儲(chǔ)單元，在實(shí) 務(wù)中，相位變化存儲(chǔ)陣列12可以包括上千個(gè)至上百萬個(gè)此種存儲(chǔ)單元。同 時(shí)，亦可使用其他陣列結(jié)構(gòu)，例如將相變化存儲(chǔ)元件連接到源極。
請(qǐng)參閱圖3所示，是依據(jù)本發(fā)明的一存儲(chǔ)單元裝置實(shí)施例的一簡(jiǎn)明結(jié) 構(gòu)剖視圖，是繪示一存儲(chǔ)單元裝置66的一實(shí)施例。存儲(chǔ)單元裝置66大致 上包含一存儲(chǔ)單元存取層68在一基板70上。存儲(chǔ)單元存取層68包含在底 電極72內(nèi)形成的一介電層71及形成一共同源極線74。 一般來說，當(dāng)?shù)纂姌O 72及共同源極線74為鴒金屬時(shí)(亦或可以使用其他合適材料)，介電層71是 二氧化硅或氮化硅。 一第一填充材料層76是形成于存儲(chǔ)單元存取層68之 上并包含一存儲(chǔ)組合78覆蓋底電極72，以及與底電極72相接觸。存儲(chǔ)組 合78包含一底電極接觸加強(qiáng)元件80并接觸底電極72, —第一電極接觸元 件82及一存儲(chǔ)元件84并接觸在第一電極接觸元件82及底電極接觸加強(qiáng)元 件80之間。存儲(chǔ)元件84是由可藉由施加能量而改變狀態(tài)的一可程序化存 儲(chǔ)材料所制造。此等可程序化存儲(chǔ)材料的一實(shí)例是一相變化材料，例如是 鍺銻碲(GST)，更詳盡的描述如下。底電極接觸加強(qiáng)元件80及第一電極接 觸元件82較佳的是為電性導(dǎo)電材料，并提供與存儲(chǔ)元件的加強(qiáng)接觸。當(dāng)存 儲(chǔ)元件84是由鍺銻碲(GST)所制造時(shí)，第一電極接觸元件82及存儲(chǔ)元件84 可由例如是氮化鈦所制造。 一第二填充材料層86—般是一介電質(zhì)，例如是 二氧化硅、或氮化硅、或二氧化硅層、或氮化硅層，并形成于第一材料層 之上。第二填充材料層86包含一頂電極88，并接觸第一電極接觸元件82 及一引洞90。該頂電極88 —般是為一電性導(dǎo)電材料例如是氮化鈦，引洞 90 —般為一電性導(dǎo)電材料例如是鴒金屬， 一位線92是形成于第二填充材料 層86的上級(jí)與引洞90電性接觸。存儲(chǔ)單元裝置66亦包含在介電層71內(nèi)的多晶硅字線94、在基板70內(nèi) 且在底電極72下方的漏極區(qū)域98、以及在基板70內(nèi)且在共同源4及線74下 方的源極區(qū)域IOO。 一柵極氧化區(qū)域(圖中未示)是一般形成在基板70內(nèi)并 且鄰近于存儲(chǔ)單元存取層68。在本實(shí)施例中是以晶體管做為該存取裝置 102，亦可使用其他存取裝置，例如是二極管。
上述的介電層71、第一填充材料層76、第二填充材料層86的介電材 料可以組成一電絕緣體，包括選自下列群組的一個(gè)以上元素硅、鈦、鉆、 鉭、氮、氧、與碳。在較佳的裝置中，介電材料是具有低導(dǎo)熱性，小于0. 014 J/cm*K*sec。在一較佳的實(shí)施例中，當(dāng)存儲(chǔ)元件84是由一相變化材料所構(gòu) 成時(shí)，此第一填充材料層76的導(dǎo)熱性是低于相變化材料的非晶態(tài)的導(dǎo)熱 性，或者對(duì)于一包含有鍺銻碲(GST)的相變化材料而言，低于約0.003 J/cm*K*sec。代表性的絕熱材料包括由硅、碳、氧、氟、與氫所組成的復(fù) 合材料?？梢允褂糜诘谝惶畛洳牧蠈?6的熱絕緣材料的范例，包括二氧化 硅、SiCOH、聚亞酰胺、聚酰胺、以及氟碳聚合物。其他可以用于熱絕緣介 電材料38中的材料的范例，包括氟化的二氧化硅、硅氧烷 (silsesquioxane)、 聚亞芳香醚(polyary lene ether)、 聚對(duì)二曱苯 (parylene)、含氟聚合物、含氟非晶碳、鉆石類碳、多孔性二氧化硅、中 孔性二氧化硅、多孔性硅氧烷、多孔性聚亞酰胺、以及多孔性聚亞芳香 醚。在其他的實(shí)施例中，此熱絕緣結(jié)構(gòu)包括了一氣體填充的空洞，可以達(dá) 成熱絕緣。單層或復(fù)合層的介電材料均可以提供熱絕緣與電絕緣的效果。
可程序化電阻型存儲(chǔ)材料(例如一相變化材料)的有利特征，包括此材 料的電阻值是為可程序化的，且較佳是為可逆的，例如具有至少二固態(tài)相 其可藉由施加電流而可逆地誘發(fā)。然而，在操作中，可程序化電阻材料并 不需要完全轉(zhuǎn)變至非晶相或結(jié)晶相。中間相或二相的混合可能具有可偵測(cè) 的材料特征差異。此二固態(tài)性可大致為雙穩(wěn)態(tài)，并具有不同的電氣特性。可 程序化電阻材料可為一硫?qū)倩锊牧稀?一硫?qū)倩锊牧峡砂ㄦN銻碲 (GST)。在本發(fā)明的后續(xù)討論中，相變化或其他存儲(chǔ)材料，是通常稱為鍺銻 碲(GST)，且可以了解的是，其他類型的相變化材料亦可使用?？梢允褂糜诒?發(fā)明存儲(chǔ)單元中的材料之一，是為陶瓷鍺銻碲合金(Ge2SbJe5又名GST)。
本發(fā)明的一存儲(chǔ)單元裝置66是以標(biāo)準(zhǔn)微影制程與薄膜沉積技術(shù)而制 造，且不需要額外的步驟以生成次微影圖案，并能使細(xì)胞中在程序化時(shí)實(shí)際 上改變電阻率的區(qū)域尺寸相當(dāng)微小。在本發(fā)明的實(shí)施例中，此存儲(chǔ)材料可 為一可程序化電阻材料，典型地是為一相變化材料，例如Ge2SbJe5或其他 后述的材料。存儲(chǔ)材料元件中進(jìn)行相變化的區(qū)域相當(dāng)微小；因此，相變化所 需要的重置電流幅度也相當(dāng)小。
存儲(chǔ)單元裝置66對(duì)于存儲(chǔ)元件84的實(shí)施例包含相變化為基礎(chǔ)的存儲(chǔ)材料，包含硫?qū)倩餅榛A(chǔ)材料及其他材料。硫?qū)倩锇ň哂休^多正電元
素或根基的化合物，硫?qū)僭嘏c下列四元素的任一者氧(O)、硫(S)、硒 (Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫?qū)倩衔锖辖鸢?括將硫?qū)倩衔锱c其他材料如過渡金屬等結(jié)合。 一硫?qū)倩衔锖辖鹜ǔＪ?包括一個(gè)以上選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通 常，該硫?qū)倩衔锖辖鹗前ㄏ铝性刂幸粋€(gè)以上的復(fù)合物銻(Sb)、鎵 (Ga)、銦(In)、以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲(chǔ)材料已經(jīng)被描述 于技術(shù)文件中，包括下列合金鎵/銻、鍺/銻、銦/銻、銦/硒、銻/碲、鍺 /碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/ 碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/碌L。在鍺/銻/碲合金家族 中，可以嘗試大范圍的合金成分。此成分可以下列特征式來表 示TeaGebSb國a+b)。 一位研究員描述了最有用的合金是為，在沉積材料中所 包含的平均碲濃度是遠(yuǎn)低于70%,典型的是低于60%,并在一般型態(tài)合金中的 碲含量范圍從最低23°/。至最高58%，且最佳是介于48%至58%的碲含量。鍺的 濃度是高于約5%,且其在材料中的平均范圍是從最低8%至最高30%, —般是 低于50%。最佳地，鍺的濃度范圍是介于8%至40%。在此成分中所剩下的主 要成分則為銻。(0vshinky '112專利，欄10 ~ 11)由另 一研究者所評(píng)估的 特殊合金包括Ge2Sb2Te5、 GeSb2Te4 、以及GeSbJe7 。 (Noboru Yamada ， "Potential of GeSbTe Phasechange Optical Disks for HighDataRate Recording", SPIE v. 3109， pp. 2837 (1997))更一^殳地，過渡金屬如4各 (Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb) 、 4巴(Pd)、鉑(Pt)、以及上述的混合物或 合金，可與鍺/銻/碲結(jié)合以形成一相變化合金，其包括有可程序化的電阻 性質(zhì)。可以使用的存儲(chǔ)材料的特殊范例，是如0vshinsky '112專利中欄 11-13所述，其范例在此是列入?yún)⒖肌?br> 相變化材料能夠在此細(xì)胞主動(dòng)通道區(qū)域內(nèi)依其位置順序在材料為一般 一 -晶狀態(tài)的第 一 結(jié)構(gòu)狀態(tài)與為 一 般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切 換。這些材料至少為雙穩(wěn)定態(tài)。此詞匯"非晶"是用以指稱一相對(duì)較無次 序的結(jié)構(gòu)，其較之一單晶更無次序性，而帶有可偵測(cè)的特征如較之結(jié)晶態(tài) 更高的電阻值。此詞匯"結(jié)晶態(tài)，，是用以指稱一相對(duì)較有次序的結(jié)構(gòu)，其較 之非晶態(tài)更有次序，因此包括有可以偵測(cè)的特征例如比非晶態(tài)更低的電阻 值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可 偵測(cè)的不同狀態(tài)。其他受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特性中包 括，原子次序、自由電子密度、以及活化能。此材料可以切換成為不同的固 態(tài)、或可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶 態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨之改變。
相變化合金可藉由施加一電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指出， 一較短、較大幅度的脈沖傾向于將相變化材料的相態(tài)改變成大 體為非晶態(tài)。 一較長(zhǎng)、較低幅度的脈沖傾向于將相變化材料的相態(tài)改變成 大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量夠大，因此足以破壞結(jié)晶 結(jié)構(gòu)的鍵結(jié)，同時(shí)夠短因此可以防止原子再次排列成結(jié)晶態(tài)。在沒有不適 當(dāng)實(shí)驗(yàn)的情形下，可以利用實(shí)驗(yàn)方法決定特別適用于一特定相變化合金的 適當(dāng)脈沖量變曲線。
以下接著簡(jiǎn)單描述說明四種電阻存儲(chǔ)材料。
1、 硫?qū)倩锊牧?br> GexSbyTez
x: y: z = 2: 2: 5
或其4也成分為x: 0~5; y: 0-5; z: 0~10 以氮、硅、鈦或其他元素?fù)诫s的GeSbTe亦可被使用。 形成方法利用物理氣相沉積(Phisical Vapor Deposition,縮寫為 PVD)濺鍍或磁控(Magnetron)濺鍍方式，其反應(yīng)氣體為氬氣、氮?dú)?、?或 氦氣、壓力為1 mTorr (毫托)至100 mTorr (毫托)。此沉積步驟一^殳是在 室溫下進(jìn)行。 一長(zhǎng)寬比為1~5的準(zhǔn)直器(collimater)可用以改良其填入表 現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方 面，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的。
有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理，以改良硫?qū)?化物材料的結(jié)晶態(tài)。此退火處理的溫度典型地是介于IO(TC至400°C,而退 火時(shí)間則少于30分鐘。
硫?qū)倩锊牧系暮穸仁请S著細(xì)胞結(jié)構(gòu)的設(shè)計(jì)而定。 一般而言，硫?qū)倩?物的厚度大于8奈米者可以具有相變化特性，使得此材料展現(xiàn)至少雙穩(wěn)定 的電阻態(tài)。
2、 超巨磁阻(CMR)材料 PrxCayMn03
x: y = 0. 5: 0, 5
或其他成分為x: 0-1; y: 0-1。 包括有錳氧化物的超巨磁阻材料亦可被使用。
形成方法利用物理氣相沉積(PVD)濺鍍或磁控濺鍍方式，其反應(yīng)氣體 為氬氣、氮?dú)?、氧氣?或氦氣、壓力為1 mTorr至100 mTorr。此沉積步 驟的溫度可介于室溫至600°C，視后處理?xiàng)l件而定。 一長(zhǎng)寬比為1 5的準(zhǔn) 直器(collimater)可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使 用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時(shí)合并使用直流偏壓以及準(zhǔn) 直器亦是可行的?？墒┘訑?shù)十高斯(Gauss)至10， 000之間的磁場(chǎng)，以改良 其磁結(jié)晶態(tài)。可能需要在真空中或氮?dú)猸h(huán)境中或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行一沉積 后退火處理，以改良超巨磁阻材料的結(jié)晶態(tài)。此退火處理的溫度典型的是
介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。
超巨磁阻材料的厚度是隨著存儲(chǔ)單元結(jié)構(gòu)的設(shè)計(jì)而定。厚度介于10奈 米至200奈米的超巨磁阻材料，可被用作為核心材料。
一 YBCO (YBaCuO3, —種高溫超導(dǎo)體材料)緩沖層是通常被用以改良超巨 磁阻材料的結(jié)晶態(tài)。此YBCO的沉積是在沉積超巨磁阻材料之前進(jìn)行。YBCO 的厚度是介于30奈米至200奈米。
3、雙元素化合物
NixOy、 TixOy、 AlxOy、 WxOy、 ZnxOy、 ZrxOy、 CuxOy等 x: y= 0. 5: 0. 5
或其他成分為x: 0-1; y: 0~ 1
(1) .形成方法利用物理氣相沉積(PVD)賊鍍或磁控賊鍍方式，其反應(yīng) 氣體為氬氣、氮?dú)狻⒀鯕?、?或氦氣、壓力為1 mTorr至100 mTorr,其標(biāo) 草巴金屬氧化物是為如Nix0y、 Tix0y、 AlxOy、 Wx0y、 ZnxOy、 ZrxOy、 Cux0y 等。此沉積步驟一般是在室溫下進(jìn)行。 一長(zhǎng)寬比為1~5的準(zhǔn)直器可用以改 良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏 壓。若有需要時(shí)，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的。
有時(shí)需要在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行一沉積后 退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型的 是介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。
(2) .反應(yīng)性沉積利用物理氣相沉積(PVD)賊鍍或^f茲電管濺鍍方式，其 反應(yīng)氣體是為氬氣/氧氣、氬氣/氮?dú)?氧氣、純氧、氦氣/氧氣、氦氣/氮?dú)?/氧氣等，壓力為1 mTorr至100 mTorr，其標(biāo)靶金屬氧化物是為如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此沉積步驟一般是在室溫下進(jìn)行， 一長(zhǎng)寬比為1 ~ 5 的準(zhǔn)直器可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至 數(shù)百伏特的直流偏壓。若有需要時(shí)，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦 是可行的。
有時(shí)需要在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行一沉積后 退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地 是介于400。C至600°C,而退火時(shí)間則少于2小時(shí)。
(3) .氧化使用 一 高溫氧化系統(tǒng)(例如一 高溫爐管或 一快速熱處理 (RTP))進(jìn)行氧化。此溫度是介于200。C至700°C、以純氧或氮?dú)?氧氣混合 氣體，在壓力為數(shù)mTorr至一大氣壓下進(jìn)行。進(jìn)行時(shí)間可從數(shù)分鐘至數(shù)小 時(shí)。另一氧化方法是為等離子體(即電漿)氧化。 一無線射頻或直流電壓源 離子體與純氧或氬氣/氧氣混合氣體、或氬氣/氮?dú)?氧氣混合氣體，在壓力為1 mTorr至100 mTorr下進(jìn)行金屬表面的氧化，例如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此氧化時(shí)間是從數(shù)秒鐘至數(shù)分鐘。氧化溫度是從室溫至約為 300°C，視離子體氧化的程度而定。 4、聚合物材料
摻雜有銅、碳六十、銀等的四氰代苯醌二曱叉 (Tetracyanoquinodimethan, TCNQ)PCBM-TCNQ混合聚合物
(1) .形成方法利用熱蒸發(fā)、電子束蒸發(fā)、或原子束磊晶系統(tǒng)(MBE)進(jìn) 行蒸發(fā)。 一 固態(tài)TCNQ以及摻雜物丸是在一單獨(dú)室內(nèi)進(jìn)行共蒸發(fā)。此固態(tài)TCNQ 以及摻雜物丸是置于一鴒船或一鉭船或一 陶f:船中。接著施加一大電流或 電子束，以熔化反應(yīng)物，使得這些材料混合并沉積于晶圓之上。此處并未使 用反應(yīng)性化學(xué)物質(zhì)或氣體。此沉積作用是在壓力為10-4 Torr至10-10 Torr 下進(jìn)行。晶圓溫度是介于室溫至200°C。
有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理，以改良聚合 物材料的成分分布。此退火處理的溫度典型地是介于室溫至300°C，而退火 時(shí)間則少于1小時(shí)。
(2) .旋轉(zhuǎn)涂布使用 一旋轉(zhuǎn)涂布機(jī)與經(jīng)摻雜的TCNQ溶液，轉(zhuǎn)速低于1000 rpm。在旋轉(zhuǎn)涂布之后，此晶圓是靜置(典型地是在室溫下，或低于200。C的 溫度)一足夠時(shí)間以利固態(tài)的形成。此靜置時(shí)間可介于數(shù)分鐘至數(shù)天，視溫 度以及形成條件而定。
用來形成硫?qū)倩锊牧系氖痉斗椒?，是利用PVD濺鍍或磁電管 (magnetron)濺鍍方式，其反應(yīng)氣體為氬氣、氮?dú)狻⒓?或氦氣等以及石危屬化 物，在壓力為1 mTorr至100 mTorr (毫托)。此沉積步驟一般是在室溫下進(jìn) 行。 一長(zhǎng)寬比為1~5的準(zhǔn)直器(collimater)可用以改良其填入表現(xiàn)。為了 改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時(shí)合 并使用直流偏壓以及準(zhǔn)直器亦是可行的。
有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理，以改良硫?qū)?化物材料的結(jié)晶態(tài)。此退火處理的溫度典型地是介于IO(TC至40(TC,而退 火時(shí)間則少于30分鐘。
與相變化隨才幾存取存儲(chǔ)裝置的制造、元件材料、使用、與操作方式相 關(guān)的額外資訊，請(qǐng)參見美國專利申請(qǐng)案號(hào)第11/155,067號(hào) "Thin Film Fuse Phase Change Ram And Manufacturing Method", 申請(qǐng)?jiān)粸?2005/6/17，律師檔案文件號(hào)碼MXIC 1621-1。
較佳地，底電極接觸加強(qiáng)元件80及第一電極接觸元件82的全部或部 分接觸至存儲(chǔ)元件84包含一電極材料，如氮化鈦或其他選自可與存儲(chǔ)材料 元件的相變化存儲(chǔ)元件84材料相容的電極材料。其他電性接觸加強(qiáng)材料亦 可使用像是氮化鋁鉭、氮化鋁鴒或氮化鋁鈦。在圖3中的實(shí)施例，頂電極88以及底電極接觸加強(qiáng)元件80及第一電極接觸元件82是全由氮化鈦制造，當(dāng) 底電極72包含鴒金屬其他類型的導(dǎo)體可用于栓塞結(jié)構(gòu)、以及頂與底電極結(jié) 構(gòu)中，包括例如鋁及鋁合金、氮化鈦、氮化鉭、氮化鋁鈦、或氮化鋁鉭。其 他可以使用的導(dǎo)體材料，包括一個(gè)以上選自下列群組的元素鈦、鴒、鉬、 鋁、鉭、銅、鉑、銥、鑭、鎳、釕、與氧。氮化鈦是為較佳的，因?yàn)槠渑c 存儲(chǔ)材料元件的鍺銻碲(GST)有良好的接觸(如上所述)，其是為半導(dǎo)體制程 中常用的材料，且在鍺銻碲(GST)轉(zhuǎn)換的高溫(典型地介于600至70(TC)下 可以提供良好的擴(kuò)散障礙。
請(qǐng)參閱圖4至圖19所示，是繪示本發(fā)明的制造圖3的存儲(chǔ)單元組合裝 置的方法一實(shí)施例的步驟及結(jié)構(gòu)示意圖，是繪示一種用來制造圖3中存儲(chǔ) 單元裝置66的方法的實(shí)施例。在基板70上形成一存儲(chǔ)單元存取層68,以制 造晶體管型存取裝置102,如圖4所示。
請(qǐng)參閱圖5所示，是繪示沉積一電極接觸加強(qiáng)層104的結(jié)果，而底電 極接觸加強(qiáng)元件80是由本層形成并在存儲(chǔ)單元存取層68之上(請(qǐng)結(jié)合參閱 圖3所示)。接著沉積一存儲(chǔ)體材料層106，而存儲(chǔ)元件84是由本層形成并 在電極接觸加強(qiáng)層104之上。 一第一電性導(dǎo)電層108沉積在存儲(chǔ)體材料層 106之上，而第一電極接觸元件82是由本層形成。
請(qǐng)參閱圖6及圖7所示，是繪示在該第一電性導(dǎo)電層108上形成一第 一掩膜110的微影結(jié)果。第一掩膜110是一般位于底電極的中央及向一第 一方向112延伸。裁剪第一掩膜110的該中央部位111,以得到垂直于第一 方向112的一次;欽影側(cè)向尺寸。
因此，請(qǐng)參閱圖8及圖9所示，使用一蝕刻步驟來移除第一電性導(dǎo)電 層108、存儲(chǔ)體材料層106、及電極接觸加強(qiáng)層104未被第一掩膜110所覆 蓋的部位，在移除第一掩膜后留下一第一次組合113,而其在每一底電極 72上包含一存儲(chǔ)組合114。每一存儲(chǔ)組合114包含由第一電性導(dǎo)電層108 所形成的一第一電性導(dǎo)電材料部位116，由存儲(chǔ)體材料層106所形成的一存 儲(chǔ)材料部位118，以及由電極接觸加強(qiáng)層104所形成的一電極接觸加強(qiáng)部位 120。
請(qǐng)參閱圖10及圖11所示，是繪示在圖8及圖9的結(jié)構(gòu)上沉積一介電 材料，接著藉由化學(xué)機(jī)械研磨步驟以產(chǎn)生包含第一填充材料層76的一第二 存儲(chǔ)次組合122。在第二存儲(chǔ)次組合122上形成一頂電極材料層以形成圖 12的結(jié)構(gòu)。
請(qǐng)參閱圖13及圖14所示，是顯示圖12結(jié)構(gòu)中該頂電極材料層U4上 形成一第二掩膜的結(jié)果。然而，在圖14中更清楚的繪示，移除頂電極材料 層124未被一第二掩膜126所覆蓋的部位。裁剪第二掩膜126的末端部位 以得到垂直于第二方向128的一次微影側(cè)向尺寸。第二掩膜向一第二方向延伸使得第二掩膜在每一底電極上跨越存儲(chǔ)組合114。該跨越區(qū)域129 在第一方向112 (如圖7所示)及第二方向128上具有次微影尺寸。
請(qǐng)參閱圖15及圖16所示，是繪示在隔離蝕刻步驟中，移除未被第二掩 膜覆蓋的頂電極材料層124及存儲(chǔ)材料部位118。接著移除該第二掩膜 126以產(chǎn)生一第三次組合129。這樣的步驟中產(chǎn)生包含頂電極88、第一電極 接觸元件82、存儲(chǔ)元件84及電極接觸加強(qiáng)元件80的一存儲(chǔ)單元組合130。
請(qǐng)參閱圖17所示，是繪示在圖15及圖16的結(jié)構(gòu)上沉積第二填充材料 層86。
請(qǐng)參閱圖18及圖19所示，是繪示在該第二填充材料層86內(nèi)形成引洞 90,接著例如使用化學(xué)機(jī)械研磨法來產(chǎn)生一上表面132,并在其上表面132 上形成一電性導(dǎo)電位線，如圖3所示。
本發(fā)明優(yōu)于過去技術(shù)的特征為，不需要打開一介層孔來連結(jié)至一柱型 存儲(chǔ)體，或是嘗試去連結(jié)一柱型存儲(chǔ)元件至一金屬導(dǎo)線。使用交錯(cuò)導(dǎo)線配 置、裁剪至次微影尺寸、并產(chǎn)生一柱型存儲(chǔ)體。而該柱型存儲(chǔ)體具有通常 為兩個(gè)垂直方向的次微影尺寸。在使用傳統(tǒng)微影技術(shù)上，導(dǎo)線寬度的控制通 常較空洞直徑為佳。這樣的結(jié)果也較佳于制程上存儲(chǔ)元件大小的控制，同時(shí) 也有助于防止該存儲(chǔ)元件潛在的毀損。也就是說，用來產(chǎn)生這樣柱狀存儲(chǔ) 元件的導(dǎo)線配置技術(shù)較一般傳統(tǒng)技術(shù)來的更容易生產(chǎn)及控制，并具有更佳 的尺寸控制效果。
在上述說明中所使用的詞匯像是上、下、頂、底、上方、下方等，這些 詞匯是幫助對(duì)本發(fā)明的了解，并非做為限制之用。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種制造一存儲(chǔ)單元組合的方法，其特征在于其包括以下步驟在一基板上形成一存儲(chǔ)單元存取層，以產(chǎn)生包含一底電極的一存取裝置；形成一第一存儲(chǔ)次組合，而其在一第一方向延伸于該存儲(chǔ)單元存取層上，以及包含一第一電性導(dǎo)電材料和一存儲(chǔ)材料，而該存儲(chǔ)材料與該底電極電性接觸，該第一存儲(chǔ)次組合在該存儲(chǔ)單元存取層上具有一第一高度；在該存儲(chǔ)單元存取層上形成一第一填充層，以產(chǎn)生一第二存儲(chǔ)次組合，該第一填充層在該存儲(chǔ)單元存取層上具有一第二高度，而該第一高度及第二高度一般是相等；以及在該第二存儲(chǔ)次組合上形成一頂電極，該頂電極在一第二方向延伸并與該第一方向相交，以及與該第一電性導(dǎo)電材料電性接觸。
2、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中所述的形成該第 一存儲(chǔ)次組合的步驟包含以下步驟在該存儲(chǔ)單元存取層上形成一存儲(chǔ)材料層，而該存儲(chǔ)材料層是與該底 電極電性接觸；在該存儲(chǔ)材料層上形成一第 一 電性導(dǎo)電層；在該第一電性導(dǎo)電層上形成第一掩膜，而該第一掩膜在該第一方向上 延伸；在沿著該第一掩膜的至少一第一部位上裁剪該第一掩膜；以及 移除未被該第 一掩膜所覆蓋的該第 一 電性導(dǎo)電層以及該存儲(chǔ)材料層的 該等部位。
3、 根據(jù)權(quán)利要求2所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中所述的形成該頂電極的步驟包含以下步驟在該第二存儲(chǔ)次組合上沉積一頂電極材料層，該頂電極材料層是與該 第 一 電極材料層部位電性接觸；在該頂電極材料層上形成一第二掩膜，而該第二掩膜在該第二方向上 延伸；在沿著該第二掩膜的至少一第二部位上裁剪該第二掩膜，而該第二部 位覆蓋該第一部位；以及移除未被該第二掩膜所覆蓋的該頂電極材料層的 一部位。
4、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 更包含在該頂電極及該存儲(chǔ)材料層之間形成一 電極接觸加強(qiáng)層。
5、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 更包含在該底電極及該存儲(chǔ)材料層之間形成一 電極接觸加強(qiáng)層。
6、 根據(jù)權(quán)利要求2所述的制造一存儲(chǔ)單元組合的方法，其特征在于其中所述的第一掩膜的形成及第一掩膜的裁剪步驟是使用一選擇掩膜形成制 程及一選擇掩膜裁剪制程，而該選擇掩膜形成制程具有一最小特征尺寸， 使得該存儲(chǔ)元件具有一第二存儲(chǔ)元件尺寸在該第二方向上，而該第二存儲(chǔ) 元件尺寸是小于該選擇掩膜形成制程的該最小特征尺寸。
7、 根據(jù)權(quán)利要求3所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中使用該形成第二掩膜步驟使得該第二方向垂直于該第一方向。
8、 根據(jù)權(quán)利要求3所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中使用該移除頂電極材料層步驟以移除未被該第二掩膜覆蓋的該填充材 料。
9、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 更包含在該第二存儲(chǔ)次組合及該頂電極上沉積一第二填充材料。
10、 才艮據(jù)權(quán)利要求9所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 更包含在該存儲(chǔ)單元組合的該第二填充材料內(nèi)形成一電性導(dǎo)電介層孔，而該 電性導(dǎo)電介層孔是與該頂電極電性接觸；以及在該第二填充材料上形成一電性導(dǎo)線，該電性導(dǎo)線是與該電性導(dǎo)電介層孔電性連結(jié)。
11、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中所述的形成存儲(chǔ)單元存取層步驟包含形成一晶體管型存取裝置。
12、 根據(jù)權(quán)利要求1所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 更包含在該第一填充層沉積步驟之后使用一化學(xué)機(jī)械研磨步驟。
13、 根據(jù)權(quán)利要求3所述的制造一存儲(chǔ)單元組合的方法，其特征在于其 中所述的形成第一及第二掩膜和裁剪掩膜的步驟是使用一選擇掩膜形成制 程及一選擇掩膜裁剪制程，而該選擇掩膜形成制程具有一最小特征尺寸，使 得該存儲(chǔ)元件具有第一及第二存儲(chǔ)元件尺寸在該第一及第二方向上，而每 一該第一及第二存儲(chǔ)元件尺寸是小于該選擇掩膜形成制程的該最小特征尺 寸。
14、 一存儲(chǔ)單元組合，其特征在于其包含 一存儲(chǔ)單元存取層，包含一底接點(diǎn)； 一頂接觸層，包含一頂接點(diǎn)；一存儲(chǔ)單元層在該存儲(chǔ)單元存取層及該頂接觸層之間，該存儲(chǔ)單元層 包含具有一橫切面區(qū)域的一柱狀存儲(chǔ)元件，以及在第 一及第二橫向方向上 量測(cè)的第一及第二尺寸；該存儲(chǔ)元件與該底接點(diǎn)和該頂接點(diǎn)電性4妄觸；以及該第一及第二尺寸是小于用來形成該存儲(chǔ)元件制程的一最小特征尺寸。
15、 根據(jù)權(quán)利要求14所述的存儲(chǔ)單元組合，其特征在于其更包含一底 接觸加強(qiáng)元件接觸該存儲(chǔ)元件及該底接點(diǎn)。
16、 根據(jù)權(quán)利要求15所述的存儲(chǔ)單元組合，其特征在于其中所述的底 接觸加強(qiáng)元件具有 一橫截面面積一般上等于該存儲(chǔ)元件的該橫截面面積。
17、 根據(jù)權(quán)利要求14所述的存儲(chǔ)單元組合，其特征在于其更包含一頂 接觸加強(qiáng)元件接觸該存儲(chǔ)元件及該頂接點(diǎn)。
18、 根據(jù)權(quán)利要求17所述的存儲(chǔ)單元組合，其特征在于其中所述的頂 接觸加強(qiáng)元件具有一橫截面面積一般上等于該存儲(chǔ)元件的該橫截面面積。
19、 根據(jù)權(quán)利要求14所述的存儲(chǔ)單元組合，其特征在于其中所述的頂 接點(diǎn)是與 一 電性導(dǎo)電介層孔電性接觸。
20、 根據(jù)權(quán)利要求19所述的存儲(chǔ)單元組合，其特征在于其中所述的電 性導(dǎo)電介層孔是與 一 電性導(dǎo)線電性接觸以產(chǎn)生 一存儲(chǔ)裝置。
全文摘要
本發(fā)明有關(guān)一種用來制造存儲(chǔ)單元組合的方法與存儲(chǔ)單元組合，特別是用來制造自動(dòng)對(duì)準(zhǔn)式柱狀存儲(chǔ)單元裝置的方法。該用來制造存儲(chǔ)單元組合的方法，包含在基板上形成一存儲(chǔ)單元存取層以制造具有底電極的存取裝置。在存儲(chǔ)單元存取層上形成存儲(chǔ)材料層，并與底電極電性接觸。在存儲(chǔ)材料層上形成第一電性導(dǎo)電層。在第一電性導(dǎo)電層上形成第一掩膜并在第一方向上延伸，及接著剪裁并移除未被第一掩膜覆蓋的第一電性導(dǎo)電層和存儲(chǔ)材料層的部位。本發(fā)明藉由減低存儲(chǔ)體中相變化材料元件尺寸及減少電極與相變化材料接觸面積，可對(duì)相變化材料元件施加較小絕對(duì)電流值便可達(dá)成較高電流密度。另使存儲(chǔ)單元結(jié)構(gòu)具有微小可程序化電阻材料主動(dòng)區(qū)域，使用可靠且可重復(fù)以制程技術(shù)制造。
文檔編號(hào)G11C11/56GK101419940SQ200810126660
公開日2009年4月29日 申請(qǐng)日期2008年6月17日 優(yōu)先權(quán)日2007年10月22日
發(fā)明者龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司