專(zhuān)利名稱(chēng)：在存儲(chǔ)器操作期間控制單元電壓的存儲(chǔ)器電路與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器電路，更具體地，涉及具有/利用用于在存儲(chǔ)器操作期 間控制單元電壓的電平移位器的存儲(chǔ)器電路與方法。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)為半導(dǎo)體處理器與計(jì)算機(jī)系統(tǒng)中的關(guān)鍵 組件之一。隨著技術(shù)進(jìn)步以及半導(dǎo)體芯片中的印刷特征變得越來(lái)越小，SRAM 設(shè)計(jì)正在面臨源于每個(gè)SRAM單元中工藝參數(shù)的統(tǒng)計(jì)變化的難題。傳統(tǒng)上， SRAM設(shè)計(jì)依賴(lài)于SRAM單元的對(duì)稱(chēng)性質(zhì)。當(dāng)由于工藝參數(shù)的局部變化而破 壞了對(duì)稱(chēng)性時(shí)，SRAM設(shè)計(jì)變得易受穩(wěn)定性問(wèn)題的影響，其中SRAM單元如 此不均衡，并且作為結(jié)果，不再正確地執(zhí)行讀取或者寫(xiě)入操作的功能。
SRAM設(shè)計(jì)的另一挑戰(zhàn)是跟上不斷增加的操作頻率。隨著技術(shù)進(jìn)步， SRAM單元中的器件變得比先前技術(shù)中的更小。因?yàn)楣に嚰夹g(shù)越新面臨的問(wèn) 題越困難，所以器件性能可能不再以與特征擴(kuò)展相同的速度擴(kuò)展。結(jié)果，較 新工藝技術(shù)中流行的SRAM單元趨向于比先前技術(shù)更弱。這意味著與先前技 術(shù)相比，SRAM性能可能不太好。
人們采用的技術(shù)之一為分離到SRAM陣列以及可能的SRAM陣列外設(shè)的 電源，并且將一個(gè)電源升壓到比其他芯片更高的值。通過(guò)這種方式，SRAM 穩(wěn)定性問(wèn)題減少，并且同時(shí)SRAM設(shè)計(jì)可以提高速度。但是，隨著引入具有 不同電勢(shì)的分離的電源會(huì)出現(xiàn)問(wèn)題。當(dāng)電勢(shì)差足夠小時(shí)，該問(wèn)題可以被忽略。 但是，當(dāng)電勢(shì)差變得足夠大時(shí)，在兩個(gè)電源邊界處的電路可能會(huì)出現(xiàn)故障， 或者可能會(huì)經(jīng)歷諸如過(guò)量泄漏的問(wèn)題。

發(fā)明內(nèi)容
本公開(kāi)處理具有不同電勢(shì)電源的電路的問(wèn)題。即，通過(guò)插入新穎的電平 移位器，處理在不同電源邊界處的電路所經(jīng)受的問(wèn)題。
一種電路與方法，包括由第一供給電壓供電的第一電路以及由第二供給電壓供電的第二電路。電平移位器耦合在第一電路與第二電路之間。該電 平移位器被配置來(lái)根據(jù)輸入信號(hào)選擇用于電路的、包括第一供給電壓與第二 供給電壓之一的供給電壓輸出，其中所述輸入信號(hào)取決于要執(zhí)行的操作與執(zhí) 行該操作的組件中的至少 一個(gè)。
另 一種存儲(chǔ)器電路包括地址解碼器電路，其被配置來(lái)解碼存儲(chǔ)器地址以 激活存儲(chǔ)器單元。該地址解碼器電路具有第一供給電壓。字線(xiàn)驅(qū)動(dòng)器電路被 配置來(lái)根據(jù)所解碼的存儲(chǔ)器地址激活字線(xiàn)。電平移位器被耦合到地址解碼器 電路與字線(xiàn)驅(qū)動(dòng)器電路。該電平移位器被配置來(lái)根據(jù)輸入信號(hào)選擇包括第一 供給電壓與第二供給電壓之一的供給電壓輸出，其中所述輸入信號(hào)取決于要 執(zhí)行的操作與執(zhí)行該操作的組件中的至少 一 個(gè)。
一種選擇性減少功率的方法，包括提供耦合在第一電路與第二電路之 間的電平移位器，其中第一電路由第一供給電壓供電，并且第二電路由第一 供給電壓與第二供給電壓之一供電；以及根據(jù)輸入信號(hào)，利用第一供給電壓 與第二供給電壓之一選擇性地激活第二電路，以在性能與節(jié)能之間平衡。
從以下結(jié)合附圖閱讀的本發(fā)明說(shuō)明性實(shí)施例的詳細(xì)描述，這些以及其他 特征與優(yōu)點(diǎn)將變得更明顯。


本公開(kāi)將在以下參照附圖的優(yōu)選實(shí)施例的描述中提供細(xì)節(jié)，附圖中 圖1為顯示根據(jù)一個(gè)實(shí)施例的SRAM存儲(chǔ)器電路中在各電源域(domain) (例如VDD與VCS)之間的電平移位器的示意圖2為顯示根據(jù)一個(gè)實(shí)施例的具有不同電源電壓的SRAM存儲(chǔ)器電路的 示意圖3為顯示根據(jù)一個(gè)實(shí)施例的具有用于對(duì)差分設(shè)計(jì)的差分輸入的電平移 位器的示意圖4為顯示根據(jù)一個(gè)實(shí)施例的具有自關(guān)閉機(jī)制反饋回路的電平移位器的 示意圖5為顯示根據(jù)一個(gè)實(shí)施例的具有自關(guān)閉機(jī)制反饋回路的電平移位器的 示意圖，其中電平移位器響應(yīng)于局部時(shí)鐘脈沖；
圖6為顯示4艮據(jù)一個(gè)實(shí)施例的具有動(dòng)態(tài)預(yù)充電輸入的電平移位器的示意
圖；圖7為顯示根據(jù)另一個(gè)實(shí)施例的提供和采用電平移位器以在節(jié)能與性能 之間平衡的方框圖；以及
圖8為在半導(dǎo)體設(shè)計(jì)、制造、和/或測(cè)試中使用的設(shè)計(jì)處理的流程圖。
具體實(shí)施例方式
根據(jù)本發(fā)明的原理，為存儲(chǔ)器電路提供電平移位器，其通過(guò)以下工作 當(dāng)要使器件(例如，晶體管)截止時(shí)，將一個(gè)電壓電勢(shì)轉(zhuǎn)換為第二電壓電勢(shì)， 同時(shí)維持柵極到源極電壓差基本等于預(yù)定量(例如，0V)。
當(dāng)柵極到源極電壓的幅度為非零時(shí)，該器件可能開(kāi)始導(dǎo)通，并且電流開(kāi) 始流動(dòng)。當(dāng)所希望的結(jié)果為該器件截止時(shí)，使用非零的柵極到源極電壓，可 能經(jīng)歷漏電流增加，并且功耗隨之增加。
另外，漏電流使得柵極的輸出電壓轉(zhuǎn)變時(shí)間增加。隨著兩個(gè)源極之間的 電壓差增加，輸出節(jié)點(diǎn)將不完全充電/放電。這可能導(dǎo)致對(duì)電壓供給與分布的 更嚴(yán)格的要求，以維持恒定的電壓電勢(shì)。供給電勢(shì)的局部變化將改變常規(guī)電 路的延遲，并且使得硬件以降低的頻率運(yùn)行，以保證正確的操作。
靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)設(shè)計(jì)采用非常大的器件寬度，用于驅(qū)動(dòng) 字線(xiàn)信號(hào)。用于字線(xiàn)驅(qū)動(dòng)器的大器件寬度加重了泄漏(leakage)問(wèn)題，因?yàn)?泄漏量與器件寬度成比例。剛好在器件驅(qū)動(dòng)地址字線(xiàn)信號(hào)到SRAM陣列單元 之前，出現(xiàn)電壓供給邊界。
根據(jù)本發(fā)明的原理，放置電平移位器減輕由具有多于一個(gè)的電壓源導(dǎo)致 的問(wèn)題。此外，大大降低了漏電流與功耗。電平移位器允許陣列字線(xiàn)的電壓 升壓，增加了 SRAM單元中傳輸晶體管(pass transistor)的最大電流。被升 壓的字線(xiàn)增加了陣列的讀取性能，并且當(dāng)擴(kuò)展特征尺寸時(shí)，允許SRAM設(shè)計(jì) 獲得與其他邏輯一樣的性能改進(jìn)。
本公開(kāi)將根據(jù)涉及SRAM存儲(chǔ)器電路的說(shuō)明性示例描述本發(fā)明的原理。 應(yīng)該理解，其他電路與存儲(chǔ)器技術(shù)也可以受益于此處呈現(xiàn)的教導(dǎo)。例如，本 發(fā)明的原理可適用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、閃存、只讀存儲(chǔ)器、處 理器等。
本發(fā)明的實(shí)施例可以釆用全部硬件實(shí)施例、全部軟件實(shí)施例、或者包括 硬件與軟件元件的實(shí)施例的形式。在優(yōu)選實(shí)施例中，本發(fā)明以軟件實(shí)現(xiàn)，其 包括但不限于固件、駐留軟件、微代碼等。例如，本發(fā)明的原理可以并入電路設(shè)計(jì)工具或者電路分析工具。
另外，本發(fā)明可以采用計(jì)算機(jī)程序產(chǎn)品的形式，其可以從提供程序代碼 的計(jì)算機(jī)可用或者計(jì)算機(jī)可讀介質(zhì)訪(fǎng)問(wèn)，用于由計(jì)算機(jī)或者結(jié)合計(jì)算機(jī)或任 何指令執(zhí)行系統(tǒng)使用。對(duì)于本說(shuō)明書(shū)的目的，計(jì)算機(jī)可用或者計(jì)算機(jī)可讀介 質(zhì)可以為任何裝置，其可以包括、存儲(chǔ)、通信、傳播、或者傳輸該程序，以 由指令執(zhí)行系統(tǒng)、裝置、或者器件使用或者與其結(jié)合使用。該介質(zhì)可以為電 的、磁的、光學(xué)的、電磁的、紅外的、或者半導(dǎo)體系統(tǒng)(或者裝置或器件) 或者傳播介質(zhì)。計(jì)算機(jī)可讀介質(zhì)的示例包括半導(dǎo)體或者固態(tài)存儲(chǔ)器、^磁帶、
可移除計(jì)算機(jī)磁盤(pán)、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、硬磁盤(pán) 和光盤(pán)。光盤(pán)的當(dāng)前示例包括致密盤(pán)-只讀存儲(chǔ)器(CD-ROM)、致密盤(pán)-讀/ 寫(xiě)存儲(chǔ)器(CD-R/M)、以及DVD。
適于存儲(chǔ)和/或執(zhí)行程序代碼的數(shù)據(jù)處理系統(tǒng)可以包括至少 一個(gè)通過(guò)系 統(tǒng)總線(xiàn)與存儲(chǔ)器元件直接或者間接耦合的處理器。存儲(chǔ)器元件可以包括在程 序代碼的實(shí)際執(zhí)行期間使用的局部存儲(chǔ)器、大型存儲(chǔ)裝置、以及高速緩沖存 儲(chǔ)器，其提供對(duì)至少某些程序代碼的臨時(shí)存儲(chǔ)，以減少在執(zhí)行期間從大型存 儲(chǔ)裝置檢索代碼的次數(shù)。輸入/輸出或者i/o器件(包括但不限于鍵盤(pán)、顯示 器、定點(diǎn)設(shè)備等)可以直接或通過(guò)中間的I/0控制器耦合到該系統(tǒng)。
也可以將網(wǎng)絡(luò)適配器耦合到該系統(tǒng)，以使數(shù)據(jù)處理系統(tǒng)能夠通過(guò)中間的 私有或者公共網(wǎng)絡(luò)變得耦合到其他數(shù)據(jù)處理系統(tǒng)或遠(yuǎn)程打印機(jī)或者存儲(chǔ)設(shè) 備。調(diào)制解調(diào)器、電纜調(diào)制解調(diào)器、以及以太網(wǎng)卡僅是當(dāng)前可用的網(wǎng)絡(luò)適配 器的幾個(gè)類(lèi)型。
此處描述的電路可以為用于集成電路芯片的設(shè)計(jì)的一部分。芯片設(shè)計(jì)可 以圖形計(jì)算機(jī)編程語(yǔ)言創(chuàng)建，并且存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)介質(zhì)(如盤(pán)、帶、物理 硬驅(qū)動(dòng)器、或者虛擬硬驅(qū)動(dòng)器(如在存儲(chǔ)訪(fǎng)問(wèn)網(wǎng)絡(luò)中))中。如果設(shè)計(jì)者不制 造芯片或者用于制造芯片的光刻掩膜，則設(shè)計(jì)者將作為結(jié)果的設(shè)計(jì)通過(guò)物理 手段(例如，通過(guò)提供存儲(chǔ)該設(shè)計(jì)的存儲(chǔ)介質(zhì)的拷貝)或者電子手段(例如， 通過(guò)因特網(wǎng))直接或者間接地發(fā)送給這種實(shí)體。然后，將所存儲(chǔ)的設(shè)計(jì)轉(zhuǎn)換 為適當(dāng)格式(例如，用于光刻掩膜的制造的圖形數(shù)據(jù)系統(tǒng)II (GDSII)),其典 型地包括要在晶片上形成的當(dāng)前芯片設(shè)計(jì)的多個(gè)拷貝。利用光刻掩膜來(lái)限定 要蝕刻或者以其他方式處理的晶片(和/或其上的層)的區(qū)域。
作為結(jié)果的集成電路芯片可以由制造者以原始晶片的形式(即，作為具有多個(gè)未封裝芯片的單個(gè)晶片)作為棵?；蛘咭苑庋b形式分發(fā)。在后一種情 況下，芯片被安裝在單芯片封裝(如具有附接于母板的引腳的塑料載體，或 者其他較高級(jí)的載體)中、或者在多芯片封裝(如陶瓷載體，其具有表面互 連或者埋入的互連之一或者兩者)中。在任何情況下，芯片然后與其他芯片、
分立電路元件、和/或其他信號(hào)處理器件集成，作為(a)中間產(chǎn)品(如母板) 或者(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以為任何產(chǎn)品，包括集成電路芯片， 其范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤(pán)或其他輸入設(shè)備以及中央 處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。
現(xiàn)在參照附圖，其中相同的標(biāo)記代表相同或者類(lèi)似的元件，首先參照?qǐng)D 1,說(shuō)明性地顯示了在SRAM設(shè)計(jì)100中使用電平移位器的一種實(shí)現(xiàn)。顯示 SRAM設(shè)計(jì)100是用于說(shuō)明性目的；但是，可以采用任何電路或者存儲(chǔ)器技 術(shù)。在所示的示例性實(shí)施例中，在地址解碼器電路104與字線(xiàn)驅(qū)動(dòng)器106之 間采用電平移位器102。這在兩個(gè)電壓電勢(shì)(VDD與VCS)之間提供了清晰 和一致的邊界110。 VDD是用于芯片的通常供給電壓。VCS為交流(alternate ) 電壓供給，其可以服務(wù)SRAM的存儲(chǔ)器元件和字線(xiàn)驅(qū)動(dòng)器，但是不服務(wù)SRAM 內(nèi)的解碼電路與其他支持電路。
用于字線(xiàn)信號(hào)的電平移位器102允許將字線(xiàn)升壓到高于標(biāo)準(zhǔn)邏輯電壓 VDD的電壓電勢(shì)。將電平移位器102置于該位置允許性能與功耗的最優(yōu)平衡， 盡管也可以將電平移位器102置于其他位置。
連接到VCS的電路(如字線(xiàn)驅(qū)動(dòng)器和陣列核心108中的存儲(chǔ)器單元訪(fǎng)問(wèn) 器件)將比連接到VDD的電路消耗更多的功率。但是，使用VCS來(lái)改進(jìn)選 擇性電路性能允許總體芯片級(jí)節(jié)能。代替必須提高越過(guò)整個(gè)芯片的VDD電 壓，可以增加VCS電壓以選擇性地改進(jìn)最慢的電路路徑，而對(duì)總體芯片功耗 僅有最小的影響。
當(dāng)將器件擴(kuò)展到較小的尺寸時(shí)，先進(jìn)技術(shù)中的SRAM單元性能沒(méi)有以與 邏輯門(mén)相同的速度提高。因此SRAM單元性能變?yōu)榭赡芟拗普w芯片性能的因素。
參照?qǐng)D2,由電平移位器(102)提供的字線(xiàn)202上的升壓電壓通過(guò)增加 可以流經(jīng)SRAM單元200的傳輸晶體管204的最大電流，改進(jìn)了讀取性能。 然后，預(yù)充電的位線(xiàn)206將^皮該單元更迅速地4立下，從而減少讀取訪(fǎng)問(wèn)時(shí)間。 單元200的晶體管212與214中存儲(chǔ)的邏輯值對(duì)應(yīng)于VCS的單元電勢(shì)。在讀取操作期間，位線(xiàn)206被充電至較低電勢(shì)VDD，也減少了拉低位線(xiàn)所需的時(shí) 間。
電平移位器通過(guò)以下工作將用于第一組電路的電壓電勢(shì)從用于分離組 電路的第二電壓電勢(shì)隔離。參照?qǐng)D3，顯示了差分電平移位器302,其可以被 并入電路設(shè)計(jì)中。輸入信號(hào)304被分割，以生成真(true )和互補(bǔ)(complement) 信號(hào)(304a、 304b )，并且每個(gè)差分信號(hào)304a與304b分別控制NMOS下拉 器件306與308。差分信號(hào)之一的最大值為VDD。用于PMOS交叉耦合器件 310與312的柵極節(jié)點(diǎn)的高電勢(shì)值從VCS導(dǎo)出。在功能上，交叉耦合PMOS 器件之一 (310或312)保證為完全截止，因此不會(huì)發(fā)生由于部分激活的器件 造成的過(guò)量泄漏。
該差分實(shí)現(xiàn)在生成差分信號(hào)時(shí)具有時(shí)間延遲問(wèn)題。存在最少三個(gè)由電平 移位器路徑中的晶體管造成的柵極延遲。輸出330包括VCS。反相器電路320、 322和324包括PMOS晶體管325與NMOS晶體管327。
參照?qǐng)D4，說(shuō)明性地描述了根據(jù)另一實(shí)施例的自關(guān)閉電平移位器402。電 平移位器402包括單個(gè)輸入404 (不需要差分信號(hào))，其在進(jìn)入VCS域之前被 延遲作為延遲輸入405。反饋控制的VDD上拉棧(stack) 420采用來(lái)自反饋 回路408的反饋來(lái)調(diào)節(jié)輸出信號(hào)406，并且提供分離的器件410來(lái)完成輸出 信號(hào)406到VCS的轉(zhuǎn)變。當(dāng)輸入405為低時(shí)，輸出406初始為VDD,并且 輸出330為低。器件410導(dǎo)通以將輸出406上拉到VCS,并且反饋反相器414 截止晶體管440，該晶體管440從輸出406斷開(kāi)VDD。現(xiàn)在，器件444的柵 極與源極都是VCS。器件444與446形成反相器448。與圖3的設(shè)計(jì)的三個(gè) 延遲相比，電平移位器402的自關(guān)閉實(shí)現(xiàn)僅有兩個(gè)柵極延遲滯后。
參照?qǐng)D5,說(shuō)明性地描述了根據(jù)另一實(shí)施例的另一自關(guān)閉電平移位器 455。電平移位器455包括單個(gè)數(shù)據(jù)輸入462 (不需要差分信號(hào))，其被耦合 到電平移位器455的晶體管棧457。棧457包括晶體管458、 459。根據(jù)局部 時(shí)鐘(lclk)信號(hào)464，啟用或者禁用晶體管458。只有當(dāng)被晶體管458根據(jù) 時(shí)鐘信號(hào)464允許這樣做時(shí)，數(shù)據(jù)460才進(jìn)入VCS域。
該實(shí)施例描述了使用局部時(shí)鐘(lclk)信號(hào)464選通數(shù)據(jù)462。當(dāng)在評(píng)估 模式下lclk 464與數(shù)據(jù)462為"高，，時(shí)，節(jié)點(diǎn)408達(dá)到"低"(節(jié)點(diǎn)408為反饋回 路)。在此之后，反相器472 (VCS為反相器472供電)到字線(xiàn)的輸出330高。 節(jié)點(diǎn)408的低值使晶體管410"導(dǎo)通"。當(dāng)lclk為"低"(備用)時(shí)，那么用于lclk464的輸入節(jié)點(diǎn)為低，并且將所連接的晶體管459"導(dǎo)通"。串聯(lián)晶體管456已 經(jīng)"導(dǎo)通"。這兩個(gè)"導(dǎo)通"的晶體管(458與456)將節(jié)點(diǎn)406預(yù)充電為"高"。 當(dāng)節(jié)點(diǎn)406導(dǎo)通時(shí)，其由晶體管410保持導(dǎo)通，同時(shí)反饋晶體管456被截止。 這允許更高的VDD-VCS差。
反饋控制的VDD上拉棧457采用來(lái)自反饋回路節(jié)點(diǎn)408的反饋來(lái)調(diào)節(jié)輸 出信號(hào)406，并且提供器件410來(lái)將輸出信號(hào)406保持到VCS。當(dāng)輸入數(shù)據(jù) 462為低時(shí)，輸出406初始為VDD,而輸出330為低。器件410導(dǎo)通以將輸 出406上拉到VCS,并且反相器449截止晶體管456，該晶體管456將VDD 從輸出406斷開(kāi)。現(xiàn)在，器件470的柵極與源極都是VCS。電平移位器452 的自關(guān)閉實(shí)現(xiàn)有三個(gè)柵極延遲滯后。應(yīng)該理解此處描述的根據(jù)本發(fā)明原理的 任何實(shí)施例都可以被改變以具有用來(lái)啟用/禁用到電平移位器的輸入的時(shí)鐘 信號(hào)464。
參照?qǐng)D6，說(shuō)明性地顯示了電平移位器502的動(dòng)態(tài)實(shí)現(xiàn)。電平移位器502 的動(dòng)態(tài)實(shí)現(xiàn)包括作為時(shí)鐘的precharge_vcs信號(hào)510。輸入信號(hào)504可以是靜 態(tài)的或者脈沖的，其使輸入405為靜態(tài)的或者脈沖的。
precharge—vcs信號(hào)510由反相器321與323延遲，以提供預(yù)充電信號(hào)512 給晶體管514與516。晶體管514與516根據(jù)預(yù)充電信號(hào)512以及晶體管518 上的輸入信號(hào)405控制輸出520。提供器件410來(lái)完成輸出信號(hào)520到VCS 的轉(zhuǎn)變。
存在兩個(gè)延遲滯后，但是動(dòng)態(tài)實(shí)現(xiàn)減少了內(nèi)部電容性加載，導(dǎo)致與先前 實(shí)現(xiàn)相比更快的電路。precharge—vcs信號(hào)510應(yīng)該從VCS導(dǎo)出，因此可以實(shí) 現(xiàn)第二電平移位器(未顯示)以生成該信號(hào)。
參照?qǐng)D7，說(shuō)明性地描述了用于選擇性減少功率的方法。在塊602中， 提供電平移位器并且將其耦合在第一電路與第二電路之間，其中第一電路由 第一供給電壓供電，而第二電路由第一供給電壓與第二供給電壓之一供電。 在塊604中，根據(jù)輸入信號(hào)，用第一供給電壓與第二供給電壓之一選擇性地 激活第二電路，以在性能與節(jié)能之間平衡。
第二電路的選擇性激活可以包括在塊606中，釆用自關(guān)閉反饋回路以 在第一供給電壓與第二供給電壓之間選擇，或者采用預(yù)充電信號(hào)以選通輸入 信號(hào)，從而執(zhí)行供給電壓輸出的選擇。在塊608中，第二電路可以包括字線(xiàn) 驅(qū)動(dòng)器，并且可以執(zhí)行存儲(chǔ)器操作期間的字線(xiàn)升壓。在一個(gè)實(shí)施例中，電平移位器可以輸入字或位，以便選擇性地控制到多 個(gè)不同電路的供給功率。例如，在第一條件下，可能需要全部功率，所以可
以用VDD為所有電路供電。在第二條件下，可能需要升壓功率，以便對(duì)組件 過(guò)充電。在該情況下，可以為特定電路采用VCS。在另一條件下，可以采用 小于VDD的供給電壓以減少功耗。
到電平移位器的輸入可以包括條件的指示，使得可以在塊610中達(dá)到性 能與節(jié)能之間的平衡。
參照?qǐng)D8,顯示了用于例如半導(dǎo)體設(shè)計(jì)、制造、和/或測(cè)試的示例性設(shè)計(jì) 流程900的方框圖。設(shè)計(jì)流程卯0可以取決于所設(shè)計(jì)的集成電路(IC)的類(lèi) 型而變化。例如，用于構(gòu)造專(zhuān)用IC (ASIC)的設(shè)計(jì)流程900可能不同于用于 設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900。設(shè)計(jì)結(jié)構(gòu)920優(yōu)選地為到設(shè)計(jì)處理910的輸 入，并且可能來(lái)自IP供應(yīng)商、核心開(kāi)發(fā)商、或者其他設(shè)計(jì)公司，或者可以由 設(shè)計(jì)流程的操作者生成，或者從其他來(lái)源生成。設(shè)計(jì)結(jié)構(gòu)920包括以圖表或 HDL (硬件描述語(yǔ)言，例如Verilog、 VHDL、 C等等)的形式如圖3-6所示 的本發(fā)明的實(shí)施例。設(shè)計(jì)結(jié)構(gòu)920可以被包括在一個(gè)或多個(gè)機(jī)器可讀介質(zhì)上。 例如，設(shè)計(jì)結(jié)構(gòu)920可以為如圖3-6所示的本發(fā)明的實(shí)施例的文本文件或者 圖形表示。設(shè)計(jì)處理910優(yōu)選地合成(或者轉(zhuǎn)換)如圖3-6所示的本發(fā)明的 實(shí)施例為網(wǎng)表(netlist) 980,其中網(wǎng)表980為例如布線(xiàn)、晶體管、邏輯門(mén)、 控制電路、1/0、模型等的列表，其描述到集成電路設(shè)計(jì)中其他元件和電路的 連接，并且被記錄在至少一個(gè)機(jī)器可讀介質(zhì)之上。這可以為疊代處理，其中 依賴(lài)于電路的設(shè)計(jì)規(guī)范以及參數(shù)，網(wǎng)表980被重新合成一次或多次。
設(shè)計(jì)處理910可以包括使用多種輸入；例如來(lái)自庫(kù)元件930的輸入，對(duì) 于給定的制造技術(shù)(例如不同的技術(shù)節(jié)點(diǎn)，32nm、 45nm、 90nm等等)，庫(kù)元 件930可能裝有一組常用元件、電路、以及器件，其包括模型、布線(xiàn)圖、以 及符號(hào)表示；以及來(lái)自設(shè)計(jì)規(guī)范940、特性數(shù)據(jù)950、驗(yàn)證數(shù)據(jù)960、設(shè)計(jì)規(guī) 則970、以及測(cè)試數(shù)據(jù)文件985 (其可以包括測(cè)試模式以及其他測(cè)試信息)的 輸入。設(shè)計(jì)處理910還可以包括例如標(biāo)準(zhǔn)電路設(shè)計(jì)處理，如時(shí)序分析、驗(yàn)證、 設(shè)計(jì)規(guī)則檢查、位置與路線(xiàn)操作等。集成電路設(shè)計(jì)領(lǐng)域的普通技術(shù)人員可以 理解在不偏離本發(fā)明的范圍與精神的情況下用于設(shè)計(jì)處理910的可能的電子 設(shè)計(jì)自動(dòng)化工具以及應(yīng)用的范圍。本發(fā)明的設(shè)計(jì)結(jié)構(gòu)不限于任何特定設(shè)計(jì)流 程。優(yōu)選地，設(shè)計(jì)處理910將如圖3-6所示的本發(fā)明的實(shí)施例連同任何附加 的集成電路設(shè)計(jì)或者數(shù)據(jù)(如果適用的話(huà)) 一起轉(zhuǎn)換為第二設(shè)計(jì)結(jié)構(gòu)990。 設(shè)計(jì)結(jié)構(gòu)990以用于交換集成電路的布線(xiàn)數(shù)據(jù)的數(shù)據(jù)格式和/或符號(hào)數(shù)據(jù)格式 (例如，存儲(chǔ)在GDSII ( GDS2 )、 GL1、 OASIS、映射文件中的信息、或者用 來(lái)存儲(chǔ)這種設(shè)計(jì)結(jié)構(gòu)的任何其他適當(dāng)格式)駐留在存儲(chǔ)介質(zhì)之上。設(shè)計(jì)結(jié)構(gòu) 990可以包括諸如以下的信息，例如符號(hào)數(shù)據(jù)、映射文件、測(cè)試數(shù)據(jù)文件、 設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、布線(xiàn)參數(shù)、配線(xiàn)、金屬層、通路、形狀、用于通 過(guò)生產(chǎn)線(xiàn)路由的數(shù)據(jù)、以及半導(dǎo)體制造商生產(chǎn)如圖3-6所示的本發(fā)明的實(shí)施 例所需的任何其他數(shù)據(jù)。然后，設(shè)計(jì)結(jié)構(gòu)990可以行進(jìn)到階段995，其中例 如設(shè)計(jì)結(jié)構(gòu)990:行進(jìn)到產(chǎn)品定案(tape-out)、發(fā)放到制造、發(fā)放給掩膜廠(chǎng)、送 往另一設(shè)計(jì)室、送回給客戶(hù)等。
已經(jīng)描述了電平移位器的優(yōu)選實(shí)施例以及升壓字線(xiàn)電壓與存儲(chǔ)器單元性 能的方法(其意在說(shuō)明而不是限定)，應(yīng)該注意，本領(lǐng)域技術(shù)人員在以上教導(dǎo) 之下可以進(jìn)行修改與變化。因此應(yīng)該理解，可能對(duì)所公開(kāi)的特定實(shí)施例進(jìn)行
權(quán)利要求所概括的本發(fā)明的范圍與精神內(nèi)的改變。已經(jīng)用專(zhuān)利法所要求的細(xì) 節(jié)與具體情況如此描述了本發(fā)明的各方面，在權(quán)利要求中列出本專(zhuān)利所主張
以及期望保護(hù)的內(nèi)容。
權(quán)利要求
1. 一種存儲(chǔ)器電路，包括由第一供給電壓供電的第一電路以及由第二供給電壓供電的第二電路；以及耦合在第一電路與第二電路之間的電平移位器，該電平移位器被配置來(lái)根據(jù)輸入信號(hào)選擇用于電路的、包括第一供給電壓與第二供給電壓之一的供給電壓輸出，其中所述輸入信號(hào)依賴(lài)于要執(zhí)行的操作與執(zhí)行該操作的組件中的至少一個(gè)。
2. 如權(quán)利要求l所述的電路，其中所述電平移位器包括差分電路。
3. 如權(quán)利要求l所述的電路，其中所述電平移位器包括自關(guān)閉機(jī)制以選 擇所述供給電壓輸出。
4. 如權(quán)利要求3所述的電路，其中所述自關(guān)閉機(jī)制包括來(lái)自被配置來(lái)激 活所述供給電壓輸出的輸出的反饋回路。
5. 如權(quán)利要求4所述的電路，其中所述反饋回路包括被配置來(lái)輔助各供 給電壓之間的轉(zhuǎn)變的分離器件。
6. 如權(quán)利要求l所述的電路，其中所述電平移位器包括預(yù)充電輸入，其 中采用預(yù)充電信號(hào)來(lái)選通所述輸入信號(hào)，以執(zhí)行供給電壓輸出的選#^。
7. 如權(quán)利要求6所述的電路，還包括被配置來(lái)輔助供給電壓之間的轉(zhuǎn)變 的分離器件。
8. 如權(quán)利要求l所述的電路，其中要執(zhí)行的操作包括讀取與寫(xiě)入操作之 一，并且執(zhí)行該操作的組件包括存儲(chǔ)器器件的字線(xiàn)。
9. 如權(quán)利要求l所述的電路，其中第一供給電壓與第二供給電壓之一包 括字線(xiàn)升壓電壓。
10. 如權(quán)利要求l所述的電路，還包括被配置來(lái)通過(guò)采用時(shí)鐘信號(hào)啟用 到所述電平移位器的輸入的器件。
11. 一種存儲(chǔ)器電路，包括地址解碼器電路，被配置來(lái)解碼存儲(chǔ)器地址以激活各存儲(chǔ)器單元，所述 地址解碼器電路具有第一供給電壓；字線(xiàn)驅(qū)動(dòng)器電路，被配置來(lái)根據(jù)所解碼的存儲(chǔ)器地址激活字線(xiàn)；以及 耦合到所述地址解碼器電路與所述字線(xiàn)驅(qū)動(dòng)器電路的電平移位器，該電平移位器被配置來(lái)根據(jù)輸入信號(hào)選擇包括第一供給電壓與第二供給電壓之一 的供給電壓輸出，其中所述輸入信號(hào)依賴(lài)于要執(zhí)行的操作與執(zhí)行該操作的組 件中的至少一個(gè)。
12. 如權(quán)利要求11所述的電路，其中所述電平移位器包括自關(guān)閉機(jī)制， 該自關(guān)閉機(jī)制包括來(lái)自被配置來(lái)激活所述供給電壓輸出的輸出的反饋回路， 并且該反饋回路包括被配置來(lái)輔助各供給電壓之間的轉(zhuǎn)變的分離器件。
13. 如權(quán)利要求11所述的電路，其中所述電平移位器包括預(yù)充電輸入， 其中采用預(yù)充電信號(hào)來(lái)選通所述輸入信號(hào)，以執(zhí)行供給電壓輸出的選擇。
14. 如權(quán)利要求11所述的電路，其中要執(zhí)行的操作包括讀取與寫(xiě)入操作 之一 ，并且所述執(zhí)行該操作的組件包括存儲(chǔ)器器件的字線(xiàn)。
15. 如權(quán)利要求11所述的電路，還包括被配置來(lái)通過(guò)釆用時(shí)鐘信號(hào)啟用 到所述電平移位器的輸入的器件。
16. —種用于選擇性減少功率的方法，包括提供耦合在第一電路與第二電路之間的電平移位器，其中所述第一電路 由第一供給電壓供電，并且所述第二電路由所述第一供給電壓與第二供給電 壓之一供電；以及根據(jù)輸入信號(hào)，利用所述第一供給電壓與所述第二供給電壓之一選擇性 地激活所述第二電路，以便在性能與節(jié)能之間平衡。
17. 如權(quán)利要求16所述的方法，其中選擇性地激活所述第二電路包括采 用自關(guān)閉反饋回路，以便在所述第一供給電壓與所述第二供給電壓之間選擇。
18. 如權(quán)利要求16所述的方法，其中選擇性地激活所述第二電路包括采 用預(yù)充電信號(hào)來(lái)選通所述輸入信號(hào)，以便選擇供給電壓輸出。
19. 如權(quán)利要求16所述的方法，其中所述第二電路包括字線(xiàn)驅(qū)動(dòng)器，并 且所述方法還包括在存儲(chǔ)器操作期間執(zhí)行字線(xiàn)升壓。
20. 如權(quán)利要求16所述的方法，其中選擇性地激活所述第二電路包括釆 用時(shí)鐘信號(hào)來(lái)選通所述輸入信號(hào)，以便選擇供給電壓輸出。
全文摘要
一種電路與方法，包括由第一供給電壓供電的第一電路以及由第二供給電壓供電的第二電路。在第一電路與第二電路之間耦合電平移位器。該電平移位器被配置來(lái)根據(jù)輸入信號(hào)選擇用于電路的、包括第一供給電壓與第二供給電壓之一供給電壓輸出，其中所述輸入信號(hào)依賴(lài)于要執(zhí)行的操作與執(zhí)行該操作的組件中的至少一個(gè)。
文檔編號(hào)G11C5/14GK101430922SQ20081016987
公開(kāi)日2009年5月13日 申請(qǐng)日期2008年10月10日 優(yōu)先權(quán)日2007年11月6日
發(fā)明者于爾根·皮爾, 拉吉夫·V·喬什, 斯科特·R·科蒂爾, 董祥厚, 高橋修 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司