專(zhuān)利名稱(chēng)：快閃存儲(chǔ)器識(shí)別方法、識(shí)別裝置、芯片控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器領(lǐng)域，特別地，涉及一種快閃存儲(chǔ)器識(shí)別方法、識(shí) 別裝置、芯片控制器。
背景技術(shù)：
NAND型快閃存儲(chǔ)器(NAND FLASH)是一種可在線(xiàn)進(jìn)行電擦寫(xiě)的非易 失半導(dǎo)體存儲(chǔ)器，具有擦寫(xiě)速度快、低功耗、大容量、低成本等優(yōu)點(diǎn)，廣泛應(yīng) 用于MP3、 MP4、手機(jī)、數(shù)碼照相機(jī)、攝像機(jī)等電子產(chǎn)品中。NAND FLASH 芯片通過(guò)NAND FLASH控制器寫(xiě)入、讀取數(shù)據(jù)，NAND FLASH控制器傳送 到NAND FLASH芯片的數(shù)據(jù)包括地址數(shù)據(jù)、命令數(shù)據(jù)和信息數(shù)據(jù)?，F(xiàn)有的 NAND FLASH控制器通過(guò)內(nèi)部數(shù)據(jù)傳輸通道，將地址和命令數(shù)據(jù)、及信息數(shù) 據(jù)傳送到NAND FLASH存儲(chǔ)器。
參閱圖l,為現(xiàn)有的NAND FLASH系統(tǒng)結(jié)構(gòu)示意圖，包括系統(tǒng)總線(xiàn)10、 位于NANDF LASH控制器內(nèi)部的總線(xiàn)時(shí)序接口 11、內(nèi)部數(shù)據(jù)傳輸通道12、 命令數(shù)據(jù)解碼器13、FLASH時(shí)序發(fā)生器14、NANDFLASH接口 15以及NAND FLASH存儲(chǔ)器16。總線(xiàn)時(shí)序接口 11將接收到的系統(tǒng)總線(xiàn)IO傳送的數(shù)據(jù)通過(guò) 內(nèi)部數(shù)據(jù)通道12直接傳送至FLASH時(shí)序發(fā)生器14, FLASH時(shí)序發(fā)生器14 將系統(tǒng)總線(xiàn)時(shí)序轉(zhuǎn)換為NAND FLASH存儲(chǔ)器時(shí)序，并通過(guò)NAND FLASH接 口 15,傳送該數(shù)據(jù)到NAND FLASH存儲(chǔ)器16。在NAND FLASH的使用過(guò) 程中，如果NAND FLASH控制器不能獲取NAND FLASH存儲(chǔ)器時(shí)序，將直 接影響FLASH存儲(chǔ)器數(shù)據(jù)的傳輸。
并且，上述數(shù)據(jù)包括地址數(shù)據(jù)、命令數(shù)據(jù)和信息數(shù)據(jù)，命令數(shù)據(jù)在內(nèi)部數(shù) 據(jù)通道12上傳輸時(shí)，需要命令數(shù)據(jù)解碼器13對(duì)命令數(shù)據(jù)進(jìn)行解析，從而，轉(zhuǎn) 換為FLASH存儲(chǔ)器16可以執(zhí)行的數(shù)據(jù)。并且，命令數(shù)據(jù)解析的前提是控 制器能夠可以確定FLASH存儲(chǔ)器16的命令轉(zhuǎn)換信息，包括大、小頁(yè)面類(lèi)型、 壞塊標(biāo)記位、容量大小等。
但是，由于NANDFLASH生產(chǎn)廠商非常多，不同廠商的產(chǎn)品的芯片時(shí)序、命令轉(zhuǎn)換信息等關(guān)鍵參數(shù)并不相同，為了兼容不同的FLASH存儲(chǔ)器，需要芯 片控制器根據(jù)具體的FLASH存儲(chǔ)器，獲取與之連接芯片的各個(gè)關(guān)鍵參數(shù)，從 而解析出能夠?yàn)镕LASH存儲(chǔ)器所接收的命令，并且以FLASH存儲(chǔ)器接口相 應(yīng)的傳輸速度發(fā)送數(shù)據(jù)。
針對(duì)這一問(wèn)題，通常的做法是，廠家用戶(hù)預(yù)先將多個(gè)FLASH存儲(chǔ)器對(duì)應(yīng) 各個(gè)關(guān)lt參數(shù)等存儲(chǔ)在數(shù)據(jù)解碼器13中，在工作時(shí)，命令數(shù)據(jù)解碼器13根據(jù) 芯片控制器所連接的FLASH存儲(chǔ)器類(lèi)型，尋找對(duì)應(yīng)的命令轉(zhuǎn)換信息，完成對(duì) 命令數(shù)據(jù)的解析，并且將解析的命令數(shù)據(jù)按照芯片的速度時(shí)序發(fā)送數(shù)據(jù)。
但是，這種方式的缺點(diǎn)是，命令數(shù)據(jù)解碼器13可預(yù)先存儲(chǔ)的關(guān)鍵參數(shù)非 常有限，很難把所有廠商生產(chǎn)的FLASH存儲(chǔ)器的轉(zhuǎn)換信息都包括，并且， FLASH存儲(chǔ)器更新的速度很快，如果控制器中沒(méi)有新產(chǎn)品的對(duì)應(yīng)的配置信 息，該FLASH存儲(chǔ)器將無(wú)法使用。
有鑒于此，需要本領(lǐng)域技術(shù)人員迫切解決的一個(gè)技術(shù)問(wèn)題就是提供一種 FLASH存儲(chǔ)器的識(shí)別方法，基于該方法，芯片控制器能夠分析與之連接的各 種FLASH存儲(chǔ)器的關(guān)鍵參數(shù)，從而實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器的控制。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種FLASH存儲(chǔ)器的識(shí)別方法，基 于該方法，芯片控制器能夠分析與之連接的各種FLASH存儲(chǔ)器的關(guān)鍵參數(shù)， 從而實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器的控制。
為了解決上述問(wèn)題，本發(fā)明公開(kāi)了一種快閃存儲(chǔ)器識(shí)別方法，所述方法在 快閃存儲(chǔ)器上電復(fù)位后，執(zhí)行如下步驟向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令， 并檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小 頁(yè)面類(lèi)型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；應(yīng)
標(biāo)記出壞塊位置；分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè)試，并分析 測(cè)試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地 址，并向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存 儲(chǔ)器容量；以及，存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、存儲(chǔ)器容量的參數(shù)值。
優(yōu)選地，獲取該快閃存儲(chǔ)器的速度時(shí)序進(jìn)一步包括如下步驟不同頻率的 速度時(shí)序讀寫(xiě)測(cè)試、中間頻率的速度時(shí)序讀寫(xiě)測(cè)試、重新確定兩相鄰頻率的速 度時(shí)序。其中，
不同頻率的速度時(shí)序讀寫(xiě)測(cè)試為應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，兩相鄰頻率的 速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試成功，而大頻 率速度時(shí)序的測(cè)試失敗，則執(zhí)行中間頻率的速度時(shí)序讀寫(xiě)測(cè)試的步驟；
中間頻率的速度時(shí)序讀寫(xiě)測(cè)試為以所述兩相鄰頻率和的均值作為中間頻 率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則依據(jù) 所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則執(zhí)行重新確定兩 相鄰頻率的速度時(shí)序的步驟；
重新確定兩相鄰頻率的速度時(shí)序?yàn)橐运鲂☆l率速度時(shí)序、中間頻率的速 速時(shí)序作為兩相鄰頻率的速度時(shí)序，并返回中間頻率的速度時(shí)序讀寫(xiě)測(cè)試的步 驟。
優(yōu)選地，所述測(cè)試容量地址為2冪指數(shù)，并且，確定所述快閃存儲(chǔ)器的容 量進(jìn)一步包括向所述多個(gè)測(cè)試容量地址中的兩相鄰地址發(fā)出寫(xiě)指令后，若其 中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)容量。
優(yōu)選地，所述讀寫(xiě)時(shí)序由不同頻率的時(shí)鐘所產(chǎn)生。
依據(jù)本發(fā)明另一實(shí)施例，還公開(kāi)了一種快閃存儲(chǔ)器識(shí)別裝置，所述快閃存 儲(chǔ)器包括讀命令類(lèi)型判斷模塊、壞塊位置確定模塊、速度時(shí)序獲取模塊、存 儲(chǔ)器容量確定模塊以及參數(shù)值存儲(chǔ)模塊。
其中，讀命令類(lèi)型判斷模塊用于向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并 檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè) 面類(lèi)型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；壞塊
器的壞塊讀取測(cè)試，并標(biāo)記出壞塊的位置；速度時(shí)序獲取模塊用于分別應(yīng)用多 個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè)試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速
度時(shí)序；存儲(chǔ)器容量確定模塊用于預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址，并向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器
容量；以及，參數(shù)值存儲(chǔ)模塊用于存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞 塊位置、存儲(chǔ)器容量的參數(shù)值。
優(yōu)選地，所述速度時(shí)序獲取模塊進(jìn)一步包括不同頻率的速度時(shí)序讀寫(xiě)測(cè) 試單元、中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元以及重新確定兩相鄰頻率的速度時(shí) 序單元。
其中，不同頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，
兩相鄰頻率的速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試
成功，而大頻率速度時(shí)序的測(cè)試失敗，則選通中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單 元;中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于以所述兩相鄰頻率的均值作為中間
頻率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則依 據(jù)所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則選通重新確定 兩相鄰頻率的速度時(shí)序單元；重新確定兩相鄰頻率的速度時(shí)序單元用于以所述 小頻率速度時(shí)序、中間頻率的速速時(shí)序作為兩相鄰頻率的速度時(shí)序，并選通中 間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元。
優(yōu)選地，所述測(cè)試容量地址為2指數(shù)冪，并且，所述存儲(chǔ)器容量確定才莫塊
進(jìn)一步包括寫(xiě)指令發(fā)出單元、檢測(cè)單元。
其中，寫(xiě)指令發(fā)出單元用于分別向所述多個(gè)測(cè)試容量地址中的兩相鄰地址
發(fā)出寫(xiě)指令；檢測(cè)單元用于判斷針對(duì)于所述兩相鄰地址的寫(xiě)指令是否執(zhí)行成
功，若其中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)器容量。
優(yōu)選地，所述讀寫(xiě)時(shí)序由不同頻率的時(shí)鐘所產(chǎn)生。
依據(jù)本發(fā)明另一實(shí)施例，還公開(kāi)了一種芯片控制器，所述芯片控制器包括 快閃存儲(chǔ)器識(shí)別裝置，所述快閃存儲(chǔ)器識(shí)別裝置包括讀命令類(lèi)型判斷模塊、 壞塊位置確定模塊、速度時(shí)序獲取模塊、存儲(chǔ)器容量確定模塊以及參數(shù)值存儲(chǔ) 模塊。
其中，讀命令類(lèi)型判斷模塊用于向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并 檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè)面類(lèi)型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；壞塊 位置確定模塊用于應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行所述快閃存儲(chǔ) 器的壞塊讀取測(cè)試，并標(biāo)記出壞塊的位置；速度時(shí)序獲取模塊用于分別應(yīng)用多 個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè)試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速
度時(shí)序；存儲(chǔ)器容量確定沖莫塊用于預(yù)置所迷快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址， 并向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器 容量；以及，參數(shù)值存儲(chǔ)模塊用于存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞 塊位置、存儲(chǔ)器容量的參數(shù)值。
優(yōu)選地，所述速度時(shí)序獲取模塊進(jìn)一步包括:不同頻率的速度時(shí)序讀寫(xiě)測(cè) 試單元、中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元以及重新確定兩相鄰頻率的速度時(shí) 序單元。
其中，不同頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中， 兩相鄰頻率的速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試 成功，而大頻率速度時(shí)序的測(cè)試失敗，則選通中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單
頻率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則依 據(jù)所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則選通重新確定 兩相鄰頻率的速度時(shí)序單元；重新確定兩相鄰頻率的速度時(shí)序單元用于以所述 小頻率速度時(shí)序、中間頻率的速速時(shí)序作為兩相鄰頻率的速度時(shí)序，并選通中 間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
在控制芯片的數(shù)據(jù)解碼器中沒(méi)有存儲(chǔ)與芯片控制器相連接的、FLASH存 儲(chǔ)器關(guān)鍵參數(shù)的情況下，通過(guò)測(cè)試的方法，自適應(yīng)地獲取FLASH存儲(chǔ)器的多 個(gè)關(guān)鍵參數(shù)，從而，控制芯片能夠依據(jù)關(guān)鍵參數(shù)實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器的控制。


圖1現(xiàn)有技術(shù)中的NAND FLASH系統(tǒng)結(jié)構(gòu)示意圖2是根據(jù)本發(fā)明快閃存儲(chǔ)器識(shí)別方法實(shí)施例的流程圖3是根據(jù)本發(fā)明獲取快閃存儲(chǔ)器速度時(shí)序的實(shí)施例的流程圖；圖4是根據(jù)本發(fā)明快閃存儲(chǔ)器識(shí)別裝置的結(jié)構(gòu)示意圖5是^f艮據(jù)本發(fā)明包括有識(shí)別裝置的控制芯片結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
參照?qǐng)D2，示出了根據(jù)本發(fā)明快閃存儲(chǔ)器識(shí)別方法實(shí)施例的流程圖，在所 述快閃存儲(chǔ)器上電復(fù)位后，執(zhí)行如下步驟
步驟201:向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并檢測(cè)該指令是否執(zhí)行， 若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè)面類(lèi)型；若否,則確定 所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；
步驟202:應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行所述快閃存儲(chǔ)器的 壞塊讀取測(cè)試，并標(biāo)記出壞塊位置；
步驟203:分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè)試，并分析測(cè) 試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；
步驟204:預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址，并向所述測(cè)試容量 地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器容量；以及，
步驟205:存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、存儲(chǔ)器容 量的參數(shù)值。
下面具體解釋步驟201: NAND FLASH小頁(yè)面類(lèi)型的讀命令只需要一個(gè) 機(jī)器周期的一段讀指令，外加地址；而大頁(yè)面類(lèi)型的讀指令需要兩個(gè)機(jī)器周期 的兩段讀指令，外加地址。因此使用小頁(yè)面讀命令可以區(qū)分大小頁(yè)面類(lèi)型。在 具體執(zhí)行時(shí)，向快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，然后檢測(cè)該指令是否馬上執(zhí)行
若該快閃存儲(chǔ)器支持的是小頁(yè)面讀指令，那么，該指令將馬上^皮執(zhí)行，若 該快閃存儲(chǔ)器支持的是大頁(yè)面讀指令，則當(dāng)該快閃存儲(chǔ)器接收到小頁(yè)面讀指令 時(shí)，只接收到了一個(gè)機(jī)器周期的一段指令，存儲(chǔ)器會(huì)繼續(xù)等待第二個(gè)機(jī)器周期 的另 一段指令,也就是說(shuō)，小頁(yè)面讀指令不能啟動(dòng)快閃存儲(chǔ)器進(jìn)行命令的讀取, 因此，該小頁(yè)面讀指令將不會(huì)被執(zhí)行。通過(guò)小頁(yè)面讀指令的執(zhí)行結(jié)果，就可以 判斷該快閃存儲(chǔ)器能夠支持的讀命令類(lèi)型。在這里，需要著重說(shuō)明的是在上面所描述的用于獲取各個(gè)參數(shù)的多個(gè)步 驟中，步驟201—定是最先執(zhí)行，即，確定所述快閃存儲(chǔ)器所支持的讀命令類(lèi) 型為大頁(yè)面類(lèi)型或者是小頁(yè)面類(lèi)型是最作為獲取其他關(guān)鍵參數(shù)的前提，只有這 個(gè)參數(shù)確定了，才能夠依據(jù)這個(gè)參數(shù)，發(fā)出正確的指令，進(jìn)行其他參數(shù)的確定。
但是，步驟202、步驟203、步驟204的執(zhí)行并沒(méi)有時(shí)間先后的限制，也 就是說(shuō)，壞塊位置參數(shù)、存儲(chǔ)器速度時(shí)序參數(shù)以及快閃存儲(chǔ)器容量參數(shù)之間的 確定沒(méi)有彼此間的依賴(lài)關(guān)系。本發(fā)明在此描述的順序只是執(zhí)行中的一種情況， 本發(fā)明對(duì)此并不做限定。
參照?qǐng)D3,示出了根據(jù)本發(fā)明獲取快閃存儲(chǔ)器速度時(shí)序的實(shí)施例的流程圖， 包括如下步驟
步驟301:對(duì)不同頻率的速度時(shí)序進(jìn)行讀寫(xiě)測(cè)試。
步驟302:在多個(gè)不同頻率的速度時(shí)序中，判斷兩相鄰頻率的速度時(shí)序進(jìn) 行測(cè)試時(shí)，是否相對(duì)較小的速度時(shí)序讀寫(xiě)成功，而相對(duì)較大頻率的速度時(shí)序讀 寫(xiě)失敗？若不是這種情況，則返回執(zhí)行步驟301;若是這種情況，則執(zhí)行步驟 303。
步驟303:對(duì)中間頻率的速度時(shí)序進(jìn)行讀寫(xiě)測(cè)試。
在一個(gè)實(shí)施例中，以所述兩相鄰頻率和的均值作為中間頻率。當(dāng)然，實(shí)際 中，可以?xún)上噜忣l率之間的任何一個(gè)值作為中間頻率，本發(fā)明在此不喉支任何限 定，均值只是其中的一種實(shí)施方式。
步驟304:判斷中間頻率的速度時(shí)序是否讀寫(xiě)成功？若成功，執(zhí)行步驟 305,若失敗，執(zhí)行步驟306。
步驟305:將中間頻率的速度時(shí)序作為快閃存儲(chǔ)器的速度時(shí)序。
步驟306:重新確定兩相鄰頻率的速度時(shí)序，并返回執(zhí)行步驟303。
下面結(jié)合一個(gè)實(shí)例詳細(xì)說(shuō)明獲取快閃存儲(chǔ)器速度時(shí)序的方法。 假設(shè)有多個(gè)由不同頻率的時(shí)鐘所產(chǎn)生讀寫(xiě)時(shí)序，分別為& 、 f2..... d、
fn、 fn+1...，并且，f!〈f2〈…〈fn.i〈fn〈fn+,…，其中，f^、 fn為兩相鄰頻率的 速度時(shí)序。首先，分別應(yīng)用上述多個(gè)讀寫(xiě)時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，在這里，所述
的讀寫(xiě)測(cè)試的過(guò)程是這樣的首先對(duì)存儲(chǔ)器進(jìn)行寫(xiě)操作，然后，將寫(xiě)的內(nèi)容讀 出來(lái)，若讀出的內(nèi)容與寫(xiě)的內(nèi)容相同，則測(cè)試成功，否則，測(cè)試失敗。
在測(cè)試的過(guò)程中， 一定會(huì)出現(xiàn)這樣的情況，即以f！ 、 f2..... fn-!的讀寫(xiě)
時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試時(shí)，測(cè)試結(jié)果都是成功，而以fn讀寫(xiě)時(shí)序進(jìn)行存儲(chǔ)
器的讀寫(xiě)測(cè)試時(shí)，測(cè)試結(jié)果失敗，此時(shí)，可以確定FLASH存儲(chǔ)器的能夠支持
的速度時(shí)序一定介于d、 fn之間；
接下來(lái)，以f^、 fn之間的中間頻率的速度時(shí)序進(jìn)行讀寫(xiě)測(cè)試，例如d為
100Hz、 fn為200Hz，則以150Hz的速度時(shí)序進(jìn)行讀寫(xiě)測(cè)試
若測(cè)試成功，則依據(jù)150 Hz的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序， 一種情 況是，以150 Hz的速度時(shí)序作為存儲(chǔ)器的速度時(shí)序，另一種情況是，以稍小 于150Hz的速度時(shí)序作為存儲(chǔ)器的速度時(shí)序。因?yàn)閷?shí)際上，小于150Hz的速 度時(shí)序都可以得到存儲(chǔ)器的支持；
若測(cè)試失敗，則以100Hz、 150Hz重新確定兩相鄰頻率的速度時(shí)序，并以 該兩相鄰頻率和的均值125 Hz作為中間頻率，應(yīng)用該125 Hz的速度時(shí)序?qū)Υ?儲(chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則依據(jù)125 Hz的速度時(shí)序確定存儲(chǔ)器的速 度時(shí)序。若測(cè)試失敗，則與上述過(guò)程類(lèi)似，重復(fù)上述過(guò)程，直到找到能夠正確 讀寫(xiě)的速度時(shí)序。
另外，在確定所述存儲(chǔ)器的容量時(shí)，其中的測(cè)試容量地址為2指數(shù)冪，這 樣取的原因是，由于FLASAH存儲(chǔ)器的容量都是2的指數(shù)冪，例如，1G大小 的存儲(chǔ)器為2的30次方，4G大小的存儲(chǔ)器為2的32次方。確定所述快閃存 儲(chǔ)器的容量可以這樣做向所述多個(gè)測(cè)試容量地址中的兩相鄰地址發(fā)出寫(xiě)指令 后，若其中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)容 量。舉例來(lái)說(shuō)，若向23G的測(cè)試容量地址發(fā)出寫(xiě)指令后，測(cè)試成功，而向231 的測(cè)試容量地址發(fā)出寫(xiě)指令后，測(cè)試失敗，則可以確定該快閃存儲(chǔ)器的容量為 23()4立，即為1G。
進(jìn)一步地，上面所描述的實(shí)施例中，讀寫(xiě)時(shí)序可以由不同頻率的時(shí)鐘所產(chǎn)生。另夕卜，除了自適應(yīng)獲取的包括括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、 存儲(chǔ)器容量的參數(shù)值外，還可以自適應(yīng)的獲得所述存儲(chǔ)器是否支持一些用戶(hù)關(guān) 心的特殊指令，如果支持允許使用，否則使用禁止，使用常規(guī)命令代替。具體
獲取該信息的方式是向所述存儲(chǔ)器發(fā)出某一特殊指令，若存儲(chǔ)器返回錯(cuò)誤信 息，則存儲(chǔ)器不支持這個(gè)特殊指令，否則，存儲(chǔ)器支持這個(gè)特殊指令。其中的 特殊指令可以包括拷貝讀指令、拷貝寫(xiě)指令、緩存編程指令等，這里只是示例 性的給出這幾個(gè)例子，本發(fā)明不限于此。
參閱圖4，示出了根據(jù)本發(fā)明快閃存儲(chǔ)器識(shí)別裝置的結(jié)構(gòu)示意圖，該識(shí)別 裝置包括
讀命令類(lèi)型判斷模塊401,用于向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并 檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè) 面類(lèi)型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；
壞塊位置確定模塊402,用于應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行 所述快閃存儲(chǔ)器的壞塊讀取測(cè)試，并標(biāo)記出壞塊的位置；
速度時(shí)序獲取模塊403,用于分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀 寫(xiě)測(cè)試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；
存儲(chǔ)器容量確定^f莫塊404，用于預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址， 并向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器 容量；以及，
參數(shù)值存儲(chǔ)模塊405,用于存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊 位置、存儲(chǔ)器容量的參數(shù)值。
其中，速度時(shí)序獲取模塊403的具體結(jié)構(gòu)如下，包括不同頻率的速度時(shí)序 讀寫(xiě)測(cè)試單元、中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元、重新確定兩相鄰頻率的速 度時(shí)序單元其中，
不同頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，兩相鄰 頻率的速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試成功， 而大頻率速度時(shí)序的測(cè)試失敗，則選通中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元；間頻率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則 依據(jù)所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則選通重新確
定兩相鄰頻率的速度時(shí)序單元；
重新確定兩相鄰頻率的速度時(shí)序單元用于以所述小頻率速度時(shí)序、中間頻 率的速速時(shí)序作為兩相鄰頻率的速度時(shí)序，并選通中間頻率的速度時(shí)序讀寫(xiě)測(cè) 試單元。
進(jìn)一步地，所述測(cè)試容量地址為2指數(shù)冪，并且，所述存儲(chǔ)器容量確定沖莫 塊進(jìn)一步包括寫(xiě)指令發(fā)出單元和;f全測(cè)單元其中，
寫(xiě)指令發(fā)出單元用于分別向所述多個(gè)測(cè)試容量地址中的兩相鄰地址發(fā)出 寫(xiě)指令；檢測(cè)單元用于判斷針對(duì)于所述兩相鄰地址的寫(xiě)指令是否執(zhí)行成功，若 其中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)器容量。
并且，在上面描述的識(shí)別裝置中，讀寫(xiě)時(shí)序由不同頻率的時(shí)鐘所產(chǎn)生，但 本發(fā)明不限于此。
在上述的識(shí)別裝置中，還可以包括判斷存儲(chǔ)器能否支持用戶(hù)所關(guān)心的一些 特殊指令，例如拷貝讀指令、拷貝寫(xiě)指令、緩存編程指令等，由于在方法部分 已經(jīng)對(duì)此做了說(shuō)明，在此不再贅述。
參照?qǐng)D5，示出了本發(fā)明還提供了一種芯片控制器，該芯片控制器包括快 閃存儲(chǔ)器識(shí)別裝置上面所描述的快閃存儲(chǔ)器識(shí)別裝置。其中識(shí)別裝置已經(jīng)做了 詳細(xì)的說(shuō)明，在此不再贅述。下面結(jié)合圖5，描述本發(fā)明的芯片控制器的工作 原理
芯片卡控制器包括控制器內(nèi)部的總線(xiàn)時(shí)序接口 51、內(nèi)部數(shù)據(jù)傳輸通道52、 命令數(shù)據(jù)解碼器53、 FLASH時(shí)序發(fā)生器54、識(shí)別裝置57、識(shí)別裝置57與命 令數(shù)據(jù)解碼器53之間的數(shù)據(jù)傳輸通道58、識(shí)別裝置57與FLASH時(shí)序發(fā)生器 54之間的數(shù)據(jù)傳輸通道59。
在工作時(shí)，總線(xiàn)時(shí)序接口 51將接收到的系統(tǒng)總線(xiàn)50傳送的數(shù)據(jù)通過(guò)內(nèi)部 數(shù)據(jù)通道52直接傳送至FLASH時(shí)序發(fā)生器54， FLASH時(shí)序發(fā)生器54通過(guò) 數(shù)據(jù)傳輸通道59，從識(shí)別裝置57獲取該FLASH存儲(chǔ)器的速度時(shí)序參數(shù)，并 將系統(tǒng)總線(xiàn)時(shí)序轉(zhuǎn)換為FLASH存儲(chǔ)器的速度時(shí)序，然后通過(guò)FLASH存儲(chǔ)器接口 55,傳送該數(shù)據(jù)到FLASH存儲(chǔ)器56。
其中，命令數(shù)據(jù)解碼器53對(duì)命令數(shù)據(jù)進(jìn)行解析前，需要經(jīng)過(guò)數(shù)據(jù)傳輸通 道58，從識(shí)別裝置57獲取包括大、小頁(yè)面類(lèi)型、壞塊標(biāo)記位、容量大小等命 令轉(zhuǎn)換信息，從而使FLASH存儲(chǔ)器56可以工作。
綜上，在本發(fā)明中
在控制芯片的數(shù)據(jù)解碼器中沒(méi)有存儲(chǔ)與芯片控制器相連接的、FLASH存 儲(chǔ)器關(guān)鍵參數(shù)的情況下，通過(guò)測(cè)試的方法，自適應(yīng)地獲取FLASH存儲(chǔ)器的多 個(gè)關(guān)鍵參數(shù)，從而，控制芯片能夠依據(jù)關(guān)鍵參數(shù)實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器的控制。
本說(shuō)明書(shū)中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的 都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見(jiàn)即 可。對(duì)于系統(tǒng)實(shí)施例而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡(jiǎn) 單，相關(guān)之處參見(jiàn)方法實(shí)施例的部分說(shuō)明即可。
以上對(duì)本發(fā)明所提供的一種快閃存儲(chǔ)器類(lèi)型識(shí)別方法、識(shí)別裝置，進(jìn)行了
上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本 領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì) 有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
1、一種快閃存儲(chǔ)器識(shí)別方法，其特征在于，在所述快閃存儲(chǔ)器上電復(fù)位后，執(zhí)行如下步驟向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè)面類(lèi)型；若否，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行所述快閃存儲(chǔ)器的壞塊讀取測(cè)試，并標(biāo)記出壞塊位置；分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè)試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址，并向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器容量；以及，存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、存儲(chǔ)器容量的參數(shù)值。
2、 根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器識(shí)別方法，其特征在于，獲取該快 閃存儲(chǔ)器的速度時(shí)序進(jìn)一步包括如下步驟不同頻率的速度時(shí)序讀寫(xiě)測(cè)試應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，兩相鄰頻率的 速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試成功，而大頻 率速度時(shí)序的測(cè)試失敗，則執(zhí)行中間頻率的速度時(shí)序讀寫(xiě)測(cè)試的步驟；中間頻率的速度時(shí)序讀寫(xiě)測(cè)試以所述兩相鄰頻率和的均值作為中間頻 率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則依據(jù) 所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則執(zhí)行重新確定兩 相鄰頻率的速度時(shí)序的步驟；重新確定兩相鄰頻率的速度時(shí)序以所述小頻率速度時(shí)序、中間頻率的速 速時(shí)序作為兩相鄰頻率的速度時(shí)序，并返回中間頻率的速度時(shí)序讀寫(xiě)測(cè)試的步 驟。
3、 根據(jù)權(quán)利要求2所述的快閃存儲(chǔ)器識(shí)別方法，其特征在于，所述測(cè)試 容量地址為2冪指數(shù)，并且，確定所述快閃存儲(chǔ)器的容量進(jìn)一步包括向所述多個(gè)測(cè)試容量地址中的兩相鄰地址發(fā)出寫(xiě)指令后，若其中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)容量。
4、 根據(jù)權(quán)利要求3所述的快閃存儲(chǔ)器識(shí)別方法，其特征在于，所述讀寫(xiě) 時(shí)序由不同頻率的時(shí)鐘所產(chǎn)生。
5、 一種快閃存儲(chǔ)器識(shí)別裝置，其特征在于，所述快閃存儲(chǔ)器包括 讀命令類(lèi)型判斷模塊，用于向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并檢測(cè)該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè)面類(lèi) 型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；壞塊位置確定模塊，用于應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行所述 快閃存儲(chǔ)器的壞塊讀取測(cè)試，并標(biāo)記出壞塊的位置；速度時(shí)序獲取模塊，用于分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè) 試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；存儲(chǔ)器容量確定模塊，用于預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址，并 向所述測(cè)試容量地址發(fā)出寫(xiě)指令并檢測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器容 量；以及，參數(shù)值存儲(chǔ)模塊，用于存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、 存儲(chǔ)器容量的參數(shù)值。
6、 根據(jù)權(quán)利要求5所述的快閃存儲(chǔ)器識(shí)別裝置，其特征在于，所述速度 時(shí)序獲^^莫塊進(jìn)一步包括不同頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，兩相 鄰頻率的速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的小頻率速度時(shí)序測(cè)試成 功，而大頻率速度時(shí)序的測(cè)試失敗，則選通中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元；中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于以所述兩相鄰頻率的均值作為中間頻率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則 依據(jù)所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則選通重新確 定兩相鄰頻率的速度時(shí)序單元；重新確定兩相鄰頻率的速度時(shí)序單元用于以所述小頻率速度時(shí)序、中間 頻率的速速時(shí)序作為兩相鄰頻率的速度時(shí)序，并選通中間頻率的速度時(shí)序讀寫(xiě) 測(cè)試單元。
7、 根據(jù)權(quán)利要求6所述的快閃存儲(chǔ)器識(shí)別裝置，其特征在于，所述測(cè)試 容量地址為2指數(shù)冪，并且，所述存儲(chǔ)器容量確定模塊進(jìn)一步包括寫(xiě)指令發(fā)出單元，用于分別向所述多個(gè)測(cè)試容量地址中的兩相鄰地址發(fā)出 寫(xiě)指令；檢測(cè)單元，用于判斷針對(duì)于所述兩相鄰地址的寫(xiě)指令是否執(zhí)行成功，若其 中的小地址寫(xiě)成功，而大地址寫(xiě)失敗，則依據(jù)小地址確定所述存儲(chǔ)器容量。
8、 根據(jù)權(quán)利要求7所述的快閃存儲(chǔ)器識(shí)別裝置，其特征在于，所述讀寫(xiě) 時(shí)序由不同頻率的時(shí)鐘所產(chǎn)生。
9、 一種芯片控制器，其特征在于，所述芯片控制器包括快閃存儲(chǔ)器識(shí)別 裝置，所述快閃存儲(chǔ)器識(shí)別裝置包括讀命令類(lèi)型判斷模塊，用于向所述快閃存儲(chǔ)器發(fā)出小頁(yè)面讀指令，并檢測(cè) 該指令是否執(zhí)行，若是，則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為小頁(yè)面類(lèi) 型；若否,則確定所述快閃存儲(chǔ)器支持的讀命令類(lèi)型為大頁(yè)面類(lèi)型；壞塊位置確定模塊，用于應(yīng)用所述快閃存儲(chǔ)器支持的讀命令類(lèi)型進(jìn)行所述 快閃存儲(chǔ)器的壞塊讀取測(cè)試，并標(biāo)記出壞塊的位置；速度時(shí)序獲取模塊，用于分別應(yīng)用多個(gè)讀寫(xiě)時(shí)序進(jìn)行快閃存儲(chǔ)器的讀寫(xiě)測(cè) 試，并分析測(cè)試結(jié)果，獲取該存儲(chǔ)器的速度時(shí)序；存儲(chǔ)器容量確定模塊，用于預(yù)置所述快閃存儲(chǔ)器的多個(gè)測(cè)試容量地址，并 向所述測(cè)試容量地址發(fā)出寫(xiě)指令并;f企測(cè)，依據(jù)執(zhí)行結(jié)果確定所述快閃存儲(chǔ)器容 量；以及，參數(shù)值存儲(chǔ)模塊，用于存儲(chǔ)包括有所述讀命令類(lèi)型、速度時(shí)序、壞塊位置、 存儲(chǔ)器容量的參數(shù)值。
10、 根據(jù)權(quán)利要求9所述的芯片控制器，其特征在于，所述速度時(shí)序獲取 模塊進(jìn)一步包括不同頻率的速度時(shí)序讀寫(xiě)測(cè)試單元，用于應(yīng)用所述多個(gè)讀寫(xiě)時(shí)序中，兩相 鄰頻率的速度時(shí)序進(jìn)行存儲(chǔ)器的讀寫(xiě)測(cè)試，若其中的'J、頻率速度時(shí)序測(cè)試成 功，而大頻率速度時(shí)序的測(cè)試失敗，則選通中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元；中間頻率的速度時(shí)序讀寫(xiě)測(cè)試單元用于以所述兩相鄰頻率的均值作為中間頻率，應(yīng)用該中間頻率的速度時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)測(cè)試，若測(cè)試成功，則 依據(jù)所述中間頻率的速度時(shí)序確定存儲(chǔ)器的速度時(shí)序，若失敗，則選通重新確定兩相鄰頻率的速度時(shí)序單元；重新確定兩相鄰頻率的速度時(shí)序單元用于以所述小頻率速度時(shí)序、中間 頻率的速速時(shí)序作為兩相鄰頻率的速度時(shí)序，并選通中間頻率的速度時(shí)序讀寫(xiě) 測(cè)試單元。
全文摘要
本發(fā)明提供了一種快閃存儲(chǔ)器識(shí)別方法、識(shí)別裝置、芯片控制器。其中，快閃存儲(chǔ)器的識(shí)別方法包括判斷所述快閃存儲(chǔ)器所支持的頁(yè)面類(lèi)型、確定壞塊位置、獲取所述存儲(chǔ)器的速度時(shí)序、獲取所述存儲(chǔ)器的容量的步驟，自適應(yīng)地獲取FLASH存儲(chǔ)器的多個(gè)關(guān)鍵參數(shù)，從而在控制芯片的數(shù)據(jù)解碼器中沒(méi)有存儲(chǔ)與芯片控制器相連接的、FLASH存儲(chǔ)器關(guān)鍵參數(shù)的情況下，芯片控制器能夠依據(jù)識(shí)別的關(guān)鍵參數(shù)，實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器的控制。
文檔編號(hào)G11C29/04GK101419843SQ200810238909
公開(kāi)日2009年4月29日 申請(qǐng)日期2008年12月4日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者浩 張 申請(qǐng)人:北京中星微電子有限公司