專利名稱：：利用兩個(gè)選通晶體管的多值存儲器存儲的制作方法
技術(shù)領(lǐng)域：
：本公開的實(shí)施例涉及電子電路，具體涉及具有包括兩個(gè)選通晶體管在內(nèi)的多值存儲器單元的數(shù)字存儲設(shè)備。
背景技術(shù)：
：與典型的動態(tài)隨機(jī)存取存儲器(DRAM)不同，多值存儲器單元被配置為每個(gè)存儲器單元存儲四個(gè)電壓電平之一，該四個(gè)電壓電平與由兩比特?cái)?shù)據(jù)存儲來邏輯表示的四個(gè)不同數(shù)據(jù)值(例如二進(jìn)制值“00”，“01”，“10”或“11”)相對應(yīng)。相反，典型的DRAM被配置為存儲與一比特?cái)?shù)據(jù)存儲(典型地，“1”或“0”)相對應(yīng)的兩個(gè)電壓電平之一。于1999年12月21日提交的題為"METHODSANDCIRCUITSFORSINGLEMEMORYDYNAMICCELLMULTIVALUEDATASTORAGE”的美國專利No.6，005,799討論了能夠順序感測多值存儲器單元中所存儲的電壓的多值動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備。在第一步驟感測最高有效位(MSB)或最低有效位(LSB)，在下個(gè)步驟感測其他位。這些存儲器單元包括選通晶體管和存儲元件，例如，電容器。這樣的感測僅需要兩個(gè)感測放大器，但是順序感測在同時(shí)感測上強(qiáng)加了等待時(shí)間。使用已知技術(shù)同時(shí)感測多值比特需要四個(gè)感測放大器，其中每一個(gè)感測放大器并入不同的參考電壓來感測所存儲的電壓。這樣的配置包括具有一個(gè)選通晶體管和一個(gè)耦合至單一比特線的電容器的存儲器單元。由于所有四個(gè)感測放大器必須使用不同的參考電壓，因此這種感測放大器的實(shí)現(xiàn)和制造是復(fù)雜的。圖1示出了根據(jù)各個(gè)實(shí)施例的耦合至感測邏輯的、具有兩個(gè)晶體管和一個(gè)電容器的多值存儲器單元的功能框2示出了根據(jù)本發(fā)明的利用多值存儲器單元的存儲器陣列的功能框圖；以及圖3示出了適合于實(shí)踐本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)。具體實(shí)施例方式在以下詳細(xì)描述中，參照構(gòu)成描述一部分的附圖，其中，類似的數(shù)字始終表示類似的部件，并在附圖中通過示意示出了可以實(shí)踐本發(fā)明的具體實(shí)施例。應(yīng)當(dāng)理解，在不脫離本發(fā)明的范圍的前提下，可以使用其他實(shí)施例，并且可以進(jìn)行結(jié)構(gòu)或邏輯的改變。因此，以下詳細(xì)描述并不意在進(jìn)行限制，并且本發(fā)明的范圍由所附權(quán)利要求及其等同物限定。本發(fā)明的實(shí)施例包括多值存儲器單元，該多值存儲器單元包括平行布置的兩個(gè)選通晶體管和存儲元件(例如，電容器)，可以在該電容器上施加四個(gè)離散電壓或離散電壓范圍中的任何一個(gè)；在實(shí)施例中每個(gè)電壓電平或電壓范圍可以于由兩比特?cái)?shù)據(jù)(例如，00、01、10或11)表示的不同數(shù)據(jù)值。選通晶體管的節(jié)點(diǎn)可以連接至兩個(gè)分離的比特線，這兩個(gè)分離的比特線將存儲器單元耦合至包含兩個(gè)比較電路和解碼器在內(nèi)的感測電路。每個(gè)比較器電路可以包含一個(gè)或兩個(gè)感測放大器。在實(shí)施例中，在激活耦合至選通晶體管的行線時(shí)，三個(gè)或四個(gè)感測放大器可以利用三個(gè)或多個(gè)不同的參考電壓來確定多值存儲器單元的存儲電壓。在備選實(shí)施例中，兩對感測電壓可以使用相同的兩個(gè)參考電壓來感測存儲電壓。在這樣的實(shí)施例中，選通晶體管可以被配置為基于不同的閾值電壓而激活，因此使得選通晶體管能夠用作感測邏輯的一部分。說明書全文提到了許多電壓、電壓電平以及電壓范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到，這些僅是示例性的，并不意在以限制意義進(jìn)行閱讀，并且實(shí)施例不限于任何具體電壓、電壓電平、電壓電平范圍，或者電壓、電壓電平、以及電壓電平范圍的集合。同樣，本領(lǐng)域的普通技術(shù)人員將認(rèn)識到，根據(jù)實(shí)施例的電路不需要存儲或利用，例如精確的參考、閾值、或存儲電壓，而可以根據(jù)可接受容限僅使用包括所述參考電壓的電壓范圍內(nèi)的任何電壓。這種可接受的容限可以根據(jù)工程、設(shè)計(jì)、制造、環(huán)境因素和需求或其他考慮而改變。如說明書全文中所使用的，電壓電平可以指代具體電壓電平(例如，IV的閾值電壓電平)，但意味著以非限制意義進(jìn)行閱讀，包括根據(jù)以上所列各種考慮的適當(dāng)?shù)碾妷悍秶?。同樣，本領(lǐng)域普遍技術(shù)人員將認(rèn)識到，描述為“相同的”元件實(shí)際上不需要是相同的，而僅在適合給定應(yīng)用的容限范圍內(nèi)進(jìn)行制造。圖1示出了根據(jù)各個(gè)實(shí)施例的耦合至感測邏輯的、具有兩個(gè)晶體管和一個(gè)電容器的多值存儲器單元的功能框圖。選通晶體管101和選通晶體管103可以并聯(lián)布置，其中選通晶體管101的第一節(jié)點(diǎn)耦合至存儲器元件15，并且選通晶體管103的第二節(jié)點(diǎn)耦合至存儲器元件105。存儲元件105能夠存儲四個(gè)離散電壓電平或電壓電平范圍中的任何一個(gè)，在實(shí)施例中，這四個(gè)離散電壓電平或電壓電平范圍與由兩個(gè)比特(例如，“00”、“01”、“10”和“11”)表示的四個(gè)離散二進(jìn)制值相對應(yīng)。實(shí)施例不限于被配置精確存儲四個(gè)電平的存儲元件；在實(shí)施例中，存儲元件205可以被配置為存儲三個(gè)或多個(gè)電平，例如，分別與三比特或四比特二進(jìn)制數(shù)據(jù)存儲相對應(yīng)的八個(gè)或十六個(gè)電平。在實(shí)施例中，存儲元件205可以是電容器或能夠存儲電壓的其他設(shè)備(如，鎖存器)。在實(shí)施例中，存儲元件105可以是能夠存儲電壓和/或電流的任何設(shè)備，例如，靜態(tài)RAM(SRAM)存儲器單元。選通晶體管101和103的第三和第四節(jié)點(diǎn)可以分別耦合至比特線107和比特線109。這樣，選通晶體管101和103加上存儲元件105可以構(gòu)成多值存儲器單元111。多值存儲器單元111可以經(jīng)由比特線107和109分別耦合至比較電路113和比較電路115。在實(shí)施例中，比較電路113可以包括感測放大器117和感測放大器119。在實(shí)施例中，比較電路115可以包含感測放大器121和感測放大器123。在備選實(shí)施例中，比較電路113或115可以僅包含單一感測放大器。在實(shí)施例中，在比較電路113和比較電路115內(nèi)的感測放大器的組合數(shù)目可以總共為三個(gè)或更多個(gè)感測放大器。在實(shí)施例中，在比較電路113和比較電路115內(nèi)的感測放大器的組合數(shù)據(jù)可以總共為四個(gè)感測放大器。每個(gè)選通晶體管101和103可以被配置為在耦合至該選通晶體管101和103的行線(未示出)被激活時(shí)激活。當(dāng)激活相應(yīng)行線并且存儲元件105的存儲電壓超過選通晶體管101和103的特定閾值電壓時(shí)，選通晶體管101和103可以被配置為激活或“開啟”存儲元件105與比特線107和109之間的電路。在實(shí)施例中，選通晶體管101和103的閾值電壓可以是相同的。在備選實(shí)施例中，選通晶體管101和103的閾值電壓可以是不同的。在選通晶體管101和103的閾值電壓為不同的實(shí)施例中，如以下更詳細(xì)討論的，這種閾值電壓電平可以被配置為使得選通晶體管101和103可以用作感測邏輯的一部分。在第一實(shí)施例集合中，101和103的閾值可以是相同的。在這樣的實(shí)施例中，感測放大器117、119、121、123的參考電壓可以被設(shè)置為使得它們都彼此不相同。在實(shí)施例中，可以僅使用三個(gè)感測放大器，每個(gè)放大器具有不同的參考電壓。在實(shí)施例中，可以使用四個(gè)感測放大器，其中不超過兩個(gè)感測放大器具有相同參考電壓。感測放大器117、119、121和123可以用作比較電路，以將存儲元件105內(nèi)的存儲電壓與它們相應(yīng)的參考電壓進(jìn)行比較。當(dāng)激活多值存儲器單元111的行線(未示出)時(shí)，選通晶體管101和103可以被配置為在存儲元件105內(nèi)存儲的電壓超過選通晶體管101和103的閾值電壓的情況下激活。如果超過這樣的閾值電壓，則感測電路113和115可以被配置為分別將比特線107和109的電壓驅(qū)動為存儲元件105的存儲電壓。感測放大器117、119、121和123中的每一個(gè)可以被配置為然后將驅(qū)動電壓與它們相應(yīng)的參考電壓進(jìn)行比較，并向解碼器125輸出比較結(jié)果。解碼器125可以被配置為分別在數(shù)據(jù)線127和129上輸出所確定的存儲二進(jìn)制值的最高有效位(MSB)和最低有效位(LSB)。如果沒有超過閾值電壓，則可以將比特線107和109驅(qū)動為低電壓狀態(tài)，在實(shí)施例中，低電壓狀態(tài)可以與在存儲元件105內(nèi)存儲的電壓電平相對應(yīng)。如果發(fā)生這種情況，則感測放大器117、119、121和123可以被配置為感測分別在比特線107和109上的低電壓電平，并向解碼器125輸出比較結(jié)果。如本領(lǐng)域普通技術(shù)人員將認(rèn)識到的，在發(fā)生任何以上操作之前，需要比特線107和109進(jìn)行預(yù)充電。同樣在感測到存儲元件105內(nèi)所存儲的電壓電平時(shí)，可以耗盡所存儲的電壓，并可以需要更新操作。表1示出了根據(jù)第一實(shí)施例集合的各個(gè)實(shí)施例的感測放大器117、119、121和123的邏輯狀態(tài)和輸出，其中，選通晶體管101和103的閾值電壓是相同的。在表1的示例中，邏輯“00”由從OV到<IV的電壓范圍表示；邏輯“01”由從IV到<2V的電壓范圍表示；邏輯“10”由從2乂到<3V的電壓范圍表示；以及邏輯“11”由3V或更高的電壓范圍表示。Vkef列指示各個(gè)感測放大器的參考電壓。行指示在激活耦合至選通晶體管101和103的行線時(shí)的比特線107和109的電壓。對于該示例，選通晶體管101和103的閾值電壓均被設(shè)置為IV，使得如果存儲元件105內(nèi)的存儲值為IV或更高(與二進(jìn)制01、10或11相對應(yīng))，則在激活行線時(shí)，激活(或“開啟”)選通晶體管101和103?！岸M(jìn)制”列指示針對與存儲元件105內(nèi)存儲的電壓相對應(yīng)的每一個(gè)可能的二進(jìn)制值，在激活選通晶體管之后的比較結(jié)果。“二進(jìn)制”列中的“H”指示比特線電壓的比較結(jié)果表明Vkef>I，而“L”指示比特線電壓的比較結(jié)果表明Vkef^V^本領(lǐng)域普通技術(shù)人員將認(rèn)識到，在不以任何方式背離本發(fā)明的實(shí)施例的范圍的前提下，可以在其他實(shí)施例中使用其他電壓和電壓范圍。因此，表1的示例并不意味著以任何方式進(jìn)行限制，而是意味著僅通過示例來便于理解。表1元件Vref二進(jìn)制001二進(jìn)制011二進(jìn)制011二進(jìn)制11SA117IvHLLLSA1192VHHLL<table>tableseeoriginaldocumentpage8</column></row><table>如表1的V皿行所見，當(dāng)選通晶體管101和103的閾值電壓相同時(shí)，不管存儲元件105內(nèi)的存儲值如何，被驅(qū)動至比特線107和109的電壓可以是相同的或類似的。在實(shí)施例中，解碼器125可以將與感測放大器117、119、121和123的“L”或“H”結(jié)果相對應(yīng)的比較電路113和115的輸出作為輸入，來確定在存儲元件105內(nèi)存儲的二進(jìn)制值。在不同實(shí)施例中，“L”和“H”結(jié)果可以分別與二進(jìn)制“0”和二進(jìn)制“1”相對應(yīng)，或者分別與二進(jìn)制“1”和“0”相對應(yīng)，或與一些其他組合相對應(yīng)(例如，一些“L”結(jié)果可以與二進(jìn)制“0”相對應(yīng)，而其他“L”結(jié)果可以與二進(jìn)制值“1”相對應(yīng)，等等)。同樣如表1中所見，解碼器125可以被配置為使用僅來自三個(gè)感測放大器的輸出來確定存儲的二進(jìn)制值。例如，如果不使用或省略感測放大器123，則二進(jìn)制“00”將與三個(gè)“H”結(jié)果相對應(yīng)，二進(jìn)制“01”將與一個(gè)“L”結(jié)果連同兩個(gè)“H”結(jié)果相對應(yīng)，二進(jìn)制“10”將與兩個(gè)“L”結(jié)果連同一個(gè)“H”結(jié)果相對應(yīng)，二進(jìn)制“11”將與三個(gè)“L”結(jié)果相對應(yīng)。換言之，在表1的示例中，感測放大器123的輸出不必確定在存儲元件125內(nèi)存儲的二進(jìn)制值。然而，在實(shí)施例中，可以期望使用四個(gè)感測放大器來提供“啞”負(fù)載，以平衡電路或使得可以另外確定比較結(jié)果是精確的。在實(shí)施例中，可以忽略感測放大器123的結(jié)果。解碼器125的邏輯可以包括本領(lǐng)域已知的任何邏輯元件。在第二實(shí)施例集合中，選通晶體管101和103的閾值電壓可以是不同的。在這樣的實(shí)施例中，可以設(shè)置感測放大器117、119、121和123的參考電壓，使得例如感測放大器117和121被配置為利用第一參考電壓，并且感測放大器119和123被配置為利用與第一參考電壓不同的第二參考電壓。在備選實(shí)施例中，所有四個(gè)感測放大器可以被配置為利用不同的參考電壓。在實(shí)施例中，至少兩個(gè)感測放大器可以被配置為利用唯一的參考電壓。在實(shí)施例中，可以僅利用三個(gè)感測放大器，其中每個(gè)放大器具有不同的參考電壓。感測放大器117、119、121和123可以被配置為用作比較電路，以將在存儲元件105內(nèi)的存儲值與它們相應(yīng)的參考電壓進(jìn)行比較。當(dāng)激活行線(未示出)時(shí)，選通晶體管101和103可以被配置為在存儲元件105內(nèi)存儲的電壓超過每個(gè)選通晶體管的閾值電壓的情況下，基于行線激活而激活(或“開啟”)。如果超過這樣的閾值電壓，感測電路113和115可以被配置為將比特線107和109的電壓分別驅(qū)動至存儲元件105的存儲電壓。感測放大器117、119、121和123中的每一個(gè)然后可以被配置為將驅(qū)動電壓與它們相應(yīng)的參考電壓進(jìn)行比較，并向解碼器125輸出比較結(jié)果。解碼器125可以被配置為分別在數(shù)據(jù)線127和129上輸出存儲的二進(jìn)制數(shù)據(jù)的最高有效位(MSB)和最低有效位(LSB)。如果不超過選通晶體管107和/或109中任一個(gè)的閾值電壓，則可以將比特線107和109中其相應(yīng)選通晶體管閾值電壓沒有被超過的那個(gè)比特線驅(qū)動至低電壓狀態(tài)，該低電壓狀態(tài)可以對應(yīng)于或可以不對應(yīng)于在存儲元件105內(nèi)存儲的電壓電平。本領(lǐng)域普通技術(shù)人員將認(rèn)識到，在發(fā)生任何以上操作之前，需要對比特線107和109進(jìn)行預(yù)充電。同樣，在感測到存儲元件105內(nèi)存儲的電壓電平時(shí)，可以耗盡存儲的電壓，并可以需要更新操作。表2示出了根據(jù)第二實(shí)施例集合的各個(gè)實(shí)施例的感測放大器117、119、121和123的邏輯狀態(tài)和輸出，其中，選通晶體管101和103的閾值電壓是不同的。如同表1的示例，邏輯“00”由從OV到<IV的電壓范圍表示；邏輯“01”由從IV到<2V的電壓范圍表示；邏輯“10”由從2乂到<3V的電壓范圍表示；以及邏輯“11”由3V或更高的電壓范圍表示。Vkef列指示各個(gè)感測放大器的參考電壓。行指示在激活耦合至選通晶體管101和103的行線時(shí)比特線107和109的電壓。對于該示例，將選通晶體管101的閾值電壓設(shè)置為IV，并將選通晶體管103的閾值電壓設(shè)置為2V。“二進(jìn)制”列指示針對與在存儲元件105內(nèi)存儲的電壓相對應(yīng)的每一個(gè)可能的二進(jìn)制值，在激活選通晶體管之后的比較結(jié)果。如同表1，“H”指示比特線電壓的比較結(jié)果表明Vkef>V皿，而“L”指示比特線電壓的比較結(jié)果表明Vkef彡Vblo本領(lǐng)域普通技術(shù)人員將認(rèn)識到，在不背離本發(fā)明的實(shí)施例的范圍的前提下，可以使用其他電壓和電壓范圍。因此，表2的示例并不意味著以任何方式進(jìn)行限制，而是意味著僅通過示例來便于理解。表2<table>tableseeoriginaldocumentpage9</column></row><table>如表2所見，當(dāng)選通晶體管101和103的閾值電壓不同時(shí)，被驅(qū)動至比特線107和109的電壓可以不始終對于每個(gè)存儲值是相同的。在這方面具體參考表2的示例的“二進(jìn)制01”列。在實(shí)施例中，解碼器125可以被配置為將感測放大器117、119、121和123的“L”或“H”結(jié)果作為輸入，以確定在存儲元件15內(nèi)存儲的二進(jìn)制值。在各個(gè)實(shí)施例中，“L”和“H”結(jié)果可以分別與二進(jìn)制“0”和二進(jìn)制“1，，相對應(yīng)，或者分別與二進(jìn)制“1，，和二進(jìn)制“0”相對應(yīng)，或者與一些其他組合相對應(yīng)(例如，一些“L”結(jié)果可以與“0”相對應(yīng)，而其他“L”結(jié)果可以與“1”值相對應(yīng)，等等)。見表2的示例，可以看出在選通晶體管101和103的閾值電壓不同的本發(fā)明第二實(shí)施例集合中，感測放大器117和121可以使用第一參考電壓，感測放大器119和123可以使用第二參考電壓。因此，比較電路113和115可以具有相同或類似設(shè)計(jì)，在實(shí)施例中，該相同或類似設(shè)計(jì)容易實(shí)現(xiàn)和/或制造這樣的設(shè)備。可以設(shè)置選通晶體管101和103的閾值電壓電平，使得它們在本質(zhì)上用作感測邏輯的一部分，從而允許比較電路113和115相同的或近似相同。例如，參照表2的“二進(jìn)制01”列，即使SA117和SA121利用相同參考電壓(IV)，但由于在激活行線時(shí)將VBL107驅(qū)動至1乂和<2V之間的電壓而將VBL109驅(qū)動至小于IV的電壓，因此比較結(jié)果是不同的。這是由于選通晶體管101具有IV的閾值電壓，而選通晶體管103具有2V的閾值電壓。因此，在激活行線時(shí)，僅激活或“開啟”選通晶體管101，并且該選通晶體管101將存儲值(IV至<2V)驅(qū)動至比特線107。即使存儲元件105內(nèi)的存儲值可以在IV和<2V之間，也不可以激活選通晶體管103，并且可以將比特線109驅(qū)動至小于IV的電壓電平。因此，具有2V參考電壓的感測放大器不需要完全感測存儲的電壓電平。同樣如表2所見，解碼器125可以被配置為僅使用來自三個(gè)感測放大器的輸出來確定存儲的二進(jìn)制值。例如，如果不使用或省略感測放大器123，則二進(jìn)制“00”將與三個(gè)“H”結(jié)果相對應(yīng)，二進(jìn)制“01”將與一個(gè)“L”結(jié)果連同兩個(gè)“H”結(jié)果相對應(yīng)，二進(jìn)制“10”將與兩個(gè)“L”結(jié)果連同一個(gè)“H”結(jié)果相對應(yīng)，以及二進(jìn)制“11”將與三個(gè)“L”結(jié)果相對應(yīng)。換言之，在表2的示例中，感測放大器123的輸出可以不必確定在存儲元件125內(nèi)存儲的二進(jìn)制值。然而，在實(shí)施例中，可以期望使用第四感測放大器來提供“”負(fù)載，以平衡電路或使得可以另外確定比較結(jié)果是精確的。在實(shí)施例中，可以忽略感測放大器123或一些其他感測放大器的結(jié)果。如上所述，表1和2中的示例僅是示例性的，并僅意在通過示例來便于理解本發(fā)明。這些示例并不意在以任何方式進(jìn)行限制，并且本領(lǐng)域普通技術(shù)人員將認(rèn)識到，在不背離本發(fā)明的各個(gè)實(shí)施例的范圍的前提下，能夠給出其他示例。圖2示出了根據(jù)本發(fā)明的利用多值存儲器單元的存儲器陣列的功能框圖。多值存儲器設(shè)備200可以包括多個(gè)多值存儲器單元201，例如，圖1的多值存儲器單元。每個(gè)多值存儲器單元201可以經(jīng)由多個(gè)行線205附著至行解碼器203。每個(gè)多值存儲器單元201可以經(jīng)由多個(gè)比特線207之一耦合至比較電路209，并經(jīng)由多個(gè)比特線213之一耦合至比較電路211。列解碼器215還可以耦合至比較電路211和/或209。預(yù)充電電路(未示出)也可以耦合至比特線213和比特線207，并在實(shí)施例中可以并入比較電路211和/或209內(nèi)。地址/命令/控制電路217可以被配置為接收命令，以從內(nèi)部存儲器控制器或外部存儲器控制器(未示出)所給出的相應(yīng)地址讀取數(shù)據(jù)值或向該地址寫入數(shù)據(jù)值。地址/命令/控制電路217可以被配置為全部或部分對接收到的地址進(jìn)行解碼，并將接收到的地址的行部分和列部分分別傳遞至行解碼器203和列解碼器215。行解碼器203可以被配置為激活與接收到的地址的行部分相對應(yīng)的行線205之一，列解碼器215可以被配置為引起對與接收到的地址的列部分相對應(yīng)的比特線207和213進(jìn)行感測。如參照圖1所述，感測電路211和209可以被配置為向解碼器219輸出驅(qū)動的比特線電壓與各個(gè)參考電壓的比較結(jié)果。解碼器219可以被配置為對比較結(jié)果進(jìn)行解碼，以確定與接收到的地址相對應(yīng)的在多值存儲器單元201內(nèi)存儲的二進(jìn)制值。圖3示出了適合實(shí)踐本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)。如所示，計(jì)算系統(tǒng)/設(shè)備300可以包括一個(gè)或多個(gè)處理器302以及系統(tǒng)存儲器304(例如，圖2和/或圖1的多值存儲器設(shè)備)。此外，計(jì)算系統(tǒng)/設(shè)備300可以包括大容量存儲設(shè)備306(例如，磁盤、硬盤、⑶ROM等)、輸入/輸出設(shè)備308(例如，鍵盤、光標(biāo)控制等)以及通信接口310(例如，網(wǎng)絡(luò)接口卡、調(diào)制解調(diào)器等)。這些元件可以經(jīng)由系統(tǒng)總線312彼此耦合，該系統(tǒng)總線312可以表示一個(gè)或多個(gè)總線。在多總線的情況下，這些總線可以通過一個(gè)或多個(gè)總線橋(未示出)來橋接。最后，可以提供利用本發(fā)明的一些或全部示教而體現(xiàn)的控制器314，該控制器314被配置為操作存儲器304。在實(shí)施例中，根據(jù)本發(fā)明的各個(gè)實(shí)施例，控制器314可以被配置為向存儲器304發(fā)出讀(READ)和寫(WRITE)訪問命令，并且還向存儲器304發(fā)出預(yù)充電命令。在備選實(shí)施例中，存儲器304可以包括用于執(zhí)行控制器314的一些或所有功能的控制器(未示出)。在實(shí)施例中，可以在存儲器304內(nèi)有效實(shí)現(xiàn)控制器314的一些或所有功能。在實(shí)施例中，可以通過使用存儲器304內(nèi)的模式寄存器來執(zhí)行這樣的功能。僅作為示例，在實(shí)施例中，可以使用模式寄存器將模式設(shè)置為使得在循環(huán)的開始處發(fā)生預(yù)充電，或?qū)⒛Ｊ皆O(shè)置為使得在循環(huán)的結(jié)束處發(fā)生預(yù)充電。除了本發(fā)明的各個(gè)實(shí)施例的教導(dǎo)以外，計(jì)算機(jī)系統(tǒng)/設(shè)備300的每個(gè)元件可以執(zhí)行其本領(lǐng)域公知的傳統(tǒng)功能。具體地，可以采用系統(tǒng)存儲器304和大容量存儲器306來存儲實(shí)現(xiàn)一個(gè)或多個(gè)軟件應(yīng)用的編程指令的工作拷貝和永久拷貝。盡管圖3示出了計(jì)算機(jī)系統(tǒng)，但本領(lǐng)域普通技術(shù)人員將認(rèn)識到，可以使用利用DRAM或其他類型數(shù)字存儲器的其他設(shè)備來實(shí)踐本發(fā)明的實(shí)施例，其他設(shè)備例如但不限于，移動電話、個(gè)人數(shù)字助理(PDA)、游戲設(shè)備、高清電視(HDTV)設(shè)備、電器、網(wǎng)絡(luò)設(shè)備、數(shù)字音樂播放器、膝上型計(jì)算機(jī)、便攜式電子設(shè)備、電話、以及本領(lǐng)域公知的其他設(shè)備。L在各個(gè)實(shí)施例中，先前描述的存儲器單元是在集成電路中體現(xiàn)的。使用多種硬件設(shè)計(jì)語言(例如，但不限于VHDL或Verilog)中的任何一種來描述集成電路。編譯后的設(shè)計(jì)可以以多種數(shù)據(jù)格式(例如但不限于GDS或GDSII)中的任一種數(shù)據(jù)格式來存儲?？梢詫⒃春?或編譯后的設(shè)計(jì)存儲在多種介質(zhì)(例如但不限于DVD)中的任何一種介質(zhì)上。盡管本文出于描述優(yōu)選實(shí)施例的目的示意和描述了具體實(shí)施例，但本領(lǐng)域普通技術(shù)人員將認(rèn)識到，在不背離本發(fā)明的范圍的前提下，可以用各種備選和/或等同實(shí)現(xiàn)方式來替代所示和所描述的具體實(shí)施例。同樣，本領(lǐng)域技術(shù)人員將容易認(rèn)識到，可以在非常廣泛的實(shí)施例中實(shí)現(xiàn)本發(fā)明。本申請意在覆蓋這里討論的實(shí)施例的任何改變或變型。權(quán)利要求一種設(shè)備，包括多值存儲器單元，包括并聯(lián)布置的第一和第二選通晶體管，所述第一和第二選通晶體管分別具有耦合至存儲元件的第一和第二節(jié)點(diǎn)；以及感測電路，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，以感測存儲器單元的存儲電壓。2.根據(jù)權(quán)利要求1所述的設(shè)備，其中，感測電路包括第一和第二比較電路，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，以將存儲元件的存儲電壓電平與多個(gè)參考電壓進(jìn)行比較；以及解碼器，耦合至第一和第二比較電路，用于通過對第一和第二比較電路的指示比較結(jié)果的輸出進(jìn)行解碼來確定存儲電壓電平。3.根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述設(shè)備還包括第一和第二比特線，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，并且所述第一和第二比較電路經(jīng)由第一和第二比特線分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)。4.根據(jù)權(quán)利要求2所述的設(shè)備，其中，第一比較電路包括耦合至第一比特線的第一和第二感測放大器，第二比較電路包括耦合至第二比特線的第三感測放大器。5.根據(jù)權(quán)利要求4所述的設(shè)備，其中，第一和第二感測放大器被配置為將存儲電壓分別與第一和第二參考電壓進(jìn)行比較，第三感測放大器被配置為將存儲電壓與第三參考電壓進(jìn)行比較，其中，第一、第二和第三參考電壓彼此不同。6.根據(jù)權(quán)利要求5所述的設(shè)備，其中，第二比較電路還包括第四感測放大器，被配置為將存儲電壓與第四參考電壓進(jìn)行比較。7.根據(jù)權(quán)利要求4所述的設(shè)備，其中，第一和第二選通晶體管被配置為包括彼此不同的第一和第二閾值電壓電平，第二比較電路還包括耦合至第二比特線的第四感測放大器。8.根據(jù)權(quán)利要求7所述的設(shè)備，其中，第一感測放大器和第二感測放大器被配置為將在激活第一選通晶體管時(shí)被驅(qū)動至第一比特線的第一電壓電平分別與第一和第二參考電壓進(jìn)行比較，第三和第四感測放大器被配置為將在激活第二選通晶體管時(shí)被驅(qū)動至第二比特線的第二電壓分別與第一和第二參考電壓進(jìn)行比較。9.根據(jù)權(quán)利要求1所述的設(shè)備，其中，感測電路被配置為感測與四個(gè)二進(jìn)制值之一相對應(yīng)的四個(gè)不同的存儲電壓范圍之一。10.一種檢測存儲在多值存儲器單元中的多個(gè)數(shù)據(jù)比特的方法，包括存儲器控制電路激活第一和第二選通晶體管，第一和第二選通晶體管是并聯(lián)布置的并分別具有與多值存儲器單元的存儲節(jié)點(diǎn)相耦合的第一和第二節(jié)點(diǎn)，第一和第二選通晶體管分別具有耦合至感測電路的第三和第四節(jié)點(diǎn)；以及感測電路感測存儲在存儲元件中的存儲電壓電平。11.根據(jù)權(quán)利要求10所述的方法，其中，感測包括分別與第一和第二選通晶體管的第三和第四節(jié)點(diǎn)相耦合的感測電路的第一和第二比較電路將存儲電壓電平與多個(gè)參考電壓電平進(jìn)行比較。12.根據(jù)權(quán)利要求11所述的方法，還包括耦合至第一和第二比較電路的解碼器對第一和第二比較電路的指示比較結(jié)果的輸出進(jìn)行解碼。13.根據(jù)權(quán)利要求10所述的方法，其中，第一比較電路包括第一和第二感測放大器，第二比較電路包括第三感測放大器。14.根據(jù)權(quán)利要求13所述的方法，其中，比較還包括第一和第二感測放大器分別將存儲電壓分別與第一和第二參考電壓進(jìn)行比較，以及第三感測放大器將存儲電壓與第三參考電壓進(jìn)行比較，其中，第一、第二和第三參考電壓彼此不同。15.根據(jù)權(quán)利要求13所述的方法，其中，第二比較電路還包括第四感測放大器，所述比較還包括第四感測放大器將存儲電壓與不同于第一、第二和第三參考電壓的第四參考電壓進(jìn)行比較。16.根據(jù)權(quán)利要求13所述的方法，其中第一和第二選通晶體管被配置為包括彼此不同的第一和第二閾值電壓電平；第二比較電路包括第四感測放大器；以及所述比較還包括第一和第二感測放大器將在激活第一選通晶體管時(shí)被驅(qū)動至第一比特線的第一電壓電平分別與第一和第二參考電壓進(jìn)行比較，以及第三和第四感測放大器將在激活第二選通晶體管時(shí)被驅(qū)動至第二比特線的第二電壓電平分別與第一和第二參考電壓進(jìn)行比較。17.一種系統(tǒng)，包括數(shù)字存儲器設(shè)備，包括多個(gè)多值存儲器單元，至少一個(gè)多值存儲器單元包括并聯(lián)布置的第一和第二選通晶體管，所述第一和第二選通晶體管分別具有耦合至存儲元件的第一和第二節(jié)點(diǎn)；以及感測電路，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，以感測存儲器單元的存儲電壓；以及存儲器控制器，經(jīng)由數(shù)據(jù)總線耦合至數(shù)字存儲器設(shè)備，并被配置為經(jīng)由存儲器總線來從存儲器設(shè)備中讀取數(shù)據(jù)和向存儲器設(shè)備寫入數(shù)據(jù)。18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中，感測電路包括第一和第二比較電路，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，以將存儲元件的存儲電壓電平與多個(gè)參考電壓進(jìn)行比較；以及解碼器，耦合至第一和第二比較電路，用于通過對第一和第二比較電路的指示比較結(jié)果的輸出進(jìn)行解碼來確定存儲電壓電平。19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中第一比較電路包括耦合至第一比特線的第一和第二感測放大器，第二比較電路包括耦合至第二比特線的第三感測放大器；以及第一和第二感測放大器被配置為將存儲電壓分別與第一和第二參考電壓進(jìn)行比較，第三感測放大器被配置為將存儲電壓與第三參考電壓進(jìn)行比較，其中，第一、第二和第三參考電壓彼此不同。20.根據(jù)權(quán)利要求19所述的系統(tǒng)，其中，第一和第二選通晶體管被配置為包括彼此不同的第一和第二閾值電壓電平，第二比較電路還包括第四感測放大器。21.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中，第一感測放大器和第二感測放大器被配置為將在激活第一選通晶體管時(shí)被驅(qū)動至第一比特線的第一電壓電平分別與第一和第二參考電壓進(jìn)行比較，第三和第四感測放大器被配置為在激活第二選通晶體管時(shí)被驅(qū)動至第二比特線的第二電壓分別與第一和第二參考電壓進(jìn)行比較。22.—種設(shè)備，包括用于激活多值存儲器單元的第一和第二選通晶體管的裝置，所述第一和第二選通晶體管是并聯(lián)布置的并分別具有與多值存儲器單元的存儲節(jié)點(diǎn)相耦合的第一和第二節(jié)點(diǎn)，所述第一和第二選通晶體管分別具有第三和第四節(jié)點(diǎn)；以及用于感測存儲在存儲元件中的存儲電壓電平的裝置。23.根據(jù)權(quán)利要求22所述的設(shè)備，其中，用于感測的裝置包括用于將存儲電壓電平與多個(gè)參考電壓電平進(jìn)行比較的裝置。24.根據(jù)權(quán)利要求23所述的設(shè)備，還包括用于對所述用于將存儲電壓電平與多個(gè)參考電壓電平進(jìn)行比較的裝置的輸出進(jìn)行解碼的裝置。25.一種包括多個(gè)計(jì)算機(jī)可讀硬件設(shè)計(jì)指令或硬件設(shè)計(jì)語言的編譯的制造產(chǎn)品，所述硬件設(shè)計(jì)語言指定作為集成電路的權(quán)利要求1所述設(shè)備的實(shí)現(xiàn)方式。全文摘要本發(fā)明提供了數(shù)字存儲器設(shè)備和系統(tǒng)以及操作該數(shù)字存儲器設(shè)備的方法，所述數(shù)字存儲器設(shè)備包括多值存儲器單元(111)，具有平行布置的第一選通晶體管(101)和第二選通晶體管(103)，所述第一選通晶體管和第二選通晶體管分別具有耦合至存儲元件(105)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；以及感測電路(113、115)，分別耦合至第一和第二選通晶體管的第三和第四節(jié)點(diǎn)，以感測存儲器單元(111)的存儲電壓。在實(shí)施例中，第一和第二選通晶體管(101、103)被配置為在不同閾值電壓電平處激活。文檔編號G11C11/56GK101828233SQ200880111771公開日2010年9月8日申請日期2008年10月9日優(yōu)先權(quán)日2007年10月15日發(fā)明者莫漢·G·R·拉奧申請人:S.阿夸半導(dǎo)體有限公司