專利名稱：可靠性測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種可靠性測試方法。
背景技術(shù)：
目前，芯片產(chǎn)品在大規(guī)模生產(chǎn)之前，都需要接受可靠性測試以驗(yàn)證產(chǎn)品的可用性。例如，對(duì)于需大規(guī)模生產(chǎn)的內(nèi)存芯片進(jìn)行可靠性測試，以驗(yàn)證內(nèi)存芯片的可用性。專利號(hào)為 01130670. X的中國專利就公開了一種非易失性存儲(chǔ)器的可靠性測試方法，利用具有絕緣陷 阱層的非易失性存儲(chǔ)器的物理特性來進(jìn)行加速測試，預(yù)估使用壽命。而在對(duì)例如非易失性存儲(chǔ)器芯片進(jìn)行可靠性測試的時(shí)候，其中一項(xiàng)測試就是忍耐 力(endurance)測試。所述的忍耐力測試一般包括如下步驟選取一定數(shù)量的非易失性存 儲(chǔ)器芯片作為測試樣本，并且在每一個(gè)測試樣本中，選取一些測試扇區(qū)進(jìn)行循環(huán)寫擦除操 作。例如參照圖1所示，選取64個(gè)非易失性存儲(chǔ)器芯片作為測試樣本1，在每一個(gè)測試樣本 1中，選取32個(gè)扇區(qū)作為測試扇區(qū)，對(duì)每一個(gè)測試扇區(qū)進(jìn)行1萬次的循環(huán)寫擦除操作。其 中，所選取的64個(gè)非易失性存儲(chǔ)器芯片的循環(huán)寫擦除操作可平行地進(jìn)行。則該所舉例的忍 耐力測試的總時(shí)間就是對(duì)一個(gè)測試樣本中的32個(gè)扇區(qū)進(jìn)行1萬次循環(huán)寫擦除操作的時(shí)間。以上所舉例的循環(huán)寫擦除操作中，一般一個(gè)扇區(qū)的一次循環(huán)寫擦除操作的時(shí)間為 3秒，則對(duì)一個(gè)測試樣本中的32個(gè)扇區(qū)都進(jìn)行10000次循環(huán)寫擦除操作的總時(shí)間T為T = 32X3 秒 X10000 = 960000 秒=267 小時(shí)=11. 1 天。從而可以看到，上述忍耐力測試所需的總時(shí)間較長，則可靠性測試的周期也將變 長。而可靠性測試周期變長，會(huì)使得芯片大規(guī)模生產(chǎn)的時(shí)間被延后，從而影響代工廠的芯片生產(chǎn)。

發(fā)明內(nèi)容
本發(fā)明解決的是現(xiàn)有技術(shù)可靠性測試周期較長的問題。為解決上述問題，本發(fā)明提供一種可靠性測試方法，包括選定用于本次可靠性測試的測試芯片中測試扇區(qū)的數(shù)量；保持現(xiàn)有可靠性測試的樣本數(shù)不變，根據(jù)已選定的測試扇區(qū)的數(shù)量，獲得本次可 靠性測試中測試芯片的數(shù)量；以所述測試芯片的數(shù)量和測試扇區(qū)的數(shù)量，進(jìn)行本次可靠性測試，其中，所述本次可靠性測試的樣本數(shù)與本次可靠性測試中測試芯片的數(shù)量與所述 測試芯片中測試扇區(qū)數(shù)量的乘積成正比。與現(xiàn)有技術(shù)相比，上述公開的可靠性測試方法具有以下優(yōu)點(diǎn)在已選定可靠性測 試的樣本數(shù)的前提下，可以減少測試芯片中測試扇區(qū)的數(shù)量而增加測試芯片的數(shù)量。由于 各個(gè)測試芯片可平行測試，因而減少測試芯片中測試扇區(qū)的數(shù)量可以減少可靠性測試時(shí) 間，從而有助于代工廠芯片的大規(guī)模生產(chǎn)。


圖1是現(xiàn)有技術(shù)可靠性測試示意圖；圖2是本發(fā)明可靠性測試方法的一種實(shí)施方式流程圖；圖3是現(xiàn)有技術(shù)可靠性測試與本發(fā)明實(shí)例1可靠性測試對(duì)比表；圖4是現(xiàn)有技術(shù)可靠性測試與本發(fā)明實(shí)例2可靠性測試對(duì)比表。
具體實(shí)施例方式參照圖2所示，本發(fā)明可靠性測試方法的一種實(shí)施方式，包括步驟Si，選定用于本次可靠性測試的樣本數(shù)，以及測試芯片中測試扇區(qū)的數(shù)量；步驟s2，根據(jù)已選定的本次可靠性測試的樣本數(shù)，以及已選定的測試扇區(qū)的數(shù)量， 獲得本次可靠性測試中測試芯片的數(shù)量；步驟s3，以所述測試芯片的數(shù)量和測試扇區(qū)的數(shù)量，進(jìn)行本次可靠性測試，其中，所述本次可靠性測試的樣本數(shù)與本次可靠性測試中測試芯片的數(shù)量與所述 測試芯片中測試扇區(qū)數(shù)量的乘積成正比。上述可靠性測試方法中，所述本次可靠性測試的樣本數(shù)與本次可靠性測試中測試 芯片的數(shù)量與所述測試芯片中測試扇區(qū)數(shù)量的乘積成正比，而非現(xiàn)有技術(shù)中以測試芯片的 數(shù)量作為樣本數(shù)。根據(jù)前述對(duì)可靠性測試的介紹，在例如以寫擦除操作進(jìn)行忍耐力測試時(shí)， 就是以測試芯片中的測試扇區(qū)作為寫擦除操作的執(zhí)行目標(biāo)，因而相對(duì)于現(xiàn)有技術(shù)，上述可 靠性測試方法中的樣本數(shù)定義，更符合實(shí)際的可靠性測試情況。而在已選定可靠性測試樣本數(shù)的情況下，就可通過減少測試芯片中測試扇區(qū)的數(shù) 量來達(dá)到減少可靠性測試時(shí)間的目的。相應(yīng)地，可靠性測試中的測試芯片的數(shù)量，就可以根 據(jù)已選定的可靠性測試樣本數(shù)和已選定的測試芯片中測試扇區(qū)的數(shù)量而定。以下通過一些選取測試芯片及測試芯片中測試扇區(qū)數(shù)來進(jìn)行可靠性測試的實(shí)例， 對(duì)于上述可靠性測試方法進(jìn)行進(jìn)一步說明。實(shí)例1本例中以前述舉例的現(xiàn)有可靠性測試作為對(duì)比。以下為描述方便，令現(xiàn)有可靠性 測試方法中選取的非易失性存儲(chǔ)器測試芯片數(shù)為N，相應(yīng)測試芯片中測試扇區(qū)數(shù)為n，而本 例可靠性測試方法中選取的非易失性存儲(chǔ)器測試芯片數(shù)為M，相應(yīng)測試芯片中測試扇區(qū)數(shù) 為m。根據(jù)上述本發(fā)明實(shí)施方式可靠性測試方法的說明，并且假設(shè)本例可靠性測試中，影響 測試結(jié)果的因素，與現(xiàn)有可靠性測試完全相同，例如測試結(jié)果均僅受存儲(chǔ)單元陣列性能影 響，則有S = nXN = mXM (1)前述舉例的現(xiàn)有可靠性測試中，選取64個(gè)非易失性存儲(chǔ)器芯片作為測試芯片，則N = 64。而在每一個(gè)測試芯片中，選取32個(gè)扇區(qū)作為測試扇區(qū)，則η = 32。則對(duì)于現(xiàn)有可 靠性測試方法，按本發(fā)明可靠性測試方法的樣本數(shù)定義，其相應(yīng)的樣本數(shù)S為S = nXN = 32X64 = 2048。而本例中擬選定測試芯片中測試扇區(qū)的數(shù)量為4個(gè)扇區(qū)，則有m = 4。根據(jù)公式 (1)有M = S/m = 2048/4 = 512。即在本例可靠性測試中，選取512個(gè)非易失性存儲(chǔ)器芯 片作為測試芯片，每一個(gè)測試芯片中選取4個(gè)扇區(qū)作為測試扇區(qū)。
接下來，分別計(jì)算上述現(xiàn)有可靠性測試的總時(shí)間以及本例可靠性測試的總時(shí)間。 參照圖3所示，對(duì)于現(xiàn)有可靠性測試，根據(jù)前述設(shè)定，以對(duì)一個(gè)扇區(qū)的一次循環(huán)寫擦除操作 的時(shí)間為3秒為例，其總時(shí)間為32X3秒X10000 = 960000秒=267小時(shí)=11. 1天。而對(duì)于本例可靠性測試，以對(duì)一個(gè)扇區(qū)的一次循環(huán)寫擦除操作的時(shí)間為3秒為 例，其總時(shí)間為4X3秒X10000 = 120000秒=33小時(shí)=1.4天。從圖3的可靠性測試總時(shí)間對(duì)比可以看到，本例可靠性測試通過減少測試扇區(qū)數(shù)，增加測試芯片數(shù)的方法保持樣本數(shù)不變。而由于各個(gè)測試芯片之間的寫擦除操作可以 平行進(jìn)行，因此減少測試扇區(qū)的數(shù)量，無疑使得可靠性測試的總時(shí)間減少。實(shí)例2實(shí)例1中，公式(1)是建立在影響測試結(jié)果的因素與現(xiàn)有可靠性測試完全相同的 假設(shè)上。而在一些情況下，隨著測試扇區(qū)數(shù)的不同，影響測試結(jié)果的因素也并不完全相同。 例如，對(duì)于非易失性存儲(chǔ)器芯片，影響測試結(jié)果的不僅僅是存儲(chǔ)單元陣列性能，還有外圍電 路的性能。例如在對(duì)非易失性存儲(chǔ)器芯片進(jìn)行循環(huán)寫擦除操作的過程中，存儲(chǔ)單元陣列和 外圍電路都會(huì)受到應(yīng)力影響。因此，測試扇區(qū)不同，外圍電路所受到的應(yīng)力次數(shù)也不同。由 于外圍電路性能的退化同樣會(huì)引起測試芯片失效，因此測試扇區(qū)數(shù)的變化也將致使測試芯 片的失效概率發(fā)生變化。參考實(shí)例1的公式(1)，并結(jié)合上述說明，則有S = nXN = fXmXM (2)其中f為失效偏差，表示隨著測試扇區(qū)數(shù)不同而產(chǎn)生的相對(duì)于前次測試，例如現(xiàn) 有可靠性測試的失效偏差。并且，對(duì)于f，可以由下述公式表示f = CXln(m/n)+l (3)其中，C為與測試芯片相關(guān)的參數(shù)，該參數(shù)影響所述的失效偏差。例如，對(duì)于非易 失性存儲(chǔ)器，C可以為外圍電路性能對(duì)測試結(jié)果的影響因子。該影響因子可以藉由各種測試實(shí)驗(yàn)來獲得，以下為描述方便，舉例一種較簡單的 影響因子獲得方法，例如，可以假設(shè)該影響因子與外圍電路及存儲(chǔ)單元陣列對(duì)測試結(jié)果有 影響的有效面積相關(guān)。則該影響因子可以由下述公式表示C=.(4)其中，A(P)為非易失性存儲(chǔ)器的外圍電路對(duì)測試結(jié)果有影響的有效面積，A(c)為 非易失性存儲(chǔ)器的存儲(chǔ)單元陣列對(duì)測試結(jié)果有影響的有效面積。例如，假設(shè)非易失性存儲(chǔ)器的存儲(chǔ)單元陣列對(duì)測試結(jié)構(gòu)有影響的有效面積為 29. 4mm2，而非易失性存儲(chǔ)器的外圍電路對(duì)測試結(jié)果有影響的有效面積為5. 6mm2，則根據(jù)公 式⑷有C＝5.6/29.4＋5.6＝0.16 將所獲得的C值代入公式(3)，則所述失效偏差f的值為f = CXln (m/n) +1 = 0. 16 X In (m/n) +1 (5)將公式(5)代入公式(2)有
nXN=
*m*M(6)本例仍參考實(shí)例1中n、N、m的設(shè)定值進(jìn)行對(duì)比說明，即前述舉例的現(xiàn)有可靠性測 試中，選取64個(gè)非易失性存儲(chǔ)器芯片作為測試芯片，則N = 64。而在每一個(gè)測試芯片中，選 取32個(gè)扇區(qū)作為測試扇區(qū)，則n = 32。則對(duì)于現(xiàn)有可靠性測試方法，按本發(fā)明可靠性測試 方法的樣本數(shù)定義，其相應(yīng)的樣本數(shù)為nXN = 32X64 = 2048。而本例中擬選定測試芯片中測試扇區(qū)的數(shù)量為4個(gè)扇區(qū)，則有m = 4。根據(jù)公式 (6)有 即在本例可靠性測試中，選取765個(gè)非易失性存儲(chǔ)器芯片作為測試芯片，每一個(gè) 測試芯片中選取4個(gè)扇區(qū)作為測試扇區(qū)。接下來，分別計(jì)算上述現(xiàn)有可靠性測試的總時(shí)間以及本例可靠性測試的總時(shí)間。 參照圖4所示，對(duì)于現(xiàn)有可靠性測試，根據(jù)前述設(shè)定，以對(duì)一個(gè)扇區(qū)的一次循環(huán)寫擦除操作 的時(shí)間為3秒為例，其總時(shí)間為32X3秒X 10000 = 960000秒=267小時(shí)=11. 1天。而對(duì)于本例可靠性測試，以對(duì)一個(gè)扇區(qū)的一次循環(huán)寫擦除操作的時(shí)間為3秒為 例，其總時(shí)間為4X3秒X 10000 = 120000秒=33小時(shí)=1.4天。從圖4的可靠性測試總時(shí)間對(duì)比可以看到，本例可靠性測試通過減少測試扇區(qū) 數(shù)，增加測試芯片數(shù)的方法保持樣本數(shù)不變，而由于各個(gè)測試芯片之間的寫擦除操作可以 平行進(jìn)行，因此減少測試扇區(qū)的數(shù)量，無疑使得可靠性測試的總時(shí)間減少。并且，本例可靠性測試過程由于考慮到了，測試扇區(qū)數(shù)的變化也將致使測試芯片 的失效概率發(fā)生變化，因而采用本例的測試芯片數(shù)和測試扇區(qū)數(shù)進(jìn)行可靠性測試，其測試 結(jié)果相對(duì)于實(shí)例1來說，應(yīng)與現(xiàn)有可靠性測試更吻合。雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
一種可靠性測試方法，其特征在于，包括選定用于本次可靠性測試的樣本數(shù)，以及測試芯片中測試扇區(qū)的數(shù)量；根據(jù)已選定的本次可靠性測試的樣本數(shù)，以及已選定的測試扇區(qū)的數(shù)量，獲得本次可靠性測試中測試芯片的數(shù)量；以所述測試芯片的數(shù)量和測試扇區(qū)的數(shù)量，進(jìn)行本次可靠性測試，其中，所述本次可靠性測試的樣本數(shù)與本次可靠性測試中測試芯片的數(shù)量與所述測試芯片中測試扇區(qū)數(shù)量的乘積成正比。
2.如權(quán)利要求1所述的可靠性測試方法，其特征在于，所述本次可靠性測試中測試芯 片的數(shù)量根據(jù)下述公式獲得M = S/m，其中S為選定的本次可靠性測試的樣本數(shù)，m為選定的本次可靠性測試中測 試扇區(qū)的數(shù)量。
3.如權(quán)利要求1所述的可靠性測試方法，其特征在于，所述本次可靠性測試中測試芯 片的數(shù)量根據(jù)下述公式獲得M = S/(f Xm)，其中S為選定的本次可靠性測試的樣本數(shù)，m為本次可靠性測試中測試 扇區(qū)的數(shù)量，f為失效偏差。
4.如權(quán)利要求3所述的可靠性測試方法，其特征在于，所述測試芯片為存儲(chǔ)器芯片，所 述失效偏差為隨著測試扇區(qū)數(shù)不同，所述存儲(chǔ)器芯片的外圍電路因受應(yīng)力次數(shù)不同而產(chǎn)生 的失效偏差。
5.如權(quán)利要求4所述的可靠性測試方法，其特征在于，所述失效偏差根據(jù)下述公式獲得f = CXln(m/n)+l，其中，f為失效偏差，C為與測試芯片相關(guān)的參數(shù)，該參數(shù)影響所述 的失效偏差。
6.如權(quán)利要求5所述的可靠性測試方法，其特征在于，所述與測試芯片相關(guān)的參數(shù)C為 外圍電路性能對(duì)測試結(jié)果的影響因子。
7.如權(quán)利要求6所述的可靠性測試方法，其特征在于，所述影響因子C與外圍電路及存 儲(chǔ)單元陣列對(duì)測試結(jié)果有影響的有效面積相關(guān)。
8.如權(quán)利要求7所述的可靠性測試方法，其特征在于，所述影響因子C由下述公式獲得 C=4(p)/A(C)+A(p)其中，A(p)細(xì)綱勺夕卜馳制IH雄躲景糊銪麵積、，A (c) 為存儲(chǔ)器的存儲(chǔ)單元陣列對(duì)測試結(jié)果有影響的有效面積。
9.如權(quán)利要求8所述的可靠性測試方法，其特征在于，所述存儲(chǔ)器為非易失性存儲(chǔ)器。
全文摘要
一種可靠性測試方法，包括選定用于本次可靠性測試的樣本數(shù)，以及測試芯片中測試扇區(qū)的數(shù)量；根據(jù)已選定的本次可靠性測試的樣本數(shù)，以及已選定的測試扇區(qū)的數(shù)量，獲得本次可靠性測試中測試芯片的數(shù)量；以所述測試芯片的數(shù)量和測試扇區(qū)的數(shù)量，進(jìn)行本次可靠性測試，其中，所述本次可靠性測試的樣本數(shù)與本次可靠性測試中測試芯片的數(shù)量與所述測試芯片中測試扇區(qū)數(shù)量的乘積成正比。所述可靠性測試方法減少了可靠性測試時(shí)間，從而有助于代工廠芯片的大規(guī)模生產(chǎn)。
文檔編號(hào)G11C29/00GK101840733SQ20091004764
公開日2010年9月22日 申請日期2009年3月16日 優(yōu)先權(quán)日2009年3月16日
發(fā)明者張啟華, 楊斯元, 簡維廷 申請人:中芯國際集成電路制造(上海)有限公司