專利名稱：一次編程電阻隨機存儲單元、陣列、存儲器及其操作方法
技術(shù)領域：
本發(fā)明屬于存儲器技術(shù)領域，涉及一種采用金屬氧化物作為存儲電阻的一次編程 電阻隨機存儲單元技術(shù)，尤其涉及一種包括2T2R結(jié)構(gòu)的一次編程電阻隨機存儲單元、存儲 陣列、存儲器及其存儲操作方法。
背景技術(shù)：
非揮發(fā)存儲器在斷電時仍能保持所存儲的數(shù)據(jù)，這使得非揮發(fā)存儲器在各種不同 類型的電子設備中有著及其廣泛的應用。一次編程存儲器(OTP)是常見的非揮發(fā)存儲器 中的一種，它通過字線和位線交叉的存儲單元來存儲邏輯信息，其中，常見的存儲單元有熔 絲、反熔絲和電荷俘獲型器件(例如浮柵雪崩注入場效應管)。一次編程存儲器一般是不可 重復編程的。對于熔絲和反熔絲型存儲器，需要一個高電壓來擊穿電容絕緣層，在電擊穿過程 中會有高功耗的損失。此外，由于器件一旦被擊穿后不能被再進行編程和擦除操作，所以對 器件的測試條件要求較高，測試時不能擊穿器件，同時也不能對器件進行加速測試，所以測 試所花費的時間也將較長，影響了產(chǎn)品的良率。對于電荷俘獲型存儲器，包括可擦除可編程只讀存儲器(EPROM)和電可擦除可編 程只讀存儲器(EEPROM)，一般來說，用于制造這種類型的非揮發(fā)存儲器的工藝制程要落后 于先進的CMOS邏輯工藝。例如，用于快閃EEI3ROM的器件的工藝要比標準的先進CMOS工藝 多加30%的掩膜步驟，以便制造高電壓產(chǎn)生電路、浮柵結(jié)構(gòu)、ONO層、三阱，以及在這些器件 中一般具有的特殊的源和漏結(jié)所需的各種特殊的區(qū)域和結(jié)構(gòu)。據(jù)此，用于快閃結(jié)構(gòu)的器件要落后于先進CMOS工藝一到兩代，同時每個芯片的成 本都要比后者貴30%。作為另一個例子，基于氧化層擊穿效應的反熔絲器件的工藝必須適 合于制作各種反熔絲結(jié)構(gòu)和高電壓電路，因此該工藝同樣趨于比先進CMOS工藝落后一代。隨著工藝尺寸的縮小，上述的可編程只讀存儲器都會遇到瓶頸問題。例如，工業(yè) 界普遍認為快閃存儲器將遭遇物理極限瓶頸，F(xiàn)LASH的浮柵不能隨技術(shù)代發(fā)展無限制減薄； 而基于氧化層擊穿效應的可編程只讀存儲器將遭遇軟擊穿(由于氧化層厚度變薄，發(fā)生軟 擊穿的概率越大)的問題。最近電阻隨機存儲器(resistive random access memory，簡稱為RRAM)因為其高 密度、低成本、可突破技術(shù)代發(fā)展限制的特點引起高度關注，所使用的材料有相變材料、摻 雜的SrfrO3、鐵電材料PWrTiO3、鐵磁材料PrhCaxMnO3、二元金屬氧化物材料、有機材料等。 二元金屬氧化物(如銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的 氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物等)由于在組份精確控制、與集 成電路工藝兼容性及成本方面的潛在優(yōu)勢格外受關注?，F(xiàn)有技術(shù)公開了電阻存儲單元的I-V特性曲線的示意圖(圖1)，其中，(a)是采用 極性不同的電壓進行高阻和低阻間轉(zhuǎn)換情形，曲線101表示起始態(tài)為高阻的IV曲線，電壓 掃描方向如箭頭所示，當電壓從0開始向正向逐漸增大到Vn時，電流會突然迅速增大，表明存儲電阻從高阻突變成低阻狀態(tài)，圖中電流增大不是無限制的，而是受回路中電流限制元 件的約束，到達最大值(以下稱為鉗制值)后不再隨電壓增加而增加。曲線100表示起始 態(tài)為低阻的狀態(tài)，當電壓由0向負向逐漸增大到Vt2時，電流會突然迅速減小，表明存儲電阻 從低阻突變成高阻狀態(tài)。高阻和低阻分別代表不同的數(shù)據(jù)狀態(tài)，這種改變是多次可逆的，由 此可實現(xiàn)數(shù)據(jù)存儲；(b)是采用極性相同的電壓來進行高阻和低阻轉(zhuǎn)換的情形，曲線101和 100分別表示采用正向電壓使存儲電阻由高阻向低阻轉(zhuǎn)換和由低阻向高阻轉(zhuǎn)換的過程，而 103和102分別表示采用負向電壓使存儲電阻由高阻向低阻轉(zhuǎn)換和由低阻向高阻轉(zhuǎn)換的過 程。在圖1中，典型的高阻向低阻的轉(zhuǎn)變電流為幾微安，低阻向高阻轉(zhuǎn)變的電流為幾 十微安，比基于氧化層擊穿效應的存儲器要小的多。另一方面，轉(zhuǎn)變的電壓明顯小于浮柵型 結(jié)構(gòu)的存儲器，所以電阻隨機存儲器同時具有低功耗的優(yōu)點?，F(xiàn)有技術(shù)還公開了 CuxO電阻隨機存儲器的疲勞特性示意圖(圖2)，其中，CuxO電 阻在高阻或電阻間來回轉(zhuǎn)換的次數(shù)(以下稱為可擦寫次數(shù))能達到600次左右，因此，CuxO 電阻隨機存儲器具有多次編程能力。同樣，鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化 物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物等金屬氧化物也具有多 次編程的能力。圖3公開了基于傳統(tǒng)ITlR電路結(jié)構(gòu)的電阻存儲單元的等效電路圖示意圖(a)和 結(jié)構(gòu)剖面圖示意圖(b)。其中，每個存儲單元210中有一個存儲電阻201和一個選通器件 200，存儲電阻201與選通器件200的一端202直接連接，圖b中TE和BE分別代表電阻201 的上電極和下電極。在示意圖中選通器件200采用MOSFET(金屬氧化物場效應晶體管)器 件，201的另一端203與位線BL相連接，選通器件200通過控制端204與字線WL連接。位 線BL與字線WL共同作用就選中交叉處的單個電阻201進行存儲操作。選通器件200使得 電信號只對耦合在字線_位線交叉對之間的單個電阻進行操作，而不會對其它的存儲單元 產(chǎn)生串擾。這種結(jié)構(gòu)的特點是不同存儲單元之間，在存儲操作中的相互干擾小。由于二元或者二元以上的多元金屬氧化物的存儲材料本身的穩(wěn)定性、制造工藝偏 差等原因，使得存儲電阻的低阻阻值和高阻阻值的分布偏差較大，低阻阻值與高阻阻值之 間的區(qū)別隨陣列增大或存放時間的延長和讀取次數(shù)的增加都有減小的趨勢，即低阻阻值的 上限和高阻阻值下線之間的差別越來越小，傳統(tǒng)的ITlR結(jié)構(gòu)越來越難滿足存儲器對讀寫 容限的要求。同時當今存儲器對速度和功耗的要求也越來越高，ITlR的結(jié)構(gòu)在提高存儲器 讀取速度和操作功耗上也遇到了瓶頸。因此，使存儲器能準確有效的讀寫同時實現(xiàn)高速度 和低功耗成是一個重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，為克服現(xiàn)有技術(shù)一次編程存儲器的高功耗、低速度的缺點，提 供一種以二元或者二元以上的多元金屬氧化物作為存儲電阻介質(zhì)的一次編程電阻隨機存 儲單元及其存儲操作方法。。本發(fā)明提出的一次編程電阻隨機存儲單元，該存儲器存儲單元以二元或者二元以 上的多元金屬氧化物作為電阻存儲介質(zhì)，所述電阻隨機存儲器單元包括第一選通管，與所 述第一選通管串聯(lián)連接的第一存儲電阻，第二選通管，以及，與所述第二選通管串聯(lián)連接的第二存儲電阻；其中，所述一次編程電阻隨機存儲單元(1)第一存儲電阻處于第一電阻態(tài) 且第二存儲電阻處于第二電阻態(tài)時處于第一數(shù)據(jù)狀態(tài)，(2)第一存儲電阻處于第二電阻態(tài) 且第二存儲電阻處于第一電阻態(tài)時處于第二數(shù)據(jù)狀態(tài)。 根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲單元，其中，所述第一選通管與第二 選通管的控制端并聯(lián)連接于同一條字線。所述第一存儲電阻和第二存儲電阻分別與第一位 線和第二位線連接。所述第一存儲電阻和第二存儲電阻都處于第一電阻態(tài)時，一次編程電 阻隨機存儲單元處于初始狀態(tài)。所述第一存儲電阻和第二存儲電阻都處第二電阻態(tài)時，一 次編程電阻隨機存儲單元處于初始狀態(tài)。所述存儲電阻可以是銅的氧化物、鎳的氧化物、鈦 的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅 的氧化物之一。根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲單元，其中，所述第一選通管和第二 選通管均是場效應管。所述作為第一選通管的場效應管的漏端與第一存儲電阻串聯(lián)連接， 所述作為第二選通管的場效應管的漏端與第二存儲電阻串聯(lián)連接。還包括源線，所述作為 第一選通管的場效應管的源端、作為第二選通管的場效應管的源端并聯(lián)連接于所述源線。同時，本發(fā)明同時提供上述一次編程電阻隨機存儲單元的操作方法，包括擦除操 作方法、編程操作方法以及讀取操作方法，其特征在于(1)擦除操作方法所述第一選通管和第二選通管導通，對所述第一存儲電阻兩 端和第二存儲電阻兩端均施加擦除電信號，所述第一存儲電阻和所述第二存儲電阻均變?yōu)?第一電阻態(tài)。(2)編程操作方法所述存儲器單元被擦除操作后，所述第二選通管導通，第二存 儲電阻兩端均施加編程電信號后轉(zhuǎn)換至第二電阻態(tài)，所述電阻存儲單元被編程至第一數(shù)據(jù) 狀態(tài)；所述存儲器單元被擦除操作后，所述第一選通管導通，第一存儲電阻兩端均施加編程 電信號后轉(zhuǎn)換至第二電阻態(tài)，所述電阻存儲單元被編程至第二數(shù)據(jù)狀態(tài)。(3)讀取操作方法所述第一選通管和第二選通管導通，所述存儲電阻兩端施加 讀操作電信號，通過第一存儲電阻兩端流過的電流信號與第二存儲電阻兩端流過的電流信 號進行比較判斷所述存儲器單元的數(shù)據(jù)狀態(tài)。根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲單元的操作方法，其中，所述第一電 阻態(tài)為高阻態(tài)，第二電阻態(tài)為低阻態(tài)。讀取操作時，第一存儲電阻兩端流過的電流信號小于 第二存儲電阻兩端流過的電流信號時，所述存儲器單元為第一數(shù)據(jù)狀態(tài)；第一存儲電阻兩 端流過的電流信號大于第二存儲電阻兩端流過的電流信號時，所述存儲器單元為第二數(shù)據(jù) 狀態(tài)。根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲單元的操作方法，其中，所述擦除操 作的電信號與編程操作的電信號的極性相同或相反；所述電信號可以是電流脈沖信號或電 壓脈沖信號。根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲單元的操作方法，其中，所述操作方 法還包括在擦除操作之前的一次激活操作。本發(fā)明進一步提供包括M行XN列上述一次編程電阻隨機存儲單元的一次編程電 阻隨機存儲陣列，該一次編程電阻隨機存儲陣列還包括用于行選中所述存儲陣列中一次編程電阻隨機存儲單元的M條字線，
用于列選中所述存儲陣列中一次編程電阻隨機存儲單元的N條第一位線、N條第 二位線、N條位線選通控制線、N個第一位線選通管、N個第二位線選通管和源線，以及用于讀出被選中的一次編程電阻隨機存儲單元的第一數(shù)據(jù)狀態(tài)或者第二數(shù) 據(jù)狀態(tài)的靈敏放大器；靈敏放大器的第一輸入端、第一位線、第一位線選通管、第一存儲電阻、第一選通 管和源 線可以依次形成電流回路，靈敏放大器的第二輸入端、第二位線、第二位線選通管、 第二存儲電阻、第二選通管和源線可以依次形成另一電流回路；其中所述M和N均大于或等于2并為2的整數(shù)倍。根據(jù)本發(fā)明所提供的一次編程電阻隨機存儲陣列，其中，條字線同時連接每行一 次編程電阻隨機存儲單元的第一選通管和第二選通管的控制端。每個第一位線選通管串聯(lián) 于每條第一位線上用于實現(xiàn)該第一位線的選中，每個第二位線選通管串聯(lián)于每條第二位線 上用于實現(xiàn)該第二位線的選中；每條位線選通控制線用于同時控制與同一個一次編程電阻 隨機存儲單元電連接的第一位線選通管和第二位線選通管。每行一次編程電阻隨機存儲單 元的第一選通管和第二選通管同時并聯(lián)連接于一條源線；相鄰兩行一次編程電阻隨機存儲 單元可以共用一條源線。本發(fā)明進一步提供包括上述一次編程電阻隨機存儲陣列的一次編程電阻隨機存 儲器，該一次編程電阻隨機存儲器還包括與一次編程電阻隨機存儲陣列相連接的字線行 譯碼器，與一次編程電阻隨機存儲陣列相連接的位線列譯碼器，地址鎖存模塊，寫驅(qū)動模 塊，靈敏放大器，輸入/輸出緩沖器，以及邏輯控制器。本發(fā)明的技術(shù)效果是，本發(fā)明的一次編程電阻隨機存儲單元使用二元或者二元以 上的多元金屬氧化物作并具有2T2R的結(jié)構(gòu)特點，通過第一個存儲電阻和第二個存儲電阻 的狀態(tài)組合差異來代表存儲狀態(tài)“ 1，，和“0”，因此，特別是對存儲陣列，不容易受工藝偏差 的影響。進一步，2T2R結(jié)構(gòu)特點的存儲單元，采用讀取互補狀態(tài)的方法不需要任何參考電流 源和電壓源，從而使得存儲單元的存儲狀態(tài)能夠快速而準確地讀出，具有讀取速度高的特 點，同時，由于二元或者二元以上的多元金屬氧化物本身具有多次編程的能力以及不揮發(fā) 的特點，所以該一次編程電阻隨機存儲單元具有高讀寫容限、不揮發(fā)的特點。


圖1是現(xiàn)有技術(shù)的電阻隨機存儲器的I-V特性曲線。圖2是現(xiàn)有技術(shù)的CuxO電阻隨機存儲器的疲勞特性示意圖。圖3是現(xiàn)有技術(shù)的基于傳統(tǒng)ITlR電路結(jié)構(gòu)的電阻存儲單元的等效電路圖示意圖 (a)和結(jié)構(gòu)剖面圖示意圖(b)。圖4是本發(fā)明所提供的一次編程電阻隨機存儲單元的電路結(jié)構(gòu)示意圖。圖5是本發(fā)明所提供的一次編程電阻隨機存儲陣列的電路結(jié)構(gòu)示意圖。圖6是本發(fā)明所提供的一次編程電阻隨機存儲器模塊示意圖。圖7是對本發(fā)明提供的一次編程電阻隨機存儲陣列進行操作的電路示意圖。圖8是對本發(fā)明提供的一次編程電阻隨機存儲陣列進行讀取操作的又一電路示 意圖。
具體實施例方式下文結(jié)合圖示及參考實施例更具體地描述本發(fā)明，本發(fā)明提供優(yōu)選實施例，但不 應該被認為僅限于在此闡述的實施例。實施例1在此參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應該被認 為僅限于圖中所示的區(qū)域的特定形狀。圖4是本發(fā)明所提供的一次編程電阻隨機存儲單元的電路結(jié)構(gòu)示意圖。如圖4所 示，包括兩個一次編程電阻隨機存儲單元420和410。以一次編程電阻隨機存儲單元420為 例，其包括第一存儲電阻401以及與第一存儲電阻相串聯(lián)的第一選通管411、第二存儲電阻 402以及與第一存儲電阻相串聯(lián)的第二選通管412。在該實施例中，第一存儲電阻401的一 端與第一選通管411串聯(lián)，另一端還與位線BLla相連接；第二存儲電阻402的一端與第一 選通管412串聯(lián)，另一端還與位線BLlb相連接。第一選通管和第二選通管可以通過電信號 使其導通與關斷，選通管可以為場效應選通管或者三極管等，在本實施例中，優(yōu)選為場效應 管，因此411和412同為相同參數(shù)的場效應管，第一選通管411的控制柵端和第二選通管 412的控制柵端并聯(lián)到同一字線WLl，第一選通管411和第二選通管412與各自的存儲電阻 串聯(lián)的連接端均為漏端，其中，第一選通管411的源端和第二選通管412的源端并聯(lián)到同一 源線SL1。一次編程電阻隨機存儲單元421與一次編程電阻隨機存儲單元420的結(jié)構(gòu)相同， 同樣包括第一存儲電阻403、第一選通管413、第二存儲電阻404、第二選通管414，傳統(tǒng)上我 稱這種結(jié)構(gòu)為2T2R(T =Transistor, R Resistance)結(jié)構(gòu)。第一存儲電阻403的一端與第 一選通管413串聯(lián)，另一端與位線BL2a相連接，第二存儲電阻404的一端與第二選通管414 串聯(lián)，另一端與位線BL2b相連接；第一選通管413的控制柵端和第二選通管414的控制柵 端并聯(lián)到同一字線WL1，第一選通管413的源端和第二選通管414的源端并聯(lián)到同一源線 SLl0其中，第一存儲電阻(401和403)第二存儲電阻(402和404)均具為有存儲特性的二 元或者二元以上的多元金屬氧化物，第一存儲電阻和第二存儲電阻可以為銅的氧化物、鎳 的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬 的氧化物或者鋅的氧化物，第一存儲電阻和第二存儲電阻在電信號(包括電壓信號和電流 信號)作用下實現(xiàn)高阻態(tài)(High resistance,H)和低組態(tài)(Lowresistance，L)之間來回轉(zhuǎn) 換。繼續(xù)參考圖4，說明一次編程電阻隨機存儲單元420的存儲數(shù)據(jù)原理。如果，一次 編程電阻隨機存儲單元420中的第一存儲電阻401處于低阻狀態(tài)(L)，第二存儲電阻402處 于高阻狀態(tài)(H)，我們定義一次編程電阻隨機存儲單元420處于第二數(shù)據(jù)狀態(tài)；如果，一次 編程電阻隨機存儲單元420中的第一存儲電阻401處于高阻狀態(tài)(H)，第二存儲電阻402處 于低阻狀態(tài)(L)，我們定義一次編程電阻隨機存儲單元420處于第一數(shù)據(jù)狀態(tài)。當一次編程 電阻隨機存儲單元420處于第二數(shù)據(jù)狀態(tài)時，依次從BLla流過第一存儲電阻401、第一選通 管411 (第一選通管411導通)和SLl的電流大于依次從BLlb流過第二存儲電阻402、第 二選通管412 (第二選通管412導通)和SLl的電流；當一次編程電阻隨機存儲單元420處 于第一數(shù)據(jù)狀態(tài)時，依次從BLla流過第一存儲電阻401、第一選通管411 (第一選通管411 導通)和SLl的電流小于依次從BLlb流過第二存儲電阻402、第二選通管412(第二選通 管412導通)和SLl的電流。該發(fā)明中就是根據(jù)電流的大小關系來區(qū)分存儲狀態(tài)的。在圖4所示實施例中，一次編程電阻隨機存儲單元420處于第二存儲狀態(tài)，一次編程電阻隨機存 儲單元421處于第一存儲狀態(tài)。本發(fā)明所稱的“第一數(shù)據(jù)狀態(tài)”和“第二數(shù)據(jù)存儲狀態(tài)”均 是相對，我們可以定義第一數(shù)據(jù)狀態(tài)為邏輯低值(二進制的“0”狀態(tài))、第二數(shù)據(jù)狀態(tài)為邏 輯高值(二進制的“1”狀態(tài))，也可以定義第一數(shù)據(jù)狀態(tài)為邏輯低高值(二進制的“1”狀 態(tài))、第二數(shù)據(jù)狀態(tài)為邏輯低值(二進制的“0”狀態(tài))。進一步，當?shù)谝淮鎯﹄娮?01和第 二存儲電阻402都處于高阻態(tài)時，我們定義一次編程電阻隨機存儲單元處于初始狀態(tài)，通 常在對一次編程電阻隨機存儲單元進行寫第一數(shù)據(jù)狀態(tài)或者第二數(shù)據(jù)狀態(tài)之前，一次編程 電阻隨機存儲單元處于初始狀態(tài)。由于第一存儲電阻和第二存儲電阻實際上具有多次編程 操作能力，所以本發(fā)明所提供的一次編程隨機存儲單元同樣具有多次編程操作能力，因此 相對傳統(tǒng)的一次編程隨機存儲單元具有高讀寫容限的特點。本發(fā)明同時提供圖4所示一次編程隨機存儲單元的操作方法。一次編程隨機存儲 單元的操作方法包括擦除操作方法、編程操作方法以及讀取操作方法。結(jié)合圖4，依次對一 次編程隨機存儲單元的擦除操作方法、編程操作方法以及讀取操作方法進行說明。對于擦除操作方法，結(jié)合圖4所示，首先施加一導通電壓至字線WL1，使得選通晶 體管411、412、413、414導通，并在位線(包括位線BLla, BLlb, BL2a、BL2b)與源線SLl之 間施加一擦除電壓(或電流)信號，使得存儲單元420、421中的存儲電阻401、402、403、404 都被擦除成高阻值狀態(tài)，此時，一次編程隨機存儲單元420、421均為所定義的初始狀態(tài)。應 當說明的是，存儲單元的初始狀態(tài)也可以定義為存儲電阻401、402、403、404都被擦除成低 阻值狀態(tài)，不受本發(fā)明的限制，但是大多數(shù)以二元或者二元以上的多元金屬氧化物作為存 儲電阻介質(zhì)的存儲電阻，由低阻向高阻的編程過程(Reset)比由高阻向低阻的編程過程 (Set)的功耗低，對于一次編程隨機存儲單元，在出廠后，客戶端通過使用Set操作過程實 現(xiàn)編程，這樣對用戶端的編程功耗相對以Reset操作過程實現(xiàn)編程的方法更低。對于編程操作方法，以Set操作過程實現(xiàn)編程操作為例，結(jié)合4所示，當存儲電阻 401、402、403、404都被擦除成高阻值狀態(tài)，對于存儲單元420，施加一電壓(或電流)信號 至字線WL1，導通選通晶體管411、412，在位線BLla與源線SLl之間施加一編程電壓(或電 流)信號，使得第一存儲電阻401被編程為低阻值，同時使第二存儲電阻402相連的位線 BLlb處于浮空狀態(tài)，故第二存儲電阻402不會被編程，第二存儲電阻402仍然為高阻值，這 樣第一存儲電阻401為低阻值而第二存儲電阻402為高阻值，故表示存儲了數(shù)據(jù)“1”;對于 存儲單元421，施加一電壓至字線WL1，導通選通晶體管413、414，在位線BL2b與源線SLl 之間施加一編程電壓(或電流)信號，使得第二存儲電阻404被編程為低阻值，同時使第一 存儲電阻403相連的位線BL2a處于浮空狀態(tài)，故第一存儲電阻403不會被編程，第一存儲 電阻403仍然為高阻值，這樣第一存儲電阻403為高阻值而第二存儲電阻404為高阻值，故 表示存儲了數(shù)據(jù)“0”。在該實施例中，所述電壓(或電流)信號可以為脈沖信號，脈沖信號 通常具有脈沖高度、脈沖時間、下降時間等等參數(shù)，脈沖信號的形狀根據(jù)作為第一存儲電阻 或第二存儲電阻的要求決定，其不受本發(fā)明范圍限制。在該實施例中，擦除操作的電壓信 號(或者電流信號)與編程操作的電壓信號(或者電流信號)的極性相同或相反，根據(jù)第 一存儲電阻和第二存儲電阻的編程極性要求確定，例如以CuxO作為存儲操作時，以圖1為 例，要求從低阻到高阻狀態(tài)轉(zhuǎn)變?yōu)闉樨撓螂妷盒盘?，而高阻到地阻狀態(tài)轉(zhuǎn)變?yōu)闉檎螂妷?信號，進行擦除操作時，為使所有存儲單元均達到高阻狀態(tài)，一般施加負的電壓信號(極性
10為負)，而為了實現(xiàn)編程操作，為使某些存儲電阻均從高阻狀態(tài)向低阻態(tài)轉(zhuǎn)變，一般施加正 的電壓信號(極性為正)。以Reset操作過程實現(xiàn)編程操作的實施例與上述編程操作過程 的差異是使用電信號的差異。對于讀取操作方法，結(jié)合4所示，例如讀取一次編程隨機存儲單元420的數(shù)據(jù)狀態(tài) 時，首先，字線WLl上施加信號使第一選通管411、第二選通管412同時導通，位線BLla和 SLl之間時間讀取操作的電壓(或者電流)信號，位線BLlb和SLl之間時間讀取操作的電 壓(或者電流)信號，完成存儲電阻兩端施加讀操作電信號步驟；其次，通過第一存儲電阻 401兩端流過的電流信號與第二存儲電阻402兩端流過的電流信號進行比較判斷存儲器單 元420的數(shù)據(jù)狀態(tài)，在該實施例中，第一存儲電阻401兩端流過的電流信號大于第二存儲電 阻402兩端流過的電流信號，存儲器單元420處于第二數(shù)據(jù)狀態(tài)，從讀取了存儲了數(shù)據(jù)“ 1”。 同理，讀取一次編程隨機存儲單元421的數(shù)據(jù)狀態(tài)時，第一存儲電阻403兩端流過的電流信 號小于第二存儲電阻404兩端流過的電流信號，存儲器單元421處于第一數(shù)據(jù)狀態(tài)，從讀取 了存儲了數(shù)據(jù)“0”。讀取傳統(tǒng)的ITlR結(jié)構(gòu)的一次編程隨機存儲單元時一般需要一個參考電流源或者 電壓源，由于使用二元或者二元以上的多元金屬氧化物作為存儲電阻介質(zhì)的存儲電阻具有 低阻阻值和高阻阻值的分布偏差較大的特點，高低阻值區(qū)別不顯著時，很難選取合適的參 考電流或電壓源來讀出電阻的狀態(tài)，具體而言，在高阻阻值和低阻阻值這兩種狀態(tài)下，讀取 操作時流過存儲電阻的電流或者存儲電阻上的電壓將和參考電流源或電壓源越來越接近， 從而使得靈敏放大器很難準確和快速地讀取存儲電阻的狀態(tài)。進一步，同時由于制造時工 藝偏差等原因，同一個存儲陣列中不同位置的存儲電阻電阻阻值在相同狀態(tài)(高阻或低 阻)偏差較大，因此一個固定參考的電流源或電壓源很難正確地讀取存儲陣列中的所有單 元，從而造成讀出錯誤。因此，相比傳統(tǒng)的ITlR結(jié)構(gòu)的一次編程隨機存儲單元而言，由于本 發(fā)明的存儲單元的2T2R結(jié)構(gòu)特點，采用讀取互補狀態(tài)的方法不需要任何參考電流源和電 壓源，從而使得存儲單元的存儲狀態(tài)能夠快速而準確地讀出，并且這種結(jié)構(gòu)不受工藝偏差 的影響。在某些金屬氧化物(例如，CuxO)存儲電阻用來材料制作成的第一存儲電阻和第 二存儲電阻時，需要首先對存儲電阻進行一次激活操作，存儲電阻才具有存儲特性。針對圖 4所示的實施例進行激活操作時，同樣，首先施加一導通電壓至字線WL1，使得選通晶體管 411、412、413、414導通，并在位線(包括位線BLla、BLlb、BL2a、BL2b)與源線SLl之間施加 一激活電壓(或電流)信號，使得存儲單元420、421中的存儲電阻401、402、403、404都被 激活，此時存儲電阻401、402、403、404—般均為低阻狀態(tài)。然后，可對存儲單元再進行擦除 操作。實施例2圖5本發(fā)明所提供的一次編程電阻隨機存儲陣列的電路結(jié)構(gòu)示意圖。應當理解， 實際實施時存儲陣列可以根據(jù)需要而變化行數(shù)和列數(shù)，這里便于說明，只描述為M行N列。 如5所示，存儲陣列包括M行XN列一次編程電阻隨機存儲單元，一次編程電阻隨機存 儲陣列的第一行包括存儲單元551、552、至55N，每個存儲單元為這個存儲陣列的一個基本 單元，存儲單元551包括了第一存儲電阻501、第二存儲電阻502以及第一選通管511、第二 選通管512，其結(jié)構(gòu)與圖4所述的實施例基本相同。WL1到WLm為M條字線，用于行選中存儲陣列中一次編程電阻隨機存儲單元。每條字線同時連接每行一次編程電阻隨機存儲單元 的第一選通管和第二選通管的控制端。一次編程電阻隨機存儲陣列的第一列包括存儲單元 551、561等，每一列包括M個存儲單元。BLla到BLNa為N條用于列選中所述存儲陣列中一 次編程電阻隨機存儲單元的N條第一位線；BLlb到BLNb為N條用于列選中上述存儲陣列 中一次編程電阻隨機存儲單元的N條第二位線；sell到selN為N條位線選通控制線，521a 到52Na為N個第一位線選通管、52Ib到52Nb為N個第二位線選通管和源線，第一位線選通 管串聯(lián)于每條第一位線上用于實現(xiàn)該第一位線的選中，每個第二位線選通管串聯(lián)于每條第 二位線上用于實現(xiàn)該第二位線的選中；每條位線選通控制線用于同時控制每列存儲單元的 第一位線選通管和第二位線選通管，例如，sell用于控制第一列的第一位線選通管521a和 第二位線選通管521b，依此類推，selN用于控制第一列的第一位線選通管52Nla和第二位 線選通管52Nb，通過位線選通控制線在位線選通管上加控制信號，實現(xiàn)位線的選中。繼續(xù)如圖5所示，一次編程電阻隨機存儲陣列包括SLl到SLm/2條源線，每行一次編 程電阻隨機存儲單元的第一選通管和第二選通管同時并聯(lián)連接于一條源線。每相鄰的兩行 一次編程電阻隨機存儲單元可以共用一條源線，存儲單元551和存儲單元561共享一個源 端，第一行和第二行的源端通過導線SLl連接在一起，其它依此類推，因此，M行存儲單元只 需要M/2條源線。通過共享源端可以減少存儲單元的尺寸，另一方面在保持面積不變的同 時可以使得源線寬度變寬，這樣可以減少源線的電阻，同時可以允許更多的電流流過源線， 這意味著每一行可以連接更多的存儲單元。繼續(xù)如圖5所示，一次編程電阻隨機存儲陣列包括靈敏放大器540，靈敏放大器 540用于讀出被選中的一次編程電阻隨機存儲單元的第一數(shù)據(jù)狀態(tài)或者第二數(shù)據(jù)狀態(tài)；靈 敏放大器540的兩個輸入端為531和532，靈敏放大器540的第一輸入端531、第一位線 BLla、第一位線選通管521a、第一存儲電阻501、第一選通管511和源線SLl依次串連連接 在一起，可以依次形成電流回路，靈敏放大器540的第二端532、第二位線BLlb、第二位線選 通管521b、第二存儲電阻502、第二選通管512和源線SLl依次串連連接在一起，可以依次 形成另一電流回路；繼續(xù)如圖5所示，以讀取出存儲單元551的存儲數(shù)據(jù)為例說明該存儲陣列的基本 操作方法。施加一導通電壓至WLl導通存儲單元551的第一個選通管511和第二個選通 管512，施加一導通電壓至sell導通位線選通管521a和521b，由于存儲單元551中第一存 儲電阻501和第二存儲電阻502的阻值狀態(tài)是處于互補狀態(tài)，故在靈敏放大器540的兩端 531、532施加一相同的讀取電壓，通過導通相應的選通管511、512、521a、521b，由于第一存 儲電阻和第二存儲電阻阻值的差別，導致流入靈敏放大器540輸入端531、532的電流不同， 靈敏放大器540放大這種差別，輸出比較放大后的電平，來表示讀出數(shù)據(jù)“0”或是“ 1 ”。具 體來說，當存儲單元551中第一存儲電阻為低電阻、第二存儲電阻為高電阻時，靈敏放大器 540通過比較放大后輸出高電平，表示存儲單元551中存儲的數(shù)據(jù)為“1”；當存儲單元551 中第一存儲電阻為高電阻、第二存儲電阻為低電阻時，靈敏放大器540通過比較放大后輸 出低電平，表示存儲單元551中存儲的數(shù)據(jù)為“0”。圖5所示的存儲陣列實際上是存儲器集成電路電路的一部分，該集成電路包括許 多其它公知的元件，例如靈敏放大器、行譯碼器、列譯碼器、寫驅(qū)動、輸入/輸出緩沖器等 等。圖6所示為本發(fā)明所提供的一次編程電阻隨機存儲器模塊示意圖，如圖所示的存儲器600，它包括存儲單元陣列601、列譯碼器602、行譯碼器603、地址鎖存器604、控制邏輯605、 靈敏放大器606、寫驅(qū)動電路607和輸入輸出緩沖器608。在讀寫存儲器600時，外界輸入 的地址信號鎖存在地址鎖存器604中，行地址信號輸入到與地址鎖存器604相連接的行譯 碼器603中，列地址信號輸入到與地址鎖存器604相連接的列譯碼器602中，列譯碼器602 和行譯碼器603的輸出分別選中存儲單元陣列601中相應的一行和一列。在進行寫入存儲 器操作時，外界的數(shù)據(jù)信號通過輸入輸出緩沖器608輸入到寫驅(qū)動電路607中，寫驅(qū)動電路 607根據(jù)輸入的數(shù)據(jù)生成相應的寫電壓或?qū)戨娏鞯酱鎯卧嚵?01中，進行寫入操作；在 進行讀取操作時，靈敏放大器606施加一定的讀信號到存儲單元陣列601中，根據(jù)存儲單元 不同的狀態(tài)讀出相應的數(shù)據(jù)信號，數(shù)據(jù)信號通過輸入輸出緩沖器608輸出至外界?？刂七?輯605控制著列譯碼器602、行譯碼器603、地址鎖存器604、靈敏放大器606、寫驅(qū)動電路 607和輸入輸出緩沖器608這些模塊的時序，從而使得整個存儲器600正常工作。需要指 出的是存儲器600只是說明性的，因為必要時可能使用許多其它技術(shù)來對存儲陣列進行尋 址、將數(shù)據(jù)輸入或輸出存儲陣列、提供存儲陣列所需要的各種工作電壓等。
實施例3圖7所示為對本發(fā)明提供的一次編程電阻隨機存儲陣列進行操作的電路示意圖。 如圖7所示，其存儲陣列結(jié)構(gòu)與圖5所示相同，只是增加了用于操作的擦除和編程、讀取電 路部分。擦除和編程、讀取電路由以下幾部分組成列譯碼器602、行譯碼器603、寫驅(qū)動電 路607、靈敏放大器606、輸入輸出緩沖608、數(shù)據(jù)控制信號750，數(shù)據(jù)選擇傳輸晶體管751、 752,反相器753，擦除控制傳輸管761、763，編程控制傳輸管762、765，讀取控制傳輸管764。 以下對本發(fā)明提供的存儲陣列的具體操作方法作詳細說明。第一，擦除方法存儲陣列在交付用戶編程前需要進行擦除工作，即把存儲陣列全部擦除成高阻狀 態(tài)，進入一次編程使用狀態(tài)。如前所述，在存儲電阻兩端加一定極性，幅度和寬度的電脈沖信號可將存儲電阻 擦除成高阻態(tài)。需要理解的是擦除操作所用電信號的極性，幅度和寬度會因存儲器應用的 不同或者選用的存儲電阻材料的不同或制造工藝的不同而不盡相同。在一個實施例中，將存儲電阻與位線相連接的一端接高電平，將存儲電阻與選通 晶體管相連接的一端接低電平來對存儲電阻進行擦除操作。按照先對存儲陣列中存儲單元 的第一存儲電阻進行擦除操作，接著對存儲單元第二存儲電阻進行擦除操作，然后對下一 個存儲單元按上述操作方法進行擦除，直到存儲陣列中所有存儲單元都被擦除。參照圖7，首先對存儲單元731中第一存儲單元701進行擦除。行譯碼器603使得 字線WLl為高電平，其余字線為低電平，列譯碼器602使得輸出信號sell為高電平，其余輸 出為低電平，這樣位線選通管721a導通。這時，施加相應的電平使得擦除控制傳輸管761、 763導通，而編程控制傳輸管762、765和讀取控制傳輸管764都處于關斷狀態(tài)。施加高電平 至數(shù)據(jù)控制信號750，使得數(shù)據(jù)選擇傳輸晶體管751導通，而數(shù)據(jù)選擇傳輸晶體管752由于 通過反相器753與數(shù)據(jù)控制信號750相連接，故處于關斷狀態(tài)。這樣與存儲單元731中第 一存儲電阻701 —端相連接的位線BLla通過數(shù)據(jù)選擇傳輸晶體管751和擦除控制傳輸管 761連接到接地電平，而與存儲單元731中第一存儲電阻701另一端，通過第一選通管711， 經(jīng)過源線SLl和擦除控制傳輸管763連接到寫驅(qū)動電路607，寫驅(qū)動電路607將產(chǎn)生的擦除電壓通過上述路徑施加到存儲電阻701的一端，對其進行擦除操作。對存儲單元731中第一存儲電阻701進行擦除完成后，開始對第二存儲電阻702 進行擦除。同樣，行譯碼器603使得字線WLl為高電平，其余字線為低電平，列譯碼器602 使得輸出信號sell為高電平，其余輸出為低電平，這樣位線選通管721b導通。這時，施加 相應的電平使得擦除控制傳輸管761、763導通，而編程控制傳輸管762、765和讀取控制傳 輸管764都處于關斷狀態(tài)。施加低電平至數(shù)據(jù)控制信號750，使得數(shù)據(jù)選擇傳輸晶體管751 關斷，而數(shù)據(jù)選擇傳輸晶體管752由于通過反相器753與數(shù)據(jù)控制信號750相連接，故處于 導通狀態(tài)。這樣與存儲單元731中第二存儲電阻702 —端相連接的位線BLlb通過數(shù)據(jù)選 擇傳輸晶體管752和擦除控制傳輸管761連接到接地電平，而與存儲單元731中第二存儲 電阻702另一端，通過第二選通管712，經(jīng)過源線SLl和擦除控制傳輸管763連接到寫驅(qū)動 電路607，寫驅(qū)動電路607將產(chǎn)生的擦除電壓通過上述路徑施加到存儲電阻702的一端，對 其進行擦除操作。這樣，通過上述過程對存儲單元731進行了擦除操作，存儲單元中第一存儲電阻 701和第二存儲電阻702都被擦除成高阻態(tài)。將列譯碼器602和行譯碼器603的輸出依次改變，重復上述過程，完成對整個存儲 整列的擦除操作。需要理解的是，以上所述的擦除方法只是一個典型的實施例，擦除方法本身包括 但并不限于上述擦除方法。擦除方法可以根據(jù)需要，按存儲單元地址值增序或降序依次擦 除，也可按其它順序擦除?？梢园凑涨笆鰧嵤├牟脸椒看螌σ粋€存儲電阻進行擦除 操作，也可以每次對多個存儲電阻進行擦除操作。例如，使得列譯碼器602的輸出sell、 sel2、. . . selN同時為高電平，這樣，存儲陣列中字線WLl所對應的第一行存儲單元中所有 第一存儲電阻都可以被同時擦除。第二，編程方法如前所述，施加一定極性的電壓(或電流)至存儲單元中存儲電阻兩端，存儲電阻 就會被編程至低阻狀態(tài)。假設要寫入的數(shù)據(jù)是“1”，則對存儲單元中第一存儲電阻進行編程 操作；假設要寫入的數(shù)據(jù)是“0”，則對存儲單元中第二存儲電阻進行編程操作。假設要寫入的數(shù)據(jù)是二進制“1”，參照圖7，行譯碼器603使得字線WLl為高電平， 其余字線為低電平，列譯碼器602使得輸出信號sell為高電平，其余輸出為低電平，這樣位 線選通管721a導通。這時，施加相應的電平使得編程控制傳輸管762、765導通，而擦除控制 傳輸管761、763和讀取控制傳輸管764都處于關斷狀態(tài)。施加高電平至數(shù)據(jù)控制信號750， 使得數(shù)據(jù)選擇傳輸晶體管751導通，而數(shù)據(jù)選擇傳輸晶體管752由于通過反相器753與數(shù) 據(jù)控制信號750相連接，故處于關斷狀態(tài)。這樣與存儲單元731中第一存儲電阻701—端 相連接的位線BLla通過數(shù)據(jù)選擇傳輸晶體管751和擦除控制傳輸管761連接到寫驅(qū)動電 路607，而與存儲單元731中第一存儲電阻701另一端，通過第一選通管711，經(jīng)過源線SLl 和擦除控制傳輸管763連接到接地電平，寫驅(qū)動電路607將產(chǎn)生的編程電壓通過上述路徑 施加到存儲電阻701的一端，對其進行編程操作，存儲電阻701被編程至低阻，因此，二進制 數(shù)據(jù)“1”被寫入了存儲單元731。假設要寫入的數(shù)據(jù)是二進制“0”，參照圖7，同樣，行譯碼器603使得字線WLl為高 電平，其余字線為低電平，列譯碼器602使得輸出信號sell為高電平，其余輸出為低電平，這樣位線選通管721b導通。這時，施加相應的電平使得編程控制傳輸管762、765導通，而 擦除控制傳輸管761、763和讀取控制傳輸管764都處于關斷狀態(tài)。施加低電平至數(shù)據(jù)控制 信號750，使得數(shù)據(jù)選擇傳輸晶體管751關斷，而數(shù)據(jù)選擇傳輸晶體管752由于通過反相器 753與數(shù)據(jù)控制信號750相連接，故處于導通狀態(tài)。這樣與存儲單元731中第二存儲電阻 702 一端相連接的位線BLlb通過數(shù)據(jù)選擇傳輸晶體管752和擦除控制傳輸管761連接到寫 驅(qū)動電路607，而與存儲單元731中第二存儲電阻702另一端，通過第二選通管712，經(jīng)過源 線SLl和擦除控制傳輸管763連接到接地電平，寫驅(qū)動電路607將產(chǎn)生的擦除電壓通過上 述路徑施加到存儲電阻702的一端，對其進行擦除操作，存儲電阻702被編程至低阻，因此， 二進制數(shù)據(jù)“0”被寫入了存儲單元731。第三，激活操作如前所述，多種材料可以適用于本存儲器存儲電阻，在某些材料制作成的存儲電 阻，在對存儲器進行操作前，需進行一次激活操作。在一個實施例中，按照先對存儲陣列中存儲單元的第一存儲電阻進行激活操作， 接著對存儲單元第二存儲電阻進行激活操作，然后對下一個存儲單元按上述操作方法進行 激活，直到存儲陣列中所有存儲單元都被激活。參照圖7，行譯碼器603使得字線WLl為高電平，其余字線為低電平，列譯碼器602 使得輸出信號sell為高電平，其余輸出為低電平，這樣位線選通管721a導通。這時，施加 相應的電平使得編程控制傳輸管762、765導通，而擦除控制傳輸管761、763和讀取控制傳 輸管764都處于關斷狀態(tài)。施加高電平至數(shù)據(jù)控制信號750，使得數(shù)據(jù)選擇傳輸晶體管751 導通，而數(shù)據(jù)選擇傳輸晶體管752由于通過反相器753與數(shù)據(jù)控制信號750相連接，故處于 關斷狀態(tài)。這樣與存儲單元731中第一存儲電阻701 —端相連接的位線BLla通過數(shù)據(jù)選 擇傳輸晶體管751和擦除控制傳輸管761連接到寫驅(qū)動電路607，而與存儲單元731中第一 存儲電阻701另一端，通過第一選通管711，經(jīng)過源線SLl和編程控制傳輸管765連接到接 地電平，寫驅(qū)動電路607將產(chǎn)生的激活電壓通過上述路徑施加到存儲電阻701的一端，對其 進行激活操作，存儲電阻701被激活。按照上述類似過程對存儲電阻702進行激活，這樣，通過上述過程對存儲單元731 進行了激活操作，將列譯碼器602和行譯碼器603的輸出依次改變，重復上述過程，完成對 整個存儲整列的激活操作。通常來說，寫驅(qū)動電路所產(chǎn)生的激活操作的電壓(或電流)要比編程電壓要來的 大。還需要理解的是，本發(fā)明所述的一次編程電阻隨機存儲單元，用戶在實際使用時 只會對其進行編程操作，而激活和擦除操作一般發(fā)生在交給用戶使用前，激活和擦除操作 并不必開放給最終的用戶，所以實現(xiàn)相應操作所需的寫驅(qū)動和時序控制并不一定需要由存 儲芯片內(nèi)部的功能模塊提供。通常情況下，擦除操作的功耗要比編程操作大，而激活電壓也 要比編程電壓來的高，因此，在一些應用場合例如在嵌入式系統(tǒng)中，為了減少產(chǎn)生激活、擦 除、編程這3種電壓(或電流)的驅(qū)動電路的面積，將激活操作和擦除操作所需的電壓(或 電流)通過外接端口施加，而無需芯片內(nèi)的驅(qū)動電路產(chǎn)生，這樣芯片內(nèi)的驅(qū)動電路只需產(chǎn) 生一種編程電壓(或電流)，減小了驅(qū)動電路的面積。參照圖8是激活操作和擦除操作所需的電壓(或電流)通過外接端口施加的一個
15實施例。參照圖8并與圖7相比較，激活端口 801與數(shù)據(jù)選擇傳輸晶體管751、752相連接， 激活時所需的電壓或電流由外界通過激活端口 801所提供，擦除控制傳輸管761、763和編 程控制傳輸管762、765都處于關斷狀態(tài)，被選中的待激活存儲電阻經(jīng)過源線SLl和讀取控 制傳輸管764連接到接地電平。擦除端口 802與擦除控制傳輸管763的一端相連接，擦除 時所需的電壓或電流由外界通過擦除端口 802所提供，其它譯碼和控制電平與前文所述擦 除方法相同。第四，讀取方法利用靈敏放大器對存儲單元所存數(shù)據(jù)進行讀取，這也是本發(fā)明所述存儲器正常使 用狀態(tài)下的讀取方法。參照圖7，在進行讀取操作時，首先，行譯碼器603使得字線WLl為高電平，其余字 線為低電平，列譯碼器602使得輸出信號sell為高電平，其余輸出為低電平，這樣位線選通 管721a、721b導通。同時，施加相應的電平使得讀取控制傳輸管764導通，而擦除控制傳輸 管761、763和編程控制傳輸管762、765都處于關斷狀態(tài)。靈敏放大器606的在其兩端741、 742施加一相同的讀出電壓，讀出電壓通過位線選通管721a和721b分別將電壓施加到存儲 單元731中第一存儲電阻701和第二存儲電阻702的兩端，由于寫入數(shù)據(jù)的存儲單元731 中，存儲電阻701和702必定一個處于低阻態(tài)而另一個處于高阻態(tài)，故流過存儲電阻701和 702的電流也有差別，這種差別被與之相連接的靈敏放大器606所檢測并放大，最終輸出一 個電平，來表示存儲在存儲單元731中的存儲數(shù)據(jù)。需要指出的是，該具體實施方式
中將始終定義“ 1 ”為第一存儲電阻呈低阻，第二存 儲電阻呈高阻的狀態(tài)，相反為“0”。應該理解的是，此定義只是為了便于闡述，而本發(fā)明并不 限于此定義。本實施例中的存儲電阻均具有高阻和低阻兩種狀態(tài)，高阻狀態(tài)定義為第一電 阻狀態(tài)，低阻狀態(tài)定義為第二電阻狀態(tài)，由于該發(fā)明的2T2R結(jié)構(gòu)的對稱性，可以推斷，高阻 狀態(tài)可以定義為第二電阻狀態(tài)，低阻狀態(tài)可以定義為第一電阻狀態(tài)。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應 當理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實施例。
權(quán)利要求
一種一次編程電阻隨機存儲單元，其特征在于以二元或者二元以上的多元金屬氧化物作為存儲電阻介質(zhì)，所述電阻隨機存儲器單元包括第一選通管，與所述第一選通管串聯(lián)連接的第一存儲電阻，第二選通管，以及，與所述第二選通管串聯(lián)連接的第二存儲電阻；其中，所述一次編程電阻隨機存儲單元(1)第一存儲電阻處于第一電阻態(tài)且第二存儲電阻處于第二電阻態(tài)時處于第一數(shù)據(jù)狀態(tài)，(2)第一存儲電阻處于第二電阻態(tài)且第二存儲電阻處于第一電阻態(tài)時處于第二數(shù)據(jù)狀態(tài)。
2.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述第一選通管 與第二選通管的控制端并聯(lián)連接于同一條字線。
3.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述第一存儲電 阻和第二存儲電阻分別與第一位線和第二位線連接。
4.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述第一存儲電 阻和第二存儲電阻都處于第一電阻態(tài)時，一次編程電阻隨機存儲單元處于初始狀態(tài)。
5.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述第一存儲電 阻和第二存儲電阻都處第二電阻態(tài)時，一次編程電阻隨機存儲單元處于初始狀態(tài)。
6.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述第一選通管 和第二選通管均是場效應管。
7.根據(jù)權(quán)利要求6所述的一次編程電阻隨機存儲單元，其特征在于，所述作為第一選 通管的場效應管的漏端與第一存儲電阻串聯(lián)連接，所述作為第二選通管的場效應管的漏端 與第二存儲電阻串聯(lián)連接。
8.根據(jù)權(quán)利要求6所述的一次編程電阻隨機存儲單元，其特征在于，還包括源線，所述 作為第一選通管的場效應管的源端、作為第二選通管的場效應管的源端并聯(lián)連接于所述源 線。
9.根據(jù)權(quán)利要求1所述的一次編程電阻隨機存儲單元，其特征在于，所述存儲電阻是 銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、 鉿的氧化物、鉬的氧化物或鋅的氧化物之一。
10.一種包括MR XN列如權(quán)利要求1所述一次編程電阻隨機存儲單元的一次編程電 阻隨機存儲陣列，其特征在于，還包括用于行選中所述存儲陣列中一次編程電阻隨機存儲單元的M條字線，用于列選中所述存儲陣列中一次編程電阻隨機存儲單元的N條第一位線、N條第二位 線、N條位線選通控制線，N個第一位線選通管、N個第二位線選通管和源線，以及用于讀出被選中的一次編程電阻隨機存儲單元的第一數(shù)據(jù)狀態(tài)或者第二數(shù)據(jù)狀 態(tài)的靈敏放大器；靈敏放大器的第一輸入端、第一位線、第一位線選通管、第一存儲電阻、第一選通管和 源線可以依次形成電流回路，靈敏放大器的第二輸入端、第二位線、第二位線選通管、第二 存儲電阻、第二選通管和源線可以依次形成另一電流回路；其中所述M和N均大于或等于2并為2的整數(shù)倍。
11.根據(jù)權(quán)利要求10所述的一次編程電阻隨機存儲陣列，其特征在于，每條字線同時 連接每行一次編程電阻隨機存儲單元的第一選通管和第二選通管的控制端。
12.根據(jù)權(quán)利要求10所述的一次編程電阻隨機存儲陣列，其特征在于，每個第一位線 選通管串聯(lián)于每條第一位線上用于實現(xiàn)該第一位線的選中，每個第二位線選通管串聯(lián)于每 條第二位線上用于實現(xiàn)該第二位線的選中；每條位線選通控制線用于同時控制與同一個一 次編程電阻隨機存儲單元電連接的第一位線選通管和第二位線選通管。
13.根據(jù)權(quán)利要求10所述的一次編程電阻隨機存儲陣列，其特征在于，每行一次編程 電阻隨機存儲單元的第一選通管和第二選通管同時并聯(lián)連接于一條源線。
14.根據(jù)權(quán)利要求13所述的一次編程電阻隨機存儲陣列，其特征在于，相鄰兩行一次 編程電阻隨機存儲單元可以共用一條源線。
15.一種包括如權(quán)利要求10所述的一次編程電阻隨機存儲陣列的一次編程電阻隨機 存儲器，其特征在于，還包括與一次編程電阻隨機存儲陣列相連接的字線行譯碼器，與一次編程電阻隨機存儲陣列相連接的位線列譯碼器，地址鎖存模塊，寫驅(qū)動模塊，靈敏放大器，輸入/輸出緩沖器，以及邏輯控制器。
16.一種如權(quán)利要求1所述的一次編程電阻隨機存儲單元單元的操作方法，包括擦除 操作方法、編程操作方法以及讀取操作方法，其特征在于(1)擦除操作方法所述第一選通管和第二選通管導通，對所述第一存儲電阻兩端和 第二存儲電阻兩端均施加擦除電信號，所述第一存儲電阻和所述第二存儲電阻均變?yōu)榈谝?電阻態(tài)；(2)編程操作方法所述存儲器單元被擦除操作后，所述第二選通管導通，第二存儲電 阻兩端均施加編程電信號后轉(zhuǎn)換至第二電阻態(tài)，所述電阻存儲單元被編程至第一數(shù)據(jù)狀 態(tài)；所述存儲器單元被擦除操作后，所述第一選通管導通，第一存儲電阻兩端均施加編程電 信號后轉(zhuǎn)換至第二電阻態(tài)，所述電阻存儲單元被編程至第二數(shù)據(jù)狀態(tài)；(3)讀取操作方法所述第一選通管和第二選通管導通，所述存儲電阻兩端施加讀操 作電信號，通過第一存儲電阻兩端流過的電流信號與第二存儲電阻兩端流過的電流信號進 行比較判斷所述存儲器單元的數(shù)據(jù)狀態(tài)。
17.根據(jù)權(quán)利要求16所述的操作方法，其特征在于，所述第一電阻態(tài)為高阻態(tài)，第二電 阻態(tài)為低阻態(tài)。
18.根據(jù)權(quán)利要求17所述的操作方法，其特征在于，讀取操作時，第一存儲電阻兩端 流過的電流信號小于第二存儲電阻兩端流過的電流信號時，所述存儲器單元為第一數(shù)據(jù)狀 態(tài)；第一存儲電阻兩端流過的電流信號大于第二存儲電阻兩端流過的電流信號時，所述存 儲器單元為第二數(shù)據(jù)狀態(tài)。
19.根據(jù)權(quán)利要求16所述的操作方法，其特征在于，所述擦除操作的電信號與編程操 作的電信號的極性相同或相反。
20.根據(jù)權(quán)利要求15或19所述的操作方法，其特征在于，所述電信號是電流脈沖信號 或電壓脈沖信號。
21.根據(jù)權(quán)利要求16所述的操作方法，其特征在于，所述操作方法還包括在擦除操作 之前的一次激活操作。
全文摘要
本發(fā)明屬存儲器技術(shù)領域，涉及一種一次編程電阻隨機存儲單元、陣列、存儲器及其操作方法。本發(fā)明提供的一次編程電阻隨機存儲單元使用二元或者二元以上的多元金屬氧化物作并具有2T2R的結(jié)構(gòu)特點，通過第一個存儲電阻和第二個存儲電阻的狀態(tài)組合差異來代表存儲狀態(tài)“1”和“0”。該發(fā)明的一次編程電阻隨機存儲單元、陣列、存儲器不容易受工藝偏差的影響，并具有讀取速度快、讀寫容限高、不揮發(fā)的特點。
文檔編號G11C17/14GK101872647SQ20091005010
公開日2010年10月27日 申請日期2009年4月27日 優(yōu)先權(quán)日2009年4月27日
發(fā)明者吳雨欣, 尹明, 張佶, 林殷茵, 解玉鳳, 金鋼 申請人:復旦大學