專利名稱：半導(dǎo)體存儲器的測試模式信號產(chǎn)生器及其產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器，特別是涉及一種用于半導(dǎo)體存儲設(shè)備的 測試模式信號產(chǎn)生器以及產(chǎn)生測試模式信號的方法。
背景技術(shù)：
除了執(zhí)行半導(dǎo)體存儲設(shè)備的主要功能的電路單元之外，典型的半導(dǎo)體存 儲設(shè)備還包括用于測試該設(shè)備的單獨的測試電路。在典型半導(dǎo)體設(shè)備中，測 試是通過輸入與 一般操作信號不同的各種不同的測試信號而執(zhí)行的。
為了提高測試效率，半導(dǎo)體存儲器將使用各種類型的測試模式(例如 用于電壓控制的測試模式和用于數(shù)據(jù)比較的測試模式)，而且將包括測試模 式信號產(chǎn)生器，該信號產(chǎn)生器產(chǎn)生用于進入各種測試模式的其中一個特定測 試模式或者用于禁能進入的測試模式的信號。
一般而言，在測試模式信號產(chǎn)生器中，當(dāng)總共11個地址凈皮輸入到半導(dǎo) 體存儲器中時，11個地址AO:IO當(dāng)中的地址A〈7〉用于產(chǎn)生測試模式寄存 器設(shè)置信號TMRS和模式寄存器設(shè)置信號MRS,地址A〈8:10用于產(chǎn)生用 于通知進入測試模式的測試模式設(shè)置信號TMSET及測試模式寄存器設(shè)置信 號TMRS。其它的地址AO:6〉用來將各種測試才莫式編碼。
參照圖1,傳統(tǒng)測試模式信號產(chǎn)生器產(chǎn)生使半導(dǎo)體存儲設(shè)備進入測試模 式的測試模式設(shè)置信號TMSET。此外，該測試模式信號產(chǎn)生器產(chǎn)生測試模 式信號TM(圖中未顯示)，以致當(dāng)半導(dǎo)體存儲器進入測試模式時，該半導(dǎo)體 設(shè)備執(zhí)行由測試模式信號TM指定的特定測試。
在傳統(tǒng)測試模式信號產(chǎn)生器中，在三個周期期間輸入測試模式寄存器設(shè) 置信號TMRS，以便防止半導(dǎo)體存儲器由于噪音之類的影響而不慎進入測試 模式。傳統(tǒng)測試模式信號產(chǎn)生器將激活測試模式設(shè)置信號TMSET并且輸出 被激活的測試模式設(shè)置信號TMSET。與特定值對應(yīng)的地址A〈8:10(即預(yù)定 的測試進入編碼〈H，H，L〉、 <L，H,H>、 〈H,L，L"在各周期中被依次輸入。
此外，傳統(tǒng)的測試模式信號產(chǎn)生器通過將地址AO:6〉解碼來產(chǎn)生128個測試模式信號TM，并且響應(yīng)于該測試模式設(shè)置信號TMSET輸出解碼信 號作為測試模式信號TM。通過將在用于激活測試模式設(shè)置信號TMSET的 測試模式寄存器設(shè)置信號TMRS的各周期期間接收的地址AO:6〉解碼來激 活該解碼信號。
更具體地，傳統(tǒng)的測試模式信號產(chǎn)生器包括多個鎖存電路，鎖存用于使 地址AO:6〉被測試模式設(shè)置信號TMSET解碼的128個解碼信號，該傳統(tǒng)的 測試模式信號產(chǎn)生器最多產(chǎn)生128個測試模式信號TM。
然而，半導(dǎo)體存儲設(shè)備的復(fù)雜操作可能需要更多的測試模式。在傳統(tǒng)的 測試模式信號產(chǎn)生器中，當(dāng)所需的測試模式數(shù)目增加時，支持增加的測試模 式所需的地址數(shù)目也會增加。
此外，將需要用來鎖存更多數(shù)量的解碼信號的鎖存電路，導(dǎo)致芯片尺寸 增力口。

發(fā)明內(nèi)容
本發(fā)明提供一種測試模式信號產(chǎn)生器，其使得測試模式數(shù)目增加，而不 會增加用于支持測試模式的地址數(shù)目。
本發(fā)明還提供一種測試模式信號產(chǎn)生器，其使得測試模式的數(shù)目增加， 而不會增大芯片尺寸。
本發(fā)明還提供一種產(chǎn)生測試模式信號的方法，其使得測試模式的數(shù)目增 加，而不會增加用于支持測試;漠式的地址數(shù)目。
根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體存儲器的測試模式信號產(chǎn)生器， 包括測試模式進入控制單元，響應(yīng)于測試模式寄存器設(shè)置信號接收多個測 試進入模式設(shè)置地址，以及根據(jù)該測試進入模式設(shè)置地址輸出多個測試進入 模式信號和一個測試模式設(shè)置信號；以及鎖存單元，響應(yīng)于該測試模式設(shè)置 信號鎖存多個測試地址解碼信號，并且輸出多個測試模式信號，每個測試才莫 式信號與該測試進入模式信號中的任意一個對應(yīng)，其中由該測試進入沖莫式信 號控制各個被鎖存的信號來輸出作為測試模式信號。
該測試模式信號產(chǎn)生器還可以包括接收模式寄存器設(shè)置信號和測試確 定地址的測試模式寄存器設(shè)置信號產(chǎn)生單元。該測試模式寄存器設(shè)置信號可 根據(jù)該模式寄存器設(shè)置信號和測試確定地址而產(chǎn)生，用于設(shè)置測試模式寄存器。該測試地址解碼信號可以通過將多個測試才莫式設(shè)置地址解碼而產(chǎn)生。該測試模式進入控制單元可以包括地址移位單元，將與該測試模式寄存器設(shè)置信號同步依次輸入的測試進入模式設(shè)置地址移位，并且輸出多個移
位地址；以及測試模式進入控制信號產(chǎn)生單元，將該移位地址編碼，其中該測試模式進入控制信號產(chǎn)生單元輸出測試進入模式信號作為編碼結(jié)果，以及根據(jù)該測試進入模式信號輸出測試模式設(shè)置信號。
該測試才莫式進入控制信號產(chǎn)生單元可以包^fe:編碼單元，將該移位地址編碼以及輸出該測試進入模式信號作為編碼結(jié)果，其中各測試進入模式信號依據(jù)該編碼單元的編碼邏輯和該移位地址而被激活；以及測試模式設(shè)置信號產(chǎn)生單元，當(dāng)該測試進入模式信號中的至少一個被激活時，激活該測試模式設(shè)置信號并且輸出被激活的測試模式設(shè)置信號。
由該測試模式鎖存單元輸出的測試模式信號的數(shù)目可以與測試地址解碼信號的數(shù)目和測試進入模式信號的數(shù)目成比例。
根據(jù)本發(fā)明的另 一方面，提供一種半導(dǎo)體存儲器的測試模式信號產(chǎn)生器，包括測試進入模式設(shè)置單元，響應(yīng)于測試模式寄存器設(shè)置信號接收多個測試進入^i式設(shè)置地址，以及將該測試進入才莫式設(shè)置地址編碼以輸出多個測試進入模式信號；測試模式設(shè)置信號產(chǎn)生單元，根據(jù)該測試進入模式信號輸出測試模式設(shè)置信號；測試地址解碼單元，響應(yīng)于該測試模式寄存器設(shè)置信號接收多個測試模式設(shè)置地址，以及將該測試模式設(shè)置地址解碼以輸出多個測試地址解碼信號；鎖存單元，響應(yīng)于該測試模式設(shè)置信號鎖存各測試地址解碼信號以輸出多個鎖存信號；以及測試模式信號輸出單元，輸出多個測試模式信號，每個測試模式信號與該測試進入模式信號中的任意一個對應(yīng)，其中各鎖存信號由該測試進入模式信號控制以輸出作為測試模式信號。
該測試模式寄存器設(shè)置信號可以根據(jù)接收的模式寄存器設(shè)置信號和測試確定地址而產(chǎn)生，其中當(dāng)模式寄存器設(shè)置信號和測試確定地址都被激活時，該測試模式寄存器設(shè)置信號被激活，用于設(shè)置測試模式寄存器。
該測試進入模式設(shè)置單元可以包括地址移位單元，將與測試模式寄存器設(shè)置信號同步依次輸入的測試進入模式設(shè)置地址移位，并且輸出多個移位地址；以及多個編碼單元，每個編碼單元將任一移位地址編碼，以使得測試進入模式信號從該編碼單元輸出。
當(dāng)該測試進入模式信號中的至少 一個被激活時，該測試模式設(shè)置信號產(chǎn)生單元可以激活該測試模式設(shè)置信號并且輸出被激活的測試模式設(shè)置信號。
該測試模式信號輸出單元可以包括多個輸出單元，每個輸出單元與任一 鎖存信號對應(yīng)并且輸出與該輸出單元對應(yīng)的測試模式信號，其中每個輸出單 元的對應(yīng)鎖存信號由該測試進入模式信號控制以輸出各與該輸出單元對應(yīng) 的測試模式信號。
i測試模式信號輸出單元輸出的測試模式信號數(shù)目可以與鎖存信號的 數(shù)目和測試進入模式信號的數(shù)目成比例。
根據(jù)本發(fā)明的又一方面，提供一種半導(dǎo)體存儲器的測試模式信號產(chǎn)生
器，包括測試模式控制單元，響應(yīng)于模式寄存器設(shè)置信號和測試確定地址，
接收多個測試進入模式設(shè)置地址和多個測試模式設(shè)置地址，并且輸出測試模
式設(shè)置信號、多個測試進入模式信號和多個測試地址解碼信號；以及測試模 式鎖存單元，響應(yīng)于該測試模式設(shè)置信號鎖存該測試地址解碼信號，并且輸 出被鎖存的信號作為多個測試模式信號，其中各個被鎖存的信號由測試進入 模式信號控制以輸出作為測試模式信號。
該測試模式控制單元可以包括測試模式寄存器設(shè)置信號產(chǎn)生單元，輸 出測試模式寄存器設(shè)置信號，用于響應(yīng)于該模式寄存器設(shè)置信號和測試確定 地址確定是否執(zhí)行測試；測試模式進入控制單元，響應(yīng)于該測試模式寄存器 設(shè)置信號接收該測試進入模式設(shè)置地址，并且將測試進入纟莫式設(shè)置地址編碼 以輸出該測試進入模式信號和測試模式設(shè)置信號；以及測試地址解碼單元， 響應(yīng)于該測試模式寄存器設(shè)置信號將測試模式設(shè)置地址解碼以輸出該測試 地址解碼信號。
當(dāng)每個模式寄存器設(shè)置信號和測試確定信號都被激活時，該測試模式寄 存器設(shè)置信號產(chǎn)生單元可以激活該測試模式寄存器設(shè)置信號，并輸出被激活 的測試模式寄存器設(shè)置信號。
當(dāng)在測試確定地址被禁能的狀態(tài)下模式寄存器設(shè)置信號被激活時，該測
試模式寄存器設(shè)置信號產(chǎn)生單元可以輸出用于結(jié)束測試的重置信號。
該測試模式進入控制單元可以包括地址移位單元，將響應(yīng)于該測試模 式寄存器設(shè)置信號依次輸入的測試進入模式設(shè)置地址移位，以輸出多個移位 地址；測試進入模式信號產(chǎn)生單元，將該移位地址編碼以輸出該測試進入模 式信號；以及測試模式設(shè)置信號產(chǎn)生單元，響應(yīng)于該測試進入模式信號輸出 該測試模式設(shè)置信號。
10該測試模式鎖存單元可以包括鎖存單元，響應(yīng)于該測試模式設(shè)置信號 鎖存該測試地址解碼信號；以及輸出單元，輸出測試模式信號，每個測試模
式信號與任一測試進入模式信號對應(yīng)，其中各個被鎖存的信號由測試進入模 式信號控制以輸出作為測試才莫式信號。
根據(jù)本發(fā)明的另一方面，提供一種用于產(chǎn)生半導(dǎo)體存儲器的測試模式信
號的方法，包括將響應(yīng)于測試模式寄存器設(shè)置信號依次輸入的多個測試進 入模式設(shè)置地址移位，以產(chǎn)生多個移位地址；將該移位地址編碼以輸出多個 測試進入模式信號；輸出當(dāng)至少一個測試進入;f莫式信號被激活時而激活的測 試模式設(shè)置信號；響應(yīng)于該測試模式設(shè)置信號輸出測試地址解碼信號并且鎖 存該測試地址解碼信號；以及輸出多個測試模式信號，每個測試模式信號與 任一輸入模式信號對應(yīng)，其中根據(jù)該測試進入模式信號和被鎖存的測試地址 解碼信號來輸出該測試模式信號。
該測試模式寄存器設(shè)置信號可以響應(yīng)于模式寄存器設(shè)置信號和測試確 定地址而產(chǎn)生，以設(shè)置測試模式寄存器。該測試地址解碼信號可以是具有測 試信息、并且該測試地址解碼信號可以是通過將響應(yīng)于測試^f莫式寄存器"it置 信號而解碼的多個測試模式設(shè)置地址進行解碼獲得的信號。
測試模式信號的數(shù)目可以與測試進入模式信號的數(shù)目和測試地址解碼 信號的數(shù)目成比例。
根據(jù)本發(fā)明的再一方面，提供一種用于產(chǎn)生半導(dǎo)體存儲器的測試模式信 號的方法，包括接收響應(yīng)于測試模式寄存器設(shè)置信號輸入的多個測試進入 模式設(shè)置地址；根據(jù)測試進入才莫式設(shè)置地址輸出多個測試進入模式信號和一 個測試模式設(shè)置信號；響應(yīng)于該測試模式設(shè)置信號鎖存多個測試地址解碼信 號；以及輸出多個測試模式信號，每個測試模式信號與任一測試進入模式信 號對應(yīng)，其中被鎖存的測試地址解碼信號由該測試進入模式信號控制來輸出 作為測試模式信號。
該測試模式寄存器設(shè)置信號可以響應(yīng)于模式寄存器設(shè)置信號和測試確 定地址而產(chǎn)生，以設(shè)置測試模式寄存器。該測試地址解碼信號可以通過將多 個測試模式設(shè)置地址解碼而產(chǎn)生。
該測試進入模式設(shè)置地址可以移位以輸出多個移位地址，并且通過使用 多個編碼邏輯將該移位地址編碼，以輸出該測試進入模式信號，其中該測試 進入模式設(shè)置地址響應(yīng)于該測試模式寄存器設(shè)置信號被依次輸入，以便將測試進入模式設(shè)置地址移位。
當(dāng)至少一個測試進入模式信號被激活時，該測試模式設(shè)置信號可以被激活。
測試模式信號的數(shù)目可以與測試進入模式信號的數(shù)目和測試地址解碼 信號的數(shù)目成比例。
根據(jù)本發(fā)明，在測試模式信號產(chǎn)生器中，設(shè)置多個測試進入模式，對于 每個測試進入模式都產(chǎn)生測試模式信號，以使得可以增加測試模式數(shù)目，而 不會增加用于支持測試模式的地址數(shù)目。
此外，在測試模式信號產(chǎn)生器中，設(shè)置多個測試進入模式，以及對于每 個測試進入模式都產(chǎn)生測試模式信號，以使得可以增加測試模式的數(shù)目，而 不會增大芯片尺寸。
此外，在產(chǎn)生測試模式信號的方法中，設(shè)置多個測試進入模式，以及對 于每個測試進入模式都產(chǎn)生測試模式信號，以使得可增加測試模式的數(shù)目， 而不會增大芯片尺寸。


圖1是用于示出傳統(tǒng)半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器的操作的波 形圖。
圖2是示出根據(jù)本發(fā)明的第 一 實施例的半導(dǎo)體存儲設(shè)備的測試模式信號 產(chǎn)生器的框圖。
圖3是示出圖2所示的測試模式寄存器設(shè)置信號產(chǎn)生單元的詳細電路圖。
圖4是示出圖2所示的測試模式進入控制單元的詳細框圖。 圖5是示出圖4所示的地址移位單元的移位寄存器單元的詳細電路圖。 圖6是示出圖4所示的測試模式進入控制信號產(chǎn)生單元的詳細框圖。 圖7是示出圖6所示的編碼單元的示例的詳細電路圖。 圖8是示出圖2所示的測試模式鎖存單元的部分詳細電路圖。 圖9是用于示出根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器的 操作的波形圖。
圖10是示出根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體存儲設(shè)備的測試模式 信號產(chǎn)生器的框圖。圖ll是示出圖IO所示的測試模式設(shè)置單元的詳細框圖。
圖12是示出根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體存儲設(shè)備的測試模式
信號產(chǎn)生器的框圖。
圖13是示出圖12所示的測試模式控制單元的詳細框圖。
圖14是示出圖13所示的測試模式進入控制單元的詳細框圖。
圖15是示出圖13所示的測試模式鎖存單元的詳細框圖。
具體實施例方式
下面將參照附圖詳細描述本發(fā)明的優(yōu)選實施例。
本發(fā)明提供一種測試模式信號產(chǎn)生器以及一種產(chǎn)生測試模式信號的方 法，其中設(shè)置多個測試進入模式，以及對于每個測試進入模式都產(chǎn)生測試模 式信號，從而增加測試模式的數(shù)目，而不會增大芯片尺寸。
下面將參照圖2描述根據(jù)本發(fā)明的第 一 實施例的半導(dǎo)體設(shè)備的測試模式 信號產(chǎn)生器。
如圖2所示，根據(jù)本發(fā)明的實施例的半導(dǎo)體設(shè)備的測試模式信號產(chǎn)生器 包括命令緩沖器100、地址緩沖器200、命令解碼器300、測試模式寄存器設(shè) 置信號產(chǎn)生單元400、測試模式進入控制單元500、測試地址解碼單元600、 以及測試才莫式鎖存單元700。
命令緩沖器IOO接收從外部(即，例如，測試模式信號產(chǎn)生器之外)輸入 的命令CMD,并且命令緩沖器IOO緩沖及鎖存所接收的命令CMD。地址緩 沖器200接收從外部輸入的地址ADD，并且緩沖及鎖存所接收的地址ADD。
命令解碼器300響應(yīng)于從命令緩沖器100輸出的時鐘信號CLK和內(nèi)部 命令(例如，CS、 RAS、 CAS、 WE)輸出模式寄存器設(shè)置信號MRS。該模式 寄存器設(shè)置信號MRS是用于設(shè)置模式寄存器以設(shè)置半導(dǎo)體存儲器的一般操 作模式的信號。
測試模式寄存器設(shè)置信號產(chǎn)生單元400響應(yīng)于從命令解碼器300輸出的 模式寄存器設(shè)置信號MRS和從地址緩沖器200輸出的特定地址A〈7〉(以下 稱為"測試確定地址")二者，輸出測試模式寄存器設(shè)置信號TMRS和重置 信號RSTB。
測試模式進入控制單元500響應(yīng)于從測試模式寄存器設(shè)置信號產(chǎn)生單元 400輸出的測試模式寄存器設(shè)置信號TMRS和從地址緩沖器200輸出的特定地址A〈8:10(以下稱為"測試進入模式設(shè)置地址")，輸出測試模式設(shè)置信 號TMSET和測試進入模式信號TMEMD<1:K>。響應(yīng)于從測試模式寄存器 設(shè)置信號產(chǎn)生單元400輸出的重置信號RSTB來重置該測試模式進入控制單 元500。在此，TMEND〈1:K〉的K是與測試進入模式信號數(shù)目對應(yīng)的自然數(shù)。
測試地址解碼單元600將/人地址緩沖器200輸出的特定地址八<0:6>(以 下稱為"測試模式設(shè)置地址，，)解碼。該測試地址解碼單元600響應(yīng)于從測 試模式寄存器設(shè)置信號產(chǎn)生單元400輸出的測試模式寄存器設(shè)置信號 TMRS，將該測試才莫式設(shè)置地址解碼，以輸出測試地址解碼信號TA〈:M、 在此，TA〈1:M〉的M是與測試地址解碼信號數(shù)目對應(yīng)的自然數(shù)。
測試模式鎖存單元700響應(yīng)于從測試才莫式進入控制單元500輸出的測試 才莫式設(shè)置信號TMSET，鎖存從測試地址解碼單元600輸出的各測試地址解 碼信號TA<1:M>,以及該測試才莫式鎖存單元700通過利用各測試進入模式信 號TEMD〈1:K〉控制被鎖存的信號，來輸出測試模式信號TM<1:N>。在此， TM<1 :N>當(dāng)中的N是與K*M對應(yīng)的自然數(shù)。
下面將參照圖3~8詳細描述根據(jù)本發(fā)明的實施例的半導(dǎo)體設(shè)備的測試 模式信號產(chǎn)生器。
圖3是示出圖2所示的測試模式寄存器設(shè)置信號產(chǎn)生單元400的詳細電 路圖。
參照圖3，測試模式寄存器設(shè)置信號產(chǎn)生單元400包括NAND門401、 404和反相器402、 403、 405。如上所述，測試模式寄存器設(shè)置信號產(chǎn)生單 元400響應(yīng)于模式寄存器設(shè)置信號MRS和測試確定地址輸出測試模式寄存 器設(shè)置信號TMRS和重置信號RSTB。測試模式寄存器設(shè)置信號TMRS用來 設(shè)置模式寄存器以執(zhí)行測試，以及重置信號RSTB用來結(jié)束測試執(zhí)行。
詳細來說,NAND門401接收模式寄存器設(shè)置信號MRS和地址AO(例 如測試確定地址)并且對其執(zhí)行NAND邏輯運算，以及反相器402使NAND 門401的輸出反相并且輸出測試模式寄存器設(shè)置信號TMRS。反相器403接 收地址A〈7〉并且使地址A〈7〉反相，以及NAND門404接收反相器403的 輸出和模式寄存器設(shè)置信號MRS并且對其執(zhí)行NAND邏輯運算。反相器405 使NAND門404的輸出反相并且輸出重置信號RSTB。
因此，當(dāng)模式寄存器設(shè)置信號MRS和測試確定地址A〈〉兩者皆被激活 為高電平時，測試;漠式寄存器設(shè)置信號產(chǎn)生單元400激活該測試模式寄存器設(shè)置信號TMRS并且輸出被激活的測試模式寄存器設(shè)置信號TMRS。當(dāng)模式 寄存器設(shè)置信號MRS被激活為高電平而測試確定地址八<7>被禁能為低電 平時，測試模式寄存器設(shè)置信號產(chǎn)生單元400激活該重置信號RSTB以及輸 出被激活的重置信號RSTB。
圖4是示出圖2所示的測試模式進入控制單元500的詳細框圖。
參照圖4，測試4莫式進入控制單元500包括地址移位單元520和測試才莫 式進入控制信號產(chǎn)生單元540。如上所述，該測試模式進入控制單元500輸 出測試進入模式信號TMEMD〈l:IO和測試模式設(shè)置信號TMSET。該測試 進入模式信號用于從多個測試進入才莫式中選擇任意一個，該測試模式設(shè)置信 號TMSET用于進入測試模式。
地址移位單元520響應(yīng)于從測試模式寄存器設(shè)置信號產(chǎn)生單元400輸出 的測試模式寄存器設(shè)置信號TMRS，將從地址緩沖器200接收的測試進入模 式設(shè)置地址A〈8:10移位三步；從而，地址移位單元520輸出移位后的移位 地址A8—S<0:2>、 A9—S<0:2>、 A10—S<0:2>。地址移位單元520響應(yīng)于從測 試模式寄存器設(shè)置信號產(chǎn)生單元400接收的重置信號RSTB被重置。
測試模式進入控制信號產(chǎn)生單元540接收從地址移位單元520輸出的移 位地址A8—S<0:2>、 A9—S<0:2>、 A10—S<0:2>,并且通過4吏用多個編碼邏輯 將移位地址編碼來輸出測試進入模式信號TMED<1 :K>。該測試才莫式進入控 制信號產(chǎn)生單元540響應(yīng)于測試進入模式信號TMEMD〈1:K〉輸出測試模式 設(shè)置信號TMSET。
圖5是示出包括在地址移位單元520中的多個移位寄存器單元的其中一 個的詳細電路圖。
參照圖5,地址移位單元520包括多個移位寄存器單元，每個移位寄存 器單元包括反相器521和多個鎖存器520a到520e。地址移位單元520的移 位寄存器單元響應(yīng)于測試模式寄存器設(shè)置信號TMRS，將測試進入模式設(shè)置 地址A<8:10>中的任意一個Ai移位三步以輸出移位地址Ai—S<0:2> (即， 移位發(fā)生在測試模式寄存器設(shè)置信號TMRS的三個周期期間)。該地址移位 單元520響應(yīng)于該重置信號RSTB將移位地址Ai—SO:2〉初始化。
詳細來說，反相器521使測試模式寄存器設(shè)置信號TMRS反相，并且輸 出反相的測試才莫式寄存器設(shè)置信號。
鎖存器520a包括傳輸(pass)門522、 NAND門 和反相器524。當(dāng)測試模式寄存器設(shè)置信號TMRS位于高電平時，該傳輸門522提供測試進入 模式設(shè)置地址A〈8:10的測試進入模式設(shè)置地址Ai。NAND門523接收由傳 輸門522提供的信號和重置信號RSTB并且輸出移位地址Ai一SO。反相器 524使NAND門523的輸出反相，該反相器524的反相輸出被反々貴至NAND 門523的輸入，從而鎖存該移位地址Ai—S<0>。
圖5所示的鎖存器520c、 520e的每一個的配置與鎖存器520a的配置相 同。因此，將省略對于鎖存器520c、 520e的配置的描述。
鎖存器520b包括傳輸門525和反相器526、 527。該傳輸門525響應(yīng)于 測試模式寄存器設(shè)置信號TMRS的低電平來提供從前一鎖存器520a輸出的 信號。反相器526使由傳輸門525提供的信號反相。反相器527使反相器526 的輸出反相，該反相器527的反相輸出被反饋至反相器526的輸入，從而鎖 存反相器526的輸出。
鎖存器520d的配置與圖5所示的鎖存器520b的配置相同。因此，將省 略對于鎖存器520d的配置的描述。
因此，各鎖存器520a、 520c、 520e移位并且鎖存該測試進入模式設(shè)置 地址Ai或響應(yīng)于各高電平的測試模式寄存器設(shè)置信號TMRS依次從前一鎖 存器輸出的信號，該信號在三個周期中期間被觸發(fā)以使得測試進入模式設(shè)置 地址Ai移位三步。每個鎖存器520a、 520c、 520e輸出其鎖存的信號作為移 位地址Ai—SO:2〉的對應(yīng)的一個。此夕卜，鎖存器520a、 520c、 520e響應(yīng)于重 置信號RSTB初始化移位地址Ai—S<0:2>。鎖存器520b、 520d的每一個使前 一鎖存器的輸出反相，以及鎖存器520b、 520d響應(yīng)于低電平的測試模式寄 存器設(shè)置信號TMRS鎖存依次被反相的輸出(即，鎖存器520b響應(yīng)于測試模 式寄存器設(shè)置信號TMRS被觸發(fā)時的低電平來輸出鎖存器520a的反相輸出， 以及鎖存器520d響應(yīng)于TMRS被觸發(fā)時的另一低電平來輸出鎖存器520c 的反相輸出)。
圖6是示出圖4所示的測試模式進入控制信號產(chǎn)生單元540的詳細框圖。 參照圖6,圖4所示的測試模式進入控制信號產(chǎn)生單元540包括多個編 碼單元542—1到542—K和測試模式設(shè)置信號產(chǎn)生單元544。該測試模式進入 控制信號產(chǎn)生單元540輸出與各編碼單元542一1到542一K對應(yīng)的測試進入才莫 式信號TMEMD〈1:K〉和測試模式設(shè)置信號TMSET。
各編碼單元542—1到542—K采用由測試進入才莫式設(shè)置地址A〈8:10〉的順序組合設(shè)置的不同的編碼邏輯。編碼單元542—1到542_K中的每一個將移位 地址A8—S<0:2>、 A9—S<0:2>、 A10—S〈0:2〉編碼，并且使測試進入模式信號 TMEMD<1 :K>中的任意一個^皮激活以及輸出。
例如，編碼邏輯可以被配置使得，當(dāng)將測試進入模式設(shè)置地址A<8:10> 依次輸入成〈H， H, L> 、 <L, H， H> 、 <H, L， L> (即，在第 一周期中將A<8:10> 輸入為〈H,H，L、在第二周期期間將AUO輸入為〈L，H，H〉，在第三周期 期間將A〈8:10輸入為〈H，L，L〉)時，編碼單元542—1使能輸出信號。編碼 邏輯可以被配置使得，當(dāng)將測試進入模式設(shè)置地址A〈8:10依次輸入成〈L, H: H>、 <H，H,L>、 〈L，L，H〉時，編碼單元542—2使能輸出信號。
圖7是示出圖6所示的特定編碼單元的示例的詳細電路圖。
參照圖7,當(dāng)分別將移位地址A8_S<0:2>、 A9—S<0:2>、 A10—SO:2〉輸 入成〈H, L, H>、 <L, H, H>、 <L, H， 1>時(即，當(dāng)將測試進入模式設(shè)置地址 A〈8:10依次輸入以與設(shè)置的編碼邏輯〈H，H，L〉、 <L，H,H>、 <H, L, L〉對應(yīng) 時)，編碼單元542—1激活該測試進入模式信號TMEMD1并且輸出激活的測 試進入4莫式信號TMEMDl。
為此，編碼單元542—1可以包括NAND門552、 553、 556、 558、 NOR 門551、 554、 557、 559、及反相器550、 555。
詳細來說，在圖7所示的示例中，反相器550使移位地址A8一S〈2〉反相， 以及NOR門551接收反相器550的輸出(即，反相的移位地址A8—S〈2〉)和 移位地址A8—S<1>，并且對其執(zhí)行NOR邏輯運算。NAND門552接收NOR 門551的輸出和移位地址A8—SO。NAND門553接收移位地址A9—S<1:2> 并且對其執(zhí)行NAND邏輯運算，以及NOR門554接收NAND門553的輸 出和移位地址A9—S<0>。反相器555使移位地址A10—S〈2〉反相，以及NAND 門556接收反相器555的輸出和移位地址A10—S<1>，并且對其執(zhí)行NAND 邏輯運算。NOR門557接收NAND門556的輸出和移位地址A10—S<0>， 并且對其執(zhí)行NOR邏輯運算。NAND門558接收NOR門554、 557的輸出， 并且對其執(zhí)行NAND邏輯運算。NOR門559接收NAND門552、 558的輸 出，并且對其執(zhí)行NOR邏輯運算，從而輸出測試進入模式信號TMEMDl 。 因此，可以看出，當(dāng)分別將移位地址A8—S<0:2>、 A9—S<0:2>、 A10—S<0:2> 輸入為〈H, L， H〉、 <L, H, H>、 <L， H, 1>時，測試進入模式信號TMEMDl將 被激活并且被輸出成高電平。
17當(dāng)分別將移位地址A8—S<0:2>、 A9—S<0:2>、 A10—S〈0:2〉輸入成〈L, H， L>、 <L，H，H>、 〈H，L，H〉時(即，當(dāng)將測試進入模式設(shè)置地址A〈8:10依次 輸入以與設(shè)置的編碼邏輯〈L,H，H〉、 <H，H，L>、 〈L,L,H"t應(yīng)時)，編碼單 元542—2即激活測試進入才莫式信號TMEMD2并且輸出被激活的測試進入模 式4言號TMEMD2。
為此，編碼單元542—2可以包括NAND門571、 573、 577、 578、 NOR 門572、 574、 576、 579、及反相器570、 575。
詳細來說，在圖7所示的示例中，反相器570使移位地址A8—S〈2〉反相， 以及NAND門571接收反相器570的輸出和移位地址A8—S<1>，并且對其 執(zhí)行NAND邏輯運算。NOR門572接收NAND門571的輸出和移位地址 A8—S<0>,且對其執(zhí)行NOR邏輯運算。NAND門573接收移位地址 A9_S<1:2>，并且對其執(zhí)行NAND邏輯運算，以及NOR門574接收NAND 門573的輸出和移位地址A9—S<0>，并且對其執(zhí)行NOR邏輯運算。反相器 575使移位地址A10—SO反相，以及NOR門576接收反相器575的輸出和 移位地址A10—SO，并且對其執(zhí)行NOR邏輯運算。NAND門577接收NOR 門576的輸出和移位地址A10—S<0>，并且對其執(zhí)行NAND邏輯運算。NAND 門578接收NOR門572、 574的輸出，并且對其執(zhí)行NAND邏輯運算。NOR 門579接收NAND門577、 578的輸出，并且對其執(zhí)行NOR邏輯運算，從 而輸出該測試進入才莫式信號TMEMD2。因此，可以看出，當(dāng)移位地址 A8—S<0:2>、 A9—S<0:2>、 A10—SO:2〉分別被輸入為〈L, H， L>、 <L, H, H>、 <H, L， H〉時，測試進入才莫式信號TMEMD2將^皮激活并且l命出成高電平。
再參照圖6,當(dāng)測試進入模式信號TMEMD〈1:K〉中的至少一個被激活 時，測試模式設(shè)置信號產(chǎn)生單元544激活該測試模式設(shè)置信號TMSET并且 輸出激活的測試模式設(shè)置信號TMSET。
圖8是示出圖2所示的測試模式鎖存單元的部分詳細電路圖。
參照圖8，測試模式鎖存單元700包括多個鎖存電路，每個鎖存電路包 括鎖存單元720和輸出單元740。測試才莫式鎖存單元700的鎖存電路響應(yīng)于 測試模式設(shè)置信號TMSET鎖存測試地址解碼信號TA〈1:M〉中的任一測試地 址解碼信號TAi,并且根據(jù)各測試進入模式信號TMEMD〈:IO來控制鎖存 的信號TLATi， /人而輸出測試模式4言號TM<1:K>。因此，鎖存的信號TAi 被輸入到多個輸出單元740的每一個中，以及測試模式信號TM〈l:IO的每一個與測試進入才莫式信號TMEMD〈1:K〉中的一個對應(yīng)(即，對于每個測試 進入模式產(chǎn)生測試模式信號)。因此，在輸出單元740的任意一個中，根據(jù) 對應(yīng)的測試進入^^莫式信號和輸入到輸出單元740的鎖存的信號TAi,來產(chǎn)生 多個測試才莫式信號TM<l:K>t的每一個。鎖存單元720包括NAND門722和鎖存器724。NAND門722接收該測 試模式設(shè)置信號TMSET和測試地址解碼信號TAi，并且對其執(zhí)行NAND邏 輯運算。鎖存器724包括NAND門725、 726。 NAND門725接收重置信號 RSTB和NAND門726的輸出，并且對其執(zhí)行NAND邏輯運算。NAND門 726接收NAND門722的輸出和NAND門725的輸出，并且對其執(zhí)行NAND邏輯運算。
' 因此，鎖存單元720響應(yīng)于測試沖莫式i殳置信號TMSET鎖存該測試地址 解碼信號TAi,并且響應(yīng)于該重置信號RSTB而被初始化。輸出單元740包括多個驅(qū)動單元742—1到742—K。驅(qū)動單元742—1到 742一K通過使得鎖存的信號TLATi凈皮測試進入模式信號TMEMD〈l:IO中的 每一個控制，而分別輸出測試模式信號TM<1:K>。驅(qū)動單元742—1到742—K的每一個包括NAND門744和反相器746。 NAND門744的每一個接收鎖存的信號TLATi和測試進入模式信號 TMEMD<1 :K>中的一個，并且對其扭J亍NAND邏輯運算。反相器746的每 一個4吏對應(yīng)NAND門744的輸出反相，/人而輸出測試才莫式信號TNK1:K〉中 的相應(yīng)的一個測試才莫式信號。包括在測試模式鎖存單元700中的鎖存電路的數(shù)目與測試地址解碼信號 的數(shù)目M對應(yīng)。此外，從多個鎖存電路的每一個輸出的測試模式信號的數(shù) 目與測試進入模式信號的數(shù)目K對應(yīng)。因此，測試模式信號的總數(shù)目N與 M*K對應(yīng)?，F(xiàn)在將參照圖9描述根據(jù)上述本發(fā)明的實施例的半導(dǎo)體存儲器的測試模 式信號產(chǎn)生器的操作。根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器產(chǎn)生使 得半導(dǎo)體存儲設(shè)備進入測試模式的測試模式設(shè)置信號TMSET,并且產(chǎn)生用于選擇多個測試進入4莫式中的任意一個的測試進入模式信號TMEMDi。此 外，根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器的測試模式信號產(chǎn)生器產(chǎn)生用于執(zhí) 行特定測試的測試模式信號TMi(圖中未顯示)。當(dāng)半導(dǎo)體存儲器已經(jīng)進入測試模式時，該測試模式信號TMi與測試進入模式信號相對應(yīng)。在該根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器中，在三個周期期間輸入測試模式寄存器設(shè)置信號TMRS，以便防止半導(dǎo)體存儲設(shè)備由于噪音之類的而不慎進入測試模式。更詳細地，當(dāng)在每個周期期間依次輸入與在各個編碼單元中設(shè)置的多個編碼邏輯中的任意一個對應(yīng)的測試進入4莫式設(shè)置地址A<8:10>時，激活對應(yīng)的測試進入模式信號TMEMDi，以及選擇該多個測試進入模式中的任意一 個。例如，圖9中，當(dāng)在測試模式寄存器設(shè)置信號TMRS的各周期中將測試 進入模式設(shè)置地址A〈8:10依次輸入為〈H， H, L>、 <L， H, H>、及<H， L， L> 時(即，A〈8:10在第一周期被輸入為〈H, H, L>, A〈8:10〉在第二周期期間 被輸入為〈L, H, H>， A〈8:10〉在第三周期期間被輸入為〈H， L， L>)，具有適 當(dāng)編碼邏輯的相應(yīng)編碼單元(圖7的542_1)激活測試進入模式信號 TMEMD1，選擇與測試進入纟莫式信號TMEMD1對應(yīng)的第一測試進入模式。 又例如，當(dāng)測試進入才莫式設(shè)置地址A〈8:10被依次輸入為〈L， H， H>、 <H, H， L>、 <L, L, H〉時，具有適當(dāng)編碼邏輯的相應(yīng)編碼單元(圖7的542—2)激活測 試進入模式信號TMEMD2，選擇與測試進入模式信號TMEMD2對應(yīng)的第二 測試進入模式。當(dāng)任一測試進入模式信號TMEMDi被激活時，根據(jù)本發(fā)明的實施例的 半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器可以通過激活并輸出測試模式設(shè)置 信號TMSET來使得半導(dǎo)體存儲器進入測試模式。測試地址解碼信號TA〈1:M〉(例如，128個測試地址解碼信號)由在用于 激活測試模式設(shè)置信號TMSET的測試模式寄存器設(shè)置信號TMRS的周期 期間(即，在第三周期期間)所接收的測試模式設(shè)置地址AO:6〉激活。響應(yīng)于 該測試模式設(shè)置信號TMSET鎖存該測試地址解碼信號TA〈1:M、接著，測 試進入模式信號TMEMD〈l:IO控制每個鎖存的信號，以及將由激活的測試 進入模式信號TMEMDi鎖存的信號輸出作為測試模式信號，因此該半導(dǎo)體 存儲器可以執(zhí)行特定測試?，F(xiàn)在將參照圖10描述根據(jù)本發(fā)明的另一實施例的半導(dǎo)體存儲設(shè)備的測 試模式信號產(chǎn)生器。如圖10所示，根據(jù)本發(fā)明的另一實施例的半導(dǎo)體存儲設(shè)備的測試模式20信號產(chǎn)生器包括測試進入模式設(shè)置單元1100、測試模式設(shè)置信號產(chǎn)生單元1200、測試地址解碼單元1300、鎖存單元1400和測試模式信號輸出單元 1500。如圖11所示，測試進入才莫式設(shè)置單元1100包括地址移位單元1120和 多個編碼單元1122—1到1122—K。地址移位單元1120的配置可以與圖4所示的地址移位單元520的配置 相同。地址移位單元1120將響應(yīng)于測試模式寄存器設(shè)置信號TMRS依次輸 入到地址移位單元1120的測試進入模式設(shè)置地址AUO移位。從而該地 址移位單元1120輸出移位后的地址A8—S<0:2>、 A9—S<0:2>、 A10—S<0:2>。編碼單元1122—1到1122—K的配置可以與上述編碼單元(例如，圖6的 542—1到542—K)的配置相同。編碼單元1122—1到1122—K將移位地址 A8—S<0:2> 、 A9—S<0:2> 、 Al0—S<0:2>編碼并且輸出測試進入模式信號 TMEMD<1:K>。測試模式設(shè)置信號產(chǎn)生單元1200的配置可以與圖6的測試模式設(shè)置信 號產(chǎn)生單元544的配置相同。該測試模式設(shè)置信號產(chǎn)生單元1200輸出與測 試模式信號TMEMD〈l:IO對應(yīng)的測試模式設(shè)置信號TMSET。即，當(dāng)測試進 入模式信號TMEMD〈1:K〉中的至少一個被激活時，測試模式設(shè)置信號產(chǎn)生 單元1200激活該測試模式設(shè)置信號TMSET并且輸出該測試模式設(shè)置信號 TMSET。測試地址解碼單元1300的配置可以與圖2的測試地址解碼單元600的 配置相同。該測試地址解碼單元1300響應(yīng)于測試模式寄存器設(shè)置信號TMRS 接收測試模式設(shè)置地址A<0:6>。該測試地址解碼單元1300將所接收的測試 模式設(shè)置地址AO:6〉解碼，從而輸出具有用于特定測試的信息的測試地址 解碼信號TA<1:M>。鎖存單元1400響應(yīng)于測試模式設(shè)置信號TMSET鎖存各測試地址解碼信 號TA〈1:M〉并且輸出鎖存信號TLAT<1:M>。測試^^式信號輸出單元1500的配置可以與圖8的輸出單元740的配置 相同。該測試模式信號輸出單元1500響應(yīng)于該測試進入模式信號 TMEMD〈l:IO控制各鎖存信號TLAT〈1:M〉的每一個，并且輸出測試才莫式信 號TM<1:N>。即，測試模式信號TM〈1:K〉的每一個與測試進入模式信號 TMEND<1 :K〉中的一個對應(yīng)，以及響應(yīng)于鎖存的信號TLAT<1 :M>,并且根進入模式信號TMENDi是否被激活，來 對于鎖存的信號TLAT〈1:M〉輸出測試模式信號TMi。據(jù)此，測試模式信號輸出單元1500輸出測試模式信號TM〈1:N、測試 模式信號的數(shù)目對應(yīng)于與鎖存信號TLAT〈1:M〉的數(shù)目M和測試進入模式信 號TMEMD〈1:K〉的數(shù)目K成比例的M承K?，F(xiàn)在將參照圖12描述根據(jù)本發(fā)明的另一實施例的半導(dǎo)體存儲設(shè)備的測 試模式信號產(chǎn)生器。如圖12所示，根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試模式信號 產(chǎn)生器包括測試^^式控制單元2100和測試^f莫式鎖存單元2200。測試模式控制單元2100根據(jù)模式寄存器設(shè)置信號MRS和測試確定地址 A〈7〉來確定是否執(zhí)行測試。該測試模式控制單元還響應(yīng)于確定的結(jié)果(即， 確定是否執(zhí)行測試)接收測試進入纟莫式i殳置地址A<8:10〉和測試模式設(shè)置地 址A<0:6>，從而輸出測試模式設(shè)置信號TMSET、多個測試進入沖莫式信號 TMEMD<1:K>、及測試地址解碼信號TA<1:M>。測試模式鎖存單元2200響應(yīng)于測試沖莫式設(shè)置信號TMSET鎖存測試地址 解碼信號TA<1:M>，并且通過使得才艮據(jù)測試進入才莫式信號TMEMD〈l:IO的 每一個控制每個鎖存的信號，來輸出測試模式信號TM<1:N>。參照圖13,測試模式控制單元2100包括測試模式寄存器設(shè)置信號產(chǎn)生 單元2120、測試才莫式進入控制單元2140、及測試地址解碼單元2160。測試模式寄存器設(shè)置信號產(chǎn)生單元2120的配置可以與圖2所示的測試 模式寄存器設(shè)置信號產(chǎn)生單元400的配置相同。當(dāng)模式寄存器設(shè)置信號MRS 和測試確定地址A〈〉二者都被激活時，測試模式寄存器設(shè)置信號產(chǎn)生單元 2120激活測試模式寄存器設(shè)置信號TMRS并且輸出被激活的測試模式寄存 器設(shè)置信號TMRS,因此執(zhí)行測試。當(dāng)在測試確定地址A〈7〉被禁能的狀態(tài) 下模式寄存器設(shè)置信號MRS被激活時，測試沖莫式寄存器設(shè)置信號產(chǎn)生單元 2120激活用于結(jié)束測試的重置信號RSTB并且輸出被激活的重置信號 RSTB。測試—莫式進入控制單元2140響應(yīng)于測試一莫式寄存器設(shè)置信號TMRS接 收測試進入模式設(shè)置地址A<8:10〉，并且使用多個編碼邏輯來將測試進入模 式i殳置地址A<8:10>編詳細來"i兌，如圖14所示，測試才莫式進入控制單元2140包括地址移位單 元2142、測試模式進入信號產(chǎn)生單元2144、及測試模式設(shè)置信號產(chǎn)生單元 2146。地址移位單元2142的配置可以與圖4的地址移位單元520的配置相同。 地址移位單元2142將響應(yīng)于測試模式寄存器設(shè)置信號TMRS依次輸入到地 址移位單元2142的測試進入才莫式i殳置地址A〈8:10移位，并且地址移位單 元2142輸出移位地址A8—S<0:2>、 A9_S<0:2>、 A10—S〈0:2〉。該地址移位單 元2142由重置信號RSTB重置。測試模式進入信號產(chǎn)生單元2144的配置可以與圖6所示的編碼單元 524—1到524一K的示例相同。測試沖莫式進入信號產(chǎn)生單元2144將移位地址 A8—S<0:2>、 A9—S<0:2>、 A10—SO:2〉編碼，并且輸出測試進入模式信號 TMEMD< 1: KM乍為編碼結(jié)果。測試模式設(shè)置信號產(chǎn)生單元2146的配置可以與圖6所示的測試模式 設(shè)置信號產(chǎn)生單元544的配置相同。測試模式設(shè)置信號產(chǎn)生單元2146響應(yīng) 于測試進入模式信號TMEMD〈1:K〉輸出測試模式設(shè)置信號TMSET。即，當(dāng) 測試進入模式信號TMEMD〈1:K〉中的至少一個被激活時，測試模式設(shè)置信 號產(chǎn)生單元2146激活測試模式設(shè)置信號TMSET并且輸出被激活的測試模式 設(shè)置信號TMSET。再參照圖13,測試地址解碼單元2160的配置可以與圖2所示的測試地 址解碼單元600的配置相同。測試地址解碼單元2160響應(yīng)于測試才莫式寄存 器設(shè)置信號TM5LS將測試模式設(shè)置地址A〈0:6〉解碼，并且輸出測試地址解 碼信號TA〈1:M〉。參照圖15，測試模式鎖存單元2200包括鎖存單元2220和輸出單元2240。 鎖存單元2220可以包括如圖8所示的多個鎖存單元720，鎖存單元720 的數(shù)目與測試地址解碼信號的凄t目M對應(yīng)。鎖存單元2220響應(yīng)于測試4莫式 寄存器設(shè)置信號TMSET鎖存各測試地址解碼信號TA<1.'M>。輸出單元2240可以包括如圖8所示的多個輸出單元740，該輸出單元的 數(shù)目與測試地址解碼信號的數(shù)目M對應(yīng)。該輸出單元2240使得根據(jù)各測試 進入模式信號TMEMD〈l:IO控制從鎖存單元2220輸出的鎖存信號 TLAT<1:M>,以便輸出測試才莫式信號TM<1:N>。即，可以將鎖存信號 TLAT〈1:M〉的每一個輸入到各對應(yīng)的輸出單元，在每個輸出單元中，根據(jù)對應(yīng)的鎖存信號和測試進入模式信號TMEND< 1: K>輸出測試模式信號 TM<1:N>。
如上所述，在上述根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試模式信 號產(chǎn)生器中，測試模式信號的數(shù)目可以與測試進入模式信號的數(shù)目成比例地 增加，而不會使鎖存電路的數(shù)目增加，或者可以增加測試模式信號的數(shù)目， 而不會使測試模式設(shè)置地址的數(shù)目增加。此外，可以提供與現(xiàn)有技術(shù)的測試 模式信號產(chǎn)生器中的測試模式信號的數(shù)目 一樣多的測試模式信號，同時減少 測試模式設(shè)置地址的數(shù)目。
本領(lǐng)域4支術(shù)人員應(yīng)當(dāng)理解，前面說明書中7>開的特定實施例可以#皮容易 地用作修改或設(shè)計用于執(zhí)行本發(fā)明的相同目的的其它實施例的&出。本領(lǐng)域 技術(shù)人員將理解，這樣的等效實施例沒有脫離所附權(quán)利要求書所闡述的本發(fā) 明的精神和范圍。
相關(guān)申請的交叉引用
本申請要求于2008年9月19日提出申請的韓國專利申請第 10-2008-0092208號的優(yōu)先權(quán)，該申請的全部內(nèi)容已合并于本說明中作為參 考。
權(quán)利要求
1、一種半導(dǎo)體存儲器的測試模式信號產(chǎn)生器，包括測試模式進入控制單元，被配置為響應(yīng)于測試模式寄存器設(shè)置信號接收多個測試進入模式設(shè)置地址，以及被配置為根據(jù)該測試進入模式設(shè)置地址輸出多個測試進入模式信號和一個測試模式設(shè)置信號；以及鎖存單元，被配置為響應(yīng)于該測試模式設(shè)置信號鎖存多個測試地址解碼信號，并且被配置為輸出多個測試模式信號，每個測試模式信號與該測試進入模式信號中的任意一個對應(yīng)，其中由該測試進入模式信號控制各個被鎖存的信號來輸出作為測試模式信號。
2、 如權(quán)利要求1所述的測試模式信號產(chǎn)生器，還包括測試模式寄存器 設(shè)置信號產(chǎn)生單元，被配置為接收模式寄存器設(shè)置信號和測試確定地址，其 中該測試模式寄存器設(shè)置信號根據(jù)該模式寄存器設(shè)置信號和測試確定地址 而產(chǎn)生，用于設(shè)置測試模式寄存器。
3、 如權(quán)利要求1所述的測試^^莫式信號產(chǎn)生器，其中該測試地址解碼信 號通過將多個測試模式設(shè)置地址解碼而產(chǎn)生。
4、 如權(quán)利要求1所述的測試模式信號產(chǎn)生器，其中該測試沖莫式進入控 制單元包括地址移位單元，被配置為將測試進入;f莫式設(shè)置地址移位，以輸出多個移 位地址，其中各個測試進入模式設(shè)置地址與該測試模式寄存器設(shè)置信號同步 地依次輸入到該地址移位單元；以及測試模式進入控制信號產(chǎn)生單元，被配置為將該移位地址編碼，其中該 測試模式進入控制信號產(chǎn)生單元輸出測試進入模式信號作為編碼結(jié)果，以及 其中該測試模式進入控制信號產(chǎn)生單元根據(jù)該測試進入模式信號輸出測試 模式設(shè)置信號。
5、 如權(quán)利要求4所述的測試;漠式信號產(chǎn)生器，其中該測試模式進入控 制信號產(chǎn)生單元包括編碼單元，被配置為將該移位地址編碼，以及#:配置為輸出該測試進入 模式信號作為編碼結(jié)果，其中各測試進入模式信號依據(jù)該編碼單元的編碼邏 4專和該移4立;也址而祐J敫活；以及測試模式設(shè)置信號產(chǎn)生單元，當(dāng)該測試進入模式信號中的至少一個被激活時，該測試模式設(shè)置信號產(chǎn)生單元被配置為激活該測試;漠式設(shè)置信號并且 被配置為輸出被激活的測試模式設(shè)置信號。
6、 如權(quán)利要求1所述的測試模式信號產(chǎn)生器，其中由該測試模式鎖存 單元輸出的測試模式信號的數(shù)目與測試地址解碼信號的數(shù)目和測試進入模 式信號的數(shù)目成比例。
7、 一種半導(dǎo)體存儲器的測試模式信號產(chǎn)生器，包括 測試進入模式設(shè)置單元，被配置為響應(yīng)于測試模式寄存器設(shè)置信號接收多個測試進入模式設(shè)置地址，以及被配置為將該測試進入模式設(shè)置地址編碼 以輸出多個測試進入模式信號；測試模式設(shè)置信號產(chǎn)生單元，被配置為根據(jù)該測試i^v模式信號輸出測 試模式設(shè)置信號；測試地址解碼單元，被配置為響應(yīng)于該測試模式寄存器設(shè)置信號接收多 個測試模式設(shè)置地址，以及被配置為將該測試模式設(shè)置地址解碼以輸出多個 測試地址解碼信號；鎖存單元，被配置為響應(yīng)于該測試模式設(shè)置信號鎖存各測試地址解碼信 號以輸出多個鎖存信號；以及測試模式信號輸出單元，被配置為輸出多個測試模式信號，每個測試模 式信號與該測試進入模式信號中的任意一個對應(yīng)，其中各鎖存信號由該測試 進入模式信號控制以輸出作為測試模式信號。
8、 如權(quán)利要求7所述的測試模式信號產(chǎn)生器，其中該測試模式寄存器 設(shè)置信號根據(jù)接收的模式寄存器設(shè)置信號和測試確定地址而產(chǎn)生，其中當(dāng)模 式寄存器設(shè)置信號和測試確定地址都被激活時，該測試模式寄存器設(shè)置信號 被激活，用于設(shè)置測試模式寄存器。
9、 如權(quán)利要求7所述的測試模式信號產(chǎn)生器，其中該測試進入模式設(shè) 置單元包括地址移位單元，被配置為將該測試進入模式設(shè)置地址移位以輸出多個移 位地址，其中各個測試進入模式設(shè)置地址與測試模式寄存器設(shè)置信號同步地依次tr入；以及多個編碼單元，每個編碼單元被配置為將任一移位地址編碼，以使得測 試進入模式信號從該編碼單元輸出。
10、 如權(quán)利要求7所述的測試模式信號產(chǎn)生器，其中當(dāng)該測試進入模式信號中的至少一個被激活時，該測試模式設(shè)置信號產(chǎn)生單元激活該測試模式 設(shè)置信號并且輸出被激活的測試模式設(shè)置信號。
11、 如權(quán)利要求7所述的測試模式信號產(chǎn)生器，其中該測試模式信號輸 出單元包括多個輸出單元，每個輸出單元與任一鎖存信號對應(yīng)，并且每個輸 出單元被配置為輸出與該輸出單元對應(yīng)的測試模式信號，其中每個輸出單元 的對應(yīng)鎖存信號由該測試進入模式信號控制以輸出與該輸出單元對應(yīng)的測 試模式信號c
12、 如權(quán)利要求11所述的測試模式信號產(chǎn)生器，其中由測試模式信號 輸出單元輸出的測試模式信號數(shù)目與鎖存信號的數(shù)目和測試進入模式信號 的數(shù)目成比例。
13、 一種半導(dǎo)體存儲器的測試^f莫式信號產(chǎn)生器，包括 測試模式控制單元，被配置為響應(yīng)于模式寄存器設(shè)置信號和測試確定地址，接收多個測試進入模式設(shè)置地址和多個測試模式設(shè)置地址，并且被配置 為輸出測試模式設(shè)置信號、多個測試進入模式信號和多個測試地址解碼信 號；以及測試模式鎖存單元，被配置為響應(yīng)于該測試模式設(shè)置信號鎖存該測試地 址解碼信號，并且被配置為輸出被鎖存的信號作為多個測試模式信號，其中 各個被鎖存的信號由測試進入模式信號控制以輸出作為測試模式信號。
14、 如權(quán)利要求13所述的測試模式信號產(chǎn)生器，其中該測試模式控制 單元包括測試模式寄存器設(shè)置信號產(chǎn)生單元，被配置為輸出測試模式寄存器^L置 信號，用于響應(yīng)于該模式寄存器設(shè)置信號和.測試確定地址確定是否執(zhí)行測 試；測試模式進入控制單元，被配置為響應(yīng)于該測試模式寄存器設(shè)置信號接 收該測試進入模式設(shè)置地址，并且被配置為將測試進入模式設(shè)置地址編碼以 輸出該測試進入模式信號和測試模式設(shè)置信號；以及測試地址解碼單元，被配置為響應(yīng)于該測試模式寄存器設(shè)置信號將測試 模式設(shè)置地址解碼以輸出該測試地址解碼信號。
15、 如權(quán)利要求14所述的測試模式信號產(chǎn)生器，其中當(dāng)模式寄存器設(shè) 置信號和測試確定信號的每一個都被激活時，該測試模式寄存器設(shè)置信號產(chǎn) 生單元激活該測試模式寄存器設(shè)置信號，并輸出被激活的測試模式寄存器設(shè)置信號。
16、 如權(quán)利要求14所述的測試模式信號產(chǎn)生器，其中當(dāng)該模式寄存器設(shè)置信號被激活而該測試確定地址被禁能時，該測試模式寄存器設(shè)置信號產(chǎn)生單元輸出用于結(jié)束測試的重置信號。
17、 如權(quán)利要求14所述的測試模式信號產(chǎn)生器，其中該測試模式進入控制單元包括地址移位單元，被配置為將該測試進入模式設(shè)置地址移位以輸出多個移位地址，其中該各個測試進入模式設(shè)置地址響應(yīng)于該測試模式寄存器設(shè)置信號凈皮依次輸入到該地址移位單元中；測試進入模式信號產(chǎn)生單元，故配置為將該移位地址編碼以輸出該測試進入模式信號；以及測試^t式設(shè)置信號產(chǎn)生單元，-陂配置為響應(yīng)于該測試進入模式信號輸出該測試模式設(shè)置信號。
18、 如權(quán)利要求13所述的測試模式信號產(chǎn)生器，其中該測試模式鎖存單元包括鎖存單元，被配置為響應(yīng)于該測試模式設(shè)置信號鎖存該測試地址解碼信號；以及輸出單元，被配置為輸出測試模式信號，每個測試模式信號與任一測試進入模式信號對應(yīng)，其中各個被鎖存的信號由測試進入模式信號控制以輸出作為測試模式信號。
19、 一種用于產(chǎn)生半導(dǎo)體存儲器的測試模式信號的方法，包括將響應(yīng)于測試模式寄存器設(shè)置信號依次輸入的多個測試進入模式設(shè)置地址移位，以產(chǎn)生多個移位地址；將該移位地址編碼以輸出多個測試進入it式信號；輸出測試模式設(shè)置信號，其中當(dāng)至少一個測試進入模式信號被激活時激活該測試模式設(shè)置信號；響應(yīng)于該測試模式設(shè)置信號輸出測試地址解碼信號并且鎖存該測試地址解碼信號；以及輸出多個測試模式信號，每個測試模式信號與任一輸入模式信號對應(yīng)，其中根據(jù)該測試進入模式信號和被鎖存的測試地址解碼信號來輸出該測試模式信號。
20、 如權(quán)利要求19所述的方法，其中該測試模式寄存器設(shè)置信號響應(yīng)于模式寄存器設(shè)置信號和測試確定地址而產(chǎn)生，以設(shè)置測試模式寄存器。
21、 如權(quán)利要求19所述的方法，其中該測試地址解碼信號是具有測試信息的信號，并且通過將響應(yīng)于測試模式寄存器設(shè)置信號而解碼的多個測試模式設(shè)置地址進行解碼而獲得該測試地址解碼信號。
22、 如權(quán)利要求19所述的方法，其中該測試模式信號的數(shù)目與測試進入模式信號的數(shù)目和測試地址解碼信號的數(shù)目成比例。
23、 一種用于產(chǎn)生半導(dǎo)體存儲器的測試模式信號的方法，包括接收多個測試進入模式設(shè)置地址，其中該測試進入模式設(shè)置地址是響應(yīng)于測試模式寄存器設(shè)置信號而輸入的；根據(jù)測試進入模式設(shè)置地址輸出多個測試進入模式信號和一個測試模式設(shè)置信號；響應(yīng)于該測試模式設(shè)置信號鎖存多個測試地址解碼信號；以及輸出多個測試模式信號，每個測試模式信號與任一測試進入模式信號對應(yīng)，其中被鎖存的測試地址解碼信號由該測試進入模式信號控制以輸出測試才莫式信號。
24、 如權(quán)利要求23所述的方法，其中該測試模式寄存器設(shè)置信號響應(yīng)于模式寄存器設(shè)置信號和測試確定地址而產(chǎn)生，以設(shè)置測試模式寄存器。
25、 如權(quán)利要求23所述的方法，其中該測試地址解碼信號是通過將多個測試;漠式設(shè)置地址解碼而產(chǎn)生的。
26、 如權(quán)利要求23所述的方法，還包括將該測試進入模式設(shè)置地址移位以輸出多個移位地址，并且通過《吏用多個編碼邏輯將該移位地址編碼以輸出該測試進入模式信號，其中該測試進入模式設(shè)置地址響應(yīng)于該測試模式寄存器設(shè)置信號被依次輸入，以便將測試進入模式設(shè)置地址移位。
27、 如權(quán)利要求23所述的方法，其中當(dāng)至少一個測試進入模式信號被激活時，該測試模式設(shè)置信號被激活。
28、 如權(quán)利要求23所述的方法，其中測試模式信號的數(shù)目與測試進入模式信號的數(shù)目和測試地址解碼信號的數(shù)目成比例。
全文摘要
本發(fā)明公開一種用于半導(dǎo)體存儲設(shè)備的測試模式信號產(chǎn)生器，包括響應(yīng)于測試模式寄存器設(shè)置信號接收輸入的測試進入模式設(shè)置地址的測試模式進入控制單元。該測試模式進入控制單元依據(jù)該測試進入模式設(shè)置地址，輸出多個測試進入模式信號和一個測試模式設(shè)置信號。鎖存單元，響應(yīng)于該測試模式設(shè)置信號鎖存測試地址解碼信號，及通過使得各測試進入模式信號控制鎖存的測試地址解碼信號來輸出多個測試模式信號。對于每一測試進入模式產(chǎn)生測試模式信號，因此測試模式的數(shù)目增加，而不會使用于支持測試模式的地址數(shù)目增加。
文檔編號G11C29/00GK101677023SQ20091017590
公開日2010年3月24日 申請日期2009年9月18日 優(yōu)先權(quán)日2008年9月19日
發(fā)明者金起業(yè) 申請人:海力士半導(dǎo)體有限公司